KR102366205B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR102366205B1
KR102366205B1 KR1020150097249A KR20150097249A KR102366205B1 KR 102366205 B1 KR102366205 B1 KR 102366205B1 KR 1020150097249 A KR1020150097249 A KR 1020150097249A KR 20150097249 A KR20150097249 A KR 20150097249A KR 102366205 B1 KR102366205 B1 KR 102366205B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
disposed
pixel electrode
voltage
Prior art date
Application number
KR1020150097249A
Other languages
English (en)
Other versions
KR20170007578A (ko
Inventor
정금동
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150097249A priority Critical patent/KR102366205B1/ko
Priority to US15/137,528 priority patent/US9891485B2/en
Publication of KR20170007578A publication Critical patent/KR20170007578A/ko
Application granted granted Critical
Publication of KR102366205B1 publication Critical patent/KR102366205B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정 표시 장치에 관한 것으로, 본 발명의 일 실시예에 따른 액정 표시 장치는 제1 기판, 상기 제1 기판 상에 대향되도록 배치되는 제2 기판 및 상기 제1 기판과 상기 제2 기판 사이에 개재되는 액정층을 포함하되, 상기 제1 기판은 절연 기판, 게이트 전극을 포함하여 상기 절연 기판 상에 형성되는 박막 트랜지스터, 상기 박막 트랜지스터와 이격되어 상기 절연 기판 상에 배치되고, 제1 전압을 충전하는 제1 화소 전극, 상기 박막 트랜지스터와 이격되어 상기 절연 기판 상에 배치되되, 상기 제1 화소 전극과 동일층에 배치되고, 상기 제1 전압과 다른 크기의 제2 전압을 충전하는 제2 화소 전극 및 상기 게이트 전극과 동일층에 배치되되, 상기 제2 화소 전극과 중첩되도록 배치되는 유지 전극을 포함할 수 있다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}
본 발명은 액정 표시 장치에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치는 박막 트랜지스터가 배치되는 하부 기판, 하부 기판과 대향되어 배치되는 상부 기판 및 하부 기판과 상부 기판 사이에 배치되는 액정층을 포함한다.
상부 기판은 컬러 구현을 위한 컬러 필터, 빛샘 방지를 위한 블랙 매트릭스, 액정 배향을 위한 상부 배향막 및 전계 형성을 위한 공통 전극이 배치된다.
하부 기판은 다수의 신호 배선들, 박막 트랜지스터 및 박막 트랜지스터의 스위칭 동작에 의해 전계를 형성하는 화소 전극 및 액정 배향을 위한 하부 배향막이 배치된다. 또한, 하부 기판은 화소 전극에 충전된 전압이 다음 데이터 신호가 충전될 때까지 안정적으로 유지되도록 하는 유지 전극이 더 배치된다.
유지 전극은 다음 데이터 신호가 충전될 때까지 화소 전압을 안정적으로 유지하는 역할을 하지만, 고해상도에 적용 가능하도록 하기 위해서는 큰 용량 값이 요구된다.
대체적으로, 유지 전극의 용량 값을 크게 하기 위해서는 유지 전극의 면적을 넓혀야 한다.
그러나, 유지 전극은 대체적으로 박막 트랜지스터의 게이트 전극과 함께 메탈(metal) 물질로 형성되기 때문에 그 용량 값을 키우기 위해 유지 전극의 면적을 넓히게 되면 액정 표시 장치의 개구율이 저하될 수 있다.
이에, 본 발명이 해결하고자 하는 과제는 유지 전극의 물질을 개선하여 개구율을 향상시킬 수 있는 액정 표시 장치를 제공하고자 하는 것이다.
또한, 본 발명이 해결하고자 하는 과제는 유지 전극의 구조를 개선하여 시인성을 향상시킬 수 있는 액정 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는 제1 기판, 상기 제1 기판 상에 대향되도록 배치되되, 공통 전극을 포함하는 제2 기판 및 상기 제1 기판과 상기 제2 기판 사이에 개재되는 액정층을 포함하되, 상기 제1 기판은 절연 기판, 게이트 전극을 포함하여 상기 절연 기판 상에 형성되는 박막 트랜지스터, 상기 박막 트랜지스터와 이격되어 상기 절연 기판 상에 배치되고, 제1 전압을 충전하는 제1 화소 전극, 상기 박막 트랜지스터와 이격되어 상기 절연 기판 상에 배치되되, 상기 제1 화소 전극과 동일층에 배치되고, 상기 제1 전압과 다른 크기의 제2 전압을 충전하는 제2 화소 전극 및 상기 게이트 전극과 동일층에 배치되되, 상기 제2 화소 전극과 중첩되도록 배치되는 유지 전극을 포함할 수 있다.
상기 제1 전압은 상기 제2 전압보다 큰 전압일 수 있다.
상기 유지 전극은 투명한 도전성 물질로 이루어질 수 있다.
상기 유지 전극과 상기 제2 화소 전극 각각은 복수의 패턴을 포함하여 이루어질 수 있다.
상기 유지 전극과 상기 제2 화소 전극의 복수의 패턴 중 일부의 패턴만 서로 중첩되도록 배치될 수 있다.
상기 게이트 전극은 투명 도전성 물질 및 메탈 물질의 적층 구조로 이루어질 수 있다.
상기 제1 화소 전극과 상기 제2 화소 전극과 동일층에 배치되되, 상기 박막 트랜지스터와 중첩되도록 배치되는 차폐 전극을 더 포함할 수 있다.
상기 차폐 전극에 인가되는 전압은 상기 공통 전극에 인가되는 전압과 전압 레벨이 동일할 수 있다.
상기 유지 전극은 상기 투명한 도전성 물질로 형성되는 제1 유지 전극층 및 상기 제1 유지 전극층 상부에 메탈 물질로 형성되는 제2 유지 전극층을 포함하고, 상기 제1 유지 전극층의 폭은 상기 제2 유지 전극층의 폭보다 넓을 수 있다.
본 발명의 다른 실시예에 따른 액정 표시 장치는 제1 기판, 상기 제1 기판과 대향되도록 배치되고, 공통 전극이 배치되는 제2 기판 및 상기 제1 기판과 제2 기판 사이에 개재되는 액정층을 포함하되. 상기 제1 기판은 절연 기판, 상기 절연 기판 상에 배치되는 제1 내지 제3 박막 트랜지스터, 상기 제1 박막 트랜지스터와 전기적으로 연결되는 제1 화소 전극, 상기 제2 박막 트랜지스터와 전기적으로 연결되는 제2 화소 전극, 상기 제1 화소 전극을 둘러싸도록 배치되고 복수의 패턴을 포함하는 제1 유지 전극 및 상기 제2 화소 전극을 둘러싸도록 배치되고 복수의 패턴을 포함하되, 상기 제3 박막 트랜지스터와 연결되는 제2 유지 전극을 포함하되, 상기 제1 화소 전극과 상기 제2 화소 전극은 상기 제1 유지 전극의 복수의 패턴 또는 상기 제2 유지 전극의 복수의 패턴 중 일부와 중첩되도록 배치될 수 있다.
상기 제1 유지 전극과 상기 제2 유지 전극은 투명 도전성 물질로 이루어질 수 있다.
상기 제1 유지 전극과 상기 제2 유지 전극은 투명 도전성 물질로 이루어지는 제1 유지 전극층을 포함하여 형성되되, 상기 제1 유지 전극과 상기 제2 유지 전극 중 적어도 하나는 상기 제1 유지 전극층 상부에 메탈 물질로 이루어지는 제2 유지 전극층을 포함할 수 있다.
상기 제1 유지 전극층의 폭은 상기 제2 유지 전극층의 폭보다 넓을 수 있다.
상기 제1 화소 전극은 제1 전압으로 충전되고, 상기 제2 화소 전극은 상기 제1 전압보다 작은 레벨을 갖는 제2 전압으로 충전될 수 있다.
상기 제1 화소 전극의 면적은 상기 제2 화소 전극의 면적보다 작을 수 있다.
상기 제1 화소 전극과 상기 제2 화소 전극과 동일층에 배치되는 차폐 전극을 포함할 수 있다.
상기 차폐 전극은 상기 공통 전극과 동일한 레벨의 전압이 인가될 수 있다.
상기 차폐 전극은 상기 제1 유지 전극과 상기 제2 유지 전극과 동일한 레벨의 전압이 인가될 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 유지 전극 물질을 개선하여 액정 표시 장치의 개구율을 향상시킬 수 있다.
본 발명의 실시예들에 의하면 유지 전극의 구조를 개선하여 액정 표시 장치의 시인성을 향상시킬 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 개략적인 분해 사시도이다.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치의 한 화소에 대한 개략적인 평면도이다.
도 3은 도 2의 A-A'에 따른 개략적인 단면도이다.
도 4는 도 2의 B-B'에 따른 개략적인 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 액정 표시 장치의 하나의 화소에 대한 개략적인 등가 회로도이다.
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치의 하나의 화소에 대한 개략적인 평면도이다.
도 7은 도 6의 C-C'에 따른 개략적인 단면도이다.
도 8은 도 6의 D-D'에 따른 개략적인 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치의 하나의 화소에서 게이트 라인과 유지 전극에 대한 하나의 예시적인 배치도이다.
도 10은 도 9의 예시적인 단면도이다.
도 11은 도 9의 다른 예시적인 단면도이다.
도 12는 본 발명의 다른 실시예에 따른 액정 표시 장치의 하나의 화소에서 게이트 라인과 유지 전극에 대한 다른 예시적인 배치도이다.
도 13은 본 발명의 다른 실시예에 따른 액정 표시 장치의 하나의 화소에서 게이트 라인과 유지 전극에 대한 또다른 예시적인 배치도이다.
도 14는 도 13의 예시적인 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "위(on)", "상(on)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래"로 기술된 소자는 다른 소자의 "위"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는다.
명세서 전체를 통하여 동일하거나 유사한 부분에 대해서는 동일한 도면 부호를 사용한다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 개략적인 분해 사시도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치(500)는 제1 기판(100), 제2 기판(200) 및 제1 기판(100)과 제2 기판(200) 사이에 개재된 액정층(300)을 포함한다.
제1 기판(100)은 복수의 데이터 라인과 복수의 게이트 라인을 포함하고, 복수의 데이터 라인과 복수의 게이트 라인에 의해 정의될 수 있는 복수의 화소를 포함할 수 있다. 각 화소에는 액정층(300)의 액정 분자들을 구동하기 위한 박막 트랜지스터와 화소 전극(PE)이 배치될 수 있다. 화소 전극(PE)은 박막 트랜지스터를 통해 데이터 전압을 제공받을 수 있다. 제1 기판(100)은 다음 데이터 전압이 인가되기 전에 화소 전극(PE)에 인가된 데이터 전압을 유지하기 위한 유지 전극을 더 포함할 수 있다. 이와 같은 제1 기판(100)에 대해서는 추후에 상세히 살펴보기로 한다.
제2 기판(200)은 제1 기판(100)에 대향하는 기판으로, 각 화소마다 컬러 필터(CF)를 포함할 수 있다. 컬러 필터(CF)는 적색(R), 녹색(G), 청색(B) 컬러 필터(CF)를 포함할 수 있다. 적색(R), 녹색(G), 청색(B) 컬러 필터(CF)는 교대로 배열될 수 있다. 제2 기판(200)에는 제1 기판(100)의 화소 전극(PE)과 액정 분자의 배향 방향을 제어하도록 하는 전계를 형성하는 공통 전극이 더 배치될 수 있다. 공통 전극은 화소의 배치와는 무관하게 제2 기판(200)에 일체형으로 배치될 수 있다.
액정층(300)은 유전율 이방성을 가지는 복수의 액정 분자들을 포함할 수 있다. 액정 분자들은 제1 기판(100)과 제2 기판(200)에 수직한 방향으로 배열되는 수직 배향형 액정 분자들일 수 있다. 액정 분자들은 제1 기판(100)과 제2 기판(200) 사이에 전계가 형성되면 특정 방향으로 회전함으로써 광을 투과시키거나 차단할 수 있다.
이와 같은 본 발명의 액정 표시 장치의 각 화소에 대해서 다음 도 2 내지 도 4를 참조하여 보다 상세히 살펴보기로 한다.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치의 한 화소에 대한 개략적인 평면도이고, 도 3은 도 2의 A-A'에 따른 개략적인 단면도이며, 도 4는 도 2의 B-B'에 따른 개략적인 단면도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치(500)의 화소(PX)는 제1 화소 영역(PX1)과 제2 화소 영역(PX2)을 포함할 수 있다. 제1 화소 영역(PX1)과 제2 화소 영역(PX2)은 후술할 화소 전극(PE)의 패턴과 유지 전극(130)의 패턴에 의해 구획될 수 있다.
먼저, 제1 기판(100)에 대해 살펴보면, 제1 기판(100)은, 도 3 및 4에 도시된 바와 같이, 투명한 유리, 석영, 세라믹, 실리콘 또는 투명 플라스틱 등의 절연 물질로 형성될 수 있는 제1 절연 기판(110)을 포함할 수 있다. 제1 절연 기판(110)은 몇몇 실시예에서는 가요성(flexible)을 가질 수도 있다.
제1 절연 기판(110) 상에는 게이트 라인(GL)과 게이트 전극(121)이 배치될 수 있다. 게이트 라인(GL)은 게이트 신호를 전달하며, 주로, 제1 방향(예를 들어, 가로 방향)으로 뻗을 수 있다. 게이트 전극(121)은 게이트 라인(GL)으로부터 돌출되어 형성될 수 있다. 게이트 라인(GL) 및 게이트 전극(121)은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다. 예를 들어, 하나의 도전막은 다결정 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명한 도전성 물질로 이루어지고, 다른 도전막은 ITO 및 IZO와의 접촉 특성이 우수한 물질, 이를 테면, 몰리브덴 계열 금속, 크롬, 타타늄 등으로 이루어질 수 있다. 또한, 게이트 라인(GL)과 게이트 전극(121)은 투명한 도전 물질을 제외한 다중막 구조를 가질 수 있다. 이러한 조합의 예로는, 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 또한, 게이트 라인(GL)과 게이트 전극(121)은 하나의 금속 물질로 이루어지는 단일층 구조를 가질 수 있다. 하나의 금속 물질로는, 예를 들어, 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta)일 수 있다. 다만, 본 발명에 따른 게이트 라인(GL)과 게이트 전극(121)은 이에 한정되지 않으며, 이외의 다양한 여러 가지 금속과 도전체로 형성될 수 있다.
게이트 라인(GL)과 게이트 전극(121) 상에는 게이트 절연막(122)이 배치된다. 게이트 절연막(122)은 절연 물질로 이루어질 수 있고, 예를 들어, 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2) 등으로 이루어질 수 있다.
게이트 절연막(122) 상에는 반도체층(123)이 배치된다. 반도체층(123)은 적어도 일부가 게이트 전극(121)과 중첩될 수 있다. 반도체층(123)은 게이트 전극(121), 소스 전극(125) 및 드레인 전극(126)과 함께 박막 트랜지스터(Thin Film Transistor; TR)를 형성한다. 반도체층(123)은, 예를 들어, 수소화 비정질 실리콘(hydrogenated amorphous silicon) 또는 다결정 실리콘 등으로 이루어질 수 있다.
반도체층(123) 상에는 저항성 접촉층(124)이 배치될 수 있다. 저항성 접촉층(124)은 하부의 반도체층(123)과 후술할 상부의 소스 전극(125) 및 드레인 전극(126) 사이에 배치되어 접촉 저항을 감소시키는 역할을 한다. 저항성 접촉층(124)은, 예를 들어, n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 실리콘 등으로 이루어질 수 있다. 저항성 접촉층(124)은 대체적으로 반도체층(123)과 동일한 형상을 가지게 된다. 다만, 이에 한정되는 것은 아니고, 몇몇 다른 실시예에서는 반도체층(123)이 산화물 반도체인 경우, 저항성 접촉층(124)은 생략될 수 있다.
저항성 접촉층(124)과 게이트 절연막(122) 상에는 데이터 라인(DL)과 소스 전극(125) 및 드레인 전극(126)이 배치될 수 있다. 데이터 라인(DL)은 데이터 전압을 전달하며 주로 제1 방향과 교차하는 제2 방향(예를 들어, 세로 방향)으로 뻗어 게이트 라인(GL)과 교차하도록 배치될 수 있다. 소스 전극(125)은 데이터 라인(DL)을 통해 전달되는 데이터 전압을 제공받고, 게이트 전극(121)에 게이트 온 전압이 인가되면 해당 박막 트랜지스터(TR)가 턴-온(turn-on)된다. 이렇게 해당 박막 트랜지스터(TR)가 턴-온되면 소스 전극(125)에 제공된 데이터 전압은 드레인 전극(126)으로 전달되고, 드레인 전극(126)과 연결되는 화소 전극(PE)에 데이터 전압을 충전할 수 있다. 소스 전극(125)은 게이트 전극(121) 상에 돌출되어 적어도 일부가 중첩되도록 배치될 수 있다. 드레인 전극(126)은 게이트 전극(121)과 적어도 일부가 중첩되도록 배치되고, 소스 전극(125)과는 이격되어 배치된다. 이렇게 소스 전극(125)과 드레인 전극(126)이 이격되어 배치되기 때문에 저항성 접촉층(124) 또한 각각의 소스 전극(125)과 접촉되는 부분과 드레인 전극(126)과 접촉되는 부분이 이격되어 배치될 수 있고, 반도체층(123)의 상부 일부를 소스 전극(125)과 드레인 전극(126) 사이에 노출시킬 수 있다. 이렇게 반도체층(123) 상에서 소스 전극(125)과 드레인 전극(126)이 이격된 공간이 박막 트랜지스터(TR)의 채널(channel)이 된다. 이러한 데이터 라인(DL), 소스 전극(125) 및 드레인 전극(126)은 금속(metal) 물질, 예를 들어, 알루미늄, 은, 구리, 몰리브덴, 크롬, 티타늄, 탄탈륨 또는 이들의 합금으로 이루어질 수 있다.
게이트 절연막(122), 소스 전극(125), 드레인 전극(126), 일부 노출된 반도체층(123) 및 게이트 절연막(122) 상에는 제1 보호층(141)이 배치된다. 제1 보호층(141)은 화소 전극(PE)과 전기적으로 연결되도록 드레인 전극(126)의 상부 일부를 노출시키는 콘택홀(CT)을 포함할 수 있다. 제1 보호층(141)은 유기 절연 물질 또는 무기 절연 물질 등으로 이루어질 수 있다.
제1 보호층(141) 상에는 절연층(150)이 배치될 수 있다. 절연층(150)은 제1 보호층(141)의 상부를 평탄화하는 기능을 가진다. 절연층(150)은 감광성 물질을 포함할 수 있다. 여기서, 감광성 물질은 감광성 유기물, 예를 들어, 포토 레지스트일 수 있다. 절연층(150)은 특정색 파장의 광을 통과시키는 색안료를 더 포함할 수 있다. 다시 말해, 제2 기판(200)에 배치되는 컬러 필터(CF)를 포함할 수 있다. 만약, 절연층(150)이 색안료를 포함하는 경우에는 제2 기판(200)에 배치되는 컬러 필터(CF)는 생략될 수 있다. 절연층(150)에 포함되는 색안료로는 적색, 녹색 및 청색의 삼원색에 제한되지 않고, 청록색, 자홍색, 노란색, 흰색 계열의 색 중 어느 하나를 포함할 수도 있다. 이렇게 절연층(150)에 색안료를 포함하는 경우 데이터 라인(DL) 상부에서 이웃 화소의 절연층과 적어도 일부가 중첩되게 배치될 수 있다. 절연층(150)은 화소 전극(PE)과 전기적으로 연결되도록 드레인 전극(126)의 상부 일부를 노출시키는 콘택홀(CT)을 포함할 수 있다.
절연층(150) 상에는 제2 보호막(142)이 배치될 수 있다. 제2 보호막(142)은 절연층(150)이 들뜨는 것을 방지하고 절연층(150)으로부터 유입되는 용제(solvent)와 같은 유기물에 의해 액정층(300)이 오염되는 것을 방지하는 역할을 한다. 제2 보호막(142)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등의 무기 절연 물질로 이루어질 수 있다. 제2 보호층(142)은 화소 전극(PE)과 전기적으로 연결되도록 드레인 전극(126)의 상부 일부를 노출시키는 콘택홀(CT)을 포함할 수 있다.
제2 보호막(142) 상에는 화소 전극(PE)이 배치될 수 있다. 화소 전극(PE)은 제1 보호막(141), 절연층(150) 및 제2 보호막(142)에 포함되는 콘택홀(CT)에 의해 드레인 전극(126)과 접촉함으로써 박막 트랜지스터(TR)와 전기적으로 연결될 수 있다. 이에 따라, 게이트 전극(121)이 게이트 온 신호를 인가받아 반도체층(123)에 채널이 형성되면, 박막 트랜지스터(TR)은 턴-온되고, 소스 전극(125)을 통해 인가된 데이터 전압이 드레인 전극(126)으로 제공되고 이렇게 제공된 데이터 전압은 콘택홀(CT)을 통해 화소 전극(PE)으로 전달되어 데이터 전압을 충전할 수 있다. 화소 전극(PE)에 충전된 전압, 다시 말해, 화소 전압과 제2 기판(200)에 배치되는 공통 전극(230)의 전압, 다시 말해 공통 전압과의 차에 의해 전계를 형성하여 액정층(300)의 액정 분자들을 재배열시키게 된다. 화소 전극(PE)은 다결정, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명한 도전성 물질로 이루어질 수 있다.
화소 전극(PE)은, 도 2에 도시된 바와 같이, 십자 형상의 줄기부(PEa) 및 줄기부(PEa)와 연결되고 서로 이격된 복수의 가지부들(PEb)을 포함할 수 있다. 도 2에서는 줄기부(PEa)가 십자 형상을 가지는 것으로 도시하였으나, 이에 한정되는 것은 아니다. 이러한 줄기부(PEa)에 의해 본 발명의 일 실시예에 따른 화소(PX)는 복수의 도메인(domain)을 가질 수 있다. 예를 들어, 도 2에서는 한 화소(PX)가 4개의 도메인을 가진다. 한편, 복수의 가지부들(PEb)은 서로 이격되어 배치되며, 줄기부(PEa)에 의해 구분된 영역 내에서 실질적으로 서로 평행한 방향으로 연장될 수 있다. 화소 전극(PE)의 가지부들(PEb)은 줄기부(PEa)에 의해 정의되는 각 도메인에 대응되어 각 도메인마다 서로 다른 방향으로 액정 분자들이 배열될 수 있다. 서로 인접한 가지부들(PEb)은 마이크로미터 단위의 거리로 이격될 수 있다. 가지부들(PEb)은 액정층(300)의 액정 분자들을 제1 절연 기판(110)과 평행한 평면상의 특정 방위각으로 정렬시킬 수 있다.
본 발명의 일 실시예에 따른 하나의 화소(PX)는 화소 전극(PE)과 후술할 유지 전극(130)의 중첩 여부에 따라 더 많은 도메인(domain)을 가질 수 있다. 다시 말해, 도 2를 참조하면, 줄기부(PEa)에 의해 4개의 도메인으로 구획된 화소(PX)는 각각의 도메인이 제1 화소 영역(PX1)와 제2 화소 영역(PX2)을 더 가질 수 있다. 즉, 도 2의 화소(PX)는 8개의 도메인을 가질 수 있다. 이에 따라, 화소 전극(PE)은 유지 전극(130)의 패턴과 중첩되도록 배치되는 제1 화소 전극(PE1)의 패턴들(161, 162)과 유지 전극(130)의 중첩되지 않도록 배치되는 제2 화소 전극(PE2)의 패턴들(163, 164)을 포함할 수 있다. 이에 따라, 제1 화소 전극(PE1) 상에 배열되는 액정 분자들의 배열 방향과 제2 화소 전극(PE2) 상에 배열되는 액정 분자들의 배열 방향을 서로 다르게 제어할 수 있다. 이는 화소 전극(PE)과 공통 전극(230)간의 전압 차에 의해 액정 분자가 회전을 하고, 제1 화소 전극(PE1)의 패턴들(161, 162)에 인가되는 데이터 전압과 유지 전극(130)의 패턴에 인가되는 유지 전압 간에 전압 차에 의해 액정 분자가 한번 더 회전하기 때문이다. 이에 따라, 도 2에 도시된 바와 같이, 화소 전극(PE)의 줄기부(PEa)와 복수의 가지부들(PEb)만을 가졌을 때는 4개의 도메인만 가질 수 있지만, 본 발명의 일 실시예에 따른 액정 표시 장치(500)는 화소 전극(PE)의 패턴과 유지 전극(130)의 패턴 간 중첩 여부에 따라 각 도메인 별로 제1 화소 영역(PX1)과 제2 화소 영역(PX2)을 더 포함할 수 있어 더 많은 도메인을 포함할 수 있다. 도 2에서는 8개의 도메인들로 이루어진 것으로 도시하였으나, 이에 한정되는 것은 아니고, 유지 전극(130)의 패턴과 화소 전극(PE)의 패턴들의 중첩 영역을 달리 형성한다면, 예를 들어, 징검다리 형상으로 중첩되도록 형성한다면 더 많은 도메인을 가질 수 있을 것이다.
한편, 제1 절연 기판(110) 상에는 유지 라인(SL)이 더 배치될 수 있다. 유지 라인(SL)은 게이트 라인(GL)과 실질적으로 동일한 방향, 예를 들어 제1 방향으로 뻗고 제1 방향으로부터 제2 방향으로 돌출되어 실질적으로 데이터 라인(DL)과 동일한 방향으로 뻗을 수 있다. 유지 라인(SL)은 화소 전극(PE)과 중첩되는 영역에 배치되는 유지 전극(130)을 더 포함할 수 있다. 유지 전극(130)은 게이트 전극(121)과 동일층에 형성될 수 있다. 이에 따라, 몇몇 실시예에서, 유지 전극(130)은 게이트 전극(121)과 하나의 마스크를 이용하여 동일 공정 내에서 형성될 수 있다. 유지 전극(130)은, 평면 시점에서 바라볼 때, 화소 전극(PE)의 일부 패턴(161, 162)과 중첩되어 배치되기 때문에, 화소 전극(PE)과 동일한 물질로 이루어질 수 있다. 예를 들어, 유지 전극(130)은 다결정, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명한 도전성 물질로 이루어질 수 있다. 이와 같이, 유지 전극(130)을 투명한 도전성 물질로 형성하기 때문에 본 발명의 일 실시예에 따른 액정 표시 장치(500)의 개구율을 향상시킬 수 있다. 또한, 일반적인 유지 전극(130)은 화소 전극(PE)과 중첩되는 위치에 형성할 수 없었기 때문에, 다시 말해, 유지 전극(130)의 면적을 확장시키는데 제약이 있었기 때문에 액정 표시 장치(500)의 키백(Vkb) 전압의 특성을 향상시키는데 제약이 있었으나, 본 발명의 일 실시예에서는 투명한 도전성 물질로 유지 전극(130)을 형성할 수 있어 유지 전극(130)의 확장에 제약이 없기 때문에 액정 표시 장치(500)의 키백 전압의 특성을 향상시킬 수 있다.
덧붙여, 본 발명의 일 실시예에 따른 액정 표시 장치(500)는 제2 보호막(142) 상에 차폐 전극(170)이 더 배치될 수 있다. 차폐 전극(170)은 화소 전극(PE)과 물리적으로 이격되어 배치되고, 화소 전극(PE)과 동일층 상에 배치될 수 있다. 다시 말해, 차폐 전극(170)은 화소 전극(PE)과 마찬가지로 제2 보호막(142)과 직접적으로 접촉하도록 배치될 수 있다. 차폐 전극(170)에는 별도의 단자를 통해 실질적으로 공통 전극(230)과 동일하거나 그 차이가 크지 않은 전압이 전달되기 때문에 공통 전극(230)과 차폐 전극(170) 사이에 배치되는 액정 분자들은 제1 절연 기판(110)에 대해 세로 방향으로 배치시킬 수 있다. 이에 따라, 차폐 전극(170)은 화소 전극(PE)과 공통 전극(230) 사이의 전계에 의해 재배열되는 액정 분자들에 의한 광투과에 따른 빛샘으로 이웃하는 화소에 영향을 주는 것을 방지하는 역할을 할 수 있다. 다만, 이에 한정되는 것은 아니고, 차폐 전극(170)에는 유지 전극(130)에 인가되는 전압과 동일하거나 그 차이가 크지 않은 전압이 인가될 수도 있다. 이때, 공통 전압과 유지 전압의 전압 차는 실질적으로 크지 않는 것이 바람직할 것이다. 차폐 전극(170)은, 평면 시점에서 바라볼 때, 박막 트랜지스터(TR) 또는 데이터 라인(DL)과 중첩되도록 배치될 수 있다.
제2 기판(200)은 제2 절연 기판(210), 컬러 필터(CF), 오버코팅층(220) 및 공통 전극(230)을 포함할 수 있다. 한편, 제2 기판(200)에는, 도시하지는 않았으나, 차폐 전극(170)이 세로 방향의 빛샘 방지 역할을 한다면 가로 방향의 빛샘 방지 역할을 하는 차폐 패턴이 더 배치될 수 있다.
제2 절연 기판(210)은 투명한 유리, 석영, 세라믹, 실리콘 또는 투명 플라스틱 등의 절연 물질로 형성될 수 있다. 제2 절연 기판(210)은 몇몇 실시예에서는 가요성(flexible)을 가질 수도 있다.
제2 절연 기판(210) 상에, 보다 상세하게는 제1 절연 기판(110)을 향하는 일면에는 컬러 필터(CF)가 배치될 수 있다. 컬러 필터(CF)는 각 색상을 나타내는 염료 또는 안료를 포함하는 유기막으로 이루어질 수 있다. 그러나, 컬러 필터(CF)는, 앞서 설명한 바와 같이, 제1 절연 기판(110) 상에 배치되는 절연막(150)이 색안료를 포함하여 형성되는 경우에는 생략 가능하다.
컬러 필터(CF) 상에는 오버코팅층(220)이 배치될 수 있다. 오버코팅층(220)은 컬러 필터(CF)에 의해 형성된 단차를 평탄화하는 역할을 한다. 오버코팅층(220)은 투명한 유기막으로 형성될 수 있고, 다른 실시예에서 필요에 따라 생략 가능하다.
오버코팅층(220) 상에는 공통 전극(230)이 배치될 수 있다. 공통 전극(230)은 공통 전압을 인가받아 제1 기판(100)에 배치되는 화소 전극(PE)과 함께 전계를 형성할 수 있다. 공통 전극(230)은, 예를 들어, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명한 도전 물질로 이루어질 수 있다. 도 3 및 4에서는 공통 전극(230)이 화소(PX)에 관계없이 제2 절연 기판(210)의 전면에 걸쳐 전체적으로 형성되는 것으로 도시하였으나, 이에 한정되는 것은 아니다.
도 5는 본 발명의 다른 실시예에 따른 액정 표시 장치의 하나의 화소에 대한 개략적인 등가 회로도이고, 도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치의 하나의 화소에 대한 개략적인 평면도이며, 도 7은 도 6의 C-C'에 따른 개략적인 단면도이고, 도 8은 도 6의 D-D'에 따른 개략적인 단면도이다.
도 5 내지 도 8을 설명하기 전에, 본 발명의 다른 실시예에 따른 액정 표시 장치에 대해 설명할 때, 앞서 설명한 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 사용한다. 또한, 중복되는 설명은 생략하고자 한다.
도 5 내지 도 8을 참조하면, 본 발명의 다른 실시예에 따른 액정 표시 장치(600)는 제1 기판(100), 제2 기판(200) 및 제1 기판(100)과 제2 기판(200) 사이에 개재되는 액정층(300)을 포함할 수 있다. 또한, 본 발명의 다른 실시예에 따른 액정 표시 장치(600)의 한 화소는 두 개의 부화소(SPX1, SPX2)를 포함할 수 있다. 두 개의 부화소(SPX1, SPX2) 각각에는 제1 및 제2 부화소 전극(PE11, PE21)이 형성되고, 제1 및 제2 부화소 전극(PE11, PE21)은 십자 형상의 제1 및 제2 줄기부(PEa1, PEa2)와 제1 및 제2 줄기부(PEa1, PEa2)와 연결되고 서로 이격된 복수의 제1 및 제2 가지부들(PEb1, PEb2)을 포함할 수 있다.
먼저, 도 5를 참조하면, 본 발명의 다른 실시예에 따른 액정 표시 장치(600)의 한 화소(PX)는 게이트 신호를 전달하는 게이트 라인(GL), 데이터 신호 또는 전압을 전달하는 데이터 라인(DL), 일정한 유지 전압이 인가되는 유지 라인(SL), 제1 박막 트랜지스터(TR1), 제2 박막 트랜지스터(TR2) 및 제3 박막 트랜지스터(TR3)를 포함할 수 있다. 본 발명의 다른 실시예에 따른 액정 표시 장치(600)의 한 화소(PX)는 게이트 라인(GL)을 중심으로, 평면 시점으로 보았을 때 상부 영역에 위치한 제1 부화소(SPX1)와 하부 영역에 위치한 제2 부화소(SPX2)를 포함할 수 있다.
제1 부화소(SPX1)는 제1 박막 트랜지스터(TR1)와 제1 액정 커패시터(Clc1)를 포함할 수 있다. 제1 박막 트랜지스터(TR1)의 제1 단자는 게이트 라인(GL)에 연결되고, 제2 단자는 데이터 라인(DL)에 연결되며, 제3 단자는 제1 액정 커패시터(Clc1)와 연결된다.
제2 부화소(SPX2)는 제2 박막 트랜지스터(TR2)와 제3 박막 트랜지스터(TR3) 및 제2 액정 커패시터(Clc2)를 포함할 수 있다. 제2 박막 트랜지스터(TR2)의 제1 단자는 제1 박막 트랜지스터(TR1)와 연결된 동일한 게이트 라인(GL)에 연결되고, 제2 단자는 제1 박막 트랜지스터(TR1)와 연결된 동일한 데이터 라인(DL)에 연결되며, 제3 단자는 제2 액정 커패시터(Clc2)에 연결된다. 제3 박막 트랜지스터(TR3)의 제1 단자는 제1 박막 트랜지스터(TR1) 및 제2 박막 트랜지스터(TR2)가 연결된 동일한 게이트 라인(GL)에 연결되고, 제2 단자는 유지 라인(SL)에 연결되며, 제3 단자는 제2 박막 트랜지스터(TR2)의 제3 단자와 연결된다.
이와 같은 본 발명의 다른 실시예에 따른 액정 표시 장치(600)의 화소 동작에 대해 간단히 살펴보면, 게이트 라인(GL)에 게이트 온 전압이 인가되면 이에 연결된 제1 내지 제3 박막 트랜지스터(TR1, TR2, TR3)는 모두 턴 온 상태가 되고, 데이터 라인(DL)을 통해 전달되는 데이터 전압에 의해 제1 액정 커패시터(Clc1)와 제2 액정 커패시터(Clc2)가 충전된다. 이때, 제1 부화소 전극(PE11) 및 제2 부화소 전극(PE21)에 인가된 데이터 전압은 서로 동일하고, 제1 액정 커패시터(Clc1) 및 제2 액정 커패시터(Clc2)는 공통 전압과 데이터 전압의 차이만큼 동일한 값으로 충전된다.
이와 동시에, 제3 박막 트랜지스터(TR3)가 턴 온 상태에 있으므로, 데이터 라인(DL)을 통해 제2 부화소 전극(PE21)에 전달된 전압은 제2 박막 트랜지스터(TR2)와 직렬로 연결되어 있는 제3 박막 트랜지스터(TR3)를 통해 분압이 이루어진다. 이때, 제2 박막 트랜지스터(TR2)와 제3 박막 트랜지스터(TR3)의 채널의 크기에 따라 전압의 분배가 이루어진다. 이는, 제3 박막 트랜지스터(TR3)를 통해 데이터 전압보다 낮은 유지 전압이 인가되기 때문이다. 유지 전압의 크기는 공통 전압과 동일하거나 공통 전압의 레벨보다 조금 높을 수는 있으나 그 차가 크지는 않을 수 있다. 따라서, 데이터 라인(DL)을 통해 제1 부화소 전극(PE11)과 제2 부화소 전극(PE21)에 충전되는 전압이 동일하더라도 제1 액정 커패시터(Clc1)와 제2 액정 커패시터(Clc2)에 충전되는 전압의 크기가 달라진다.
이에 따라, 한 화소(PX) 내의 제1 및 제2 부화소(PX1, PX2)에 충전되는 전압을 달리할 수 있으며, 이에 따라 측면 시인성을 개선할 수 있게 된다. 여기에 더해, 제2 부화소(PX2)에, 앞서 설명한 도 2와 같이, 유지 전극(130)의 패턴과 화소 전극(PE)의 패턴을 중첩시켜 형성하여 그 전압 차에 따라 다른 전압이 충전되도록 한다면 더 많은 도메인을 가지게 되어 액정 표시 장치의 측면 시인성은 더욱 개선될 수 있다.
다음 도 6 내지 8을 참조하여 본 발명의 다른 실시예에 따른 액정 표시 장치(600)의 구조에 대해 보다 상세히 살펴보기로 한다.
먼저, 제1 기판(100)에 대해 살펴보면, 제1 기판(100)은 제1 절연 기판(110) 상에 게이트 신호를 인가받는 게이트 라인(GL)이 배치될 수 있다.
제1 절연 기판(110) 상에는 게이트 라인(GL)으로부터 돌출되고 서로 연결된 제1 게이트 전극(121a)과 제2 게이트 전극(121b) 및 제1 게이트 전극(121a)과 제2 게이트 전극(121b)과 이격된 제3 게이트 전극(121c)이 배치될 수 있다. 제1 내지 제3 게이트 전극(121a, 121b, 121c)은 동일한 게이트 라인(GL)에 연결되고, 동일한 게이트 신호가 인가될 수 있다.
게이트 라인(GL) 및 제1 내지 제3 게이트 전극(121a, 121b, 121c) 상에는 게이트 절연막(122)이 배치될 수 있다.
게이트 절연막(122) 상에는 제1 내지 제4 반도체층(123a, 123b, 123c, 123d)이 배치될 수 있다. 제1 반도체층(123a)은 제1 게이트 전극(121a) 상에 배치될 수 있고, 제2 반도체층(123b)은 제2 게이트 전극(121b) 상에 배치될 수 있으며, 제3 반도체층(123c)은 제3 게이트 전극(121c) 상에 배치될 수 있고, 제4 반도체층(123d)은 게이트 절연막(122) 상에 배치될 수 있다.
제1 내지 제4 반도체층(123a, 123b, 123c, 123d) 상에는 제1 내지 제4 저항성 접촉층(124a, 124b, 124c, 124d)이 배치될 수 있다. 제1 내지 제4 저항성 접촉층(124a, 124b, 124c, 124d)은 제1 내지 제4 반도체층(123a, 123b, 123c, 123d)이 산화물 반도체인 경우 생략 가능하다.
제1 내지 제4 저항성 접촉층(124a, 124b, 124c, 124d) 및 게이트 절연막(122) 상에는 데이터 라인(DL), 제1 내지 제3 소스 전극(125a, 125b, 125c) 및 제1 내지 제3 드레인 전극(126a, 126b, 126c)이 배치될 수 있다.
데이터 라인(DL)은 데이터 전압을 전달하고 주로 제2 방향(예를 들어, 세로 방향)으로 뻗어 게이트 라인(GL)과 교차한다.
제1 및 제2 소스 전극(125a, 125b)은 데이터 라인(DL)으로부터 돌출되어 형성되어 있다.
제1 및 제2 드레인 전극(126a, 126b)은 각각의 제1 게이트 전극(121a)과 제2 게이트 전극(121b) 상에서 제1 소스 전극(125a)과 제2 소스 전극(125b)과 이격되도록 배치될 수 있다. 이렇게 이격된 공간이 제1 및 제2 반도체층(124a, 124b) 상에서 각각의 채널(channel)을 형성할 수 있다. 여기서, 제1 게이트 전극(121a), 제1 반도체층(123a), 제1 소스 전극(125a) 및 제1 드레인 전극(126a)는 제1 박막 트랜지스터(TR1)을 이루고, 제2 게이트 전극(121b), 제2 반도체층(123b), 제2 소스 전극(125b) 및 제2 드레인 전극(126b)은 제2 박막 트랜지스터(TR2)을 이룬다.
제3 소스 전극(125c)은 제2 드레인 전극(126b)과 연결되어 있고, 제3 게이트 전극(121c) 위에서 제3 드레인 전극(126c)와 이격되도록 배치될 수 있다. 서로 이격된 제3 소스 전극(125c)와 제3 드레인 전극(126c) 사이의 공간이 제3 반도체층(124c) 상에서 채널(channel)을 형성할 수 있다. 여기서, 제3 게이트 전극(121c), 제3 반도체층(123c), 제3 소스 전극(125c) 및 제3 드레인 전극(126c)는 제3 박막 트랜지스터(TR3)을 이룬다.
제3 드레인 전극(126c)은 제3 게이트 전극(121c) 위로 돌출되어 형성될 수 있다. 제3 드레인 전극(126c)은 유지 라인(SL)과 연결되어 유지 전압을 인가받을 수 있다.
데이터 라인(DL), 제1 내지 제3 소스 전극(125a, 125b, 125c) 및 제1 내지 제3 드레인 전극(126a, 126b, 126c) 상에는 제1 보호층(141)이 배치될 수 있다.
제1 보호층(141) 상에는 절연층(150)이 배치될 수 있고, 절연층(150) 상에는 제2 보호층(142)이 배치될 수 있다.
제1 보호층(141), 절연층(150) 및 제2 보호층(142)에는 제1 드레인 전극(126a)의 상부 일부를 노출하는 제1 컨택홀(CT1), 제2 드레인 전극(126b)의 상부 일부를 노출하는 제2 컨택홀(CT2)을 포함할 수 있다.
절연층(150) 및 제2 보호층(142) 상에는 화소 전극(PE)이 배치될 수 있다. 화소 전극(PE)은 제1 부화소 전극(PE11)과 제2 부화소 전극(PE21)을 포함할 수 있다. 제1 부화소 전극(PE11)은 제1 컨택홀(CT1)을 통해 제1 드레인 전극(126a)과 연결될 수 있고, 제2 부화소 전극(PE21)은 제2 컨택홀(CT2)를 통해 제2 드레인 전극(126b)과 연결될 수 있다.
제1 부화소 전극(PE11)과 제2 부화소 전극(PE21)은 각각 제1 드레인 전극(126a)과 제2 드레인 전극(126b)으로부터 데이터 전압을 인가받는다. 이때, 제2 드레인 전극(126b)에 인가된 데이터 전압 중 일부는 제3 소스 전극(125c)을 통해 분압되어 제2 부화소 전극(PE21)에 인가되는 제2 부화소 전압의 크기는 제1 부화소 전극(PE11)에 인가되는 제1 부화소 전압의 크기보다 작아지게 된다. 이는 제1 부화소 전극(PE11) 및 제2 부화소 전극(PE21)에 인가되는 데이터 전압이 정극성(+)인 경우이고, 이와 반대로, 제1 부화소 전극(PE11) 및 제2 부화소 전극(PE21)에 인가되는 데이터 전압이 부극성(-)인 경우에는 제1 부화소 전극(PE11)에 인가되는 제1 부화소 전압이 제2 부화소 전극(PE21)에 인가되는 제2 부화소 전압보다 작아지게 된다.
제1 부화소 전극(PE11)은 제1 줄기부(PEa1) 및 제1 줄기부(PEa1)로부터 방사형으로 돌출되어 연장된 복수의 제1 가지부들(PEb1)을 포함할 수 있다. 제1 부화소 전극(PE11)의 제1 줄기부(PEa1)에 의해 제1 부화소(SPX1)는, 도 6에 도시된 바와 같이, 4개의 도메인을 가질 수 있다. 제1 가지부들(PEb1)은 각 도메인에 대응되어 각 도메인마다 서로 다른 방향으로 연장될 수 있다. 제1 가지부들(PEb1)은 제1 줄기부(PEa1)에 의해 구획된 각각의 도메인 내에서 서로 평행하게 연장되며 서로 이격되어 배치될 수 있다. 서로 인접한 제1 가지부들(PEb1)은 마이크로미터 단위의 거리로 서로 이격되어 복수의 미세 슬릿들을 형성할 수 있다. 이러한 제1 부화소 전극(PE11)은 투명 도전성 물질로 형성될 수 있다. 제1 부화소 전극(PE11)의 복수의 미세 슬릿들에 의해 제1 부화소(SPX1)의 액정층(300)의 액정 분자들은 도메인 별로 서로 다른 방향으로 프리틸트된다. 예를 들어, 액정 분자가 기울어지는 방향은 제1 줄기부(PEa1)로 향하는 4개의 방향이 될 수 있다. 따라서, 액정 분자의 배향 방향이 서로 다른 4개의 도메인이 액정층(300)에 형성될 수 있다. 이와 같이, 액정 분자가 기울어지는 방향을 다양하게 하면 액정층(300)을 포함하는 액정 표시 장치(600)의 기준 시야각이 커질 수 있다.
제2 부화소 전극(PE21)은 제2 줄기부(PEa2)와 제2 줄기부(PEa2)로부터 방사형으로 돌출되어 연장된 복수의 제2 가지부들(PEb2)를 포함할 수 있다. 다시 말해, 제2 부화소 전극(PE21)의 구조는, 앞서 설명한 제1 부화소 전극(PE11)의 구조와 동일하다. 다만, 평면 시점으로 볼 때, 제2 부화소 전극(PE21)의 면적은 제1 부화소 전극(PE11)의 면적보다 클 수 있다. 또한, 제2 부화소 전극(PE21)은, 앞서 설명한 바 있는 도 2와 같이, 일부 제2 부화소 전극(PE21)과 후술할 제2 부화소 전극(PE21) 하부에 형성되는 제2 유지 전극(132)의 패턴의 일부가 중첩되도록 배치한다면 제2 부화소 전극(PE21)의 데이터 전압과 제2 부화소 전극(PE21)과 중첩되도록 배치되는 제2 유지 전극(132)의 유지 전압과의 차에 의해 더 많은 도메인을 가질 수 있다. 다시 말해, 도 6에 도시된 제2 부화소 전극(PE21)은 제2 줄기부(PEa2)에 의해 4개의 도메인을 가지게 되지만, 도 2에 도시된 바와 같이, 제2 부화소 전극(PE21)의 패턴 일부와 제2 유지 전극(132)의 패턴 일부가 중첩되도록 배치한다면 4개의 도메인보다 더 많은 도메인을 가질 수 있게 된다.
한편, 제1 절연 기판(110) 상에는 유지 라인(SL)이 더 배치될 수 있다.. 유지 라인(SL)은 제1 유지 전극(131)과 제2 유지 전극(132)을 포함할 수 있다. 이때, 도시하지는 않았으나, 제1 유지 전극(131)과 제2 유지 전극(132)은 도 2에 도시된 바와 같이, 화소 전극(PE)의 패턴과 중첩되도록 배치될 수 있다. 또한, 제1 유지 전극(131)과 제2 유지 전극(132) 사이의 간격의 폭을 종래에 비해 넓힐 수 있다. 종래에는 제1 유지 전극(131)과 제2 유지 전극(132)이 메탈 물질로 형성되기 때문에 투과 영역에는 제1 유지 전극(131)과 제2 유지 전극(132)이 형성될 수 없었다. 그러나, 본 발명의 실시예에 따른 제1 유지 전극(131)과 제2 유지 전극(132)은 투명한 도전성 물질로 형성되기 때문에 투과 영역과 비투과 영역에 한정되지 않고 자유롭게 제1 유지 전극(131)과 제2 유지 전극(132)을 배치할 수 있다. 여기서, 투과 영역이란 화소 전극(PE)과 공통 전극(230)이 중첩되어 액정 분자를 배열시키는 영역을 일컫고, 비투과 영역이란 박막 트랜지스터들(TR1, TR2, TR3)이 배치된 영역을 일컫는다.
제1 유지 전극(131)은 제1 부화소 전극(PE11)의 일부를 둘러싸도록 배치될 수 있다. 보다 상세하게는, 도 6에 도시된 바와 같이, 제1 부화소 전극(PE11)과 데이터 라인(DL) 사이와 제1 부화소 전극(PE21)과 게이트 라인(GL) 사이에 배치될 수 있다. 제1 유지 전극(131)은, 도 7에 도시된 바와 같이, 제1 내지 제3 게이트 전극(121a, 121b, 121c)와 동일층 상에 배치될 수 있고, 투명한 도전성 물질로 형성될 수 있다.
제2 유지 전극(132)은 게이트 라인(SL)과 실질적으로 동일한 방향(예를 들어, 가로 방향)으로 배치되는 제2-1 유지 전극(132a)과 제2 유지 전극(132)의 용량 증가를 위해 제2 부화소 전극(PE21)의 제2 줄기부(PEa2)의 십자 형상 중 세로부와 중첩되도록 배치되는 제2-2 유지 전극(132b)을 포함할 수 있다. 제2 유지 전극(132)은, 도7 및 8에 도시된 바와 같이, 제1 내지 제3 게이트 전극(121a, 121b, 121c)와 동일층 상에 배치될 수 있고, 투명한 도전성 물질로 형성될 수 있다. 그러나, 이에 한정되는 것은 아니고, 몇몇 실시예에서는 투명한 도전성 물질로 형성하되, 투명한 도전성 물질보다 그 폭이 더 작은 메탈 물질을 적층하여 형성되는 경우도 있을 것이다. 이러한 구조에 대한 설명은 추후 보다 상세히 살펴보기로 한다.
제1 절연 기판(110) 상에 배치되는 제2 보호층(142) 상에는 차폐 전극(170)이 더 배치될 수 있다. 차폐 전극(170)은, 도 8에 도시된 바와 같이, 제2 부화소 전극(PE21)과 물리적으로 이격되어 배치되고, 제2 부화소 전극(PE21)과 동일층 상에 배치될 수 있다. 다시 말해, 차폐 전극(170)은 제2 부화소 전극(PE)과 마찬가지로 제2 보호막(142)과 직접적으로 접촉하도록 배치될 수 있다. 차폐 전극(170)에는 별도의 단자를 통해 실질적으로 공통 전극(230)과 동일한 전압이 전달되기 때문에 공통 전극(230)과 차폐 전극(170) 사이에 배치되는 액정 분자들은 제1 절연 기판(110)에 대해 세로 방향으로 배열될 수 있다. 이에 따라, 차폐 전극(170)은 빛샘 방지 역할을 할 수 있다. 다만, 이에 한정되는 것은 아니고, 차폐 전극(170)에는 유지 전극(130)에 인가되는 전압과 동일한 전압이 인가될 수도 있다. 이때, 공통 전압과 유지 전압의 전압 차는 실질적으로 크지 않는 것이 바람직할 것이다. 차폐 전극(170)은, 평면 시점에서 바라볼 때, 박막 트랜지스터(TR) 또는 데이터 라인(DL)과 중첩되도록 배치될 수 있다.
제2 기판(200)은 제2 절연 기판(210), 오버코팅층(220) 및 공통 전극(230)을 포함할 수 있다. 한편, 제2 기판(200)에는, 도시하지는 않았으나, 제1 차폐 전극(170)이 세로 방향의 빛샘 방지 역할을 한다면 가로 방향의 빛샘 방지 역할을 하는 차폐 패턴을 더 포함할 수 있다. 또한, 도시하지는 않았으나, 앞서 설명한 도 2에서와 같이 제1 절연 기판(110) 상에 형성되는 절연층(150)이 색안료를 포함하지 않는 경우 제2 절연 기판(210) 상에 컬러 필터가 배치되는 것은 자명할 것이다. 또한, 제2 기판(200)에 대한 설명은, 앞서 도 2 내지 도 4를 참조로 설명한 것과 다른 차이점이 없기에 생략하기로 한다.
도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치의 하나의 화소에서 게이트 라인과 유지 전극에 대한 하나의 예시적인 배치도이고, 도 10은 도 9의 예시적인 단면도이며, 도 11은 도 9의 다른 예시적인 단면도이고, 도 12는 본 발명의 다른 실시예에 따른 액정 표시 장치의 하나의 화소에서 게이트 라인과 유지 전극에 대한 다른 예시적인 배치도이며, 도 13은 본 발명의 다른 실시예에 따른 액정 표시 장치의 하나의 화소에서 게이트 라인과 유지 전극에 대한 또다른 예시적인 배치도이고, 도 14는 도 13의 예시적인 단면도이다.
먼저, 도 9를 참조하여 살펴보면, 도 6에서 도시한 본 발명의 다른 실시예에 따른 액정 표시 장치(600)의 제1 유지 전극(131), 게이트 라인(GL) 및 제2 유지 전극(132)을 포함할 수 있다. 이때, 제1 유지 전극(131)은 제1 폭(W1)을 갖도록 배치될 수 있고, 제2 유지 전극(132)은 제2 폭(W2)을 갖도록 배치될 수 있다.
한편, 제2 유지 전극(132)의 경우 제2 부화소 전극(PE21)의 제2 줄기부(PEa2)의 세로부와 중첩되도록 형성됨으로써 유지 용량을 증가시킬 수 있게 된다. 이에 따라, 제2 부화소 전극(PE21)과 전기적으로 연결되어 있는 제3 박막 트랜지스터(TR3)의 킥백 전압 증가를 방지함으로써 제1 부화소 전극(PE11)과 제2 부화소 전극(PE21) 간의 키백 전압 차이에 따른 표시 품질 저하를 방지할 수 있게 된다.
한편, 키백 전압 차이에 따른 표시 품질 저하를 더욱 방지하기 위해 유지 전극(130)의 용량을 크게 하기 위해, 도 12에 도시된 바와 같이, 제1 유지 전극(131)은 제1 폭(W1)보다 넓은 제3 폭(W3)을 갖도록 형성하고, 제2 유지 전극(132)은 제2 폭(W2)보다 넓은 제4 폭(W4)을 갖도록 형성할 수 있다. 또한, 제2 유지 전극(132) 중 제2 부화소 전극(PE21)의 제2 줄기부(PEa2)의 세로부와 중첩되는 제2-2유지 전극(132b)의 폭도 도 9에 도시된 경우보다 넓게 형성할 수 있다. 이는 제1 및 제2 유지 전극(131, 132)이 투명한 도전성 물질로 형성되기 때문에 가능할 수 있다. 또한, 이때, 제1 및 제2 유지 전극(131, 132)의 폭이 넓게 형성됨으로써 제1 부화소 전극(PE11) 또는 제2 부화소 전극(PE21)과 중첩되는 영역이 발생하게 되는 경우, 앞서 설명한 봐와 같이, 액정 분자들을 다른 방향으로 배열되도록 제어할 수 있어 더 많은 도메인을 가질 수 있고 이에 따라 액정 표시 장치(600)의 시인성도 더욱 개선될 수 있다.
이와 같은, 유지 전극(130)은, 앞선 설명에서, 게이트 라인(GL)에서 돌출되어 형성되는 게이트 전극(121)과 동일 공정으로 형성될 수 있다고 하였다. 이에 따라, 도 10과 도 11의 경우처럼 형성될 수 있다.
도 10의 경우, 하나의 마스크를 이용하여 게이트 전극(121)과 제2 유지 전극(132)을 형성한 경우이다. 도 10에서 제2 유지 전극(132)의 도면 부호를 사용하여 제2 유지 전극(132)만 게이트 전극(121)과 함께 형성되는 것은 아니고, 제1 유지 전극(131)도 동일한 공정으로 형성될 수 있는 것은 자명하다.
도 10을 참조하면, 게이트 전극(121)은 투명한 도전성 물질, 예를 들어, ITO 또는 IZO 등과 같은 물질로 이루어지는 제1 게이트층(1211)과 제1 게이트층(1211)과 접촉 특성이 좋은 몰리브덴 계열 금속, 크롬, 타타늄 중 어느 하나로 이루어질 수 있는 제2 게이트층(1212) 및 메탈 물질, 예를 들어, 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등으로 이루어질 수 있는 제3 게이트층(1213)으로 이루어질 수 있다. 반면, 제2 유지 전극(132)은 제1 게이트층(1211)과 동일한 물질인 투명한 도전성 물질, 예를 들어, ITO 또는 IZO로 이루어지는 단일층으로 형성될 수 있다. 이는 게이트 전극(121)과 제2 유지 전극(132)을 이루는 투명한 도전성 물질을 제1 절연 기판(110) 상에 형성한 후, 게이트 전극(121) 형성을 위한 제2 게이트 물질과 제3 게이트 물질을 적층한 후 하나의 마스크를 이용하여 형성한 경우이다.
한편, 도 11에 도시된 바와 같이, 2개의 마스크를 이용하여 형성하는 경우에는 게이트 전극(121)은 도 10의 제2 게이트층(1212)와 제3 게이트층(1213)으로 이루어지고, 제2 유지 전극(132)은 투명한 도전성 물질로 이루어지는 단일층으로 형성될 수 있다.
한편, 도 13 및 도 14에 도시된 바와 같이, 도 9에서 설명한 바와 같이, 제1 폭(W1)을 가진 제1 유지 전극(131)과 제2 폭(W2)을 가진 제2 유지 전극(132)을 형성하고, 제2 유지 전극(132)의 경우 투명한 도전성 물질 상부에 투명한 도전성 물질보다 폭이 좁은 메탈 물질을 적층하여 형성할 수도 있다. 다시 말해, 제2 유지 전극(132)의 경우 투명한 도전성 물질로 형성되는 제1 유지 전극층(1321) 상에 메탈 물질로 형성되는 제2 유지 전극층(1322)로 이루어질 수 있다. 이는 투명한 도전성 물질의 고유한 특성, 예를 들어, 메탈 물질에 비해 높은 저항성 등의 문제로 인한 문제점을 개선하기 위한 것이다. 이때, 제2 유지 전극(132) 상부에 형성되는 메탈 물질의 경우 개구율 저하를 최소로 할 수 있는 폭을 가지도록 한다. 개구율 저하를 최소로 하기 위해서는, 도시하지는 않았으나, 제2 유지 전극(132)의 제2 부화소 전극(PE21)의 제2 줄기부(PEa2)의 세로부와 중첩되도록 형성되는 제2-2 유지 전극(132b) 상에는 메탈 물질(132d)을 형성하지 않을 수 있다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 제1 기판 110: 제1 절연 기판
TR: 박막 트랜지스터 130: 유지 전극
PE: 화소 전극 170: 차폐 전극
200: 제2 기판 210: 제2 절연 기판
220: 오버코팅층 230: 공통 전극
300: 액정층

Claims (19)

  1. 제1 기판;
    상기 제1 기판 상에 대향되도록 배치되되, 공통 전극을 포함하는 제2 기판; 및
    상기 제1 기판과 상기 제2 기판 사이에 개재되는 액정층;을 포함하되,
    상기 제1 기판은,
    절연 기판;
    게이트 전극을 포함하여 상기 절연 기판 상에 형성되는 박막 트랜지스터;
    상기 박막 트랜지스터와 이격되어 상기 절연 기판 상에 배치되고, 제1 전압을 충전하는 제1 화소 전극;
    상기 박막 트랜지스터와 이격되어 상기 절연 기판 상에 배치되되, 상기 제1 화소 전극과 동일층에 배치되고, 상기 제1 전압과 다른 크기의 제2 전압을 충전하는 제2 화소 전극; 및
    상기 게이트 전극과 동일층에 배치되되, 상기 제2 화소 전극과 적어도 일부가 중첩되도록 배치되는 유지 전극;
    을 포함하고,
    상기 제2 화소 전극은 상기 제1 화소 전극에 직접 연결되는 액정 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 전압은 상기 제2 전압보다 전압 레벨이 높은 전압인 액정 표시 장치.
  3. 제1 항에 있어서, 상기 유지 전극은,
    투명한 도전성 물질로 이루어지는 액정 표시 장치.
  4. 제1 항에 있어서, 상기 유지 전극과 상기 제2 화소 전극 각각은,
    복수의 패턴을 포함하여 이루어지는 액정 표시 장치.
  5. 제4 항에 있어서,
    상기 유지 전극과 상기 제2 화소 전극의 복수의 패턴 중 일부의 패턴만 서로 중첩되도록 배치되는 액정 표시 장치.
  6. 제1 항에 있어서, 상기 게이트 전극은,
    투명 도전성 물질 및 메탈 물질의 적층 구조로 구현되는 액정 표시 장치.
  7. 제1 기판;
    상기 제1 기판 상에 대향되도록 배치되되, 공통 전극을 포함하는 제2 기판; 및
    상기 제1 기판과 상기 제2 기판 사이에 개재되는 액정층;을 포함하되,
    상기 제1 기판은,
    절연 기판;
    게이트 전극을 포함하여 상기 절연 기판 상에 형성되는 박막 트랜지스터;
    상기 박막 트랜지스터와 이격되어 상기 절연 기판 상에 배치되고, 제1 전압을 충전하는 제1 화소 전극;
    상기 박막 트랜지스터와 이격되어 상기 절연 기판 상에 배치되되, 상기 제1 화소 전극과 동일층에 배치되고, 상기 제1 전압과 다른 크기의 제2 전압을 충전하는 제2 화소 전극; 및
    상기 게이트 전극과 동일층에 배치되되, 상기 제2 화소 전극과 적어도 일부가 중첩되도록 배치되는 유지 전극;
    을 포함하고,
    상기 제1 화소 전극과 상기 제2 화소 전극과 동일층에 배치되되, 상기 박막 트랜지스터와 중첩되도록 배치되는 차폐 전극을 더 포함하는 액정 표시 장치.
  8. 제7 항에 있어서,
    상기 차폐 전극에 인가되는 전압은 상기 공통 전극에 인가되는 전압과 전압 레벨이 동일한 액정 표시 장치.
  9. 제1 항에 있어서, 상기 유지 전극은,
    투명한 도전성 물질로 형성되는 제1 유지 전극층; 및
    상기 제1 유지 전극층 상부에 메탈 물질로 형성되는 제2 유지 전극층;을 포함하는 액정 표시 장치.
  10. 제1 기판;
    상기 제1 기판 상에 대향되도록 배치되되, 공통 전극을 포함하는 제2 기판; 및
    상기 제1 기판과 상기 제2 기판 사이에 개재되는 액정층;을 포함하되,
    상기 제1 기판은,
    절연 기판;
    게이트 전극을 포함하여 상기 절연 기판 상에 형성되는 박막 트랜지스터;
    상기 박막 트랜지스터와 이격되어 상기 절연 기판 상에 배치되고, 제1 전압을 충전하는 제1 화소 전극;
    상기 박막 트랜지스터와 이격되어 상기 절연 기판 상에 배치되되, 상기 제1 화소 전극과 동일층에 배치되고, 상기 제1 전압과 다른 크기의 제2 전압을 충전하는 제2 화소 전극; 및
    상기 게이트 전극과 동일층에 배치되되, 상기 제2 화소 전극과 적어도 일부가 중첩되도록 배치되는 유지 전극;
    을 포함하고,
    상기 유지 전극은,
    투명한 도전성 물질로 형성되는 제1 유지 전극층; 및
    상기 제1 유지 전극층 상부에 메탈 물질로 형성되는 제2 유지 전극층;을 포함하고,
    상기 제1 유지 전극층의 폭은 상기 제2 유지 전극층의 폭보다 넓은 액정 표시 장치.
  11. 제1 기판;
    상기 제1 기판과 대향되도록 배치되고, 공통 전극이 배치되는 제2 기판; 및
    상기 제1 기판과 상기 제2 기판 사이에 개재되는 액정층;을 포함하되,
    상기 제1 기판은,
    절연 기판;
    상기 절연 기판 상에 배치되는 제1 내지 제3 박막 트랜지스터;
    상기 제1 박막 트랜지스터와 전기적으로 연결되는 제1 화소 전극;
    상기 제2 박막 트랜지스터와 전기적으로 연결되는 제2 화소 전극;
    상기 제1 화소 전극을 둘러싸도록 배치되고 복수의 패턴을 포함하는 제1 유지 전극; 및
    상기 제2 화소 전극을 둘러싸도록 배치되고 복수의 패턴을 포함하되, 상기 제3 박막 트랜지스터와 연결되는 제2 유지 전극;을 포함하되,
    상기 제1 화소 전극과 상기 제2 화소 전극은 상기 제1 유지 전극의 복수의 패턴 또는 상기 제2 유지 전극의 복수의 패턴 중 일부와 중첩되도록 배치되는 액정 표시 장치.
  12. 제11 항에 있어서, 상기 제1 유지 전극과 상기 제2 유지 전극은,
    투명 도전성 물질로 이루어지는 액정 표시 장치.
  13. 제11 항에 있어서,
    상기 제1 유지 전극과 상기 제2 유지 전극 각각은 투명 도전성 물질로 이루어지는 제1 유지 전극층을 포함하여 형성되되,
    상기 제1 유지 전극과 상기 제2 유지 전극 중 적어도 하나는 상기 제1 유지 전극층 상부에 메탈 물질로 이루어지는 제2 유지 전극층을 포함하는 액정 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 유지 전극층의 폭은 상기 제2 유지 전극층의 폭보다 넓은 액정 표시 장치.
  15. 제11 항에 있어서,
    상기 제1 화소 전극은 제1 전압으로 충전되고, 상기 제2 화소 전극은 상기 제1 전압보다 작은 레벨을 갖는 제2 전압으로 충전되는 액정 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 화소 전극의 면적은 상기 제2 화소 전극의 면적보다 작은 액정 표시 장치.
  17. 제11 항에 있어서,
    상기 제1 화소 전극과 상기 제2 화소 전극과 동일층에 배치되는 차폐 전극을 포함하는 액정 표시 장치.
  18. 제17 항에 있어서,
    상기 차폐 전극은 상기 공통 전극과 동일한 레벨의 전압이 인가되는 액정 표시 장치.
  19. 제17 항에 있어서,
    상기 차폐 전극은 상기 제1 유지 전극과 상기 제2 유지 전극과 동일한 레벨의 전압이 인가되는 액정 표시 장치.
KR1020150097249A 2015-07-08 2015-07-08 액정 표시 장치 KR102366205B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150097249A KR102366205B1 (ko) 2015-07-08 2015-07-08 액정 표시 장치
US15/137,528 US9891485B2 (en) 2015-07-08 2016-04-25 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150097249A KR102366205B1 (ko) 2015-07-08 2015-07-08 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20170007578A KR20170007578A (ko) 2017-01-19
KR102366205B1 true KR102366205B1 (ko) 2022-02-22

Family

ID=57730484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150097249A KR102366205B1 (ko) 2015-07-08 2015-07-08 액정 표시 장치

Country Status (2)

Country Link
US (1) US9891485B2 (ko)
KR (1) KR102366205B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102367963B1 (ko) * 2017-07-13 2022-02-25 삼성디스플레이 주식회사 액정 표시 장치
KR102547345B1 (ko) * 2018-06-27 2023-06-23 삼성디스플레이 주식회사 표시 장치
KR20210106061A (ko) 2020-02-19 2021-08-30 삼성디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120044434A1 (en) * 2010-08-19 2012-02-23 Samsung Electronics Co., Ltd. Display substrate and fabricating method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101174164B1 (ko) 2005-12-29 2012-08-14 엘지디스플레이 주식회사 반사투과형 액정표시장치
KR20090116095A (ko) 2008-05-06 2009-11-11 삼성전자주식회사 액정 표시 장치
KR101544847B1 (ko) 2008-07-03 2015-08-18 삼성디스플레이 주식회사 액정 표시 장치
KR101282563B1 (ko) 2009-11-23 2013-07-04 삼성디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20120028427A (ko) * 2010-09-14 2012-03-23 삼성전자주식회사 표시 장치
KR101855389B1 (ko) 2011-05-24 2018-05-04 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
KR102054000B1 (ko) 2013-09-11 2019-12-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 액정 표시 장치 및 박막 트랜지스터 표시판의 제조방법
CN203894515U (zh) * 2014-06-13 2014-10-22 京东方科技集团股份有限公司 一种阵列基板及显示装置
TWI551927B (zh) * 2014-12-09 2016-10-01 友達光電股份有限公司 顯示面板
KR102260872B1 (ko) * 2015-01-09 2021-06-04 삼성디스플레이 주식회사 액정 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120044434A1 (en) * 2010-08-19 2012-02-23 Samsung Electronics Co., Ltd. Display substrate and fabricating method thereof

Also Published As

Publication number Publication date
KR20170007578A (ko) 2017-01-19
US9891485B2 (en) 2018-02-13
US20170010508A1 (en) 2017-01-12

Similar Documents

Publication Publication Date Title
US9171866B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
US8564745B2 (en) Liquid crystal display having more than one color portion within a pixel
EP2573617A1 (en) Active matrix liquid crystal display
US10613399B2 (en) Liquid crystal display device
KR101938716B1 (ko) 액정 표시 장치
KR102297858B1 (ko) 액정 표시 장치
EP3045962B1 (en) Display device and manufacturing method thereof
US8780306B2 (en) Liquid crystal display and manufacturing method thereof
KR20070101923A (ko) 수평전계방식 액정표시장치 및 그 제조방법
CN105954944B (zh) 液晶显示器
US20180046038A1 (en) Liquid crystal display device
US7916257B2 (en) TFT substrate and liquid crystal display device having the same comprising patterns disposed at different heights
KR102366205B1 (ko) 액정 표시 장치
EP3054346B1 (en) Liquid crystal display
KR101430623B1 (ko) 액정표시장치
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
US10156751B2 (en) Display device
KR20140037688A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
US20160216543A1 (en) Liquid crystal display device
KR102098161B1 (ko) 액정표시장치용 어레이 기판
KR102431348B1 (ko) 표시 장치
US9891491B2 (en) Liquid crystal display device
US10802323B2 (en) Liquid crystal display device
KR102567013B1 (ko) 액정 표시 장치
KR101971991B1 (ko) 액정표시장치 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant