KR102347768B1

KR102347768B1 - 표시 장치 및 이를 이용한 표시 패널의 구동 방법

Info

Publication number: KR102347768B1
Application number: KR1020170052465A
Authority: KR
Inventors: 강선구; 이재한; 신옥권
Original assignee: 삼성디스플레이 주식회사
Priority date: 2017-04-24
Filing date: 2017-04-24
Publication date: 2022-01-07
Also published as: KR20180119195A; US10665148B2; US20180308414A1; CN108735138A; CN108735138B

Abstract

표시 장치는 표시 패널, 제1 구동부 및 제2 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인들 및 복수의 데이터 라인들을 포함한다. 상기 표시 패널은 입력 영상 데이터를 기초로 영상을 표시한다. 상기 제1 구동부는 제1 구간 동안 상기 게이트 라인들에 동일한 타이밍을 갖는 보상 게이트 신호들을 출력하고, 제2 구간 동안 상기 게이트 라인들에 상이한 타이밍을 갖는 스캔 게이트 신호들을 출력한다. 상기 제2 구동부는 상기 제1 구간 동안 상기 데이터 라인들에 보상 계조에 대응하는 보상 데이터 전압을 인가하고, 상기 제2 구간 동안 상기 데이터 라인들에 타겟 계조에 대응하는 타겟 데이터 전압을 인가한다.

Description

표시 장치 및 이를 이용한 표시 패널의 구동 방법 {DISPLAY APPARATUS AND METHOD OF DRIVING DISPLAY PANEL USING THE SAME}

본 발명은 표시 장치 및 이를 이용한 표시 패널의 구동 방법에 관한 것으로, 표시 패널의 표시 품질을 향상시킬 수 있는 표시 장치 및 이를 이용한 표시 패널의 구동 방법에 관한 것이다.

일반적으로, 표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들 및 복수의 픽셀들을 포함한다. 상기 표시 패널 구동부는 상기 복수의 게이트 라인들에 게이트 신호를 제공하는 게이트 구동부 및 상기 데이터 라인들에 데이터 전압을 제공하는 데이터 구동부를 포함한다.

상기 데이터 전압이 증가 및 감소를 반복하는 파형에서, 상기 데이터 전압의 폴링 파형이 지연되어, 상기 표시 패널에 원하지 않는 색이 표시되는 문제가 발생할 수 있다. 또한, 표시 패널의 해상도 및 구동 주파수가 증가함에 따라, 상기 데이터 전압을 인가하는 수평 주기가 짧아지므로, 상기 표시 오류는 더욱 심화될 수 있다.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 블랭크 구간 동안 데이터 라인들에 보상 계조를 미리 인가하여 표시 패널의 표시 품질을 향상시킬 수 있는 표시 장치를 제공하는 것이다.

본 발명의 다른 목적은 상기 표시 장치를 이용한 상기 표시 패널의 구동 방법을 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 제1 구동부 및 제2 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인들 및 복수의 데이터 라인들을 포함한다. 상기 표시 패널은 입력 영상 데이터를 기초로 영상을 표시한다. 상기 제1 구동부는 제1 구간 동안 상기 게이트 라인들에 동일한 타이밍을 갖는 보상 게이트 신호들을 출력하고, 제2 구간 동안 상기 게이트 라인들에 상이한 타이밍을 갖는 스캔 게이트 신호들을 출력한다. 상기 제2 구동부는 상기 제1 구간 동안 상기 데이터 라인들에 보상 계조에 대응하는 보상 데이터 전압을 인가하고, 상기 제2 구간 동안 상기 데이터 라인들에 타겟 계조에 대응하는 타겟 데이터 전압을 인가한다.

본 발명의 일 실시예에 있어서, 상기 제2 구동부는 상기 제2 구간 내에서 상기 타겟 계조가 상기 보상 계조와 일치하는 구간에는 상기 데이터 라인을 플로팅(floating)시킬 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 구동부는 상기 데이터 라인에 상기 타겟 데이터 전압을 출력하는 버퍼, 상기 타겟 계조가 상기 보상 계조와 일치하는지 판단하는 비교부 및 상기 타겟 계조가 상기 보상 계조와 일치할 때, 상기 버퍼와 상기 데이터 라인의 연결을 차단하는 데이터 스위치를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 보상 계조는 0 계조일 수 있다.

본 발명의 일 실시예에 있어서, 상기 보상 계조는 최대 계조 및 0 계조의 평균에 대응하는 중간 계조보다 작을 수 있다.

본 발명의 일 실시예에 있어서, 상기 보상 계조는 상기 제2 구간에 상기 모든 데이터 라인들에 인가되는 상기 모든 타겟 데이터 전압들에 대응하는 상기 모든 타겟 계조들 중 최다 빈도를 갖는 최다 빈도 계조일 수 있다.

본 발명의 일 실시예에 있어서, 상기 표시 패널은 복수의 픽셀 행들을 따라 배치되는 픽셀들을 더 포함할 수 있다. 상기 픽셀 행을 따라 배치되는 상기 픽셀들은 동일한 색을 나타낼 수 있다.

본 발명의 일 실시예에 있어서, 상기 복수의 픽셀 행들 중 제1 픽셀 행을 따라 배치되는 픽셀들은 제1 게이트 라인에 연결되고, 상기 제1 픽셀 행을 따라 배치되는 픽셀들은 제1 색을 나타낼 수 있다. 상기 복수의 픽셀 행들 중 제2 픽셀 행을 따라 배치되는 픽셀들은 제2 게이트 라인에 연결되고, 상기 제2 픽셀 행을 따라 배치되는 픽셀들은 제2 색을 나타낼 수 있다. 상기 복수의 픽셀 행들 중 제3 픽셀 행을 따라 배치되는 픽셀들은 제3 게이트 라인에 연결되고, 상기 제3 픽셀 행을 따라 배치되는 픽셀들은 제3 색을 나타낼 수 있다. 상기 복수의 픽셀 행들 중 제4 픽셀 행을 따라 배치되는 픽셀들은 제4 게이트 라인에 연결되고, 상기 제4 픽셀 행을 따라 배치되는 픽셀들은 상기 제1 색을 나타낼 수 있다. 상기 복수의 픽셀 행들 중 제5 픽셀 행을 따라 배치되는 픽셀들은 제5 게이트 라인에 연결되고, 상기 제5 픽셀 행을 따라 배치되는 픽셀들은 상기 제2 색을 나타낼 수 있다. 상기 복수의 픽셀 행들 중 제6 픽셀 행을 따라 배치되는 픽셀들은 제6 게이트 라인에 연결되고, 상기 제6 픽셀 행을 따라 배치되는 픽셀들은 상기 제3 색을 나타낼 수 있다.

본 발명의 일 실시예에 있어서, 상기 입력 영상 데이터가 상기 제2 구간 동안 제1 색, 제2 색 및 제3 색 중 하나만을 표시하는 단색 영상인 경우 또는 상기 입력 영상 데이터가 상기 제2 구간 동안 상기 제1 색, 상기 제2 색 및 상기 제3 색 중 둘만을 표시하는 혼색 영상인 경우, 상기 제1 구동부는 상기 제1 구간 동안 상기 게이트 라인들에 동일한 타이밍을 갖는 상기 보상 게이트 신호들을 출력할 수 있다. 상기 입력 영상 데이터가 상기 단색 영상 및 상기 혼색 영상이 아닌 경우, 상기 제1 구동부는 상기 제1 구간 동안 상기 보상 게이트 신호들을 출력하지 않을 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 구동부는 복수의 클럭 신호들을 기초로 상기 보정 게이트 신호들 및 상기 스캔 게이트 신호들을 생성할 수 있다. 상기 제1 구동부의 입력부는 상기 클럭 신호들을 상기 제1 구동부에 인가하는 클럭 인가 라인들 상에 배치되는 제1 그룹의 클럭 스위치들 및 이웃한 상기 클럭 인가 라인들 사이에 연결되는 제2 그룹의 클럭 스위치들을 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 구간 동안, 상기 제1 그룹의 클럭 스위치들은 오프(OFF) 되고, 상기 제2 그룹의 클럭 스위치들은 온(ON) 될 수 있다. 상기 제2 구간 동안, 상기 제1 그룹의 클럭 스위치들은 온 되고, 상기 제2 그룹의 클럭 스위치들은 오프 될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 구동부의 출력부는 상기 게이트 라인들 상에 배치되는 제1 그룹의 게이트 스위치들 및 이웃한 상기 게이트 라인들 사이에 연결되는 제2 그룹의 게이트 스위치들을 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 구간 동안, 상기 제1 그룹의 게이트 스위치들은 오프(OFF) 되고, 상기 제2 그룹의 게이트 스위치들은 온(ON) 될 수 있다. 상기 제2 구간 동안, 상기 제1 그룹의 게이트 스위치들은 온 되고, 상기 제2 그룹의 게이트 스위치들은 오프 될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제2 구간은 프리챠지 구간 및 메인챠지 구간을 포함할 수 있다. 상기 제1 구동부는 상기 프리챠지 구간 및 상기 메인챠지 구간 동안 상기 게이트 라인들에 상기 스캔 게이트 신호들을 출력할 수 있다. 상기 제2 구동부는 상기 프리챠지 구간 동안 상기 데이터 라인들에 프리챠지 데이터 전압을 인가하고, 상기 메인챠지 구간 동안 상기 데이터 라인들에 상기 타겟 데이터 전압을 인가할 수 있다.

상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 패널의 구동 방법은 제1 구간 동안 복수의 게이트 라인들에 동일한 타이밍을 갖는 보상 게이트 신호들을 출력하는 단계, 상기 제1 구간 동안 복수의 데이터 라인들에 보상 계조에 대응하는 보상 데이터 전압을 인가하는 단계, 제2 구간 동안 상기 게이트 라인들에 상이한 타이밍을 갖는 스캔 게이트 신호들을 출력하는 단계 및 상기 제2 구간 동안 상기 데이터 라인들에 입력 영상 데이터의 타겟 계조에 대응하는 타겟 데이터 전압을 인가하는 단계를 포함한다.

본 발명의 일 실시예에 있어서, 상기 제2 구간 내에서 상기 타겟 계조가 상기 보상 계조와 일치하는 구간에는 상기 데이터 라인을 플로팅(floating)시킬 수 있다.

본 발명의 일 실시예에 있어서, 상기 입력 영상 데이터가 상기 제2 구간 동안 제1 색, 제2 색 및 제3 색 중 하나만을 표시하는 단색 영상인 경우 또는 상기 입력 영상 데이터가 상기 제2 구간 동안 상기 제1 색, 상기 제2 색 및 상기 제3 색 중 둘만을 표시하는 혼색 영상인 경우, 상기 제1 구간 동안 상기 게이트 라인들에 동일한 타이밍을 갖는 상기 보상 게이트 신호들이 출력될 수 있다. 상기 입력 영상 데이터가 상기 단색 영상 및 상기 혼색 영상이 아닌 경우, 상기 제1 구간 동안 상기 보상 게이트 신호들이 출력되지 않을 수 있다.

본 발명의 일 실시예에 있어서, 상기 보정 게이트 신호들 및 상기 스캔 게이트 신호들은 복수의 클럭 신호들을 기초로 제1 구동부에 의해 생성될 수 있다. 상기 제1 구동부의 입력부는 상기 클럭 신호들을 상기 제1 구동부에 인가하는 클럭 인가 라인들 상에 배치되는 제1 그룹의 클럭 스위치들 및 이웃한 상기 클럭 인가 라인들 사이에 연결되는 제2 그룹의 클럭 스위치들을 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 보정 게이트 신호들 및 상기 스캔 게이트 신호들은 복수의 클럭 신호들을 기초로 제1 구동부에 의해 생성될 수 있다. 상기 제1 구동부의 출력부는 상기 게이트 라인들 상에 배치되는 제1 그룹의 게이트 스위치들 및 이웃한 상기 게이트 라인들 사이에 연결되는 제2 그룹의 게이트 스위치들을 포함할 수 있다.

이와 같은 표시 장치 및 이를 이용한 표시 패널의 구동 방법에 따르면, 블랭크 구간 동안 보상 계조를 데이터 라인들에 미리 인가하고, 액티브 구간 동안 보상 계조와 동일한 타겟 계조를 갖는 픽셀들에 대해서는 타겟 계조를 인가하는 대신 데이터 라인을 플로팅시킬 수 있다. 따라서, 상기 데이터 라인으로 인가되는 데이터 전압의 토글링이 감소한다. 그로 인해 데이터 전압의 폴링 파형이 지연되어 상기 표시 패널에 원하지 않는 색이 표시되는 표시 오류를 감소시킬 수 있다. 결과적으로, 상기 표시 패널의 표시 품질을 향상시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 패널을 나타내는 개념도이다.
도 3a 및 도 3b는 도 2의 표시 패널의 구동 방법을 나타내는 개념도이다.
도 4a는 도 2의 표시 패널이 적색 영상을 표시하고, 데이터 전압의 폴링 파형이 지연되지 않는 경우를 나타내는 데이터 전압 및 게이트 신호의 파형도이다.
도 4b는 도 2의 표시 패널이 적색 영상을 표시하고, 데이터 전압의 폴링 파형이 지연되는 경우를 나타내는 데이터 전압 및 게이트 신호의 파형도이다.
도 5a는 도 2의 표시 패널이 녹색 영상을 표시하고, 데이터 전압의 폴링 파형이 지연되지 않는 경우를 나타내는 데이터 전압 및 게이트 신호의 파형도이다.
도 5b는 도 2의 표시 패널이 녹색 영상을 표시하고, 데이터 전압의 폴링 파형이 지연되는 경우를 나타내는 데이터 전압 및 게이트 신호의 파형도이다.
도 6a는 도 2의 표시 패널이 청색 영상을 표시하고, 데이터 전압의 폴링 파형이 지연되지 않는 경우를 나타내는 데이터 전압 및 게이트 신호의 파형도이다.
도 6b는 도 2의 표시 패널이 청색 영상을 표시하고, 데이터 전압의 폴링 파형이 지연되는 경우를 나타내는 데이터 전압 및 게이트 신호의 파형도이다.
도 7a는 도 2의 표시 패널이 황색 영상을 표시하고, 데이터 전압의 폴링 파형이 지연되지 않는 경우를 나타내는 데이터 전압 및 게이트 신호의 파형도이다.
도 7b는 도 2의 표시 패널이 황색 영상을 표시하고, 데이터 전압의 폴링 파형이 지연되는 경우를 나타내는 데이터 전압 및 게이트 신호의 파형도이다.
도 8은 도 1의 표시 패널을 구동하는 구간 중 액티브 구간 및 블랭크 구간을 나타내는 개념도이다.
도 9는 도 2의 표시 패널의 구동 방법을 나타내는 신호들의 파형도이다.
도 10a는 도 2의 표시 패널이 적색 영상을 표시하고 보상 계조가 0 GRAY일 때, 도 2의 표시 패널의 구동 방법을 나타내는 신호들의 파형도이다.
도 10b는 도 2의 표시 패널이 적색 영상을 표시하고 보상 계조가 0 GRAY일 때, 도 2의 표시 패널의 구동 방법을 나타내는 신호들의 파형도이다.
도 11은 도 1의 데이터 구동부를 나타내는 회로도이다.
도 12a는 보상 계조가 최다 빈도 계조일 때, 도 2의 표시 패널의 구동 방법을 나타내는 신호들의 파형도이다.
도 12b는 보상 계조가 최다 빈도 계조일 때, 도 2의 표시 패널의 구동 방법을 나타내는 신호들의 파형도이다.
도 13a 및 도 13b는 도 1의 게이트 구동부의 입출력단의 동작을 나타내는 회로도이다.
도 14a 및 도 14b는 본 발명의 다른 실시예에 따른 게이트 구동부의 입출력단의 동작을 나타내는 회로도이다.
도 15는 본 발명의 다른 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 16은 도 2의 표시 패널의 다른 구동 방법을 나타내는 신호들의 파형도이다.
도 17a는 도 2의 표시 패널이 적색 영상을 표시하고 보상 계조가 0 GRAY일 때, 도 2의 표시 패널의 구동 방법을 나타내는 신호들의 파형도이다.
도 17b는 도 2의 표시 패널이 적색 영상을 표시하고 보상 계조가 0 GRAY일 때, 도 2의 표시 패널의 구동 방법을 나타내는 신호들의 파형도이다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.

도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 제1 구동부(300), 제2 구동부(200) 및 감마 기준 전압 생성부(400)를 포함한다. 상기 제1 구동부(300)는 게이트 구동부(300)를 포함할 수 있다. 상기 제2 구동부(200)는 타이밍 컨트롤러(220) 및 데이터 구동부(240)를 포함할 수 있다. 예를 들어, 상기 제2 구동부(200)는 타이밍 컨트롤러(220) 및 상기 데이터 구동부(240)를 하나의 칩으로 구성한 TED (Timing controller Embedded Data driver) 칩일 수 있다.

상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 주변부를 포함한다.

상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 상기 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다.

각 픽셀은 픽셀 스위칭 소자(미도시), 상기 픽셀 스위칭 소자에 전기적으로 연결된 액정 캐패시터(미도시) 및 스토리지 캐패시터(미도시)를 포함할 수 있다. 상기 픽셀들은 매트릭스 형태로 배치될 수 있다.

상기 표시 패널(100)에 대해서는 도 2 내지 도 3b를 참조하여 상세히 후술한다.

상기 타이밍 컨트롤러(220)는 외부의 장치(미도시)로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신한다. 예를 들어, 상기 입력 영상 데이터는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.

상기 타이밍 컨트롤러(220)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 데이터 신호(DATA)를 생성한다.

상기 타이밍 컨트롤러(220)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.

상기 타이밍 컨트롤러(220)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(240)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(240)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.

상기 타이밍 컨트롤러(220)는 상기 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성한다. 상기 타이밍 컨트롤러(220)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(240)에 출력한다.

상기 타이밍 컨트롤러(220)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다.

상기 게이트 구동부(300)는 상기 타이밍 컨트롤러(220)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 순차적으로 출력할 수 있다.

상기 게이트 구동부(300)의 입력부 및 출력부에 대해서는 도 13a 및 도 13b를 참조하여 상세히 후술한다.

상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(220)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(240)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.

예를 들어, 상기 감마 기준 전압 생성부(400)는 상기 제2 구동부(200) 내에 배치될 수 있다. 예를 들어, 상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(220) 내에 배치되거나 상기 데이터 구동부(240) 내에 배치될 수 있다.

상기 데이터 구동부(240)는 상기 타이밍 컨트롤러(220)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(240)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(240)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.

상기 데이터 구동부(240)에 대해서는 도 11을 참조하여 상세히 후술한다.

도 2는 도 1의 상기 표시 패널(100)을 나타내는 개념도이다. 도 3a 및 도 3b는 도 2의 상기 표시 패널(100)의 구동 방법을 나타내는 개념도이다.

도 2를 참조하면, 상기 표시 패널(100)은 복수의 픽셀 행 및 복수의 픽셀 열을 따라 배치되는 픽셀들을 포함한다.

하나의 픽셀 행을 따라 배치되는 픽셀들은 하나의 게이트 라인에 연결될 수 있다. 예를 들어, 제1 픽셀 행을 따라 배치되는 픽셀들(R11, R12, R13, R14, R15)은 제1 게이트 라인(GL1)에 연결될 수 있다. 제2 픽셀 행을 따라 배치되는 픽셀들(G11, G12, G13, G14, G15)은 제2 게이트 라인(GL2)에 연결될 수 있다. 제3 픽셀 행을 따라 배치되는 픽셀들(B11, B12, B13, B14, B15)은 제3 게이트 라인(GL3)에 연결될 수 있다. 제4 픽셀 행을 따라 배치되는 픽셀들(R21, R22, R23, R24, R25)은 제4 게이트 라인(GL4)에 연결될 수 있다. 제5 픽셀 행을 따라 배치되는 픽셀들(G21, G22, G23, G24, G25)은 제5 게이트 라인(GL5)에 연결될 수 있다. 제6 픽셀 행을 따라 배치되는 픽셀들(B21, B22, B23, B24, B25)은 제6 게이트 라인(GL6)에 연결될 수 있다.

상기 제1 픽셀 행을 따라 배치되는 픽셀들은 제1 색을 나타낼 수 있다. 상기 제2 픽셀 행을 따라 배치되는 픽셀들은 제2 색을 나타낼 수 있다. 상기 제3 픽셀 행을 따라 배치되는 픽셀들은 제3 색을 나타낼 수 있다. 여기서 제1 색, 제2 색 및 제3 색은 서로 혼합되어 백색을 표시할 수 있다. 예를 들어, 상기 제1 색 내지 제3 색은 적색, 녹색, 청색 중 어느 하나일 수 있다. 예를 들어, 상기 제1 색은 적색일 수 있고, 상기 제2 색은 녹색일 수 있고, 상기 제3 색은 청색일 수 있다.

상기 제4 픽셀 행을 따라 배치되는 픽셀들은 상기 제1 색을 나타낼 수 있다. 상기 제5 픽셀 행을 따라 배치되는 픽셀들은 상기 제2 색을 나타낼 수 있다. 상기 제6 픽셀 행을 따라 배치되는 픽셀들은 상기 제3 색을 나타낼 수 있다.

하나의 픽셀 열을 따라 배치되는 픽셀들은 상기 픽셀 열의 양쪽에 배치되는 데이터 라인들에 교대로 연결될 수 있다. 예를 들어, 하나의 픽셀 열을 따라 배치되는 픽셀들은 상기 픽셀 열의 양쪽에 배치되는 데이터 라인들에 3개 픽셀 단위로 교대로 연결될 수 있다.

예를 들어, 제1 픽셀 열을 따라 배치되는 픽셀들(R11, G11, B11, R21, G21, B21)은 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)에 3개 픽셀 단위로 교대로 연결될 수 있다. 예를 들어, 상기 제1 픽셀 열의 제1 내지 제3 픽셀들(R11, G11, B11)은 상기 제1 데이터 라인(DL1)에 연결될 수 있고, 상기 제1 픽셀 열의 제4 내지 제6 픽셀들(R21, G21, B21)은 상기 제2 데이터 라인(DL2)에 연결될 수 있다.

예를 들어, 제2 픽셀 열을 따라 배치되는 픽셀들(R12, G12, B12, R22, G22, B22)은 상기 제2 데이터 라인(DL2) 및 제3 데이터 라인(DL3)에 3개 픽셀 단위로 교대로 연결될 수 있다. 예를 들어, 상기 제2 픽셀 열의 제1 내지 제3 픽셀들(R12, G12, B12)은 상기 제2 데이터 라인(DL2)에 연결될 수 있고, 상기 제2 픽셀 열의 제4 내지 제6 픽셀들(R22, G22, B22)은 상기 제3 데이터 라인(DL3)에 연결될 수 있다.

예를 들어, 제3 픽셀 열을 따라 배치되는 픽셀들(R13, G13, B13, R23, G23, B23)은 상기 제3 데이터 라인(DL3) 및 제4 데이터 라인(DL4)에 3개 픽셀 단위로 교대로 연결될 수 있다. 예를 들어, 상기 제3 픽셀 열의 제1 내지 제3 픽셀들(R13, G13, B13)은 상기 제3 데이터 라인(DL3)에 연결될 수 있고, 상기 제3 픽셀 열의 제4 내지 제6 픽셀들(R23, G23, B23)은 상기 제4 데이터 라인(DL4)에 연결될 수 있다.

도 3a는 제1 프레임에서 상기 표시 패널(100)의 픽셀들의 데이터 전압의 극성을 나타내는 개념도이다.

도 3a를 참조하면, 하나의 데이터 라인에 인가되는 데이터 전압은 이웃하는 픽셀 열들에 3개의 픽셀 단위로 교대로 인가될 수 있다. 상기 하나의 데이터 라인에 인가되는 데이터 전압은 동일한 극성을 가질 수 있다.

예를 들어, 상기 제1 데이터 라인(DL1)에 인가되는 데이터 전압은 R11, G11, B11에 인가될 수 있다. 상기 제2 데이터 라인(DL2)에 인가되는 데이터 전압은 R12, G12, B12, R21, G21, B21에 인가될 수 있다. 상기 제3 데이터 라인(DL3)에 인가되는 데이터 전압은 R13, G13, B13, R21, G22, B22에 인가될 수 있다. 상기 제4 데이터 라인(DL4)에 인가되는 데이터 전압은 R14, G14, B14, R23, G23, B23에 인가될 수 있다.

도 3a에서 상기 제1 데이터 라인(DL1), 상기 제3 데이터 라인(DL3) 및 상기 제5 데이터 라인(DL5)에 인가되는 데이터 전압은 양극성이고, 상기 제2 데이터 라인(DL2), 상기 제4 데이터 라인(DL4) 및 상기 제6 데이터 라인(DL6)에 인가되는 데이터 전압은 음극성이다. 따라서, 상기 제1 픽셀 열의 제1 내지 제3 픽셀에는 양극성 데이터 전압이 인가되고, 상기 제1 픽셀 열의 제4 내지 제6 픽셀에는 음극성 데이터 전압이 인가된다. 상기 제2 픽셀 열의 제1 내지 제3 픽셀에는 음극성 데이터 전압이 인가되고, 상기 제2 픽셀 열의 제4 내지 제6 픽셀에는 양극성 데이터 전압이 인가된다.

도 3b는 제2 프레임에서 상기 표시 패널(100)의 픽셀들의 데이터 전압의 극성을 나타내는 개념도이다.

도 3b를 참조하면, 하나의 데이터 라인에 인가되는 데이터 전압은 이웃하는 픽셀 열들에 3개의 픽셀 단위로 교대로 인가될 수 있다. 상기 하나의 데이터 라인에 인가되는 데이터 전압은 동일한 극성을 가질 수 있다. 도 3b에서 상기 데이터 라인에 인가되는 데이터 전압은 도 3a에서 상기 데이터 라인에 인가되는 데이터 전압의 극성으로부터 반전된 극성을 갖는다.

도 3b에서 상기 제1 데이터 라인(DL1), 상기 제3 데이터 라인(DL3) 및 상기 제5 데이터 라인(DL5)에 인가되는 데이터 전압은 음극성이고, 상기 제2 데이터 라인(DL2), 제4 데이터 라인(DL4) 및 상기 제6 데이터 라인(DL6)에 인가되는 데이터 전압은 양극성이다. 따라서, 상기 제1 픽셀 열의 제1 내지 제3 픽셀에는 음극성 데이터 전압이 인가되고, 상기 제1 픽셀 열의 제4 내지 제6 픽셀에는 양극성 데이터 전압이 인가된다. 상기 제2 픽셀 열의 제1 내지 제3 픽셀에는 양극성 데이터 전압이 인가되고, 상기 제2 픽셀 열의 제4 내지 제6 픽셀에는 음극성 데이터 전압이 인가된다.

결과적으로, 상기 표시 패널(100)은 데이터 라인의 관점에서는 컬럼 반전되고, 상기 픽셀들의 관점에서는 3행 1열 단위로 도트 반전된다.

도 2 내지 도 3b에서는 하나의 픽셀 열의 픽셀들은 양쪽에 배치된 데이터 라인들에 3개 픽셀 단위로 교대로 연결되는 것을 도시하였으나, 본 발명은 이에 한정되지 않는다. 이와는 달리, 하나의 픽셀 열의 픽셀들은 양쪽에 배치된 데이터 라인들에 1개 픽셀 단위로 교대로 연결되거나, 2개 픽셀 단위로 교대로 연결될 수 있다. 이와는 달리, 하나의 픽셀 열의 픽셀들은 한쪽에 배치된 데이터 라인들에만 순차적으로 연결될 수 있다.

설명의 편의 상, 도 2 내지 도 3b에서는 6행 5열의 픽셀들만을 도시하였으나, 본 발명의 표시 패널(100)은 이보다 많은 픽셀들을 포함할 수 있다.

도 4a는 도 2의 표시 패널이 적색 영상을 표시하고, 데이터 전압의 폴링 파형이 지연되지 않는 경우를 나타내는 데이터 전압 및 게이트 신호의 파형도이다. 도 4b는 도 2의 표시 패널이 적색 영상을 표시하고, 데이터 전압의 폴링 파형이 지연되는 경우를 나타내는 데이터 전압 및 게이트 신호의 파형도이다.

도 1 내지 도 4b를 참조하면, 상기 표시 패널(100)이 적색 영상을 표시하는 경우를 예시한다.

예를 들어, 도 4a 및 도 4b에 도시된 데이터 전압(DVA1, DVA2)은 도 3b의 제2 데이터 라인(DL2)에 인가되는 데이터 전압이라고 가정할 수 있다. 도 4a 및 도 4b에 도시된 제1 내지 제6 게이트 신호(G1 내지 G6)는 상기 도 3b의 제1 내지 제6 게이트 라인(GL1 내지 GL6)에 인가되는 게이트 신호라고 가정할 수 있다.

도 4a에서는 데이터 전압(DVA1)의 폴링 파형이 지연되지 않는 경우를 나타낸다. 도 4a의 경우는 단순히 이상적인 경우에 대한 가정일 수 있다. 또는 도 4a의 경우는 액정의 응답 속도가 매우 빠른 경우에 대한 가정일 수 있다. 도 4a에 따르면, 상기 제1 게이트 신호(G1)에 응답하여 적색 픽셀(R12)이 적색 계조(R)를 표시하고, 상기 제4 게이트 신호(G4)에 응답하여 적색 픽셀(R21)이 적색 계조(R)를 표시하게 된다.

도 4a에서는 데이터 전압(DVA1)의 폴링 파형이 지연되지 않기 때문에, 상기 표시 패널(100)은 원하는 영상을 잘 표시할 수 있다.

반면, 도 4b에서는 데이터 전압(DVB1)의 폴링 파형이 지연되는 경우를 나타낸다. 도 4b의 경우는 액정의 응답 속도가 특별히 빠르지 않은 일반적인 경우에 대한 예시이다. 도 4b에 따르면, 상기 제1 게이트 신호(G1)에 응답하여 적색 픽셀(R12)이 적색 계조(R)를 표시하고, 상기 제4 게이트 신호(G4)에 응답하여 적색 픽셀(R21)이 적색 계조(R)를 표시하게 된다. 다만, 이때, 상기 제2 게이트 신호(G2)에 응답하여 녹색 픽셀(G12)이 원치 않는 녹색 계조(G)를 표시하게 된다. 또한, 상기 제5 게이트 신호(G5)에 응답하여 녹색 픽셀(G21)이 원치 않는 녹색 계조(G)를 표시하게 된다. 따라서, R12, R21 픽셀의 진한 적색과 G12, G21 픽셀의 연한 녹색이 오렌지색을 나타내는 문제가 있다.

즉, 도 4b에서는 데이터 전압(DVB1)의 폴링 파형이 지연되기 때문에, 상기 표시 패널(100)은 원하는 영상을 잘 표시할 수 없게 된다.

도 5a는 도 2의 표시 패널이 녹색 영상을 표시하고, 데이터 전압의 폴링 파형이 지연되지 않는 경우를 나타내는 데이터 전압 및 게이트 신호의 파형도이다. 도 5b는 도 2의 표시 패널이 녹색 영상을 표시하고, 데이터 전압의 폴링 파형이 지연되는 경우를 나타내는 데이터 전압 및 게이트 신호의 파형도이다.

도 1 내지 도 5b를 참조하면, 상기 표시 패널(100)이 녹색 영상을 표시하는 경우를 예시한다.

도 5a에서는 데이터 전압(DVA2)의 폴링 파형이 지연되지 않는 경우를 나타낸다. 도 5a의 경우는 단순히 이상적인 경우에 대한 가정일 수 있다. 또는 도 5a의 경우는 액정의 응답 속도가 매우 빠른 경우에 대한 가정일 수 있다. 도 5a에 따르면, 상기 제2 게이트 신호(G2)에 응답하여 녹색 픽셀(G12)이 녹색 계조(G)를 표시하고, 상기 제5 게이트 신호(G5)에 응답하여 녹색 픽셀(G21)이 녹색 계조(G)를 표시하게 된다.

도 5a에서는 데이터 전압(DVA2)의 폴링 파형이 지연되지 않기 때문에, 상기 표시 패널(100)은 원하는 영상을 잘 표시할 수 있다.

반면, 도 5b에서는 데이터 전압(DVB2)의 폴링 파형이 지연되는 경우를 나타낸다. 도 5b의 경우는 액정의 응답 속도가 특별히 빠르지 않은 일반적인 경우에 대한 예시이다. 도 5b에 따르면, 상기 제2 게이트 신호(G2)에 응답하여 녹색 픽셀(G12)이 녹색 계조(G)를 표시하고, 상기 제5 게이트 신호(G5)에 응답하여 녹색 픽셀(G21)이 녹색 계조(G)를 표시하게 된다. 다만, 이때, 상기 제3 게이트 신호(G3)에 응답하여 청색 픽셀(B12)이 원치 않는 청색 계조(B)를 표시하게 된다. 또한, 상기 제6 게이트 신호(G6)에 응답하여 청색 픽셀(B21)이 원치 않는 청색 계조(B)를 표시하게 된다.

즉, 도 5b에서는 데이터 전압(DVB2)의 폴링 파형이 지연되기 때문에, 상기 표시 패널(100)은 원하는 영상을 잘 표시할 수 없게 된다.

도 6a는 도 2의 표시 패널이 청색 영상을 표시하고, 데이터 전압의 폴링 파형이 지연되지 않는 경우를 나타내는 데이터 전압 및 게이트 신호의 파형도이다. 도 6b는 도 2의 표시 패널이 청색 영상을 표시하고, 데이터 전압의 폴링 파형이 지연되는 경우를 나타내는 데이터 전압 및 게이트 신호의 파형도이다.

도 1 내지 도 6b를 참조하면, 상기 표시 패널(100)이 청색 영상을 표시하는 경우를 예시한다.

도 6a에서는 데이터 전압(DVA3)의 폴링 파형이 지연되지 않는 경우를 나타낸다. 도 6a의 경우는 단순히 이상적인 경우에 대한 가정일 수 있다. 또는 도 6a의 경우는 액정의 응답 속도가 매우 빠른 경우에 대한 가정일 수 있다. 도 6a에 따르면, 상기 제3 게이트 신호(G3)에 응답하여 청색 픽셀(B12)이 청색 계조(B)를 표시하고, 상기 제6 게이트 신호(G6)에 응답하여 청색 픽셀(G21)이 청색 계조(B)를 표시하게 된다.

도 6a에서는 데이터 전압(DVA3)의 폴링 파형이 지연되지 않기 때문에, 상기 표시 패널(100)은 원하는 영상을 잘 표시할 수 있다.

반면, 도 6b에서는 데이터 전압(DVB3)의 폴링 파형이 지연되는 경우를 나타낸다. 도 6b의 경우는 액정의 응답 속도가 특별히 빠르지 않은 일반적인 경우에 대한 예시이다. 도 6b에 따르면, 상기 제3 게이트 신호(G3)에 응답하여 청색 픽셀(B12)이 청색 계조(B)를 표시하고, 상기 제6 게이트 신호(G6)에 응답하여 청색 픽셀(B21)이 청색 계조(B)를 표시하게 된다. 다만, 이때, 상기 제4 게이트 신호(G4)에 응답하여 적색 픽셀(R21)이 원치 않는 적색 계조(R)를 표시하게 된다. 또한, 제7 게이트 신호에 응답하여 적색 픽셀이 원치 않는 적색 계조(R)를 표시하게 된다.

즉, 도 6b에서는 데이터 전압(DVB3)의 폴링 파형이 지연되기 때문에, 상기 표시 패널(100)은 원하는 영상을 잘 표시할 수 없게 된다.

도 7a는 도 2의 표시 패널이 황색 영상(yellow)을 표시하고, 데이터 전압의 폴링 파형이 지연되지 않는 경우를 나타내는 데이터 전압 및 게이트 신호의 파형도이다. 도 7b는 도 2의 표시 패널이 황색 영상을 표시하고, 데이터 전압의 폴링 파형이 지연되는 경우를 나타내는 데이터 전압 및 게이트 신호의 파형도이다.

도 1 내지 도 7b를 참조하면, 상기 표시 패널(100)이 황색 영상을 표시하는 경우를 예시한다.

도 7a에서는 데이터 전압(DVA4)의 폴링 파형이 지연되지 않는 경우를 나타낸다. 도 7a의 경우는 단순히 이상적인 경우에 대한 가정일 수 있다. 또는 도 7a의 경우는 액정의 응답 속도가 매우 빠른 경우에 대한 가정일 수 있다. 도 7a에 따르면, 상기 제1 및 제2 게이트 신호(G1, G2)에 응답하여 적색 픽셀(R12) 및 녹색 픽셀(G12)이 각각 적색 계조(R) 및 녹색 계조(G)를 표시하고, 상기 제4 및 제5 게이트 신호(G4, G5)에 응답하여 적색 픽셀(R21) 및 녹색 픽셀(G21)이 각각 적색 계조(R) 및 녹색 계조(G)를 표시하게 된다.

도 7a에서는 데이터 전압(DVA4)의 폴링 파형이 지연되지 않기 때문에, 상기 표시 패널(100)은 원하는 영상을 잘 표시할 수 있다.

반면, 도 7b에서는 데이터 전압(DVB4)의 폴링 파형이 지연되는 경우를 나타낸다. 도 7b의 경우는 액정의 응답 속도가 특별히 빠르지 않은 일반적인 경우에 대한 예시이다. 도 7b에 따르면, 상기 제1 및 제2 게이트 신호(G1, G2)에 응답하여 적색 픽셀(R12) 및 녹색 픽셀(G12)이 각각 적색 계조(R) 및 녹색 계조(G)를 표시하고, 상기 제4 및 제5 게이트 신호(G4, G5)에 응답하여 적색 픽셀(R21) 및 녹색 픽셀(G21)이 각각 적색 계조(R) 및 녹색 계조(G)를 표시하게 된다. 다만, 이때, 상기 제3 게이트 신호(G3)에 응답하여 청색 픽셀(B21)이 원치 않는 청색 계조(B)를 표시하게 된다. 또한, 제6 게이트 신호(G6)에 응답하여 청색 픽셀(B12)이 원치 않는 청색 계조(B)를 표시하게 된다.

즉, 도 7b에서는 데이터 전압(DVB4)의 폴링 파형이 지연되기 때문에, 상기 표시 패널(100)은 원하는 영상을 잘 표시할 수 없게 된다.

도 7a 및 도 7b에서는 상기 표시 패널이 적색과 녹색이 혼합된 황색 영상(yellow)을 표시하는 경우를 예시하였으나, 상기 표시 패널이 적색과 청색이 혼합된 마젠타 영상(magenta)을 표시하는 경우 및 상기 표시 패널이 녹색과 청색이 혼합된 시안 영상(cyan)을 표시하는 경우에도 유사한 표시 오류가 발생할 수 있다.

도 8은 도 1의 표시 패널을 구동하는 구간 중 액티브 구간 및 블랭크 구간을 나타내는 개념도이다. 도 9는 도 2의 표시 패널의 구동 방법을 나타내는 신호들의 파형도이다. 도 10a는 도 2의 표시 패널이 적색 영상을 표시하고 보상 계조가 0 GRAY일 때, 도 2의 표시 패널의 구동 방법을 나타내는 신호들의 파형도이다. 도 10b는 도 2의 표시 패널이 적색 영상을 표시하고 보상 계조가 0 GRAY일 때, 도 2의 표시 패널의 구동 방법을 나타내는 신호들의 파형도이다.

도 1 내지 도 10b를 참조하면, 상기 표시 패널(100)은 프레임 단위로 영상을 표시하게 된다. 하나의 프레임은 액티브 구간과 블랭크 구간을 포함한다. 예를 들어, 제N-1 프레임(FR(N-1))은 제N-1 액티브 구간(ACTIVE(N-1)) 및 제N-1 블랭크 구간(VBL(N-1))을 가질 수 있다. 예를 들어, 제N 프레임(FR(N))은 제N 액티브 구간(ACTIVE(N)) 및 제N 블랭크 구간(VBL(N))을 가질 수 있다.

설명의 편의 상, 상기 프레임이 액티브 구간 및 블랭크 구간을 포함하는 것으로 도시하였으나, 상기 프레임 구간은 상기 액티브 구간과 동일한 개념으로 사용될 수 있다. 또한, 상기 제N-1 액티브 구간(ACTIVE(N-1)) 및 상기 제N 액티브 구간(ACTIVE(N)) 사이에 있는 블랭크 구간을 제N-1 블랭크 구간(BLANK(N-1))으로 명명하였으나, 상기 제N-1 액티브 구간(ACTIVE(N-1)) 및 상기 제N 액티브 구간(ACTIVE(N)) 사이에 있는 블랭크 구간을 제N 블랭크 구간(BLANK(N))으로 명명할 수도 있다.

상기 액티브 구간 동안에는 상기 게이트 라인들에 상이한 타이밍을 갖는 스캔 게이트 신호들이 출력된다. 예를 들어, 상기 액티브 구간 동안 상기 게이트 라인들에는 순차적으로 상기 스캔 게이트 신호들이 인가될 수 있다.

상기 블랭크 구간 동안에는 상기 게이트 라인들에 동일한 타이밍을 갖는 보상 게이트 신호들을 출력될 수 있다.

도 9를 보면, 상기 액티브 구간의 시작 시점에 수직 개시 신호(STV)가 인가되고, 상기 수직 개시 신호(STV)가 인가되면서 상기 제1 내지 제6 게이트 신호(G1 내지 G6)가 순차적으로 턴 온 된다.

도 9에서는 상기 수직 개시 신호(STV)의 라이징 에지에서 상기 제1 게이트 신호(G1)가 라이징하는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 이와는 달리, 상기 수직 개시 신호(STV)의 폴링 에지에서 상기 제1 게이트 신호(G1)가 라이징할 수 있다.

또한, 도 9에서는 상기 게이트 신호들(G1 내지 G6)이 서로 중첩되지 않는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 이와는 달리, 상기 게이트 신호들(G1 내지 G6)의 파형은 서로 중첩될 수 있다. 예를 들어, 상기 게이트 신호들(G1 내지 G6)의 파형은 프리챠지를 위해 서로 중첩될 수도 있다.

또한, 도 9에서는 상기 게이트 신호들(G1 내지 G6)의 폴링 에지 및 라이징 에지가 서로 일치하는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다.

상기 블랭크 구간의 시작 시점에 블랭크 개시 신호(VSTR)가 인가되고, 상기 블랭크 개시 신호(VSTR)가 인가되면 상기 제1 내지 제6 게이트 신호(G1 내지 G6)가 동시에 턴 온 된다.

도 9에서는 상기 블랭크 개시 신호(VSTR)의 라이징 에지에서 상기 제1 내지 제6 게이트 신호(G1 내지 G6)가 라이징하는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 이와는 달리, 상기 블랭크 개시 신호(VSTR)의 폴링 에지에서 상기 제1 내지 제6 게이트 신호(G1 내지 G6)가 라이징할 수 있다.

상기 액티브 구간 동안 상기 데이터 구동부(240)는 타겟 계조에 대응하는 타겟 데이터 전압을 상기 데이터 라인들(DL)에 출력한다. 상기 타겟 계조는 상기 표시 패널(100)의 각각의 픽셀에 대응한다. 따라서, 하나의 프레임 내에서 상기 타겟 계조의 개수는 상기 픽셀의 개수에 대응할 수 있다.

상기 블랭크 구간 동안 상기 데이터 구동부(240)는 보상 계조에 대응하는 보상 데이터 전압을 상기 데이터 라인들(DL)에 출력한다. 상기 블랭크 구간 동안에는 모든 게이트 라인이 동시에 턴 온되므로, 상기 보상 계조는 상기 표시 패널(100)의 전체 픽셀에 대응한다. 따라서, 하나의 프레임 내에서 상기 보상 계조의 개수는 하나일 수 있다. 실시예에 따라, 하나의 프레임 내에서 상기 보상 계조는 데이터 라인 별로 설정할 수 있다. 따라서, 하나의 프레임 내에서 상기 보상 계조의 개수는 데이터 라인의 개수에 대응할 수 있다.

예를 들어, 상기 보상 계조는 최대 계조 및 0 계조의 평균에 대응하는 중간 계조보다 작은 값을 가질 수 있다. 도 4a 내지 도 7b에서 설명한 바와 같이, 데이터 전압의 타겟 계조가 밝은 휘도에서 어두운 휘도로 변할 때, 상기 데이터 전압의 폴링이 느려져 원하지 않는 컬러가 표시 패널에 표시되는 오류가 생길 수 있다. 따라서, 상기 블랭크 구간 동안 상기 표시 패널(100)에 상대적으로 어두운 휘도를 갖는 보상 계조를 인가할 수 있다.

상기 데이터 구동부(240)는 상기 액티브 구간 내에서 상기 타겟 계조가 상기 보상 계조와 일치하는 구간에는 상기 데이터 라인(DL)을 플로팅(floating)시킬 수 있다. 상기 데이터 라인(DL)이 플로팅되는 경우, 해당 픽셀에는 타겟 계조가 인가되지 않으나, 상기 블랭크 구간 동안 이미 타겟 계조와 일치하는 보상 계조가 인가되어 있으므로, 해당 픽셀의 휘도 표시에는 문제가 발생하지 않는다.

상기 데이터 구동부(240)는 상기 액티브 구간 내에서 상기 타겟 계조가 상기 보상 계조와 일치하지 않는 구간에는 상기 타겟 계조에 대응하는 타겟 데이터 전압을 상기 데이터 라인(DL)에 출력한다.

도 10a에서는 표시 패널(100)이 적색 영상을 표시하는 경우를 예시한다. 즉, 도 10a에서 녹색 타겟 계조는 0 계조, 청색 타겟 계조는 0 계조일 수 있다.

제1 게이트 신호(G1)가 활성화되는 제1 수평 구간에는 데이터 전압(DV)이 적색 계조를 표시하기 위해 라이징된다. 제2 게이트 신호(G2)가 활성화되는 제2 수평 구간에는 타겟 계조도 0 계조이고, 보상 계조도 0 계조이기 때문에, 상기 데이터 전압(DV)을 출력하는 데이터 라인(DL)은 플로팅된다. 상기 데이터 라인(DL)이 플로팅되는 경우, 상기 데이터 전압(DV)은 폴링되지 않고, 서서히 전압이 방전되는 형태의 파형을 갖게 된다. 상기 데이터 라인(DL)을 플로팅시키는 것을 상기 데이터 구동부(240)의 Hi-Z (하이 임피던스) 출력이라고도 한다. 제3 게이트 신호(G3)가 활성화되는 제3 수평 구간에도 타겟 계조도 0 계조이고, 보상 계조도 0 계조이기 때문에, 상기 데이터 전압(DV)을 출력하는 데이터 라인(DL)은 플로팅 상태를 더 유지하게 된다. 이후, 제4 게이트 신호(G4)가 활성화되는 제4 수평 구간에는 데이터 전압(DV)이 적색 계조를 표시하기 위해 다시 라이징된다.

도 10b에서는 표시 패널(100)이 적색 영상을 표시하는 경우를 예시한다. 즉, 도 10b에서 녹색 타겟 계조는 0 계조, 청색 타겟 계조는 0 계조일 수 있다.

제1 게이트 신호(G1)가 활성화되는 제1 수평 구간에는 데이터 전압(DV)이 적색 계조를 표시하기 위해 라이징된다. 제2 게이트 신호(G2)가 활성화되는 제2 수평 구간에는 타겟 계조도 0 계조이고, 보상 계조도 0 계조이기 때문에, 상기 데이터 전압(DV)을 출력하는 데이터 라인(DL)은 플로팅된다. 상기 데이터 라인(DL)이 플로팅되는 경우, 상기 데이터 전압(DV)은 폴링되지 않고, 서서히 전압이 방전되는 형태의 파형을 갖게 된다. 제3 게이트 신호(G3)가 활성화되는 제3 수평 구간에도 타겟 계조도 0 계조이고, 보상 계조도 0 계조이기 때문에, 상기 데이터 전압(DV)을 출력하는 데이터 라인(DL)은 플로팅 상태를 더 유지하게 된다. 이후, 제4 게이트 신호(G4)가 활성화되는 제4 수평 구간에는 데이터 전압(DV)이 적색 계조를 표시하기 위해 다시 라이징된다.

다만, 이 때, 도 10b에서는, 데이터 라인(DL)이 상기 제3 수평 구간과 제4 수평 구간의 경계에서 0 계조를 갖는 청색 픽셀의 데이터 전압에 의해 풀 다운되었다가 다시 라이징되는 파형을 나타낼 수도 있다.

데이터 전압(DV)의 파형이 도 10a의 파형을 나타낼지 도 10b의 파형을 나타낼지는 상기 제3 수평 구간과 제4 수평 구간의 경계에서 상기 플로팅된 데이터 라인(DL)이 상기 데이터 구동부(240) 및 상기 픽셀들에 다시 연결되는 미세한 시점에 따라 달라질 수 있다.

도 11은 도 1의 데이터 구동부(240)를 나타내는 회로도이다.

도 1 내지 도 11을 참조하면, 상기 데이터 구동부(240)는 상기 데이터 라인(DL1, DL2, DL3)에 상기 타겟 데이터 전압을 출력하는 버퍼(B1, B2, B3), 상기 타겟 계조가 상기 보상 계조와 일치하는지 판단하는 비교부(CP1, CP2, CP3) 및 상기 타겟 계조가 상기 보상 계조와 일치할 때, 상기 버퍼(B1, B2, B3)와 상기 데이터 라인(DL1, DL2, DL3)의 연결을 차단하는 데이터 스위치(SW1, SW2, SW3)를 포함할 수 있다.

상기 데이터 스위치(SW1, SW2, SW3)가 상기 버퍼(B1, B2, B3)와 상기 데이터 라인(DL1, DL2, DL3)의 연결을 차단하는 동작은 상기 액티브 구간에만 발생할 수 있다.

상기 데이터 스위치(SW1, SW2, SW3)가 상기 버퍼(B1, B2, B3)와 상기 데이터 라인(DL1, DL2, DL3)의 연결을 차단하면 상기 데이터 라인(DL1, DL2, DL3)은 플로팅된다. 상기 데이터 스위치(SW1, SW2, SW3)가 상기 버퍼(B1, B2, B3)와 상기 데이터 라인(DL1, DL2, DL3)의 연결을 차단하면 상기 데이터 구동부(240)는 Hi-Z (하이 임피던스) 출력을 내고 있다고 할 수 있다.

도 12a는 도 2의 표시 패널이 적색 영상을 표시하고 보상 계조가 최다 빈도 계조일 때, 도 2의 표시 패널의 구동 방법을 나타내는 신호들의 파형도이다. 도 12b는 도 2의 표시 패널이 적색 영상을 표시하고 보상 계조가 최다 빈도 계조일 때, 도 2의 표시 패널의 구동 방법을 나타내는 신호들의 파형도이다.

도 1 내지 도 12b를 참조하면, 상기 블랭크 구간 동안 상기 데이터 구동부(240)는 보상 계조에 대응하는 보상 데이터 전압을 상기 데이터 라인들(DL)에 출력한다. 상기 블랭크 구간 동안에는 모든 게이트 라인이 동시에 턴 온되므로, 상기 보상 계조는 상기 표시 패널(100)의 전체 픽셀에 대응한다. 따라서, 하나의 프레임 내에서 상기 보상 계조의 개수는 하나일 수 있다. 실시예에 따라, 하나의 프레임 내에서 상기 보상 계조는 데이터 라인 별로 설정할 수 있다. 따라서, 하나의 프레임 내에서 상기 보상 계조의 개수는 데이터 라인의 개수에 대응할 수 있다.

예를 들어, 상기 보상 계조는 상기 액티브 구간에 상기 모든 데이터 라인들에 인가되는 상기 모든 타겟 데이터 전압들에 대응하는 상기 모든 타겟 계조들 중 최다 빈도를 갖는 최다 빈도 계조(FREQ GRAY(N))로 결정될 수 있다.

예를 들어, 상기 블랭크 구간(VBL(N-1))의 보상 계조는 바로 후행하는 상기 액티브 구간(ACTIVE(N))에 상기 모든 데이터 라인들에 인가되는 상기 모든 타겟 데이터 전압들에 대응하는 상기 모든 타겟 계조들 중 최다 빈도를 갖는 최다 빈도 계조(FREQ GRAY(N))로 결정될 수 있다.

상기 최다 빈도 계조(FREQ GRAY(N))는 상기 타이밍 컨트롤러(220)에 의해 판단될 수 있다. 상기 타이밍 컨트롤러(220)는 상기 최다 빈도 계조(FREQ GRAY(N))를 계산하기 위해 메모리를 이용할 수 있다. 상기 메모리는 상기 프레임 메모리일 수 있다.

상기 데이터 구동부(240)는 상기 액티브 구간 내에서 상기 타겟 계조가 상기 보상 계조와 일치하는 구간에는 상기 데이터 라인(DL)을 플로팅(floating)시킬 수 있다. 상기 데이터 라인(DL)이 플로팅되는 경우, 해당 픽셀에는 타겟 계조가 인가되지 않으나, 상기 블랭크 구간 동안 이미 타겟 계조와 일치하는 보상 계조가 인가되어 있으므로, 해당 픽셀의 휘도 표시에는 문제가 발생하지 않는다. 상기 보상 계조는 상기 프레임

도 12a에서는 표시 패널(100)이 적색 최대 계조를 표시하고, 제2 수평 구간 및 제3 수평 구간의 타겟 계조는 보상 계조와 동일한 경우를 예시한다.

제1 게이트 신호(G1)가 활성화되는 제1 수평 구간에는 데이터 전압(DV)이 적색 계조를 표시하기 위해 라이징된다. 제2 게이트 신호(G2)가 활성화되는 제2 수평 구간에는 타겟 계조와 보상 계조가 동일하다고 한다면, 상기 데이터 전압(DV)을 출력하는 데이터 라인(DL)은 플로팅된다. 상기 데이터 라인(DL)이 플로팅되는 경우, 상기 데이터 전압(DV)은 폴링되지 않고, 서서히 전압이 방전되는 형태의 파형을 갖게 된다. 제3 게이트 신호(G3)가 활성화되는 제3 수평 구간에도 타겟 계조와 보상 계조가 동일하다고 한다면, 상기 데이터 전압(DV)을 출력하는 데이터 라인(DL)은 플로팅 상태를 더 유지하게 된다. 이후, 제4 게이트 신호(G4)가 활성화되는 제4 수평 구간에는 데이터 전압(DV)이 적색 계조를 표시하기 위해 다시 라이징된다.

도 12b에서는 표시 패널(100)이 표시 패널(100)이 적색 최대 계조를 표시하고, 제2 수평 구간 및 제3 수평 구간의 타겟 계조는 보상 계조와 동일한 경우를 예시한다.

다만, 이 때, 도 12b에서는, 데이터 라인(DL)이 상기 제3 수평 구간과 제4 수평 구간의 경계에서 최다 빈도 계조를 갖는 청색 픽셀의 데이터 전압에 의해 풀 다운되었다가 다시 라이징되는 파형을 나타낼 수도 있다.

데이터 전압(DV)의 파형이 도 12a의 파형을 나타낼지 도 12b의 파형을 나타낼지는 상기 제3 수평 구간과 제4 수평 구간의 경계에서 상기 플로팅된 데이터 라인(DL)이 상기 데이터 구동부(240) 및 상기 픽셀들에 다시 연결되는 미세한 시점에 따라 달라질 수 있다.

상기 블랭크 구간 동안 보상 게이트 신호를 출력하고, 보상 계조를 상기 표시 패널(100)의 픽셀들에 인가하는 동작은 선택적으로 수행될 수 있다. 예를 들어, 상기 표시 패널의 입력 영상에 따라, 상기 블랭크 구간 동안 보상 게이트 신호를 출력하고, 보상 계조를 상기 표시 패널(100)의 픽셀들에 인가하는 동작은 선택적으로 수행될 수 있다.

예를 들어, 상기 표시 패널(100)의 입력 영상 데이터가 도 4a 내지 도 6b에서 나타낸 바와 같이, 상기 액티브 구간 동안 제1 색, 제2 색 및 제3 색 중 하나만을 표시하는 단색 영상인 경우 또는 상기 표시 패널(100)의 입력 영상 데이터가 도 7a 및 도 7b에서 나타낸 바와 같이, 상기 액티브 구간 동안 상기 제1 색, 상기 제2 색 및 상기 제3 색 중 둘만을 표시하는 혼색 영상인 경우, 상기 블랭크 구간 동안 상기 게이트 라인들에 동일한 타이밍을 갖는 상기 보상 게이트 신호들을 출력하여, 상기 보상 계조에 대응하는 보상 데이터 전압을 상기 표시 패널(100)의 픽셀들에 인가할 수 있다.

반면, 상기 표시 패널(100)의 상기 입력 영상 데이터가 상기 단색 영상 및 상기 혼색 영상이 아닌 경우, 상기 제1 구간 동안 상기 보상 게이트 신호들이 출력되지 않을 수 있다.

도 13a 및 도 13b는 도 1의 게이트 구동부의 입출력단의 동작을 나타내는 회로도이다.

도 1 내지 도 13b를 참조하면, 상기 게이트 구동부(300)는 복수의 클럭 신호들(CK1 내지 CK4)을 기초로 상기 보정 게이트 신호들 및 상기 스캔 게이트 신호들을 생성할 수 있다. 상기 게이트 구동부(300)의 입력부는 상기 클럭 신호들(CK1 내지 CK4)을 상기 게이트 구동부(300)에 인가하는 클럭 인가 라인들 상에 배치되는 제1 그룹의 클럭 스위치들(SC1 내지 SC4) 및 이웃한 상기 클럭 인가 라인들 사이에 연결되는 제2 그룹의 클럭 스위치들(SCA1 내지 SCA4)을 포함할 수 있다. 이 때, 제2 그룹의 클럭 스위치들 중 하나(예컨대, SCA1)는 블랭크 구간에서의 클럭 글로벌 신호(CKALL)를 인가하는 노드와 첫 번째 클럭 인가 라인 사이에 연결될 수 있다. 이와는 달리, 상기 제2 그룹의 클럭 스위치들 중 하나(미도시)는 블랭크 구간에서의 클럭 글로벌 신호(CKALL)를 인가하는 노드와 마지막 클럭 인가 라인 사이에 연결될 수 있다.

상기 블랭크 구간 동안, 상기 제1 그룹의 클럭 스위치들(SC1 내지 SC4)은 오프(OFF) 되고, 상기 제2 그룹의 클럭 스위치들(SCA1 내지 SCA4)은 온(ON) 될 수 있다. 따라서, 상기 블랭크 구간 동안, 상기 게이트 구동부(300)에는 복수의 클럭 신호 대신에 클럭 글로벌 신호(CKALL)가 인가되고, 상기 게이트 구동부(300)는 상기 클럭 글로벌 신호(CKALL)를 기초로 상기 보상 게이트 신호를 생성할 수 있다. 예를 들어, 상기 게이트 구동부(300)는 상기 클럭 글로벌 신호(CKALL)를 기초로 게이트 글로벌 신호(도 9의 GALL)를 생성하고, 상기 게이트 글로벌 신호(GALL)를 기초로 동일한 타이밍을 갖는 상기 전체 게이트 신호들(예컨대, G1 내지 G6)을 생성할 수 있다.

상기 액티브 구간 동안, 상기 제1 그룹의 클럭 스위치들(SC1 내지 SC4)은 온 되고, 상기 제2 그룹의 클럭 스위치들(SCA1 내지 SCA4)은 오프 될 수 있다. 따라서, 상기 액티브 구간 동안, 상기 게이트 구동부(300)에는 서로 다른 타이밍을 갖는 복수의 클럭 신호들(예컨대 CK1 내지 CK4)이 각각 인가되고, 상기 게이트 구동부(300)는 상기 클럭 신호들(예컨대 CK1 내지 CK4)을 기초로 스캔 게이트 신호를 생성할 수 있다.

도 13a 및 도 13b에서는 상기 게이트 구동부(300)에 4개의 클럭 신호들(CK1 내지 CK4)이 인가되는 것을 도시하였으나, 상기 클럭 신호의 개수는 본 발명을 한정하지 않는다.

본 실시예에 따르면, 블랭크 구간 동안 보상 계조를 데이터 라인들(DL)에 미리 인가하고, 액티브 구간 동안 보상 계조와 동일한 타겟 계조를 갖는 픽셀들에 대해서는 타겟 계조를 인가하는 대신 데이터 라인(DL)을 플로팅시킬 수 있다. 따라서, 상기 데이터 라인(DL)으로 인가되는 데이터 전압의 토글링이 감소한다. 그로 인해 데이터 전압(DV)의 폴링 파형이 지연되어 상기 표시 패널(100)에 원하지 않는 색이 표시되는 표시 오류를 감소시킬 수 있다. 결과적으로, 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다.

도 14a 및 도 14b는 본 발명의 다른 실시예에 따른 게이트 구동부의 입출력단의 동작을 나타내는 회로도이다.

본 실시예에 따른 표시 장치 및 표시 패널의 구동 방법은 상기 게이트 구동부(300)의 입력부 및 출력부의 구성을 제외하면, 도 1 내지 도 13b의 표시 장치 및 표시 패널의 구동 방법과 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.

도 1 내지 도 12b, 도 14a 및 도 14b를 참조하면, 상기 게이트 구동부(300)는 복수의 클럭 신호들(CK1 내지 CK4)을 기초로 상기 보정 게이트 신호들 및 상기 스캔 게이트 신호들을 생성할 수 있다. 본 실시예에서, 상기 게이트 구동부(300)의 입력부는 도 13a 및 도 13b의 상기 제1 그룹의 클럭 스위치들(SC1 내지 SC4) 및 상기 제2 그룹의 클럭 스위치들(SCA1 내지 SCA4)을 포함하지 않는다.

상기 게이트 구동부(300)의 출력부는 상기 게이트 라인들 상에 배치되는 제1 그룹의 게이트 스위치들(SG1 내지 SG4) 및 이웃한 상기 게이트 라인들 사이에 연결되는 제2 그룹의 게이트 스위치들(SGA1 내지 SGA4)을 포함한다. 이 때, 제2 그룹의 게이트 스위치들 중 하나(예컨대, SGA1)는 블랭크 구간에서의 게이트 신호를 생성하기 위한 게이트 온 전압(VON)을 인가하는 노드와 첫 번째 게이트 라인 사이에 연결될 수 있다. 이와는 달리, 상기 제2 그룹의 게이트 스위치들 중 하나(미도시)는 블랭크 구간에서의 게이트 신호를 생성하기 위한 게이트 온 전압(VON)을 인가하는 노드와 마지막 게이트 라인 사이에 연결될 수 있다.

상기 블랭크 구간 동안, 상기 제1 그룹의 게이트 스위치들(SG1 내지 SG4)은 오프(OFF) 되고, 상기 제2 그룹의 게이트 스위치들(SGA1 내지 SGA4)은 온(ON) 될 수 있다. 따라서, 상기 블랭크 구간 동안, 상기 게이트 구동부(300)는 상기 보상 게이트 신호를 상기 표시 패널(100)의 게이트 라인들에 출력할 수 있다.

상기 액티브 구간 동안, 상기 제1 그룹의 게이트 스위치들(SG1 내지 SG4)은 온 되고, 상기 제2 그룹의 게이트 스위치들(SGA1 내지 SGA4)은 오프 될 수 있다. 따라서, 상기 액티브 구간 동안, 상기 게이트 구동부(300)는 서로 다른 타이밍을 갖는 복수의 스캔 게이트 신호들을 상기 표시 패널(100)의 게이트 라인들에 출력할 수 있다.

도 15는 본 발명의 다른 실시예에 따른 표시 장치를 나타내는 블록도이다.

본 실시예에 따른 표시 장치 및 표시 패널의 구동 방법은 상기 타이밍 컨트롤러 및 상기 데이터 구동부의 구성을 제외하면, 도 1 내지 도 13b의 표시 장치 및 표시 패널의 구동 방법과 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.

도 2 내지 도 15를 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 타이밍 컨트롤러(200A), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.

본 실시예에서, 상기 타이밍 컨트롤러(200A) 및 상기 데이터 구동부(500)는 별개의 칩으로 형성될 수 있다.

상기 표시 패널(100)은 프레임 단위로 영상을 표시하게 된다. 하나의 프레임은 액티브 구간과 블랭크 구간을 포함한다.

상기 액티브 구간 동안 상기 데이터 구동부(500)는 타겟 계조에 대응하는 타겟 데이터 전압을 상기 데이터 라인들(DL)에 출력한다. 상기 타겟 계조는 상기 표시 패널(100)의 각각의 픽셀에 대응한다. 따라서, 하나의 프레임 내에서 상기 타겟 계조의 개수는 상기 픽셀의 개수에 대응할 수 있다.

상기 블랭크 구간 동안 상기 데이터 구동부(500)는 보상 계조에 대응하는 보상 데이터 전압을 상기 데이터 라인들(DL)에 출력한다. 상기 블랭크 구간 동안에는 모든 게이트 라인이 동시에 턴 온되므로, 상기 보상 계조는 상기 표시 패널(100)의 전체 픽셀에 대응한다. 따라서, 하나의 프레임 내에서 상기 보상 계조의 개수는 하나일 수 있다. 실시예에 따라, 하나의 프레임 내에서 상기 보상 계조는 데이터 라인 별로 설정할 수 있다. 따라서, 하나의 프레임 내에서 상기 보상 계조의 개수는 데이터 라인의 개수에 대응할 수 있다.

도 16은 도 2의 표시 패널의 다른 구동 방법을 나타내는 신호들의 파형도이다. 도 17a는 도 2의 표시 패널이 적색 영상을 표시하고 보상 계조가 0 GRAY일 때, 도 2의 표시 패널의 구동 방법을 나타내는 신호들의 파형도이다. 도 17b는 도 2의 표시 패널이 적색 영상을 표시하고 보상 계조가 0 GRAY일 때, 도 2의 표시 패널의 구동 방법을 나타내는 신호들의 파형도이다.

본 실시예에 따른 표시 장치 및 표시 패널의 구동 방법은 상기 게이트 구동부(300)가 프리챠지를 수행하는 것을 제외하면, 도 1 내지 도 13b의 표시 장치 및 표시 패널의 구동 방법과 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.

도 1 내지 도 3b, 도 8, 도 16 내지 도 17b에 따르면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.

본 실시예에서, 상기 타이밍 컨트롤러(200) 및 상기 데이터 구동부(500)는 별개의 칩으로 형성될 수 있다.

본 실시예에서, 픽셀의 데이터 전압의 충전률 향상을 위해 상기 액티브 구간은 프리챠지 구간(PC) 및 메인챠지 구간(MC)을 포함할 수 있다. 상기 게이트 구동부(300)는 상기 프리챠지 구간(PC) 및 상기 메인챠지 구간(MC) 동안 상기 게이트 라인들에 상기 스캔 게이트 신호들을 인가할 수 있다.

도 16을 보면, 상기 액티브 구간의 시작 시점에 수직 개시 신호(STV)가 인가되고, 상기 수직 개시 신호(STV)가 인가되면서 상기 제1 내지 제6 게이트 신호(G1 내지 G6)가 순차적으로 턴 온 된다.

또한, 도 16에서 상기 게이트 신호들(G1 내지 G6)의 파형은 프리챠지를 위해 서로 중첩된다. 도 16에서는 상기 프리챠지 구간(PC)이 1개의 수평 구간에 대응하고, 상기 메인챠지 구간(MC)이 1개의 수평 구간에 대응하는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 상기 프리챠지 구간(PC)은 상기 메인챠지 구간(MC)보다 길 수 있다. 이와는 달리, 상기 프리챠지 구간(PC)은 상기 메인챠지 구간(MC)보다 짧을 수 있다.

상기 프리챠지 구간(PC) 동안 상기 데이터 구동부(240)는 프리챠지 데이터 전압을 상기 데이터 라인들(DL)에 출력하고, 상기 메인챠지 구간(MC) 동안 상기 데이터 구동부(240)는 타겟 계조에 대응하는 타겟 데이터 전압을 상기 데이터 라인들(DL)에 출력한다. 상기 타겟 계조는 상기 표시 패널(100)의 각각의 픽셀에 대응한다. 따라서, 하나의 프레임 내에서 상기 타겟 계조의 개수는 상기 픽셀의 개수에 대응할 수 있다. 상기 프리챠지 데이터 전압은 동일한 데이터 라인을 통해 인가되는 이전 타겟 데이터 전압일 수 있다.

도 17a에서는 표시 패널(100)이 적색 영상을 표시하는 경우를 예시한다. 즉, 도 17a에서 녹색 타겟 계조는 0 계조, 청색 타겟 계조는 0 계조일 수 있다.

제1 게이트 신호(G1)의 메인챠지 구간에는 데이터 전압(DV)이 적색 계조를 표시하기 위해 라이징된다. 제2 게이트 신호(G2)의 메인챠지 구간에는 제2 수평 구간에는 타겟 계조도 0 계조이고, 보상 계조도 0 계조이기 때문에, 상기 데이터 전압(DV)을 출력하는 데이터 라인(DL)은 플로팅된다. 상기 데이터 라인(DL)이 플로팅되는 경우, 상기 데이터 전압(DV)은 폴링되지 않고, 서서히 전압이 방전되는 형태의 파형을 갖게 된다. 상기 데이터 라인(DL)을 플로팅시키는 것을 상기 데이터 구동부(240)의 Hi-Z (하이 임피던스) 출력이라고도 한다. 제3 게이트 신호(G3)의 메인챠지 구간에는 타겟 계조도 0 계조이고, 보상 계조도 0 계조이기 때문에, 상기 데이터 전압(DV)을 출력하는 데이터 라인(DL)은 플로팅 상태를 더 유지하게 된다. 이후, 제4 게이트 신호(G4)의 메인챠지 구간에는 데이터 전압(DV)이 적색 계조를 표시하기 위해 다시 라이징된다.

도 17b에서는 표시 패널(100)이 적색 영상을 표시하는 경우를 예시한다. 즉, 도 17b에서 녹색 타겟 계조는 0 계조, 청색 타겟 계조는 0 계조일 수 있다.

제1 게이트 신호(G1)의 메인챠지 구간에는 데이터 전압(DV)이 적색 계조를 표시하기 위해 라이징된다. 제2 게이트 신호(G2)의 메인챠지 구간에는 타겟 계조도 0 계조이고, 보상 계조도 0 계조이기 때문에, 상기 데이터 전압(DV)을 출력하는 데이터 라인(DL)은 플로팅된다. 상기 데이터 라인(DL)이 플로팅되는 경우, 상기 데이터 전압(DV)은 폴링되지 않고, 서서히 전압이 방전되는 형태의 파형을 갖게 된다. 제3 게이트 신호(G3)의 메인챠지 구간에는 제3 수평 구간에도 타겟 계조도 0 계조이고, 보상 계조도 0 계조이기 때문에, 상기 데이터 전압(DV)을 출력하는 데이터 라인(DL)은 플로팅 상태를 더 유지하게 된다. 이후, 제4 게이트 신호(G4)의 메인챠지 구간에는 데이터 전압(DV)이 적색 계조를 표시하기 위해 다시 라이징된다.

다만, 이 때, 도 17b에서는, 데이터 라인(DL)이 상기 제3 수평 구간과 제4 수평 구간의 경계에서 0 계조를 갖는 청색 픽셀의 데이터 전압에 의해 풀 다운되었다가 다시 라이징되는 파형을 나타낼 수도 있다.

데이터 전압(DV)의 파형이 도 17a의 파형을 나타낼지 도 17b의 파형을 나타낼지는 제3 수평 구간과 제4 수평 구간의 경계에서 상기 플로팅된 데이터 라인(DL)이 상기 데이터 구동부(240) 및 상기 픽셀들에 다시 연결되는 미세한 시점에 따라 달라질 수 있다.

도 17a 및 도 17b에서는 상기 보상 계조가 0 GRAY인 경우를 예시하였으나, 이와는 달리, 도 12a 및 도 12b를 참조하여 설명한 바와 같이 상기 보상 계조는 상기 액티브 구간에 상기 모든 데이터 라인들에 인가되는 상기 모든 타겟 데이터 전압들에 대응하는 상기 모든 타겟 계조들 중 최다 빈도를 갖는 최다 빈도 계조(FREQ GRAY(N))로 결정될 수 있다.

이상에서 설명한 본 발명에 따른 표시 장치 및 표시 패널의 구동 방법에 따르면, 블랭크 구간 동안 데이터 라인들에 보상 계조를 미리 인가하여 표시 패널의 표시 품질을 향상시킬 수 있다.

이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 표시패널 200: 제2 구동부
220, 200A: 타이밍 컨트롤러 240, 500: 데이터 구동부
300: 게이트 구동부 400: 감마 기준 전압 생성부

Claims

복수의 게이트 라인들 및 복수의 데이터 라인들을 포함하고, 입력 영상 데이터를 기초로 영상을 표시하는 표시 패널;
제1 구간 동안 상기 게이트 라인들에 동일한 타이밍을 갖는 보상 게이트 신호들을 출력하고, 제2 구간 동안 상기 게이트 라인들에 상이한 타이밍을 갖는 스캔 게이트 신호들을 출력하는 제1 구동부; 및
상기 제1 구간 동안 상기 데이터 라인들에 보상 계조에 대응하는 보상 데이터 전압을 인가하고, 상기 제2 구간 동안 상기 데이터 라인들에 타겟 계조에 대응하는 타겟 데이터 전압을 인가하는 제2 구동부를 포함하고,
상기 제2 구동부는
상기 제2 구간 내에서 상기 타겟 계조가 상기 보상 계조와 일치하는 구간에는 상기 데이터 라인을 플로팅(floating)시키는 것을 특징으로 하는 표시 장치.
삭제
제1항에 있어서, 상기 제2 구동부는
상기 데이터 라인에 상기 타겟 데이터 전압을 출력하는 버퍼;
상기 타겟 계조가 상기 보상 계조와 일치하는지 판단하는 비교부; 및
상기 타겟 계조가 상기 보상 계조와 일치할 때, 상기 버퍼와 상기 데이터 라인의 연결을 차단하는 데이터 스위치를 포함하는 것을 특징으로 하는 표시 장치.
제1항에 있어서, 상기 보상 계조는 0 계조인 것을 특징으로 하는 표시 장치.
제1항에 있어서, 상기 보상 계조는 최대 계조 및 0 계조의 평균에 대응하는 중간 계조보다 작은 것을 특징으로 하는 표시 장치.
제1항에 있어서, 상기 보상 계조는 상기 제2 구간에 상기 모든 데이터 라인들에 인가되는 상기 모든 타겟 데이터 전압들에 대응하는 상기 모든 타겟 계조들 중 최다 빈도를 갖는 최다 빈도 계조인 것을 특징으로 하는 표시 장치.
제1항에 있어서, 상기 표시 패널은 복수의 픽셀 행들을 따라 배치되는 픽셀들을 더 포함하고,
상기 픽셀 행을 따라 배치되는 상기 픽셀들은 동일한 색을 나타내는 것을 특징으로 하는 표시 장치.
제7항에 있어서, 상기 복수의 픽셀 행들 중 제1 픽셀 행을 따라 배치되는 픽셀들은 제1 게이트 라인에 연결되고, 상기 제1 픽셀 행을 따라 배치되는 픽셀들은 제1 색을 나타내고,
상기 복수의 픽셀 행들 중 제2 픽셀 행을 따라 배치되는 픽셀들은 제2 게이트 라인에 연결되고, 상기 제2 픽셀 행을 따라 배치되는 픽셀들은 제2 색을 나타내며,
상기 복수의 픽셀 행들 중 제3 픽셀 행을 따라 배치되는 픽셀들은 제3 게이트 라인에 연결되고, 상기 제3 픽셀 행을 따라 배치되는 픽셀들은 제3 색을 나타내고,
상기 복수의 픽셀 행들 중 제4 픽셀 행을 따라 배치되는 픽셀들은 제4 게이트 라인에 연결되고, 상기 제4 픽셀 행을 따라 배치되는 픽셀들은 상기 제1 색을 나타내며,
상기 복수의 픽셀 행들 중 제5 픽셀 행을 따라 배치되는 픽셀들은 제5 게이트 라인에 연결되고, 상기 제5 픽셀 행을 따라 배치되는 픽셀들은 상기 제2 색을 나타내고,
상기 복수의 픽셀 행들 중 제6 픽셀 행을 따라 배치되는 픽셀들은 제6 게이트 라인에 연결되고, 상기 제6 픽셀 행을 따라 배치되는 픽셀들은 상기 제3 색을 나타내는 것을 특징으로 하는 표시 장치.
제1항에 있어서, 상기 입력 영상 데이터가 상기 제2 구간 동안 제1 색, 제2 색 및 제3 색 중 하나만을 표시하는 단색 영상인 경우 또는 상기 입력 영상 데이터가 상기 제2 구간 동안 상기 제1 색, 상기 제2 색 및 상기 제3 색 중 둘만을 표시하는 혼색 영상인 경우, 상기 제1 구동부는 상기 제1 구간 동안 상기 게이트 라인들에 동일한 타이밍을 갖는 상기 보상 게이트 신호들을 출력하고,
상기 입력 영상 데이터가 상기 단색 영상 및 상기 혼색 영상이 아닌 경우, 상기 제1 구동부는 상기 제1 구간 동안 상기 보상 게이트 신호들을 출력하지 않는 것을 특징으로 하는 표시 장치.
제1항에 있어서, 상기 제1 구동부는 복수의 클럭 신호들을 기초로 상기 보상 게이트 신호들 및 상기 스캔 게이트 신호들을 생성하고,
상기 제1 구동부의 입력부는
상기 클럭 신호들을 상기 제1 구동부에 인가하는 클럭 인가 라인들 상에 배치되는 제1 그룹의 클럭 스위치들; 및
이웃한 상기 클럭 인가 라인들 사이에 연결되는 제2 그룹의 클럭 스위치들을 포함하는 것을 특징으로 하는 표시 장치.
제10항에 있어서, 상기 제1 구간 동안, 상기 제1 그룹의 클럭 스위치들은 오프(OFF) 되고, 상기 제2 그룹의 클럭 스위치들은 온(ON) 되며,
상기 제2 구간 동안, 상기 제1 그룹의 클럭 스위치들은 온 되고, 상기 제2 그룹의 클럭 스위치들은 오프 되는 것을 특징으로 하는 표시 장치.
제1항에 있어서, 상기 제1 구동부의 출력부는
상기 게이트 라인들 상에 배치되는 제1 그룹의 게이트 스위치들; 및
이웃한 상기 게이트 라인들 사이에 연결되는 제2 그룹의 게이트 스위치들을 포함하는 것을 특징으로 하는 표시 장치.
제12항에 있어서, 상기 제1 구간 동안, 상기 제1 그룹의 게이트 스위치들은 오프(OFF) 되고, 상기 제2 그룹의 게이트 스위치들은 온(ON) 되며,
상기 제2 구간 동안, 상기 제1 그룹의 게이트 스위치들은 온 되고, 상기 제2 그룹의 게이트 스위치들은 오프 되는 것을 특징으로 하는 표시 장치.
제1항에 있어서, 상기 제2 구간은 프리챠지 구간 및 메인챠지 구간을 포함하고,
상기 제1 구동부는 상기 프리챠지 구간 및 상기 메인챠지 구간 동안 상기 게이트 라인들에 상기 스캔 게이트 신호들을 출력하며,
상기 제2 구동부는 상기 프리챠지 구간 동안 상기 데이터 라인들에 프리챠지 데이터 전압을 인가하고, 상기 메인챠지 구간 동안 상기 데이터 라인들에 상기 타겟 데이터 전압을 인가하는 것을 특징으로 하는 표시 장치.
제1 구간 동안 복수의 게이트 라인들에 동일한 타이밍을 갖는 보상 게이트 신호들을 출력하는 단계;
상기 제1 구간 동안 복수의 데이터 라인들에 보상 계조에 대응하는 보상 데이터 전압을 인가하는 단계;
제2 구간 동안 상기 게이트 라인들에 상이한 타이밍을 갖는 스캔 게이트 신호들을 출력하는 단계; 및
상기 제2 구간 동안 상기 데이터 라인들에 입력 영상 데이터의 타겟 계조에 대응하는 타겟 데이터 전압을 인가하는 단계를 포함하고,
상기 제2 구간 내에서 상기 타겟 계조가 상기 보상 계조와 일치하는 구간에는 상기 데이터 라인을 플로팅(floating)시키는 것을 특징으로 하는 표시 패널의 구동 방법.
삭제
제15항에 있어서, 상기 입력 영상 데이터가 상기 제2 구간 동안 제1 색, 제2 색 및 제3 색 중 하나만을 표시하는 단색 영상인 경우 또는 상기 입력 영상 데이터가 상기 제2 구간 동안 상기 제1 색, 상기 제2 색 및 상기 제3 색 중 둘만을 표시하는 혼색 영상인 경우, 상기 제1 구간 동안 상기 게이트 라인들에 동일한 타이밍을 갖는 상기 보상 게이트 신호들이 출력되고,
상기 입력 영상 데이터가 상기 단색 영상 및 상기 혼색 영상이 아닌 경우, 상기 제1 구간 동안 상기 보상 게이트 신호들이 출력되지 않는 것을 특징으로 하는 표시 패널의 구동 방법.
제15항에 있어서, 상기 보상 게이트 신호들 및 상기 스캔 게이트 신호들은 복수의 클럭 신호들을 기초로 제1 구동부에 의해 생성되고,
상기 제1 구동부의 입력부는
상기 클럭 신호들을 상기 제1 구동부에 인가하는 클럭 인가 라인들 상에 배치되는 제1 그룹의 클럭 스위치들; 및
이웃한 상기 클럭 인가 라인들 사이에 연결되는 제2 그룹의 클럭 스위치들을 포함하는 것을 특징으로 하는 표시 패널의 구동 방법.
제18항에 있어서, 상기 제1 구간 동안, 상기 제1 그룹의 클럭 스위치들은 오프(OFF) 되고, 상기 제2 그룹의 클럭 스위치들은 온(ON) 되며,
상기 제2 구간 동안, 상기 제1 그룹의 클럭 스위치들은 온 되고, 상기 제2 그룹의 클럭 스위치들은 오프 되는 것을 특징으로 하는 표시 패널의 구동 방법.
제15항에 있어서, 상기 보상 게이트 신호들 및 상기 스캔 게이트 신호들은 복수의 클럭 신호들을 기초로 제1 구동부에 의해 생성되고,
상기 제1 구동부의 출력부는
상기 게이트 라인들 상에 배치되는 제1 그룹의 게이트 스위치들; 및
이웃한 상기 게이트 라인들 사이에 연결되는 제2 그룹의 게이트 스위치들을 포함하며,
상기 제1 구간 동안, 상기 제1 그룹의 게이트 스위치들은 오프(OFF) 되고, 상기 제2 그룹의 게이트 스위치들은 온(ON) 되며,
상기 제2 구간 동안, 상기 제1 그룹의 게이트 스위치들은 온 되고, 상기 제2 그룹의 게이트 스위치들은 오프 되는 것을 특징으로 하는 표시 패널의 구동 방법.