KR102342839B1 - 표시모듈 및 표시모듈 검사방법 - Google Patents

표시모듈 및 표시모듈 검사방법 Download PDF

Info

Publication number
KR102342839B1
KR102342839B1 KR1020170051845A KR20170051845A KR102342839B1 KR 102342839 B1 KR102342839 B1 KR 102342839B1 KR 1020170051845 A KR1020170051845 A KR 1020170051845A KR 20170051845 A KR20170051845 A KR 20170051845A KR 102342839 B1 KR102342839 B1 KR 102342839B1
Authority
KR
South Korea
Prior art keywords
test
pads
test pads
pad
display module
Prior art date
Application number
KR1020170051845A
Other languages
English (en)
Other versions
KR20180118854A (ko
Inventor
황현빈
강기녕
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170051845A priority Critical patent/KR102342839B1/ko
Priority to US15/951,543 priority patent/US10852571B2/en
Publication of KR20180118854A publication Critical patent/KR20180118854A/ko
Application granted granted Critical
Publication of KR102342839B1 publication Critical patent/KR102342839B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시모듈은 복수의 화소들, 상기 복수의 화소들과 연결된 복수의 데이터 라인들, 상기 복수의 데이터 라인들에 연결된 디멀티플렉서, 상기 디멀티플렉서에 연결된 복수의 제1 패드들, 및 복수의 제2 패드들을 포함한다. 상기 복수의 제2 패드들은 상기 복수의 데이터 라인들 중 대응하는 복수의 데이터 라인들에 연결되는 복수의 제1 테스트 패드들 및 상기 복수의 제1 테스트 패드들 중 어느 하나와 연결되는 제1 더미패드를 포함한다.

Description

표시모듈 및 표시모듈 검사방법{DISPLAY MODULE AND DISPLAY MODULE TESTING METHOD}
본 발명은 표시모듈 및 표시모듈 검사방법에 관한 것으로, 좀 더 구체적으로, VI(Visual inspection)용 패드들을 포함하는 표시모듈 및 VI용 패드들을 이용하는 표시모듈 검사방법에 관한 것이다.
스마트 폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비젼 등과 같은 전자장치들이 개발되고 있다. 이러한 전자장치들은 정보제공을 위해 표시장치를 구비한다.
표시장치는 제조단계에서 VI(Visual inspection)을 이용하여 표시패널의 검사를 수행할 수 있다. VI(Visual inspection)는 비파괴검사들 중 하나이며, 간편하고 쉬우며 특별한 장치를 필요로 하지 않는다는 장점이 있다.
본 발명은 표시패널 또는 표시모듈의 검사과정에서 화소가 손상되는 것을 방지하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시모듈은 복수의 화소들, 상기 복수의 화소들과 연결된 복수의 데이터 라인들, 상기 복수의 데이터 라인들에 연결된 디멀티플렉서, 상기 디멀티플렉서에 연결된 복수의 제1 패드들, 및 복수의 제2 패드들을 포함할 수 있다. 상기 복수의 제2 패드들은 상기 복수의 데이터 라인들 중 대응하는 복수의 데이터 라인들에 연결되는 복수의 제1 테스트 패드들 및 상기 복수의 제1 테스트 패드들 중 어느 하나와 연결되는 제1 더미패드를 포함할 수 있다.
상기 복수의 제1 테스트 패드들 중 적어도 어느 하나는 상기 복수의 데이터 라인들 중 대응하는 복수의 데이터 라인들과 연결될 수 있다.
상기 표시모듈은 상기 복수의 제1 패드들에 접속된 인쇄회로기판을 더 포함할 수 있다.
상기 표시모듈은 상기 복수의 데이터 라인들 중 대응하는 복수의 데이터 라인들에 연결되는 복수의 제2 테스트 패드들 및 상기 복수의 제2 테스트 패드들 중 어느 하나와 연결되는 제2 더미패드를 포함하는 복수의 제3 패드들을 더 포함할 수 있다.
상기 복수의 제1 패드들은 상기 복수의 제2 패드들 및 상기 복수의 제3 패드들 사이에 배치될 수 있다.
상기 복수의 제1 테스트 패드들 중 상기 어느 하나는 상기 복수의 제1 테스트 패드들 중 가장 바깥쪽(Outermost)에 배치되고, 상기 복수의 제2 테스트 패드들 중 상기 어느 하나는 상기 복수의 제2 테스트 패드들 중 가장 바깥쪽(Outermost)에 배치될 수 있다.
본 발명의 일 실시예에서, 상기 복수의 제2 패드들은 상기 복수의 제1 테스트 패드들 및 상기 제1 더미패드와 절연된 서브패드를 더 포함할 수 있다. 상기 서브패드는 상기 복수의 제1 테스트 패드들 중 상기 어느 하나 및 상기 제1 더미패드 사이에 배치될 수 있다.
본 발명의 일 실시예에서, 상기 표시모듈은 상기 인쇄회로기판에 실장된 구동회로를 더 포함할 수 있다.
상기 디멀티플렉서는 상기 구동회로에서 데이터 신호를 수신하고, 상기 데이터 신호를 상기 복수의 데이터 라인들 중 적어도 어느 하나에 제공할 수 있다.
본 발명의 일 실시예에서, 상기 표시모듈은 상기 제1 더미패드에 연결된 입력전극, 상기 복수의 제1 테스트 패드들 중 어느 하나와 연결된 출력전극, 및 제어전극을 포함하는 스위칭소자를 더 포함할 수 있다. 상기 복수의 제2 패드들은 상기 스위칭소자의 상기 제어전극에 연결된 제어패드를 더 포함할 수 있다.
본 발명의 일 실시예에서, 상기 복수의 제2 패드들은 상기 복수의 제1 테스트 패드들 중 어느 하나와 연결되는 제2 더미패드를 더 포함할 수 있다.
본 발명의 일 실시예에서, 상기 복수의 제1 테스트 패드들은 서로 제1 간격으로 이격되어 배치되고, 상기 복수의 제1 테스트 패드들 중 상기 어느 하나와 상기 제1 더미패드는 상기 제1 간격과 다른 제2 간격으로 이격되어 배치될 수 있다. 상기 제2 간격은 상기 제1 간격보다 클 수 있다.
본 발명의 일 실시예에 따른 표시모듈 검사방법은 얼라인 단계, 제1 테스트 단계, 및 제2 테스트 단계를 포함할 수 있다. 상기 얼라인 단계에서, 복수의 테스트 패드들 및 상기 복수의 테스트 패드들 중 어느 하나와 연결되는 더미패드를 포함하는 표시모듈을 상기 복수의 테스트 패드들 및 상기 더미패드와 대응하는 복수의 프로브 핀을 포함하는 검사기기와 정렬할 수 있다. 상기 제1 테스트 단계에서 상기 복수의 테스트패드들 중 상기 어느 하나에 제1 전기적 신호를 인가하고, 상기 더미패드를 통해 상기 인가된 제1 전기적 신호를 측정할 수 있다. 상기 제2 테스트 단계에서, 상기 복수의 테스트 패드들 각각에 제2 전기적 신호를 인가할 수 있다.
상기 표시모듈 검사방법은 상기 제1 테스트 단계의 결과에 따라 상기 제2 테스트 단계 진행여부를 결정하는 판단단계를 더 포함할 수 있다.
상기 표시모듈은 복수의 화소들 및 상기 복수의 화소들과 연결된 복수의 데이터 라인들을 더 포함하고, 상기 복수의 테스트 패드들은 상기 복수의 데이터 라인들과 연결될 수 있다.
본 발명의 일 실시예에서, 상기 표시모듈은 상기 복수의 테스트 패드들 및 상기 더미패드와 절연된 서브패드를 더 포함하고, 상기 복수의 테스트 패드들, 상기 더미패드 및 상기 서브패드는 일렬로 배열될 수 있다.
본 발명의 일 실시예에서, 상기 표시모듈은 상기 더미패드에 연결된 입력전극, 상기 복수의 테스트 패드들 중 어느 하나와 연결된 출력전극 및 제어전극을 포함하는 스위칭소자를 더 포함하고, 상기 제1 테스트 단계에서 상기 스위칭소자의 상기 제어전극에 턴-온 전압이 인가될 수 있다.
본 발명의 일 실시예에 따르면, 표시패널 또는 표시모듈을 검사하는 과정에서 화소의 손상이 발생하는 것을 방지하는 표시모듈을 제공 할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 도시한 사시도이다.
도 2는 도 1에 도시된 표시장치의 단면 중 일부를 도시한 것이다.
도 3은 도 2에 도시된 표시패널을 도시한 평면도이다.
도 4는 도 3에 도시된 화소의 등가회로도이다.
도 5는 도 3의 I-I`을 따라 절단한 단면을 도시한 것이다.
도 6은 도 3에 도시된 제1 패드영역, 제1 테스트패드영역, 제2 테스트패드영역, 및 표시영역의 일부를 도시한 것이다.
도 7은 도 6의 AA영역에 대응하는 등가회로도를 도시한 것이다.
도 8a는 도 3에 도시된 제1 테스트패드영역을 도시한 것이다.
도 8b는 도 8a에 도시된 제1 테스트패드영역에 검사기기의 프로브 핀들이 접촉되는 것을 도시한 것이다.
도 8c는 본 발명의 일 실시예에 따른 표시모듈 검사방법을 도시한 순서도이다.
도 9a는 도 3에 도시된 제2 테스트패드영역을 도시한 것이다.
도 9b는 도 9a에 도시된 제2 테스트패드영역에 검사기기의 프로브 핀들이 접촉되는 것을 도시한 것이다.
도 10a는 본 발명의 일 실시예에 따른 제1 테스트패드영역을 도시한 것이다.
도 10b는 도 10a에 도시된 제1 테스트패드영역에 검사기기의 프로브 핀들이 접촉되는 것을 도시한 것이다.
도 11a는 본 발명의 일 실시예에 따른 제1 테스트패드영역을 도시한 것이다.
도 11b는 도 11a에 도시된 제1 테스트패드영역에 검사기기의 프로브 핀들이 접촉되는 것을 도시한 것이다.
도 12a는 본 발명의 일 실시예에 따른 제1 테스트패드영역을 도시한 것이다.
도 12b는 도 12a에 도시된 제1 테스트패드영역에 검사기기의 프로브 핀들이 접촉되는 것을 도시한 것이다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도면들에 있어서, 구성요소들의 비율 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
"포함하다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 표시장치(DD)의 사시도이다.
이미지(IM)가 표시되는 표시면(IS)은 제1 방향축(DR1)과 제2 방향축(DR2)이 정의하는 면과 평행한다. 표시면(IS)의 법선 방향, 즉 표시장치(DD)의 두께 방향은 제3 방향축(DR3)이 지시한다. 각 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향축(DR3)에 의해 구분된다. 그러나, 제1 내지 제3 방향축들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향축들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.
본 발명에 따른 표시장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 휴대 전화, 태블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 사용될 수 있다.
도 1을 참조하면, 표시장치(DD)의 표시면(IS)은 복수 개의 영역들을 포함할 수 있다. 표시면(IS)은 이미지(IM)가 표시되는 표시영역(DD-DA) 및 표시영역(DD-DA)에 인접한 비표시영역(DD-NDA)을 포함한다. 비표시영역(DD-NDA)은 이미지가 표시되지 않는 영역이다. 비표시영역(DD-NDA)에 의해 표시장치(DD)의 베젤영역이 정의될 수 있다. 도 1에는 이미지(IM)의 일 예로 어플리케이션 아이콘들을 도시하였다. 일 예로써, 표시영역(DD-DA)은 사각형상일 수 있다. 비표시영역(DD-NDA)은 표시영역(DD-DA)을 에워싸을 수 있다. 다만, 이에 제한되지 않고, 표시영역(DD-DA)의 형상과 비표시영역(DD-NDA)의 형상은 상대적으로 디자인될 수 있다.
도 2는 도 1에 도시된 표시장치(DD)의 단면 중 일부를 도시한 것이다. 표시장치(DD)는 윈도우 부재(WM) 몇 표시모듈(DM)을 포함할 수 있다. 표시모듈(DM)은 입력감지유닛(TS) 및 표시패널(DP)을 포함할 수 있다. 단, 표시모듈(DM)은 이제 제한되지 않고, 표시패널(DP) 및 표시패널(DP)을 구동하기 위한 전자부품들을 포함하는 개념으로 이해될 수 있다.
윈도우 부재(WM)는 외부 충격으로부터 표시모듈(DM)를 보호하고, 사용자에게 입력면을 제공할 수 있다. 윈도우 부재(WM)은 유리 또는 플라스틱을 포함할 수 있다. 윈도우 부재(WM)는 표시패널(DP)에서 생성된 광이 투과될 수 있도록 투명한 성질을 갖는다.
별도로 도시하지 않았으나, 윈도우 부재(WM)와 표시모듈(DM) 사이에 접착부재가 배치될 수 있다.
별도로 도시하지 않았으나, 표시장치(DD)는 표시모듈(DM) 하부에 배치되는 보호필름을 포함할 수 있다. 보호필름은 플라스틱 필름을 베이스층으로써 포함할 수 있다. 보호필름을 구성하는 물질은 플라스틱 수지들에 제한되지 않고, 유/무기 복합재료를 포함할 수 있다.
도 3은 도 2에 도시된 표시패널(DP)을 도시한 평면도이다.
표시패널(DP)은 표시영역(DA)과 비표시영역(NDA)를 포함할 수 있다. 표시영역(DA)은 화소들(PX)이 배치되어 사용자들에게 영상정보를 제공할 수 있는 영역으로 정의될 수 있다. 비표시영역(NDA)은 표시영역(DA)의 주변영역으로, 화소들(PX)을 구동하기 위한 배선 및 전자부품들이 배치되는 영역으로 정의될 수 있다.
비표시영역(NDA)은 제1 패드영역(PA1), 제1 테스트패드영역(VI1), 및 제2 테스트패드영역(VI2)을 포함할 수 있다.
제1 패드영역(PA1)를 통해 표시영역(DA)에 데이터 신호들(SG, 도 6 참조)이 인가된다. 데이터 신호들(SG, 도 6 참조)에 의해 표시영역(DD-DA, 도 1 참조)에 이미지(IM)가 표시될 수 있다. 제1 패드영역(PA1)에는 인쇄회로기판(FPCB)이 접속될 수 있다.
제1 테스트패드영역(VI1) 및 제2 테스트패드영역(VI2)을 통해 표시영역(DA)에 테스트 신호들(SGT, 도 6 참조)이 인가된다. 테스트 신호들에 의해 화소들(PX)이 발광할 수 있다. 화소들(PX)이 발광하는지 여부를 검사하여, 표시패널(DP)이 정상적으로 동작하는지 확인이 가능하다.
비표시영역(NDA)에는 디멀티플렉서(DMX)가 배치될 수 있다. 단, 이에 제한되는 것은 아니며, 본 발명의 다른 실시예에서 디멀티플렉서(DMX)는 인쇄회로기판(FPCB)에 실장될 수 있다.
디멀티플렉서(DMX)는 제1 패드영역(PA1)에서 데이터 신호들(SG, 도 6 참조)을 수신하여, 표시영역(DA)으로 데이터 신호들(SG, 도 6 참조)을 출력한다. 본 발명의 일 실시예에서, 표시패널(DP)는 디멀티플렉서(DMX)를 복수개 포함할 수 있다.
인쇄회로기판(FPCB)의 일단에는 전자부품(ED)이 접속될 수 있다. 전자부품(ED)은 제2 패드영역(PA2)를 포함하며, 인쇄회로기판(FPCB)은 제2 패드영역(PA2)을 통해 전자부품(ED)과 접속된다.
구동회로(DIC)는 인쇄회로기판(FPCB)에 실장될 수 있다. 구동회로(DIC)는 칩-온 글래스(Chip-On Glass; COG) 방식 또는 칩-온 플라스틱(Chip-on Plastic; COP) 방식으로 실장될 수 있다.
구동회로(DIC)는 표시패널(DP)의 표시영역(DA)에 데이터 전압을 인가하는 소스 드라이버 집적회로이거나, 표시패널(DP)의 표시영역(DA)에 게이트 전압을 인가하는 스캔 드라이버 집적 회로이거나, 소스 드라이버 및 스캔 드라이버가 모두 집적된 통합 드라이버 집적회로일 수 있다. 한편, 도 3에는 표시패널(DP)에 하나의 구동회로(DIC)가 실장된 예가 도시되어 있으나, 실시예에 따라, 복수의 집적회로들이 표시패널(DP)에 실장될 수 있다.
복수 개의 화소들(PX)은 직교하는 제1 방향(DR1)과 제2 방향(DR2)을 따라 매트릭스 형태로 배치될 수 있다. 본 발명의 일 실시예에서, 화소들(PX) 각각은 레드 컬러, 그린 컬러 또는 블루 중 적어도 어느 하나를 표시할 수 있다. 본 발명의 일 실시예에서, 화소들(PX)은 화이트 컬러, 시안 컬러, 또는 마젠타 컬러를 중 적어도 어느 하나를 표시할 수 있다. 화소들(PX)은 표시패널(DP)의 표시부로 정의될 수 있다. 화소들(PX) 각각은 발광소자를 포함하며, 발광소자에 의해 상기 컬러들 중 어느 하나가 표시될 수 있다.
화소들(PX)의 종류에 따라서 표시패널(DP)은 액정표시패널, 유기발광 표시패널, 또는 전기습윤 표시패널 등 중 어느 하나 일 수 있다. 이하, 본 실시예에서 표시패널(DP)은 유기발광 표시패널로 설명되나, 이에 제한되는 것은 아니다.
도 4는 도 3에 도시된 화소(PX)의 등가회로도이다. 도 4에는 어느 하나의 게이트 라인(GL)과 어느 하나의 데이터 라인(DL), 및 전원 라인(PL)에 연결된 화소(PX)를 예시적으로 도시하였다. 화소(PX)의 구성은 이에 제한되지 않고 변형되어 실시될 수 있다.
화소(PX)는 표시소자로써 발광소자(OLED)를 포함한다. 발광소자(OLED)는 전면 발광형 다이오드이거나, 배면 발광형 다이오드일 수 있다. 또는 발광소자(OLED)는 양면 발광형 다이오드일 수 있다. 화소(PX)는 발광소자(OLED)를 구동하기 위한 회로부로써 제1 트랜지스터(TFT1, 또는 스위칭 트랜지스터), 제2 트랜지스터(TFT2, 또는 구동 트랜지스터), 및 커패시터(CAP)를 포함한다. 발광소자(OLED)는 트랜지스터(TFT1, TFT2)로부터 제공되는 전기적 신호의 의해 광을 생성한다.
제1 트랜지스터(TFT1)는 게이트 라인(GL)에 인가된 주사 신호에 응답하여 데이터 라인(DL)에 인가된 데이터 신호를 출력한다. 커패시터(CAP)는 제1 트랜지스터(TFT1)로부터 수신한 데이터 신호에 대응하는 전압을 충전한다.
제2 트랜지스터(TFT2)는 발광소자(OLED)에 연결된다. 제2 트랜지스터(TFT2)는 커패시터(CAP)에 저장된 전하량에 대응하여 발광소자(OLED)에 흐르는 구동전류를 제어한다. 발광소자(OLED)는 제2 트랜지스터(TFT2)의 턴-온 구간 동안 발광한다.
도 5는 도 3의 I-I`을 따라 절단한 단면을 도시한 것이다. 도 5는 도 4에 도시된 등가회로의 제2 트랜지스터(TFT2) 및 발광소자(OLED)에 대응하는 부분의 단면을 도시하였다.
도 5에 도시된 것과 같이, 베이스층(SUB) 상에 회로층(CL)이 배치된다. 베이스층(SUB) 상에 제2 트랜지스터(TFT2)의 반도체 패턴(AL)이 배치된다. 반도체 패턴(AL)은 아몰포스 실리콘, 폴리 실리콘, 금속 산화물 반도체에서 서로 동일하게 또는 서로 다르게 선택될 수 있다.
회로층(CL)은 유기/무기층들(BR, BL, 12, 14, 16), 제1 트랜지스터(TFT1, 도 4 참조), 제2 트랜지스터(TFT2)를 포함할 수 있다. 유기/무기층들(BR, BF, 12, 14, 16)은 기능층(BR, BF), 제1 절연층(12), 제2 절연층(14), 및 제3 절연층(16)을 포함할 수 있다.
기능층(BR, BF)은 베이스층(SUB)의 일면 상에 배치될 수 있다. 기능층(BR, BF)은 배리어층(BR) 또는 버퍼층(BF) 중 적어도 어느 하나를 포 함한다. 반도체 패턴(AL)은 배리어층(BR) 또는 버퍼층(BF) 상에 배치될 수 있다.
베이스층(SUB) 상에 반도체 패턴(AL)을 커버하는 절연층(12)이 배치된다. 제1 절연층(12)은 유기층 및/또는 무기층을 포함한다. 특히, 제1 절연층(12)은 복수 개의 무기 박막들을 포함할 수 있다. 복수 개의 무기 박막들은 실리콘 나이트라이드층 및 실리콘 옥사이드층을 포함할 수 있다.
제1 절연층(12) 상에 제2 트랜지스터(TFT2)의 제어전극(GE)이 배치된다. 도시되지 않았으나, 제1 트랜지스터(TFT1, 도 4 참조)의 제어전극 역시 제1 절연층(12) 상에 배치될 수 있다. 제어전극(GE)은 게이트 라인(GL, 도 4 참조)과 동일한 포토리소그래피 공정에 따라 제조될 수 있다. 다시 말해, 제어전극(GE)은 게이트 라인들(GL)과 동일한 물질로 구성되고, 동일한 적층 구조를 갖고, 동일한 층 상에 배치될 수 있다.
제1 절연층(12) 상에 제어전극(GE)을 커버하는 제2 절연층(14)이 배치된다. 제2 절연층(14)은 유기층 및/또는 무기층을 포함한다. 특히, 제2 절연층(14)은 복수 개의 무기 박막들을 포함할 수 있다. 복수 개의 무기 박막들은 실리콘 나이트라이드층 및 실리콘 옥사이드층을 포함할 수 있다.
제2 절연층(14) 상에 데이터 라인(DL, 도 4 참조)이 배치될 수 있다. 제2 절연층(14) 상에 제2 트랜지스터(TFT2)의 입력전극(SE) 및 출력전극(DE)이 배치된다. 도시되지 않았으나, 제1 트랜지스터(TFT1, 도 4 참조)의 입력전극 및 출력전극 역시 제2 절연층(14) 상에 배치된다. 입력전극(SE)은 데이터 라인들(DL) 중 대응하는 데이터 라인으로부터 분기된다. 전원 라인(PL, 도 4 참조)은 데이터 라인들(DL)과 동일한 층 상에 배치될 수 있다. 입력전극(SE)은 전원 라인(PL)으로부터 분기될 수 있다.
제2 절연층(14) 상에 커패시터(CAP)의 전극중 일부가 배치된다. 상기 커패시터(CAP)의 전극중 일부는 데이터 라인들(DL) 및 전원 라인(PL)과 동일한 포토리소그래피 공정에 따라 제조될 수 있고, 동일한 물질로 구성되고, 동일한 적층 구조를 갖고, 동일한 층 상에 배치될 수 있다.
입력전극(SE)과 출력전극(DE)은 제1 절연층(12) 및 제2 절연층(14)을 관통하는 제1 관통홀(CH1)과 제2 관통홀(CH2)을 통해 반도체 패턴(AL)에 각각 연결된다. 한편, 본 발명의 다른 실시예에서 제1 트랜지스터(TFT1)와 제2 트랜지스터(TFT2)는 바텀 게이트 구조로 변형되어 실시될 수 있다.
제2 절연층(14) 상에 입력전극(SE), 출력전극(DE)을 커버하는 제3 절연층(16)이 배치된다. 제3 절연층(16)은 유기층 및/또는 무기층을 포함한다. 특히, 제3 절연층(16)은 평탄면을 제공하기 위해서 유기물질을 포함할 수 있다.
제1 절연층(12), 제2 절연층(14), 및 제3 절연층(16) 중 어느 하나는 화소의 회로 구조에 따라 생략될 수 있다. 제2 절연층(14), 및 제3 절연층(16) 각각은 층간 절연층(interlayer)으로 정의될 수 있다. 층간 절연층은 층간 절연층을 기준으로 하부에 배치된 도전패턴과 상부에 배치된 도전패턴의 사이에 배치되어 도전패턴들을 절연시킨다.
제3 절연층(16) 상에 발광소자층(ELL)이 배치된다. 발광소자층(ELL)은 화소정의막(PXL) 및 발광소자(OLED)을 포함한다. 제3 절연층(16) 상에 애노드(AE)가 배치된다. 애노드(AE)는 제3 절연층(16)을 관통하는 제3 관통홀(CH3)을 통해 제2 트랜지스터(TFT2)의 출력전극(DE)에 연결된다. 화소정의막(PXL)에는 개구부(OP)가 정의된다. 화소정의막(PXL)의 개구부(OP)는 애노드(AE)의 일부분을 노출시킨다.
발광소자층(ELL)은 발광영역(PXA)과 발광영역(PXA)에 인접한 비발광영역(NPXA)을 포함한다. 비발광영역(NPXA)은 발광영역(PXA)을 에워싸을수 있다. 본 실시예에서 발광영역(PXA)은 애노드(AE)에 대응하게 정의되었다. 그러나, 발광영역(PXA)은 이에 제한되지 않고, 발광영역(PXA)은 광이 발생되는 영역으로 정의되면 충분하다. 발광영역(PXA)은 개구부(OP)에 의해 노출된 애노드(AE)의 일부영역에 대응하게 정의될 수도 있다.
정공 제어층(HCL)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 별도로 도시되지 않았으나, 정공 제어층(HCL)과 같은 공통층은 복수 개의 화소들(PX, 도 4 참조)에 공통으로 형성될 수 있다.
정공 제어층(HCL) 상에 발광층(EML)이 배치된다. 발광층(EML)은 개구부(OP)에 대응하는 영역에만 배치될 수 있다. 즉, 발광층(EML)은 복수 개의 화소들(PX) 각각에 분리되어 형성될 수 있다.
발광층(EML)은 유기물 또는 무기물을 포함할 수 있다.
발광층(EML) 상에 전자 제어층(ECL)이 배치된다. 전자 제어층(ECL) 상에 캐소드(CE)가 배치된다. 캐소드(CE)는 복수 개의 화소들(PX)에 공통적으로 배치된다.
본 실시예에서 패터닝된 발광층(EML)을 예시적으로 도시하였으나, 발광층(EML)은 복수 개의 화소들(PX)에 공통적으로 배치될 수 있다. 이때, 발광층(EML)은 백색 광을 생성할 수 있다. 또한, 발광층(EML)은 다층구조를 가질 수 있다.
본 실시예에서 박막봉지층(TFE)은 캐소드(CE)를 직접 커버한다. 본 발명의 일 실시예에서, 캐소드(CE)를 커버하는 캡핑층이 더 배치될 수 있다. 이때 박막봉지층(TFE)은 캡핑층을 직접 커버한다. 박막봉지층(TFE)은 유기물을 포함하는 유기층 및 무기물을 포함하는 무기층을 포함할 수 있다.
도 2를 참조하면, 입력감지유닛(TS)은 박막봉지층(TFE) 상에 직접 배치될 수 있다.
도 6은 도 3에 도시된 제1 패드영역(PA1), 제1 테스트패드영역(VI1), 제2 테스트패드영역(VI2), 및 표시영역(DA)의 일부를 도시한 것이다. 도 7은 도 6의 AA영역에 대응하는 등가회로도를 도시한 것이다.
제1 패드영역(PA1)은 복수의 제1 패드들(PA1)을 포함한다. 제1 테스트패드영역(VI1)은 복수의 제2 패드들(PD2)을 포함한다. 제2 테스트패드영역(VI2)은 복수의 제3 패드들(PD3)을 포함한다.
디멀티플렉서(DMX)는 제1 패드영역(PA1)으로부터 신호라인들(SL)을 통해 입력 데이터 신호(SGI)를 수신한다.
디멀티플렉서(DMX)는 트랜지스터들(TFT-D1, TFT-D2, TFT-D3)을 포함할 수 있다. 디멀티플렉서(DMX)는 트랜지스터들(TFT-D1, TFT-D2, TFT-D3)의 제어전극들에 인가되는 제어신호들(MS1, MS2, MS3)을 통해 트랜지스터들(TFT-D1, TFT-D2, TFT-D3)을 온-오프 하여 데이터 라인들(DL) 중 적어도 하나에 출력 테이터 신호(SGO)를 제공할 수 있다. 출력 테이터 신호(SGO)는 데이터 라인들(DL)을 통해 표시영역(DA)에 인가될 수 있다.
제1 테스트패드영역(VI1) 및 제2 테스트패드영역(VI2)은 표시영역(DA)에 테스트 신호들(SGT)을 제공한다. 테스트 신호들(SGT)은 디멀티플렉서(DMX)를 거치지 않고, 표시영역(DA)에 직접적으로 인가될 수 있다. 본 발명의 일 실시예에서, 테스트 신호들(SGT) 중 어느 하나는 복수의 데이터 라인들(DL)에 제공될 수 있다. 즉, 테스트 신호(SGT)를 표시영역(DA)에 전달하는 하나의 신호라인은 복수의 데이터 라인들(DL)에 연결될 수 있다.
도 8a는 도 3에 도시된 제1 테스트패드영역(VI1)을 도시한 것이다. 도 8b는 도 8a에 도시된 제1 테스트패드영역(VI1)에 검사기기의 프로브 핀들(PB)이 접촉되는 것을 도시한 것이다. 도 8c는 본 발명의 일 실시예에 따른 표시모듈 검사방법(S10)을 도시한 순서도이다.
제2 패드들(PD2)은 복수의 테스트 패드들(PDT1 내지 PDTn) 및 더미패드(PDd)를 포함할 수 있다. 복수의 테스트 패드들(PDT1 내지 PDTn)은 데이터 라인들(DL, 도 4 및 도 7 참조)에 연결된다. 본 발명의 일 실시예에서, 테스트 패드들(PDT1 내지 PDTn) 중 어느 하나에 복수의 데이터 라인들(DL, 도 4 및 도 7 참조)이 연결될 수 있다.
더미패드(PDd)는 복수의 테스트 패드들(PDT1 내지 PDTn) 중 어느 하나와 전기적으로 연결된다. 도 8a에서는 더미패드(PDd)가 n번째 테스트 패드(PDTn)와 연결되는 것을 예시적으로 도시하였으나, 이에 제한되는 것은 아니다.
검사기기의 프로브 핀들(PB)은 테스트 핀들(PB1 내지 PBn) 및 더미핀(PBd)을 포함할 수 있다. 테스트 핀들(PB1 내지 PBn)은 테스트 패드들(PDT1 내지 PDTn)과 대응되고, 더미핀(PBd)은 더미패드(PDd)와 대응된다.
표시모듈 검사방법(S10)은 얼라인 단계(S100), 제1 테스트 단계(S200), 판단단계(S300), 및 제2 테스트 단계(S400)를 포함한다.
얼라인 단계(S100)에서 표시모듈(DM)의 제2 패드들(PD2)과 검사기기의 프로브 핀들(PB)을 정렬한다. 얼라인 단계(S100)를 통해, 제2 패드들(PD2)은 프로브 핀들(PB)과 각각 대응된다.
제1 테스트 단계(S200)에서 검사기기는 n번째 프로브 핀(PBn)을 통해 n번째 테스트 패드(PDTn)에 제1 전기적 신호를 인가한다. 검사기기는 더미패드(PDd) 및 더미핀(PBd)을 이용하여 상기 인가된 제1 전기적 신호를 측정한다.
판단단계(S300)에서 제2 패드들(PD2)과 검사기기의 프로브 핀들(PB)의 정렬 및 접촉여부를 판단할 수 있다. 더미패드(PDd) 및 더미핀(PBd)을 통해 상기 인가된 제1 전기적 신호가 정상적으로 측정된다면 얼라인 단계(S100)에서 정렬 및 접촉이 정상적으로 이루어진 것으로 판단하여 제2 테스트 단계(S400)를 진행한다. 반면, 더미패드(PDd) 및 더미핀(PBd)을 통해 상기 인가된 제1 전기적 신호가 정상적으로 측정되지 않는다면 얼라인 단계(S100)에서 정렬 및 접촉이 정상적으로 이루어지지 않은 것으로 판단하여 얼라인 단계(S100)를 다시 진행할 수 있다.
제2 테스트 단계(S400)에서 검사기기는 테스트 핀들(PB1 내지 PBn)에 제2 전기적 신호를 인가한다. 제2 전기적 신호는 테스트 신호(SGT, 도 6 참조)일 수 있다.
본 발명의 일 실시예에서, 테스트 패드들(PDT1 내지 PDTn)은 서로 제1 간격(WD1)으로 이격되고, n번째 테스트 패드(PDTn)와 더미패드(PDd)는 제1 간격(WD1)과 다른 제2 간격(WD2)으로 이격될 수 있다. 제2 간격(WD2)은 제1 간격(WD1)보다 클 수 있다. 제1 간격(WD1)과 제2 간격(WD2)을 다르게 함으로써, 검사기기의 프로브 핀들(PB)과 제2 패드들(PD2) 간에 얼라인이 정확하게 되었는지 체크할 수 있다.
도 9a는 도 3에 도시된 제2 테스트패드영역(VI2)을 도시한 것이다. 도 9b는 도 9a에 도시된 제2 테스트패드영역(VI2)에 검사기기의 프로브 핀들(PB)이 접촉되는 것을 도시한 것이다.
제3 패드들(PD3)은 복수의 테스트 패드들(PDT1 내지 PDTn) 및 더미패드(PDd)를 포함할 수 있다. 복수의 테스트 패드들(PDT1 내지 PDTn)은 데이터 라인들(DL, 도 4 및 도 7 참조)에 연결된다. 본 발명의 일 실시예에서, 테스트 패드들(PDT1 내지 PDTn) 중 어느 하나에 복수의 데이터 라인들(DL, 도 4 및 도 7 참조)이 연결될 수 있다.
더미패드(PDd)는 복수의 테스트 패드들(PDT1 내지 PDTn) 중 어느 하나와 전기적으로 연결된다. 도 9a에서는 더미패드(PDd)가 첫번째 테스트 패드(PDT1)와 연결되는 것을 예시적으로 도시하였으나, 이에 제한되는 것은 아니다.
검사기기의 프로브 핀들(PB)은 테스트 핀들(PB1 내지 PBn) 및 더미핀(PBd)을 포함할 수 있다. 테스트 핀들(PB1 내지 PBn)은 테스트 패드들(PDT1 내지 PDTn)과 대응되고, 더미핀(PBd)은 더미패드(PDd)와 대응된다.
도 10a는 본 발명의 일 실시예에 따른 제1 테스트패드영역(VI1-1)을 도시한 것이다. 도 10b는 도 10a에 도시된 제1 테스트패드영역(VI1-1)에 검사기기의 프로브 핀들(PB-1)이 접촉되는 것을 도시한 것이다.
제1 테스트패드영역(VI1-1)은 복수의 제2 패드들(PD2-1)을 포함할 수 있다. 제2 패드들(PD2-1)은 복수의 테스트 패드들(PDT1 내지 PDTn), 더미패드(PDd), 및 서브패드(PDs)를 포함할 수 있다.
서브패드(PDs)는 n번째 테스트 패드(PDTn) 및 더미패드(PDd) 사이에 배치될 수 있다. 서브패드(PDs)는 테스트 패드들(PDT1 내지 PDTn) 및 더미패드(PDd)과 절연될 수 있다. 본 발명의 일 실시예에서, 서브패드(PDs), n번째 테스트 패드(PDTn) 및 더미패드(PDd)는 일렬로 배열될 수 있다.
그 외, 테스트 패드들(PDT1 내지 PDTn) 및 더미패드(PDd)에 대한 설명은 도 8a에서 설명한 것과 실질적으로 동일한바 생략한다.
검사기기의 프로브 핀들(PB-1)은 테스트 핀들(PB1 내지 PBn), 더미핀(PBd), 및 서브핀(PBs)을 포함할 수 있다. 테스트 핀들(PB1 내지 PBn)은 테스트 패드들(PDT1 내지 PDTn)과 대응되고, 더미핀(PBd)은 더미패드(PDd)와 대응되며, 서브핀(PBs)은 서브패드(PDs)와 대응된다.
서브패드(PDs), n번째 테스트 패드(PDTn) 및 더미패드(PDd)를 이용하여 검사기기의 프로브 핀들(PB-1)과 제2 패드들(PD2-1) 간에 얼라인이 정확하게 되었는지 체크할 수 있다.
도 11a는 본 발명의 일 실시예에 따른 제1 테스트패드영역(VI1-2)을 도시한 것이다. 도 11b는 도 11a에 도시된 제1 테스트패드영역(VI1-2)에 검사기기의 프로브 핀들(PB-2)이 접촉되는 것을 도시한 것이다.
제1 테스트패드영역(VI1-2)은 복수의 제2 패드들(PD2-2) 및 스위칭 소자(TFT-M, 이하 테스트 트랜지스터)를 포함할 수 있다. 제2 패드들(PD2-2)은 복수의 테스트 패드들(PDT1 내지 PDTn) 및 제어패드(PDc)를 포함할 수 있다.
n-1번째 테스트 패드(PDTn-1)와 n번째 테스트 패드(PDTn)는 테스트 트랜지스터(TFT-M)에 의해 연결될 수 있다.
테스트 트랜지스터(TFT-M)는 입력전극(SE-M), 출력전극(DE-M), 및 제어전극(CE-M)를 포함할 수 있다. 입력전극(SE-M)은 n번째 테스트 패드(PDTn)와 연결될 수 있다. 출력전극(DE-M)은 n-1번째 테스트 패드(PDTn-1)와 연결될 수 있다. 제어전극(CE-M)은 제어패드(PDc)와 연결될 수 있다.
검사기기의 프로브 핀들(PB-2)은 테스트 핀들(PB1 내지 PBn) 및 제어핀(PBc)을 포함할 수 있다. 테스트 핀들(PB1 내지 PBn)은 테스트 패드들(PDT1 내지 PDTn)과 대응되고, 제어핀(PBc)은 제어패드(PDc)와 대응된다.
제어핀(PBc)은 제어패드(PDc)에 턴-온 신호(또는 턴-온 전압)을 인가할 수 있다. 제어패드(PDc)에 턴-온 신호가 인가되는 동안에, n번째 프로브 핀(PBn)은 n번째 테스트 패드(PDTn)에 테스트 신호(SGT, 도 6 참조)를 인가할 수 있다. n-1번째 프로브 핀(PBn-1)은 인가된 테스트 신호(SGT, 도 6 참조)를 측정할 수 있다. 본 발명의 다른 실시예에서, n-1번째 프로브 핀(PBn-1)과 n번째 프로브 핀(PBn)의 역할은 바뀔 수 있다.
도 12a는 본 발명의 일 실시예에 따른 제1 테스트패드영역(VI1-3)을 도시한 것이다. 도 12b는 도 12a에 도시된 제1 테스트패드영역(VI1-3)에 검사기기의 프로브 핀들(PB-3)이 접촉되는 것을 도시한 것이다.
제1 테스트패드영역(VI1-3)은 복수의 제2 패드들(PD2-3)을 포함할 수 있다. 제2 패드들(PD2-3)은 복수의 테스트 패드들(PDT1 내지 PDTn), 제1 더미패드(PDd1), 및 제2 더미패드(PDd2)를 포함할 수 있다.
제1 더미패드(PDd1)는 n번째 테스트 패드(PDTn)와 연결되고, 제2 더미패드(PDd2)는 첫번째 테스트 패드(PDT1)와 연결될 수 있다. 단, 이에 제한 되는 것은 아니고 더미패드들(PDd1, PDd2)과 테스트 패드들(PDT1 내지 PDTn) 간의 연결관계는 변경될 수 있다.
프로브 핀들(PB-3)은 테스트 핀들(PB1 내지 PBn), 제1 더미핀(PBd1), 및 제2 더미핀(PBd2)을 포함할 수 있다. 테스트 핀들(PB1 내지 PBn)은 테스트 패드들(PDT1 내지 PDTn)에 각각 대응될 수 있다. 제1 더미핀(PBd1)은 제1 더미패드(PDd1)와 대응되고, 제2 더미핀(PBd2)은 제2 더미패드(PDd2)와 대응될 수 있다.
본 발명의 일 실시예에서, 더미패드들(PDd1, PDd2), 첫번째 테스트 패드(PDT1), 및 n번째 테스트 패드(PDTn)를 이용하여 제2 패드들(PD2-3)과 검사기기가 정확히 얼라인 되었는지 체크할 수 있다.
실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD: 표시장치 DM: 표시모듈
DP: 표시패널 TS: 입력감지유닛
PA1: 제1 패드부 PA2: 제2 패드부
VI1: 제1 테스트패드영역 VI2: 제2 테스트패드영역
PD1: 제1 패드들 PD2: 제2 패드들
PB: 프로브 핀

Claims (20)

  1. 복수의 화소들;
    상기 복수의 화소들과 연결된 복수의 데이터 라인들;
    상기 복수의 데이터 라인들에 연결된 디멀티플렉서;
    상기 디멀티플렉서에 연결된 복수의 제1 패드들; 및
    상기 복수의 데이터 라인들 중 대응하는 복수의 데이터 라인들에 연결되는 복수의 제1 테스트 패드들, 상기 복수의 제1 테스트 패드들 중 어느 하나와 연결되는 제1 더미패드 및 상기 복수의 제1 테스트 패드들 및 상기 제1 더미패드와 절연된 서브패드를 포함하는 복수의 제2 패드들을 포함하는 표시모듈.
  2. 제1 항에 있어서,
    상기 복수의 제1 테스트 패드들 중 적어도 어느 하나는 상기 복수의 데이터 라인들 중 대응하는 복수의 데이터 라인들과 연결되는 표시모듈.
  3. 제2 항에 있어서,
    상기 복수의 제1 패드들에 접속된 인쇄회로기판을 더 포함하는 표시모듈.
  4. 제3 항에 있어서,
    상기 복수의 데이터 라인들 중 대응하는 복수의 데이터 라인들에 연결되는 복수의 제2 테스트 패드들 및 상기 복수의 제2 테스트 패드들 중 어느 하나와 연결되는 제2 더미패드를 포함하는 복수의 제3 패드들을 더 포함하는 표시모듈.
  5. 제4 항에 있어서,
    상기 복수의 제1 패드들은 상기 복수의 제2 패드들 및 상기 복수의 제3 패드들 사이에 배치되는 표시모듈.
  6. 제5 항에 있어서,
    상기 복수의 제1 테스트 패드들 중 상기 어느 하나는 상기 복수의 제1 테스트 패드들 중 가장 바깥쪽(Outermost)에 배치되고,
    상기 복수의 제2 테스트 패드들 중 상기 어느 하나는 상기 복수의 제2 테스트 패드들 중 가장 바깥쪽(Outermost)에 배치되는 표시모듈.
  7. 삭제
  8. 제1 항에 있어서,
    상기 서브패드는 상기 복수의 제1 테스트 패드들 중 상기 어느 하나 및 상기 제1 더미패드 사이에 배치되는 표시모듈.
  9. 제3 항에 있어서,
    상기 인쇄회로기판에 실장된 구동회로를 더 포함하는 표시모듈.
  10. 제9 항에 있어서,
    상기 디멀티플렉서는 상기 구동회로에서 데이터 신호를 수신하고, 상기 데이터 신호를 상기 복수의 데이터 라인들 중 적어도 어느 하나에 제공하는 표시모듈.
  11. 제1 항에 있어서,
    상기 제1 더미패드에 연결된 입력전극;
    상기 복수의 제1 테스트 패드들 중 어느 하나와 연결된 출력전극; 및
    제어전극을 포함하는 스위칭소자를 더 포함하는 표시모듈.
  12. 제11 항에 있어서,
    상기 복수의 제2 패드들은 상기 스위칭소자의 상기 제어전극에 연결된 제어패드를 더 포함하는 표시모듈.
  13. 제1 항에 있어서,
    상기 복수의 제2 패드들은 상기 복수의 제1 테스트 패드들 중 어느 하나와 연결되는 제2 더미패드를 더 포함하는 표시모듈.
  14. 제1 항에 있어서,
    상기 복수의 제1 테스트 패드들은 서로 제1 간격으로 이격되어 배치되고, 상기 복수의 제1 테스트 패드들 중 상기 어느 하나와 상기 제1 더미패드는 상기 제1 간격과 다른 제2 간격으로 이격되어 배치되는 표시모듈.
  15. 제14 항에 있어서,
    상기 제2 간격은 상기 제1 간격보다 큰 표시모듈.
  16. 복수의 테스트 패드들 및 상기 복수의 테스트 패드들 중 어느 하나와 연결되는 더미패드를 포함하는 표시모듈을 상기 복수의 테스트 패드들 및 상기 더미패드와 대응하는 복수의 프로브 핀을 포함하는 검사기기와 정렬하는 얼라인 단계;
    상기 복수의 테스트 패드들 중 상기 어느 하나에 제1 전기적 신호를 인가하고, 상기 더미패드를 통해 상기 인가된 제1 전기적 신호를 측정하는 제1 테스트 단계; 및
    상기 복수의 테스트 패드들 각각에 제2 전기적 신호를 인가하는 제2 테스트 단계를 포함하는 표시모듈 검사방법.
  17. 제16 항에 있어서,
    상기 제1 테스트 단계의 결과에 따라 상기 제2 테스트 단계 진행여부를 결정하는 판단단계를 더 포함하는 표시모듈 검사방법.
  18. 제17 항에 있어서,
    상기 표시모듈은 복수의 화소들 및 상기 복수의 화소들과 연결된 복수의 데이터 라인들을 더 포함하고, 상기 복수의 테스트 패드들은 상기 복수의 데이터 라인들과 연결되는 표시모듈 검사방법.
  19. 제16 항에 있어서,
    상기 표시모듈은 상기 복수의 테스트 패드들 및 상기 더미패드와 절연된 서브패드를 더 포함하고, 상기 복수의 테스트 패드들, 상기 더미패드 및 상기 서브패드는 일렬로 배열된 표시모듈 검사방법.
  20. 제16 항에 있어서,
    상기 표시모듈은 상기 더미패드에 연결된 입력전극, 상기 복수의 테스트 패드들 중 어느 하나와 연결된 출력전극, 및 제어전극을 포함하는 스위칭소자를 더 포함하고,
    상기 제1 테스트 단계에서 상기 스위칭소자의 상기 제어전극에 턴-온 전압이 인가되는 표시모듈 검사방법.
KR1020170051845A 2017-04-21 2017-04-21 표시모듈 및 표시모듈 검사방법 KR102342839B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170051845A KR102342839B1 (ko) 2017-04-21 2017-04-21 표시모듈 및 표시모듈 검사방법
US15/951,543 US10852571B2 (en) 2017-04-21 2018-04-12 Display module and method of testing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170051845A KR102342839B1 (ko) 2017-04-21 2017-04-21 표시모듈 및 표시모듈 검사방법

Publications (2)

Publication Number Publication Date
KR20180118854A KR20180118854A (ko) 2018-11-01
KR102342839B1 true KR102342839B1 (ko) 2021-12-24

Family

ID=63854434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170051845A KR102342839B1 (ko) 2017-04-21 2017-04-21 표시모듈 및 표시모듈 검사방법

Country Status (2)

Country Link
US (1) US10852571B2 (ko)
KR (1) KR102342839B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108845445A (zh) * 2018-08-24 2018-11-20 武汉华星光电技术有限公司 全面显示屏及采用该全面显示屏的显示装置
CN109658855B (zh) * 2019-01-25 2021-03-23 合肥京东方显示技术有限公司 阵列基板、显示模组及其测试方法、显示面板
CN111754907B (zh) 2020-07-08 2022-04-01 武汉华星光电技术有限公司 一种显示装置
CN112102763B (zh) * 2020-09-30 2022-06-17 武汉天马微电子有限公司 显示装置及其绑定测试方法
WO2022160216A1 (zh) * 2021-01-28 2022-08-04 京东方科技集团股份有限公司 阵列基板和显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100635944B1 (ko) 1999-12-17 2006-10-18 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
US7102726B2 (en) 2002-03-15 2006-09-05 Lg. Philips Lcd Co., Ltd. System for fabricating liquid crystal display and method of fabricating liquid crystal display using the same
KR100909417B1 (ko) * 2002-12-26 2009-07-28 엘지디스플레이 주식회사 액정표시패널의 검사용 패드 구조
KR100604053B1 (ko) * 2004-10-13 2006-07-24 삼성에스디아이 주식회사 발광 표시장치
KR20110060249A (ko) 2009-11-30 2011-06-08 주식회사 효성 이방성 도전 필름의 접속저항 측정 장치 및 방법
KR20110075467A (ko) * 2009-12-28 2011-07-06 엘지디스플레이 주식회사 액정표시장치
KR101065414B1 (ko) 2010-06-16 2011-09-16 삼성모바일디스플레이주식회사 액정 표시 장치의 모기판 및 이를 이용한 액정 표시 장치의 제조 방법
KR101783953B1 (ko) * 2010-12-27 2017-10-11 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
US9494818B2 (en) 2014-10-13 2016-11-15 Apple Inc. Display with low reflectivity alignment structures
KR20180093191A (ko) * 2017-02-10 2018-08-21 삼성디스플레이 주식회사 칩 온 필름 패키지, 표시 패널 및 표시 장치

Also Published As

Publication number Publication date
US10852571B2 (en) 2020-12-01
KR20180118854A (ko) 2018-11-01
US20180307067A1 (en) 2018-10-25

Similar Documents

Publication Publication Date Title
KR102342839B1 (ko) 표시모듈 및 표시모듈 검사방법
KR102470042B1 (ko) 표시 장치
US20230252923A1 (en) Display device and inspecting method thereof
US20210272860A1 (en) Display device
KR102522469B1 (ko) 표시 장치
US10304921B2 (en) Display device
CN110503907B (zh) 显示面板及其裂纹检测方法、显示装置
US20210217336A1 (en) Display device and method for inspection thereof
CN110737348B (zh) 具有触摸传感器的显示设备
KR101450796B1 (ko) 표시 기판 및 이를 구비한 표시 패널
KR20190025091A (ko) 표시 장치
KR102581763B1 (ko) 표시 모듈의 검사 장치, 그것을 포함하는 검사 시스템 및 그것의 검사 방법
CN113971934B (zh) 显示装置和终端设备
CN109521904B (zh) 输入感测装置
KR20200047839A (ko) 표시모듈
KR20210053612A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
CN111009554A (zh) 显示设备
KR20240020361A (ko) 표시 장치
JP7478257B2 (ja) 表示装置
CN114914273A (zh) 电子装置以及电子装置检查方法
KR20220003686A (ko) 표시장치
US11749148B2 (en) Display apparatus
JP6927805B2 (ja) 発光素子基板の検査方法および発光素子基板
KR20240040162A (ko) 표시 장치 및 표시 장치 검사 방법
CN116453435A (zh) 显示装置及检查显示装置的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant