KR102342689B1 - 전기 기능 열 전달 구조를 갖는 반도체 디바이스 조립체 - Google Patents

전기 기능 열 전달 구조를 갖는 반도체 디바이스 조립체 Download PDF

Info

Publication number
KR102342689B1
KR102342689B1 KR1020197025271A KR20197025271A KR102342689B1 KR 102342689 B1 KR102342689 B1 KR 102342689B1 KR 1020197025271 A KR1020197025271 A KR 1020197025271A KR 20197025271 A KR20197025271 A KR 20197025271A KR 102342689 B1 KR102342689 B1 KR 102342689B1
Authority
KR
South Korea
Prior art keywords
hts
semiconductor device
semiconductor
device assembly
die
Prior art date
Application number
KR1020197025271A
Other languages
English (en)
Other versions
KR20190103483A (ko
Inventor
토마스 에이치. 킨슬리
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20190103483A publication Critical patent/KR20190103483A/ko
Application granted granted Critical
Publication of KR102342689B1 publication Critical patent/KR102342689B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

적층된 반도체 다이 및 전기 기능 열 전달 구조물(HTS)을 갖는 반도체 디바이스 조립체가 본 명세서에 개시된다. 하나의 실시예에서, 반도체 디바이스 조립체는 베이스 영역과 상기 베이스 영역에 인접한 주변 영역을 갖는 장착 표면을 갖는 제1 반도체 다이를 포함한다. 적어도 하나의 제2 반도체 다이는 베이스 영역에서 제1 반도체 다이에 전기적으로 연결될 수 있다. 디바이스 조립체는 주변 영역에서 제1 반도체 다이에 전기적으로 연결된 HTS를 더 포함할 수 있다.

Description

전기 기능 열 전달 구조를 갖는 반도체 디바이스 조립체
개시된 실시예는 반도체 디바이스 조립체와 관련되고, 구체적으로 전기 기능 열 전달 구조를 갖는 반도체 디바이스 조립체와 관련된다.
패키징된 반도체 다이, 가령, 메모리 칩, 마이크로프로세서 칩, 및 이미저 칩은 일반적으로, 기판 상에 장착되고 플라스틱 보호 커버링 내에 인케이싱되는 반도체 다이를 포함한다. 다이는 기능 특징부, 가령, 메모리 셀, 프로세서 회로, 및/또는 이미저 디바이스뿐 아니라 기능 특징부에 전기적으로 연결된 본드 패드까지 포함한다. 본드 패드는 보호 커버링 외부의 단자에 전기적으로 연결되어 다이가 상위 레벨 회로로 연결될 수 있게 할 수 있다.
반도체 제조업체는 전자 디바이스의 공간 제약에 들어 맞도록 다이 패키지의 크기를 지속적으로 감소시키면서, 또한 동작 파라미터를 충족시키기 위해 각각의 패키지의 기능 용량을 증가시킨다. 패키지에 의해 커버되는 표면적(즉, 패키지의 "풋프린트")을 실질적으로 증가시키지 않으면서 반도체 패키지의 프로세싱 파워를 증가시키기 위한 한 가지 접근법이 단일 패키지 내에 하나 위에 다른 하나씩 복수의 반도체 다이를 수직으로 적층하는 것이다. 이러한 수직 적층된 패키지 내 다이는 관통 실리콘 비아(TSV)를 이용해 개별 다이의 본드 패드를 인접한 다이의 본드 패드와 전기적으로 연결함으로써 상호연결될 수 있다. 수직 적층된 패키지에서, 발생된 열이 분산되기 어렵고, 이는 개별 다이, 이들 간 접합부, 및 패키지 전체의 동작 온도를 증가시킨다. 이로 인해 많은 유형의 디바이스에서 적층된 다이가 이의 최대 동작 온도를 초과하는 온도에 도달할 수 있다.
도 1a 및 1b는 본 기술의 실시예에 따라 구성된 전기 기능 열 전달 구조를 갖는 반도체 디바이스 조립체를 보여주는 단면도 및 부분 확대 단면도이다.
도 2는 도 1a 및 1b의 반도체 다이 조립체의 상부 평면도이다.
도 3a 및 3b는 본 기술의 실시예에 따르는 반도체 웨이퍼로부터 절단된 전기 기능 열 전달 구조물의 평면도이다.
도 4a 및 4b는 본 기술의 실시예에 따라 구성된 전기 기능 열 전달 구조물의 단면도이다.
도 5 및 6은 본 기술의 실시예에 따라 구성된 전기 기능 열 전달 구조물을 갖는 반도체 디바이스 조립체를 보여주는 단면도이다.
도 7은 본 기술의 실시예에 따라 구성된 반도체 디바이스 조립체를 포함하는 시스템을 보여주는 개략도이다.
전기 기능 열 전달 구조물을 갖는 반도체 디바이스 조립체의 복수의 실시예의 특정 세부사항이 이하에서 기재된다. 일반적으로 용어 "반도체 디바이스"는 반도체 물질을 포함하는 솔리드-스테이트 디바이스를 지칭한다. 반도체 디바이스는, 예를 들어, 웨이퍼 또는 기판으로부터 싱귤레이션된 반도체 기판, 웨이퍼, 또는 다이를 포함할 수 있다. 개시 내용 전체에서, 반도체 디바이스는 일반적으로 반도체 다이의 맥락에서 기재되지만, 반도체 디바이스는 반도체 다이로 한정되지 않는다.
용어 "반도체 디바이스 패키지"는 하나 이상의 반도체 디바이스가 하나의 공통 패키지 내에 포함되는 배열을 지칭할 수 있다. 반도체 패키지는 적어도 하나의 반도체 디바이스를 부분적으로 또는 완전히 캡슐화하는 하우징 또는 케이스를 포함할 수 있다. 반도체 디바이스 패키지는 또한 하나 이상의 반도체 디바이스를 싣고 케이스에 부착되거나 그 밖의 다른 방식으로 포함되는 인터포저 기판을 포함할 수 있다. 용어 "반도체 디바이스 조립체"는 하나 이상의 반도체 디바이스의 조립체, 반도체 디바이스 패키지, 및/또는 기판(가령, 인터포저, 지지부, 또는 그 밖의 다른 적절한 기판)을 지칭할 수 있다. 반도체 디바이스 조립체는, 가령, 이산 패키지 형태, 스트립 또는 매트릭스 형태, 및/또는 웨이퍼 패널 형태로 제작될 수 있다. 본 명세서에서 사용될 때, 용어 "수직", "횡방향", "상부" 및 "하부"는 도면에서 나타난 배향을 고려할 때 반도체 디바이스 또는 디바이스 조립체 내에서의 특징부의 상대 방향 또는 위치를 지칭할 수 있다. 예를 들어, "상부" 또는 "최상부"가 각각 다른 특징부 또는 동일 특징부의 다른 부분보다 페이지의 상부에 더 가까운 또는 가장 가까운 위치의 특징부를 지칭할 수 있다. 그러나 이들 용어는, 상부/하부, 위/아래, 위에/아래에, 위로/아래로, 및 좌/우가 배향에 따라 변경될 수 있는 그 밖의 다른 배향, 가령, 반전된 또는 기울어진 배향을 갖는 반도체 디바이스를 포함하도록 넓게 해석되어야 한다.
본 기술의 복수의 실시예가 제1 반도체 다이, 상기 제1 반도체 다이 상에 적층된 적어도 하나의 제2 반도체 다이, 및 전기 기능 열 전달 구조물(HTS)을 포함하는 반도체 디바이스 조립체와 관련된다. 제1 반도체 다이는, 베이스 영역 및 주변 영역을 갖는 장착 표면을 포함하고, 상기 주변 영역은 베이스 영역의 주변부 둘레에 뻗어 있다. 제2 반도체 다이는 베이스 영역에서 제1 반도체 다이에 전기적으로 연결되며, 전기 기능 HTS가 주변 영역에서 제1 반도체 다이에 전기적으로 연결된다. 전기 기능 HTS는 제1 반도체 다이의 주변 영역으로부터 열을 효율적으로 전달하고 또한 반도체 다이 조립체를 동작시키는 데 유용한 전기 기능을 제공한다. 따라서, 본 기술에 따르는 반도체 디바이스 조립체의 복수의 실시예가, 전기 기능과 제1 반도체 다이의 주변 영역으로부터의 효율적인 열 전달 모두 공통 구성요소에 의해 수행되기 때문에 열 효율적인 적층된 다이 배열, 작은 패키지 크기, 및/또는 기능 구성요소에 대해 더 많은 공간을 제공할 것으로 기대된다.
도 1a 및 1b는 본 기술의 실시예에 따라 구성된 전기 기능 열 전달 구조를 갖는 반도체 디바이스 조립체(100)를 보여주는 단면도 및 부분 확대 단면도이다. 구체적으로, 도 1a는 제조가 완료된 후의 조립체(100)를 나타내는 단면도이고, 도 1b는 조립체(100)에 대한 제조 공정의 일부분을 나타내는 부분 확대도이다. 도 1a를 참조하면, 조립체(100)는 패키지 지지 기판(102)(가령, 인터포저), 지지 기판(102)에 장착되는 제1 반도체 다이(104), 및 제1 다이(104)에 장착된(도면 부호(106a-d)로 개별적으로 식별된) 복수의 제2 반도체 다이(106)를 포함한다. 제1 다이(104)는 베이스 영역(108) 및 주변 영역(110)(해당 분야의 통상의 기술자에게 "포치(porch)" 또는 "쉘프(shelf)라고 알려짐)을 갖는 장착 표면(107)을 포함한다. 제2 다이(106)는 제1 다이(104)의 베이스 영역(108) 상에 스택(112)("다이 스택(112)")으로 배열된다.
도 1a 및 1b의 도시된 실시예가 4개의 개별 제2 다이(106a-d)를 갖는 다이 스택(112)을 포함하지만, 본 기술의 그 밖의 다른 실시예는 더 많거나 더 적은 제2 다이(106)를 포함할 수 있다. 예를 들어, 복수의 실시예에서, 단 하나의 제2 반도체 다이(106)가 제1 반도체 다이(104)에 장착된다. 또 다른 실시예에서, 2개, 3개, 5개, 6개 또는 그 이상의 제2 반도체 다이(106)가 제1 반도체 다이(104) 상에 다이 스택으로 배열될 수 있다.
조립체(100)는 캡 부분(116) 및 벽 부분(118)을 갖는 열 전도성 케이스 또는 리드(114)를 더 포함한다. 도시된 실시예에서, 캡 부분(116)은 제1 본드 물질(120a)(가령, 접착제)을 통해 벽 부분(118)에 본딩된다. 또 다른 실시예에서, 리드(lid)(114)가 연속 구성요소일 수 있으며, 이때 캡 부분(116)이 벽 부분(118)과 일체 형성될 수 있다. 벽 부분(118)은 캡 부분(116)으로부터 수직으로 뻗어 있고 제2 본드 물질(120b)(가령, 접착제)에 의해 지지 기판(102)에 부착될 수 있다. 보호 커버를 제공하는 것에 추가로, 리드(114)가 반도체 다이(104 및 106)로부터 열 에너지를 흡수 및 분산시키기 위한 열 확산기(heat spreader)로서 역할 할 수 있다. 따라서 리드(114)는 열 전도성 물질, 가령, 높은 열 전도율을 갖는 니켈(Ni), 구리(Cu), 알루미늄(Al), 세라믹 물질(가령, 알루미늄 니트라이드), 및/또는 그 밖의 다른 적절한 열 전도 물질로부터 만들어질 수 있다.
일부 실시예에서, 제1 본드 물질(120a) 및/또는 제2 본드 물질(120b)은 표면 접합부(가령, 다이 표면과 열 확산기 사이)에서 열 접촉 전도성을 증가시키도록 설계된 종래 기술에서 "열 계면 물질(thermal interface material)", 즉, "TIM"이라 알려진 것으로 만들어질 수 있다. TIM은 전도성 물질(가령, 탄소 나노-튜브, 솔더 물질, 다이아몬드형 카본(DLC) 등)뿐 아니라 상-변화 물질로 도핑되는 실리콘계 기름, 겔, 또는 접착제를 포함할 수 있다. 또 다른 실시예에서, 제1 본드 물질(120a) 및/또는 제2 본드 물질(120b)은 그 밖의 다른 적절한 물질, 가령, 금속(가령, 구리) 및/또는 그 밖의 다른 적절한 열 전도성 물질을 포함할 수 있다.
제1 및/또는 제2 반도체 다이(104 및 106) 중 일부 또는 전부가 유전체 언더필 물질(121)에 적어도 부분적으로 캡슐화될 수 있다. 언더필 물질(121)은 일부 또는 모든 다이 주위에 및/또는 사이에 증착되거나 그 밖의 다른 방식으로 형성되어, 다이와의 기계적 연결을 개선하거나 및/또는 전도성 특징부 및/또는 구조물(가령, 인터커넥트) 간 전기적 절연을 제공할 수 있다. 언더필 물질(121)은 비전도성 에폭시 페이스트, 모세관 언더필, 비전도성 필름, 몰딩된 언더필이거나 및/또는 그 밖의 다른 적합한 전기 절연 물질을 포함할 수 있다. 복수의 실시예에서, 언더필 물질(121)은 이의 열 전도율을 기초로 선택되어, 조립체(100)의 다이를 통한 열 분산을 개선할 수 있다. 일부 실시예에서, 언더필 물질(121)이 제1 본드 물질(120a) 및/또는 제2 본드 물질(120b)을 대신하여 사용되어, 리드(114)를 최상부 반도체 다이(106d)에 부착할 수 있다.
제1 및 제2 다이(104 및 106)가 다양한 유형의 반도체 구성요소 및 기능 특징부, 가령, 동적 랜덤-액세스 메모리(DRAM), 정적 랜덤-액세스 메모리(SRAM), 플래시 메모리, 그 밖의 다른 형태의 집적 회로 메모리, 처리 회로, 이미징 구성요소, 및/또는 그 밖의 다른 반도체 특징부를 포함할 수 있다. 다양한 실시예에서, 예를 들어, 조립체(100)는, 적층된 제2 다이(106)가 DRAM 다이 또는 데이터 저장을 제공하는 그 밖의 다른 메모리 다이이고 제1 다이(104)는 HMC 내에서 메모리 제어(가령, DRAM 제어)를 제공하는 고속 로직 다이인 하이브리드 메모리 큐브(HMC)로서 구성될 수 있다. 또 다른 실시예에서, 제1 및 제2 다이(104 및 106)는 그 밖의 다른 반도체 구성요소를 포함하거나 및/또는 다이 스택(112)의 개별 제2 다이(106)의 반도체 구성요소가 상이할 수 있다. 도 1a에 도시된 실시예에서, 제1 다이(104)는 서로 및/또는 제1 다이(104) 내 타 회로 및/또는 구성요소에 전기적으로 연결될 수 있는 복수의 집적 회로(122)(제1 집적 회로(122a), 제2 집적 회로(122b), 및 제3 집적 회로(122c)라고 개별적으로 식별됨)를 포함한다. 덧붙여, 이하에서 더 상세히 기재될 바와 같이, 집적 회로(122)는 제1 다이(104) 외부인 회로 구성요소를 포함하는 연관 회로의 일부일 수 있다.
제1 및 제2 다이(104 및 106)는 패키지 지지 기판(102)에 전기 연결될 수 있고 복수의 전기 전도성 요소(124)(가령, 구리 필라, 솔더 범프, 및/또는 그 밖의 다른 전도성 특징부)에 의해 서로 전기적으로 연결될 수 있다. 덧붙여, 제1 및 제2 다이(104 및 106) 각각은 전도성 요소(124)에 대향하는 면들 상에서 연결되는 복수의 관통 실리콘 비아(TSV)(126)를 포함할 수 있다. 전기 통신에 추가로, 전도성 요소(124) 및 TSV(126)가 다이 스택(112)으로부터 적어도 수직으로 그리고 리드(114)를 향해 열을 전달한다. 일부 실시예에서, 조립체(100)는 제1 및 제2 다이(104 및 106) 사이 틈새에 위치하는 복수의 열 전도성 요소 또는 "더미 요소(dummy element)"(도시되지 않음)를 더 포함하여, 다이 스택(112)을 통한 열 전달을 더 촉진시킬 수 있다. 이러한 더미 요소는 제1 및 제2 다이(104 및 106)의 기능 회로에 전기적으로 연결되지 않는다는 점을 제외하고, 전도성 요소(124) 및/또는 TSV(126)와 구조 및 조성에서 적어도 일반적으로 유사할 수 있다.
조립체(100)는 제1 다이(104)의 주변 영역(110)에 장착된 (제1 HTS(128a) 및 제2 HTS(128b)로서 개별적으로 식별된) 복수의 전기 기능 열 전달 구조(HTS)(128)를 포함한다. 복수의 실시예에서, 집적 회로(122) 중 하나 이상이 동작 동안 비교적 많은 열을 생성하는 연관된 회로의 일부, 가령, 직렬/병렬(SERDES) 회로일 수 있다. HTS(128)는 집적 회로(122)와 연관된 회로의 적어도 일부분을 형성하는 하나 이상의 전자 구성요소를 형성할 수 있다. 도 1a의 도시된 실시예에서, 예를 들어, HTS(128)는 제1 다이(104) 상 본드 패드(132)와 HTS(128) 간 전도성 요소(134)를 통해 집적 회로(122)(및/또는 제1 다이(104) 내 또 다른 집적 회로 또는 구성요소)에 전기적으로 연결될 수 있는 커패시터(130)를 포함한다.
복수의 실시예에서, HTS(128)는 희망 전기 속성을 제공하도록 선택된 물질을 포함할 수 있다. 예를 들어, HTS(128)는 실리콘의 복수의 볼륨(가령, 층)으로부터 형성된 적층 구성요소일 수 있다. 일부 실시예에서, 개별 실리콘 볼륨이 약 110　fF/μm2의 커패시턴스를 제공할 수 있고 개별 HTS(128)는 약 2 mm x 13 mm의 풋프린트를 가질 수 있다. 특정 실시예에서, HTS는 약 20 μF의 전체 커패시턴스에 대응하는 실리콘류의 8개의 이러한 볼륨을 포함할 수 있다. 또 다른 실시예에서, HTS(128)는 2 mm x 13　mm보다 크거나 작은 그 밖의 다른 치수, 및 20 μF보다 크거나 작은 전체 커패시턴스를 포함할 수 있다. 동작 중에, HTS(128)에 의해 제공되는 커패시턴스가, 다른 경우라면 조립체(100)의 그 밖의 다른 구성요소에 부착되거나 그 내부에 위치하는(가령, 기판(102)에 부착되거나 제1 다이(104) 내에 위치하는) 커패시터에 의해 생성될 비교적 상당한 열을 발생시킬 수 있다.
도 1a에 도시된 바와 같이, HTS(128)는 리드(114)에 인접하게 위치한다. 구체적으로, HTS(128)는 다이 스택(112)과 리드(114)의 벽 부분(118) 사이에서 횡방향으로 그리고 제1 반도체 다이(104)로부터 수직으로 캡 부분(116)까지 뻗어 있다. 따라서, HTS(128)가 생성하는 열은 리드(114)로 쉽게 전달될 수 있고, 따라서 리드(114) 외부 환경 또는 구성요소에 전달될 수 있다. HTS(128)에서 리드(114)로의 열 전달은 조립체(100)의 동작 온도를 상당히 감소시킬 수 있다. 구체적으로, 기판(102) 상 또는 제1 다이(104) 내에 위치하는 구성요소에 비교할 때, HTS(128)는 열을 캡 부분(116) 및 벽 부분(118)으로 빠르게 전달한다. 복수의 실시예에서, HTS(128)는 리드(114)와 직접 접촉할 수 있다. 또 다른 실시예에서, 필러 물질 및/또는 그 밖의 다른 구성요소 또는 물질이 HTS(128)와 리드(114) 사이에 있을 수 있다(가령, 제1 본드 물질(120a)). 이러한 중간 물질을 갖는 실시예에서, HTS(128)가 리드(114)에 비교적 가깝게 유지되거나, 및/또는 리드(114)와 간접적으로 접촉하여, HTS(128)로부터 리드(114)로의 높은 열 전달율을 유지할 수 있다. 예를 들어, 적절한 열 전도율을 포함하도록 중간 물질이 선택될 수 있다(가령, TIM).
열 효율에 추가로, 본 기술의 실시예가 작은 패키지 크기를 가능하게 하거나 및/또는 기능적 구성요소에 대해 이용 가능한 공간을 증가시킬 수 있다. 예를 들어, 기존 반도체 패키지에서, 다양한 전기 디바이스 또는 구성요소가 종종, 적층된 다이에 인접하여 연관된 패키지 기판 상에 집적되거나 장착된다(가령, 표면 장착된 디바이스 또는 집적된 수동 디바이스). 이러한 배열은 베이스 다이의 풋프린트 외부의 이용 가능한 공간을 갖는 패키지 기판을 필요로 하고, 따라서 더 큰 전체 디바이스를 필요로 한다. 본 명세서에 개시된 HTS(128)는, 다른 경우라면 조립체(100)의 전기 기능에 직접 기여하지 않는 필러 물질 또는 그 밖의 다른 비전기 구성요소 또는 특징부(가령, 수동 열 구성요소)가 차지할 조립체(100)의 일부분에서 다이 스택(112)에 인접하게 위치할 수 있다. 따라서 HTS(128) 내에 전기 구성요소 및 기능을 포함시키는 것이 다른 경우라면 패키지 기판 상에 위치할 전기 디바이스 또는 구성요소를 없앨 수 있다. 이는 작은 패키지 크기, 및/또는 더 크거나 추가 구성요소를 위한 추가 공간을 야기할 수 있으며, 이는 더 우수한 성능과 기능(가령, 더 큰 제1 다이(104))을 제공한다.
도 1b의 부분 확대도가 조립체(100)를 위한 제조 공정의 일부분을 도시한다. 구체적으로, 제2 다이(106) 및 HTS(128)가 개별적으로 제조되고 그 후 제1 다이(104)에 부착될 수 있다. 도 1a 및 1b를 함께 참조하면, HTS(128)가 다이 스택(112)의 최상부 표면의 높이에 대응하는 높이 h1를 가진다(가령, 개별 제2 다이(106)의 높이 h2의 합에 이들 사이의 전도성 요소(124)를 더한 값과 동일한 높이). 따라서, 조립될 때, 리드(114)의 캡 부분(116)이 제2 다이(106d)의 최상부 표면 및 HTS(128) 중 하나 이상과 열적으로 연결될 수 있다. 도 1a에 도시된 바와 같이, 캡 부분(116)은 제1 본드 물질(120a)을 통해(및/또는 또 다른 대안적인 또는 추가적인 중간 물질을 통해) HTS(128) 중 하나 이상과 간접적으로 접촉한다. 또 다른 실시예에서, 캡 부분(116)은 HTS(128) 중 하나 이상과 간접적으로 접촉할 수 있다. 캡 부분(116)이 HTS(128)과 직접적으로 접촉하는지 또는 간접적으로 접촉하는지, 또는 그 밖의 다른 방식으로 HTS(128)에 충분히 가까운지에 무관하게, 캡 부분(116)에 대한 HTS(128)의 근접성이 조립체(100) 밖으로의 비교적 실질적인 열 전달을 제공할 수 있다.
도 1a 및 1b의 도시된 실시예가 제1 반도체 다이(104)에 장착된 HTS(128)를 포함하더라도, 그 밖의 다른 실시예가 그 밖의 다른 구성요소에 장착된 HTS(128)를 포함할 수 있다. 예를 들어, 복수의 실시예에서, HTS(128)가 기판(102)에 장착될 수 있다. 이들 실시예 중 일부에서, HTS(128)는 기판(102)으로부터 캡 부분(116)으로, 그리고 제1 다이(104) 및 제2 다이(106)로부터 벽 부분(118)으로 뻗어 있을 수 있다. 덧붙여, 이들 실시예 중 다수가 HTS(128)와 제1 다이(104) 및/또는 제2 다이(106) 간 전기적 연결을 제공하기 위해 재배선 층 또는 기판(102) 내 그 밖의 다른 전기 구성요소 또는 회로를 포함할 수 있다.
도 2는 도 1a의 라인(2-2)을 따라 청구항 1의 반도체 디바이스 조립체(100)의 평면도이다. 베이스 영역(108)은 제1 반도체 다이(104)의 장착 표면(202)의 대부분을 차지하고 제2 반도체 다이(106)의 풋프린트에 대응할 수 있는 경계부 또는 주변부(204)에 의해 적어도 부분적으로 묘사된다(도 1a 및 1b). 주변 영역(110)은 주변부(204) 둘레에 뻗어 있고, 본드 패드(132)는 베이스 영역(108)과 주변 영역(110) 모두 내에 위치한다. 도 1a 및 1b의 단면도에 도시된 바와 같이, 제1 HTS(128a) 및 제2 HTS(128b)는 제2 다이(106)의 2개의 대향하는 면 상에 위치한다. 그러나 추가 HTS(128)가 제2 다이(106)의 추가 면에 인접하게 위치할 수 있음이 이해되어야 한다. 예를 들어, 제1 다이(104)는 추가 HTS(128)를 제2 다이(106)의 다른 대향하는 면에 인접한 추가 HTS(128)를 장착하기 위한 추가 본드 패드(206)(점선으로 도시됨)를 포함할 수 있다. 이러한 실시예에서, 추가 HTS(128)는 추가 본드 패드(206)를 통해 집적 회로(122) 또는 제1 반도체 다이(104) 내 그 밖의 다른 구성요소 또는 회로에 전기적으로 연결될 수 있다. 복수의 실시예에서, 베이스 영역(108)은 도 2에 도시된 것보다 큰 장착 표면(202)의 부분을 차지할 수 있다. 예를 들어, 주변 영역(110)은 기저 영역(108)의 2개의 대향하는 면 상에 뻗어 있을 수 있고, 베이스 영역(108)은 도 2에 도시된 추가 본드 패드(206)가 차지하는 장착 표면(202)의 적어도 일부분을 통해 뻗어 있을 수 있다. 이러한 실시예에서, 주변부(204)의 각각의 대향하는 부분을 따라 동축으로 뻗어 있는 2개의 경계 라인에 의해 베이스 영역(108)은 주변 영역(110)으로부터 묘사될 수 있다.
도 3a 및 3b는 본 기술의 하나의 실시예에 따라 반도체 웨이퍼(300)로부터 절단된 열 전달 구조물(128)의 평면도이다. 웨이퍼(300)는 종래 기술에서 알려진 다양한 기법(가령, 물리 기상 증착, 화학 기상 증착, 리소그래피, 에칭 등)을 통해 제조될 수 있다. 제조는 반도체 물질(가령, 실리콘)의 복수의 볼륨(가령, 층)의 증착을 포함하여 HTS(128)의 볼륨을 형성할 수 있다. 덧붙여, 제조는 다양한 반도체 제조 기법을 통한, 인터커넥트, 본드 패드(132), 관통 실리콘 비아(TSV), 및/또는 그 밖의 다른 특징부의 형성을 포함할 수 있다. 웨이퍼(300)의 형성 후에, HTS(128)는 가령, 다이싱을 통해 웨이퍼(300)로부터 싱귤레이션될 수 있다.
도 3a에 도시된 웨이퍼(300)는 실측 비율로 그려지지 않았고, 가령, 300mm의 지름을 포함할 수 있다. (역시 실측 비율로 그려지지 않은) 개별 HTS(128)가 연관된 디바이스 조립체의 특정 설계 요건에 대해 커스텀화될 수 있는 다양한 크기를 갖도록 제조될 수 있다. 예를 들어, 일부 실시예에서 개별 HTS(128)는 2 mm x 13 mm의 풋프린트를 포함할 수 있다. 웨이퍼(300)에 비교할 때 HTS(128)의 비교적 작은 크기가 단일 웨이퍼(300)로부터 많은 수의 HTS(128)의 생성을 제공할 수 있다. 하나의 실시예에서, 예를 들어, 단일 300 mm의 웨이퍼가 대략 2000개의 개별 HTS(128)를 생산할 수 있다.
도 3b에 도시된 바와 같이, 개별 HTS(128)가 복수의 본드 패드(132)를 포함할 수 있다. 본드 패드(132)는 다양한 방식으로 배열될 수 있고, 연관된 HTS(128)의 하나 이상의 전기 구성요소로의 전기적 연결을 제공할 수 있다. 도시된 실시예에서, HTS(128)는 장착 표면(302)을 따라 이격된 11쌍의 본드 패드(132)를 포함한다. 이하에서 더 상세히 기재되는 바와 같이, 각각의 개별 본드 패드 쌍이 연관된 HTS(128)의 개별 전기 구성요소와 연관될 수 있다. 덧붙여, 도 2 및 도 3b를 비교함으로써 나타날 수 있듯이, HTS(128)의 본드 패드(132)가 제1 반도체 다이(104) 상의 본드 패드(132)와 정렬되어, HTS(128)를 제1 반도체 다이(104)로 전기적으로 연결할 수 있다. 구체적으로, HTS(128)의 본드 패드(132)가 (도 1a에 도시된 바와 같은) 제1 반도체 다이(104)의 본드 패드(132)와 중첩될 하나의 어레이로 배열된다.
도 4a는 본 기술에 따라 도 3b의 라인 4A-4A를 따라 HTS(128)의 실시예의 단면도이다. 도시된 실시예에서, HTS(128)는 커패시터(404)를 형성하는 복수의 전기 기능 볼륨 또는 층(402)을 포함한다. 구체적으로, HTS(128)는 실리콘(402)의 8개의 수직 적층된 볼륨을 포함한다. 복수의 실시예에서, 볼륨(402)은 하나 이상의 도핑된 또는 비도핑된 영역을 포함할 수 있다. 하나의 실시예에서, 도 4a에 도시된 바와 같이, 볼륨(402) 중 하나 이상이 바로 인접한 볼륨(402)과 직접 접촉할 수 있다. 또 다른 실시예에서, 에어 갭 또는 중간 물질(가령, 유전체 물질)이 하나 이상의 인접한 볼륨(402) 사이에 위치할 수 있다. HTS(128)는 제1 전도성 물질(408a)(가령, 금속) 및 상기 제1 전도성 물질(408a)의 일부분을 볼륨(402)으로부터 전기적으로 절연하는 절연 및 유전 물질(410)을 갖는 관통 실리콘 비아(TSV)(406)를 더 포함한다. HTS(128)는 제1 전도성 물질(408a)과 이격된 제2 전도성 물질(408b)을 더 포함할 수 있으며, 이때 볼륨(402) 중 적어도 일부분이 제1 및 제2 전도성 물질(408a와 408b) 사이에 위치한다. 제1 전도성 물질(408a) 및 제2 전도성 물질(408b)이 대응하는 본드 패드(132)에 전기적으로 연결된다. 제1 전도성 물질(408a)은 최상부 볼륨(402)의 일부분을 통해 뻗어 있다. 동작할 때, 볼륨(402)(및/또는 임의의 갭 또는 중간 물질)이 최상부 볼륨(402) 내 제1 전도성 물질(408a)과 최하부 볼륨(402) 내 제2 전도성 물질(408b) 사이의 경로를 따르는 커패시턴스를 제공한다.
도 4b는 본 기술의 또 다른 실시예에 따라 구성된 전기 기능 열 전달 구조물(HTS)(420)을 도시하는 단면도이다. 도 4a와 유사하게, 도 4b의 단면도가 도 3b의 라인 4A-4A의 것에 대응하는 라인을 따르는 HTS(420)를 도시한다. HTS(420)는 실리콘(422)의 8개의 수직 적층된 볼륨, 본드 패드(424), 제1 전도성 물질(426a), 제2 전도성 물질(426b), 및 유전체 물질(428)을 포함한다. 동작 중에, 볼륨(422) 및/또는 유전체 물질(428)이 제1 전도성 물질(426a)과 제2 전도성 물질(426b) 사이에 커패시턴스를 제공할 수 있다.
복수의 실시예에서, 개별 HTS(128 또는 420)의 개별 전기 기능 요소, 구성요소 또는 구조물이 하나 이상의 전기적 장벽을 통해 서로 전기적으로 절연될 수 있다. 예를 들어, 에칭 또는 그 밖의 다른 종래 기술에서 알려진 기법을 통해 HTS(128 또는 420) 내에서 인접한 커패시터 및/또는 그 밖의 다른 전기 기능 구성요소 사이에 수직 장벽이 생성될 수 있다. 예를 들어, 도 3b에 도시된 HTS(128)가 인접한 전기 기능 구성요소들 사이에 위치하는 10개의 수직 장벽을 통해 이격된 11개의 전기 기능 구성요소(각각은 대응하는 본드 패드(132)의 쌍을 가짐)를 포함할 수 있다.
도 5 및 6은 본 기술의 실시예에 따라 구성된 전기 기능 열 전달 구조물(HTS)을 각각 갖는 반도체 디바이스 조립체(500 및 600)의 단면도이다. 도 5의 도시된 실시예에서, 조립체(500)는 도 1a 및 1b와 관련하여 상기에서 언급된 조립체(100) 내 대응하는 구성요소와 적어도 일반적으로 유사한 다양한 구성요소를 포함한다. 예를 들어, 조립체(500)는 지지 기판(502), 제1 반도체 다이(504), 복수의 제2 반도체 다이(506), 및 캡 부분(510) 및 벽 부분(512)을 갖는 리드(508)를 포함한다. 덧붙여, 조립체(500)는 제1 전기 기능 열 전달 구조물(HTS)(514a) 및 제2 HTS(514b)를 포함한다. 제1 HTS(514a) 및 제2 HTS(514b)는 하나 이상의 커패시터(516)(개략적으로 도시됨) 또는 그 밖의 다른 전기 기능 구성요소, 가령, 저항기(518)(또한 개략적으로 도시됨)를 형성하는 복수의 수직 적층된 실리콘의 볼륨을 포함하는 HTS(128 및 420)와 적어도 일반적으로 유사한 복수의 특징부를 포함할 수 있다. 그러나 연관된 HTS의 공통 면 상에 본드 패드를 갖는 것보다, HTS(514)는 대향하는 면 상에 본드 패드(520)를 가짐으로써, 제1 다이(504) 내 회로와 조립체(500) 외부의 회로(가령, 조립체(500)에 장착될 수 있는 또 다른 조립체 내 회로) 간 연결을 제공할 수 있다. 이들 특징부를 갖는 일부 실시예에서, 리드(508)는 전기적으로 기능할 수 있거나 전기적으로 기능하는 회로를 가질 수 있다.
제2 HTS(514b)는 HTS(128, 420 및 514a)의 것과 적어도 일반적으로 유사한 방식으로 물질의 하나 이상의 볼륨으로부터 형성될 수 있다. 예를 들어, 제2 HTS(514b)는 물질의 복수의 수직으로 적층된 볼륨을 포함할 수 있다. 그러나, 용량성 구성요소를 형성하는 대신, 하나 이상의 물질이 저항성 구성요소를 형성할 수 있다. 하나의 실시예에서, 예를 들어, 하나 이상의 물질은 폴리실리콘류 저항기를 포함할 수 있다.
조립체(500)의 경우처럼, 조립체(600)는 도 1a 및 1b와 관련하여 앞서 기재된 조립체(100) 내 대응하는 구성요소와 적어도 일반적으로 유사한 다양한 구성요소를 더 포함한다. 예를 들어, 조립체(600)는 지지 기판(602), 제1 반도체 다이(604), 복수의 제2 반도체 다이(606), 및 캡 부분(610) 및 벽 부분(612)을 갖는 리드(608)를 포함한다. 덧붙여, 조립체(600)는 제1 전기 기능 열 전달 구조물(HTS)(614a) 및 제2 HTS(614b)를 포함한다. 제2 HTS(614b)는 앞서 언급된 HTS(128)와 실질적으로 유사할 수 있으며 커패시터(616)(개략적으로 도시됨)를 포함할 수 있다. 제1 HTS(614a)는 다이오드(618)(또한 개략적으로 도시됨)를 포함할 수 있다.
도 5와 관련하여 앞서 언급된 제1 HTS(514a)와 유사하게, 제1 HTS(614a)는 조립체(600) 외부의 회로에 전기적으로 연결된 본드 패드(622)를 더 포함할 수 있다. 이와 달리, 제2 HTS(614b)는 조립체(600) 내에서(가령, 제1 반도체 다이(604) 내에서) 하나 이상의 회로에 전기적으로 연결된 본드 패드(624)를 포함한다. 따라서, 제1 HTS(614a) 및 제2 HTS(614b)가 내부와 외부 전기 연결 모두를 제공할 수 있다. 덧붙여, 여러 실시예에서, 본 기술에 따라 구성된 개별 HTS가 내부 및 외부 전기 연결을 제공하는 본드 패드를 포함할 수 있다. 예를 들어, 개별 HTS는 HTS 내 제1 전기 기능 구성요소에 연결되는 공통 면 상의 한 쌍의 본드 패드, 및 제2 전기 기능 구성요소에 연결되는 대향하는 면 상의 한 쌍의 본드 패드를 포함할 수 있다. 덧붙여, 여러 실시예에서, HTS는 동일한 개별 HTS 내에서 둘 이상의 다양한 전기 구성요소(가령, 커패시터 및 저항기, 다이오드 및 커패시터 등)를 포함할 수 있다.
도 1a-6을 참조하여 앞서 기재된 적층된 반도체 디바이스 조립체 중 임의의 하나가 무수한 더 큰 및/도는 더 복잡한 시스템에 포함될 수 있으며, 이 시스템의 대표적인 예시로는 도 7에 개략적으로 나타난 시스템(700)이다. 시스템(700)은 반도체 디바이스 조립체(702), 전원(704), 드라이버(706), 프로세서(708), 및/또는 그 밖의 다른 서브시스템 또는 구성요소(710)를 포함할 수 있다. 반도체 디바이스 조립체(702)는 도 1a-6을 참조하여 앞서 기재된 반도체 디바이스 조립체(100, 500 및 600)의 것과 일반적으로 유사한 특징부를 포함할 수 있고, 따라서 열 분산을 향상시킬 수 있는 다양한 HTS를 포함할 수 있다. 최종 시스템(700)은 다양한 기능, 가령, 메모리 저장소, 데이터 처리, 및/또는 그 밖의 다른 적합한 기능 중 임의의 것을 수행할 수 있다. 따라서, 대표적인 시스템(700)은, 비제한적으로, 핸드-헬드 디바이스(가령, 모바일 전화기, 태블릿, 디지털 판독기, 및 디지털 오디오 플레이어), 컴퓨터, 차량, 가전기기 및 그 밖의 다른 제품을 포함할 수 있다. 시스템(700)의 구성요소는 단일 유닛에 하우징되거나 복수의, 상호연결된 유닛들 간에 (가령, 통신 네트워크를 통해) 분산될 수 있다. 시스템(700)의 구성요소들은 원격 디바이스 및 다양한 컴퓨터 판독형 매체 중 임의의 것을 더 포함할 수 있다.
상기에서, 기술의 특정 실시예가 본 명세서에 설명 목적으로 기재되었고, 다양한 수정이 본 개시내용의 범위 내에서 이뤄질 수 있음을 알 것이다. 덧붙여, 도면에 도시된 다양한 요소 및 특징부가 실측 비율로 그려지지 않을 수 있으며, 본 개시의 다양한 실시예가 도면에서 도시된 것이 아닌 다른 구조를 포함할 수 있고 분명히 도면에 도시된 구조에 한정되지 않는다. 또한, HTS의 실시예 중 다수가 HMC에 대해 기재되었지만, 다른 실시예에서 HTS는 그 밖의 다른 메모리 디바이스 또는 그 밖의 다른 유형의 적층된 다이 조립체와 함께 사용되도록 구성될 수 있다. 덧붙여, 특정 실시예의 맥락에서 기재된 새로운 기술의 특정 양태가 또한 그 밖의 다른 실시예에서 조합되거나 삭제될 수도 있다. 덧붙여, 새 기술의 특정 실시예와 연관된 이점이 이들 실시예의 맥락에서 기재되었지만, 그 밖의 다른 실시예가 또한 이러한 이점을 보일 수도 있으며 본 기술의 범위 내에 속하는 모든 실시예가 반드시 이러한 이점을 나타낼 필요는 없다. 따라서, 본 개시 내용 및 연관 기술이 본 명세서에 명시적으로 도시되거나 기재되지 않은 그 밖의 다른 실시예를 포함할 수 있다.

Claims (20)

  1. 반도체 디바이스 조립체로서,
    베이스 영역 및 상기 베이스 영역에 인접한 주변 영역을 갖는 장착 표면을 포함하는 제1 반도체 다이,
    베이스 영역에서 제1 반도체 다이에 전기적으로 연결되는 적어도 하나의 제2 반도체 다이, 및
    주변 영역에서 제1 반도체 다이에 전기적으로 연결되는 전기 기능 열 전달 구조물(HTS)을 포함하며,
    실리콘의 복수의 볼륨, 제1 전도성 물질 및 상기 제1 전도성 물질로부터 이격된 제2 전도성 물질이 적어도 커패시터의 일부를 구성하도록 상기 HTS는 상기 커패시터를 형성하는 상기 실리콘의 복수의 볼륨, 상기 제1 전도성 물질 및 상기 제2 전도성 물질을 포함하는, 반도체 디바이스 조립체.
  2. 제1항에 있어서, 제1 반도체 다이는 집적 회로를 포함하고, 상기 HTS는 집적 회로에 전기적으로 연결되는, 반도체 디바이스 조립체.
  3. 제1항에 있어서, 캡 부분을 갖는 리드를 더 포함하고, HTS는 중간 물질을 통해 상기 캡 부분과 간접적으로 접촉하는, 반도체 디바이스 조립체.
  4. 제3항에 있어서, 리드는 벽 부분을 더 포함하고, HTS는 벽 부분에 근접하여 위치하는, 반도체 디바이스 조립체.
  5. 제1항에 있어서, HTS는 적층된 실리콘의 복수의 볼륨을 포함하는, 반도체 디바이스 조립체.
  6. 삭제
  7. 삭제
  8. 제1항에 있어서, 캡 부분 및 벽 부분을 갖는 리드를 더 포함하며, 적어도 하나의 제2 반도체 다이는 복수의 수직 적층된 제2 반도체 다이를 포함하고, HTS는 제1 반도체 다이와 캡 부분 사이에 위치하고 복수의 제2 반도체 다이와 벽 부분 사이에 위치하는, 반도체 디바이스 조립체.
  9. 반도체 디바이스 조립체로서,
    패키지 기판,
    패키지 기판에 장착되고 베이스 영역, 상기 베이스 영역에 인접한 주변 영역, 및 집적 회로를 갖는 반도체 다이,
    반도체 다이의 베이스 영역에 장착된 반도체 다이 스택,
    반도체 다이의 주변 영역에 장착되고 적어도 하나의 전기 구성요소를 포함하는 전기 기능 열 전달 구조물(HTS) - 전기 구성요소는 반도체 다이의 집적 회로에 전기적으로 연결됨 - , 및
    캡 부분 및 벽 부분을 포함하는 리드를 포함하며,
    상기 리드의 상기 벽 부분은 상기 패키지 기판에 장착되고, 상기 HTS는 상기 반도체 다이로부터 상기 리드의 상기 캡 부분까지 뻗어 상기 캡 부분에 접촉하는, 반도체 디바이스 조립체.
  10. 제9항에 있어서, 상기 리드는 상기 벽 부분을 통해 패키지 기판에 장착되는, 반도체 디바이스 조립체.
  11. 제10항에 있어서, HTS와 캡 부분 간 접촉은 직접 접촉인, 반도체 디바이스 조립체.
  12. 제10항에 있어서, HTS와 캡 부분 간 접촉은 중간 물질을 통한 간접 접촉인, 반도체 디바이스 조립체.
  13. 제9항에 있어서, 전기 구성요소는 커패시터이고, HTS는 커패시터에 의해 생성된 열을 리드로 전달하도록 위치하는, 반도체 디바이스 조립체.
  14. 제9항에 있어서, 전기 구성요소는 커패시터이고, HTS는 커패시터를 형성하는 실리콘의 복수의 볼륨을 포함하는, 반도체 디바이스 조립체.
  15. 제9항에 있어서, 전기 구성요소는 저항기인, 반도체 디바이스 조립체.
  16. 반도체 디바이스 조립체로서,
    지지 기판,
    지지 기판에 장착되는 제1 반도체 다이 - 상기 제1 반도체 다이는, 베이스 영역, 베이스 영역에 인접한 주변 영역, 제1 집적 회로, 및 제2 집적 회로를 포함함 - ,
    복수의 제2 반도체 다이를 포함하는 다이 스택 - 상기 다이 스택은 베이스 영역에서 제1 반도체 다이에 장착되고 제1 집적 회로에 전기적으로 연결됨 - ,
    주변 영역에 장착되고 제2 집적 회로에 전기적으로 연결되는 전기 기능 열 전달 구조물(HTS), 및
    캡 부분 및 벽 부분을 갖는 리드를 포함하며,
    상기 리드의 상기 벽 부분은 상기 지지 기판에 장착되고, 상기 HTS는 상기 제1 반도체 다이로부터 상기 리드의 상기 캡 부분까지 뻗어 상기 캡 부분에 접촉하는, 반도체 디바이스 조립체.
  17. 제16항에 있어서, HTS는 실리콘의 복수의 볼륨 및 적어도 한 쌍의 본드 패드를 포함하며, 본드 패드는 실리콘의 볼륨을 통해 적어도 부분적으로 형성된 용량성 전기 경로로의 전기적 연결을 제공하는, 반도체 디바이스 조립체.
  18. 제16항에 있어서, HTS는 커패시터를 형성하는 실리콘의 복수의 볼륨을 포함하는, 반도체 디바이스 조립체.
  19. 제16항에 있어서, HTS는 리드로 열을 전달하도록 위치하는, 반도체 디바이스 조립체.
  20. 제19항에 있어서, 상기 HTS는 중간 물질을 통해 리드와 간접적으로 접촉하는, 반도체 디바이스 조립체.
KR1020197025271A 2017-02-24 2018-01-29 전기 기능 열 전달 구조를 갖는 반도체 디바이스 조립체 KR102342689B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/442,392 US10199356B2 (en) 2017-02-24 2017-02-24 Semiconductor device assembles with electrically functional heat transfer structures
US15/442,392 2017-02-24
PCT/US2018/015661 WO2018156310A1 (en) 2017-02-24 2018-01-29 Semiconductor device assemblies with electrically functional heat transfer structures

Publications (2)

Publication Number Publication Date
KR20190103483A KR20190103483A (ko) 2019-09-04
KR102342689B1 true KR102342689B1 (ko) 2021-12-24

Family

ID=63246511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197025271A KR102342689B1 (ko) 2017-02-24 2018-01-29 전기 기능 열 전달 구조를 갖는 반도체 디바이스 조립체

Country Status (7)

Country Link
US (3) US10199356B2 (ko)
EP (1) EP3586359A4 (ko)
JP (1) JP6968207B2 (ko)
KR (1) KR102342689B1 (ko)
CN (1) CN110168718B (ko)
TW (1) TWI685930B (ko)
WO (1) WO2018156310A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199356B2 (en) * 2017-02-24 2019-02-05 Micron Technology, Inc. Semiconductor device assembles with electrically functional heat transfer structures
MY198778A (en) * 2017-06-29 2023-09-26 Intel Corp Packaged die stacks with stacked capacitors and methods of assembling same
US10461014B2 (en) * 2017-08-31 2019-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreading device and method
US10681814B2 (en) * 2017-09-08 2020-06-09 Kemet Electronics Corporation High density multi-component packages
JP6892360B2 (ja) * 2017-09-19 2021-06-23 キオクシア株式会社 半導体装置
US11594463B2 (en) * 2018-10-11 2023-02-28 Intel Corporation Substrate thermal layer for heat spreader connection
US10892250B2 (en) * 2018-12-21 2021-01-12 Powertech Technology Inc. Stacked package structure with encapsulation and redistribution layer and fabricating method thereof
US11552019B2 (en) * 2019-03-12 2023-01-10 Intel Corporation Substrate patch reconstitution options
KR20200140654A (ko) * 2019-06-07 2020-12-16 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US11004828B2 (en) * 2019-08-28 2021-05-11 Micron Technology, Inc. Methods and apparatus for integrated gang bonding and encapsulation of stacked microelectronic devices
JP2021052094A (ja) * 2019-09-25 2021-04-01 株式会社ミツバ ドライバ
TWI808292B (zh) * 2019-12-30 2023-07-11 聯華電子股份有限公司 半導體元件封裝結構
EP4091193A4 (en) * 2020-01-17 2024-03-20 Kemet Electronics Corporation COMPONENT ARRANGEMENTS AND EMBEDDINGS FOR HIGH DENSITY ELECTRONICS
US11291106B2 (en) * 2020-01-29 2022-03-29 Dell Products L.P. System and method for enhanced cooling
US11715720B2 (en) * 2020-09-11 2023-08-01 Navitas Semiconductor Limited Integrated half-bridge power converter
US11735544B2 (en) * 2021-01-13 2023-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages with stacked dies and methods of forming the same
KR20220112922A (ko) * 2021-02-05 2022-08-12 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판
TWI755281B (zh) * 2021-02-18 2022-02-11 創意電子股份有限公司 散熱結構、半導體封裝裝置及半導體封裝裝置之製造方法
US11961809B2 (en) * 2021-02-26 2024-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna apparatus and method
US11791233B1 (en) 2021-08-06 2023-10-17 Kepler Computing Inc. Ferroelectric or paraelectric memory and logic chiplet with thermal management in a multi-dimensional packaging
US20230055854A1 (en) * 2021-08-18 2023-02-23 Micron Technology, Inc. Hybrid metallic structures in stacked semiconductor devices and associated systems and methods
US20240186274A1 (en) * 2022-12-01 2024-06-06 Micron Technology, Inc. Techniques for thermal distribution in coupled semiconductor systems

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009229A (ja) 2000-06-20 2002-01-11 Seiko Epson Corp 半導体装置
JP2011513994A (ja) 2008-03-05 2011-04-28 ザイリンクス インコーポレイテッド 熱拡散抵抗を低減した半導体アセンブリおよびその製造方法
US20130119528A1 (en) 2011-11-14 2013-05-16 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
US20130341803A1 (en) 2012-06-25 2013-12-26 Bok Eng Cheah Method to enable controlled side chip interconnection for 3d integrated packaging system
US20140084445A1 (en) 2012-09-21 2014-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal Dissipation Through Seal Rings in 3DIC Structure
US20150279828A1 (en) * 2014-03-31 2015-10-01 Micron Technology, Inc. Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods
US20160013173A1 (en) * 2014-07-14 2016-01-14 Micron Technology, Inc. Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths
US20160218085A1 (en) * 2015-01-26 2016-07-28 Micron Technology, Inc. Semiconductor device packages with improved thermal management and related methods

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
KR100411811B1 (ko) 2001-04-02 2003-12-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
TW560018B (en) 2001-10-30 2003-11-01 Asia Pacific Microsystems Inc A wafer level packaged structure and method for manufacturing the same
SG111069A1 (en) 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
FR2854496B1 (fr) 2003-04-29 2005-09-16 St Microelectronics Sa Boitier semi-conducteur
US20050173807A1 (en) 2004-02-05 2005-08-11 Jianbai Zhu High density vertically stacked semiconductor device
JP2006073651A (ja) * 2004-08-31 2006-03-16 Fujitsu Ltd 半導体装置
KR100914552B1 (ko) 2005-07-25 2009-09-02 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 모듈
KR100743649B1 (ko) 2006-03-17 2007-07-27 주식회사 하이닉스반도체 멀티 칩 패키지
US8546929B2 (en) 2006-04-19 2013-10-01 Stats Chippac Ltd. Embedded integrated circuit package-on-package system
US7872356B2 (en) 2007-05-16 2011-01-18 Qualcomm Incorporated Die stacking system and method
KR20090006980A (ko) 2007-07-13 2009-01-16 삼성전기주식회사 웨이퍼 레벨의 이미지센서 모듈 및 그 제조방법, 그리고카메라 모듈
US8247893B2 (en) 2007-12-27 2012-08-21 Stats Chippac Ltd. Mountable integrated circuit package system with intra-stack encapsulation
US7750454B2 (en) 2008-03-27 2010-07-06 Stats Chippac Ltd. Stacked integrated circuit package system
US7928562B2 (en) * 2008-07-22 2011-04-19 International Business Machines Corporation Segmentation of a die stack for 3D packaging thermal management
US8618670B2 (en) 2008-08-15 2013-12-31 Qualcomm Incorporated Corrosion control of stacked integrated circuits
JP2010192561A (ja) * 2009-02-17 2010-09-02 Renesas Electronics Corp 半導体装置とその製造方法
US7964951B2 (en) 2009-03-16 2011-06-21 Ati Technologies Ulc Multi-die semiconductor package with heat spreader
JP5543125B2 (ja) 2009-04-08 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置および半導体装置の製造方法
WO2010138480A2 (en) 2009-05-26 2010-12-02 Rambus Inc. Stacked semiconductor device assembly
KR20110012675A (ko) 2009-07-31 2011-02-09 주식회사 하이닉스반도체 반도체 패키지 및 이를 이용한 스택 패키지
TWI474414B (zh) 2009-08-25 2015-02-21 Advanced Semiconductor Eng 可堆疊式半導體封裝結構及半導體製程
KR101069499B1 (ko) 2009-10-05 2011-09-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US8093714B2 (en) 2009-12-10 2012-01-10 Semtech Corporation Chip assembly with chip-scale packaging
US20110175218A1 (en) 2010-01-18 2011-07-21 Shiann-Ming Liou Package assembly having a semiconductor substrate
US8283776B2 (en) 2010-01-26 2012-10-09 Qualcomm Incorporated Microfabricated pillar fins for thermal management
KR101652831B1 (ko) * 2010-06-11 2016-08-31 삼성전자주식회사 열적 특성을 개선하는 패키지 온 패키지
US8299608B2 (en) * 2010-07-08 2012-10-30 International Business Machines Corporation Enhanced thermal management of 3-D stacked die packaging
US8674510B2 (en) * 2010-07-29 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit structure having improved power and thermal management
TWI445152B (zh) * 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
JP5573645B2 (ja) * 2010-12-15 2014-08-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
US8618619B1 (en) 2011-01-28 2013-12-31 Amkor Technology, Inc. Top port with interposer MEMS microphone package and method
US8587088B2 (en) * 2011-02-17 2013-11-19 Apple Inc. Side-mounted controller and methods for making the same
KR20110044963A (ko) * 2011-04-20 2011-05-03 앰코 테크놀로지 코리아 주식회사 Ｔｓｖ를 이용한 적층 칩 패키지
US8718550B2 (en) 2011-09-28 2014-05-06 Broadcom Corporation Interposer package structure for wireless communication element, thermal enhancement, and EMI shielding
US9269597B2 (en) 2013-01-23 2016-02-23 Microchip Technology Incorporated Open cavity plastic package
US8907472B2 (en) 2013-02-07 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC package comprising perforated foil sheet
US9041212B2 (en) * 2013-03-06 2015-05-26 Qualcomm Incorporated Thermal design and electrical routing for multiple stacked packages using through via insert (TVI)
US10032692B2 (en) * 2013-03-12 2018-07-24 Nvidia Corporation Semiconductor package structure
KR20150018099A (ko) * 2013-08-09 2015-02-23 에스케이하이닉스 주식회사 적층 반도체 장치
US9018040B2 (en) 2013-09-30 2015-04-28 International Business Machines Corporation Power distribution for 3D semiconductor package
US9147667B2 (en) * 2013-10-25 2015-09-29 Bridge Semiconductor Corporation Semiconductor device with face-to-face chips on interposer and method of manufacturing the same
US9318411B2 (en) * 2013-11-13 2016-04-19 Brodge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US9735082B2 (en) * 2013-12-04 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packaging with hot spot thermal management features
US9209154B2 (en) 2013-12-04 2015-12-08 Bridge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US9287240B2 (en) 2013-12-13 2016-03-15 Micron Technology, Inc. Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
KR101627244B1 (ko) 2013-12-24 2016-06-03 삼성전기주식회사 반도체 패키지
JP6335513B2 (ja) 2014-01-10 2018-05-30 新光電気工業株式会社 半導体装置、半導体装置の製造方法
CN104851812B (zh) * 2014-02-19 2017-10-20 钰桥半导体股份有限公司 半导体元件及其制作方法
US9437739B2 (en) * 2014-03-06 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Finfet seal ring
US10354984B2 (en) 2015-05-27 2019-07-16 Bridge Semiconductor Corporation Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US20150279431A1 (en) 2014-04-01 2015-10-01 Micron Technology, Inc. Stacked semiconductor die assemblies with partitioned logic and associated systems and methods
KR101403554B1 (ko) 2014-04-04 2014-06-09 (주)디에이치씨 열 방출 효율이 우수한 방열 유닛 탑재형 인쇄회로기판 및 그 적층 패키지
US9406626B2 (en) * 2014-05-16 2016-08-02 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method fabricating the same
US9443744B2 (en) 2014-07-14 2016-09-13 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated methods
JP2016100552A (ja) 2014-11-26 2016-05-30 ローム株式会社 半導体装置
US9875997B2 (en) 2014-12-16 2018-01-23 Qualcomm Incorporated Low profile reinforced package-on-package semiconductor device
US10242957B2 (en) 2015-02-27 2019-03-26 Qualcomm Incorporated Compartment shielding in flip-chip (FC) module
US9780079B2 (en) 2015-04-30 2017-10-03 Micron Technology, Inc. Semiconductor die assembly and methods of forming thermal paths
US9768149B2 (en) * 2015-05-19 2017-09-19 Micron Technology, Inc. Semiconductor device assembly with heat transfer structure formed from semiconductor material
US10283492B2 (en) * 2015-06-23 2019-05-07 Invensas Corporation Laminated interposers and packages with embedded trace interconnects
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US10163750B2 (en) * 2016-12-05 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure for heat dissipation
US10199356B2 (en) * 2017-02-24 2019-02-05 Micron Technology, Inc. Semiconductor device assembles with electrically functional heat transfer structures
US10090282B1 (en) 2017-06-13 2018-10-02 Micron Technology, Inc. Semiconductor device assemblies with lids including circuit elements
US10096576B1 (en) 2017-06-13 2018-10-09 Micron Technology, Inc. Semiconductor device assemblies with annular interposers

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009229A (ja) 2000-06-20 2002-01-11 Seiko Epson Corp 半導体装置
JP2011513994A (ja) 2008-03-05 2011-04-28 ザイリンクス インコーポレイテッド 熱拡散抵抗を低減した半導体アセンブリおよびその製造方法
US20130119528A1 (en) 2011-11-14 2013-05-16 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
US20130341803A1 (en) 2012-06-25 2013-12-26 Bok Eng Cheah Method to enable controlled side chip interconnection for 3d integrated packaging system
US20140084445A1 (en) 2012-09-21 2014-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal Dissipation Through Seal Rings in 3DIC Structure
US20150279828A1 (en) * 2014-03-31 2015-10-01 Micron Technology, Inc. Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods
US20160013173A1 (en) * 2014-07-14 2016-01-14 Micron Technology, Inc. Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths
US20160218085A1 (en) * 2015-01-26 2016-07-28 Micron Technology, Inc. Semiconductor device packages with improved thermal management and related methods

Also Published As

Publication number Publication date
TWI685930B (zh) 2020-02-21
JP6968207B2 (ja) 2021-11-17
JP2020508589A (ja) 2020-03-19
CN110168718B (zh) 2023-09-12
US20210327855A1 (en) 2021-10-21
TW201843782A (zh) 2018-12-16
US11715725B2 (en) 2023-08-01
US11063018B2 (en) 2021-07-13
WO2018156310A1 (en) 2018-08-30
KR20190103483A (ko) 2019-09-04
EP3586359A1 (en) 2020-01-01
CN110168718A (zh) 2019-08-23
US20180247915A1 (en) 2018-08-30
US10199356B2 (en) 2019-02-05
EP3586359A4 (en) 2020-12-23
US20190027467A1 (en) 2019-01-24

Similar Documents

Publication Publication Date Title
KR102342689B1 (ko) 전기 기능 열 전달 구조를 갖는 반도체 디바이스 조립체
US11688664B2 (en) Semiconductor device assembly with through-mold cooling channel formed in encapsulant
US10461059B2 (en) Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods
US9818625B2 (en) Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
US20130119528A1 (en) Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
CN107408546B (zh) 具有底部填充封围腔的半导体装置组合件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant