JP2013109551A - 電源制御装置及び電源制御方法 - Google Patents
電源制御装置及び電源制御方法 Download PDFInfo
- Publication number
- JP2013109551A JP2013109551A JP2011253541A JP2011253541A JP2013109551A JP 2013109551 A JP2013109551 A JP 2013109551A JP 2011253541 A JP2011253541 A JP 2011253541A JP 2011253541 A JP2011253541 A JP 2011253541A JP 2013109551 A JP2013109551 A JP 2013109551A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- information
- power
- order
- supply control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
【解決手段】電源制御装置は、複数の電源をオンする順番及びタイミングを規定したオン情報を記憶するレジスタ10と、レジスタ10に記憶されたオン情報を選択するMUX20と、MUX20により選択されたオン情報に基づいて複数の電源をオンする順番及びタイミングを制御する電源制御部30とを備える。
【選択図】図1
Description
第1の実施の形態に係る電源制御装置は、図1に示すように、複数の電源をオンする順番及びタイミングを規定したオン情報を記憶するレジスタ10等の記憶部(後述する。)と、レジスタ10に記憶されたオン情報を選択するMUX20等の選択部と、MUX20により選択されたオン情報に基づいて複数の電源をオンする順番及びタイミングを制御する電源制御部30とを備える。
ところで、複数の電源をオフする場合は、オンした順番及びタイミングと同じ順番及びタイミングでオフするが通常である。しかしながら、オンした順番及びタイミングと異なる順番及びタイミングでオフしたい場合もある。そこで、第2の実施の形態では、以下の構成を採用している。
上記のように、本発明は第1〜第2の実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
20…MUX(選択部)
30…電源制御部
41…電圧V1供給回路
42…電圧V2供給回路
43…電圧V3供給回路
Claims (9)
- 複数の電源をオンする順番及びタイミングを規定したオン情報を記憶する記憶部と、
前記記憶部に記憶されたオン情報を選択する選択部と、
前記選択部により選択されたオン情報に基づいて前記複数の電源をオンする順番及びタイミングを制御する電源制御部と
を備えることを特徴とする電源制御装置。 - 前記記憶部は、所定の環境条件又は動作条件と対応付けて複数のオン情報を記憶し、
前記選択部は、前記所定の環境条件又は動作条件が与えられると、その環境条件又は動作条件に対応するオン情報を選択することを特徴とする請求項1に記載の電源制御装置。 - 前記記憶部は、前記複数の電源に含まれる個々の電源に対応する領域毎に、オンする順番を意味する値を記憶することを特徴とする請求項1又は2に記載の電源制御装置。
- 前記記憶部は、オンする順番に対応する領域毎に、前記複数の電源に含まれる個々の電源を意味する値を記憶することを特徴とする請求項1又は2に記載の電源制御装置。
- 前記記憶部は、複数の電源をオンする順番を規定する領域に、当該電源を使用しない旨の情報を記憶することを特徴とする請求項3又は4に記載の電源制御装置。
- 前記記憶部は、n番目の電源をオンしてからn−1番目の電源をオンするまでの時間を意味する値を記憶することを特徴とする請求項1から5のいずれか一項に記載の電源制御装置。
- 前記電源制御部は、前記オン情報に規定されたタイミングに基づいて複数のオン信号を生成し、生成した複数のオン信号を前記オン情報に規定された順番に基づいて選択的に電圧供給回路に入力することを特徴とする請求項1から6のいずれか一項に記載の電源制御装置。
- 前記記憶部は、複数の電源をオフする順番及びタイミングを規定したオフ情報を記憶し、
前記選択部は、前記記憶部に記憶されたオフ情報を選択し、
前期電源制御部は、前記選択部により選択されたオフ情報に基づいて前記複数の電源をオフする順番及びタイミングを制御することを特徴とする請求項1から7のいずれか一項に記載の電源制御装置。 - 複数の電源をオンする順番及びタイミングを規定したオン情報を記憶する記憶工程と、
前記記憶工程で記憶されたオン情報を選択する選択工程と、
前記選択工程で選択されたオン情報に基づいて前記複数の電源をオンする順番及びタイミングを制御する電源制御工程と
を有することを特徴とする電源制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011253541A JP5876277B2 (ja) | 2011-11-21 | 2011-11-21 | 電源制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011253541A JP5876277B2 (ja) | 2011-11-21 | 2011-11-21 | 電源制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013109551A true JP2013109551A (ja) | 2013-06-06 |
JP5876277B2 JP5876277B2 (ja) | 2016-03-02 |
Family
ID=48706242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011253541A Expired - Fee Related JP5876277B2 (ja) | 2011-11-21 | 2011-11-21 | 電源制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5876277B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016045656A (ja) * | 2014-08-21 | 2016-04-04 | 京セラドキュメントソリューションズ株式会社 | 電源管理回路及びこれを備えた画像形成装置 |
KR20160097964A (ko) * | 2015-02-10 | 2016-08-18 | 엘지전자 주식회사 | 시퀀스 제어 장치 |
JP2016218525A (ja) * | 2015-05-14 | 2016-12-22 | ティアック株式会社 | 電源投入シーケンス制御装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10283081A (ja) * | 1997-04-09 | 1998-10-23 | Nec Home Electron Ltd | 情報処理システムおよびその運転方法並びに記憶媒体 |
JP2001236129A (ja) * | 2000-02-24 | 2001-08-31 | Nec Ibaraki Ltd | 直流電源装置および直流電源制御方法 |
JP2002251230A (ja) * | 2001-02-22 | 2002-09-06 | Nec Gumma Ltd | 電源オン/オフシーケンス制御装置 |
JP2004336893A (ja) * | 2003-05-08 | 2004-11-25 | Mitsubishi Electric Corp | 電源投入制御装置 |
JP2006204013A (ja) * | 2005-01-20 | 2006-08-03 | Nec Corp | 電源投入順序制御装置、方法及びプログラム |
JP2007066075A (ja) * | 2005-08-31 | 2007-03-15 | Nikon Corp | 起動/停止ロジック回路 |
WO2011036227A1 (en) * | 2009-09-23 | 2011-03-31 | St-Ericsson Sa | Power supply start-up mechanism, apparatus, and method for controlling activation of power supply circuits |
-
2011
- 2011-11-21 JP JP2011253541A patent/JP5876277B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10283081A (ja) * | 1997-04-09 | 1998-10-23 | Nec Home Electron Ltd | 情報処理システムおよびその運転方法並びに記憶媒体 |
JP2001236129A (ja) * | 2000-02-24 | 2001-08-31 | Nec Ibaraki Ltd | 直流電源装置および直流電源制御方法 |
JP2002251230A (ja) * | 2001-02-22 | 2002-09-06 | Nec Gumma Ltd | 電源オン/オフシーケンス制御装置 |
JP2004336893A (ja) * | 2003-05-08 | 2004-11-25 | Mitsubishi Electric Corp | 電源投入制御装置 |
JP2006204013A (ja) * | 2005-01-20 | 2006-08-03 | Nec Corp | 電源投入順序制御装置、方法及びプログラム |
JP2007066075A (ja) * | 2005-08-31 | 2007-03-15 | Nikon Corp | 起動/停止ロジック回路 |
WO2011036227A1 (en) * | 2009-09-23 | 2011-03-31 | St-Ericsson Sa | Power supply start-up mechanism, apparatus, and method for controlling activation of power supply circuits |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016045656A (ja) * | 2014-08-21 | 2016-04-04 | 京セラドキュメントソリューションズ株式会社 | 電源管理回路及びこれを備えた画像形成装置 |
KR20160097964A (ko) * | 2015-02-10 | 2016-08-18 | 엘지전자 주식회사 | 시퀀스 제어 장치 |
KR102337789B1 (ko) * | 2015-02-10 | 2021-12-09 | 엘지전자 주식회사 | 시퀀스 제어 장치 |
JP2016218525A (ja) * | 2015-05-14 | 2016-12-22 | ティアック株式会社 | 電源投入シーケンス制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5876277B2 (ja) | 2016-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8624857B2 (en) | Haptics effect controller architecture and instruction set | |
CN105144587A (zh) | 高效时间交织模数转换器 | |
JP6297668B2 (ja) | 低電力で動的な分圧器および監視回路 | |
JP5876277B2 (ja) | 電源制御装置 | |
JP2005122374A (ja) | クロック変更回路 | |
US20090313629A1 (en) | Task processing system and task processing method | |
US9035710B2 (en) | PWM signal generating circuit, printer, and PWM signal generating method | |
JP2005286467A (ja) | デジタルdll装置、デジタルdll制御方法、デジタルdll制御プログラム | |
JP6357528B2 (ja) | コンプライアンスリミット閾値における円滑な電圧電流モードクロスオーバー方法 | |
US11409346B2 (en) | Control circuit and method for fast setting power mode | |
JP2007065756A (ja) | クロック制御回路、クロック制御方法、半導体集積回路装置、及び電子機器 | |
JP4624431B2 (ja) | 高速シフト演算用の低電力レジスタアレイ | |
CN103593036B (zh) | 动态调整电压/时钟频率的片上*** | |
US9052725B1 (en) | Apparatus and method for controlling power supplied to circuits based on time delay to produce data | |
JP2007327745A (ja) | 測定装置 | |
US9667308B2 (en) | Method and apparatus for generating a spread-spectrum clock | |
JP7388759B2 (ja) | 電源システム、処理方法、およびプログラム | |
US20150006101A1 (en) | Server and test method | |
US8918658B2 (en) | System and method for an interleaved multi-stage phase array voltage regulator | |
US10037012B2 (en) | Power supply device, power supply control method for the same, and recording medium | |
US9438217B2 (en) | System and method for clocking integrated circuit | |
JP2007214826A (ja) | パターン発生器 | |
JP2011065529A (ja) | 半導体集積装置およびその制御方法 | |
JP2012037441A (ja) | 半導体試験装置および半導体試験方法 | |
JP2008083873A (ja) | デジタル信号処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5876277 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |