KR102335109B1 - 미세 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법 - Google Patents

미세 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법 Download PDF

Info

Publication number
KR102335109B1
KR102335109B1 KR1020140180500A KR20140180500A KR102335109B1 KR 102335109 B1 KR102335109 B1 KR 102335109B1 KR 1020140180500 A KR1020140180500 A KR 1020140180500A KR 20140180500 A KR20140180500 A KR 20140180500A KR 102335109 B1 KR102335109 B1 KR 102335109B1
Authority
KR
South Korea
Prior art keywords
pillar
forming
layer
shaped guides
block copolymer
Prior art date
Application number
KR1020140180500A
Other languages
English (en)
Other versions
KR20160072619A (ko
Inventor
박정주
권승철
김은성
남재우
이시용
김현우
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020140180500A priority Critical patent/KR102335109B1/ko
Priority to US14/958,072 priority patent/US9704722B2/en
Publication of KR20160072619A publication Critical patent/KR20160072619A/ko
Application granted granted Critical
Publication of KR102335109B1 publication Critical patent/KR102335109B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L53/00—Compositions of block copolymers containing at least one sequence of a polymer obtained by reactions only involving carbon-to-carbon unsaturated bonds; Compositions of derivatives of such polymers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/002—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor using materials containing microcapsules; Preparing or processing such materials, e.g. by pressure; Devices or apparatus specially designed therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/165—Monolayers, e.g. Langmuir-Blodgett
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Abstract

미세 패턴 형성 방법에서는 피쳐층 위에 규칙적으로 배열된 복수의 필라(pillar)형 가이드를 형성하고, 복수의 필라형 가이드 각각의 주위에 제1 폴리머 블록 및 제2 폴리머 블록을 포함하는 퓨어 블록 공중합체와, 제1 호모폴리머와, 제2 호모폴리머를 포함하는 블록 공중합체층을 형성한다. 블록 공중합체층을 상분리하여, 제1 폴리머 블록 및 제1 호모폴리머를 포함하고 복수의 필라형 가이드와 함께 규칙적인 배열을 이루는 복수의 제1 도메인과, 제2 폴리머 블록 및 제2 호모폴리머를 포함하고 복수의 필라형 가이드 및 복수의 제1 도메인을 각각 포위하는 제2 도메인을 형성한다. 복수의 제1 도메인을 제거한 후, 복수의 필라형 가이드 및 제2 도메인을 식각 마스크로 이용하여 피쳐층을 식각하여 복수의 홀을 형성한다.

Description

미세 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법 {Method of forming fine pattern and method of manufacturing integrated circuit device using the same}
본 발명의 기술적 사상은 미세 패턴 형성 방법 및 집적회로 소자의 제조 방법에 관한 것으로, 특히 블록 공중합체를 이용하는 미세 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라, 평면적으로 각 단위 셀이 차지하는 면적이 감소하게 되었다. 이와 같은 단위 셀 면적의 감소에 대응하여, 수 내지 수 십 nm 수준의 보다 작은 나노 스케일의 CD (critical dimension)의 디자인 룰(design rule)이 적용되고, 이에 따라 나노 스케일의 개구 사이즈(opening size)를 가지며, CD 균일도를 향상시킬 수 있는 새로운 패턴 형성 방법이 요구되고 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 포토리소그래피 공정에서의 해상 한계를 초월하는 고집적 반도체 소자 제조에 필요한 패턴을 형성하는 데 있어서, 미세 피치로 반복 형성되는 복수의 홀 패턴을 용이하게 형성할 수 있는 미세 패턴 형성 방법을 제공하는 것이다.
본 발명의 기술적 사상이 이루고자 하는 다른 기술적 과제는 제한된 면적 내에서 미세 피치로 반복 형성되는 복수의 홀 패턴을 포함하는 집적회로 소자를 용이하게 구현할 수 있는 집적회로 소자의 제조 방법을 제공하는 것이다.
본 발명의 기술적 사상에 의한 일 양태에 따른 미세 패턴 형성 방법에서는 피쳐층(feature layer) 위에 규칙적으로 배열된 복수의 필라(pillar)형 가이드를 형성한다. 상기 피쳐층 위에서 상기 복수의 필라형 가이드 각각의 주위에 제1 반복 단위를 가지는 제1 폴리머 블록 및 제2 반복 단위를 가지는 제2 폴리머 블록을 포함하는 퓨어 블록 공중합체 (pure block copolymer)와, 제1 호모폴리머(homopolymer) 및 제2 호모폴리머를 포함하는 복수의 호모폴리머와의 블렌드(blend)를 포함하는 블록 공중합체층을 형성한다. 상기 블록 공중합체층을 상분리하여, 상기 제1 폴리머 블록 및 제1 호모폴리머를 포함하고 상기 복수의 필라형 가이드와 함께 규칙적인 배열을 이루는 복수의 제1 도메인(domain)과, 상기 제2 폴리머 블록 및 제2 호모폴리머를 포함하고 상기 복수의 필라형 가이드 및 상기 복수의 제1 도메인을 각각 포위하는 제2 도메인을 형성한다. 상기 복수의 제1 도메인을 제거한다. 상기 복수의 필라형 가이드 및 상기 제2 도메인을 식각 마스크로 이용하여 상기 피쳐층을 식각하여 상기 피쳐층에 상기 복수의 제1 도메인의 배열 형상에 대응하는 복수의 홀을 형성한다.
상기 제1 호모폴리머는 상기 제1 반복 단위를 가지고, 상기 제2 호모폴리머는 상기 제2 반복 단위를 가질 수 있다.
상기 제1 호모폴리머 및 상기 제2 호모폴리머는 각각 1000 내지 10000 g/mol의 범위 내에서 선택되는 분자량을 가질 수 있다.
본 발명의 기술적 사상에 의한 일 양태에 따른 미세 패턴 형성 방법에서, 상기 블록 공중합체층을 형성하는 단계는 상기 퓨어 블록 공중합체와 상기 복수의 호모폴리머가 50:50 내지 95:5의 중량비로 혼합된 고분자 블렌드를 상기 피쳐층 위에 코팅하는 단계를 포함할 수 있다. 상기 복수의 호모폴리머는 상기 제1 반복 단위를 가지는 제1 호모폴리머와, 상기 제2 반복 단위를 가지는 제2 호모폴리머로 이루어지고, 상기 고분자 블렌드 내에서 상기 제1 호모폴리머와 상기 제2 호모폴리머와의 중량비는 30:70 내지 50:50일 수 있다. 상기 퓨어 블록 공중합체에서 상기 제1 폴리머 블록과 상기 제2 폴리머 블록의 부피비는 20:80 내지 40:60일 수 있다.
본 발명의 기술적 사상에 의한 일 양태에 따른 미세 패턴 형성 방법에서, 상기 제1 폴리머 블록은 PMMA (poly(methyl methacrylate)), PEO (poly(ethylene oxide)), PLA (Poly(lactic acid)), 또는 PI (polyisoprene)이고, 상기 제2 폴리머 블록은 PS (polystyrene)일 수 있다.
상기 복수의 필라형 가이드는 Si을 함유하는 물질로 이루어질 수 있다.
일부 실시예들에서, 상기 복수의 필라형 가이드는 상기 블록 공중합체층의 벌크 주기 L0의 0.5 ∼ 1.5 배인 폭을 가지도록 형성되고, 상기 블록 공중합체층의 벌크 주기 L0는 40 ∼ 60 nm 일 수 있다.
일부 실시예들에서, 상기 복수의 필라형 가이드는 상기 블록 공중합체층의 벌크 주기 L0의 1.73 배인 제1 피치(pitch)를 가지는 헥사고날 어레이 (hexagonal array)로 배열되도록 형성되고, 상기 블록 공중합체층의 벌크 주기 L0는 40 ∼ 60 nm 일 수 있다.
다른 일부 실시예들에서, 상기 복수의 필라형 가이드는 상기 블록 공중합체층의 벌크 주기 L0의 N 배 (N은 2 이상의 정수)인 제1 피치(pitch)를 가지고, 상기 블록 공중합체층의 벌크 주기 L0는 40 ∼ 60 nm 일 수 있다.
본 발명의 기술적 사상에 의한 일 양태에 따른 미세 패턴 형성 방법에서, 상기 복수의 필라형 가이드는 제1 피치(pitch)를 가지고 규칙적으로 배열되도록 형성되고, 상기 블록 공중합체층의 상분리 단계에서는 상기 블록 공중합체층의 상분리에 의해 상기 복수의 제1 도메인이 상기 복수의 필라형 가이드 중 2 개 또는 3 개의 필라형 가이드 사이의 중심에 실린더 형태로 배치되고, 상기 복수의 필라형 가이드 및 상기 복수의 제1 도메인은 상기 제1 피치보다 작은 제2 피치를 가지고 규칙적으로 배열될 수 있다.
본 발명의 기술적 사상에 의한 일 양태에 따른 미세 패턴 형성 방법에서는, 상기 복수의 필라형 가이드를 형성하는 단계 후, 상기 블록 공중합체층을 형성하는 단계 전에, 상기 복수의 필라형 가이드의 노출 표면을 덮는 유기물 라이너를 형성하는 단계를 더 포함할 수 있다.
상기 유기물 라이너는 상기 제1 반복 단위를 가지는 제1 블록과, 상기 제2 반복 단위를 가지는 제2 블록과, 일차 히드록시기 (primary hydroxyl group)를 포함하는 반복 단위를 가지는 제3 블록을 포함하는 랜덤 코폴리머(random copolymer)를 포함할 수 있다. 상기 제3 블록은 상기 랜덤 코폴리머의 총 중량을 기준으로 0.01 ∼ 10 중량%의 양으로 포함될 수 있다.
일부 실시예들에서, 상기 유기물 라이너를 형성하는 단계는 상기 제3 블록의 히드록시기를 정착기(anchoring group)로 이용하여 상기 랜덤 코폴리머를 상기 복수의 필라형 가이드의 노출 표면에 어태치(attach)하는 단계를 포함할 수 있다.
일부 실시예들에서, 상기 유기물 라이너를 형성하는 단계는 상기 랜덤 코폴리머를 포함하는 랜덤 코폴리머 조성물을 상기 복수의 필라형 가이드의 노출 표면에 코팅하는 단계와, 상기 복수의 필라형 가이드의 노출 표면에 코팅된 상기 랜덤 코폴리머 조성물을 열처리하여 상기 복수의 필라형 가이드의 노출 표면에 상기 랜덤 코폴리머가 어태치되도록 상기 제3 블록의 히드록시기와 상기 복수의 필라형 가이드와의 반응을 유도하는 단계와, 상기 복수의 필라형 가이드의 표면을 덮는 상기 유기물 라이너가 노출되도록 상기 랜덤 코폴리머 조성물의 미반응 부분을 유기 용매를 이용하여 제거하는 단계를 포함할 수 있다.
일부 실시예들에서, 상기 유기물 라이너는 2 ∼ 15 nm의 두께로 형성될 수 있다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 미세 패턴 형성 방법에서는 기판 상에 피쳐층(feature layer)을 형성한다. 상기 피쳐층에 제1 피치(pitch)를 가지고 규칙적으로 배열되는 복수의 제1 홀을 형성한다. 상기 복수의 제1 홀을 채우면서 상기 피쳐층 위로 돌출되는 복수의 필라형 가이드를 형성한다. 상기 피쳐층 위에서 상기 복수의 필라형 가이드 각각의 주위에 제1 반복 단위를 가지는 제1 폴리머 블록 및 제2 반복 단위를 가지는 제2 폴리머 블록을 포함하는 퓨어 블록 공중합체 (pure block copolymer)와, 상기 제1 반복 단위를 포함하는 제1 호모폴리머(homopolymer)와 상기 제2 반복 단위를 포함하는 제2 호모폴리머와의 3 성분계 블렌드(ternary blend)로 이루어지는 블록 공중합체층을 형성한다. 상기 블록 공중합체층을 상분리하여, 상기 복수의 필라형 가이드와 함께 규칙적인 배열을 이루는 복수의 제1 도메인(domain)과, 상기 복수의 필라형 가이드 및 상기 복수의 제1 도메인을 각각 포위하는 제2 도메인을 형성한다. 상기 복수의 제1 도메인을 제거한다. 상기 복수의 필라형 가이드 및 상기 제2 도메인을 식각 마스크로 이용하여 상기 피쳐층을 식각하여 상기 피쳐층에 복수의 제2 홀을 형성한다.
일부 실시예들에서, 상기 복수의 제1 도메인은 상기 제1 폴리머 블록 및 상기 제1 호모폴리머를 포함하고, 상기 제2 도메인은 상기 제2 폴리머 블록 및 상기 제2 호모폴리머를 포함할 수 있다.
상기 블록 공중합체층을 형성하는 단계에서, 상기 제1 호모폴리머 및 상기 제2 호모폴리머 각각의 분자량은 상기 퓨어 블록 공중합체의 분자량의 1/2 이하일 수 있다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 미세 패턴 형성 방법에서, 상기 복수의 필라형 가이드를 형성하는 단계는 상기 피쳐층에 상기 복수의 제1 홀을 형성하기 전에, 상기 피쳐층 위에 상기 피쳐층을 노출시키는 내부 공간을 한정하며 상기 복수의 제1 홀보다 더 큰 폭을 가지는 복수의 필라형 가이드 외벽부를 형성하는 단계와, 상기 피쳐층에 상기 복수의 제1 홀을 형성한 후에, 상기 복수의 제1 홀을 채우는 저부와, 상기 저부에 일체로 연결되고, 상기 내부 공간을 채우면서 상기 피쳐층 위로 돌출되는 연장부를 가지는 복수의 필라 코어를 형성하는 단계를 포함할 수 있다.
일부 실시예들에서, 상기 블록 공중합체층을 형성하는 단계에서, 상기 3 성분계 블렌드 내에서 상기 제1 호모폴리머와 상기 제2 호모폴리머와의 중량비는 30:70 내지 50:50일 수 있다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 미세 패턴 형성 방법에서, 상기 퓨어 블록 공중합체에서 상기 제1 폴리머 블록과 상기 제2 폴리머 블록의 부피비는 20:80 내지 40:60일 수 있다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 미세 패턴 형성 방법에서, 상기 복수의 제1 홀은 상기 블록 공중합체층의 벌크 주기 L0의 1.73 배인 제1 피치(pitch)를 가지는 헥사고날 어레이 (hexagonal array)로 배열되도록 형성되고, 상기 블록 공중합체층의 벌크 주기 L0는 40 ∼ 60 nm 일 수 있다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 미세 패턴 형성 방법에서, 상기 복수의 제1 홀은 상기 블록 공중합체층의 벌크 주기 L0의 N 배 (N은 2 이상의 정수)인 제1 피치(pitch)를 가지고, 상기 블록 공중합체층의 벌크 주기 L0는 40 ∼ 60 nm 일 수 있다.
일부 실시예들에서, 상기 복수의 제1홀은 제1 피치(pitch)를 가지고 규칙적으로 배열되도록 형성되고, 상기 블록 공중합체층의 상분리 단계에서는 상기 블록 공중합체층의 상분리에 의해 상기 복수의 제1 도메인이 상기 복수의 제1 홀 중 서로 이웃하는 2 개 또는 3 개의 제1 홀 사이의 중심에 실린더 형태로 배치되고, 상기 복수의 제1 홀 및 상기 복수의 제1 도메인은 상기 제1 피치보다 작은 제2 피치를 가지고 규칙적으로 배열될 수 있다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 미세 패턴 형성 방법에서는, 상기 복수의 필라형 가이드를 형성하는 단계 후, 상기 블록 공중합체층을 형성하는 단계 전에, 상기 복수의 필라형 가이드의 노출 표면 및 상기 피쳐층의 노출 표면에 각각 중성의 유기물 라이너를 형성하는 단계를 더 포함할 수 있다. 상기 유기물 라이너는 상기 제1 반복 단위를 가지는 제1 블록과, 상기 제2 반복 단위를 가지는 제2 블록과, 일차 히드록시기 (primary hydroxyl group)를 포함하는 반복 단위를 가지는 제3 블록을 포함하는 랜덤 코폴리머(random copolymer)를 포함할 수 있다.
본 발명의 기술적 사상에 의한 일 양태에 따른 집적회로 소자의 제조 방법에서는 기판 위에 피식각막을 형성한다. 상기 피식각막 위에 복수의 제1 홀이 형성된 제1 마스크 패턴을 형성한다. 상기 복수의 제1 홀의 내부로부터 상기 제1 마스크 패턴의 위로 돌출되는 복수의 필라형 가이드를 형성한다. 상기 제1 마스크 패턴 위에서 상기 복수의 필라형 가이드의 주위에 제1 폴리머 블록 및 제2 폴리머 블록을 포함하는 퓨어 블록 공중합체 (pure block copolymer)와, 제1 호모폴리머(homopolymer)와, 제2 호모폴리머와의 3 성분계 블렌드(ternary blend)로 이루어지는 블록 공중합체층을 형성한다. 상기 블록 공중합체층을 상분리하여, 상기 복수의 필라형 가이드로부터 이격된 위치에 규칙적인 배열로 정렬되는 복수의 제1 도메인(domain)과, 상기 복수의 필라형 가이드 및 상기 복수의 제1 도메인을 각각 포위하는 제2 도메인을 형성한다. 상기 복수의 제1 도메인을 제거한다. 상기 복수의 필라형 가이드 및 상기 제2 도메인을 식각 마스크로 이용하여 상기 제1 마스크 패턴을 식각하여 상기 제1 마스크 패턴에 복수의 제2 홀을 형성한다. 상기 복수의 제1 홀 및 상기 복수의 제2 홀이 형성된 제1 마스크 패턴을 식각 마스크로 이용하여 상기 피식각막을 식각하여 미세 패턴을 형성한다.
본 발명의 기술적 사상에 의한 일 양태에 따른 집적회로 소자의 제조 방법에서, 상기 블록 공중합체층의 벌크 주기 L0는 40 ∼ 60 nm 이고, 상기 복수의 제1 홀은 상기 블록 공중합체층의 벌크 주기 L0의 적어도 1.5 배인 제1 피치를 가지고 헥사고날 어레이 (hexagonal array)로 배열되도록 형성되고, 상기 미세 패턴을 형성하는 단계에서는 상기 피식각막을 식각하여 상기 피식각막에 상기 제1 피치보다 작은 제2 피치를 가지고 헥사고날 어레이로 배열되는 복수의 홀을 형성하는 단계를 포함할 수 있다.
본 발명의 기술적 사상에 의한 일 양태에 따른 집적회로 소자의 제조 방법에서, 상기 블록 공중합체층을 형성하는 단계 전에, 상기 복수의 필라형 가이드의 측벽과 상기 제1 마스크 패턴의 상면을 덮는 중성의 라이너를 형성하는 단계를 더 포함할 수 있다. 그리고, 상기 블록 공중합체층은 상기 중성의 라이너 위에 형성될 수 있다.
본 발명의 기술적 사상에 의한 일 양태에 따른 집적회로 소자의 제조 방법에서, 상기 피식각막 위에 복수의 제1 홀이 형성된 제1 마스크 패턴을 형성하는 단계 전에, 상기 피식각막 위에 제1 마스크층을 형성하는 단계와, 상기 제1 마스크층 위에 제2 마스크층을 형성하는 단계와, 상기 제2 마스크층을 패터닝하여 규칙적으로 배열되는 복수의 개구가 형성된 제2 마스크 패턴을 형성하는 단계를 포함할 수 있다. 그리고, 상기 복수의 제1 홀이 형성된 제1 마스크 패턴을 형성하는 단계는 상기 제2 마스크 패턴을 식각 마스크로 이용하여 상기 제1 마스크층을 식각하여, 규칙적으로 배열되는 상기 복수의 제1 홀을 형성하는 단계를 포함할 수 있다. 상기 복수의 필라형 가이드를 형성하는 단계 후, 상기 블록 공중합체층을 형성하기 전에, 상기 제1 마스크 패턴의 상면이 노출되도록 상기 제2 마스크 패턴을 제거하는 단계를 더 포함할 수 있다.
본 발명의 기술적 사상에 의한 미세 패턴 형성 방법 및 집적회로 소자의 제조 방법에 의하면, 블록 공중합체층을 이용한 상분리 과정 및 상분리에 의해 얻어지는 자기조립층을 형성하는 과정에서 복수의 필라형 가이드의 주변에 원하지 않게 링 형상 또는 단속적 링 형상의 결함 또는 불량이 발생되는 것을 방지할 수 있으며, 블록 공중합체층의 상분리를 효과적으로 수행함으로써, 포토리소그래피 공정에서의 해상 한계를 초월하는 고집적 반도체 소자 제조에 필요한 패턴을 형성하는 데 있어서, 미세 피치로 반복 형성되는 복수의 홀 패턴을 용이하게 형성할 수 있다.
도 1a 및 도 1b 내지 도 10a 및 도 10b는 본 발명의 기술적 사상에 의한 실시예에 따른 미세 패턴 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 도면들로서, 도 1a, 도 2a, ..., 및 도 10a는 미세 패턴 형성 방법을 설명하기 위한 주요 부분들을 도시한 평면도이고, 도 1b, 도 2b, ..., 및 도 10b는 각각 도 1a, 도 2a, ..., 및 도 10a의 B - B' 선 단면도이다.
도 11은 본 발명의 기술적 사상에 의한 실시예에 따른 미세 패턴 형성 방법에 따라 형성되는 제1 도메인 및 제2 도메인을 보다 상세히 설명하기 위한 평면도이다.
도 12는 본 발명의 기술적 사상에 의한 실시예에 따른 미세 패턴 형성 방법에 따라 형성되는 자기조립층에 포함된 폴리머들의 자기조립 구조를 개략적으로 도시한 도면이다.
도 13a 및 도 13b는 본 발명의 기술적 사상에 의한 실시예에 따른 미세 패턴 형성 방법의 다른 예를 설명하기 위한 도면들로서, 도 13a는 미세 패턴 형성 방법을 설명하기 위한 주요 부분들을 도시한 평면도이고, 도 13b는 도 13a의 B - B' 선 단면도이다.
도 14a 내지 도 14d는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 미세 패턴 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 15a 내지 도 15l은 본 발명의 본 발명의 기술적 사상에 의한 또 다른 실시예에 따른 미세 패턴 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 16a는 본 발명의 기술적 사상에 의한 미세 패턴 형성 방법의 일 예에 따라 기판상에 미세 패턴을 형성하였을 때, 블록 공중합체층에 포함된 호모폴리머가 상분리 효과에 미치는 효과를 평가한 그래프이다.
도 16b는 도 16a의 평가에 이용된 샘플들 중 대조예의 경우와 실시예의 경우 각각의 상분리 이미지를 보여주는 사진이다.
도 17은 본 발명의 기술적 사상에 의한 미세 패턴 형성 방법의 다른 예에 따라 기판상에 미세 패턴을 형성하였을 때, 블록 공중합체층에 대하여 상분리 효과를 평가한 결과 얻어진 상분리 이미지를 보여주는 사진이다.
도 18은 본 발명의 기술적 사상에 의한 패턴 형성 방법을 이용하여 구현 가능한 집적회로 소자의 예시적인 평면 레이아웃이다.
도 19a 내지 도 19l은 본 발명의 기술적 사상에 의한 집적회로 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 20은 본 발명의 기술적 사상에 의한 집적회로 소자를 포함하는 시스템이다.
도 21은 본 발명의 기술적 사상에 의한 집적회로 소자를 포함하는 메모리 카드이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것으로, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역, 층들, 부위 및/또는 구성 요소들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들, 부위 및/또는 구성 요소들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역, 부위, 또는 구성 요소를 다른 부재, 영역, 부위 또는 구성 요소와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역, 부위 또는 구성 요소는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역, 부위 또는 구성 요소를 지칭할 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
첨부 도면에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예들은 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조 과정에서 초래되는 형상의 변화를 포함하여야 한다. 여기에 사용되는 모든 용어 "및/또는"은 언급된 구성 요소들의 각각 및 하나 이상의 모든 조합을 포함한다.
도 1a 및 도 1b 내지 도 10a 및 도 10b는 본 발명의 기술적 사상에 의한 실시예에 따른 미세 패턴 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 도면들로서, 도 1a, 도 2a, ..., 및 도 10a는 미세 패턴 형성 방법을 설명하기 위한 주요 부분들을 도시한 평면도이고, 도 1b, 도 2b, ..., 및 도 10b는 각각 도 1a, 도 2a, ..., 및 도 10a의 B - B' 선 단면도이다.
도 1a 및 도 1b를 참조하면, 기판(102)상에 피식각막(104)을 형성하고, 상기 피식각막(104) 위에 제1 마스크층(106) 및 제2 마스크층(108)을 차례로 형성한다.
상기 기판(102)은 반도체 기판으로 이루어질 수 있다. 일부 실시예들에서, 상기 기판(102)은 Si 또는 Ge과 같은 반도체로 이루어질 수 있다. 다른 일부 실시예들에서, 상기 기판(102)은 SiGe, SiC, GaAs, InAs, 또는 InP와 같은 화합물 반도체를 포함할 수 있다. 또 다른 일부 실시예들에서, 상기 기판(102)은 SOI (silicon on insulator) 구조를 가질 수 있다. 상기 기판(102)은 도전 영역, 예를 들면 불순물이 도핑된 웰 (well), 또는 불순물이 도핑된 구조물을 포함할 수 있다. 또한, 상기 기판(102)은 STI (shallow trench isolation) 구조와 같은 다양한 소자분리 구조를 가질 수 있다.
상기 피식각막(104)은 절연막 또는 도전막일 수 있다. 예를 들면, 상기 피식각막(104)은 금속, 합금, 금속 탄화물, 금속 질화물, 금속 산질화물, 금속 산탄화물, 반도체, 폴리실리콘, 산화물, 질화물, 산질화물, 탄화수소 화합물, 또는 이들의 조합으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 최종적으로 형성하고자 하는 패턴이 기판(102)에 구현되는 경우, 상기 피식각막(104)은 생략될 수 있다.
상기 제1 마스크층(106)은 피식각막(104)에 구현하고자 하는 최종 패턴을 형성하고 상기 최종 패턴을 상기 피식각막(104)에 전사하기 위한 피쳐층(feature layer)으로 사용될 수 있다. 일부 실시예들에서, 상기 제1 마스크층(106)은 친수성 표면을 가질 수 있다. 일부 실시예들에서, 상기 제1 마스크층(106)의 표면에는 실라놀기(silanol group)가 노출되어 있을 수 있다.
일부 실시예들에서, 상기 제1 마스크층(106)은 Si를 함유하는 물질로 이루어질 수 있다. 예를 들면, 상기 제1 마스크층(106)은 실리콘 질화막, 실리콘 산화막, 실리콘 산질화막, 실리콘 탄질화막, 또는 이들의 조합으로 이루어질 수 있으나, 상기 예시된 물질들에 한정되는 것은 아니다. 상기 제1 마스크층(106)은 약 100 ∼ 500 Å의 두께로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 제2 마스크층(108)은 상기 제1 마스크층(106)과 다른 물질로 이루어질 수 있다. 예를 들면, 상기 제1 마스크층(106)이 실리콘 질화막, 실리콘 산질화막, 및/또는 실리콘 탄질화막으로 이루어지는 경우, 상기 제2 마스크층(108)은 SOH (spin-on hardmask) 재료와 같은 탄소 함유막, 실리콘 산화막, 또는 이들의 조합으로 이루어질 수 있다. 상기 SOH 재료로 이루어지는 탄소 함유막은 그 총 중량을 기준으로 약 85 ∼ 99 중량%의 비교적 높은 탄소 함량을 가지는 유기 화합물로 이루어질 수 있다. 상기 유기 화합물은 페닐, 벤젠, 또는 나프탈렌과 같은 방향족 환을 포함하는 탄화수소 화합물 또는 그 유도체로 이루어질 수 있다. 상기 제2 마스크층(108)은 약 500 ∼ 3000 Å의 두께로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 제2 마스크층(108) 위에 반사 방지막(110)을 형성하고, 상기 반사 방지막(110) 위에 복수의 홀(112H)이 형성된 제3 마스크 패턴(112)을 차례로 형성한다.
상기 반사 방지막(110)은 통상의 포토리소그래피 공정에 사용되는 것이라면 어느 것이라도 사용될 수 있다. 일부 실시예들에서, 상기 반사 방지막(110)은 Si 함유 물질로 이루어질 수 있다. 일부 실시예들에서, 상기 반사 방지막(110)은 실리콘 산질화막으로 이루어질 수 있다. 다른 일부 실시예들에서, 상기 반사 방지막(110)은 KrF 엑시머 레이저용, ArF 엑시머 레이저용, 또는 다른 임의의 광원용 유기 ARC (anti-reflective coating) 재료로 이루어질 수 있다.
상기 반사 방지막(110)은 약 20 nm 내지 약 500 nm의 두께로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 제3 마스크 패턴(112)에 형성된 복수의 홀(112H) 각각의 폭(W1)에 의해, 후속 공정에서 도 3a 및 도 3b를 참조하여 설명하는 필라형 가이드(PG1)의 폭 또는 CD(critical dimension)가 결정될 수 있다. 상기 제3 마스크 패턴(112)에 형성된 복수의 홀(112H)은 규칙적인 형상으로 배열될 수 있다. 예를 들면, 상기 복수의 홀(112H)은 헥사고날 어레이 (hexagonal array) 또는 매트릭스 어레이(matrix array)로 배열되도록 형성될 수 있다.
상기 제3 마스크 패턴(112)은 포토레지스트로 이루어질 수 있다. 일부 실시예들에서, 상기 제3 마스크 패턴(112)은 KrF 엑시머 레이저(248 nm)용 레지스트, ArF 엑시머 레이저(193nm)용 레지스트, F2 엑시머 레이저(157nm)용 레지스트, 또는 극자외선(extreme ultraviolet, EUV)(13.5 nm)용 레지스트로 이루어질 수 있다.
도 2a 및 도 2b를 참조하면, 제3 마스크 패턴(112)(도 1a 및 도 1b 참조)을 식각 마스크로 이용하여 반사 방지막(110) 및 제2 마스크층(108)을 식각하여 제2 마스크 패턴(108P) 및 반사 방지 패턴(110P)을 형성하고, 상기 제2 마스크 패턴(108P)을 식각 마스크로 이용하여 제1 마스크층(106)을 식각하여 제1 마스크 패턴(106P)을 형성한다. 그 결과, 상기 제1 마스크 패턴(106P) 및 제2 마스크 패턴(108P)을 관통하는 복수의 가이드 형성용 홀(H1)이 형성된다.
상기 복수의 가이드 형성용 홀(H1)은 규칙적인 형상으로 배열될 수 있다. 예를 들면, 상기 복수의 가이드 형성용 홀(H1)은 헥사고날 어레이 또는 매트릭스 어레이로 배열되도록 형성될 수 있다.
상기 복수의 가이드 형성용 홀(H1)이 형성된 후, 불필요한 막들을 제거하여, 상기 반사 방지 패턴(110P)의 상면을 노출시킬 수 있다.
도 3a 및 도 3b를 참조하면, 복수의 가이드 형성용 홀(H1) 내에 복수의 필라형 가이드(PG1)를 형성한다.
일부 실시예들에서, 상기 복수의 필라형 가이드(PG1)를 형성하기 위하여, 상기 복수의 가이드 형성용 홀(H1) 각각의 내부 및 반사 방지 패턴(110P)의 상면을 덮도록 가이드 형성용 물질을 퇴적하고, 상기 퇴적된 가이드 형성용 물질이 상기 복수의 가이드 형성용 홀(H1) 각각의 내부에만 남도록 에치백 공정 또는 연마 공정을 이용하여 상기 퇴적된 가이드 형성용 물질의 불필요한 부분을 제거할 수 있다. 상기 가이드 형성용 물질의 불필요한 부분을 제거하는 동안 반사 방지 패턴(110P)도 함께 제거되어, 복수의 필라형 가이드(PG1)의 주위에서 상기 제2 마스크 패턴(108P)의 상면이 노출될 수 있다.
상기 복수의 필라형 가이드(PG1)는 제1 마스크 패턴(106P) 위로 돌출되는 형상을 가진다. 상기 복수의 필라형 가이드(PG1)는 Si을 함유하는 물질로 이루어질 수 있다. 일부 실시예들에서, 상기 복수의 필라형 가이드(PG1)는 실리콘 산화물로 이루어질 수 있다. 일부 실시예들에서, 상기 복수의 필라형 가이드(PG1)를 형성하기 위하여 상기 가이드 형성용 물질을 ALD (atomic layer deposition) 또는 CVD (chemical vapor deposition) 공정을 이용할 수 있다.
일부 실시예들에서, 상기 복수의 필라형 가이드(PG1)는 도 5a 및 도 5b를 참조하여 설명하는 블록 공중합체층(120)의 벌크 주기 Lo의 0.5 ∼ 1.5 배인 직경을 가지도록 형성될 수 있다. 이를 위하여, 도 1a 및 도 1b를 참조하여 설명한 제1 마스크 패턴(112)에 형성되는 복수의 홀(112H)의 폭(W1)과, 도 2a 도 2b를 참조하여 설명한 복수의 가이드 형성용 홀(H1)의 폭을 조절할 수 있다.
상기 복수의 필라형 가이드(PG1)는 도 5a 및 도 5b를 참조하여 설명하는 블록 공중합체층(120)의 벌크 주기 L0의 적어도 1.5 배인 제1 피치(P1)를 가지도록 형성될 수 있다. 이를 위하여, 도 1a 및 도 1b를 참조하여 설명한 제1 마스크 패턴(112)에 형성되는 복수의 홀(112H)의 피치와, 도 2a 도 2b를 참조하여 설명한 복수의 가이드 형성용 홀(H1)의 피치가 각각 상기 블록 공중합체층(120)의 벌크 주기 L0의 적어도 1.5 배로 되도록 형성될 수 있다.
일부 실시예들에서, 상기 복수의 필라형 가이드(PG1)는 상기 블록 공중합체층(120)의 벌크 주기 L0의 1.73 배인 제1 피치(P1)를 가지는 헥사고날 어레이로 배열되도록 형성될 수 있다. 이 경우, 도 6a 및 도 6b를 참조하여 설명하는 바와 같이, 블록 공중합체층(120)의 상분리 공정에 의해 형성되는 복수의 제1 도메인(120A)은 상기 복수의 필라형 가이드(PG1) 중 서로 이웃하는 3 개의 필라형 가이드(PG1) 사이의 중심 부분에 실린더 형태로 자기정렬될 수 있다.
다른 일부 실시예들에서, 상기 복수의 필라형 가이드(PG1)는 상기 블록 공중합체층(120)의 벌크 주기 L0의 N 배 (N은 2 이상의 정수)인 제1 피치(P1)를 가지는 헥사고날 어레이로 배열되도록 형성될 수 있다. 예를 들면, 상기 복수의 필라형 가이드(PG1)는 상기 블록 공중합체층(120)의 벌크 주기 L0의 2 배일 수 있다. 이 경우, 도 13a 및 도 13b에 예시한 바와 같이, 블록 공중합체층(120)의 상분리 공정에 의해 형성되는 복수의 제1 도메인(220A)이 상기 복수의 필라형 가이드(PG1) 중 서로 이웃하는 2 개의 필라형 가이드(PG1) 사이의 중심 부분에 실린더 형태로 자기정렬될 수 있다.
상기 제1 마스크 패턴(106P) 위로 돌출되는 상기 복수의 필라형 가이드(PG1)의 높이(HT1)는 예를 들면 약 10 ∼ 500 nm일 수 있으나, 이에 한정되는 것은 아니다.
도 4a 및 도 4b를 참조하면, 제2 마스크 패턴(108P) (도 3a 및 도 3b 참조)을 제거하여, 제1 마스크 패턴(106P)의 상면과, 복수의 필라형 가이드(PG1)의 상면 및 측벽을 노출시킨다.
일부 실시예들에서, 상기 제2 마스크 패턴(108P)이 SOH 재료로 이루어지는 경우, 상기 제2 마스크 패턴(108P)을 제거하기 위하여 애싱(ashing) 및 스트립(strip) 공정을 이용할 수 있다.
도 5a 및 도 5b를 참조하면, 제1 마스크 패턴(106P) 위에서 복수의 필라형 가이드(PG1)의 주위에 제1 반복 단위를 가지는 제1 폴리머 블록 및 제2 반복 단위를 가지는 제2 폴리머 블록을 포함하는 퓨어 블록 공중합체 (pure block copolymer)와, 제1 호모폴리머(homopolymer)와, 제2 호모폴리머와의 3 성분계 블렌드(ternary blend)로 이루어지는 블록 공중합체층(120)을 형성한다.
상기 제1 호모폴리머는 상기 제1 폴리머 블록의 반복 단위와 동일한 반복 단위를 가질 수 있다. 상기 제2 호모폴리머는 상기 제2 폴리머 블록의 반복 단위와 동일한 반복 단위를 가질 수 있다.
상기 퓨어 블록 공중합체는 제1 폴리머 블록 및 제2 폴리머 블록이 1:1의 부피비로 공유 결합된 블록 공중합체로 이루어질 수 있다. 상기 블록 공중합체는 약 3,000 ∼ 2,000,000 g/mol의 분자량을 가지는 선형 또는 분기형 고분자로 이루어질 수 있다.
상기 퓨어 블록 공중합체에서, 상기 제1 폴리머 블록은 PMMA (poly(methyl methacrylate)), PEO (poly(ethylene oxide)), PLA (Poly(lactic acid)), 또는 PI (polyisoprene)일 수 있다. 상기 제2 폴리머 블록은 PS (polystyrene)일 수 있다. 일부 실시예들에서, 상기 퓨어 블록 공중합체가 PMMA와 PS의 블록 공중합체로 이루어지는 경우, 상기 제1 호모폴리머는 PMMA이고, 상기 제2 호모폴리머는 PS일 수 있다.
상기 제1 호모폴리머 및 상기 제2 호모폴리머는 각각 상기 퓨어 블록 공중합체의 분자량의 1/2 과 같거나 더 작을 수 있다. 일부 실시예들에서, 상기 제1 호모폴리머 및 상기 제2 호모폴리머는 각각 1000 내지 10000 g/mol의 범위 내에서 선택되는 분자량을 가질 수 있다.
상기 블록 공중합체층(120)에서 상기 퓨어 블록 공중합체 뿐 만 아니라 상기 제1 호모폴리머 및 제2 호모폴리머가 더 포함됨으로써, 후속 공정에서 상기 블록 공중합체층(120)이 상분리를 통해 재배열되어 제1 마스크 패턴(106P) 위에서 자기조립 구조를 형성할 때, 상기 자기조립 구조 형성에 필요한 시간을 단축시키고 상분리 효율을 향상시킬 수 있다. 일부 실시예들에서, 상기 블록 공중합체층(120) 내에 포함되는 상기 제1 호모폴리머 및 제2 호모폴리머의 분자량을 조절함으로써, 상분리 후 얻어지는 자기조립 구조의 피치를 제어할 수 있다. 예를 들면, 상기 제1 호모폴리머 및 제2 호모폴리머의 분자량이 커질수록 상기 자기조립 구조의 피치가 증가될 수 있다. 따라서, 상기 제1 호모폴리머 및 제2 호모폴리머의 분자량 및 첨가량을 조절함으로써 원하는 피치를 가지는 자기조립 구조를 형성할 수 있다.
일부 실시예들에서, 상기 블록 공중합체층(120)을 형성하기 위하여, 상기 퓨어 블록 공중합체와 상기 복수의 호모폴리머가 약 50:50 내지 약 95:5의 중량비로 혼합된 고분자 블렌드를 상기 제1 마스크 패턴(106P) 위에 인가할 수 있다. 예를 들면, 상기 블록 공중합체층(120)은 딥 코팅 (dip coating), 용액 캐스팅 (solution casting), 또는 스핀 코팅 (spin-coating) 공정을 이용하여 형성될 수 있다.
일부 실시예들에서, 상기 퓨어 블록 공중합체에서 상기 제1 폴리머 블록과 상기 제2 폴리머 블록의 부피비는 약 20:80 내지 약 40:60일 수 있다.
일부 실시예들에서, 상기 고분자 블렌드 내에서 상기 제1 호모폴리머와 상기 제2 호모폴리머와의 중량비는 약 30:70 내지 약 50:50일 수 있다.
도 6a 및 도 6b를 참조하면, 블록 공중합체층(120) (도 5a 및 도 5b 참조)을 상분리하여, 상기 제1 폴리머 블록 및 제1 호모폴리머를 포함하는 복수의 제1 도메인(domain)(120A)과, 상기 제2 폴리머 블록 및 제2 호모폴리머를 포함하고 상기 복수의 필라형 가이드(PG1) 및 상기 복수의 제1 도메인(120A)을 각각 포위하는 제2 도메인(120B)을 포함하는 자기조립층(120S)을 형성한다.
상기 블록 공중합체층(120)의 상분리를 위하여, 상기 블록 공중합체층(120) 내의 블록 공중합체의 유리전이온도 (Tg) 보다 더 높은 온도하에서 상기 블록 공중합체층(120)을 어닐링할 수 있다. 예를 들면, 상기 블록 공중합체층(120)을 상분리하기 위하여 약 130 ∼ 190 ℃의 범위 내에서 선택되는 온도하에서 약 1 ∼ 24 시간 동안 상기 블록 공중합체층(120)을 어닐링할 수 있다.
상기 복수의 제1 도메인(120A)은 상기 복수의 필라형 가이드(PG1)와 함께 규칙적인 배열을 이룰 수 있다. 예를 들면, 상기 복수의 제1 도메인(120A) 및 복수의 필라형 가이드(PG1)에 의해, 제1 피치(P1)보다 더 작은 제2 피치(P2)로 배열되는 헥사고날 어레이가 얻어질 수 있다.
도 6a 및 도 6b에는 복수의 제1 도메인(120A)이 상기 복수의 필라형 가이드(PG1) 중 서로 이웃하는 3 개의 필라형 가이드(PG1)가 이루는 삼각형의 중심 부분에 실린더 형태로 자기정렬된 경우를 예시하였다.
도 11은 도 6a 및 도 6b에 예시한 자기조립층(120S)에 포함된 복수의 제1 도메인(120A)과 상기 복수의 제1 도메인(120A)을 포위하는 제2 도메인(120B)을 보다 상세히 설명하기 위한 평면도이다.
도 11에는 상기 자기조립층(120S)에서, 복수의 제1 도메인(120A)을 구성하는 제1 폴리머 블록(PB1)과, 제2 도메인(120B)을 구성하는 제2 폴리머 블록(PB2)의 결합 구조가 예시되어 있다. 상기 제1 폴리머 블록(PB1)과 제2 폴리머 블록(PB2)과의 결합 구조에서 결정되는 벌크 주기 L0, 즉 블록 공중합체층(120)으로부터 자기조립된 결과로서 얻어진 자기조립 구조의 반복 단위인 고유 피치에 해당하는 벌크 주기 L0는 약 40 ∼ 60 nm 일 수 있다.
일부 실시예들에서, 도 6a 및 도 6b에 예시한 바와 같이, 복수의 제1 도메인(120A)이 상기 복수의 필라형 가이드(PG1) 중 서로 이웃하는 3 개의 필라형 가이드(PG1)가 이루는 삼각형의 중심 부분에 실린더 형태로 자기정렬되도록 하기 위하여, 도 3a 및 도 3b를 참조하여 설명한 복수의 필라형 가이드(PG1)를 형성할 때, 상기 복수의 필라형 가이드(PG1)가 상기 블록 공중합체층의 벌크 주기 L0의 약 1.73 배의 제1 피치(P1)를 가지는 헥사고날 어레이로 배열되도록 형성될 수 있다.
다른 일부 실시예들에서, 도 5a 및 도 5b에 예시한 블록 공중합체층(120)의 상분리에 의해, 도 13a 및 도 13b에 예시한 바와 같이, 상기 복수의 필라형 가이드(PG1) 중 서로 이웃하는 2 개의 필라형 가이드(PG1)의 중심 부분에 각각 실린더 형태로 자기정렬되는 복수의 제1 도메인(220A)과, 상기 복수의 필라형 가이드(PG1) 및 복수의 제1 도메인(220A)을 각각 포위하는 제2 도메인(220B)을 포함하는 자기조립층(220S)이 형성될 수 있다. 이를 위하여, 도 3a 및 도 3b를 참조하여 설명한 복수의 필라형 가이드(PG1)를 형성할 때, 상기 복수의 필라형 가이드(PG1)가 상기 블록 공중합체층의 벌크 주기 L0의 약 2 배의 제1 피치(P1)를 가지는 헥사고날 어레이로 배열되도록 형성될 수 있다. 이 경우, 도 13a 및 도 13b에 예시한 복수의 제1 도메인(220A)은 상기 복수의 필라형 가이드(PG1)와 함께 규칙적인 배열을 이룰 수 있다. 예를 들면, 상기 복수의 제1 도메인(220A) 및 복수의 필라형 가이드(PG1)에 의해, 제1 피치(P1)보다 더 작은 제3 피치(P3)로 배열되는 헥사고날 어레이가 얻어질 수 있다.
도 12는 도 6a 및 도 6b를 참조하여 설명한 상분리 공정의 결과 얻어진 자기조립층(120S) 중 점선 원으로 표시한 국부 영역(LR)에 포함된 폴리머들의 자기조립 구조를 개략적으로 도시한 도면이다.
도 12에 예시한 바와 같이, 제1 도메인(120A)에는 상기 제1 폴리머 블록(PB1) 및 제1 호모폴리머(HP1)가 포함되어 있고, 상기 제1 도메인(120A)을 포위하는 제2 도메인(120B)에는 제2 폴리머 블록(PB2) 및 제2 호모폴리머(HP2)가 포함되어 있다. 일부 실시예들에서, 상기 제1 폴리머 블록(PB1) 및 제1 호모폴리머(HP1)는 PMMA, PEO, PLA, 또는 PI로 이루어지고, 제2 폴리머 블록(PB2) 및 제2 호모폴리머(HP2)는 PS로 이루어질 수 있다.
상기 제1 폴리머 블록(PB1) 및 제2 폴리머 블록(PB2)을 포함하는 퓨어 블록 공중합체의 상분리에 의한 자기조립이 이루어진 후, 분자량이 비교적 작은 제1 호모폴리머(HP1)는 제1 도메인(120A) 내에서 상기 제1 폴리머 블록(PB1) 사이의 공간에 자기조립되고, 분자량이 비교적 작은 제2 호모폴리머(PH2)는 제2 도메인(120B) 내에서 제2 폴리머 블록(PB2) 사이의 공간에 자기조립될 수 있다. 이와 같이, 비교적 작은 분자량을 가지는 제1 호모폴리머(HP1) 및 제2 호모폴리머(HP2)와 퓨어 블록 공중합체와의 블렌드(blend)로부터 얻어진 블록 공중합체층(120)을 상분리함으로써, 상기 블록 공중합체층(120)에서 저분자량 효과가 유도되어 상기 블록 공중합체층(120) 내에서 폴리머의 열에 의한 체인 운동성(chain mobility)이 향상될 수 있으며, 그 결과, 블록 공중합체층(120)의 상분리 효과가 향상될 수 있다.
도 7a 및 도 7b를 참조하면, 자기조립층(120S)(도 6a 및 도 6b 참조)으로부터 복수의 제1 도메인(120A)을 제거한다.
일부 실시예들에서, 자기조립층(120S) 중 복수의 제1 도메인(120A) 만을 선적으로 제거하기 위하여, 상기 자기조립층(120S)에 고분자 분해 수단 (polymer decomposer)을 인가하여 상기 복수의 제1 도메인(120A)을 선택적으로 분해한 후, 상기 분해된 복수의 제1 도메인(120A)을 세정액, 예를 들면 IPA (isopropyl alcohol)를 이용하여 스트립하는 공정을 수행할 수 있다. 일부 실시예들에서, 상기 고분자 분해 수단으로서 복사선 또는 플라즈마를 이용할 수 있다. 상기 복사선은 산소 분위기 하에서 제공될 수 있으며, DUV (deep ultraviolet), 소프트 X-선, 또는 E-빔일 수 있다. 상기 플라즈마는 산소 플라즈마일 수 있다. 상기 복수의 제1 도메인(120A)을 선택적으로 분해하기 위하여 상기 고분자 분해 수단의 종류 또는 에너지를 선택할 수 있다. 예를 들면, 상기 복수의 제1 도메인(120A)과 제2 도메인(120B)은 분해가 시작될 수 있는 문턱 에너지 (threshold energy)가 서로 다를 수 있다. 따라서, 복수의 제1 도메인(120A) 및 제2 도메인(120B) 중 복수의 제1 도메인(120A) 만을 선택적으로 분해시킬 수 있는 에너지를 갖는 복사선 또는 플라즈마를 상기 자기조립층(120S)에 인가할 수 있다. 복사선 에너지 또는 플라즈마 에너지는 복사선 조사 시간 또는 플라즈마 노출 시간에 의해 조절될 수 있다.
도 8a 및 도 8b를 참조하면, 상기 복수의 필라형 가이드(PG1) 및 상기 제2 도메인(120B)을 식각 마스크로 이용하여 제1 마스크 패턴(106P) (도 7a 및 도 7b 참조)을 식각하여, 상기 제1 마스크 패턴(106P)에 복수의 제1 도메인(120A)의 배열 형상에 대응하는 복수의 자기조립 홀(H2)이 형성된 제1 마스크 패턴(106Q)을 형성한다.
도 9a 및 도 9b를 참조하면, 제1 마스크 패턴(106Q) 상에 남아 있는 복수의 필라형 가이드(PG1) 및 상기 제2 도메인(120B)을 제거하여 상기 제1 마스크 패턴(106Q)의 상면을 노출시킨다.
상기 제1 마스크 패턴(106Q)에 형성된 복수의 가이드 형성용 홀(H1) 및 복수의 자기조립 홀(H2)을 통해 피식각막(104)이 노출될 수 있다.
도 10a 및 도 10b를 참조하면, 제1 마스크 패턴(106Q)(도 9a 및 도 9b 참조)을 식각 마스크로 이용하여 피식각막(104) 중 복수의 가이드 형성용 홀(H1) 및 복수의 자기조립 홀(H2)을 통해 노출되는 부분들을 식각하여, 복수의 홀(104H)이 형성된 미세 패턴(104P)을 형성한다.
그 후, 상기 미세 패턴(104P) 상에 남아 있는 불필요한 막들을 제거하여 상기 미세 패턴(104P)의 상면을 노출시킨다.
도 1a 내지 도 10b를 참조하여 설명한 예시적인 미세 패턴 형성 방법에서는 1 마스크 패턴(106P) 위에서 복수의 필라형 가이드(PG1)의 주위에 제1 반복 단위를 가지는 제1 폴리머 블록(PB1)과 제2 반복 단위를 가지는 제2 폴리머 블록(PB2)을 포함하는 퓨어 블록 공중합체와, 분자량이 비교적 작은 제1 호모폴리머(HP1) 및 제2 호모폴리머(HP2)와의 3 성분계 블렌드로 이루어지는 블록 공중합체층(120)을 형성하고, 상기 블록 공중합체층(120)을 상분리를 이용하여 미세 패턴을 형성한다. 상기 블록 공중합체층(120)을 상분리하는 데 있어서, 상기 퓨어 블록 공중합체와 함께 블록 공중합체층(120)을 구성하는 비교적 작은 분자량을 가지는 제1 호모폴리머(HP1) 및 제2 호모폴리머(HP2)에 의해 상기 블록 공중합체층(120)에서 저분자량 효과가 유도되어 상기 블록 공중합체층(120) 내에서 폴리머의 열에 의한 체인 운동성이 향상되고 블록 공중합체층(120)의 상분리 효과가 향상될 수 있다. 따라서, 포토리소그래피 공정에서의 해상 한계를 초월하는 고집적 반도체 소자 제조에 필요한 패턴을 형성하는 데 있어서, 미세 피치로 반복 형성되는 복수의 홀 패턴을 용이하게 형성할 수 있다.
도 14a 내지 도 14d는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 미세 패턴 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 도 14a 내지 도 14d에 있어서, 도 1a 내지 도 10b에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 상세한 설명을 생략한다.
도 14a를 참조하면, 도 1a 내지 도 4b를 참조하여 설명한 바와 같은 방법으로 기판(102)상의 제1 마스크 패턴(106P) 위로 돌출되는 복수의 필라형 가이드(PG1)를 형성한 후, 제1 마스크 패턴(106P)의 노출된 표면과 복수의 필라형 가이드(PG1)의 노출된 상면 및 측벽을 덮는 유기물 라이너(310)를 형성한다.
일부 실시예들에서, 상기 유기물 라이너(310)는 도 5a 내지 도 6b, 도 11 및 도 12를 참조하여 설명한 블록 공중합체층(120)의 구성 물질 중 제1 폴리머 블록(PB1)에 대한 친화도보다 제2 폴리머 블록(PB2)에 대한 친화도가 더 큰 물질을 포함할 수 있다.
다른 일부 실시예들에서, 상기 유기물 라이너(310)는 상기 블록 공중합체층(120)의 구성 물질 중 제1 폴리머 블록(PB1)에 대한 친화도와 제2 폴리머 블록(PB2)에 대한 친화도가 대체로 유사한 중성의 유기물 라이너로 이루어질 수 있다. 일부 실시예들에서, 상기 유기물 라이너(310)는 제1 폴리머 블록(PB1)을 구성하는 제1 반복 단위와 동일한 반복 단위를 가지는 제1 블록과, 제2 폴리머 블록(PB2)을 구성하는 제2 반복 단위와 동일한 반복 단위를 가지는 제2 블록과, 일차 히드록시기 (primary hydroxyl group)를 포함하는 반복 단위를 가지는 제3 블록을 포함하는 랜덤 코폴리머(random copolymer)를 포함할 수 있다. 상기 제3 블록은 2-히드록시에틸 메타크릴레이트 (2-hydroxyethyl methacrylate), 3-히드록시프로필 메타크릴레이트 (3-hydroxypropyl methacrylate), 4-히드록시부틸 메타크릴레이트 (4-hydroxybutyl methacrylate) 등과 같은 모노머 유니트로부터 얻어질 수 있다. 상기 랜덤 코폴리머에서, 상기 제3 블록은 상기 랜덤 코폴리머의 총 중량을 기준으로 약 0.01 ∼ 10 중량%의 양으로 포함될 수 있다.
일부 실시예들에서, 상기 유기물 라이너(310)를 형성하기 위하여, 상기 제3 블록의 히드록시기를 정착기(anchoring group)로 이용하여 상기 랜덤 코폴리머를 상기 복수의 필라형 가이드(PG1)의 노출 표면과 제1 마스크 패턴(106P)의 노출 표면에 각각 어태치(attach)하는 공정을 수행할 수 있다.
일부 실시예들에서, 상기 유기물 라이너(310)를 형성하기 위하여, 상기 랜덤 코폴리머를 포함하는 랜덤 코폴리머 조성물을 상기 복수의 필라형 가이드의 노출 표면에 코팅할 수 있다. 그 후, 상기 복수의 필라형 가이드(PG1)의 노출 표면과 제1 마스크 패턴(106P)의 노출 표면에 코팅된 상기 랜덤 코폴리머 조성물을 열처리하여 상기 복수의 필라형 가이드(PG1)의 노출 표면과 제1 마스크 패턴(106P)의 노출 표면에 각각 상기 랜덤 코폴리머가 어태치되도록 상기 제3 블록의 히드록시기와 상기 필라 코어와의 반응을 유도할 수 있다. 상기 열처리는 약 150 ∼ 300 ℃의 범위 내에서 약 60 ∼ 300 초 동안 수행될 수 있으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 그 후, 상기 복수의 필라형 가이드(PG1)의 노출 표면과 제1 마스크 패턴(106P)의 노출 표면을 덮는 상기 유기물 라이너(310)가 노출되도록 상기 랜덤 코폴리머 조성물의 미반응 부분을 유기 용매를 이용하여 제거할 수 있다. 상기 유기 용매로서, PGMEA (propylene glycol monomethyl ester acetate), PGME (propylene glycol monomethyl ester), EEP (ethyl-3-ethoxy propionate), EL (ethyl lactate), HBM (methyl 2-hydroxybutyate), GBL (gamma-butyro lactone) 등을 사용할 수 있으나, 상기 예시된 물질들에만 한정되는 것은 아니다.
상기 랜덤 코폴리머는 일차 히드록시기를 가지는 제3 블록을 포함하고 있으므로, 복수의 필라형 가이드(PG1)가 실리콘 산화막으로 이루어지는 경우, 상기 복수의 필라형 가이드(PG1)의 표면에 상기 랜덤 코폴리머를 코팅한 후 열처리하면, 상기 복수의 필라형 가이드(PG1)의 실라놀(silanol)과 상기 제3 블록의 히드록시기와의 축합 반응 (condensation reaction)에 의해 상기 제3 블록을 가지는 랜덤 코폴리머가 복수의 필라형 가이드(PG1)의 표면에 어태치될 수 있다. 복수의 필라형 가이드(PG1)의 주위에서 반응하지 않고 남아 있는 랜덤 코폴리머들을 유기 용매로 스트립하여 제거하면, 복수의 필라형 가이드(PG1)의 표면에는 일정한 두께의 유기물 라이너(310)가 남게 되고, 상기 유기물 라이너(310)에 의해 표면 특성이 변화된 복수의 필라형 가이드(PG1)가 얻어질 수 있다. 상기 유기물 라이너(310)의 형성을 위하여 사용된 랜덤 코폴리머가 스티렌 모노머 (styrene monomer)와 메틸 메타크릴레이트 모노머 (methyl methacrylate monomer)를 포함하는 경우, 스티렌 모노머와 메틸 메타크릴레이트 모노머의 함량비를 조절함으로써, 후속 공정에서 복수의 필라형 가이드(PG1)의 주위에 형성되는 블록 공중합체층(120)의 구성 물질, 예를 들면 PMMA 및 PS에 대하여, PMMA 친화성, PS 친화성, 또는 중성의 특성을 가질 수 있도록 할 수 있다. 예를 들면, 상기 유기물 라이너(310)를 중성 또는 PS 친화성을 가지도록 형성하면, 상기 블록 공중합체층(120)이 상분리된 후 상기 복수의 필라형 가이드(PG1)의 주위에 원하지 않는 PMMA 도메인이 링(ring) 형상 또는 단속적 링 형상으로 남게 되는 결함이 발생되는 것을 방지할 수 있다.
일부 실시예들에서, 상기 유기물 라이너(310)는 약 2 ∼ 15 nm의 두께로 형성될 수 있다.
도 14b를 참조하면, 도 5a 및 도 5b를 참조하여 설명한 바와 유사한 방법으로, 유기물 라이너(310)를 사이에 두고, 제1 마스크 패턴(106P) 위에서 복수의 필라형 가이드(PG1)의 주위에 제1 반복 단위를 가지는 제1 폴리머 블록 및 제2 반복 단위를 가지는 제2 폴리머 블록을 포함하는 퓨어 블록 공중합체와, 제1 호모폴리머와, 제2 호모폴리머와의 3 성분계 블렌드로 이루어지는 블록 공중합체층(120)을 형성한다.
그 후, 도 6a 및 도 6b를 참조하여 설명한 바와 유사한 방법으로 블록 공중합체층(120)을 상분리하여, 상기 제1 폴리머 블록 및 제1 호모폴리머를 포함하는 복수의 제1 도메인(120A)과, 상기 제2 폴리머 블록 및 제2 호모폴리머를 포함하고 상기 복수의 필라형 가이드(PG1) 및 상기 복수의 제1 도메인(120A)을 각각 포위하는 제2 도메인(120B)을 포함하는 자기조립층(120S)을 형성한다.
도 14c를 참조하면, 도 7a 및 도 7b를 참조하여 설명한 바와 같은 방법으로 자기조립층(120S)(도 14b 참조)으로부터 복수의 제1 도메인(120A)을 제거한다.
도 14d를 참조하면, 도 8a 및 도 8b를 참조하여 설명한 바와 같은 방법으로 상기 복수의 필라형 가이드(PG1) 및 상기 제2 도메인(120B)을 식각 마스크로 이용하여 유기물 라이너(310)의 노출된 부분과 제1 마스크 패턴(106P) (도 14c)을 식각하여, 상기 제1 마스크 패턴(106P)에 복수의 자기조립 홀(H2)이 형성된 제1 마스크 패턴(106Q)을 형성한다. 상기 복수의 자기조립 홀(H2)은 복수의 제1 도메인(120A)의 배열 형상에 대응하는 형상을 가질 수 있다.
그 후, 도 9a 내지 도 10b를 참조하여 설명한 바와 같은 공정들을 수행하여 피식각막(104)으로부터 미세 패턴을 형성할 수 있다.
도 14a 내지 도 14d를 참조하여 설명한 예시적인 미세 패턴 형성 방법에 따르면, 복수의 필라형 가이드(PG1)가 친수성 특성을 가지는 경우 발생할 수 있는 결함 또는 불량을 방지할 수 있다. 예를 들면, 블록 공중합체층(120)을 상분리할 때, 상기 복수의 필라형 가이드(PG1)의 친수성 특성으로 인해 상기 복수의 필라형 가이드(PG1)의 주변에 원하지 않게 제1 폴리머 블록 및/또는 제1 호모폴리머, 예를 들면 PMMA가 존재하여 링 형상 또는 단속적 링 형상의 결함이 발생될 수 있다. 그러나, 복수의 필라형 가이드(PG1)의 표면에 유기물 라이너(310)를 형성하여 블록 공중합체층(120)이 접하는 부분의 표면 특성을 변화시킴으로써, 상기 설명한 링 형상 또는 단속적 링 형상의 결함이 발생되는 것을 방지할 수 있다. 즉, 상기 복수의 필라형 가이드(PG1)의 표면에 제1 폴리머 블록에 대한 표면 친화도보다 제2 폴리머 블록에 대한 표면 친화도가 더 큰 물질로 이루어지는 유기물 라이너(310)를 형성하거나, 제1 폴리머 블록에 대한 친화도 및 제2 폴리머 블록에 대한 친화도가 대략 유사한 중성의 친화도를 가지는 유기물 라이너(310)를 형성함으로써, 복수의 필라형 가이드(PG1)의 주변에 결함을 유발하지 않고 블록 공중합체층(120)의 상분리를 효과적으로 수행할 수 있다.
도 15a 내지 도 15l은 본 발명의 기술적 사상에 의한 또 다른 실시예에 따른 미세 패턴 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 15a 내지 도 15l을 참조하여, 도 1a 내지 도 14d에 예시한 필라형 가이드(PG1)와는 다른 구조를 가지는 필라형 가이드 형성 공정을 포함하는 미세 패턴 형성 방법을 설명한다. 도 15a 내지 도 15l에 있어서, 도 1a 내지 도 14d에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 상세한 설명을 생략한다.
도 15a를 참조하면, 도 1a 및 도 1b를 참조하여 설명한 바와 유사하게, 기판(102)상에 피식각막(104)을 형성하고, 상기 피식각막(104) 위에 제1 마스크층(106), 제2 마스크층(108), 및 반사 방지막(110)을 차례로 형성한다.
그 후, 상기 반사 방지막(110) 위에 복수의 홀(412H)이 형성된 제3 마스크 패턴(412)을 차례로 형성한다.
상기 제3 마스크 패턴(412)에 대한 상세한 사항은 도 1a 및 도 1b를 참조하여 제3 마스크 패턴(112)에 대하여 설명한 바와 대체로 동일하다.
도 15b를 참조하면, 제3 마스크 패턴(412)(도 1a 및 도 1b 참조)을 식각 마스크로 이용하여 반사 방지막(110) 및 제2 마스크층(108)을 식각하여 제2 마스크 패턴(108P) 및 반사 방지 패턴(110P)을 형성한다. 그 결과, 상기 제2 마스크 패턴(108P)을 관통하는 복수의 가이드 형성용 홀(H1A)이 형성된다.
상기 복수의 가이드 형성용 홀(H1A)이 형성된 후, 상기 제3 마스크 패턴(412)은 제거될 수 있다.
도 15c를 참조하면, 복수의 가이드 형성용 홀(H1A) 내에서 제2 마스크 패턴(108P)의 측벽을 덮는 복수의 필라형 가이드 외벽부(PGO)를 형성한다.
일부 실시예들에서, 상기 복수의 필라형 가이드 외벽부(PGO)를 형성하기 위하여, 도 15b의 결과물에서 복수의 가이드 형성용 홀(H1A)의 내벽 및 제2 마스크 패턴(108P)의 상부를 덮도록 제1 물질층을 형성한 후, 상기 제1 물질층을 에치백하여 상기 복수의 가이드 형성용 홀(H1A) 내에서 제2 마스크 패턴(108P)의 측벽에만 상기 복수의 필라형 가이드 외벽부(PGO)가 남도록 할 수 있다. 상기 제1 물질층을 에치백하는 공정은 상기 제2 마스크 패턴(108P)의 상면이 노출될 때까지 수행할 수 있다. 이 과정에서, 상기 제2 마스크 패턴(108P) 위에 남아 있던 반사 방지 패턴(110P)이 제거될 수 있다.
일부 실시예들에서, 상기 필라형 가이드 외벽부(PGO)는 Si을 함유하는 물질, 예를 들면 실리콘 산화물로 이루어질 수 있다.
도 15d를 참조하면, 제2 마스크 패턴(108P) 및 복수의 필라형 가이드 외벽부(PGO)를 식각 마스크로 이용하여 복수의 가이드 형성용 홀(H1A)(도 15c 참조)을 통해 노출되는 제1 마스크층(106)을 식각하여 복수의 제1 홀(H31)이 형성된 제1 마스크 패턴(106P)을 형성한다.
상기 복수의 가이드 형성용 홀(H1A) 및 복수의 제1 홀(H31)은 도 15e를 참조하여 후술하는 복수의 필라 코어(PGC)를 형성하기 위한 복수의 내부 공간을 제공한다.
도 15e를 참조하면, 복수의 제1 홀(H31) 및 복수의 가이드 형성용 홀(H1A) (도 15d 참조)의 내부를 각각 채우는 복수의 필라 코어(PGC)를 형성하여, 상기 복수의 필라 코어(PGC) 및 복수의 필라형 가이드 외벽부(PGO)로 이루어지는 복수의 필라형 가이드(PG2)를 형성한다.
상기 복수의 필라 코어(PGC)는 각각 제1 홀(H31)을 채우는 저부(LP)와, 상기 저부(LP)에 일체로 연결되고 상기 가이드 형성용 홀(H1A)에 의해 한정되는 내부 공간을 채우면서 상기 제1 마스크 패턴(106P) 위로 돌출되는 연장부(EP)를 가진다.
일부 실시예들에서, 상기 복수의 필라 코어(PGC)를 형성하기 위하여, 상기 복수의 제1 홀(H31) 및 복수의 가이드 형성용 홀(H1A) 각각의 내부를 채우기에 충분한 두께를 가지는 제2 물질층을 기판(102)상에 형성한 후, 상기 제2 물질층을 에치백 또는 평탄화하여, 상기 복수의 필라 코어(PGC)가 남도록 할 수 있다.
상기 복수의 필라 코어(PGC)는 Si을 함유하는 물질, 예를 들면 실리콘 산화물로 이루어질 수 있다. 일부 실시예들에서, 상기 복수의 필라 코어(PGC) 및 복수의 필라형 가이드 외벽부(PGO)는 서로 동일한 물질로 이루어질 수 있다.
일부 실시예들에서, 상기 복수의 필라형 가이드(PG2)는, 도 3a 및 도 3b를 참조하여 복수의 필라형 가이드(PG1)에 대하여 설명한 바와 유사하게, 후속 공정에서 상기 복수의 필라형 가이드(PG2)의 주위에 형성되는 블록 공중합체층(120)의 벌크 주기 L0의 1.73 배인 피치를 가지는 헥사고날 어레이로 배열되도록 형성될 수 있다. 이 경우, 도 6a 및 도 6b를 참조하여 설명한 바와 같이, 블록 공중합체층(120)의 상분리 공정에 의해 형성되는 복수의 제1 도메인(120A)은 상기 복수의 필라형 가이드(PG2) 중 서로 이웃하는 3 개의 필라형 가이드(PG2) 사이의 중심 부분에 실린더 형태로 자기정렬될 수 있다.
다른 일부 실시예들에서, 상기 복수의 필라형 가이드(PG2)는 상기 블록 공중합체층(120)의 벌크 주기 L0의 N 배 (N은 2 이상의 정수)인 제1 피치(P1)를 가지는 헥사고날 어레이로 배열되도록 형성될 수 있다. 예를 들면, 상기 복수의 필라형 가이드(PG2)는 상기 블록 공중합체층(120)의 벌크 주기 L0의 2 배일 수 있다. 이 경우, 도 13a 및 도 13b를 참조하여 설명한 바와 같이, 블록 공중합체층(120)의 상분리 공정에 의해 형성되는 복수의 제1 도메인(220A)이 상기 복수의 필라형 가이드(PG1) 중 서로 이웃하는 2 개의 필라형 가이드(PG1) 사이의 중심 부분에 실린더 형태로 자기정렬될 수 있다.
상기 제1 마스크 패턴(106P) 위로 돌출되는 상기 복수의 필라형 가이드(PG2)의 높이(HT2)는 예를 들면 약 10 ∼ 500 nm일 수 있으나, 이에 한정되는 것은 아니다.
도 15f를 참조하면, 제2 마스크 패턴(108P) (도 15e 참조)을 제거하여, 제1 마스크 패턴(106P)의 상면과, 복수의 필라형 가이드(PG2)의 상면 및 측벽을 노출시킨다.
도 15g를 참조하면, 도 14a를 참조하여 유기물 라이너(310) 형성 공정에 대하여 설명한 바와 유사한 방법으로, 제1 마스크 패턴(106P)의 노출된 표면과 복수의 필라형 가이드(PG2)의 노출된 상면 및 측벽을 덮는 유기물 라이너(410)를 형성한다.
일부 실시예들에서, 상기 유기물 라이너(410)는 도 5a 내지 도 6b, 도 11 및 도 12를 참조하여 설명한 블록 공중합체층(120)의 구성 물질 중 제1 폴리머 블록(PB1)에 대한 친화도보다 제2 폴리머 블록(PB2)에 대한 친화도가 더 큰 물질을 포함할 수 있다.
다른 일부 실시예들에서, 상기 유기물 라이너(410)는 상기 블록 공중합체층(120)의 구성 물질 중 제1 폴리머 블록(PB1)에 대한 친화도와 제2 폴리머 블록(PB2)에 대한 친화도가 대체로 유사한 중성의 유기물 라이너로 이루어질 수 있다.
상기 유기물 라이너(410)에 대한 보다 상세한 구성은 도 14a를 참조하여 유기물 라이너(310)에 대하여 설명한 바와 같다.
도 15h를 참조하면, 도 5a 및 도 5b를 참조하여 설명한 바와 유사한 방법으로, 유기물 라이너(410)를 사이에 두고, 제1 마스크 패턴(106P) 위에서 복수의 필라형 가이드(PG2)의 주위에 제1 반복 단위를 가지는 제1 폴리머 블록 및 제2 반복 단위를 가지는 제2 폴리머 블록을 포함하는 퓨어 블록 공중합체와, 제1 호모폴리머와, 제2 호모폴리머와의 3 성분계 블렌드로 이루어지는 블록 공중합체층(120)을 형성한 후, 도 6a 및 도 6b를 참조하여 설명한 바와 유사한 방법으로 블록 공중합체층(120)을 상분리하여, 상기 제1 폴리머 블록 및 제1 호모폴리머를 포함하는 복수의 제1 도메인(320A)과, 상기 제2 폴리머 블록 및 제2 호모폴리머를 포함하고 상기 복수의 필라형 가이드(PG1) 및 상기 복수의 제1 도메인(120A)을 각각 포위하는 제2 도메인(320B)을 포함하는 자기조립층(320S)을 형성한다.
도 15i를 참조하면, 자기조립층(320S)(도 1h 참조)으로부터 복수의 제1 도메인(320A)을 제거한다.
도 15j를 참조하면, 도 8a 및 도 8b를 참조하여 설명한 바와 같은 방법으로 상기 복수의 필라형 가이드(PG2) 및 제2 도메인(320B)을 식각 마스크로 이용하여 제1 마스크 패턴(106P) (도 14c)을 식각하여, 상기 제1 마스크 패턴(106P)에 복수의 자기조립 홀(H32)이 형성된 제1 마스크 패턴(106Q)을 형성한다. 상기 복수의 자기조립 홀(H32)은 복수의 제1 도메인(320A)의 배열 형상에 대응하는 형상을 가질 수 있다.
도 15k를 참조하면, 제1 마스크 패턴(106Q) 상에 남아 있는 복수의 필라형 가이드(PG2), 제2 도메인(320B), 및 유기물 라이너(410)를 제거하여 상기 제1 마스크 패턴(106Q)의 상면을 노출시킨다.
상기 제1 마스크 패턴(106Q)에 형성된 복수의 가이드 형성용 홀(H31) 및 복수의 자기조립 홀(H32)을 통해 피식각막(104)이 노출될 수 있다.
도 15l을 참조하면, 제1 마스크 패턴(106Q)(도 15k 참조)을 식각 마스크로 이용하여 피식각막(104) 중 복수의 가이드 형성용 홀(H31) 및 복수의 자기조립 홀(H32)을 통해 노출되는 부분들을 식각하여, 복수의 홀(104H)이 형성된 미세 패턴(104Q)을 형성한다.
그 후, 상기 미세 패턴(104Q) 상에 남아 있는 불필요한 막들을 제거하여 상기 미세 패턴(104Q)의 상면을 노출시킨다.
도 15a 내지 도 15l을 참조하여 설명한 예시적인 미세 패턴 형성 방법에 따르면, 복수의 필라형 가이드(PG2)가 친수성 특성을 가지는 경우 발생할 수 있는 링형상 또는 단속적 링 형상의 결함 또는 불량이 발생되는 것을 방지할 수 있다. 따라서, 복수의 필라형 가이드(PG2)의 주변에 결함을 유발하지 않고 블록 공중합체층(120)의 상분리를 효과적으로 수행할 수 있다.
도 16a는 본 발명의 기술적 사상에 의한 미세 패턴 형성 방법에 따라 기판상에 미세 패턴을 형성하였을 때, 블록 공중합체층, 예를 들면 도 5a 및 도 5b를 참조하여 설명한 블록 공중합체층(120)에 포함된 호모폴리머가 상분리 효과에 미치는 효과를 평가한 그래프이다.
도 16a의 평가를 위하여, 실리콘 웨이퍼상에 중성의 유기물 라이너를 형성한 후, 벌크 주기 L0 가 54 nm인 PS-b-PMMA 퓨어 블록 공중합체와, 분자량이 각각 2000 g/mol인 PS 호모폴리머 및 PMMA 호모폴리머를 포함하는 3 성분계 블렌드로 이루어지는 블록 공중합체층 코팅한 후, 어닐링하여 상분리하였다. 그 후, DUV 처리하여 PMMA 도메인을 제거하고 IPA를 이용하여 린스한 후, 상분리 효과를 평가하였다. 대조예로서, 호모폴리머를 포함하지 않고 퓨어 블록 공중합체로만 이루어지는 블록 공중합체층에 대하여 동일한 평가를 수행하였다.
도 16a의 평가 결과, 블록 공중합체층 내에서의 호모폴리머의 함량이 증가할수록 블록 공중합체층의 유리전이온도(Tg)가 감소하는 것을 확인하였다.
도 16b는 도 16a의 평가에 이용된 샘플들 중 대조예의 경우 (L0 54 nm pure BCP)와, 블록 공중합체층 내에서 퓨어 블록 공중합체와 호모폴리머의 중량비가 50:50인 경우 (L0 54 nm blend BCP)의 상분리 이미지를 보여주는 사진이다.
도 16a 및 도 16b의 결과로부터, 3 성분계 블렌드로 이루어지는 블록 공중합체층을 사용하였을 때, 상분리 효과가 개선되는 것을 확인할 수 있다.
도 16a 및 도 16b에서의 평가 방법과 동일한 방법으로 벌크 주기 L0 가 54 nm인 퓨어 블록 공중합체와, 분자량이 4000 g/mol인 PS 호모폴리머와, 분자량이 4000 g/mol인 PMMA 호모폴리머를 포함하는 3 성분계 블렌드로 이루어지는 블록 공중합체층에 대하여 상분리 효과를 평가하였다. 여기서, 블록 공중합체층 내에서 퓨어 블록 공중합체와 호모폴리머의 중량비가 각각 95:5, 90:10, 및 85:15인 경우에 대하여 평가하였다. 그 결과, 블록 공중합체층 내에서 퓨어 블록 공중합체와 호모폴리머의 중량비가 85:15인 경우에 가장 우수한 상분리 효과가 얻어지는 것을 확인하였다.
도 17은 벌크 주기 L0 가 51 nm인 퓨어 블록 공중합체를 사용한 것을 제외하고, 도 16a 및 도 16b에서의 평가 방법과 동일한 방법으로 블록 공중합체층에 대하여 상분리 효과를 평가한 결과 얻어진 상분리 이미지를 보여주는 사진이다.
도 17에서 블록 공중합체층 내에서 퓨어 블록 공중합체와, PS 호모폴리머 및 PMMA 호모폴리머로 이루어지는 호모폴리머와의 중량비가 60:40인 경우(E1)와, 55:45인 경우(E2)와, 50:50(E3)인 경우에, 우수한 상분리 효과가 얻어진 것을 확인할 수 있다.
도 18은 본 발명의 기술적 사상에 의한 패턴 형성 방법을 이용하여 구현 가능한 집적회로 소자(700)의 예시적인 평면 레이아웃이다. 도 18에 예시한 레이아웃은 반도체 메모리 소자의 메모리 셀 어레이 영역을 구성할 수 있다.
도 18를 참조하면, 집적회로 소자(700)의 메모리 셀 어레이 영역은 복수의 활성 영역(ACT)을 포함한다. 복수의 워드 라인(WL)이 상기 복수의 활성 영역(ACT)을 가로질러 제1 방향 (X 방향)을 따라 상호 평행하게 연장되어 있다. 상기 복수의 워드 라인(WL)은 서로 등간격으로 배치될 수 있다. 상기 복수의 워드 라인(WL) 위에는 복수의 비트 라인(BL)이 상기 제1 방향과 직교하는 제2 방향 (Y 방향)을 따라 상호 평행하게 연장되어 있다.
상기 복수의 비트 라인(BL)은 복수의 다이렉트 콘택(DC)을 통해 상기 복수의 활성 영역(ACT)에 연결되어 있다.
복수의 베리드 콘택 (buried contact)(BC)은 복수의 비트 라인(BL) 중 상호 인접한 2 개의 비트 라인(BL) 사이의 영역으로부터 상기 상호 인접한 2 개의 비트 라인(BL) 중 어느 하나의 비트 라인(BL)의 상부까지 연장되는 콘택 구조물로 구성될 수 있다. 일부 실시예들에서, 상기 복수의 베리드 콘택(BC)은 제1 방향 (X 방향) 및 제2 방향 (Y 방향)을 따라 일렬로 배열될 수 있다. 일부 실시예들에서, 상기 복수의 베리드 콘택(BC)은 제2 방향 (Y 방향)을 따라 등간격으로 배치될 수 있다. 상기 복수의 베리드 콘택(BC)은 커패시터의 하부 전극(ST)을 활성 영역(ACT)에 전기적으로 연결시키는 역할을 할 수 있다.
도 1a 내지 도 15l을 참조하여 설명한 실시예들에 따른 패턴 형성 방법은 도 18에 예시한 단위 소자들, 예들 들면 복수의 활성 영역(ACT), 복수의 워드 라인(WL), 복수의 비트 라인(BL), 복수의 다이렉트 콘택(DC), 복수의 베리드 콘택(BC), 복수의 하부 전극(ST) 등을 형성하는 데 적용될 수 있다.
도 19a 내지 도 19l은 도 1a 내지 도 15l를 참조하여 설명한 패턴 형성 방법을 이용하여 집적회로 소자를 제조하는 방법을 구체적인 예를 들어 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 19a 내지 도 19l에 있어서, 도 1a 내지 도 15l에서와 동일한 참조 부호는 동일 부재를 나타내며, 따라서 여기서는 이들에 대한 상세한 설명은 생략한다.
도 19a를 참조하면, 기판(710)에 소자분리막(712)을 형성하여 복수의 활성 영역(710A)을 정의한다.
상기 기판(710)에 대한 보다 상세한 사항은 도 1a 및 도 1b를 참조하여 기판(102)에 대하여 설명한 바와 같다.
상기 복수의 활성 영역(710A)은 도 18에 예시한 활성 영역(ACT)과 같이 각각 단축 및 장축을 가지는 비교적 긴 아일랜드 형상을 가질 수 있다. 상기 복수의 활성 영역(710A)을 정의하기 위하여 도 1a 내지 도 15l를 참조하여 설명한 실시예들에 따른 패턴 형성 방법들 중 적어도 하나의 방법을 이용할 수 있다. 예를 들면, 상호 평행하게 연장되는 복수의 라인 형상의 예비 활성 영역을 정의한 후, 상기 복수의 라인 형상의 예비 활성 영역을 최종적으로 원하는 아일랜드 형상의 복수의 활성 영역으로 하기 위한 트리밍 공정시 도 1a 내지 도 15l를 참조하여 설명한 실시예들에 따른 패턴 형성 방법들 중 적어도 하나의 방법을 이용할 수 있다.
상기 소자분리막(712)은 산화막, 질화막, 또는 이들의 조합으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 상기 소자분리막(712)은 1 종류의 절연막으로 이루어지는 단일층, 또는 적어도 2 종류의 절연막들의 조합으로 이루어지는 다중층으로 구성될 수 있다.
상기 기판(710)에 복수의 워드 라인 트렌치(도시 생략)를 형성한다. 상기 복수의 워드 라인 트렌치는 도 18의 X 방향을 따라 상호 평행하게 연장되며, 각각 복수의 활성 영역(710A)을 가로지르는 라인 형상을 가질 수 있다. 상기 복수의 워드 라인 트렌치의 내부에 복수의 게이트 유전막, 복수의 워드 라인(WL)(도 18 참조), 및 복수의 매몰 절연막을 차례로 형성한다.
일부 실시예들에서, 상기 워드 라인(WL)을 형성한 후, 상기 워드 라인(WL)의 양측에서 상기 기판(710)에 불순물 이온을 주입하여 복수의 활성 영역(710A)의 상면에 소스/드레인 영역을 형성할 수 있다. 다른 일부 실시예들에서, 상기 복수의 워드 라인(WL)을 형성하기 전에 소스/드레인 영역을 형성하기 위한 불순물 이온 주입 공정이 수행될 수 있다.
상기 기판(710) 상에 제1 절연막(720) 및 제2 절연막(722)을 차례로 형성한다. 상기 제1 절연막(720)은 산화막으로 이루어지고 제2 절연막(722)은 질화막으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
도 19b를 참조하면, 기판(710)상에 제1 도전층(726)을 형성한다.
상기 제1 도전층(726)은 도핑된 폴리실리콘으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
도 19c를 참조하면, 도 15a 내지 도 15h를 참조하여 설명한 바와 유사한 방법으로, 제1 도전층(726) 위에 피식각막(104)을 형성하고, 제1 마스크 패턴(106P) 위에 제1 도메인(320A) 및 제2 도메인(320B)으로 상분리된 자기조립층(320S)을 형성한다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않는다. 예를 들면 도 1a 내지 도 6b를 참조하여 설명한 방법, 도 14a 및 도 14b를 참조하여 설명한 방법, 또는 이들로부터 본 발명의 기술적 사상의 범위 내에서 변형 및 변경된 다양한 방법을 이용할 수 있다.
도 19d를 참조하면, 자기조립층(320S)(도 19c 참조)으로부터 제1 도메인(320A)을 제거한다.
도 19e를 참조하면, 도 15j를 참조하여 설명한 바와 같은 방법으로 복수의 필라형 가이드(PG2) 및 제2 도메인(320B)을 식각 마스크로 이용하여 제1 마스크 패턴(106P) (도 19c)을 식각하여, 피식각막(104)을 노출시키는 홀이 형성된 제1 마스크 패턴(106R)을 형성한다.
그 후, 상기 제1 마스크 패턴(106R) 상의 불필요한 막들을 제거하고, 도 15l을 참조하여 설명한 바와 유사한 방법으로, 제1 마스크 패턴(106R)을 식각 마스크로 이용하여 피식각막(104)을 식각하여, 제1 도전층(726)을 노출시키는 홀이 형성된 미세 패턴(104R)을 형성한다.
도 19f를 참조하면, 미세 패턴(104R)을 식각 마스크로 이용하여 제1 도전층(726)을 식각하고 그 결과 노출되는 기판(710)의 일부 및 소자분리막(712)의 일부를 식각하여, 기판(710)의 활성 영역(710A)을 노출시키는 다이렉트 콘택홀(DCH)을 형성한다.
도 19f에는 미세 패턴(104R)을 덮는 제1 마스크 패턴(106R)이 제거된 것으로 예시되었으나, 일부 실시예들에서, 미세 패턴(104R) 상에 상기 제1 마스크 패턴(106R)이 남아 있을 수도 있다.
도 19g를 참조하면, 미세 패턴(104R)(도 19f 참조)을 제거한 후, 상기 다이렉트 콘택홀(DCH)의 내부 및 상기 제1 도전층(726)의 상부에 상기 다이렉트 콘택홀(DCH)을 채우기에 충분한 두께의 제2 도전층을 형성하고, 상기 제2 도전층이 상기 다이렉트 콘택홀(DCH) 내부에만 남도록 상기 제2 도전층을 에치백하여, 상기 다이렉트 콘택홀(DCH) 내부에 남아 있는 제2 도전층으로 이루어지는 다이렉트 콘택(DC)을 형성한다.
상기 다이렉트 콘택(DC)은 도핑된 폴리실리콘으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
도 19h를 참조하면, 제1 도전층(726) 및 다이렉트 콘택(DC)의 상부에 제3 도전층(732), 제4 도전층(734) 및 절연 캡핑층(736)을 차례로 형성한다.
상기 제3 도전층(732) 및 제4 도전층(734)은 각각 TiN, TiSiN, W, 텅스텐 실리사이드, 또는 이들의 조합으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 일부 실시예들에서, 상기 제3 도전층(732)은 TiSiN을 포함하고, 상기 제4 도전층(734)은 W을 포함할 수 있다.
상기 절연 캡핑층(736)은 실리콘 질화막으로 이루어질 수 있다.
도 19i를 참조하면, 포토리소그래피 공정을 이용하여 절연 캡핑층(736)을 패터닝하여 절연 캡핑 패턴(736P)을 형성하고, 상기 절연 캡핑 패턴(736P)을 식각 마스크로 이용하여 하부 구조물 중 일부를 식각하여 복수의 비트 라인(760)을 형성한다.
상기 복수의 비트 라인(760)을 형성하기 위하여, 상기 절연 캡핑 패턴(736P)을 식각 마스크로 이용하여 제4 도전층(734), 제3 도전층(732), 제1 도전층(726) 및 다이렉트 콘택(DC)의 일부를 차례로 식각하여, 제1 도전 패턴(726P), 제3 도전 패턴(732P) 및 제4 도전 패턴(734P)으로 이루어지는 복수의 비트 라인(760)을 형성한다. 상기 복수의 비트 라인(760)은 다이렉트 콘택(DC)을 통해 기판(710)의 활성 영역(710A)에 연결될 수 있다.
도 19j를 참조하면, 복수의 비트 라인(760)이 형성된 결과물의 노출된 상면에 절연 라이너(756)를 형성한다.
상기 절연 라이너(756)는 질화막으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
도 19k를 참조하면, 도 19j의 결과물에서 복수의 비트 라인(760) 각각의 사이의 공간에 복수의 베리드 콘택(BC) (도 18 참조)과, 상기 복수의 베리드 콘택(BC)에 연결되는 복수의 도전성 랜딩 패드(LP)를 형성한다.
보다 구체적으로 설명하면, 복수의 비트 라인(760) 각각의 측벽에서 절연 라이너(756)를 덮는 절연 스페이서(S1, S2)를 형성하고, 상기 복수의 비트 라인(760) 각각의 사이의 공간에 베리드 콘택(BC)(도 18 참조)을 형성하기 위한 복수의 홀을 한정하는 복수의 절연 패턴(도 19k의 단면도에서는 보이지 않음)을 형성한 후, 상기 복수의 홀을 통해 기판(710)의 활성 영역(710A)을 노출시키고, 상기 노출된 활성 영역(710A)의 표면에 금속 실리사이드막(761)을 형성한다. 그 후, 상기 복수의 홀 각각의 내부 중 하측 일부에 도전층을 채워 상기 활성 영역(710A)에 각각 연결되는 복수의 베리드 콘택(BC)을 형성한다.
일부 실시예들에서, 상기 금속 실리사이드막(761)은 코발트 실리사이드로 이루어질 수 있다. 그러나, 본 발명의 기술적 사상에 의하면, 상기 금속 실리사이드막(761)은 상기 예시된 물질에 한정되는 것은 아니며, 다양한 종류의 금속 실리사이드 중에서 선택되는 물질로 이루어질 수 있다. 일부 실시예들에서, 상기 복수의 베리드 콘택(BC)은 도핑된 폴리실리콘으로 이루어질 수 있다. 일부 실시예들에서, 상기 금속 실리사이드막(761)은 생략 가능하다.
일부 실시예들에서, 상기 절연 스페이서(S1, S2)는 실리콘 산화막, 실리콘 질화막, 에어, 또는 이들의 조합으로 이루어질 수 있다. 본 예에서는 상기 절연 스페이서(S1, S2)가 2중 층으로 이루어진 경우를 예시하였으나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 단일층 또는 삼중층으로 이루어질 수도 있다. 상기 복수의 절연 패턴은 질화막, 산화막, 또는 이들의 조합으로 이루어질 수 있다.
그 후, 상기 복수의 비트 라인(760) 사이의 복수의 홀 내부에서 상기 복수의 베리드 콘택(BC) 위에 금속 실리사이드막(763)을 형성한다. 일부 실시예들에서, 상기 금속 실리사이드막(763)은 코발트 실리사이드로 이루어질 수 있다. 그러나, 본 발명의 기술적 사상에 의하면, 상기 금속 실리사이드막(763)은 상기 예시된 물질에 한정되는 것은 아니며, 다양한 종류의 금속 실리사이드 중에서 선택되는 물질로 이루어질 수 있다. 다른 일부 실시예들에서, 상기 금속 실리사이드막(763)은 생략 가능하다.
그 후, 도전성 배리어막 및 도전층을 형성하고 절연 라이너(756)가 노출되도록 상기 도전성 배리어막 및 도전층을 에치백한다. 그 결과, 상기 도전성 배리어막의 일부 및 상기 도전층의 일부가 상기 금속 실리사이드막(263) 위에서 상기 복수의 홀 내부를 채우면서 상기 복수의 비트 라인(760)을 덮는 도전성 배리어막(764) 및 도전층(766A)의 형태로 남게 된다.
일부 실시예들에서, 상기 도전성 배리어막(764)은 Ti/TiN 적층 구조로 이루어질 수 있다. 일부 실시예들에서, 상기 도전층(766)은 도핑된 폴리실리콘, 금속, 금속 실리사이드, 도전성 금속 질화물, 또는 이들의 조합으로 이루어질 수 있다.
그 후, 셀 어레이 영역에서, 상기 도전층(766) 위에 상기 도전층(766)의 일부를 노출시키는 마스크 패턴(도시 생략)을 형성한 후, 상기 마스크 패턴을 식각 마스크로 이용하여 도전성 배리어막(764), 도전층(766) 및 그 주위의 절연막들을 식각하여, 상기 도전성 배리어막(764) 및 도전층(766) 중 남은 부분들로 이루어지는 복수의 랜딩 패드(LP)를 형성한다.
상기 복수의 랜딩 패드(LP)는 도 18에 예시한 복수의 베리드 콘택(BC)과 유사하게, 서로 이격되어 있는 복수의 아일랜드형 패턴의 형상을 가질 수 있다.
상기 복수의 랜딩 패드(LP)를 형성하기 위하여 포토리소그래피 공정을 이용할 수 있다. 이 때, 상기 복수의 랜딩 패드(LP)를 형성하기 위하여, 도 1a 내지 도 15l을 참조하여 설명한 패턴 형성 방법들 중 어느 하나의 방법을 이용할 수 있다.
도 19l을 참조하면, 복수의 도전성 랜딩 패드(LP)를 포함하는 결과물의 상부 표면에 절연 박막(780)을 형성한다. 상기 절연 박막(380)은 질화막으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
그 후, 상기 절연 박막(780) 위에 절연막을 형성하고, 셀 어레이 영역에서 상기 복수의 도전성 랜딩 패드(LP)에 전기적으로 연결 가능한 복수의 커패시터 하부 전극을 형성하여, 집적회로 소자(700)를 형성할 수 있다. 상기 하부 전극은 도 18의 하부 전극(ST)에 대응할 수 있다.
도 20은 본 발명의 기술적 사상에 의한 집적회로 소자를 포함하는 시스템(1000)이다.
시스템(1000)은 제어기(1010), 입/출력 장치(1020), 기억 장치(1030), 및 인터페이스(1040)를 포함한다. 상기 시스템(1000)은 모바일 시스템 또는 정보를 전송하거나 전송받는 시스템일 수 있다. 일부 실시예에서, 상기 모바일 시스템은 PDA, 휴대용 컴퓨터 (portable computer), 웹 타블렛 (web tablet), 무선 폰 (wireless phone), 모바일 폰 (mobile phone), 디지털 뮤직 플레이어 (digital music player) 또는 메모리 카드 (memory card)이다. 제어기(1010)는 시스템(1000)에서의 실행 프로그램을 제어하기 위한 것으로, 마이크로프로세서 (microprocessor), 디지털 신호 처리기 (digital signal processor), 마이크로콘트롤러 (microcontroller), 또는 이와 유사한 장치로 이루어질 수 있다. 입/출력 장치(1020)는 시스템(1000)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 시스템(1000)은 입/출력 장치(1020)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되고, 외부 장치와 서로 데이터를 교환할 수 있다. 입/출력 장치(1020)는, 예를 들면 키패드 (keypad), 키보드 (keyboard), 또는 표시장치 (display)일 수 있다.
기억 장치(1030)는 제어기(1010)의 동작을 위한 코드 및/또는 데이터를 저장하거나, 제어기(1010)에서 처리된 데이터를 저장할 수 있다. 상기 기억 장치(1030)는 본 발명의 기술적 사상에 의한 실시예들에 따른 패턴 형성 방법 또는 집적회로 소자의 제조 방법에 의해 얻어진 적어도 하나의 집적회로 소자를 포함한다. 예를 들면, 상기 기억 장치(1030)는 도 1a 내지 도 15l를 참조하여 설명한 패턴 형성 방법들 중 어느 하나, 또는 도 18 내지 도 19l을 참조하여 설명한 집적회로 소자의 제조 방법들 중 어느 하나의 방법에 의해 얻어진 적어도 하나의 집적회로 소자를 포함한다.
인터페이스(1040)는 상기 시스템(1000)과 외부의 다른 장치 사이의 데이터 전송 통로일 수 있다. 제어기(1010), 입/출력 장치(1020), 기억 장치(1030), 및 인터페이스(1040)는 버스(1050)를 통해 서로 통신할 수 있다. 상기 시스템(1000)은 모바일 폰 (mobile phone), MP3 플레이어, 네비게이션 (navigation), 휴대용 멀티미디어 재생기 (portable multimedia player, PMP), 고상 디스크 (solid state disk; SSD), 또는 가전 제품 (household appliances)에 이용될 수 있다.
도 21은 본 발명의 기술적 사상에 의한 집적회로 소자를 포함하는 메모리 카드(1100)이다.
메모리 카드(1100)는 기억 장치(1110) 및 메모리 제어기(1120)를 포함한다.
기억 장치(1110)는 데이터를 저장할 수 있다. 일부 실시예들에서, 상기 기억 장치(1110)는 전원 공급이 중단되어도 저장된 데이터를 그대로 유지할 수 있는 비휘발성 특성을 가질 수 있다. 기억 장치(1110)는 본 발명의 기술적 사상에 의한 실시예들에 따른 패턴 형성 방법 또는 집적회로 소자의 제조 방법에 의해 얻어진 적어도 하나의 집적회로 소자를 포함한다. 예를 들면, 상기 기억 장치(1110)는 도 1a 내지 도 15l를 참조하여 설명한 패턴 형성 방법들 중 어느 하나, 또는 도 18 내지 도 19l을 참조하여 설명한 집적회로 소자의 제조 방법들 중 어느 하나의 방법에 의해 얻어진 적어도 하나의 집적회로 소자를 포함한다.
메모리 제어기(1120)는 호스트(1130)의 읽기/쓰기 요청에 응답하여 상기 기억 장치(1110)에 저장된 데이터를 읽거나, 기억 장치(1110)의 데이터를 저장할 수 있다. 메모리 제어기(1120)는 본 발명의 기술적 사상에 의한 실시예들에 따른 방법에 의해 얻어진 적어도 하나의 집적회로 소자를 포함한다. 예를 들면, 상기 메모리 제어기(1120)는 도 1a 내지 도 15l를 참조하여 설명한 패턴 형성 방법들 중 어느 하나, 또는 도 18 내지 도 19l을 참조하여 설명한 집적회로 소자의 제조 방법들 중 어느 하나의 방법에 의해 얻어진 적어도 하나의 집적회로 소자를 포함한다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
120: 블록 공중합체층, 120A: 제1 도메인, 120B: 제2 도메인, 120S: 자기조립층, 310, 410: 유기물 라이너, PG1, PG2: 필라형 가이드, PGO: 필라형 가이드 외벽부, PGC: 필라 코어.

Claims (20)

  1. 피쳐층(feature layer) 위에 규칙적으로 배열된 복수의 필라(pillar)형 가이드를 형성하는 단계와,
    상기 복수의 필라형 가이드의 노출 표면을 덮는 유기물 라이너를 형성하는 단계와,
    상기 피쳐층 위에서 상기 유기물 라이너를 사이에 두고 상기 복수의 필라형 가이드 각각의 주위에 제1 반복 단위를 가지는 제1 폴리머 블록 및 제2 반복 단위를 가지는 제2 폴리머 블록을 포함하는 퓨어 블록 공중합체 (pure block copolymer)와, 제1 호모폴리머(homopolymer) 및 제2 호모폴리머를 포함하는 복수의 호모폴리머와의 블렌드(blend)를 포함하는 블록 공중합체층을 형성하는 단계와,
    상기 블록 공중합체층을 상분리하여, 상기 제1 폴리머 블록 및 제1 호모폴리머를 포함하고 상기 복수의 필라형 가이드와 함께 규칙적인 배열을 이루는 복수의 제1 도메인(domain)과, 상기 제2 폴리머 블록 및 제2 호모폴리머를 포함하고 상기 복수의 필라형 가이드 및 상기 복수의 제1 도메인을 각각 포위하는 제2 도메인을 형성하는 단계와,
    상기 복수의 제1 도메인을 제거하는 단계와,
    상기 복수의 필라형 가이드 및 상기 제2 도메인을 식각 마스크로 이용하여 상기 유기물 라이너 및 상기 피쳐층을 식각하여 상기 피쳐층에 상기 복수의 제1 도메인의 배열 형상에 대응하는 복수의 홀을 형성하는 단계를 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 제1 호모폴리머는 상기 제1 반복 단위를 가지고, 상기 제2 호모폴리머는 상기 제2 반복 단위를 가지는 것을 특징으로 하는 미세 패턴 형성 방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 제1 폴리머 블록은 PMMA (poly(methyl methacrylate)), PEO (poly(ethylene oxide)), PLA (Poly(lactic acid)), 또는 PI (polyisoprene)이고,
    상기 제2 폴리머 블록은 PS (polystyrene)인 것을 특징으로 하는 미세 패턴 형성 방법.
  8. 삭제
  9. 삭제
  10. 제1항에 있어서,
    상기 복수의 필라형 가이드를 형성하는 단계에서, 상기 복수의 필라형 가이드는 상기 블록 공중합체층의 벌크 주기 L0의 N 배 (N은 2 이상의 정수)인 제1 피치(pitch)를 가지고,
    상기 블록 공중합체층의 벌크 주기 L0는 40 ∼ 60 nm 인 것을 특징으로 하는 미세 패턴 형성 방법.
  11. 제1항에 있어서,
    상기 복수의 필라형 가이드를 형성하는 단계에서 상기 복수의 필라형 가이드는 제1 피치(pitch)를 가지고 규칙적으로 배열되도록 형성되고,
    상기 블록 공중합체층의 상분리 단계에서는 상기 블록 공중합체층의 상분리에 의해 상기 복수의 제1 도메인이 상기 복수의 필라형 가이드 중 2 개 또는 3 개의 필라형 가이드 사이의 중심에 실린더 형태로 배치되고, 상기 복수의 필라형 가이드 및 상기 복수의 제1 도메인은 상기 제1 피치보다 작은 제2 피치를 가지고 규칙적으로 배열되는 것을 특징으로 하는 미세 패턴 형성 방법.
  12. 삭제
  13. 삭제
  14. 기판 상에 피쳐층(feature layer)을 형성하는 단계와,
    상기 피쳐층에 제1 피치(pitch)를 가지고 규칙적으로 배열되는 복수의 제1 홀을 형성하는 단계와,
    상기 복수의 제1 홀을 채우면서 상기 피쳐층 위로 돌출되는 복수의 필라형 가이드를 형성하는 단계와,
    상기 피쳐층 위에서 상기 복수의 필라형 가이드 각각의 주위에 제1 반복 단위를 가지는 제1 폴리머 블록 및 제2 반복 단위를 가지는 제2 폴리머 블록을 포함하는 퓨어 블록 공중합체 (pure block copolymer)와, 상기 제1 반복 단위를 포함하는 제1 호모폴리머(homopolymer)와 상기 제2 반복 단위를 포함하는 제2 호모폴리머와의 3 성분계 블렌드(ternary blend)로 이루어지는 블록 공중합체층을 형성하는 단계와,
    상기 블록 공중합체층을 상분리하여, 상기 복수의 필라형 가이드와 함께 규칙적인 배열을 이루는 복수의 제1 도메인(domain)과, 상기 복수의 필라형 가이드 및 상기 복수의 제1 도메인을 각각 포위하는 제2 도메인을 형성하는 단계와,
    상기 복수의 제1 도메인을 제거하는 단계와,
    상기 복수의 필라형 가이드 및 상기 제2 도메인을 식각 마스크로 이용하여 상기 피쳐층을 식각하여 상기 피쳐층에 복수의 제2 홀을 형성하는 단계를 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
  15. 제14항에 있어서,
    상기 복수의 필라형 가이드를 형성하는 단계는
    상기 피쳐층에 상기 복수의 제1 홀을 형성하기 전에, 상기 피쳐층 위에 상기 피쳐층을 노출시키는 내부 공간을 한정하며 상기 복수의 제1 홀보다 더 큰 폭을 가지는 복수의 필라형 가이드 외벽부를 형성하는 단계와,
    상기 피쳐층에 상기 복수의 제1 홀을 형성한 후에, 상기 복수의 제1 홀을 채우는 저부와, 상기 저부에 일체로 연결되고, 상기 내부 공간을 채우면서 상기 피쳐층 위로 돌출되는 연장부를 가지는 복수의 필라 코어를 형성하는 단계를 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
  16. 삭제
  17. 삭제
  18. 기판 위에 피식각막을 형성하는 단계와,
    상기 피식각막 위에 복수의 제1 홀이 형성된 제1 마스크 패턴을 형성하는 단계와,
    상기 복수의 제1 홀의 내부로부터 상기 제1 마스크 패턴의 위로 돌출되는 복수의 필라형 가이드를 형성하는 단계와,
    상기 제1 마스크 패턴 위에서 상기 복수의 필라형 가이드의 주위에 제1 폴리머 블록 및 제2 폴리머 블록을 포함하는 퓨어 블록 공중합체 (pure block copolymer)와, 제1 호모폴리머(homopolymer)와, 제2 호모폴리머와의 3 성분계 블렌드(ternary blend)로 이루어지는 블록 공중합체층을 형성하는 단계와,
    상기 블록 공중합체층을 상분리하여, 상기 복수의 필라형 가이드로부터 이격된 위치에 규칙적인 배열로 정렬되는 복수의 제1 도메인(domain)과, 상기 복수의 필라형 가이드 및 상기 복수의 제1 도메인을 각각 포위하는 제2 도메인을 형성하는 단계와,
    상기 복수의 제1 도메인을 제거하는 단계와,
    상기 복수의 필라형 가이드 및 상기 제2 도메인을 식각 마스크로 이용하여 상기 제1 마스크 패턴을 식각하여 상기 제1 마스크 패턴에 복수의 제2 홀을 형성하는 단계와,
    상기 복수의 제1 홀 및 상기 복수의 제2 홀이 형성된 제1 마스크 패턴을 식각 마스크로 이용하여 상기 피식각막을 식각하여 미세 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 집적회로 소자의 제조 방법.
  19. 삭제
  20. 제18항에 있어서,
    상기 블록 공중합체층을 형성하는 단계 전에, 상기 복수의 필라형 가이드의 측벽과 상기 제1 마스크 패턴의 상면을 덮는 중성의 라이너를 형성하는 단계를 더 포함하고,
    상기 블록 공중합체층은 상기 중성의 라이너 위에 형성되는 것을 특징으로 하는 집적회로 소자의 제조 방법.
KR1020140180500A 2014-12-15 2014-12-15 미세 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법 KR102335109B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140180500A KR102335109B1 (ko) 2014-12-15 2014-12-15 미세 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
US14/958,072 US9704722B2 (en) 2014-12-15 2015-12-03 Method of forming fine pattern and method of manufacturing integrated circuit device using the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140180500A KR102335109B1 (ko) 2014-12-15 2014-12-15 미세 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20160072619A KR20160072619A (ko) 2016-06-23
KR102335109B1 true KR102335109B1 (ko) 2021-12-03

Family

ID=56111855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140180500A KR102335109B1 (ko) 2014-12-15 2014-12-15 미세 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법

Country Status (2)

Country Link
US (1) US9704722B2 (ko)
KR (1) KR102335109B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102402958B1 (ko) * 2015-11-11 2022-05-27 삼성전자주식회사 반도체 장치의 패턴 형성 방법 및 반도체 장치의 제조 방법
KR102336105B1 (ko) * 2017-07-19 2021-12-06 삼성전자주식회사 반도체 장치의 제조 방법
CN111341658A (zh) * 2020-02-05 2020-06-26 中国科学院微电子研究所 一种层图案化方法和半导体器件、集成电路和电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120164392A1 (en) * 2004-11-22 2012-06-28 Wisconsin Alumni Research Foundation Methods and compositions for forming patterns with isolated or discrete features using block copolymer materials
US20140148012A1 (en) * 2012-08-16 2014-05-29 International Business Machines Corporation Tone inversion of self-assembled self-aligned structures

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3410202B2 (ja) 1993-04-28 2003-05-26 日本テキサス・インスツルメンツ株式会社 ウェハ貼着用粘着シートおよびこれを用いた半導体装置の製造方法
US6395850B1 (en) 2000-09-28 2002-05-28 Symyx Technologies, Inc. Heterocycle containing control agents for living-type free radical polymerization
WO2006112887A2 (en) 2004-11-22 2006-10-26 Wisconsin Alumni Research Foundation Methods and compositions for forming aperiodic patterned copolymer films
US9183870B2 (en) * 2007-12-07 2015-11-10 Wisconsin Alumni Research Foundation Density multiplication and improved lithography by directed block copolymer assembly
KR101355167B1 (ko) 2007-12-14 2014-01-28 삼성전자주식회사 적어도 세 개의 고분자 블록을 구비하는 블록 공중합체를이용한 미세 패턴 형성 방법
US8101261B2 (en) * 2008-02-13 2012-01-24 Micron Technology, Inc. One-dimensional arrays of block copolymer cylinders and applications thereof
KR20100076608A (ko) 2008-12-26 2010-07-06 주식회사 하이닉스반도체 반도체 장치의 콘택홀 형성방법
KR101535227B1 (ko) * 2008-12-31 2015-07-08 삼성전자주식회사 블록 공중합체를 이용한 미세 패턴 형성 방법
US8114306B2 (en) * 2009-05-22 2012-02-14 International Business Machines Corporation Method of forming sub-lithographic features using directed self-assembly of polymers
US8821978B2 (en) * 2009-12-18 2014-09-02 International Business Machines Corporation Methods of directed self-assembly and layered structures formed therefrom
JP5802740B2 (ja) 2010-04-14 2015-11-04 エーエスエムエル ネザーランズ ビー．ブイ． リソグラフィで使用される自己組織化可能な重合体の秩序化された層を提供する方法
US9469525B2 (en) 2011-01-31 2016-10-18 Seagate Technology Llc Modified surface for block copolymer self-assembly
KR20130034778A (ko) 2011-09-29 2013-04-08 주식회사 동진쎄미켐 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성 방법
JP5891075B2 (ja) * 2012-03-08 2016-03-22 東京応化工業株式会社 ブロックコポリマー含有組成物及びパターンの縮小方法
KR101891761B1 (ko) 2012-04-06 2018-08-24 주식회사 동진쎄미켐 가이드 패턴 형성용 포토레지스트 조성물 및 이를 이용한 미세패턴 형성방법
US8835581B2 (en) 2012-06-08 2014-09-16 Az Electronic Materials (Luxembourg) S.A.R.L. Neutral layer polymer composition for directed self assembly and processes thereof
KR102003334B1 (ko) 2012-09-04 2019-07-24 삼성전자주식회사 패턴 형성 방법
US9153477B2 (en) 2012-09-28 2015-10-06 Intel Corporation Directed self assembly of block copolymers to form vias aligned with interconnects
US8877658B2 (en) 2012-10-17 2014-11-04 Globalfoundries Inc. Directed self-assembly of block copolymers using laser annealing
KR101993255B1 (ko) 2013-01-07 2019-06-26 삼성전자주식회사 콘택 홀 형성 방법
US8853085B1 (en) * 2013-04-23 2014-10-07 International Business Machines Corporation Grapho-epitaxy DSA process with dimension control of template pattern
JP2015032815A (ja) * 2013-08-07 2015-02-16 株式会社東芝 パターン形成方法
KR102190675B1 (ko) * 2013-10-10 2020-12-15 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120164392A1 (en) * 2004-11-22 2012-06-28 Wisconsin Alumni Research Foundation Methods and compositions for forming patterns with isolated or discrete features using block copolymer materials
US8501304B2 (en) 2004-11-22 2013-08-06 Wisconsin Alumni Research Foundation Methods and compositions for forming patterns with isolated or discrete features using block copolymer materials
US20140148012A1 (en) * 2012-08-16 2014-05-29 International Business Machines Corporation Tone inversion of self-assembled self-aligned structures

Also Published As

Publication number Publication date
US9704722B2 (en) 2017-07-11
KR20160072619A (ko) 2016-06-23
US20160172187A1 (en) 2016-06-16

Similar Documents

Publication Publication Date Title
KR102295523B1 (ko) 미세 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
US8835321B2 (en) Method for forming fine patterns of a semiconductor device
US20180348636A1 (en) Approach to lowering extreme ultraviolet exposure dose for inorganic hardmasks for extreme ultraviolet patterning
JP2010535410A (ja) 半導体デバイスの製造方法およびそれによって得られる半導体デバイス
KR102317785B1 (ko) 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
KR20100044541A (ko) 반도체 소자의 패턴 형성 방법
CN108074799B (zh) 使用半双向图案化形成半导体器件的方法
KR20130015145A (ko) 반도체 소자의 미세 패턴 형성 방법
KR102607278B1 (ko) 반도체 소자의 패턴 형성 방법
KR100799125B1 (ko) 캐패시터를 구비한 반도체 소자의 제조방법
CN109698186B (zh) 集成电路器件及制造其的方法
KR102335109B1 (ko) 미세 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
US20090117742A1 (en) Method for fabricating fine pattern in semiconductor device
US9768032B2 (en) Method of forming pattern and method of manufacturing integrated circuit device by using the same
KR101095076B1 (ko) 반도체 장치의 제조 방법
US10236185B2 (en) Method of forming patterns for semiconductor device
KR102350586B1 (ko) 미세 패턴 형성 방법
US9934986B2 (en) Method of forming fine patterns
KR20110083978A (ko) 반도체 소자의 미세 패턴 형성방법
US20060228652A1 (en) Method of fabricating flash memory device
US20080220605A1 (en) Method of manufacturing flash memory device
KR20070074174A (ko) 반도체 소자의 미세패턴 형성방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant