KR102322085B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR102322085B1
KR102322085B1 KR1020150025397A KR20150025397A KR102322085B1 KR 102322085 B1 KR102322085 B1 KR 102322085B1 KR 1020150025397 A KR1020150025397 A KR 1020150025397A KR 20150025397 A KR20150025397 A KR 20150025397A KR 102322085 B1 KR102322085 B1 KR 102322085B1
Authority
KR
South Korea
Prior art keywords
pixel
electrode
pair
reference voltage
gray
Prior art date
Application number
KR1020150025397A
Other languages
English (en)
Other versions
KR20160103243A (ko
Inventor
정연학
김보영
김장수
윤홍민
이성영
이호준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150025397A priority Critical patent/KR102322085B1/ko
Priority to US14/989,477 priority patent/US9997541B2/en
Priority to CN201610099460.3A priority patent/CN105911780B/zh
Publication of KR20160103243A publication Critical patent/KR20160103243A/ko
Priority to US15/969,376 priority patent/US10424600B2/en
Priority to US16/580,452 priority patent/US20200020723A1/en
Application granted granted Critical
Publication of KR102322085B1 publication Critical patent/KR102322085B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 절연 기판 위에 형성되어 있는 한 쌍의 박막 트랜지스터 및 보상 트랜지스터; 상기 한 쌍의 박막 트랜지스터 중 하나의 드레인 전극과 연결되어 있는 저계조 부화소 전극; 상기 한 쌍의 박막 트랜지스터 중 나머지 하나의 드레인 전극과 상기 보상 트랜지스터의 드레인 전극과 연결되어 있는 고계조 부화소 전극; 및 상기 고계조 부화소 전극 및 상기 저계조 부화소 전극 중 적어도 하나와 중첩하는 한 쌍의 기준 전압선을 포함하며, 상기 저계조 부화소 전극과 상기 고계조 부화소 전극이 차지하는 화소 영역은 가로 방향으로 길게 형성되어 있으며, 상기 한 쌍의 기준 전압선은 상기 가로 방향의 상기 화소 영역을 세로 방향으로 가로지르며, 상기 한 쌍의 기준 전압선 중 하나는 상기 보상 트랜지스터의 소스 전극과 연결되어 있다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정 표시 장치에 대한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 인가하고 이를 통하여 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치 중에서도 전기장이 인가되지 않은 상태에서 액정 분자를 그 장축이 표시판에 대하여 수직을 이루도록 배열한 수직 배향 방식(vertically aligned mode) 액정 표시 장치가 개발되고 있다.
수직 배향 방식 액정 표시 장치에서는 측면 시인성 확보가 중요한 문제이고, 이를 위하여 전기장 생성 전극에 미세 슬릿 등의 절개부를 형성하는 등의 방법을 사용한다. 절개부 및 돌기는 액정 분자가 기울어지는 방향(tilt direction)을 결정해 주므로, 이들을 적절하게 배치하여 액정 분자의 경사 방향을 여러 방향으로 분산시킴으로써 측면에서의 시인성을 넓힐 수 있다.
또한, 수직 배향 방식 액정 표시 장치에서는 하나의 화소를 두 부화소로 구분하여 서로 다른 전압으로 화상을 표현하도록 하여 측면에서의 시인성을 향상시키는 구조도 개발되고 있다.
본 발명이 이루고자 하는 기술적 과제는 하나의 화소가 서로 다른 전압을 가지는 두 부화소로 구성되도록 하기 위하여 인가하는 기준 전압이 변동함으로 인한 표시 품질의 저하가 없는 표시 장치를 제공하고자 한다.
이러한 과제를 해결하기 위하여 본 발명의 실시예에 따른 액정 표시 장치는 절연 기판 위에 형성되어 있는 한 쌍의 박막 트랜지스터 및 보상 트랜지스터; 상기 한 쌍의 박막 트랜지스터 중 하나의 드레인 전극과 연결되어 있는 저계조 부화소 전극; 상기 한 쌍의 박막 트랜지스터 중 나머지 하나의 드레인 전극과 상기 보상 트랜지스터의 드레인 전극과 연결되어 있는 고계조 부화소 전극; 및 상기 고계조 부화소 전극 및 상기 저계조 부화소 전극 중 적어도 하나와 중첩하는 한 쌍의 기준 전압선을 포함하며, 상기 저계조 부화소 전극과 상기 고계조 부화소 전극이 차지하는 화소 영역은 가로 방향으로 길게 형성되어 있으며, 상기 한 쌍의 기준 전압선은 상기 가로 방향의 상기 화소 영역을 세로 방향으로 가로지르며, 상기 한 쌍의 기준 전압선 중 하나는 상기 보상 트랜지스터의 소스 전극과 연결되어 있다.
상기 고계조 부화소 전극 및 상기 저계조 부화소 전극은 적어도 하나의 화소 중앙부와 이로부터 뻗어 있는 복수의 미세 가지부를 포함할 수 있다.
상기 절연 기판에 대향하는 상부 절연 기판; 및 상기 상부 절연 기판에 위치하는 공통 전극을 더 포함하며, 상기 공통 전극은 상기 화소 중앙부에 대응하는 십자형 개구부를 포함할 수 있다.
상기 공통 전극은 중앙 개구부를 더 포함할 수 있다.
상기 중앙 전극과 상기 복수의 미세 가지부는 하나의 단위 화소 전극을 구성하며, 상기 화소 영역에는 2행으로 배열된 복수의 상기 단위 화소 전극이 위치할 수 있다.
상기 고계조 부화소 전극은 상기 2행으로 배열된 상기 단위 화소 전극 중 첫번째 행의 중앙에 배치된 상기 단위 화소 전극으로 이루어질 수 있다.
상기 저계조 부화소 전극은 첫번째 행의 나머지 상기 단위 화소 전극 및 두번째 행의 상기 단위 화소 전극으로 이루어질 수 있다.
상기 한 쌍의 기준 전압선은 상기 저계조 부화소 전극 중 상기 화소 중앙부를 따라서 세로 방향으로 연장되어 있을 수 있다.
상기 저계조 부화소 전극은 두 개로 구성되어 있으며, 상기 고계조 부화소 전극은 한 개로 구성되어 있으며, 상기 저계조 부화소 전극 두 개의 사이에 상기 고계조 부화소 전극이 위치하고 있을 수 있다.
상기 한 쌍의 기준 전압선은 각각 상기 저계조 부화소 전극 두 개의 상기 화소 중앙부를 따라서 세로 방향으로 연장되어 있을 수 있다.
상기 고계조 부화소 전극은 두 개로 구성되어 있으며, 상기 저계조 부화소 전극은 한 개로 구성되어 있으며, 상기 고계조 부화소 전극 두 개의 사이에 상기 저계조 부화소 전극이 위치하고 있을 수 있다.
상기 한 쌍의 기준 전압선은 각각 상기 고계조 부화소 전극 두 개의 중앙을 따라서 세로 방향으로 연장되어 있을 수 있다.
상기 고계조 부화소 전극은 일 행으로 배열되어 있으며, 상기 저계조 부화소 전극도 상기 고계조 부화소 전극의 일측에 또 다른 일 행으로 배열되어 있을 수 있다.
상기 한 쌍의 기준 전압선은 상기 고계조 부화소 전극 및 상기 저계조 부화소 전극을 세로 방향으로 가로지르면서 연장되어 있을 수 있다.
가로 방향으로 연장되어 있는 게이트선; 및 세로 방향으로 연장되어 있는 데이터선을 더 포함하며, 상기 한 쌍의 박막 트랜지스터 및 상기 보상 트랜지스터의 게이트 전극은 모두 동일한 게이트선에 연결되어 있을 수 있다.
상기 한 쌍의 박막 트랜지스터의 소스 전극은 모두 동일한 데이터선과 연결되어 있을 수 있다.
상기 한 쌍의 박막 트랜지스터, 상기 보상 트랜지스터, 상기 저계조 부화소 전극 및 상기 고계조 부화소 전극은 제1 화소를 이루며, 상기 제1 화소와 상기 데이터선 방향으로 인접하는 제2 화소는 상기 제1 화소와 다른 게이트선, 다른 데이터선과 연결되어 있으며, 상기 제1 화소에 연결되어 있는 상기 기준 전압선과 상기 제2 화소에 연결되어 있는 상기 기준 전압선도 서로 다를 수 있다.
상기 한 쌍의 기준 전압선은 일정 기간마다 고레벨 전압과 저레벨 전압이 스윙하며, 한 쌍의 기준 전압선에 인가되는 전압레벨은 서로 반대일 수 있다.
상기 한 쌍의 박막 트랜지스터, 상기 보상 트랜지스터, 상기 저계조 부화소 전극 및 상기 고계조 부화소 전극은 제1 화소를 이루며, 상기 제1 화소와 상기 게이트선의 연장 방향으로 인접하는 제3 화소는 상기 제1 화소와 동일한 게이트선 및 다른 데이터선과 연결되어 있으며, 상기 제3 화소에 연결되어 있는 기준 전압선과 상기 제1 화소에 연결되어 있는 기준 전압선은 동일한 전압을 인가할 수 있다.
상기 한 쌍의 기준 전압선은 일정 기간마다 고레벨 전압과 저레벨 전압이 스윙하며, 한 쌍의 기준 전압선에 인가되는 전압레벨은 서로 반대일 수 있다.
이상과 같이 하나의 화소가 서로 다른 전압을 가지는 두 부화소로 구성되도록 하기 위하여 인가하는 기준 전압의 변동을 줄여 표시 품질이 향상된다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 2는 본 발명의 실시예에 따른 표시 장치에서 기준 전압선의 연결 구조를 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 화소의 구조를 도시한 배치도이다.
도 4는 도 3의 IV-IV선을 따라 자른 단면도이다.
도 5는 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 6은 본 발명의 일 실시예에 따른 화소의 회로도에서 화소의 동작에 따른 배선 연결 관계를 도시한 도면이다.
도 7은 비교예에 따른 화소의 회로도이다.
도 8은 비교예에서 화소의 동작에 따른 배선 연결 관계 및 기준 전압의 변동을 보여주는 도면이다.
도 9 내지 도 11은 본 발명의 일 실시예에 따른 화소 전극 및 기준 전압선의 배치를 도시한 도면이다.
도 12는 자외선 등의 광에 의해 중합되는 전중합체를 이용해 액정 분자들이 선경사를 갖도록 하는 과정을 도시한 도면이다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 표시 장치에 대하여 도 1을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
본 발명의 일 실시예에 따른 표시 장치는 도 1에 도시된 바와 같이 영상을 표시하는 표시 패널(300), 표시 패널(300)을 구동하는 데이터 구동부(500), 게이트 구동부(400) 및 데이터 구동부(500) 및 게이트 구동부(400)를 제어하는 신호 제어부(600)를 포함한다.
표시 패널(300)은 복수의 게이트선(G1-Gn)과 복수의 데이터선(D1-Dm+1) 및 한 쌍의 기준 전압선(V1h-Vmh, V1l-Vml)을 포함한다.
복수의 게이트선(G1-Gn)은 가로 방향으로 연장되어 있으며, 복수의 데이터선(D1-Dm+1)은 복수의 게이트선(G1-Gn)과 절연되어 교차하면서 세로 방향으로 연장되어 있다. 또한, 복수의 데이터선(D1-Dm+1)의 사이에는 세로 방향으로 연장되어 있는 기준 전압선(V1-Vm)이 위치하고 있다. 기준 전압선(V1-Vm)도 게이트선(G1-Gn)과 절연되어 교차한다.
한 쌍의 기준 전압선(V1h-Vmh, V1l-Vml)은 제1 기준 전압선(V1h-Vmh)과 제2 기준 전압선(V1l-Vml)로 구분된다. 제1 기준 전압선(V1h-Vmh) 및 제2 기준 전압선(V1l-Vml)은 하이 레벨과 로우 레벨의 두 전압이 교대로 인가되며, 일정 주기로 스윙하는 전압이 인가된다. 또한, 제1 기준 전압선(V1h-Vmh)에 하이 레벨의 전압이 인가될 때 제2 기준 전압선(V1l-Vml)에는 로우 레벨의 전압이 인가되어 서로 반전되는 전압 레벨을 가진다. 제1 기준 전압선(V1h-Vmh)끼리는 동일한 전압이 인가되며, 제2 기준 전압선(V1l-Vml)끼리도 동일한 전압이 인가된다.
복수의 게이트선(G1-Gn) 중 하나와 복수의 데이터선(D1-Dm+1) 중 하나 및 한 쌍의 기준 전압선(V1h-Vmh, V1l-Vml) 중 하나는 하나의 화소(PX)와 연결되어 있다. 화소(PX)는 매트릭스 형태로 배열되어 있으며, 화소(PX)는 게이트선(G1-Gn)의 연장 방향인 가로 방향으로 길게 형성되어 있다. 화소(PX)는 두 개의 부화소(고계조 부화소 및 저계조 부화소)를 포함하며, 각 부화소 각각에는 박막 트랜지스터, 액정 커패시터 및 유지 커패시터를 포함할 수 있다. 또한, 두 부화소 중 하나인 고계조 부화소에는 보상 트랜지스터를 더 포함할 수 있다.
두 부화소에 포함되어 있는 박막 트랜지스터의 제어 단자는 하나의 게이트선(G1-Gn)에 연결되며, 박막 트랜지스터의 입력 단자는 하나의 데이터선(D1-Dm+1)에 연결되며, 박막 트랜지스터의 출력 단자는 액정 커패시터의 일측 단자(화소 전극) 및 유지 커패시터의 일측 단자에 연결될 수 있다. 액정 커패시터의 타측 단자는 공통 전극에 연결되며, 유지 커패시터의 타측 단자는 유지 전압(Vcst)을 인가 받을 수 있다.
또한 고계조 부화소에 포함되어 있는 보상 트랜지스터의 제어 단자는 하나의 게이트선, 즉, 해당 박막 트랜지스터에 연결된 게이트선과 동일한 게이트선에 연결되며, 출력 단자는 한 쌍의 기준 전압선 중 하나와 연결되며, 입력 단자에는 액정 커패시터 및 유지 커패시터가 연결되어 있다.
실시예에 따라서는 박막 트랜지스터의 채널층은 비정질 실리콘, 폴리 실리콘 또는 산화물 반도체일 수 있다.
본 발명의 실시예에 따른 액정 표시 장치에서 하나의 데이터선은 좌우에 위치하는 화소(PX)와 번갈아 연결되어 있다. 즉, 첫번째 행에서 우측에 위치하는 화소(PX)와 연결되면, 두번째 행에서는 좌측에 위치하는 화소(PX)와 연결되며, 세번째 행에서는 다시 우측에 위치하는 화소(PX)와 연결된다. 한편, 하나의 게이트선은 한 행의 화소(PX) 전체와 연결되어 있다.
이와 같은 구조에 의하면 하나의 화소열에 속하는 홀수번째 화소과 짝수번째 화소는 서로 다른 데이터선에 연결되어 있으며, 데이터선(D1-Dm+1)이 한 프레임 동안 동일한 극성의 데이터 전압을 인가하는 경우에도 화소(PX)에 표시되는 극성 반전은 도트 반전으로 나타내게 된다.
데이터선(D1-Dm+1)은 화소열의 수(m)보다 하나 더 많은 개수를 가질 수 있다. 도 1의 실시예에서 첫번째 데이터선(D1)의 좌측에는 화소열이 존재하지 않아 우측에 위치하는 화소열과만 번갈아 연결되어 있으며, m+1번째 데이터선(Dm+1)은 우측에 화소열이 존재하지 않아 좌측에 위치하는 화소열과만 번갈아 연결되어 있을 수 있다.
또한, 본 발명의 실시예에 따른 액정 표시 장치에서 한 쌍의 기준 전압선(V1h-Vmh, V1l-Vml)은 데이터선(D1-Dm+1)과 평행하는 방향으로 배열되어 있으며, 하나의 화소(PX)열마다 각각 하나씩의 제1 기준 전압선(V1h-Vmh)과 제2 기준 전압선(V1l-Vml)이 배치되어 있다.
하나의 화소 열에 위치하는 화소(PX)는 교대로 제1 기준 전압선(V1h-Vmh)과 제2 기준 전압선(V1l-Vml)에 연결되며, 하나의 화소 행에 위치하는 화소(PX)는 동일한 기준 전압선에 연결된다. 즉, 도 1의 실시예에 의하면, 제1 화소 행에 위치하는 화소(첫번째 게이트선(G1)에 연결된 화소)는 모두 제1 기준 전압선(V1h-Vmh)에 연결되어 있으며, 제2 화소 행에 위치하는 화소(두번째 게이트선(G2)에 연결된 화소)는 모두 제2 기준 전압선(V1l-Vml)에 연결되어 있다. 하지만, 실시예에 따라서는 하나의 화소행에 위치하는 화소가 서로 다른 기준 전압선에 연결될 수도 있다.
신호 제어부(600)는 외부로부터 입력되는 입력 데이터(input data) 및 이의 제어 신호, 예를 들어 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 메인 클럭 신호(MCLK), 및 데이터 인에이블 신호(DE) 등에 응답하여 액정 표시 패널(300)의 동작 조건에 적합하게 처리한 후, 영상 데이터(DAT), 게이트 제어 신호(CONT1), 데이터 제어 신호(CONT2) 및 클록 신호를 생성하여 출력한다.
게이트 제어 신호(CONT1)는 게이트 온 전압(Von)의 출력 시작을 지시하는 수직 동기 시작 신호(STV) 및 게이트 온 전압(Von)의 출력 시기를 제어하는 게이트 클록 신호(CPV) 등을 포함할 수 있다.
데이터 제어 신호(CONT2)는 영상 데이터(DAT)의 입력 시작을 지시하는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm+1)에 해당 데이터 전압을 인가하라는 로드 신호(TP) 등을 포함할 수 있다.
표시 패널(300)의 복수의 게이트선(G1-Gn)은 게이트 구동부(400)와 연결되어 있으며, 게이트 구동부(400)는 신호 제어부(600)로부터 인가된 게이트 제어 신호(CONT1)에 따라서 게이트 온 전압(Von)이 순차적으로 인가된다.
게이트선(G1-Gn)에 게이트 온 전압(Von)이 인가되지 않는 구간에는 게이트 오프 전압(Voff)이 인가된다.
표시 패널(300)의 복수의 데이터선(D1-Dm+1)은 데이터 구동부(500)와 연결되어 있으며, 데이터 구동부(500)는 신호 제어부(600)로부터 데이터 제어 신호(CONT2) 및 영상 데이터(DAT)를 전달받는다. 데이터 구동부(500)는 계조 전압 생성부(도시하지 않음)에서 생성된 계조 전압을 이용하여 영상 데이터(DAT)를 데이터 전압으로 변환하고 이를 데이터선(D1-Dm+1)으로 전달한다. 데이터 전압은 양의 극성의 데이터 전압과 음의 극성의 데이터 전압을 포함한다. 양의 극성의 데이터 전압과 음의 극성의 데이터 전압은 프레임, 행 또는 열을 기준으로 교대로 인가되어 반전 구동한다. 이러한 반전 구동은 동영상을 표시하거나 정지 영상을 표시하거나 모두 적용된다.
한 쌍의 기준 전압선(V1h-Vmh, V1l-Vml)에 인가되는 전압도 반전하며, 반전하는 주기는 복수의 게이트선(G1-Gn)에 게이트 온 전압(Von)이 인가되는 주기와 동일한 주기를 가질 수 있다.
실시예에 따라서는 도 1에서 도시하고 있지 않은 다양한 화소 연결 구조를 가질 수도 있다.
도 2에서는 한 쌍의 기준 전압선(V1h-Vmh, V1l-Vml)의 배치 구조를 보다 상세하게 살펴본다.
도 2는 본 발명의 실시예에 따른 표시 장치에서 기준 전압선의 연결 구조를 도시한 도면이다.
도 2는 도 1과 달리 실제 표시 장치를 개략적으로 도시한 것으로 본 발명의 일 실시예에서는 표시 패널(300)이 형성되어 있는 기판의 좌우측에 게이트 구동부(400)가 형성되어 있다. 게이트 구동부(400)는 화소(PX)를 형성하는 제조 공정에서 함께 형성할 수 있다. 또한, 표시 패널(300)이 형성되어 있는 기판의 상측에는 신호 제어부(600) 및 데이터 구동부(500)를 구성하는 데이터 구동 IC 칩(550)이 가요성 인쇄 회로 기판(FPC; 660) 및 인쇄 회로 기판(PCB; 650)에 의하여 부착되어 있다.
또한, 한 쌍의 기준 전압선(V1h-Vmh, V1l-Vml)은 각 가요성 인쇄 회로 기판(660)을 통하여 표시 패널(300)로 전달되며, 제1 기준 전압선(V1h-Vmh)과 제2 기준 전압선(V1l-Vml)은 각각 세로 방향으로 뻗어 각 화소(PX)를 지나는 본선과 이러한 복수의 본선을 연결하는 가로 연결부를 가진다. 본 실시예에서는 가로 연결부가 상하로 한 쌍씩 형성되어 있다.
이하에서는 도 3 및 도 4를 통하여 본 발명의 실시예에 따른 화소의 구조를 상세하게 살펴본다.
도 3은 본 발명의 일 실시예에 따른 화소의 구조를 도시한 배치도이고, 도 4는 도 3의 IV-IV선을 따라 자른 단면도이다.
본 발명의 표시 패널은 상부 표시판, 하부 표시판 및 그 사이에 위치하는 액정층을 포함한다.
먼저, 하부 표시판에 대하여 설명하면, 절연 기판 위에 복수의 게이트선(121)이 위치한다.
게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 게이트선(121)에서 상부로 돌출되어 연장되어 있는 제1 게이트 전극(124a), 제2 게이트 전극(124b) 및 제3 게이트 전극(124c)을 포함한다. 제1 게이트 전극(124a), 제2 게이트 전극(124b) 및 제3 게이트 전극(124c)은 게이트선(121)에서 상부를 향하여 연장되다가 확장되어 제3 게이트 전극(124c)이 위치하고, 제3 게이트 전극(124c)에서 다시 연장되어 제1 게이트 전극(124a)과 제2 게이트 전극(124b)이 위치하고 있다. 제1 게이트 전극(124a)과 제2 게이트 전극(124b)은 하나의 확장된 영역에 형성될 수도 있다.
게이트선(121) 위에 게이트 절연막이 위치하고, 그 위이며, 제1 게이트 전극(124a), 제2 게이트 전극(124b) 및 제3 게이트 전극(124c)의 위에 제1 반도체(154a), 제2 반도체(154b), 및 제3 반도체(154c)가 각각 위치한다.
제1 반도체(154a), 제2 반도체(154b), 및 제3 반도체(154c) 위이며, 게이트 절연막의 위에는 데이터선(171), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 제3 소스 전극(173c) 및 제3 드레인 전극(175c), 그리고 한 쌍의 기준 전압선(178a, 178b)을 포함하는 데이터 도전체가 위치한다.
데이터선(171)은 주로 세로 방향으로 뻗으며 제1 및 제2 게이트 전극(124a, 124b)을 향하여 각각 뻗은 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함한다.
한 쌍의 기준 전압선(178a, 178b)은 데이터선(171)과 평행하며, 인접하는 데이터선(171)의 사이에 제1 기준 전압선(178a) 및 제2 기준 전압선(178b)이 위치한다. 한 쌍의 기준 전압선(178a, 178b)은 데이터선(171)과 평행한 본선(178a, 178b)과 본선(178a, 178b)으로부터 뻗어 나와 보상 트랜지스터의 소스 전극(173c)와 연결되는 가지부(178-1a, 178-1b)를 포함한다. 한 쌍의 기준 전압선(178a, 178b)은 하나의 화소 열마다 한 쌍씩 존재하지만, 가지부는 하나의 화소에 대해서 하나씩만 존재한다. 그 결과 하나의 화소는 한 쌍의 기준 전압선(178a, 178b) 중 하나와만 연결된다.
제1 드레인 전극(175a)은 제1 소스 전극(173a)과 마주하고, 제2 드레인 전극(175b)은 제2 소스 전극(173b)과 마주하고, 제3 드레인 전극(175c)은 제3 소스 전극(173c)과 마주한다. 제3 드레인 전극(175c)은 제1 드레인 전극(175a)과 연결되어 있다.
제1 게이트 전극(124a), 제1 소스 전극(173a), 및 제1 드레인 전극(175a)은 제1 반도체(154a)와 함께 제1 박막 트랜지스터를 형성하고, 제2 게이트 전극(124b), 제2 소스 전극(173b), 및 제2 드레인 전극(175b)은 제2 반도체(154b)와 함께 제2 박막 트랜지스터를 형성하며, 제3 게이트 전극(124c), 제3 소스 전극(173c), 및 제3 드레인 전극(175c)은 제3 반도체(154c)와 함께 제3 박막 트랜지스터(보상 트랜지스터)를 형성한다. 즉, 제1 박막 트랜지스터 및 제2 박막 트랜지스터는 소스 전극을 통하여 데이터 전압이 인가되지만, 제3 박막 트랜지스터(보상 트랜지스터)는 소스 전극을 통하여 기준 전압이 인가되고 있다. 여기서 기준 전압은 하이 레벨과 로우 레벨이 변하지만, 하나의 게이트 온 전압이 인가되는 동안에는 하나의 레벨의 전압이 일정하게 인가된다.
데이터 도전체 위에는 보호막이 위치하고, 그 위에 화소 전극이 위치한다.
하나의 화소 전극은 하나의 고계조 화소 전극(191a)과 하나의 저계조 화소 전극(191b)을 포함한다.
하나의 화소(PX)내에 위치하는 화소 전극은 고계조 부화소의 화소 전극인 고계조 화소 전극(191a)와 저계조 부화소의 화소 전극인 저계조 화소 전극(191b)를 포함한다.
고계조 화소 전극(191a)과 저계조 화소 전극(191b)은 총 12개의 도메인에 대응하는 12개의 단위 화소 전극(198, 199)을 포함하며, 각 단위 화소 전극은 중앙 전극(198)과 중앙 전극(198)의 변으로부터 바깥쪽으로 뻗는 복수의 미세 가지부(199)를 포함한다. 복수의 미세 가지부(199)는 가로 방향 또는 세로 방향에 대하여 45도의 각도를 가질 수 있으며, 40도 이상 50도 이하의 각도로 형성될 수 있다. 또한, 중앙 전극(198)의 일 변과 미세 가지부(199)는 직교할 수도 있다.
도 3의 실시예에서는 중앙 전극(198)의 크기가 단위 화소 전극이 형성되는 영역의 변과 접하도록 형성되어 있지만, 중앙 전극(198)이 이보다 작을 수 있으며, 이 때, 중앙 전극(198)의 모서리에 미세 가지부(199)가 위치할 수도 있다. 단위 화소 전극의 연장부는 중앙 전극(198)에서 연장되거나 미세 가지부(199)에서 연장될 수도 있다. 연장부에 의하여 연결되어 있는 단위 화소 전극은 서로 동일한 전압을 인가받는다. 고계조 화소 전극(191a)과 저계조 화소 전극(191b) 내에 속하는 각각의 단위 화소 전극은 서로 연장부를 통하여 연결되어 있으며, 다른 화소 전극(191a, 191b)에 속하는 단위 화소 전극과는 분리되어 있다.
제1 박막 트랜지스터의 제1 드레인 전극(175a)는 고계조 화소 전극(191a)과 제1 접촉 구멍(185a)를 통하여 연결되어 있다. 도 3의 실시예에서는 제1 연결부(195a)를 통하여 화소의 상부 영역을 따라서 연결되어 있다. 제1 연결부(195a)는 꺾이어 고계조 화소 전극(191a)의 하나의 단위 화소 전극으로 연결되어 있다. 제1 연결부(195a)는 고계조 화소 전극(191a)과 연결될 때 도 3과 같이 직접 중앙 전극(198)과 연결되는 구조를 가진다.
제2 박막 트랜지스터의 제2 드레인 전극(175b)은 제2 연결부(195b)를 통하여 저계조 화소 전극(191b)와 연결되어 있다. 이 때 제2 접촉 구멍(185b)를 통하여 연결되어 있다.
도 3의 실시예에서는 두 행으로 배열되어 있는 단위 화소 전극 중 제1행의 중앙에 위치하는 4개의 단위 화소 전극만이 고계조 화소 전극(191a)을 구성하며, 나머지 단위 화소 전극은 저계조 화소 전극(191b)를 구성한다. 이러한 배열은 실시예에 따라서 다양할 수 있다.
또한, 한 쌍의 기준 전압선(178a, 178b)가 지나가는 위치는 하나의 단위 화소 전극 중 중앙 전극(198)으로 가리워질 수 있도록 중앙 전극(198)의 중앙을 세로 방향으로 가로지르면서 배열되어 있다. 또한, 도 3의 실시예에서는 좌우측에 위치하는 단위 화소 전극의 중앙 전극(198)과 중첩되면서 지나도록 형성되어 있다. 기준 전압선(178a, 178b)이 지나가는 위치도 실시예 별로 다양할 수 있으나, 중앙 전극(198)으로 가려질 수 있으면, 좋고, 중첩하는 단위 화소 전극에 인가되는 전압이 동일하면 일정한 영향을 받을 수 있어 표시 품질이 일정할 수 있다.
다음 상부 표시판에 대하여 설명하면, 절연 기판 위에 화소 전극과 마주하며 공통 전압(Vcom)을 인가 받는 공통 전극(270)이 위치한다.
도 4를 참고하면, 색필터(230) 및 차광 부재(220)는 상부 표시판(200)에 위치하며, 이들을 덮는 평탄화막(250)이 위치한다. 평탄화막(250)의 아래에는 공통 전극(270)이 위치하고 있다. 실시예에 따라서는 색필터(230) 및 차광 부재(220)가 하부 표시판(100)에 위치할 수도 있다.
공통 전극(270)은 도 3 및 도 4에서 살펴본 바와 같이 개구부(72, 73, 78)를 가진다. 실시예에 따라서는 공통 전극의 개구부 대신 돌기 구조가 형성되어 도메인 분할 수단으로 사용될 수 있다.
하부의 단위 화소 전극(198, 199)이 위치하는 하나의 도메인 영역의 상부 공통 전극(270)에는 도메인 분할 수단인 개구부(72, 73, 78)가 형성되어 있다. 즉, 상부 공통 전극(270)에는 가로 개구부(72) 및 이와 교차하는 세로 개구부(73)로 이루어진 십자형 개구부가 형성되어 있으며, 본 실시예에서는 십자형 개구부의 중심 부분에 위치하는 중앙 개구부(78)를 더 포함할 수 있다. 중앙 개구부(78)는 십자형 개구부에 의하여 나뉘는 네 부영역에 각각 위치하는 네 직선변을 포함하는 다각형 구조를 가지며, 본 실시예에서는 마름모 구조를 가진다.
본 실시예에서는 인접하는 단위 화소 전극에 대응하는 개구부(72, 73, 78)가 서로 연결되어 있지 않다. 하지만, 실시예에 따라서는 인접하는 개구부(72, 73, 78)가 모두 연결되어 있을 수도 있다.
하부 표시판과 상부 표시판 사이에 들어 있는 액정층(3)은 음의 유전율 이방성을 가지는 액정 분자를 포함한다. 액정 분자는 전기장이 없는 상태에서 대체로 그 장축이 두 표시판의 표면에 대하여 수직을 이루도록 배향되어 있을 수 있다.
데이터 전압이 본 화소(PX)로 전달되면, 제계조 화소 전극(191b)에는 제2 박막 트랜지스터를 통하여 데이터 전압이 그대로 인가된다. 이에 반하여 고계조 화소 전극(191a)에는 제1 박막 트랜지스터를 통하여 인가되는 데이터 전압과 제3 박막 트랜지스터(보상 트랜지스터)를 통하여 전달되는 높은 기준 전압으로 인하여 보다 높은 전압이 인가된다. 그 결과 고계조 화소 전극(191a)과 저계조 화소 전극(191b)에는 서로 다른 레벨의 전압이 인가된다.
서로 다른 레벨의 데이터 전압이 인가된 고계조 및 저계조 화소 전극(191a, 191b)은 상부 표시판의 공통 전극과 함께 액정층에 전기장을 생성함으로써 두 전극 사이의 액정층의 액정 분자의 방향을 결정한다. 이 때, 액정 분자들이 기울어지는 방향은 일차적으로 화소 전극이 위치하지 않는 간극과 공통 전극의 개구부의 변이 표시판의 표면에 거의 수직인 주 전기장을 왜곡하여 만들어내는 수평 성분에 의하여 결정될 수 있다. 이러한 주 전기장의 수평 성분은 단위 화소 전극 및 개구부의 변에 거의 수직이며, 액정 분자들은 이들 변에 대략 수직인 방향으로 기울어진다.
이와 같은 화소 구조를 가지는 표시 장치를 회로도로 도시하면 도 5와 같다.
도 5는 본 발명의 일 실시예에 따른 화소의 회로도이다.
하나의 화소(PX)는 제1 박막 트랜지스터(High TFT), 제2 박막 트랜지스터(Low TFT) 및 보상 트랜지스터(HB TFT)를 포함하며, 고계조 화소 전극(191a), 공통 전극(270) 및 액정층(3)으로 구성되는 고계조 액정 커패시터(Clch)와 저계조 화소 전극(191b), 공통 전극(270) 및 액정층(3)으로 구성되는 저계조 액정 커패시터(Clcl)를 더 포함한다.
고계조 액정 커패시터(Clch)는 기준 전압선(Vh, Vl) 중 하나로부터 인가되는 기준 전압에 의하여 제1 박막 트랜지스터(High TFT)로 인가되는 데이터 전압이 부스트업 되어 더 높은 전압으로 충전된다. 한 프레임 내에서 하나의 화소로 양의 극성의 데이터 전압이 인가되면, 이 때, 이와 연결된 기준 전압선에서도 양의 극성의 전압이 인가되어 부스트업된다. 한편, 다음 프레임에서 음의 극성의 데이터 전압이 인가되면, 기준 전압선에서도 전압이 변경되어 음의 극성의 전압이 인가되면서 부스트업된다. 즉, 공통 전압을 기준으로 더 큰 전압으로 변경된다.
이상과 같이 기준 전압선과 화소간의 연결은 극성 반전과 관련되며, 도 5의 실시예에서는 도트 반전되는 표시 패널을 도시하고 있다. 즉, 극성 반전이 변경되면, 화소와 기준 전압선의 연결 관계가 변경될 수 있다.
도 5와 같은 구조의 표시 장치가 실제 동작하는 경우에는 도 6과 같은 연결관계가 이루어진다.
도 6은 본 발명의 일 실시예에 따른 화소의 회로도에서 화소의 동작에 따른 배선 연결 관계를 도시한 도면이다.
즉, 하나의 화소 열에 형성되어 있는 한 쌍의 기준 전압선(Vh, Vl)은 각 화소 열에 위치하는 화소 중 고계조 액정 커패시터(Clch)로 전압을 제공하게 된다. 즉, 첫번째 게이트선(G1)에 게이트 온 전압이 인가되면, 첫번째 게이트선(G1)에 연결된 화소 내의 고계조 액정 커패시터(Clch1)와 제1 기준 전압선(Vh)이 연결된다. 그 후 두번째 게이트선(G2)에 게이트 온 전압이 인가되면, 두번째 게이트선(G2)에 연결된 화소 내의 고계조 액정 커패시터(Clch2)와 제2 기준 전압선(Vl)이 연결된다. 또한, 세번째 게이트선(G3)에 게이트 온 전압이 인가되면, 세번째 게이트선(G3)에 연결된 화소 내의 고계조 액정 커패시터(Clch3)와 제1 기준 전압선(Vh)이 연결된다. 그 후 네번째 게이트선(G4)에 게이트 온 전압이 인가되면, 네번째 게이트선(G4)에 연결된 화소 내의 고계조 액정 커패시터(Clch4)와 제2 기준 전압선(Vl)이 연결된다.
이와 같이 하나의 화소 행에 게이트 온 전압이 인가되더라도 각 화소 열마다 배치된 한 쌍의 기준 전압선(Vh, Vl) 중 하나만이 화소내의 고계조 액정 커패시터와 연결된다. 그 결과 기준 전압선(Vh, Vl) 자체가 가지는 로드의 변화는 크지않다. 즉, 본 실시예에서는 하나의 게이트선에 게이트 온 전압이 인가되더라도 기준 전압선 하나의 로드 변화는 하나의 화소의 고계조 액정 커패시터가 추가 연결되는 정도로 미미하다.
이하에서는 도 7 및 도 8의 비교예를 통하여 게이트 온 전압에 따른 기준 전압선의 로드 변화에 대하여 본 발명과 비교하여 살펴본다.
도 7은 비교예에 따른 화소의 회로도이고, 도 8은 비교예에서 화소의 동작에 따른 배선 연결 관계 및 기준 전압의 변동을 보여주는 도면이다.
먼저, 도 7의 화소도 본 발명의 실시예와 동일하게 3개의 박막 트랜지스터와 두 개의 액정 커패시터를 포함한다. 즉, 화소의 구조는 본 발명의 실시예와 비교예가 차이가 없다.
다만, 도 7의 실시예에서는 한 쌍의 기준 전압선이 게이트선과 평행하게 연장되어 있으며, 행의 연장 방향에 따라 위치하는 화소가 서로 다른 기준 전압선에 연결되도록 구성되어 있다.
그 결과 하나의 게이트선에 게이트 온 전압이 인가되는 경우에 하나의 기준 전압선에는 화소행 개수의 반에 해당하는 수의 고계조 액정 커패시터가 연결되며, 그로 인한 로드의 변화가 크다.
또한, 도 8에서 도시하고 있는 바와 같이 표시 영역의 중앙에 화이트 상자를 표시하는 경우에는 더욱 큰 로드의 변화가 발생한다.
도 8의 좌상측 도면에 의하면, 표시 영역의 중앙에 화이트 상자를 표시하는 것을 도시하고 있다. 도 8의 표시 장치의 화소 구조는 도 7과 같다. 또한, 도 8의 좌상측 도면에서는 표시 영역을 ①, ②, ③ 3개의 영역을 구분하였다. ① 및 ③ 영역은 블랙만을 표시하는 화소행으로 구성되어 있으며, ①은 화이트 상자 상측의 블랙 화소행이고, ③은 화이트 상자 하측의 블랙 화소행이다. ②는 한 행의 중간에서 화이트를 표시하는 화소행이다.
여기서 블랙을 표시하는 경우와 화이트를 표시하는 경우가 도 8의 우상측 도면에 도시되어 있다.
블랙을 표시하는 경우(①, ③)는 공통 전압(Vcom)을 기준으로 가장 낮은 전압이 화소 전극에 인가되면 되고, 화이트를 표시하는 경우(②번 중 일부 화소)에는 공통 전압(Vcom)을 기준으로 가장 높은 전압이 인가되면 된다.
도 7 및 도 8에 따른 표시 패널에서 기준 전압선을 따라서 인가되는 전압은 화이트를 표시하는 데이터 전압과 거의 동등한 수준의 전압을 가지므로, 화이트를 표시하는 경우에는 실질적으로 기준 전압선으로부터 화소 전극으로 전달되는 전류가 존재하지 않는다. 그 결과 기준 전압선의 입장에서는 별다른 로드가 추가되지 않는다. 이에 반하여 블랙을 표시하는 경우에는 기준 전압선으로부터 전류가 인가되면서 기준 전압선의 입장에서는 로드가 제공되는 것으로 느끼게 된다.
이는 도 8의 하단에 도시되어 있다.
도 8의 하단에서 도시하고 있는 바와 같이 블랙만을 표시하는 경우(①, ③)는 기준 전압선의 입장에서는 모든 화소가 로드로 부가되어 있는 경우와 동일한 등가 회로를 가지고, 일부 화이트를 표시하는 경우(②)는 화이트를 표시하는 경우에는 로드가 없는 것과 동일한 등가 회로를 가진다.
한 행에 속하는 총 화소의 수가 해상도의 화소수의 3배(RGB 3색의 경우)이므로 풀 HD의 경우 1920*3=5760개의 커패시터가 부착되어 있는 것이므로 ① 및 ③ 화소행과 ②의 화소행은 로드의 차이가 크게 발생된다.
그 결과 게이트선 하나씩 순차적으로 게이트 온 전압이 인가되는 경우 ① 및 ③ 화소행은 동일한 블랙을 표시하게 되지만, ②의 화소행에 속하는 블랙을 표시하는 화소는 기준 전압선이 가지는 로드가 적어지면서 블랙대신 그레이를 표시하는 문제가 발생한다.
이러한 문제는 하나의 기준 전압선에 연결된 로드가 하나의 게이트선에 게이트 온 전압이 인가될 때마다 크게 변할 수 있기 때문이다.
하지만, 본 발명의 실시예에 따른 화소의 구조에 의하면 도 5 및 도 6에서 도시하고 있는 바와 같이 하나의 게이트 온 전압이 인가되는 타이밍에 하나의 기준 전압선에는 하나의 액정 커패시터만 부가되므로 그 변동이 적어서 기준 전압의 변동으로 인한 표시 품질의 변화는 발생하지 않는다.
이상의 실시예에서는 하나의 게이트 온 전압이 인가되는 타이밍에 기준 전압선에 연결된 액정 커패시터가 하나인 경우를 나타내었지만, 기준 전압의 변동이 무시할 정도이면 되므로 수십개 정도의 액정 커패시터가 동시에 연결되어 있더라도 무방할 수 있다.
기준 전압의 변동에 의해서도 표시 품질의 영향이 보다 더 적기 위해서는 도 3에서 도시하고 있는 바와 같이 두 개의 기준 전압선이 하나의 화소를 지날 때 동일한 화소 전극(예를 들면, 고계조 화소 전극 또는 저계조 화소 전극)과 중첩할 수 있다. 저계조 화소 전극과 한 쌍의 기준 전압선이 중첩하는 경우가 도 3에서 도시되어 있다.
또한, 화소 전극의 구조도 다양할 수 있는데, 이러한 구조의 변경에 대해서 이하 도 9 내지 도 11에서 살펴본다.
도 9 내지 도 11은 본 발명의 일 실시예에 따른 화소 전극 및 기준 전압선의 배치를 도시한 도면이다.
먼저, 도 9는 한 쌍의 기준 전압선(178a, 178b)이 저계조 부화소 전극(Low sub pixel)의 아래를 따라서 형성되며, 하나의 화소는 두 개의 저계조 부화소 전극(Low sub pixel)과 하나의 고계조 부화소 전극(High sub pixel)를 포함한다.
고계조 부화소 전극(High sub pixel) 및 저계조 부화소 전극(Low sub pixel)은 각각 십자 모양의 중앙 줄기부(198-1)와 각 중앙 줄기부(198-1)로부터 바깥쪽으로 뻗는 복수의 미세 가지부(199)를 포함한다. 복수의 미세 가지부(199)는 가로 방향 또는 세로 방향에 대하여 45도의 각도를 가질 수 있으며, 40도 이상 50도 이하의 각도로 형성될 수 있다.
도 9의 실시예에서는 고계조 부화소 전극(High sub pixel)은 저계조 부화소 전극(Low sub pixel)과 달리 십자 모양의 줄기부의 가운데에 중앙 줄기부가 형성되어 있으며, 도 9에서는 8각형 모양을 가지는 것으로 도시되어 있다. 하지만, 실시예에 따라서는 4각형이나 그 외 다양한 다각형으로 형성될 수 있다. 또한, 저계조 부화소 전극(Low sub pixel)에서도 중앙 줄기부를 가질 수도 있다.
화소가 가로 방향으로 길게 형성되며, 화소 전극이 위치하는 화소 영역의 중앙에 고계조 부화소 전극(High sub pixel)가 위치하며, 양측에 한 쌍의 저계조 부화소 전극(Low sub pixel)이 배치된다. 한 쌍의 기준 전압선(178a, 178b)은 한 쌍의 저계조 부화소 전극(Low sub pixel)의 십자 모양의 줄기부 중 세로 부분과 중첩한다.
도 9의 화소 전극의 구조는 도 3과 달리 중앙 전극이 형성되어 있지 않다. 즉, 실시예에 따라서 중앙 전극을 사용하거나 십자 모양의 줄기부만을 사용하거나 또는 십자 모양의 줄기부의 중앙에 중앙 줄기부를 추가로 가질 수도 있다.
이상과 같은 다양한 화소 전극의 구조를 가질 수 있는데, 이하에서는 화소 전극의 구조는 제외하고 부화소 전극이 위치하는 부화소 영역과 한 쌍의 기준 전압선(178a, 178b)의 위치 관계를 도 10 및 도 11을 통하여 살펴본다.
먼저, 도 10은 도 9 및 도 3과 달리 고계조 부화소 전극과 한 쌍의 기준 전압선(178a, 178b)이 중첩하는 구조를 가진다.
도 10은 도 9와 반대로 화소 영역의 중앙에 저계조 부화소 전극(Low sub pixel)이 위치하며, 양측에 한 쌍의 고계조 부화소 전극(High sub pixel)이 배치되는 구조를 가진다.
한편, 도 11에서는 화소 영역이 두 행의 단위 화소 전극의 모임으로 구성되며, 하나의 행이 고계조 부화소 전극(High sub pixel)이며, 나머지 행이 저계조 부화소 전극(Low sub pixel)인 경우 한 쌍의 기준 전압선(178a, 178b)이 양 측면에서 두 부화소 전극과 중첩하는 구조를 도시하고 있다.
도 10 및 도 11에서의 점선으로 표시된 하나의 부화소 영역에는 하나 이상의 단위 화소 전극(중앙 전극 또는 십자 모양의 줄기부 및 이로부터 연장되어 있는 복수의 미세가지 전극)이 형성되어 있을 수 있다.
이상에서는 중앙 전극 및 십자 모양의 줄기부를 구분하여 실시예로 살펴보았다. 이하에서는 중앙 전극과 십자 모양의 줄기부를 합하여 화소 중앙부라는 용어를 사용할 수 있다
이상에서는 본 발명의 다양한 실시예에 대하여 살펴보았다.
이상과 같은 액정 표시 장치에서는 화소 전극에 속하는 단위 화소 전극이 미세 가지부(199)를 가지며, 단위 화소 전극의 개수가 많아 미세 가지부(199)의 수도 많다. 그 결과 액정 분자를 제어하기에 충분한 액정 제어력을 가질 수 있어, 액정층에 별도로 광에 의하여 중합되는 전중합체를 포함시키지 않을 수 있다.
하지만, 실시예에 따라서는 액정 제어력이 부분적으로 떨어질 수 있어, 액정층에 전중합체를 포함시킬 수 있다.
전중합체를 포함하는 경우 선경사를 형성하는 방법에 대하여 도 12에서 도시하고 있다.
도 12는 자외선 등의 광에 의해 중합되는 전중합체를 이용해 액정 분자들이 선경사를 갖도록 하는 과정을 도시한 도면이다.
도 12를 참고하면, 우선 자외선 등의 광에 의한 중합 반응(polymerization)에 의해 경화되는 단량체(monomer) 등의 전중합체(prepolymer)(330)를 액정 물질과 함께 두 표시판(100, 200) 사이에 주입한다. 전중합체(330)는 자외선 등의 광에 의해 중합 반응을 하는 반응성 메조겐(reactive mesogen)일 수 있다.
다음 제1 및 제2 부화소 전극에 데이터 전압을 인가하고 상부 표시판(200)의 공통 전극(270)에 공통 전압을 인가하여 두 표시판(100, 200) 사이의 액정층(3)에 전기장을 생성한다. 그러면, 액정층(3)의 액정 분자(31)들은 그 전기장에 응답하여, 일정 방향으로 기울어진다.
이렇게 액정층(3)의 액정 분자(31)가 일정 방향으로 기울어진 상태에서, 자외선 등의 광을 조사하면 전중합체(330)가 중합 반응을 하여 도 12에 도시한 바와 같이 선경사 제공 중합체(350)가 형성된다. 선경사 제공 중합체(350)는 표시판(100, 200)에 접하여 형성된다. 선경사 제공 중합체(350)에 의해 액정 분자(31)들은 앞서 설명한 방향으로 선경사를 가지도록 배향 방향이 정해진다. 따라서, 전기장 생성 전극(191, 270)에 전압을 가하지 않은 상태에서도 액정 분자(31)들은 서로 다른 네 방향으로 선경사를 가지고 배열하게 된다.
그 결과, 하나의 화소 중 상부 부화소 또는 하부 부화소 각각의 영역에서 액정 분자(31)들이 총 네 방향으로 선경사를 가지게 된다.
도 12와 같은 중합체를 이용한 선 경사는 색필터(230)의 미세 가지부(199)가 제공하는 액정 제어력만으로는 텍스쳐를 줄이지 못하는 경우에 부수적으로 사용된다.
도 12에서는 액정층에 광반응 물질을 포함하는 실시예를 중심으로 기술하였지만, 배향막에 광반응 물질을 포함시키는 경우도 이에 준하여 형성된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 하부 표시판 121: 게이트선
124: 게이트 전극 154: 반도체
171: 데이터선 173: 소스 전극
175: 드레인 전극 178a, 178b, Vh, Vl: 기준 전압선
185: 접촉 구멍 191a: 고계조 화소 전극
191b: 저계조 화소 전극 195a: 제1 연결부
195b: 제2 연결부 198: 중앙 전극
198-1: 십자 줄기부 199: 미세 가지부
200: 상부 표시판 220: 차광 부재
230: 색필터 250: 평탄화막
270: 공통 전극 3: 액정층
300: 표시 패널 31: 액정 분자
330: 전중합체 350: 선경사 제공 중합체
400: 게이트 구동부 500: 데이터 구동부
550: 구동 IC 칩 600: 신호 제어부
650: 인쇄 회로 기판 660: 가요성 인쇄 회로 기판
72, 73, 78: 개구부

Claims (20)

  1. 절연 기판 위에 형성되어 있는 한 쌍의 박막 트랜지스터 및 보상 트랜지스터;
    상기 한 쌍의 박막 트랜지스터 중 하나의 드레인 전극과 연결되어 있는 저계조 부화소 전극;
    상기 한 쌍의 박막 트랜지스터 중 나머지 하나의 드레인 전극과 상기 보상 트랜지스터의 드레인 전극과 연결되어 있는 고계조 부화소 전극; 및
    상기 고계조 부화소 전극 및 상기 저계조 부화소 전극 중 하나와만 중첩하는 한 쌍의 기준 전압선을 포함하며,
    상기 저계조 부화소 전극과 상기 고계조 부화소 전극이 차지하는 화소 영역은 가로 방향으로 길게 형성되어 있으며,
    상기 한 쌍의 기준 전압선은 상기 가로 방향의 상기 화소 영역을 세로 방향으로 가로지르며,
    상기 한 쌍의 기준 전압선 중 하나는 상기 보상 트랜지스터의 소스 전극과 연결되어 있는 액정 표시 장치.
  2. 제1항에서,
    상기 고계조 부화소 전극 및 상기 저계조 부화소 전극은 적어도 하나의 화소 중앙부와 이로부터 뻗어 있는 복수의 미세 가지부를 포함하는 액정 표시 장치.
  3. 제2항에서,
    상기 절연 기판에 대향하는 상부 절연 기판; 및
    상기 상부 절연 기판에 위치하는 공통 전극을 더 포함하며,
    상기 공통 전극은 상기 화소 중앙부에 대응하는 십자형 개구부를 포함하는 액정 표시 장치.
  4. 제3항에서,
    상기 공통 전극은 중앙 개구부를 더 포함하는 액정 표시 장치.
  5. 제2항에서,
    상기 화소 중앙부와 상기 복수의 미세 가지부는 하나의 단위 화소 전극을 구성하며,
    상기 화소 영역에는 2행으로 배열된 복수의 상기 단위 화소 전극이 위치하는 액정 표시 장치.
  6. 제5항에서,
    상기 고계조 부화소 전극은 상기 2행으로 배열된 상기 단위 화소 전극 중 첫번째 행의 중앙에 배치된 상기 단위 화소 전극으로 이루어진 액정 표시 장치.
  7. 제6항에서,
    상기 저계조 부화소 전극은 첫번째 행의 나머지 상기 단위 화소 전극 및 두번째 행의 상기 단위 화소 전극으로 이루어진 액정 표시 장치.
  8. 제7항에서,
    상기 한 쌍의 기준 전압선은 상기 저계조 부화소 전극 중 상기 화소 중앙부를 따라서 세로 방향으로 연장되어 있는 액정 표시 장치.
  9. 절연 기판 위에 형성되어 있는 한 쌍의 박막 트랜지스터 및 보상 트랜지스터;
    상기 한 쌍의 박막 트랜지스터 중 하나의 드레인 전극과 연결되어 있는 저계조 부화소 전극;
    상기 한 쌍의 박막 트랜지스터 중 나머지 하나의 드레인 전극과 상기 보상 트랜지스터의 드레인 전극과 연결되어 있는 고계조 부화소 전극; 및
    상기 고계조 부화소 전극 및 상기 저계조 부화소 전극 중 적어도 하나와 중첩하는 한 쌍의 기준 전압선을 포함하며,
    상기 저계조 부화소 전극과 상기 고계조 부화소 전극이 차지하는 화소 영역은 가로 방향으로 길게 형성되어 있으며,
    상기 한 쌍의 기준 전압선은 상기 가로 방향의 상기 화소 영역을 세로 방향으로 가로지르며,
    상기 한 쌍의 기준 전압선 중 하나는 상기 보상 트랜지스터의 소스 전극과 연결되어 있으며,
    상기 고계조 부화소 전극 및 상기 저계조 부화소 전극은 적어도 하나의 화소 중앙부와 이로부터 뻗어 있는 복수의 미세 가지부를 포함하고,
    상기 저계조 부화소 전극은 두 개로 구성되어 있으며, 상기 고계조 부화소 전극은 한 개로 구성되어 있으며,
    상기 저계조 부화소 전극 두 개의 사이에 상기 고계조 부화소 전극이 위치하고 있는 액정 표시 장치.
  10. 제9항에서,
    상기 한 쌍의 기준 전압선은 각각 상기 저계조 부화소 전극 두 개의 상기 화소 중앙부를 따라서 세로 방향으로 연장되어 있는 액정 표시 장치.
  11. 절연 기판 위에 형성되어 있는 한 쌍의 박막 트랜지스터 및 보상 트랜지스터;
    상기 한 쌍의 박막 트랜지스터 중 하나의 드레인 전극과 연결되어 있는 저계조 부화소 전극;
    상기 한 쌍의 박막 트랜지스터 중 나머지 하나의 드레인 전극과 상기 보상 트랜지스터의 드레인 전극과 연결되어 있는 고계조 부화소 전극; 및
    상기 고계조 부화소 전극 및 상기 저계조 부화소 전극 중 적어도 하나와 중첩하는 한 쌍의 기준 전압선을 포함하며,
    상기 저계조 부화소 전극과 상기 고계조 부화소 전극이 차지하는 화소 영역은 가로 방향으로 길게 형성되어 있으며,
    상기 한 쌍의 기준 전압선은 상기 가로 방향의 상기 화소 영역을 세로 방향으로 가로지르며,
    상기 한 쌍의 기준 전압선 중 하나는 상기 보상 트랜지스터의 소스 전극과 연결되어 있으며,
    상기 고계조 부화소 전극 및 상기 저계조 부화소 전극은 적어도 하나의 화소 중앙부와 이로부터 뻗어 있는 복수의 미세 가지부를 포함하고,
    상기 고계조 부화소 전극은 두 개로 구성되어 있으며, 상기 저계조 부화소 전극은 한 개로 구성되어 있으며,
    상기 고계조 부화소 전극 두 개의 사이에 상기 저계조 부화소 전극이 위치하고 있는 액정 표시 장치.
  12. 제11항에서,
    상기 한 쌍의 기준 전압선은 각각 상기 고계조 부화소 전극 두 개의 중앙을 따라서 세로 방향으로 연장되어 있는 액정 표시 장치.
  13. 절연 기판 위에 형성되어 있는 한 쌍의 박막 트랜지스터 및 보상 트랜지스터;
    상기 한 쌍의 박막 트랜지스터 중 하나의 드레인 전극과 연결되어 있는 저계조 부화소 전극;
    상기 한 쌍의 박막 트랜지스터 중 나머지 하나의 드레인 전극과 상기 보상 트랜지스터의 드레인 전극과 연결되어 있는 고계조 부화소 전극; 및
    상기 고계조 부화소 전극 및 상기 저계조 부화소 전극과 중첩하는 한 쌍의 기준 전압선을 포함하며,
    상기 저계조 부화소 전극과 상기 고계조 부화소 전극이 차지하는 화소 영역은 가로 방향으로 길게 형성되어 있으며,
    상기 한 쌍의 기준 전압선은 상기 가로 방향의 상기 화소 영역을 세로 방향으로 가로지르며,
    상기 한 쌍의 기준 전압선 중 하나는 상기 보상 트랜지스터의 소스 전극과 연결되어 있고,
    상기 고계조 부화소 전극은 일 행으로 배열되어 있으며, 상기 저계조 부화소 전극도 상기 고계조 부화소 전극의 일측에 또 다른 일 행으로 배열되어 있는 액정 표시 장치.
  14. 제13항에서,
    상기 한 쌍의 기준 전압선은 상기 고계조 부화소 전극 및 상기 저계조 부화소 전극을 세로 방향으로 가로지르면서 연장되어 있는 액정 표시 장치.
  15. 제1항에서,
    가로 방향으로 연장되어 있는 게이트선; 및
    세로 방향으로 연장되어 있는 데이터선을 더 포함하며,
    상기 한 쌍의 박막 트랜지스터 및 상기 보상 트랜지스터의 게이트 전극은 모두 동일한 게이트선에 연결되어 있는 액정 표시 장치.
  16. 제15항에서,
    상기 한 쌍의 박막 트랜지스터의 소스 전극은 모두 동일한 데이터선과 연결되어 있는 액정 표시 장치.
  17. 제16항에서,
    상기 한 쌍의 박막 트랜지스터, 상기 보상 트랜지스터, 상기 저계조 부화소 전극 및 상기 고계조 부화소 전극은 제1 화소를 이루며,
    상기 제1 화소와 상기 데이터선 방향으로 인접하는 제2 화소는 상기 제1 화소와 다른 게이트선, 다른 데이터선과 연결되어 있으며,
    상기 제1 화소에 연결되어 있는 상기 기준 전압선과 상기 제2 화소에 연결되어 있는 상기 기준 전압선도 서로 다른 액정 표시 장치.
  18. 제17항에서,
    상기 한 쌍의 기준 전압선은 일정 기간마다 고레벨 전압과 저레벨 전압이 스윙하며, 한 쌍의 기준 전압선에 인가되는 전압레벨은 서로 반대인 액정 표시 장치.
  19. 제16항에서,
    상기 한 쌍의 박막 트랜지스터, 상기 보상 트랜지스터, 상기 저계조 부화소 전극 및 상기 고계조 부화소 전극은 제1 화소를 이루며,
    상기 제1 화소와 상기 게이트선의 연장 방향으로 인접하는 제3 화소는 상기 제1 화소와 동일한 게이트선 및 다른 데이터선과 연결되어 있으며,
    상기 제3 화소에 연결되어 있는 기준 전압선과 상기 제1 화소에 연결되어 있는 기준 전압선은 동일한 전압을 인가하는 액정 표시 장치.
  20. 제19항에서,
    상기 한 쌍의 기준 전압선은 일정 기간마다 고레벨 전압과 저레벨 전압이 스윙하며, 한 쌍의 기준 전압선에 인가되는 전압레벨은 서로 반대인 액정 표시 장치.
KR1020150025397A 2015-02-23 2015-02-23 액정 표시 장치 KR102322085B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150025397A KR102322085B1 (ko) 2015-02-23 2015-02-23 액정 표시 장치
US14/989,477 US9997541B2 (en) 2015-02-23 2016-01-06 Liquid crystal display device
CN201610099460.3A CN105911780B (zh) 2015-02-23 2016-02-23 液晶显示器
US15/969,376 US10424600B2 (en) 2015-02-23 2018-05-02 Liquid crystal display device
US16/580,452 US20200020723A1 (en) 2015-02-23 2019-09-24 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150025397A KR102322085B1 (ko) 2015-02-23 2015-02-23 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20160103243A KR20160103243A (ko) 2016-09-01
KR102322085B1 true KR102322085B1 (ko) 2021-11-04

Family

ID=56693579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150025397A KR102322085B1 (ko) 2015-02-23 2015-02-23 액정 표시 장치

Country Status (3)

Country Link
US (3) US9997541B2 (ko)
KR (1) KR102322085B1 (ko)
CN (1) CN105911780B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102129569B1 (ko) * 2013-11-26 2020-07-03 삼성디스플레이 주식회사 액정 표시 장치
KR20160021934A (ko) * 2014-08-18 2016-02-29 삼성디스플레이 주식회사 액정 디스플레이
KR102322085B1 (ko) 2015-02-23 2021-11-04 삼성디스플레이 주식회사 액정 표시 장치
KR102333264B1 (ko) 2015-06-10 2021-12-01 삼성디스플레이 주식회사 액정 표시 장치
KR102301489B1 (ko) 2015-06-24 2021-09-13 삼성디스플레이 주식회사 액정 표시 장치
KR102367968B1 (ko) * 2015-07-22 2022-02-25 삼성디스플레이 주식회사 액정 표시 장치
KR102389875B1 (ko) * 2015-09-01 2022-04-22 삼성디스플레이 주식회사 액정 표시 장치
TWI599835B (zh) * 2016-10-17 2017-09-21 友達光電股份有限公司 畫素單元及其顯示面板
CN108922467B (zh) * 2018-06-26 2019-12-31 惠科股份有限公司 像素电路及显示面板
KR20200039867A (ko) * 2018-10-05 2020-04-17 삼성디스플레이 주식회사 유기 발광 표시 장치
CN113376911B (zh) * 2018-12-03 2022-05-10 厦门天马微电子有限公司 显示面板和显示装置
TWI696991B (zh) * 2019-05-21 2020-06-21 友達光電股份有限公司 顯示裝置及其驅動方法
KR20220032359A (ko) * 2020-09-07 2022-03-15 엘지디스플레이 주식회사 전계 발광 표시 장치
CN113823239B (zh) 2021-09-27 2023-02-28 惠州华星光电显示有限公司 显示面板及显示装置
CN113885260B (zh) * 2021-09-30 2023-02-07 Tcl华星光电技术有限公司 显示面板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997974B1 (ko) 2003-12-03 2010-12-02 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR101348754B1 (ko) 2007-05-03 2014-01-07 삼성디스플레이 주식회사 액정 표시 장치
KR101420731B1 (ko) 2007-11-13 2014-07-17 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 구비하는 액정 표시 장치
KR20100024140A (ko) 2008-08-25 2010-03-05 삼성전자주식회사 액정 표시 장치
KR101719343B1 (ko) * 2010-09-15 2017-03-24 삼성디스플레이 주식회사 액정 표시 장치
KR101833498B1 (ko) * 2010-10-29 2018-03-02 삼성디스플레이 주식회사 액정 표시 장치
KR101929363B1 (ko) * 2011-11-30 2018-12-17 삼성디스플레이 주식회사 액정 표시 장치
KR101991371B1 (ko) * 2012-06-22 2019-06-21 삼성디스플레이 주식회사 액정 표시 장치
KR102024159B1 (ko) 2013-02-05 2019-09-24 삼성디스플레이 주식회사 액정 표시 장치
KR102104928B1 (ko) * 2013-03-15 2020-04-28 삼성디스플레이 주식회사 액정 표시 장치
KR102129569B1 (ko) * 2013-11-26 2020-07-03 삼성디스플레이 주식회사 액정 표시 장치
KR102322085B1 (ko) 2015-02-23 2021-11-04 삼성디스플레이 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
US9997541B2 (en) 2018-06-12
US20160246089A1 (en) 2016-08-25
KR20160103243A (ko) 2016-09-01
US10424600B2 (en) 2019-09-24
US20180247957A1 (en) 2018-08-30
CN105911780B (zh) 2021-03-26
CN105911780A (zh) 2016-08-31
US20200020723A1 (en) 2020-01-16

Similar Documents

Publication Publication Date Title
KR102322085B1 (ko) 액정 표시 장치
US9091890B2 (en) Liquid crystal display
KR102129569B1 (ko) 액정 표시 장치
EP2365387B1 (en) Liquid crystal display
JP4638863B2 (ja) 液晶表示装置及びその駆動方法
US8884861B2 (en) Liquid crystal display and driving method thereof
US8031287B2 (en) Display panel and liquid crystal display including the same
KR102308188B1 (ko) 액정 표시 장치
CN101010621A (zh) 液晶显示装置
KR102183921B1 (ko) 액정 표시 장치
US20230251527A1 (en) Liquid crystal display
KR102223000B1 (ko) 액정 표시 장치
CN105304056B (zh) 液晶显示器

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant