KR102315267B1 - 금속층 형성 방법 및 이러한 금속층을 가지는 기판을 제조하는 방법 - Google Patents

금속층 형성 방법 및 이러한 금속층을 가지는 기판을 제조하는 방법 Download PDF

Info

Publication number
KR102315267B1
KR102315267B1 KR1020167026370A KR20167026370A KR102315267B1 KR 102315267 B1 KR102315267 B1 KR 102315267B1 KR 1020167026370 A KR1020167026370 A KR 1020167026370A KR 20167026370 A KR20167026370 A KR 20167026370A KR 102315267 B1 KR102315267 B1 KR 102315267B1
Authority
KR
South Korea
Prior art keywords
copper
layer
insulator
forming
treatment
Prior art date
Application number
KR1020167026370A
Other languages
English (en)
Other versions
KR20160141716A (ko
Inventor
다다히로 니시가와
준 히구치
히토시 이시카와
Original Assignee
아토테크더치랜드게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아토테크더치랜드게엠베하 filed Critical 아토테크더치랜드게엠베하
Publication of KR20160141716A publication Critical patent/KR20160141716A/ko
Application granted granted Critical
Publication of KR102315267B1 publication Critical patent/KR102315267B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34Pretreatment of metallic surfaces to be electroplated
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54Electroplating of non-metallic surfaces
    • C25D5/56Electroplating of non-metallic surfaces of plastics
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467Adding a circuit layer by thin film methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0329Intrinsically conductive polymer [ICP]; Semiconductive polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0793Aqueous alkaline solution, e.g. for cleaning or etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0796Oxidant in aqueous solution, e.g. permanganate

Abstract

절연체 및 절연체의 일부에 적층된 구리층을 포함하는 인쇄 회로 보드와 같은 기판에서, 상기 절연체 외부면 및 상기 구리층 외부면은 동시에 (1) 알칼리 금속 수산화물 용액을 이용한 처리를 포함하는 공정, (2) 지방족 아민을 함유한 알칼리성 수용액을 이용한 처리를 포함하는 공정, (3) 0.3 ~ 3.5 wt% 의 과망간산염 농도 및 8 ~ 1 의 pH 를 가지는 알칼리성 수용액을 이용한 처리를 포함하는 공정, (4) 티오펜 화합물 및 폴리스티렌술폰산의 알칼리 금속 염을 함유한 산성 마이크로에멀젼 수용액을 이용한 처리를 포함하는 공정, 및 (5) 구리 전기도금을 포함하는 공정을 부여받고, 상기 공정들은 순차적으로 구현된다.

Description

금속층 형성 방법 및 이러한 금속층을 가지는 기판을 제조하는 방법{METHOD OF FORMING A METAL LAYER AND METHOD OF MANUFACTURING A SUBSTRATE HAVING SUCH METAL LAYER}
본 발명은, 절연체 및 절연체의 일부에 적층된 상기 구리층을 포함하는 인쇄 회로 보드와 같은 기판들의 절연체 외부면 및 구리층 외부면에 전기도금된 구리층을 동시에 형성하는 것을 가능하게 하는 금속층을 형성하는 방법, 및 이를 이용하여 인쇄 회로 보드를 제조하는 방법에 관한 것이다. 방법은 또한 금속 회로를 가지는 IC 기판들, 리드 프레임들과 다른 전자 디바이스들과 같은 기판 재료들에 금속층을 형성하기에 적합하다.
최근에, 소비자용 및 산업용의 각종 아날로그 및 디지털 장비의 소형화, 경량화, 고기능화 및 저가화에 수반하여, 인쇄 회로 보드들과 같은 전자 디바이스들은 단면 보드들에서 양면 보드들로 변화되었다. 또한, 미세 피치 다층 보드들의 개발이 급속히 진행되고 있다. 양면의 다층 회로 보드들을 가공하기 위한 공정에서, 절연체가 노출되는 관통홀들, 블라인드 홀들 등의 절연체 외부면으로 구리를 전기도금하기 전 전처리로서, 팔라듐 화합물을 이용한 귀금속 촉매 처리가 수행되고, 그 후 화학 구리 도금이 수행되고, 그 후 구리 전기도금이 수행되는 방법이 통상적으로 구현된다. 귀금속 촉매 원료인 팔라듐 가격의 급상승으로 인한 귀금속 촉매 처리와 화학 구리 도금의 가격 상승, 및 화학 구리 도금에서 환원제인 환경 유해 물질, 포르말린의 인체에 미치는 영향에 대한 염려는 이런 물질들을 사용하지 않는 기술의 연구를 이끌었다. 이 중에서, 절연체 외부면에 직접 전기 전도성 폴리머 필름을 형성하는 방법은, 귀금속 촉매 처리와 화학 구리 도금을 모두 생략할 수 있기 때문에 주목받고 있다.
회로를 가지는 IC 기판들, 리드 프레임들 및 다른 전자 디바이스들과 같은 기판 재료들에도 동일하게 적용된다.
폴리아닐린, 폴리피롤, 폴리푸란, 폴리티오펜 등은 전술한 용도에 사용되는 전기 전도성 폴리머들로서 공지되어 있고, 알칸술폰산, 폴리스티렌술폰산 및 그것의 염들과 액체 혼합물들의 형태로 이들을 이용한 필름 형성 방법들이 제안되었다. 하지만, 이 처리 액체들의 장기 액체 안정성은 불량하고, 전기 전도성 폴리머 필름의 전기 전도율이 낮기 때문에 전기도금된 구리층이 형성되지 않는 부분들이 존재한다. 예를 들어 시간이 경과함에 따라 전기 전도성 폴리머 필름의 안정성은 불량하고 시간이 경과함에 따라 필름이 열화된다는 점에서 다른 문제점들이 또한 확인되었다. 또한, 절연체와 구리 도금층 사이 부착 강도가 약하고, 인쇄 회로 보드로 사용될 수 있기에 충분한 레벨이 아니다. 따라서, 그것은 이러한 용도들의 매우 작은 부분에만 단지 채택될 수 있다
절연체의 외부면에 전기 전도성 폴리머 필름 및 구리 도금층을 형성하기 위한 종래 기술의 방법이 이하 설명될 것이다.
특허 문헌 EP 0 402 381 B1 은, 예를 들어, 폴리머 또는 세라믹 기판의 외부면들이 과망간산염과 같은 산화 용액으로 처리되고, 그 후 피롤, 푸란 또는 티오펜과 같은 모노머가 증착되고, 그 후 전기 전도성 폴리머가 예를 들어 과산화 이중황산을 사용하는 산화성 중합에 의해 형성되는 방법을 개시한다.
특허 문헌 EP 0 707 440 B1 은, 예를 들어, 구리 적층판과 다층판에 관통홀을 형성하고, 그것을 산화 전처리로서 과망간산칼륨 처리하고, 모노머 티오펜 마이크로에멀젼 처리를 수행하고, 추후에 또는 동시에 전기 전도성 층을 생성하도록 산 처리 (폴리스티렌술폰산) 를 수행하고, 여기에 금속을 전착시키는 것을 제안한다.
특허 문헌 JP 1996-139451 은, 홀이 만들어진 세정된 인쇄 회로 보드가 중성 과망간산염 용액을 사용해 세정되고, 그 후 산 세정되어서, 구리 포일에서 금속 산화물들을 제거하고 구리 포일과 전기도금된 구리 사이 불량한 부착력의 문제점과 연결 부분들에서 경계가 나타나는 문제점을 해결한 방법을 제안한다.
특허 문헌 EP 1 390 568 B1 은, 비전도성 기판 외부면을 수용성 폴리머와 접촉시키고, 다음에 이것을 과망간산염 용액으로 처리하고, 그 후 이것을 티오펜 화합물과 알칸술폰산의 마이크로에멀젼 용액으로 처리하고, 전기도금을 수행하는 것을 제안한다.
특허 문헌 EP 0 840 994 B1 은, 가공된 홀을 가지는 인쇄 회로 보드를 직접 금속화 처리시키는 방법을 제안하고, 이산화망간층은 알칼리성 과망간산염 처리에 의해 형성되고, 그 후 수산화물들은 산성 용액을 사용해 세척되고 이것은 그 후 알칼리성 수용액을 사용해 중화되고, 그 후 전도성 필름은 3,4-에틸렌디옥시티오펜, 폴리스티렌술폰산, 및 그것의 혼합물의 마이크로에멀젼을 사용해 형성되어서, 구리 도금의 커버링 능력과 홀 부분들 둘레에 부착 능력을 향상시키고, 재현할 수 있는 제조 공정을 보장하는 것을 가능하게 한다.
특허 문헌 EP 2 566 311 A1 은, 에폭시 수지 등의 절연 기판, 양측에 구리를 갖는 클래드를 포함하는 보드는 블라인드 마이크로비아 가공을 부여받고, 이것은 전기 전도성 폴리머, 귀금속을 포함한 콜로이드 입자들, 또는 전기 전도성 탄소 입자들을 사용해 직접 도금되는 방법을 제안한다.
전술한 종래 기술 전부에서, 구리 전기도금이 전기 전도성 폴리머 처리를 부여받은 폴리이미드 수지 또는 에폭시 수지의 일부에서 수행되었고, 80 ㎛ 의 피치를 갖는 구리 패턴 (전체 80 ㎛ 인 라인 폭과 스페이스를 포함하는 사이클, 이하 동일하게 적용) 이 포토리소그래피법을 사용해 형성되고 현미경으로 관찰되었을 때, 중대한 결함, 즉 구리 패턴 일부의 필링 (peeling) 을 패턴 형성시 이미 볼 수 있었다. 더욱이, 접착 테이프 필링 테스트가 수행된 후, 구리 패턴 필링이 다수 발생한 것으로 확인되었다. 이 시험편들의 부착 강도가 실온에서 측정되었을 때 (이하: 정상 조건 부착 강도), 부착 강도는 1.9 N/㎝ 이하로 낮은 것으로 발견되었고, 위치 변화는 컸다. 또한, 158 시간 동안 150 ℃ 에서 공기 중 열 처리된 후 이 시험편들의 부착 강도가 측정되었을 때 (이하: 내열 후 부착 강도), 부착 강도는 0.8 N/㎝ 이하로 훨씬 더 낮았고, 절연체와 구리 사이 패턴의 필링이 거의 모든 위치에서 쉽게 발생하였다. 따라서, 이런 방법들은 부품들을 실장하기 위해 고온 납땜 (280 ℃) 되거나 IC 들을 실장할 때 고온 분위기 (대략 400 ℃) 에서 가공되는 용도들 또는 그것이 고온 조건에서 사용되는 용도들을 위한 인쇄 회로 보드들에 적용될 수 없는 것으로 결정되었다.
또한, 과망간산염 처리 중 이산화망간이 절연체 외부면에 형성될 때, 간혹 검댕과 같은 (미세 분말 형태로 석출) 수산화망간이 또한 구리층 외부면에 동시에 형성된다. 수산화망간은 약한 산화력을 가지고, 전기 전도성 폴리머는 구리층에 형성되지 않지만, 구리 전기도금 중 수 ㎛ ~ 수십 ㎛ 의 구리 돌기들 (덩어리 형상으로 성장) 이 검댕과 같은 수산화망간으로 인해 생성된다. 게다가, 구리 회로 패턴이 포토리소그래피법에 의해 형성된다면, 감광성 레지스트의 인열과 시싱 (cissing) 이 발생한다. 게다가, 구리 돌기 부분들에서, 구리 필름의 두께 차이 때문에 에칭 속도의 차이가 발생하고, 전술한 단점들과 동일하게, 구리 패턴의 단선, 쇼트, 보이드, 돌기 등이 발생하고 제품 수율은 현저하게 감소되고, 이 방법들은 80 ㎛ 이하의 피치를 가지는 인쇄 회로 보드들에 적용될 수 없는 것으로 결정되었다.
전기 전도성 폴리머 필름이 절연체 외부면에 직접 형성되고, 구리 도금층이 그 후 형성되는 인쇄 회로 보드와 같은 기판을 형성하는 전술한 방법에서, 절연체와 구리 도금층 사이 부착 강도 (정상 조건 및 내열 후) 가 낮고, 부품들을 실장하는데 고온 납땜이 사용될 때 또는 IC 들의 실장 중 고온 분위기에서 가공이 발생할 때, 또는 이러한 용도들에 상기 방법이 적용될 수 없는 것으로 밝혀졌고, 또한 구리 도금 외부면에서 구리 돌기들의 발생 결과 수율이 감소되고, 상기 방법은, 양면 인쇄 회로 보드들의 대부분을 구성하는, 50 ~ 80 ㎛ 의 피치를 가지는 인쇄 회로 보드들에 적용될 수 없는 것으로 밝혀졌다.
구리 회로를 형성하기 위해서 본 발명에 따른 방법으로 또한 처리될 수 있는, 회로를 가지는 IC 기판들, 리드 프레임들 및 다른 전자 디바이스들과 같은 기판 재료들에도 동일하게 적용된다.
본 발명은 전술한 상황을 고려하고, 본 발명의 목적들은, 우수한 부착 강도 (정상 조건 및 내열 후) 를 가지고, 구리 도금 중 구리 돌기들의 발생을 방지할 수 있고, 기판들, 예로 80 ㎛ 이하의 피치를 가지는 인쇄 회로 보드 용도들에 또한 적용될 수 있는 금속층을 형성하는 방법을 제공하고, 이를 이용한 인쇄 회로 보드를 제조하는 방법을 제공하는 것이다.
전술한 문제점들을 해결하기 위해서, 본 발명은, 절연체와 상기 절연체의 일부에 적층된 구리층을 포함하는 인쇄 회로 보드와 같은 기판에서, 상기 절연체 외부면과 상기 구리층 외부면에 동시에, (1) 알칼리 금속 수산화물 용액을 이용한 처리를 포함하는 공정, (2) 지방족 아민을 함유한 알칼리성 수용액을 이용한 처리를 포함하는 공정, (3) 0.3 ~ 3.5 wt% 의 과망간산염 농도 및 8 ~ 11 의 pH 를 가지는 알칼리성 수용액을 이용한 처리를 포함하는 공정, (4) 티오펜 화합물 및 폴리스티렌술폰산의 알칼리 금속 염을 함유한 산성 마이크로에멀젼 수용액을 이용한 처리를 포함하는 공정, 및 (5) 구리 전기도금을 포함하는 공정을 실시하고, 상기 공정들을 순차적으로 실시하는 것을 특징으로 하는, 금속층을 형성하는 방법을 제공한다.
또한, 전술한 (3) 과망간산염의 알칼리성 수용액을 이용한 처리 후 산성 수용액으로 처리한 후, (4) 이후의 처리들을 순차적으로 구현함으로써, 우수한 평활성 및 표면 품질을 가지는 전기도금된 구리층이 상기 구리층 외부면에 형성되는 것으로 발견되었다.
또한, 본 발명에서, 부착성 (정상 조건 및 내열 후) 을 개선하고 구리 외부면의 평활성과 표면 품질을 개선함으로써, 인쇄 회로 보드와 같은 기판은 종래의 방법들, 즉 귀금속 촉매/화학 구리 방법에서 사용된 것과 같은 고가의 귀금속 촉매를 요구하지 않고, 환경 유해 물질인 포르말린을 사용하지 않는 전기 전도성 폴리머/구리 전기도금 방법에 의해 제공된다.
도 1 은 본 발명에 따른 서브트랙티브 (subtractive) 공정 및 세미-애디티브 (semi-additive) 프로세스의 개략도이다.
도 2 는 테스트 쿠폰의 아웃라인도이다.
도 3 은 인쇄 회로 보드의 개략도이다.
전술한 문제점들을 해결하기 위해서, 본 발명은, 절연체와 상기 절연체의 일부에 적층된 구리층을 포함하는 인쇄 회로 보드와 같은 기판에서, 상기 절연체 외부면과 상기 구리층 외부면은 동시에 (1) 알칼리 금속 수산화물 용액을 이용한 처리를 포함하는 공정, (2) 지방족 아민을 함유한 알칼리성 수용액을 이용한 처리를 포함하는 공정, (3) 0.3 ~ 3.5 wt% 의 과망간산염 농도 및 8 ~ 11 의 pH 를 가지는 알칼리성 수용액을 이용한 처리를 포함하는 공정, (4) 티오펜 화합물 및 폴리스티렌술폰산의 알칼리 금속 염을 함유한 산성 마이크로에멀젼 수용액을 이용한 처리를 포함하는 공정, 및 (5) 구리 전기도금을 포함하는 공정을 부여받고, 상기 공정들은 순차적으로 구현되는 것을 특징으로 한다.
또한, 산성 수용액을 이용한 처리는 전술한 (3) 과망간산염의 알칼리성 수용액을 이용한 처리 후에 수행되고, (4) 이후의 처리들은 그 후 순차적으로 실시된다.
본 발명에서 사용될 수 있는 절연체들의 예로는 폴리이미드 수지들과 에폭시 수지들을 포함한다. 폴리이미드 수지들 또는 폴리실록산, 폴리카보네이트, 폴리에스테르 등의 첨가에 의해 개질된 수지들이 폴리이미드 수지로서 사용될 수 있다. 에폭시 수지와 유리 섬유의 조합물을 포함한 유리 에폭시 보드 (내열 유리 직물 기판 에폭시 수지 구리 클래드 적층 보드), 또는 높은 유리 전이 온도 유리 에폭시 보드를 구성하는, 낮은 열 팽창과 높은 유리 전이 온도를 가지도록 개질된 보드가 예를 들어 에폭시 수지로서 사용될 수 있다. 또한, 0.05 ~ 35 ㎛ 의 두께를 가지는 구리층이 형성된 것, 또는 구리 포일이 본딩제에 의해 본딩된 것, 또는 구리 전기도금이 뒤따르는 스퍼터링 또는 증착과 같은 건식 방법 또는 습식 방법에 의해 구리층이 형성된 것, 또는 함께 적층된 열가소성 폴리이미드 수지와 구리층을 포함하는 것, 또는 단일 또는 다수 유형의 폴리이미드 수지가 구리층에 흐름 주조 적층된 것을 이용할 수 있다. 이들은 또한 다층으로 적층되어 사용될 수도 있다.
알칼리 금속 수산화물 용액이 사용되는 처리 (1) 에서, 수산화나트륨, 수산화칼륨 또는 수산화리튬과 같은 알칼리 금속 수산화물 용액이 구리층 외부면의 세정 및 노출된 절연체 외부면의 세정, 활성화와 친수성을 향상시키도록 사용될 수 있다. 또한, 폴리이미드 수지의 경우에, 이미드 고리의 개환을 촉진하도록 모노에탄올아민, 히드라진 등이 상기 용액에 첨가될 수도 있다. 알칼리 금속 수산화물 용액으로 처리 후 물과 수지 외부면 사이 접촉 각도는 바람직하게 15° ~ 55° 이다. 접촉 각도가 55° 이하이면, 이온성 극성 기들인 많은 카르복실기들, 수산기들 등이 절연체 외부면에 나타나고, 후속 공정 (2) 에서 아미노기들의 바인딩이 증가하고, 공정 (3) 에서 형성된 이산화망간의 양이 알맞게 증가될 수 있고, 공정 (4) 에서 전도성 필름 저항이 감소되고, (5) 구리 전기도금 중 홀들 둘레에 부착될 수 있는 구리 도금의 능력은 만족스럽다. 또한, 15° 이상의 값은, 수지 외부면의 활성화가 과다해지지 않고 적당한 양의 이산화망간의 형성 및 적당한 양의 전기 전도성 폴리머의 형성이 달성될 수 있고 과량의 이산화망간 또는 수산화망간이 절연체 외부면에 잔류하지 않고, 전도성 필름은 갈색을 나타내지 않고 부착 강도가 현저하게 감소되지 않는다는 점에서 바람직하다. 전술한 접촉 각도를 획득하기 위해서, 알칼리 금속 수산화물 용액은 바람직하게 12 이상의 pH 를 가지고, 처리 온도는 바람직하게 55 ℃ 이하이다. 12 이상의 pH 를 가질 때, 처리 온도가 55 ℃ 이하이면, 절연체가 활성화되고, 공정 (3) 에 의해 형성된 이산화망간의 양은 최적으로 제어될 수 있고, 전도성 필름의 저항이 감소되고, 부착 강도가 향상될 수 있다. 또한, 폴리옥시에틸렌 노닐페닐 에테르와 같은 비이온성 계면활성제가 세정 효과와 적심 효과를 추가로 증가시키도록 또한 첨가될 수 있다. 게다가, 홀들이 레이저를 사용해 폴리이미드 수지 또는 유리 에폭시 보드에 가공된다면, 전술한 알칼리 금속 수산화물 용액 처리는 예를 들어 자외선 조사 처리 또는 레이저 절단에 의해 발생된 탄화물들을 제거하기 위해 과망간산을 이용한 스미어 (smear) 제거 처리의 구현 후 구현될 수 있다.
다음에, (2) 지방족 아민을 함유한 알칼리성 수용액으로 처리함으로써, 절연체/전기 전도성 폴리머/구리 도금층 사이에 견고한 부착 강도가 실현될 수 있다. 지방족 일차 아민, 지방족 이차 아민, 아미노 알콜, 지환식 아민 등이, 예를 들어, 질소 함유 염기성 화합물인 지방족 아민으로서 사용될 수 있다. 이 중에서, 지방족 일차 아민과 지방족 이차 아민이 바람직하고, 보다 구체적으로 메탄올 에탄올아민, 디메탄올아민, 디에탄올아민, N-메틸 에탄올아민, 에틸렌이민, 폴리알릴아민, 폴리비닐아민 등이 바람직하다. 이것은, 예를 들어 폴리이미드 수지의 경우에, 유기 용매들 및 산에 대한 내성이 우수한 반면, 알칼리로 가수분해가 쉽게 발생하기 때문이다. 따라서, 알칼리 금속 수산화물 용액의 존재로 인해 나타나는 이온성 극성 기들 이외에, 염기성 지방족 아민들의 존재로 인해 폴리이미드 수지 외부면에서 이온성 극성 기들의 출현을 통하여 부착 강도가 증가되는 것으로 상정된다. 바람직하게, 지방족 아민 농도는 0.1 ~ 10 wt% 이고 그것의 pH 는 수산화나트륨 또는 황산을 사용해 9 ~ 13 으로 조절된다. 염기성을 나타내는 지방족 아민으로, pH 가 13 이하일 때 절연체와 전기 전도성 폴리머 사이 본딩이 촉진되고 알칼리 금속 수산화물 용액 활성화 처리의 결과로서 절연 기판 외부면에서 나타나는, 카르복실기들 및 수산기들과 같은, 많은 이온성 극성 기들과 상호 작용을 통하여 높은 부착 강도를 쉽게 획득한다. 또한, pH 가 9 이상이면, 다수의 이온성 활성기들이 절연 기판 외부면에 나타나지 않고, 부착되는 이산화망간의 양은 감소되지 않고, 구리 도금 중 미부착성 및 부착 강도의 감소는 발생하지 않는다. 또한, 이소 프로필 알콜 또는 에틸렌 글리콜과 같은 수용성 유기 용매를 전술한 수용액에 첨가함으로써, 보다 안정적인 부착 강도를 획득할 수 있다. 폴리옥시에틸렌 알킬 에테르와 같은 비이온성 계면활성제는 또한 (1) 에서 절연체에 부착된 상태로 있는 이물질을 제거하고 적심 성능을 증가시키도록 첨가될 수 있다.
다음에,(3) 기판은 0.3 ~ 3.5 wt% 의 과망간산염 농도와 8 ~ 11 의 pH 를 가지는 알칼리성 수용액에 침지되고, 이산화망간층은 절연체 외부면에 형성된다. 과망간산나트륨, 과망간산칼륨 등이 과망간산염 용액으로서 사용될 수 있고, 황산, 수산화나트륨 등이 pH 를 조절하는데 사용될 수 있다. 과망간산염 농도는 0.3 ~ 3.5 wt% 이어야 하고, pH 는 8 ~ 11 의 범위에 있어야 한다. 과망간산염 농도가 0.3 wt% 미만이라면, 그러면 형성되는 전기 전도성 폴리머 필름의 양이 감소되고 전기 전도율이 저하된다. 따라서, 구리 도금 중 홀들 둘레에 부착할 수 있는 능력이 저하되어서, 구리 미부착 부분들을 발생시키고, 보드는 회로 보드로서 사용될 수 없다. 또한, 과망간산염 농도가 3.5 wt% 이상이라면, 그러면 다량의 수산화망간이 이산화망간과 함께 절연체 외부면에 형성되고, 전기 전도성 폴리머 필름 형성에 소비되지 않은 이산화망간이 잔류하여서, 부착 강도를 저하시킨다. 또한, 구리층의 수산화망간은 구리 전기도금 중 구리 돌기들이 발생되도록 하고, 회로 단선, 쇼트 등이 회로 패턴 형성 중 발생되어서, 수율을 저하시킨다. 또한, 전기 전도성 폴리머에 의해 나타난 색조는 무색의 투명 색상에서 검댕과 같은 짙은 갈색으로 변한다. 따라서, 절연체/전기 전도성 폴리머/구리 사이 부착 강도가 저하하고 그것의 위치 변화가 증가하여서, 보드는 인쇄 회로 보드로서 사용될 수 없다. pH 범위에 대해, pH 가 8 미만이면, 그러면 형성되는 이산화망간의 양이 증가하고, 부착 강도가 저하하고 구리 패턴 필링이 발생한다. pH 가 12 이상이면, 형성되는 이산화망간의 양이 감소하고, 부착 강도가 결과적으로 저하되고, 접착 테이프 테스트에서 필링이 발생하고, 따라서 보드는 인쇄 회로 보드로서 사용될 수 없다.
또한, 내열 후 부착 강도에 대해, 과망간산염 농도와 pH 가 전술한 최적 조건들에 따르고 공정이 이전 공정들, 즉 (1) 알칼리 금속 수산화물 용액을 이용한 처리를 포함한 공정, 및 (2) 지방족 아민을 함유한 알칼리성 수용액을 이용한 처리를 포함한 공정에 연속적으로 수행된다면 내열 후 부착 강도의 실제 레벨이 단지 획득될 수 있는 것으로 결정되었다. 폴리이미드 수지에 대해, 내열 후 강한 부착 강도를 가지는 샘플과 내열 후 약한 부착 강도를 가지는 샘플에서 구리가 폴리이미드 수지층으로 확산되는 정도의 차이를 보였고, 폴리이미드 수지층으로 구리의 산란 정도가 감소함에 따라 부착 강도는 증가하는 경향이 있다. 양 공정들을 순차적으로 수행함으로써 폴리이미드 수지 외부면에서 이미드 고리들은 수성 알칼리 금속 용액에 의해 친수성화되고 개환되고, 아미노기들이 거기에 본딩되고, 이산화망간은 아미노기들에 본딩되고, 추가로 전기 전도성 폴리머는 이산화망간의 산화력에 의해 본딩되고, 따라서 폴리이미드 수지/전기 전도성 폴리머/구리 본드들이 강화되고, 구리의 확산이 억제되는 것으로 상정된다.
다량의 액체가 이전 공정에 대해 유입 또는 유출되는 환경에서 과망간산염의 알칼리성 수용액이 사용된다면 붕산 또는 탄산나트륨과 같은 완충제, 및 배수 효과를 가지는 비이온성 계면활성제가 용액의 pH 를 안정화시키는 목적으로 첨가될 수 있음에 주목해야 한다.
다음에, 이런 식으로 구리층 외부면에 부착된 검댕과 같은 수산화망간을 제거하고 구리 전기도금 후 획득되는 도금된 표면의 평활성과 표면 품질을 개선할 수 있기 때문에, 전술한 과망간산염 처리를 부여받은 기판은 바람직하게 (3') 산성 용액으로 처리된다. 황산, 염산 등이 산성 용액에서 이용되는 산으로서 사용될 수 있고, pH 는 바람직하게 3.0 ~ 5.5 이다. pH 가 5.5 이하이면, 구리층 외부면은 용해되고 상기 외부면에 부착된 검댕과 같은 수산화망간이 제거될 수 있고, 평활한 외부면을 가지는 구리 도금 필름은 (5) 구리 전기도금에 의해 형성될 수 있다. 또한, 구리층이 0.1 ㎛ 이하의 얇은 필름일지라도 구리가 용해하지 않고, 전기 전도성 폴리머층이 형성되지 않도록 하여 구리 도금의 미부착성을 발생시키는, 하부 절연체의 노출이 또한 발생되지 않고, 형성되는 전기 전도성 폴리머의 양이 절연체에 형성된 이산화망간의 용해 및 제거로 인해 감소되어서, 구리 도금 중 홀들 둘레에 부착 능력 저하를 유발하고 구리 미부착 부분들을 발생시키는 불량 발생이 없다는 점에서 3.0 이상의 pH 가 바람직하다.
다음에, 전술한 처리된 기판은, (4) 티오펜 화합물, 폴리스티렌술폰산 및 그것의 알칼리 금속 염을 함유한 산성 마이크로에멀젼 수용액에 침지되고, 모노머는 절연체 외부면에 부착된 이산화망간에 의해 산화되고 전기 전도성 폴리머 필름이 형성된다. 티오펜 화합물은 3-헤테로치환된 티오펜 및 3,4-디헤테로치환된 티오펜을 포함하는 군에서 선택될 수 있고, 바람직하게 3,4-에틸렌디옥시티오펜, 3-메톡시-티오펜, 3-메틸-4-메톡시-티오펜 및 그것의 유도체들을 포함하는 군에서 선택될 수 있다. 이것은, 예를 들어, 폴리스티렌술폰산의 알칼리 금속 염인 폴리스티렌 술폰산 나트륨을 첨가하여 혼합물을 형성함으로써 물 기반 마이크로에멀젼 용액으로 만들어질 수 있다. 다음에, 메탄 술폰산 또는 에탄 술폰산과 같은 알칸 술폰산을 이용해 pH 를 1 ~ 3 으로 조절하고 그것을 산성 마이크로에멀젼 용액으로 만들어 줌으로써, 전기 전도성 폴리머 (폴리에틸렌디옥시티오펜 및 폴리스티렌술폰산의 콘쥬게이트) 는, 이산화망간이 부착된 절연체를 상기 용액으로 침지시킴으로써 단일 공정으로 쉽게 형성될 수 있다. 특허 문헌 EP 1 390 568 B1 에 대응하는 설명에 따르면, 마이크로에멀젼은 수성이고 (적어도 50 부피%), 저급 지방족 알콜, 에스테르 및 에틸 에스테르를 포함할 수 있다. 마이크로에멀젼들은 매우 작은 액적들 (직경 5 ~ 100 ㎚) 을 포함한 에멀젼들이다. 따라서, 그것은 광학적으로 투명하고 열역학적으로 안정적이고, 제조 후 장기간 2 가지 가시 상들로 분리되지 않는다. 이런 식으로, 종래의 폴리에틸렌-디옥시티오펜 필름-형성 액체를 사용해 처리가 수행되고, 그 후 폴리스티렌술폰산 필름-형성 액체를 사용해 별도의 탱크에서 처리가 수행되는 방법에 의해, 유입되는 액체에 의한 폴리스티렌술폰산 필름-형성 액체의 열화를 회피할 수 있고, 안정적인 전기 전도성 폴리머층이 형성될 수 있다. 구체적으로, Atotech Japan KK 에 의해 시판되는 "Seleo" (직접 도금 방법 상표) CPF1 시리즈 화학 액체를 이용할 수 있다. "Seleo" CPF1 시리즈 처리 공정들은 다음과 같은 순서로 수행되고: 에칭 세정 공정 (외부면 세정)/컨디셔너 공정 (조절, 외부면의 활성화)/부착 (?) 프로모터 공정 (과망간산 처리)/폴리컨덕터 공정 (모노머의 산화성 중합에 의한 폴리머 형성), 이 중에서 단지 폴리컨덕터 공정만 본 발명에서 사용될 수 있다. 폴리컨덕터 공정은 2 가지 액체들, 즉 "Seleo CP Basic Plus", 5 ~ 10 wt% 의 3,4-에틸렌디옥시티오펜을 함유한 용액, 및 "Seleo CP Matrix Plus", 2.5 ~ 5 wt% 의 폴리스티렌 술폰산 나트륨을 함유한 용액의 혼합물을 포함하는 단일 액체를 사용할 수 있다. 전기 전도성 폴리머 필름은, 처리 (1), (2) 및 (3) 를 부여받은 절연체 기판을 이 액체 혼합물로 침지시킴으로써 형성될 수 있다.
상기 필름의 형성 후, 다음 공정, 즉 구리 전기도금은 기판이 물로 적셔진 상태로 있으면서 구현될 수도 있지만, 구리 전기도금은 또한 열풍 건조 (100 ℃, 1 시간) 후 또는 실온에서 방치된 후 수행될 수도 있다.
구리 전기도금을 위해, 관통홀들과 블라인드 홀들을 지지할 수 있는 황산구리 욕을 사용하는 것이 바람직하다. 구리 도금은, 예를 들어, 레벨러 (평활화제) 및 브라이트너 (광택제) 가 첨가된, 황산구리, 황산 또는 염화 이온들 (염산을 사용해 첨가) 의 첨가로 수행될 수 있다.
본 발명의 금속층을 형성하는 방법을 사용해 인쇄 회로 보드와 같은 기판을 제조하기 위해서, 세미-애디티브 구성 방법 (도 1) 의 경우에, 구리층들 (2) 이 형성된 양측에 절연체 (1) 를 포함하는 기판에서 드릴 등을 사용해 관통홀 (3) 이 개구되고, 절연체가 노출되는 관통홀의 측벽에 전기 전도성 폴리머 필름 (4) 이 형성된다. 다음에, 회로 패턴 (5) 은 예를 들어 감광성 건조 필름 레지스트의 적층/노광/현상에 의해 형성되고, 구리 전기도금 (6) 은 구리층 및 전기 전도성 폴리머 필름의 노출부들에 형성된다. 인쇄 회로 보드 (7) 는 그 후 건조 필름을 박리시켜 에칭에 의해 그 아래 구리층을 제거함으로써 형성될 수 있다. 또한, 서브트랙티브 구성 방법 (도 1) 을 사용해 회로 보드를 형성할 때, 구리층들 (2) 이 형성된 양측에 절연체 (1) 를 포함하는 기판에서 드릴 등을 사용해 관통홀 (3) 이 개구되고, 절연체가 노출되는 관통홀의 측벽에 전기 전도성 폴리머 필름 (4) 이 형성되고, 그 후 구리 전기도금 (8) 이 모든 면들에서 수행되고, 감광성 건조 필름은 그 후 적층/노광/현상 (9) 되고, 인쇄 회로 보드 (10) 는 구리 도금층과 구리층을 에칭한 후 건조 필름을 필링함으로써 형성될 수 있다. 또한, 인쇄 회로 보드의 의도된 용도에 따라, 양자의 경우에, 주석, 니켈, 팔라듐, 은, 금, 백금 및 그것의 합금들은 개별적으로 또는 조합하여 구리 회로 패턴에 전해적으로 또는 무전해적으로 코팅될 수 있다.
또한, 블라인드 홀을 가지는 인쇄 회로 보드는 또한 본 발명의 금속층을 형성하는 방법을 사용해 제조될 수 있다. 블라인드 홀을 형성하기 위해서, 일 면의 구리층과 절연체는, 관통홀이 개구되는 도 1 의 공정에서 레이저 가공 또는 화학 에칭에 의해 제거되어서, 뒷면의 구리층만 남긴다. 그 후, 예를 들어 세미-애디티브 구성 방법 (도 1) 의 경우에, 전기 전도성 폴리머 필름 (4) 은, 절연체가 노출되는 블라인드 홀의 측벽에 형성되고, 그 후 전술한 바와 동일한 공정들을 사용해 주석 도금 등을 수행함으로써 구현이 진행될 수 있다.
본 발명의 금속층을 형성하는 방법은 다음 방법들에 따라 평가되었다.
A. 구리 도금의 미부착성
이것은 도 2 에 도시된 테스트 쿠폰을 사용해 수행되었다. 테스트 쿠폰은, 스퍼터링 방법을 이용해 폴리이미드 수지의 일면에 부착력 강화층으로서 12 ㎚ 니크롬 층을 미리 형성하고, 그 후 0.15 ㎛ 의 구리층을 형성하고, 그 후 건조 필름 레지스트를 적층하고, 그것을 포토리소그래피법을 사용해 노광하고 현상시키고, 수지 부분을 노출시키도록 에칭에 의해 구리층과 부착력 강화층 (14) 을 제거함으로써 마련되었다. 수지 노출부들은 1 ㎜ 폭 (15) 에서, 다층 보드에서 긴 관통홀들 또는 블라인드 홀들을 나타내는, 8 ㎜ 폭 (21) 까지 7 단계로 만들어졌다. 구리 도금의 미부착성은, 다양한 조건들 하에 2A/dm2 에서 상기 테스트 쿠폰에 구리 전기도금 (15 ㎛) 을 수행하고, 폭 1 ㎜ ~ 폭 8 ㎜ 의 수지 노출부들의 모든 위치들에서 미부착 구리의 존부를 육안으로 그리고 현미경으로 관찰함으로써 평가되었다. 합격 또는 불합격 판정을 위해, 전술한 수지 노출부의 전체 폭에 걸쳐 구리의 미부착이 발생하지 않으면, 그러면 이것은 합격인 것으로 간주되고, 하나의 위치에서라도 구리의 미부착이 발생하면 이것은 불합격 (NG) 인 것으로 간주된다.
B. 구리 패턴 필링 및 부착 강도 (정상 조건, 내열 후)
구리 패턴 필링에 대해, 도 2 의 테스트 쿠폰은 전술한 방법을 사용해 구리 전기도금 (15 ㎛) 을 부여받았고, 80 ㎛ (라인/스페이스: 40 ㎛/40 ㎛) 의 피치를 가지는 구리 패턴이 포토리소그래피법을 사용해 5 ㎜ 폭 ~ 8 ㎜ 폭의 수지 노출부들에 형성되었다. 구리 패턴의 형성 후 패턴 형성 중 필링의 존부가 현미경을 사용해 관찰되었고 합격 또는 불합격 판정이 이루어졌다. 다음에, 필링이 발생하지 않았다면, 그러면 접착 테이프 테스트가 수행되었고, 구리 패턴의 필링의 존부가 100 개의 라인에 대해 현미경을 사용해 관찰되었고, 100 개의 라인 중 어떤 것에도 필링이 없었다면 이것은 합격인 것으로 간주되었고 1 개의 라인이라도 필링이 있었다면 이것은 불합격 (NG) 인 것으로 간주되도록 규정함으로써 합격 또는 불합격 판정이 수행되었다. 접착 테이프 테스트에서, Nichiban Co., Ltd 셀로판 테이프 LT-24 가 사용되었고 JIS K5600 (크로스-컷 테스트) 에 따라 구리 패턴에 부착되고 필링되었다. 내열 후 시험편은 또한 전술한 바와 동일한 방식으로 수행된 접착 테이프 테스트를 부여받았고, 합격 또는 불합격 판정이 이루어졌다. 부착 강도의 평가를 위해, 상기 테스트 쿠폰은 전술한 방법을 사용해 구리 전기도금 (15 ㎛) 을 부여받았고, 0.8 ㎜ x 42 ㎜ 의 구리 패턴이 포토리소그래피법을 사용해 폭 1 ㎜ ~ 폭 8 ㎜ 의 수지 노출부들 각각의 중심 근방에 형성되었고, 90° 구리 필링 부착 강도가 IPC-TM-650 에 따라 Orientec Co., Ltd Tensilon RTC-1150A 를 사용해 측정되었고, 최대값과 최소값은 생략되었고 평균값을 이용해 평가가 이루어졌다. 또한, 내열 후 부착 강도에 대해, 상기 패턴이 158 시간 동안 150 ℃ 에서 공기 중 열 처리를 부여받은 후 전술한 바와 동일한 방법을 사용해 측정되었다. 부착 강도의 합격 또는 불합격 판정을 위해, 패턴 필링이 구리 패턴 형성 중 또는 후속 내열 부착 강도 측정 전 접착 테이프 테스트에서 발생하지 않았다면, 그리고 90° 구리 필링 부착 강도 측정 중 강도 차이의 작은 변화를 가지고 3.0 N/㎝ 이상 (정상 조건 및 내열 후 양자) 의 안정적인 부착 강도를 얻었다면, 그러면 이것은 합격인 것으로 간주되었다.
C. 관통홀 부분들 둘레에서 구리 도금 부착 능력
12 ㎚ 니크롬 층과 0.15 ㎛ 구리층은 스퍼터링 방법을 사용해 절연체의 양면 (10 x 10 cm) 에 형성되었고, 그 후 φ100 ㎛ 관통홀들이 드릴을 사용해 가공되었고 구리 전기도금 (15 ㎛) 이 전술한 바와 동일한 방법을 사용해 수행되었다. 구리 도금 후, 관통홀들은 마이크로톰을 사용해 단면 절단되었고 현미경을 사용해 관찰되었고, 홀 부분들에서 구리 미부착 존부가 100 개의 홀들에 대해 관찰되었고, 100 개의 홀들 중 어떤 것에서도 미부착이 없다면 그러면 이것은 합격인 것으로 간주되고, 하나의 홀이라도 미부착이 있다면 그러면 이것은 불합격 (NG) 인 것으로 간주되도록 규정함으로써 합격 또는 불합격 판정이 수행되었다.
D. 회로 패턴 형성성
회로 패턴은, 관통홀들이 가공된 양면에 구리를 가지는 전술한 시험편을 사용해, 전술한 바와 동일한 방법을 사용해 구리 전기도금 (15 ㎛) 에 의해 형성되었고, 그 후 80 ㎛ (40 ㎛/40 ㎛ x 길이 18 ㎜) 의 피치를 가지는 패턴이 포토리소그래피법에 의해 형성되었고, 상기 패턴은 현미경을 사용해 (단선, 쇼트, 보이드, 돌기 등과 같은 결함에 대해) 관찰되었다. 또한 라인 폭에 대해, 40 ㎛ ± 30% 의 보이드들 및 돌기들이 NG 인 것으로 간주되었고, 1,000 개의 라인들이 관찰되었고, 1,000 개의 라인들 중 어떤 것에도 전술한 결함 중 아무 것도 없다면 그러면 이것은 합격인 것으로 간주되고, 하나의 라인이라도 결함이 있다면 그러면 이것은 불합격 (NG) 인 것으로 간주되도록 규정함으로써 합격 또는 불합격 판정이 수행되었다.
E. 수용액 pH
JIS Z8802 에 따라, DKK-TOA Corporation pH 미터 HM-30S 가 프탈레이트 pH 표준 용액 (pH 4.01) 및 중성 인산염 pH 표준 용액 (pH 6.86) 을 사용해 제로 보정 후 조절되었고, 측정이 이루어졌다.
F. 알칼리 금속 수산화물 용액으로 처리 후 절연체 외부면의 접촉 각도
JIS K6768 에 따라, 순수가 절연체의 외부면에 적상으로 부가되었고, Kyowa Interface Science Co., Ltd 의 접촉 각도 미터 CA-X 를 사용해 측정이 이루어졌다.
[실시예들]
본 발명의 효과는 이하 실시예들을 참조하여 설명될 것이다.
(실시예들 1 내지 4)
12 ㎚ 니크롬 층과 0.15 ㎛ 구리층이 스퍼터링 방법에 의해 형성되고 φ100 ㎛ 관통홀들이 드릴을 사용해 가공된, 양면에 폴리이미드 필름 ("Kapton" 150EN-A38 ㎛: Du Pont-Toray Co., Ltd 에 의해 제조) 을 포함하는 10 cm x 10 cm 기판 ("Metaloyal": Toray Advanced Film Co., Ltd 에 의해 제조) 및 전술한 방법에 의해 제조된 도 2 의 테스트 쿠폰이 사용되었다. 이들 각각은 1 분 동안 40 ℃ 에서 알칼리 금속 수성 수산화물 용액 (수산화나트륨 20 g/ℓ, 그것의 pH 는 폴리옥시에틸렌 노닐페닐 에테르 0.1 g/ℓ 를 첨가하여 13.7 로 조절됨) 에 침지되었고, 물에 세척되었고 (물 접촉 각도 30°), 그 후 각각은 1 분 동안 50 ℃ 에서 지방족 아민을 함유한 알칼리성 수용액 (폴리에틸렌이민 10 g/ℓ, 에틸렌 글리콜 5 ㎖/ℓ, 폴리옥시에틸렌 폴리옥시프로필렌 글리콜 0.05 m/ℓ 가 첨가되고 수산화나트륨을 사용해 pH 가 11 .5 로 조절됨) 에 침지되었고, 물에 세척되었다. 각각은 다음에 0.3 wt% 과망간산나트륨 용액을 포함하는 액체 (60 ℃) 에서 3 분 동안 침지되었고 pH 는 수산화나트륨을 사용해 8, 9, 10, 11 로 조절되었다. 실시형태들 1, 2, 3, 4 는 각각 전술한 pH 값들을 각각 가지는 용액들을 사용해 마련된 기판들에 대응한다. 물로 세척된 후, 기판들은 pH 4.0 의 희석된 황산 (실온) 에 1 분 동안 담가둔 후, pH 가 2.0 으로 조절된, Atotech Japan KK 에 의해 제조된 "Seleo CPF1 시리즈" 폴리컨덕터 공정 수용액 "Seleo CP Matrix Plus" 60 ㎖/ℓ 와 "Seleo CP Basic Plus" 20 ㎖/ℓ 의 혼합물을 포함한 용액 (20 ℃) 에 1 분 동안 침지되어, 전기 전도성 폴리머 필름을 형성하였다. 기판들은 그 후 물로 세척되었고 3 분 동안 100 ℃ 에서 열풍 건조되었다. 그 다음, 기판들은 황산구리 도금 용액 (황산구리 150 g/ℓ, 황산 120 g/ℓ, 염화 이온들 (염산을 사용해 첨가) 50 mg/ℓ, 레벨러 (Basic Leveller Cupracid HL: 상표) 30 ㎖/ℓ, 브라이트너 (Correction Cupracid GS: 상표) 0.05 ㎖/ℓ) 을 사용해 2A/dcm2 로 구리 전기도금 (15 ㎛) 되었다. 관통홀들이 가공된 구리 도금된 물품들의 홀 부분들은 마이크로톰을 사용해 단면 절단되었고 현미경을 사용해 관찰되었다. 결과는, 홀 부분들 둘레 부착 능력이 100 개 홀들 전부에서 만족스러웠고 구리 도금 또는 필링의 미부착과 같은 결함은 관찰되지 않았음을 보여주었다. 또한, 80 ㎛ (라인/스페이스: 40 ㎛/40 ㎛ x 길이 18 ㎜) 의 피치를 가지는 회로 패턴이 상기 구리 도금 외부면에 형성되었고 현미경을 사용해 관찰되었고, 결과는, 1,000 개 라인들 중 어떤 것에서도 패턴 단선 또는 쇼트와 같은 어떠한 결함도 관찰되지 않으면서, 만족스러운 외부면 조건이 얻어지는 것을 보여주었다. 다음에, 도 2 의 테스트 쿠폰들에서 1 ㎜ 폭 ~ 8 ㎜ 폭의 수지 노출부들에서 구리 도금 외부면이 육안으로 그리고 현미경을 사용해 관찰되었지만, 구리 도금 미부착과 같은 이상은 찾을 수 없었다. 게다가, 80 ㎛ (라인/스페이스: 40 ㎛/40 ㎛) 의 피치를 가지는 패턴은 상기 테스트 쿠폰들의 5 ㎜ 폭 ~ 8 ㎜ 폭의 수지 노출부들에서 구리 도금 외부면에 형성되었고, 현미경 관찰에 의해 패턴 필링이 없음을 확인한 후 접착 테이프 테스트가 수행되었고, 현미경 관찰 결과는 100 개의 라인들 중 어떤 것에서도 구리 패턴 필링을 찾아볼 수 없음을 보여주었다. 또한, 0.8 ㎜ 의 폭을 가지는 부착력 테스트 패턴은 전술한 1 ㎜ 폭 ~ 8 ㎜ 폭의 수지 노출부들에 형성되었고, 정상 조건 부착 강도는 IPC-TM-650 에 따라 측정되었고, 결과는 표 1 에 나타난 바와 같다. 각각의 조건 하에, 4.0 N/㎝ 이상의 부착 강도를 얻었고, 10 의 pH 로 6.5 N/㎝ 의 높은 부착 강도를 얻었다. 게다가, 3.0 N/m 이상의 높은 값들은 동일한 시험편들에 대한 내열 후 부착 강도에 대한 각각의 조건 하에 얻어졌다. 이 결과로부터, 만족스러운 표면 품질과 높은 부착 강도 (정상 조건, 내열 후) 를 가지는 금속층들을 얻은 것을 알 수 있다.
(비교예들 1 내지 4)
실시형태 1 에서, 0.3 wt% 의 농도를 가지는 과망간산나트륨의 pH 는 수산화나트륨 및 황산을 사용해 4, 6, 7, 12 로 변경되었고, 다른 모든 조건들이 변하지 않은 상태에서 구리 전기도금 (15 ㎛) 이 수행되었다. 비교예들 1, 2, 3, 4 는 각각 전술한 pH 값들을 각각 가지는 용액들을 사용해 마련된 기판들에 대응한다. 평가 결과들은 표 1 에 나타나 있다. 표 1 에 따르면, 1.9 N/㎝ 의 정상 조건 부착 강도는 7 ~ 12 의 pH 값들로 얻어졌지만, 80 ㎛ 피치 패턴 접착 테이프 테스트들 각각에서, 필링은 100 개의 라인들 중 7 개에서 관찰되었고, 그것은 따라서 불합격되었다. 4 와 6 의 pH 값들에 대해 정상 조건 부착 강도는 1.5 N/㎝ 이하였고, 위치 변화가 컸고 구리 패턴 형성 중 패턴 필링이 확인되었고, 이것은 따라서 불합격되었다.
(실시예들 5 내지 8)
실시형태 1 에서, 3.5 wt% 의 농도를 가지는 과망간산나트륨의 pH 는 수산화나트륨을 사용해 8, 9, 10, 11 로 바뀌었고, 다른 모든 조건들이 변하지 않은 상태에서 구리 전기도금 (15 ㎛) 이 수행되었다. 실시형태들 5, 6, 7, 8 은 각각 전술한 pH 값들을 각각 가지는 용액들을 사용해 마련된 기판들에 대응한다. 평가 결과들은 표 1 에 나타나 있다. 표 1 에 따르면, 각각의 조건 하에 구리의 미부착 또는 구리 패턴 필링을 발생시키지 않으면서 4.0 N/㎝ 이상의 부착 강도를 얻었고, 6.5 N/㎝ 의 값은 10 의 pH 로 얻어졌다. 또한, 3.0 N/m 이상의 높은 값들은 동일한 시험편들에 대한 내열 후 부착 강도에 대한 각각의 조건 하에 얻어졌다. 다른 평가들은 또한 실시형태 1 과 유사한 결과를 발생시켰고, 만족스러운 구리 표면 품질과 높은 부착 강도 (정상 조건, 내열 후) 를 가지는 금속층들을 얻었다.
(비교예들 5 내지 8)
실시형태 1 에서, 3.5 wt% 의 농도를 가지는 과망간산나트륨의 pH 는 수산화나트륨을 사용해 4, 6, 7, 12 로 바뀌었고, 다른 모든 조건들이 변하지 않은 상태에서 구리 전기도금 (15 ㎛) 이 수행되었다. 비교예들 5, 6, 7, 8 은 각각 전술한 pH 값들을 각각 가지는 용액들을 사용해 마련된 기판들에 대응한다. 평가 결과들은 표 1 에 나타나 있다. 표 1 에 따르면, 어떠한 조건 하에서도 구리 도금 미부착은 발견되지 않았지만, 4 및 6 의 pH 값들로 패턴 형성 중 필링이 발생하였고, 이것은 따라서 불합격되었다. 필링은 7 및 12 의 pH 값들로 패턴 형성 중 관찰되지 않았지만, 80 ㎛ 피치 패턴 접착 테이프 테스트들 각각에서, 필링은 100 개의 라인들 중 8 개에서 관찰되었고, 그것은 따라서 불합격되었다. 또한, 정상 조건 부착 강도는 7 및 12 의 pH 값들에 대해 1.9 N/㎝ 및 1.8 N/㎝ 로 낮았고, 부착 강도는 4 및 6 의 pH 값들에 대해 1.5 N/㎝ 이하로 훨씬 더 낮았고, 더욱이 위치 변화가 관찰되었고, 이것은 따라서 불합격되었다.
(비교예들 9 내지 12)
실시형태 1 에서, 0.2 wt% 의 농도를 가지는 과망간산나트륨의 pH 는 수산화나트륨을 사용해 4, 6, 9, 11 로 바뀌었고, 다른 모든 조건들이 변하지 않은 상태에서 구리 전기도금 (15 ㎛) 이 수행되었다. 비교예들 9, 10, 11, 12 는 각각 전술한 pH 값들을 각각 가지는 용액들을 사용해 마련된 기판들에 대응한다. 평가 결과들은 표 1 에 나타나 있다. 표 1 에 따르면, 테스트 쿠폰들로 구리 도금에 대해, 4 ㎜ 폭 ~ 8 ㎜ 폭의 수지 노출부들의 전 범위에 걸쳐 전술한 pH 값들에 대해 구리 도금 미부착이 관찰되었고, 그것은 따라서 불합격되었다. 또한, 상기 쿠폰들에서 정상 조건 부착 강도는 각각의 pH 값에 대해 1.0 N/㎝ 이하의 값을 가졌고, 위치 변화가 컸고 구리 패턴 형성 중 패턴 필링이 확인되었고, 이것은 따라서 불합격되었다. 또한 관통홀 부분들에 대해, 구리의 미부착이 전 범위에 걸쳐 관찰되었고, 이것은 따라서 불합격되었다.
(비교예들 13 내지 21)
실시형태 1 에서, 4.0 wt% 의 농도를 가지는 과망간산나트륨의 pH 는 수산화나트륨을 사용해 4, 5, 6, 7, 8, 9, 10, 11, 12 로 바뀌었고, 다른 모든 조건들이 변하지 않은 상태에서 구리 전기도금 (15 ㎛) 이 수행되었다. 비교예들 13, 14, 15, 16, 17, 18, 19, 20, 21 은 각각 전술한 pH 값들을 각각 가지는 용액들을 사용해 마련된 기판들에 대응한다. 평가 결과들은 표 1 에 나타나 있다. 표 1 에 따르면, 구리 도금의 미부착이 관찰되지 않았지만, 4, 5, 7, 8, 9, 11, 12 의 pH 값들로 구리 패턴 형성 중 필링이 확인되었고, 80 ㎛ 피치 패턴 접착 테이프 테스트들에서, 6 및 10 의 pH 값들에 대해 100 개의 라인들 중 6 개에서 필링이 관찰되었고, 그것은 따라서 불합격되었다. 6 및 10 의 pH 값들에 대해 1.8 N/㎝ 및 1.9 N/㎝ 의 값들을 가지는 정상 조건 부착 강도들이 획득되었지만, 다른 모든 조건들 하에서는 1.5 N/㎝ 이하의 강도가 획득되었고, 위치 변화가 컸고 구리 패턴 형성 중 패턴 필링이 확인되었고, 이것은 따라서 불합격되었다. 또한, 관통홀 부분들 둘레 부착 능력은 만족스러웠지만, 회로 패턴 형성성이 6 및 10 의 pH 값들에 대해 평가될 때, 구리 돌기들에 유발된 것으로 상정되는 단선, 쇼트 등은 두 경우에 1,000 개의 라인들 중 10 개 이상에서 관찰되었고, 그것은 따라서 불합격되었다.
(비교예 22)
수성 알칼리 금속 용액을 이용한 처리와 지방족 아민을 함유한 알칼리성 수용액 둘다 생략되었다는 점을 제외하고는, 실시형태 1 과 동일한 조건들 하에 구리 전기도금 (15 ㎛) 이 수행되었고, 이것은 비교예 22 이다. 평가 결과들은 표 1 에 나타나 있다. 표 1 에 따르면, 관통홀 부분들 둘레 부착 능력은 만족스러웠고, 회로 패턴 형성성은 만족스러웠고, 정상 조건 부착 강도가 3.5 N/㎝ 로 안정적이었을 뿐만 아니라, 정상 조건들 하에 구리 도금의 미부착성 및 구리 패턴 필링은 발견되지 않아서, 테스트를 통과하였지만, 내열 후 부착 강도는 0.3 N/㎝ 로 낮았고 또한 80 ㎛ 피치 구리 패턴의 패턴 필링이 내열 후 발생하였고, 이것은 따라서 불합격되었다.
(비교예 23)
지방족 아민을 함유한 알칼리성 수용액을 이용한 처리가 생략되었다는 점을 제외하고는, 실시형태 1 과 동일한 조건들 하에 구리 전기도금 (15 ㎛) 이 수행되었고, 이것은 비교예 23 이다. 평가 결과들은 표 1 에 나타나 있다. 표 1 에 따르면, 관통홀 부분들 둘레 부착 능력은 만족스러웠고, 회로 패턴 형성성은 만족스러웠고, 정상 조건 부착 강도가 4.0 N/㎝ 로 안정적이었을 뿐만 아니라, 정상 조건들 하에 구리 도금의 미부착성 및 구리 패턴 필링은 발견되지 않았지만, 내열 후 부착 강도는 0.7 N/㎝ 로 낮았고 또한 80 ㎛ 피치 구리 패턴의 패턴 필링이 내열 후 발생하였고, 이것은 따라서 불합격되었다.
(비교예 24)
수성 알칼리 금속 용액을 이용한 처리가 생략되었다는 점을 제외하고는, 실시형태 1 과 동일한 조건들 하에 구리 전기도금 (15 ㎛) 이 수행되었다. 전술한 수성 알칼리 금속 용액 처리가 생략된 기판은 비교예 24 이었다. 평가 결과들은 표 1 에 나타나 있다. 표 1 에 따르면, 관통홀 부분들 둘레 부착 능력은 만족스러웠고, 회로 패턴 형성성은 만족스러웠고, 정상 조건 부착 강도가 4.0 N/㎝ 로 안정적이었을 뿐만 아니라, 정상 조건들 하에 구리 도금의 미부착성 및 구리 패턴 필링은 발견되지 않았지만, 내열 후 부착 강도는 1.2 N/㎝ 로 낮았고 또한 내열 후 80 ㎛ 피치 구리 패턴의 필링은 접착 테이프 테스트에서 100 개의 라인들 중 5 개에서 발생하였고, 이것은 따라서 불합격되었다.
(실시예 9)
pH 4.0 의 희석된 황산 (실온) 에서 1 분 동안 담가두는 것을 생략한 점을 제외하고는, 실시형태 1 과 동일한 조건들 하에 구리 전기도금 (15 ㎛) 이 수행되었고, 이것은 실시형태 9 이다. 평가 결과들은 표 1 에 나타나 있다. 표 1 에 따르면, 구리 도금 미부착성과 구리 패턴 필링은 관찰되지 않았다. 부착 강도는 또한 높았고, 3.0 N/㎝ 를 넘었고, 정상 조건들 하에 6.4 N/㎝ 이고 내열 후 4.0 N/㎝ 이었다. 또한, 관통홀 부분들은 마이크로톰을 사용해 단면 절단되었고 현미경을 사용해 관찰되었고, 홀 부분들에서 구리 미부착 또는 이상이 100 개의 라인들 중 어떤 라인에서도 관찰되지 않았고, 이것은 따라서 만족스러웠다. 다음에, 80 ㎛ 피치 회로 패턴이 형성되었고 현미경을 사용해 관찰되었고, 그 결과는, 수산화망간에 의해 유발된 것으로 생각되는 결함이 3 개의 라인들에서 관찰되었지만, 모두 라인 폭의 ± 15% 내에 있는 것으로 보여주었고, 그 결과는 따라서 0/1,000 이었고, 이것은 합격이었다. 이 결과로부터, 만족스러운 표면 품질과 높은 부착 강도 (정상 조건, 내열 후) 를 가지는 금속층들이 획득된 것을 알 수 있다.
(실시예 10)
프레스를 사용해 φ50 ㎛ 관통홀들이 가공된, 실시형태 1 의, 양면에 구리를 가지는 기판을 포함하는 시험편이 실시형태 1 과 동일한 방법을 사용해 처리되어서, 전기 전도성 폴리머 필름을 형성한다. 다음에, DuPont 에 의해 제조된 네거티브형 감광성 건조 필름 레지스트 ("Riston" JSF120: 필름 두께 20 ㎛) 가 적층되었고, 일 면 (신호면) 에 50 ㎛ 피치 (라인/스페이스: 25 ㎛/25 ㎛) 세미-애디티브 회로 패턴이 노광/현상에 의해 형성되었고, 뒷면 (그라운드면) 에 150 ㎛ 피치 (라인/스페이스: 75 ㎛/75 ㎛) 세미-애디티브 회로 패턴이 노광/현상에 의해 형성되었다. 이것은 그 다음 황산구리 도금 용액 (황산구리 150 g/ℓ, 황산 120 g/ℓ, 염화 이온들 50 mg/ℓ, Basic Leveller Cupracid HL 30 ㎖/ℓ, Correction Cupracid GS 0.05 ㎖/ℓ) 을 사용해 2A/dcm2 로 구리 전기도금 (15 ㎛) 되었다. 건조 필름은 그 후 1 wt% 수산화나트륨 수용액을 사용해 필링되었고, 건조 필름 아래 구리층 및 부착 강도 강화층인 니크롬 층이 염화 제 2 철 에칭 용액을 사용해 용해되었고, 회로 패턴이 형성되었다. 구리 회로 패턴 부분은 그 후 0.5 ㎛ 무전해 주석 도금되었고, IC 를 실장하기 위한 회로 보드 (도 3) 가 마련되었다. 관통홀들은 마이크로톰을 사용해 단면 절단되었고 현미경을 사용해 관찰되었고, 그 결과는, 홀 부분들 둘레 부착 능력이 만족스러운 것을 보여주었다. 또한, 단선, 쇼트, 보이드, 돌기 등과 같은 결함이 회로 패턴들의 어느 면에도 나타나지 않았다. 따라서, 양면에 정상 조건들 하에 6.0 N/㎝ 및 내열 후 3.8 N/㎝ 의 부착 강도를 가지는 만족스러운 인쇄 회로 보드가 획득되었다.
(실시예 11)
네거티브형 감광성 건조 필름 레지스트들 ("Riston" JSF120: 필름 두께 20 ㎛) 은, 12 ㎚ 니크롬 층과 2 ㎛ 구리층이 실시형태 1 의 스퍼터링 방법을 사용해 형성된 양면에 구리를 갖는 기판의 양면에 적층되었고, 그 후 구리층이 φ50 ㎛ 의 직경으로 노출된 패턴이 포토리소그래피법을 사용해 건조 필름 레지스트의 단지 일 면 (신호면) 에만 형성되었다. 그 후, 구리층과 니크롬 층이 염화 제 2 철 에칭 용액을 사용해 용해되었고, 그 후 폴리이미드 수지는 폴리이미드 에칭 액체 (Toray Engineering 에 의해 제조된 TPE300) 를 사용해 에칭되었고, 뒷면 (그라운드면) 의 구리층은 제자리에 유지된 상태로, 건조 필름 레지스트가 1 wt% 수산화나트륨 수용액을 사용해 필링되어서, 양면에 구리층을 갖는 블라인드 홀을 형성하였다. 상기 시험편은 실시형태 1 과 동일한 조건들 하에 처리되어서 전기 전도성 폴리머 필름을 형성하였다. 다음에, 실시형태 10 과 동일한 방법을 사용하여, 50 ㎛ 피치 (라인/스페이스: 25 ㎛/25 ㎛) 회로 패턴이 신호면에 형성되었고 150 ㎛ 피치 (라인/스페이스: 75 ㎛/75 ㎛) 회로 패턴이 그라운드면에 형성되었고, 구리 회로 패턴 부분은 그 후 0.5 ㎛ 무전해 주석 도금되었고, 회로 보드가 마련되었다. 블라인드 홀들은 마이크로톰을 사용해 단면 절단되었고 현미경을 사용해 관찰되었고, 그 결과는, 홀 부분들 둘레 부착 능력이 만족스러운 것을 보여주었다. 또한, 단선, 쇼트, 보이드, 돌기 등과 같은 결함이 회로 패턴들의 어느 면에도 나타나지 않았다. 따라서, 양면에 정상 조건들 하에 5.8 N/㎝ 및 내열 후 3.5 N/㎝ 의 부착 강도를 가지는 만족스러운 인쇄 회로 보드가 획득되었다.
Figure 112016110570207-pct00005
삭제
1 절연체, 2 구리층, 3 관통홀, 4 전기 전도성 폴리머, 5, 9 건조 필름 레지스트, 6, 8 전기도금된 구리층, 7, 10 인쇄 회로 보드, 11 세미-애디티브 공정, 12 서브트랙티브 공정, 13 무전해 주석 도금, 14 구리층과 부착 강도 강화층, 15 수지 노출부 (1 ㎜ x 42 ㎜), 16 수지 노출부 (2 ㎜ x 42 ㎜), 17 수지 노출부 (3 ㎜ x 42 ㎜), 18 수지 노출부 (4 ㎜ x 42 ㎜), 19 수지 노출부 (5 ㎜ x 42 ㎜), 20 수지 노출부 (6 ㎜ x 42 ㎜), 21 수지 노출부 (8 ㎜ x 42 ㎜), 22 블라인드 홀

Claims (13)

  1. 절연체와 상기 절연체의 일부에 적층된 구리층을 포함하는 기판의 절연체 외부면 및 구리층 외부면에 금속층을 형성하는 방법으로서,
    상기 절연체 외부면과 상기 구리층 외부면에 동시에, (1) 알칼리 금속 수산화물 용액을 이용한 처리를 포함하는 공정, (2) 지방족 아민을 함유한 알칼리성 수용액을 이용한 처리를 포함하는 공정, (3) 0.3 ~ 3.5 wt% 의 과망간산염 농도 및 8 ~ 11 의 pH 를 가지는 알칼리성 수용액을 이용한 처리를 포함하는 공정, (4) 티오펜 화합물 및 폴리스티렌술폰산의 알칼리 금속 염을 함유한 산성 마이크로에멀젼 수용액을 이용한 처리를 포함하는 공정, 및 (5) 구리 전기도금을 포함하는 공정을 실시하고, 상기 공정들을 순차적으로 실시하는 것을 특징으로 하는, 금속층을 형성하는 방법.
  2. 제 1 항에 있어서,
    전술한 (3) 0.3 ~ 3.5 wt% 의 과망간산염 농도 및 8 ~ 11 의 pH 를 가지는 알칼리성 수용액을 이용한 처리를 포함하는 공정 후에, (3') 산성 수용액을 이용한 처리를 포함하는 공정을 실시하고, (4) 이후의 공정들을 순차적으로 실시하는 것을 특징으로 하는, 금속층을 형성하는 방법.
  3. 제 1 항에 있어서,
    상기 절연체는 폴리이미드 수지 또는 에폭시 수지인 것을 특징으로 하는, 금속층을 형성하는 방법.
  4. 제 1 항에 있어서,
    알칼리 금속 수산화물 용액을 이용한 전술한 (1) 처리 후 상기 절연체 외부면의 접촉 각도가 15° ~ 55°인 것을 특징으로 하는, 금속층을 형성하는 방법.
  5. 제 1 항에 있어서,
    전술한 (2) 에서의 지방족 아민을 함유한 알칼리성 수용액의 pH 는 9 ~ 13 의 범위에 있는 것을 특징으로 하는, 금속층을 형성하는 방법.
  6. 제 2 항에 있어서,
    전술한 (3') 에서의 산성 수용액의 pH 는 3.0 ~ 5.5 의 범위에 있는 것을 특징으로 하는, 금속층을 형성하는 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 기판은 금속층 회로 구조를 가지는 전자 기판인 것을 특징으로 하는, 금속층을 형성하는 방법.
  8. 제 7 항에 있어서,
    상기 전자 기판은 IC 기판, 인쇄 회로 보드 또는 리드 프레임인 것을 특징으로 하는, 금속층을 형성하는 방법.
  9. 제 7 항에 있어서,
    상기 전자 기판은 다층 인쇄 회로 보드인 것을 특징으로 하는, 금속층을 형성하는 방법.
  10. 인쇄 회로 보드를 제조하는 방법으로서,
    절연체 시트 및 상기 절연체 시트의 양측에 적층된 구리층을 포함하는 보드가 사용되고, 상기 보드의 전면에서 후면으로 관통하는 관통홀들이 제공되고, 제 1 항 내지 제 6 항 중 어느 한 항에 따른 금속층을 형성하는 방법들 중의 어느 하나의 방법의 공정들 (1) 내지 (4) 에 의해 상기 관통홀들의 절연체 벽면들에 전기 전도성 폴리머층이 제공되고, 그 후 포토리소그래피법을 사용해 절연체 시트 외부면의 구리층에 패터닝된 마스크가 형성되고, 상기 패터닝된 마스크에 의해 덮이지 않은 구리층 및 상기 관통홀들 내 상기 절연체 벽면들에 구리 전기도금 공정 (5) 에 의해 구리 도금이 실시되고, 상기 패터닝된 마스크가 제거된 후, 상기 패터닝된 마스크에 의해 덮이지 않은 구리층 부분만 에칭에 의해 제거되어서, 패터닝된 회로를 형성하고 상기 관통홀 벽면들에 구리 도금층을 형성하는 것을 특징으로 하는, 인쇄 회로 보드를 제조하는 방법.
  11. 인쇄 회로 보드를 제조하는 방법으로서,
    절연체 시트 및 상기 절연체 시트의 양측에 적층된 구리층을 포함하는 보드가 사용되고, 상기 보드의 전면에서 후면으로 관통하는 관통홀들이 제공되고, 제 1 항 내지 제 6 항 중 어느 한 항에 따른 금속층을 형성하는 방법들 중의 어느 하나의 방법의 공정들 (1) 내지 (4) 에 의해 상기 관통홀들의 절연체 벽면들에 전기 전도성 폴리머층이 제공되고, 전기 전도성 폴리머층을 구비한 관통홀들 및 구리층에 구리 전기도금 공정 (5) 에 의해 구리 도금이 실시되고, 그 후 포토리소그래피법을 사용해 구리 도금층에 패터닝된 마스크가 형성되고, 상기 패터닝된 마스크에 의해 덮이지 않은 구리 도금층 부분이 에칭에 의해 제거되고 상기 패터닝된 마스크가 제거되어서, 패터닝된 회로를 형성하고 상기 관통홀 벽면들에 구리 도금층을 형성하는 것을 특징으로 하는, 인쇄 회로 보드를 제조하는 방법.
  12. 제 10 항에 있어서,
    상기 패터닝된 회로가 상기 구리층에 형성된 후, 도금은 주석, 니켈, 팔라듐, 은, 금, 백금 또는 그것의 합금들을 개별적으로 또는 조합하여 사용해 수행되는 것을 특징으로 하는, 인쇄 회로 보드를 제조하는 방법.
  13. 제 11 항에 있어서,
    상기 패터닝된 회로가 상기 구리층에 형성된 후, 도금은 주석, 니켈, 팔라듐, 은, 금, 백금 또는 그것의 합금들을 개별적으로 또는 조합하여 사용해 수행되는 것을 특징으로 하는, 인쇄 회로 보드를 제조하는 방법.
KR1020167026370A 2014-03-24 2015-03-12 금속층 형성 방법 및 이러한 금속층을 가지는 기판을 제조하는 방법 KR102315267B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-060460 2014-03-24
JP2014060460A JP6406841B2 (ja) 2014-03-24 2014-03-24 金属層形成方法およびプリント回路基板製造方法
PCT/EP2015/055201 WO2015144443A1 (en) 2014-03-24 2015-03-12 Method of forming a metal layer and method of manufacturing a substrate having such metal layer

Publications (2)

Publication Number Publication Date
KR20160141716A KR20160141716A (ko) 2016-12-09
KR102315267B1 true KR102315267B1 (ko) 2021-10-20

Family

ID=52682719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167026370A KR102315267B1 (ko) 2014-03-24 2015-03-12 금속층 형성 방법 및 이러한 금속층을 가지는 기판을 제조하는 방법

Country Status (7)

Country Link
US (1) US9988730B2 (ko)
EP (1) EP3122920B1 (ko)
JP (1) JP6406841B2 (ko)
KR (1) KR102315267B1 (ko)
CN (1) CN106103810B (ko)
TW (1) TWI664323B (ko)
WO (1) WO2015144443A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI619415B (zh) * 2016-05-19 2018-03-21 Method for making printed circuit board by semi-additive method
US10151035B2 (en) 2016-05-26 2018-12-11 Rohm And Haas Electronic Materials Llc Electroless metallization of through-holes and vias of substrates with tin-free ionic silver containing catalysts
MX2019015038A (es) * 2017-07-10 2020-08-17 Srg Global Llc Sistema de recuperacion de manganeso de grabado libre de cromo hexavalente.
CN108601235A (zh) * 2017-12-28 2018-09-28 广东光华科技股份有限公司 绝缘基材表面电镀金属的方法
TWI726760B (zh) * 2020-07-01 2021-05-01 健鼎科技股份有限公司 電路板結構的製造方法
TWI768761B (zh) * 2021-03-11 2022-06-21 萬億股份有限公司 在印刷電路板上優化填孔及製作細線路的方法
CN115460798B (zh) * 2022-11-11 2023-01-24 四川富乐华半导体科技有限公司 一种陶瓷基板的填孔方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294040B1 (ko) * 1994-10-12 2001-09-17 빌프리더 하이더 2층및다층인쇄회로판의관통-홀도금방법_

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4202337A1 (de) * 1992-01-29 1993-08-05 Bayer Ag Verfahren zur durchkontaktierung von zweilagigen leiterplatten und multilayern
JP3400049B2 (ja) * 1993-11-26 2003-04-28 住友ベークライト株式会社 プリント配線板用接着剤及びこの接着剤を用いたプリント配線板の製造方法
JP3193355B2 (ja) * 1999-04-08 2001-07-30 株式会社荏原電産 デスミア処理液
DE10124631C1 (de) * 2001-05-18 2002-11-21 Atotech Deutschland Gmbh Verfahren zum direkten elektrolytischen Metallisieren von elektrisch nichtleiteitenden Substratoberflächen
JP4101705B2 (ja) * 2003-06-18 2008-06-18 三菱伸銅株式会社 金属層形成方法
EP1870491B1 (de) * 2006-06-22 2015-05-27 Enthone, Inc. Verbessertes Verfahren zur Direktmetallisierung von elektrisch nicht leitfähigen Substratoberflächen, insbesondere Polyimidoberflächen
EP1897974B1 (en) * 2006-09-07 2012-08-01 Enthone Inc. Deposition of conductive polymer and metallization of non-conductive substrates
WO2008050631A1 (fr) * 2006-10-23 2008-05-02 Fujifilm Corporation Procédé de production d'un substrat revêtu d'un film métallique, substrat revêtu d'un film métallique, procédé de production d'un matériau à motif métallique, et matériau à motif métallique
EP2645830B1 (en) * 2012-03-29 2014-10-08 Atotech Deutschland GmbH Method for manufacture of fine line circuitry

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294040B1 (ko) * 1994-10-12 2001-09-17 빌프리더 하이더 2층및다층인쇄회로판의관통-홀도금방법_

Also Published As

Publication number Publication date
US20170130354A1 (en) 2017-05-11
KR20160141716A (ko) 2016-12-09
JP6406841B2 (ja) 2018-10-17
TW201602426A (zh) 2016-01-16
EP3122920B1 (en) 2018-05-02
CN106103810B (zh) 2018-09-14
CN106103810A (zh) 2016-11-09
JP2015183230A (ja) 2015-10-22
EP3122920A1 (en) 2017-02-01
TWI664323B (zh) 2019-07-01
US9988730B2 (en) 2018-06-05
WO2015144443A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
KR102315267B1 (ko) 금속층 형성 방법 및 이러한 금속층을 가지는 기판을 제조하는 방법
EP2007931B1 (en) Polyimide substrate and method of manufacturing printed wiring board using the same
JP5983825B2 (ja) フレキシブルプリント基板の製法
EP0281312A2 (en) Textured polyimide film
KR100671446B1 (ko) 금속층 형성방법
US8465656B2 (en) Method for manufacturing a printed circuit board and a printed circuit board obtained by the manufacturing method
JP5667927B2 (ja) マイグレーション抑制層形成用処理液、および、マイグレーション抑制層を有する積層体の製造方法
KR101553635B1 (ko) 프린트 배선판의 제조 방법 및 그 프린트 배선판의 제조 방법을 이용해 얻어진 프린트 배선판
US8663484B2 (en) Method for manufacturing a printed circuit board and a printed circuit board obtained by the manufacturing method
KR100656246B1 (ko) 표면개질된 폴리이미드 필름을 이용한 동박 적층 필름의 제조방법 및 그로 제조된 2층 구조의 동박 적층필름
JP5647967B2 (ja) プリント配線基板の製造方法、プリント配線基板
JP5938948B2 (ja) 半導体チップ搭載用基板及びその製造方法
JP2009283528A (ja) ポリイミド基材プリント配線板及びその製造方法
JP4529695B2 (ja) ポリイミド金属積層体及びポリイミド回路基板
JP6236824B2 (ja) プリント配線基板の製造方法
JP2009066860A (ja) 金属張積層体及びその製造方法
JP2008190041A (ja) 金属化フィルムの製造方法
WO2004073890A1 (en) Process for providing bond enhancement and an etch resist in the fabrication of printed circuit boards
JP2001274549A (ja) 多層プリント配線板の製造方法
WO1997011591A1 (en) Flexible circuits with bumped interconnection capability
WO2001032963A1 (en) Stainproof capable of protecting copper foil
JP2013125797A (ja) 配線基板およびその製造方法、銀イオン拡散抑制層形成用水溶液

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant