KR102301772B1 - 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 가비지 컬렉션 방법 - Google Patents

불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 가비지 컬렉션 방법 Download PDF

Info

Publication number
KR102301772B1
KR102301772B1 KR1020150032481A KR20150032481A KR102301772B1 KR 102301772 B1 KR102301772 B1 KR 102301772B1 KR 1020150032481 A KR1020150032481 A KR 1020150032481A KR 20150032481 A KR20150032481 A KR 20150032481A KR 102301772 B1 KR102301772 B1 KR 102301772B1
Authority
KR
South Korea
Prior art keywords
sub
block
memory
word line
valid
Prior art date
Application number
KR1020150032481A
Other languages
English (en)
Other versions
KR20160110596A (ko
Inventor
오은주
아미타이 펄스타인
아미르 벤나탄
공준진
손홍락
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150032481A priority Critical patent/KR102301772B1/ko
Priority to US15/064,185 priority patent/US10467133B2/en
Publication of KR20160110596A publication Critical patent/KR20160110596A/ko
Application granted granted Critical
Publication of KR102301772B1 publication Critical patent/KR102301772B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명에 따른 저장 장치는, 물리 블록보다 작은 서브-블록 단위로 소거 동작이 가능한 불휘발성 메모리 장치; 그리고 복수의 서브-블록들 중 가비지 컬렉션 희생 서브-블록을 선택하고, 선택된 희생 서브-블록을 소거하여 프리 서브-블록을 생성하는 메모리 컨트롤러를 포함하되, 상기 메모리 컨트롤러는 서브-블록에 대한 유효 페이지 정보와 상기 서브-블록과 인접한 메모리 셀들의 유효 페이지 정보를 이용하여 상기 가비지 컬렉션 희생 서브-블록을 선택한다.

Description

불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 가비지 컬렉션 방법{MEMORY SYSTEM COMPRISING NONVOLATILE MEMORY DEVICE AND GARBAGE COLLECTION METHOD THEREOF}
본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 가비지 컬렉션 방법에 관한 것이다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치(Volatile semiconductor memory device)와 불휘발성 반도체 메모리 장치(Non-volatile semiconductor memory device)로 구분될 수 있다. 휘발성 반도체 메모리 장치는 읽고 쓰는 속도가 빠르지만 전원 공급이 끊기면 저장된 내용이 사라져 버리는 단점이 있다. 반면에, 불휘발성 반도체 메모리 장치는 전원 공급이 중단되더라도 그 내용을 보존한다. 그러므로, 불휘발성 반도체 메모리 장치는 전원이 공급되었는지의 여부에 관계없이 보존되어야 할 내용을 기억시키는 데 쓰인다.
불휘발성 메모리 장치의 대표적인 예로 플래시 메모리 장치가 있다. 플래시 메모리 장치는 컴퓨터, 휴대폰, 스마트폰, PDA, 디지털카메라, 캠코더, 보이스 리코더, MP3 플레이어, 개인용 휴대 단말기(PDA), 휴대용 컴퓨터(Handheld PC), 게임기, 팩스, 스캐너, 프린터 등과 같은 정보기기들의 음성 및 영상 정보 저장 매체로서 널리 사용되고 있다.
최근에, 반도체 메모리 장치의 집적도를 향상시키기 위하여 메모리 셀들이 3차원으로 적층되는 불휘발성 메모리 장치가 활발히 연구되고 있다. 하지만, 이와 같은 메모리의 대용량화에 따라 기존의 메모리 관리 정책들과의 부정합에 따르는 문제들이 발생하고 있다. 따라서, 기존의 메모리 관리 정책들과의 조화를 위해 하나의 메모리 블록을 그보다 작은 복수의 서브-블록 단위들로 관리하는 기술이 활발히 연구되고 있다.
본 발명의 목적은 서브-블록 단위의 소거 동작이 가능한 불휘발성 메모리 장치에서 가비지 컬렉션 희생 서브-블록을 효율적으로 선택하기 위한 기술을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 실시 예에 따른 저장 장치는, 물리 블록보다 작은 서브-블록 단위로 소거 동작이 가능한 불휘발성 메모리 장치; 그리고 상기 서브-블록들 중 가비지 컬렉션 희생 서브-블록을 선택하고, 선택된 희생 서브-블록을 소거하여 프리 서브-블록을 생성하는 메모리 컨트롤러를 포함하되, 상기 메모리 컨트롤러는 상기 서브-블록의 유효 페이지 정보와 상기 서브-블록의 소거 동작시 간섭이 발생하는 인접 메모리 셀들의 유효 페이지 정보를 이용하여 가비지 컬렉션 희생 서브-블록을 선택한다.
상기 목적을 달성하기 위한 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 가비지 컬렉션 방법은, 각 서브-블록들의 유효 페이지 수를 카운트하는 단계; 상기 각 서브-블록들과 인접한 워드 라인들의 유효 페이지 수를 카운트하는 단계; 각 서브-블록들에 대해, 서브-블록의 유효 페이지 수와 해당 서브-블록과 인접한 워드 라인들의 유효 페이지 수를 합하는 단계; 상기 합한 유효 페이지 수가 최소인 서브-블록을 가비지 컬렉션 희생 서브-블록으로 선택하는 단계; 그리고 상기 선택된 희생 서브-블록을 소거하는 단계를 포함하되, 상기 유효 페이지를 카운트하는 인접한 워드 라인들은 소거 동작시 간섭이 발생하는 워드 라인이다.
상기의 목적을 달성하기 위한 본 발명의 실시 예에 따른 서브-블록 단위로 소거 가능한 메모리 블록을 포함하는 불휘발성 메모리 장치를 포함하는 저장 장치는, 상기 각 서브-블록들의 유효 페이지 수를 카운트하는 서브-블록 유효 페이지 카운터; 그리고 상기 서브-블록들과 인접한 워드 라인의 유효 페이지 수를 카운트하는 인접 워드 라인 유효 페이지 카운터를 포함하는 메모리 컨트롤러를 포함하되, 상기 메모리 컨트롤러는 상기 카운트한 서브-블록의 유효 페이지 수와 인접한 워드 라인의 유효 페이지 수를 합하고 그 합이 최소인 서브 블록을 가비지 컬렉션 희생 서브-블록으로 선택한다.
본 발명에 따르면, 서브-블록 단위로 소거 동작을 수행하는 저장 장치에서 가비지 컬렉션 시간이 감소되어 쓰기 성능이 향상된다.
본 발명에 따르면, 서브-블록 단위의 소거 동작에 따른 인접 워드 라인의 간섭으로 인한 에러를 줄일 수 있어 저장 장치의 신뢰성이 향상된다.
도 1은 본 발명의 실시 예에 따른 저장 장치를 보여주는 블록도이다.
도 2는 도 1의 불휘발성 메모리 장치의 메모리 블록들의 가능한 구조 중 하나를 예시적으로 보여주는 사시도이다.
도 3은 도 2의 메모리 블록(BLKi)의 구조를 보여주는 등가 회로도이다.
도 4는 도 1의 불휘발성 메모리 장치의 메모리 블록들의 가능한 다른 구조를 예시적으로 보여주는 사시도이다.
도 5는 도 1의 메모리 블록들, 서브 블록들 및 유효 페이지 수를 예시적으로 보여주는 도면이다.
도 6은 본 발명의 실시 예에 따른 저장 장치의 동작을 예시적으로 설명하기 위한 도면이다.
도 7은 본 발명의 제 1 실시 예에 따른 저장 장치를 보여주는 블록도이다.
도 8은 도 7의 저장 장치의 동작을 예시적으로 설명하기 위한 도면이다.
도 9는 본 발명의 제 2 실시 예에 따른 저장 장치를 보여주는 블록도이다.
도 10은 도 9의 저장 장치의 동작을 예시적으로 설명하기 위한 도면이다.
도 11은 본 발명의 제 3 실시 예에 따른 저장 장치를 보여주는 블록도이다.
도 12는 본 발명의 제 3 실시 예에 따른 저장 장치의 불휘발성 메모리 장치를 개략적으로 도시한 블록도이다.
도 13은 본 발명의 제 3 실시 예에 따른 가비지 컬렉션 희생 서브-워드 라인 블록 선택 동작을 예시적으로 설명하기 위한 도면이다.
도 14는 본 발명의 실시 예에 따른 가비지 컬렉션 방법을 개략적으로 보여주는 순서도이다.
도 15는 본 발명의 제 1 실시 예에 따른 가비지 컬렉션 방법을 개략적으로 보여주는 순서도이다.
도 16은 본 발명의 제 2 실시 예에 따른 가비지 컬렉션 방법을 개략적으로 보여주는 순서도이다.
도 17은 본 발명의 제 3 실시 예에 따른 가비지 컬렉션 방법을 개략적으로 보여주는 순서도이다.
도 18은 본 발명의 실시 예에 따른 SSD를 포함하는 사용자 장치를 보여주는 블록도이다.
도 19는 본 발명의 실시 예에 따른 메모리 카드를 보여주는 블록도이다.
도 20은 본 발명의 실시 예에 따른 컴퓨팅 시스템을 보여주는 블록도이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다. 동일한 구성 요소들은 동일한 참조번호를 이용하여 인용될 것이다. 유사한 구성 요소들은 유사한 참조번호들을 이용하여 인용될 것이다. 아래에서 설명될 본 발명에 따른 플래시 메모리 장치의 회로 구성과, 그것에 의해 수행되는 읽기 동작은 예를 들어 설명한 것에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능하다.
더불어, 본 발명의 특징 및 기능을 설명하기 위한 불휘발성 저장 매체로서 플래시 메모리 장치를 한 예로서 사용할 것이다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 또한, 저장 매체로서 또 다른 불휘발성 메모리 장치들로 구성될 수 있다. 예를 들면, 저장 매체로서 PRAM, MRAM, ReRAM, FRAM, NOR 플래시 메모리 등이 사용될 수 있으며, 이종의 메모리 장치들이 혼용되는 저장 장치에도 적용될 수 있다.
본 발명은 다른 실시 예들을 통해 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다. 이하, 본 발명에 따른 실시 예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 저장 장치를 보여주는 블록도이다. 도 1을 참조하면, 저장 장치(100)은 메모리 컨트롤러(110) 및 불휘발성 메모리 장치(120)를 포함할 수 있다. 여기에서, 메모리 컨트롤러(110)는 서브-블록 유효 페이지 카운터(112), 인접 워드 라인 유효 페이지 카운터(114) 그리고 가중치 생성부(116)를 포함할 수 있다.
서브-블록 유효 페이지 카운터(112)는 유효 페이지 정보를 참조하여 서브-블록 단위로 해당 서브-블록에 포함된 유효 페이지를 카운트할 수 있다. 인접 워드 라인 유효 페이지 카운터(114)는 각 서브-블록들과 인접한 서브-블록들의 워드 라인 중 소거 동작으로 인해 워드 라인 간섭이 발생하는 워드 라인의 유효 페이지를 카운트할 수 있다. 가중치 생성부(116)는 가중치 정보를 이용하여 각 메모리 셀마다 서로 다른 가중치를 생성할 수 있다. 서브-블록 유효 페이지 카운터(112), 인접 워드 라인 유효 페이지 카운터(114) 그리고 가중치 생성부(116)의 동작은 도 5와 함께 하기에서 보다 자세히 설명한다.
메모리 컨트롤러(110)는 호스트(Host)의 요청에 응답하여 불휘발성 메모리 장치(120)를 제어하도록 구성될 것이다. 메모리 컨트롤러(110)는 호스트와 불휘발성 메모리 장치(120)를 인터페이싱한다. 메모리 컨트롤러(110)는 호스트의 쓰기 요청에 응답하여 정보를 기입하기 위하여 불휘발성 메모리 장치(120)를 제어한다. 또한, 메모리 컨트롤러(110)는 호스트로부터의 읽기 명령에 응답하여 불휘발성 메모리 장치(120)의 독출 동작을 제어한다. 메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)에 대해 가비지 컬렉션 동작을 수행할 수 있다.
메모리 컨트롤러(110)에서는 펌웨어의 일종인 플래시 변환 계층(Flash Translation Layer: 이하, FTL)이 구동될 수 있다. 플래시 변환 계층(FTL)은 호스트(Host)의 파일 시스템(File System)과 불휘발성 메모리 장치(120) 사이에서 불휘발성 메모리 장치(120)의 삭제 연산을 감추기 위한 인터페이싱을 제공한다. 플래시 변환 계층(FTL)에 의하여, 쓰기 전 소거(Erase-before-Write) 및 소거 단위와 쓰기 단위의 불일치라는 불휘발성 메모리 장치(120)의 단점이 보완될 수 있다. 또한, 플래시 변환 계층(FTL)은 불휘발성 메모리 장치(120)의 기입 동작시, 파일 시스템이 생성한 논리 주소(LA)를 불휘발성 메모리 장치(120)의 물리 주소(PN)로 맵핑(Mapping)시킨다.
본 발명의 메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)를 서브-블록(sub-block) 단위의 소거 동작을 수행하도록 제어할 수 있다. 메모리 컨트롤러(110)는 가비지 컬렉션(garbage collection) 동작시, 서브-블록 및 그 서브-블록과 인접한 워드 라인의 유효 페이지 수에 기초하여 가비지 컬렉션 희생 서브-블록(garbage collection victim sub-block)을 선택할 수 있다. 예를 들어, 메모리 컨트롤러(110)는 서브-블록 및 그 서브-블록과 인접한 워드 라인의 유효 페이지 수를 카운트한 후 그 합이 최소인 서브-블록을 희생 서브-블록으로 선택할 수 있다. 여기에서, 인접 워드 라인이란 서브-블록 단위의 소거 동작시 간섭이 발생하는 워드 라인을 의미한다. 메모리 컨트롤러(110)는 선택된 희생 서브-블록을 소거하여 프리 서브-블록(free sub-block)을 생성할 수 있다.
메모리 컨트롤러(110)는 가비지 컬렉션 희생 서브-블록 선택시 인접 워드 라인의 유효 페이지의 수와 함께 인접 워드 라인의 상태 정보를 추가로 고려할 수도 있다. 여기에서, 워드 라인의 상태 정보는 해당 워드 라인과 연결된 메모리 셀들의 프로그램-소거 사이클 정보 및 메모리 셀의 열화(degradation) 정보 등을 포함할 수 있다. 메모리 컨트롤러(110)는 이러한 상태 정보를 참조하여 생성된 가중치를 적용하여 인접 워드 라인의 유효 페이지를 카운트할 수 있다.
여기서, 메모리 블록(Memory Block)은 동시에 소거 가능한 물리 블록 단위를 의미한다. 워드 라인이 기판에 수직 방향으로 적층되는 3차원 불휘발성 메모리 장치에서, 메모리 블록은 적층된 모든 워드 라인들을 공유하는 셀 스트링들의 그룹으로 정의될 수 있다. 서브-블록(Sub-block)은 하나의 메모리 블록(또는, 물리 블록)을 워드 라인 단위 또는 선택 라인 단위로 구분한 세부 메모리 단위에 해당한다.
불휘발성 메모리 장치(120)는 메모리 컨트롤러(110)의 제어에 따라, 소거 동작, 읽기 동작, 그리고 쓰기 동작을 수행한다. 불휘발성 메모리 장치(120)는 복수의 메모리 블록들을 포함하며, 메모리 블록들 각각은 행들과 열들로 배열된 복수의 메모리 셀들을 포함할 것이다. 메모리 셀들 각각은 멀티-레벨(또는, 멀티-비트) 정보를 저장할 것이다.
불휘발성 메모리 장치(120)는 복수의 메모리 블록들(BLK0~BLKi)을 포함할 수 있다. 각각의 메모리 블록들(BLK0~BLKi)은 하나의 소거 단위를 구성한다. 각각의 메모리 블록들(BLK0~BLKi)은 기판과 교차하는 방향으로 적층되어 낸드형 셀 스트링(NAND cell string)을 구성하는 복수의 메모리 셀들을 포함할 수 있다.
메모리 블록들(BLK0~BLKi) 각각은 복수의 서브-블록들로 구분된다. 즉, 메모리 블록(BLK0)은 복수의 서브-블록들(SB0, SB1, SB2)로 구분될 수 있다. 여기서, 하나의 메모리 블록이 3개의 서브-블록들로 구분되는 예를 설명하고 있으나, 이것은 예시에 불과하다. 하나의 메모리 블록은 2개 또는 4개 이상의 서브-블록들로 구분될 수 있음은 잘 이해될 것이다.
본 발명의 실시 예에 따른 저장 장치는 서브-블록 단위의 소거 동작시 간섭 현상이 일어나는 인접 메모리 셀들의 유효 페이지 정보를 고려하여 가비지 컬렉션 희생 서브-블록을 선택한다. 즉, 가비지 컬렉션 희생 서브-블록 선택시, 서브-블록의 유효 페이지의 수와 함께 해당 서브-블록과 인접한 워드 라인의 유효 페이지 수도 고려한다. 또한, 본 발명의 실시 예에 따르면, 가비지 컬렉션 희생 서브-블록 선택시, 서브-블록과 인접한 워드 라인의 상태 정보를 추가로 고려한다. 이와 같이 인접한 워드 라인의 유효 페이지 수 또는 워드 라인의 상태 정보를 고려하여 희생 서브-블록을 선택함으로 인해 가비지 컬렉션 시간이 감소할 수 있다. 또한, 서브-블록 단위의 소거 동작으로 인한 인접 워드 라인에 발생하는 간섭 현상에 따른 에러를 감소시킬 수 있다.
도 2는 도 1의 불휘발성 메모리 장치의 메모리 블록들(BLK0~BLKi) 의 가능한 구조 중 하나를 예시적으로 보여주는 사시도이다. 도 2를 참조하면, 메모리 블록(BLKi)은 복수의 방향들(x, y, z)을 따라 신장된 구조물들을 포함한다.
메모리 블록(BLKi)을 형성하기 위해서는, 우선 기판(121)이 형성된다. 예를 들면, 기판(121)은 붕소(B, Boron)와 같은 5족 원소가 주입되어 형성된 P-웰로 형성될 수 있을 것이다. 또는, 기판(121)은 N-웰 내에 제공되는 포켓 P-웰로 형성될 수 있을 것이다. 이하에서, 기판(121)은 P-웰 인 것으로 가정하기로 한다. 그러나 기판(121)은 P-웰에만 한정되지 않는다.
기판(121) 상에, x 방향을 따라 복수의 도핑 영역들(122a, 122b, 122c, 122d)이 형성된다. 예를 들면, 복수의 도핑 영역들(122a, 122b, 122c, 122d)은 기판(121)과 상이한 n 타입의 도전체로 형성될 수 있을 것이다. 이하에서, 제 1 내지 제 4 도핑 영역들(122a, 122b, 122c, 122d)은 n 타입을 갖는 것으로 가정한다. 그러나, 제 1 내지 제 4 도핑 영역들(122a, 122b, 122c, 122d)은 n 타입을 갖는 것으로 한정되지 않는다.
제 1 및 제 2 도핑 영역들(122a, 122b) 사이의 기판(121)의 영역 상에, y 방향을 따라 신장되는 복수의 절연 물질들(128)이 z 방향을 따라 순차적으로 제공된다. 예를 들면, 복수의 절연 물질들(128)은 z 방향을 따라 특정 거리만큼 이격되어 형성될 것이다. 예시적으로, 절연 물질들(118)은 실리콘 산화물(Silicon Oxide)과 같은 절연 물질을 포함할 것이다.
제 1 및 제 2 도핑 영역들(122a, 122b) 사이의 기판(121) 상부에, y 방향을 따라 순차적으로 배치되며 z 방향을 따라 절연 물질들(128)을 관통하는 필라(123)가 형성된다. 예시적으로, 필라(123)는 절연 물질들(128)을 관통하여 기판(121)과 연결될 것이다. 여기서, 필라(123)는 제 2 및 제 3 도핑 영역들(122b, 122c) 사이의 기판 상부와, 제 3 및 제 4 도핑 영역들(122c, 122d) 사이의 기판 상부에도 형성된다.
예시적으로, 필라(123)는 복수의 물질들로 구성될 것이다. 예를 들면, 필라(123)의 표면층(123a)은 제 1 타입을 갖는 실리콘 물질을 포함할 것이다. 필라(123)의 표면층(123a)은 기판(121)과 동일한 타입을 갖는 실리콘 물질을 포함할 것이다. 이하에서, 필라(123)의 표면층(123a)은 p 타입 실리콘을 포함하는 것으로 가정한다. 그러나 각 필라(123)의 표면층(123a)은 p 타입 실리콘을 포함하는 것으로 한정되지 않는다. 필라(123)의 내부층(123b)은 절연 물질로 구성된다. 예를 들면, 필라(123)의 내부층(123b)은 실리콘 산화물(Silicon Oxide)과 같은 절연 물질을 포함할 것이다.
제 1 및 제 2 도핑 영역들(122a, 122b) 사이의 영역에서, 절연 물질들(128), 필라(123), 그리고 기판(121)의 노출된 표면을 따라 절연막(125)이 제공된다. 예시적으로, z 방향을 따라 제공되는 마지막 절연 물질(128)의 z 방향 쪽의 노출면에 제공되는 절연막(125)은 제거될 수 있다.
제 1 및 제 2 도핑 영역들(122a, 122b) 사이의 영역에서, 절연막(125)의 노출된 표면상에 제 1 도전 물질들(124a~124i)이 제공된다. 예를 들면, 기판(121)에 인접한 절연 물질(128) 및 기판(121) 사이에 y 방향을 따라 신장되는 제 1 도전 물질(124a)이 제공된다. 더 상세하게는, 기판(121)에 인접한 절연 물질(128)의 하부면의 절연막(125) 및 기판(121) 사이에, x 방향으로 신장되는 제 1 도전 물질(124a)이 제공된다.
제 2 및 제 3 도핑 영역들(122b, 122c) 사이의 영역에서, 제 1 및 제 2 도핑 영역들(122a, 122b) 상의 구조물과 동일한 구조물이 제공될 것이다. 제 3 및 제 4 도핑 영역들(122c, 122d) 사이의 영역에서, 제 1 및 제 2 도핑 영역들(122a, 122b) 상의 구조물과 동일한 구조물이 형성될 것이다.
복수의 필라들(123) 상에 드레인들(126)이 각각 제공된다. 드레인들(126)은 제 2 타입으로 도핑된 실리콘 물질일 수 있다. 예를 들면, 드레인들(126)은 n 타입으로 도핑된 실리콘 물질들일 것이다. 이하에서, 드레인들(126)은 n 타입 실리콘을 포함하는 것으로 가정한다. 그러나 드레인들(126)은 n 타입 실리콘을 포함하는 것으로 한정되지 않는다.
드레인들(126) 상에, x 방향으로 신장된 제 2 도전 물질들(127a~127c)이 제공된다. 제 2 도전 물질들(127a~127c)은 y 방향을 따라 순차적으로 배치된다. 제 2 도전 물질들(127a~127c) 각각은 대응하는 영역의 드레인들(126)과 연결된다. 예시적으로, 드레인들(126) 및 x 방향으로 신장된 제 2 도전 물질(127c)은 각각 콘택 플러그들(Contact plug)을 통해 연결될 수 있다.
여기서, 제 1 도전 물질들(124a~124i)은 각각 워드 라인 또는 선택 라인(SSL, GSL)을 형성한다. 제 1 도전 물질들(124a~124i) 중에서 워드 라인으로 형성되는 일부(124b~124h)는 동일한 층에 속한 것들은 상호 연결된다. 메모리 블록(BLKi)은 제 1 도전 물질들(124a~124i) 전체가 선택될 경우에 선택될 수 있다. 반면, 본 발명의 서브-블록은 제 1 도전 물질들(124a~124i) 중 일부만이 선택됨으로써 선택 가능하다.
또한, 본 발명에서는 제 1 도전 물질들(124a~124i)의 층수는 예시적인 것에 불과하다. 제 1 도전 물질들(124a~124i)의 층수는 공정 기술이나 제어 기술에 따라 다양하게 변경될 수 있음은 잘 이해될 것이다.
도 3은 도 2의 메모리 블록(BLKi)의 구조를 보여주는 등가 회로도이다. 도 2 내지 도 3을 참조하면, 비트 라인들(BL<1>, BL<2>, BL<3>)과 공통 소스 라인(CSL) 사이에는 셀 스트링들(NS11~NS33)이 형성된다.
제 1 비트 라인(BL<1>) 및 공통 소스 라인(CSL) 사이에 셀 스트링들(NS11, NS21, NS31)이 형성된다. 제 2 비트 라인(BL<2>) 및 공통 소스 라인(CSL) 사이에 셀 스트링들(NS12, NS22, NS32)이 형성된다. 제 3 비트 라인(BL<3>) 및 공통 소스 라인(CSL) 사이에, 셀 스트링들(NS13, NS23, NS33)이 형성된다. 제 1 내지 제 3 비트 라인들(BL<1>~BL<3>)은 x 방향으로 신장된 제 2 도전 물질들(117a~117c)에 각각 대응할 것이다.
셀 스트링들(NSs)의 스트링 선택 트랜지스터(SST)는 대응하는 비트 라인(BL)과 연결된다. 셀 스트링들(NSs)의 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL)과 연결된다. 셀 스트링(NSs)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC0~MC11)이 제공된다.
이하에서, 행 및 열 단위로 셀 스트링들(NS)을 구분하기로 한다. 하나의 비트 라인에 공통으로 연결된 셀 스트링들(NS)은 하나의 열을 형성한다. 예를 들면, 제 1 비트 라인(BL<1>)에 연결된 셀 스트링들(NS11~NS31)은 제 1 열에 대응할 것이다. 제 2 비트 라인(BL<2>)에 연결된 셀 스트링들(NS12~NS32)은 제 2 열에 대응할 것이다. 제 3 비트 라인(BL<3>)에 연결된 셀 스트링들(NS13~NS33)은 제 3 열에 대응할 것이다.
하나의 스트링 선택 라인(SSL)에 연결되는 셀 스트링들(NS)은 하나의 행을 형성한다. 예를 들면, 제 1 스트링 선택 라인(SSL<1>)에 연결된 셀 스트링들(NS11~NS13)은 제 1 행을 형성한다. 제 2 스트링 선택 라인(SSL<2>)에 연결된 셀 스트링들(NS21~NS23)은 제 2 행을 형성한다. 제 3 스트링 선택 라인(SSL<3>)에 연결된 셀 스트링들(NS31~NS33)은 제 3 행을 형성한다.
셀 스트링들(NSs) 각각은 접지 선택 트랜지스터(GST)를 포함한다. 접지 선택 트랜지스터들은 하나의 접지 선택 라인(GSL)에 의해서 제어될 수 있다. 혹은 도시되지는 않았지만, 각 행들에 대응하는 셀 스트링들은 서로 다른 접지 선택 라인들에 의해서 제어될 수 있다.
동일한 반도체 층에 대응하는 메모리 셀들(MC)은 워드 라인(WL)을 공유한다. 워드 라인(WL<0>)에는 셀 스트링들(NS11~NS33) 각각의 메모리 셀(MC0)이 연결될 것이다. 그리고 동일한 행의 셀 스트링들(NS)은 스트링 선택 라인(SSL)을 공유한다. 상이한 행의 셀 스트링들(NS)은 상이한 스트링 선택 라인들(SSL<1>, SSL<2>, SSL<3>)에 각각 연결된다. 공통 소스 라인(CSL)은 셀 스트링들(NSs)에 공통으로 연결된다. 예를 들면, 제 1 내지 제 4 도핑 영역들(122a, 122b, 122c, 122d)이 서로 연결되어 공통 소스 라인(CSL)을 형성할 것이다.
상술한 하나의 메모리 블록(BLKi)은 그보다 작은 복수의 서브-블록들(SB0, SB1, SB2)로 구분될 수 있다. 각각의 서브-블록들(SB0, SB1, SB2)은 워드 라인 방향으로 구분될 수 있다. 어떤 기준으로 서브-블록들이 구분되든지, 각각의 서브-블록은 메모리 블록(BLKi) 내에서 다른 서브-블록들과는 독립적으로 소거될 수 있어야 한다.
예시적으로, 서브-블록(SB0)은 메모리 블록(BLKi)에 포함된 메모리 셀들 중에서 워드 라인들(WL<0>, WL<1>, WL<2>, WL<3>)에 연결된 메모리 셀들을 포함할 수 있다. 서브-블록(SB1)은 메모리 블록(BLKi)에 포함된 메모리 셀들 중에서 워드 라인들(WL<4>, WL<5>, WL<6>, WL<7>)에 연결된 메모리 셀들을 포함할 수 있다. 서브-블록(SB2)은 메모리 블록(BLKi)에 포함된 메모리 셀들 중에서 워드 라인들(WL<8>, WL<9>, WL<10>, WL<11>)에 연결된 메모리 셀들을 포함할 수 있다. 그리고, 서브-블록(SB0)에 포함된 메모리 셀들은 나머지 서브-블록들(SB1, SB2)과는 별개로 선택되어 소거 가능하다. 즉, 서브-블록들(SB0, SB1, SB2)은 하나 또는 둘 이상이 동시에 선택되어 소거될 수 있다. 이를 위해서 불휘발성 메모리 장치(120, 도 1 참조)는 서브-블록(SB) 단위로 메모리 셀들을 소거하기 위한 바이어스를 제공할 수 있어야 한다.
이상에서는 하나의 메모리 블록(BLKi)의 내부에서 정의되는 서브-블록의 구분 방법을 예시적으로 설명하였다. 하지만, 서브-블록의 구분 기준은 도시된 예에만 국한되지 않는다. 즉, 하나의 물리 블록(BLKi)이 3개의 서브-블록으로 구분되는 예가 설명되었으나, 하나의 물리 블록(BLKi)은 2개나 또는 4개 이상의 서브-블록들로 구분될 수 있다. 또한, 하나의 서브-블록(SB)은 2개 또는 3개의 워드 라인들을 포함할 수 있으며, 5개 이상의 워드 라인들을 포함할 수 있음은 잘 이해될 것이다.
도 4는 도 1의 불휘발성 메모리 장치의 메모리 블록들(BLK0~BLKi)의 가능한 다른 구조를 예시적으로 보여주는 사시도이다. 설명의 편의를 위하여 메모리 블록(BLKi)의 워드 라인의 층수는 4라고 가정한다. 메모리 블록(BLKi)은 인접한 직렬 연결된 메모리 셀들의 하단들을 파이프로 연결하는 PBiCS(pipe-shaped bit cost scalable) 구조로 구현될 수 있다. 메모리 블록(BLKi)은 m×n(m, n은 자연수)의 스트링들(NS)을 포함한다.
도 4에서는 예시적으로 m=6, n=2인 경우가 도시되었다. 각 스트링(NS)은 직렬 연결된 메모리 셀들(MC1 내지 MC8)을 포함할 수 있다. 여기서 메모리 셀들(MC1 내지 MC8)의 제 1 상단은 스트링 선택 트랜지스터(SST)에 연결되고, 메모리 셀들(MC1 내지 MC8)의 제 2 상단은 접지 선택 트랜지스터(GST)에 연결되고, 메모리 셀들(MC1 내지 MC8)의 하단은 파이프 연결될 수 있다.
스트링(NS)을 구성하는 메모리 셀들은 복수의 반도체 층에 적층됨으로써 형성될 수 있다. 각 스트링(NS)은 제 1 필라(PL11), 제 2 필라(PL12), 제 1 필라(PL11) 및 제 2 필라(PL12)를 연결하는 필라 연결부(PL13)를 포함할 수 있다. 제 1 필라(PL11)는 비트 라인(예를 들어, BL1)과 필라 연결부(PL13)에 연결되고, 스트링 선택 라인(SSL), 워드 라인들(WL5 ~ WL8) 사이를 관통함으로써 형성될 수 있다. 제 2 필라(PL12)는 공통 소스 라인(CSL)과 필라 연결부(PL13)에 연결되고, 접지 선택 라인(GSL), 워드 라인들(WL1 ~ WL4) 사이를 관통함으로써 형성될 수 있다. 도 4에 도시된 바와 같이, 스트링(NS)은 U 자형 필라 형태로 구현될 수 있다.
예를 들어, 백-게이트(BG)는 기판 위에 형성되고, 백-게이트(BC) 내부에 필라 연결부(PL13)가 구현될 수 있다. 예를 드어, 백-게이트(BG)는 블록(BLKi)에 공통적으로 존재할 수 있다. 백-게이트(BG)는 다른 블록의 백-게이트와 서로 분리된 구조일 수 있다.
도 5는 도 1의 메모리 블록들, 서브 블록들 및 유효 페이지 수를 예시적으로 보여주는 도면이다. 도 5를 참조하면, 메모리 블록들(BLK1, BLK2)은 복수의 서브-블록들(SB0, SB1, SB2, SB3)을 포함한다. 각 서브-블록들은 4개의 워드 라인 층(WL layer)을 포함하며, 각 워드 라인 층은 8개의 서브-워드 라인들을 포함한다.
도 5의 (a)는 메모리 블록(BLK1)의 구성을 간략히 도시한 것이다. 도 5의 (b)는 메모리 블록들(BLK1, BLK2)의 각 서브 블록들(SB0, SB1. SB2, SB3)의 유효 페이지 수를 예시적으로 표시하였다. 여기에서, 도 5의 (b)는 도 5의 (a)를 Y-Z 평면, 즉 비트 라인 방향으로 자른 단면이다. 도 5의 (b)에 표시된 숫자는 서브-블록의 유효 페이지 수를 의미한다. 이하에서, 설명을 위해 본 발명에 따른 불휘발성 메모리 장치는 TLC 방식이라고 가정한다. 하지만, 본 발명에 따른 불휘발성 메모리 장치는 이에 한정되지 않고 SLC 또는 MLC 방식의 불휘발성 메모리 장치일 수 있다. TLC 방식의 불휘발성 메모리 장치는 하나의 메모리 셀에 3비트의 정보를 저장할 수 있고, 따라서 하나의 메모리 셀은 3개의 논리 페이지로 구성될 수 있다.
도 5의 (b)에서, 숫자가 표시된 각각의 위치는 메모리 셀의 위치와 대응할 수 있다. 또한, 각 숫자는 메모리 셀의 유효 페이지 수를 의미할 수 있다. 예를 들어, 숫자 2는 메모리 셀의 유효 페이지가 2개라는 것을 의미한다. TLC 방식의 메모리 장치의 경우 하나의 메모리 셀당 총 3개의 논리 페이지가 있다. 따라서, 숫자 2는 3개의 논리 페이지 중 2개는 유효 페이지이며, 나머지 하나의 페이지는 무효 페이지라는 것을 나타낸다.
도 6는 본 발명의 실시 예에 따른 저장 장치의 동작을 예시적으로 설명하기 위한 도면이다. 이하, 도 1 및 도 6를 참조하여 본 발명의 실시 예에 따른 저장 장치의 가비지 컬렉션 동작을 설명한다.
도 1의 메모리 컨트롤러(110)는 서브-블록 유효 페이지 카운터(112), 인접 워드 라인 유효-페이지 카운터(114)를 포함한다. 메모리 컨트롤러(110)는 각 메모리 셀들의 유효 페이지에 관한 정보인 유효 페이지 정보를 포함한다. 이러한 유효 페이지 정보는 고속의 SRAM 상에서 로드 및 갱신될 수 있다. 그리고 유효 페이지 정보는 주기적으로 또는 필요한 시점에 불휘발성 메모리 장치(120)의 특정 영역에 저장될 수 있다. 파워 오프시, 메모리 컨트롤러(110)는 유효 페이지 정보를 불휘발성 메모리 장치(120)의 특정 영역에 기입할 수 있다. 그리고 파워-온 시에는, 메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)의 특정 영역에 저장된 유효 페이지 정보를 읽어올 수 있다.
서브-블록 유효 페이지 카운터(112)는 유효 페이지 정보를 참조하여 서브-블록 단위로 해당 서브-블록에 포함된 유효 페이지를 카운트한다. 서브-블록 유효 페이지 카운터(112)는 도 5에 도시된 서브-블록들(SB0, SB1, SB2, SB3)의 유효 페이지를 카운트한다. 예를 들어, 서브-블록 유효 페이지 카운트(112)는 메모리 블록(BLK1)의 서브-블록(SB1)의 유효 페이지를 카운트(①)할 수 있다. 도 5를 참조하면, 서브-블록 유효 페이지 카운트(112)가 메모리 블록(BLK1)의 서브-블록(SB2)의 유효 페이지를 카운트하는 경우, 그 결과는 20일 것이다. 또한, 서브-블록 유효 페이지 카운터(112)는 메모리 블록(BLK2)의 서브-블록(SB2)의 유효 페이지를 카운트(①)할 수 있다. 도 6를 참조하면, 서브-블록 유효 페이지 카운터(112)가 메모리 블록(BLK2)의 서브-블록(SB2)의 유효 페이지를 카운트하는 경우, 그 결과는 18일 것이다. 상기와 같이 메모리 컨트롤러(110)의 서브-블록 유효 페이지 카운터(112)는 모든 메모리 블록들의 서브-블록들에 대한 유효 페이지 수를 카운트할 것이다.
서브-블록 유효 페이지 카운터(112)는 각 서브-블록의 유효 페이지를 카운트시 가중치를 적용하여 카운트할 수 있다. 여기에서, 가중치는 가중치 생성부(116)에서 생성될 수 있다. 예를 들어 , 가중치는 각 서브-블록들의 소거 횟수에 따라 생성된 것일 수 있다. 이 경우, 가중치는 소거 횟수가 많을수록 큰 값을 가질 수 있을 것이다. 또는, 가중치는 소거 횟수가 설정된 횟수보다 큰 서브-블록들에 대해서만 생성될 수 있다. 예컨대, 소거 횟수가 설정된 횟수보다 작은 서브-블록들에 대한 가중치는 1일 수 있다. 또한, 소거 횟수가 설정된 횟수보다 큰 서브-블록들에 대해서는 1보다 큰 가중치가 적용될 수 있다.
인접 워드 라인 유효 페이지 카운터(114)는 각 서브-블록들과 인접한 서브-블록들의 워드 라인 중 소거 동작으로 인해 워드 라인 간섭이 발생하는 워드 라인의 유효 페이지를 카운트한다. 만약 서브-블록 단위의 소거 동작으로 인해 인접 서브-블록의 워드 라인 중 하나의 워드 라인에서 간섭 현상이 발생하는 경우, 인접 유효 페이지 카운터(114)는 간섭이 발생하는 하나의 워드 라인에 대한 유효 페이지의 수를 카운트할 것이다. 예를 들어, 인접 워드 라인 유효 페이지 카운터(114)는 제 1 메모리 블록(Block 1)의 제 2 서브 블록(SB1)과 인접한 서브 블록들(SB0, SB2)의 워드 라인들 중 제 2 서브 블록(SB1)과 가장 인접한 하나의 워드 라인의 유효 페이지를 카운트(②)할 것이다.
메모리 컨트롤러(110)는 각 서브-블록에 대해 서브-블록 유효 페이지 카운터(112)가 카운트한 유효 페이지 수와 인접 워드 라인 유효 페이지 카운터(114)가 카운트한 유효 페이지 수를 더한다. 예를 들어, 메모리 컨트롤러(110)는 메모리 블록(BLK1)의 서브 블록(SB1)에 대해, 서브-블록의 유효 페이지 수인 20과 인접 워드 라인들의 유효 페이지 수인 6을 더할 것이다. 동일하게, 메모리 컨트롤러(110)는 메모리 블록(BLK 2)의 서브 블록(SB2)에 대해, 서브-블록의 유효 페이지 수인 18과 인접 워드 라인들의 유효 페이지 수인 43을 더할 것이다. 메모리 컨트롤러(110)는 동일한 방식으로, 모든 메모리 블록들의 서브 블록들에 대해 상기와 같은 유효 페이지의 합산 동작을 수행한다.
그 후, 메모리 컨트롤러(110)는 각 서브-블록들에 대한 합산 결과를 비교하여 그 합이 최소인 서브-블록을 가비지 컬렉션 희생 서브-블록으로 선택할 수 있다. 메모리 컨트롤러(110)는 선택된 가비지 컬렉션 희생 서브-블록을 소거하여 프리 서브-블록을 생성할 수 있다.
본 발명에 따른 메모리 컨트롤러(110)는 가중치 생성부(116)를 더 포함할 수 있다. 가중치 생성부(116)는 가중치 정보를 참조하여 가중치를 생성할 수 있다. 여기에서 가중치 정보는 메모리 셀들의 상태 정보를 포함할 수 있다. 또한, 상태 정보는 각 메모리 셀들의 PE 사이클 정보, 각 메모리 셀들의 열화(degradation) 정보 등을 포함할 수 있다. 또한, 상태 정보는 해당 불휘발성 메모리 장치에 적용된 워드 라인 간섭 보상 스킴(WL Interference Compensation Scheme)에 대한 정보를 포함할 수 있다.
서브-블록 단위로 소거 동작을 수행하는 불휘발성 메모리 장치에서 특정의 서브-블록의 정보를 소거하는 경우, 해당 서브-블록과 인접한 워드 라인에 소거 동작에 따른 워드 라인 간섭 현상(WL interference)이 발생한다. 이러한 간섭 현상은 소거 동작을 위해 선택된 서브-블록과 인접한 비선택 서브-블록의 워드 라인과 연결된 메모리 셀에 전하 확산 현상(Charge Spreading)을 일으킬 수 있다. 전하 확산 현상에 의해 메모리 셀에 포획된 전하가 기판으로 이동할 수 있으며, 이는 메모리 셀에 저장된 정보가 의도하지 않게 소거될 수도 있음을 의미한다. 이와 같이 전하 확산 현상에 의해 메모리 셀에 소프트 이레이즈(soft erase)가 발생할 수 있다. 따라서 소거 동작을 전후로 메모리 셀에 저장된 정보의 신뢰성이 보장되지 않을 수 있다.
상술한 워드 라인 간섭 현상에 따른 정보의 신뢰성을 보장하기 위해 불휘발성 메모리 장치는 워드 라인 간섭 보상 스킴을 적용할 수 있다. 워드 라인 간섭 보상 스킴은 예를 들어, 소거 동작 전 워드 라인 간섭 현상이 발생할 수 있는 인접 워드 라인의 유효 정보를 다른 워드 라인에 카피하고, 소거 동작이 끝난 후 인접 워드 라인에 쓰는 카피백(copyback) 스킴일 수 있다. 또는, 워드 라인 간섭 보상 스킴은 인접 워드 라인의 유효 정보를 동작 속도가 빠른 메모리들인 DRAM, SRAM, ReRam 등에 미리 카피한 후 소거 동작이 끝난 후 카피한 정보를 참고하여 인접 워드 라인의 메모리 셀들을 리차지(recharge)하는 포스트-리차지(Post-recharge) 스킴일 수 있다. 또는, 워드 라인 간섭 보상 스킴은 서브-블록의 소거 동작으로 인해 인접 워드 라인에 발생할 간섭에 의한 영향을 미리 보상하는 프리-오버차지(Pre-overcharge) 스킴일 수 있다. 프리-오버차지 스킴의 경우 카피백 동작이 필요하지 않을 수 있다.
가중치 생성부(116)는 상술한 상태 정보들을 이용하여 각 메모리 셀마다 서로 다른 가중치를 생성할 수 있다. 가중치 생성부(116)는 상태 정보들을 이용하여 각 워드 라인 단위로 동일한 가중치를 생성할 수 있다. 예를 들어, 특정 메모리 셀의 PE 사이클 정보가 큰 경우 해당 메모리 셀의 수명을 고려하여 메모리 셀의 유효 페이지가 1이더라도 1보다 더 큰 가중치를 생성할 수 있다. 이 경우 인접 워드 라인 카운터(114)는 해당 메모리 셀의 유효 페이지를 카운트시, 해당 메모리 셀의 유효 페이지 수를 1보다 더 큰 값으로 카운트할 수 있다. 반대로, 특정 메모리 셀의 PE 사이클 정보가 작은 경우 가중치 생성부(116)는 1보다 작은 가중치를 생성할 수 있다. 이 경우 인접 워드 라인 카운터(114)가 해당 메모리 셀의 유효 페이지를 카운트한 값은 실제의 유효 페이지 수보다 작을 것이다.
또한, 가중치 생성부(116)는 저장 장치(100)에 적용된 워드 라인 간섭 보상 스킴에 따라 서로 다른 가중치를 생성할 수도 있다. 예를 들어, 카피백 동작이 필요없는 워드 라인 간섭 보상 스킴이 적용된 경우, 카피백 기반의 스킴이 적용된 경우에 비해 더 작은 가중치를 생성할 수 있다. 즉, 워드 라인 간섭 보상 스킴이 간단하고, 속도가 빠르고, 그리고 효율적일수록 더 작은 크기의 가중치가 생성될 수 있다.
또한, 가중치 생성부(116)는 서브-블록과 인접한 정도에 따라 서로 다른 가중치를 생성할 수 있다. 예를 들어, 가중치 생성부(116)는 서브-블록과 가장 인접한 메모리 셀들에 대한 가중치를 기준으로, 해당 서브-블록과 멀어질수록 낮아지는 가중치를 생성할 수 있다. 즉, 해당 서브-블록과 가까울수록 소거 동작에 따른 간섭의 영향을 크게 받기 때문에, 가중치 생성부(116)는 이를 고려하여 가중치를 생성할 수 있다.
인접 워드 라인 유효 페이지 카운터(114)는 상술한 가중치를 적용하여 인접 워드 라인의 유효 페이지 수를 카운트한다. 인접 워드 라인 유효 페이지 카운터(114)는 모든 서브-블록에 대해 인접한 워드 라인의 유효 페이지 수를 카운트 한다.
메모리 컨트롤러(110)는 각 서브 블록에 대해 서브-블록 유효 페이지 카운터(112)의 카운트 값과 인접 워드 라인 유효 페이지 카운터(114)의 카운트 값을 합한다. 메모리 컨트롤러(110)는 합한 유효 페이지 수가 가장 적은 서브-블록을 가비지 컬렉션 희생 서브-블록으로 선택한다. 그 후 메모리 컨트롤러(110)는 선택된 희생 서브-블록을 소거하여 프리 서브-블록을 생성한다.
상술한 본 발명의 실시 예에 따른 저장 장치(100)는 가비지 컬렉션 동작시 서브-블록의 유효 페이지 수와 함께 인접 워드 라인의 유효 페이지 수도 함께 고려하여 가비지 컬렉션 희생 서브-블록을 선택한다. 이와 같이 인접한 워드 라인의 유효 페이지 수를 함께 고려함으로 인해, 서브-블록 단위의 소거 동작으로 인한 워드 라인 간섭 보상 스킴의 동작이 보다 효율적이게 된다. 예를 들어, 도 5에서 서브-블록의 유효 페이지 수만을 기준으로 가비지 컬렉션 희생 서브-블록을 선택하는 경우 블록(BLK2)의 서브-블록(SB2)이 선택될 것이다. 하지만 이 경우, 워드 라인 간섭 보상 스킴의 적용에 따라 옮겨 써야할 할 유효 정보가 블록(BLK1)의 서브-블록(SB1)을 희생 서브-블록으로 선택하는 경우에 비해 훨씬 많게 된다. 따라서 희생 서브-블록으로 블록(BLK1)의 서브-브록(SB2)를 선택하는 경우 워드 라인 간섭 보상 스킴의 쓰기 시간이 증가하고 이는 결과적으로 가비지 컬렉션 동작 시간을 증가시키게 된다.
본 발명의 실시 예에 따른 저장 장치(100)는 워드 라인 간섭 보상 스킴의 적용에 따라 카피해야 할 유효 정보의 수도 함께 고려하여 가비지 컬렉션 희생 서브-블록을 선택한다. 즉, 워드 라인 간섭 보상 스킴으로 인해 카피해야 할 유효 정보가 적은 블록의 선택으로 인해 가비지 컬렉션 시간을 감소시킬 수 있다. 가비지 컬렉션 시간의 감소로 인해 결과적으로 저장 장치(100)의 쓰기 성능이 향상된다. 또한, 워드 라인 간섭 보상 스킴에 따라 옮겨 써야 할 유효 정보의 양을 줄일 수 있어 쓰기 증폭 인자(Write Amplification Factor, WAF)를 향상시키고 메모리 장치의 수명을 개선할 수 있다.
도 7은 본 발명의 제 1 실시 예에 따른 저장 장치를 보여주는 블록도이다. 도 7을 참조하면, 저장 장치(200)는 메모리 컨트롤러(210) 및 불휘발성 메모리 장치(220)를 포함한다. 메모리 컨트롤러(210)는 주변 유효 페이지 카운터(212)를 포함할 수 있다. 주변 유효 페이지 카운터(212)는 서브-블록 및 그 서브-블록과 인접한 메모리 셀들의 유효 페이지 수를 카운트할 수 있다. 즉, 주변 유효 페이지 카운터(212)는 서브-블록을 포함하는 설정된 영역의 유효 페이지 수를 카운트한다. 불휘발성 메모리 장치(220)는 도 1의 불휘발성 메모리 장치(120)와 동일하므로 그 설명은 생략한다.
도 8은 도 7의 저장 장치의 동작을 예시적으로 설명하기 위한 도면이다. 이하에서, 본 발명의 제 1 실시 예에 따른 저장 장치(200)의 동작을 도 8을 참조하여 보다 구체적으로 설명한다.
주변 유효 페이지 카운터(212)는 유효 페이지 정보를 참조하여 각 서브-블록의 유효 페이지 수와 해당 서브-블록과 인접한 워드 라인의 유효 페이지 수를 동시에 카운트한다. 여기에서 주변 유효 페이지 카운터(212)가 카운트하는 인접 워드 라인은 소거 동작으로 인한 워드 라인 간섭이 발생하는 워드 라인들 일 수 있다. 따라서, 유효 페이지 카운터(212)가 카운트하는 인접 워드 라인은 하나 이상일 수 있다. 예를 들어, 연속되는 2개의 인접 워드 라인들에서 간섭 현상이 발생하는 경우 유효 페이지 카운터(212)는 각각 인접한 2개의 워드 라인들의 유효 페이지 수를 카운트할 것이다.
주변 유효 페이지 카운터(212)는 각 서브-블록에 대해 해당 서브-블록의 유효 페이지 수와 인접 워드 라인의 유효 페이지 수를 동시에 카운트(①)한다. 또한, 주변 유효페이지 카운터(212)는 도 1의 유효 페이지 카운터(112, 114)들과는 달리 가중치를 고려하지 않고 각 서브-블록의 유효 페이지 수와 인접 워드 라인이 유효 페이지 수를 카운트할 수 있다.
메모리 컨트롤러(210)는 주변 유효 페이지 카운터(212)가 각 서브-블록들에 대해 카운트한 유효 페이지 수를 비교하여 최소 유효 페이지 수를 가지는 서브-블록을 가비지 컬렉션 희생 서브-블록으로 선택할 수 있다. 도 8을 참조하면, 메모리 블록(BLK1)의 서브-블록(SB1)의 유효 페이지 수가 26으로 가장 작으므로 희생 서브-블록으로 선택될 것이다.
본 발명의 제 1 실시 예에 따른 저장 장치(200)는 서브-블록 단위의 소거 동작시 워드 라인 간섭이 발생하는 인접 워드 라인의 유효 페이지 수를 고려하여 가비지 컬렉션 희생 서브-블록을 선택할 수 있다. 주변 유효 페이지 카운터(212)가 인접 워드 라인의 유효 페이지를 카운트시 가중치를 적용하지 않고 카운트를 하기 때문에 보다 빠르게 가비지 컬렉션 희생 서브-블록의 선택을 할 수 있다. 본 발명의 제 1 실시 예에 따른 저장 장치(200)는 카피백 기반의 워드 라인 간섭 보상 스킴이 적용된 경우 보다 효율적일 것이다.
도 9는 본 발명의 제 2 실시 예에 따른 저장 장치를 보여주는 블록도이다. 도 9를 참조하면, 저장 장치(300)는 메모리 컨트롤러(310) 및 불휘발성 메모리 장치(320)를 포함한다. 메모리 컨트롤러(310)는 인접 워드 라인 상태 확인부(312) 및 가중치 생성부(314)를 포함할 수 있다. 인접 워드 라인 상태 확인부(312)는 서브-블록 단위의 소거 동작으로 인한 인접 워드 라인에 발생하는 워드 라인의 메모리 셀의 상태를 확인한다. 가중치 생성부(314)는 상태 정보를 이용하여 각 메모리 셀에 대한 가중치를 생성할 수 있다. 불휘발성 메모리 장치(320)는 도 1의 불휘발성 메모리 장치(120)와 동일하므로 그 설명은 생략한다.
본 발명의 제 2 실시 예에 따른 저장 장치(300)는 서브-블록 소거 동작시 워드 라인 간섭이 발생하는 인접 워드 라인의 상태를 확인하고 이를 이용하여 가비지 컬렉션 희생 서브-블록을 선택할 수 있다.
도 10은 도 9의 저장 장치의 동작을 예시적으로 설명하기 위한 도면이다. 이하에서, 본 발명의 제 2 실시 예에 따른 저장 장치(300)의 동작을 도 9를 참조하여 보다 구체적으로 설명한다.
인접 워드 라인 상태 확인부(312)는 인접 워드 라인의 유효 페이지 수를 카운트할 수 있다. 인접 워드 라인 상태 확인부(312)는 가중치 생성부(314)에 의해 생성된 가중치를 적용하여 유효 페이지 수를 카운트할 수 있다.
가중치 생성부(314)는 가중치 정보를 이용하여 인접 워드 라인의 각 메모리 셀들에 대한 가중치를 개별적으로 생성할 수 있다. 가중치 정보는 메모리 셀의 프로그램-소거 사이클 정보 및 메모리 셀의 열화(degradation) 등을 포함할 수 있는 상태 정보를 포함할 수 있다. 예를 들어, 가중치 생성부(314)는 특정 메모리 셀의 프로그램-소거 횟수가 많다면 1보다 작은 값의 가중치를 생성할 수 있다. 또한, 가중치 생성부(314)는 특정 메모리 셀의 열화가 심한 경우 해당 메모리 셀의 가중치를 1보다 작은 값으로 생성할 수 있다. 여기에서, 가중치 생성부(314)는 메모리 셀의 프로그램-소거 사이클 및 열화의 정도에 따라 적절한 값의 가중치를 생성할 수 있다.
메모리 컨트롤러(310)는 인접 워드 라인 상태 확인부(312)가 확인한 인접 워드 라인의 상태를 이용하여 가비지 컬렉션 희생 서브-블록을 선택한다. 메모리 컨트롤러(310)는 인접 워드 라인 상태 확인부(312)가 카운트한 인접 워드 라인 유효 페이지 수가 가장 적은 서브-블록을 희생 서브-블록으로 선택할 수 있다. 메모리 컨트롤러(310)는 인접 워드 라인 상태 확인부(312)가 가중치를 적용하여 인접 워드 라인의 유효 페이지를 카운트한 값이 가장 적은 서브-블록을 희생 서브-블록으로 선택할 수 있다. 메모리 컨트롤러(310)는 선택된 희생 서브-블록을 소거하여 프리 서브-블록을 생성한다.
상술한 바와 같이, 본 발명의 제 2 실시 예에 따른 저장 장치(300)는 인접 워드 라인의 상태만을 이용하여 가비지 컬렉션 희생 서브-블록을 선택한다. 이에 반해, 상술한 저장 장치들(100, 200)은 서브-블록의 유효 페이지 수와 인접 워드 라인의 유효 페이지 수를 함께 고려하여 가비지 컬렉션 희생-서브 블록을 선택한다. 본 발명의 제 2 실시 예에 따른 저장 장치(300)는 인접 워드 라인의 상태만을 이용하여 희생 서브-블록을 선택하는바, 서브-블록의 소거 동작에 따른 워드 라인 간섭 현상으로 인한 에러를 감소시킬 수 있다. 즉, 워드 라인 간섭 현상으로 인한 에러를 최소화시키고자 하는 경우, 본 발명의 제 2 실시 예에 따른 저장 장치(300)를 사용할 수 있다.
도 11은 본 발명의 제 3 실시 예에 따른 저장 장치(400)를 보여주는 블록도이다. 도 11을 참조하면, 저장 장치(400)는 메모리 컨트롤러(410) 및 불휘발성 메모리 장치(420)을 포함한다. 메모리 컨트롤러(410)는 불휘발성 메모리 장치(420)의 소거 동작을 서브-워드 라인 블록 단위로 수행할 수 있다. 여기에서, 서브-워드 라인 블록이란 서브-블록을 서브-워드 라인을 기준으로 다시 나눈 블록을 의미한다. 도 13를 참조하면, 서브-블록은 4개의 워드 라인 층으로 구성되며, 각 워드 라인 층은 8개의 서브-워드 라인을 포함한다. 이 경우, 서브-블록은 4개의 서브-워드 라인을 기준으로 좌우 각각 하나씩 총 2개의 서브-워드 라인 블록으로 구분될 수 있다. 메모리 컨트롤러(410)는 서브-워드 라인 블록 단위로 가비지 컬렉션 동작을 수행시 인접 스트링 유효 페이지 수를 참조하여 가비지 컬렉션 희생 서브-워드 라인 블록을 선택할 수 있다.
도 12는 본 발명의 제 3 실시 예에 따른 저장 장치의 불휘발성 메모리 장치를 개략적으로 도시한 블록도이다. 도 12를 참조하면, 불휘발성 메모리 장치(420)는 행 디코더(422) 및 전압 발생기(424)를 포함할 수 있다. 이하에서, 도 12를 참조하여 서브-워드 라인 블록 선택 동작을 설명한다.
행 디코더(422)는 어드레스 신호(ADD)에 응답하여 선택 라인들(SSL, GSL)과 워드 라인 전압을 제공하여 서브-블록 단위로 선택할 수 있다. 행 디코더(424)는 어드레스 신호(ADD)에 응답하여 선택 라인들(SSL, GSL)과 워드 라인 전압을 제공하여 서브-블록을 복수의 서브-워드 라인 블록 단위로 선택할 수 있다. 도 12를 참조하면, 행 디코더(422)는 8개의 서브-워드 라인들로 구성된 워드 라인(WL)을 2개의 서브-워드 라인 블록(sub-WL1, sub-WL2)으로 선택할 수 있다. 즉, 행 디코더(422)는 메모리 블록을 서브-블록 단위로 선택하거나 또는 서브-워드 라인 블록 단위로 선택할 수 있다. 서브-워드 라인 블록은 서브-블록을 서브-워드 라인을 기준으로 다시 구분한 블록이다.
전압 발생기(424)는 제어 로직의 제어에 따라 각각의 워드 라인들로 공급될 다양한 종류의 워드 라인 전압들과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 발생한다. 각각의 워드 라인들로 공급될 워드 라인 전압들로는 프로그램 전압(Vpgm), 패스 전압(Vpass), 선택 및 비선택 읽기 전압들(Vrd, Vread) 등이 있다.
도 13은 본 발명의 제 3 실시 예에 따른 저장 장치의 동작을 예시적으로 설명하기 위한 도면이다. 이하에서, 본 발명의 제 3 실시 예에 따른 저장 장치(400)의 동작을 도 11 및 도 13을 참조하여 보다 구체적으로 설명한다.
메모리 컨트롤러(410)는 주위 서브-워드 라인 블록 유효 페이지 카운터(412) 및 인접 스트링 유효 페이지 카운터(414)를 포함한다.
주위 서브-워드 라인 블록 유효 페이지 카운터(412)는 서브-워드 라인 블록의 유효 페이지 수와 서브-워드 라인 블록의 인접 서브-워드 라인의 유효 페이지 수를 카운트(①)한다. 여기에서, 유효 페이지를 카운트하는 인접 서브-워드 라인은 소거 동작에 의해 워드 라인 간섭 현상이 발생할 수 있는 워드 라인이다.
인접 스트링 유효 페이지 카운터(414)는 서브-워드 라인 블록과 인접한 스트링의 유효 페이지 수를 카운트(②)한다. 서브-블록을 복수의 서브-워드 라인 블록으로 나누어 소거 동작을 하는 경우, 서브-워드 라인 블록과 인접한 스트링에 커플링으로 인한 간섭 현상이 발생할 수 있다. 즉, 소거 동작시 선택된 서브-워드 라인 블록에 가해지는 전압에 의해 인접한 비선택된 서브-워드 라인 블록의 스트링에 간섭 현상이 발생할 수 있다. 이러한 간섭 현상은 해당 스트링을 공유하는 메모리 셀의 정보 상태를 변경시킬 수 있다. 따라서, 소거 동작 전후에 인접 스트링을 공유하는 메모리 셀에 저장된 정보의 신뢰성이 감소할 수 있다. 본 발명에 따른 저장 장치(400)는 이러한 스트링 간섭 현상에 따른 오류를 감소시키기 위해 인접 워드 라인의 유효 페이지 수와 함께 인접 스트링의 유효 페이지 수도 같이 고려한다.
메모리 컨트롤러(410)는 주위 서브-워드 라인 블록 유효 페이지 카운터(412) 및 인접 스트링 유효 페이지 카운터(414)가 카운트한 유효 페이지 수를 합한다.
메모리 컨트롤러(410)는 합한 유효 페이지 수가 최소인 서브-워드 라인 블록을 가지비 컬렉션 희생 서브-워드 라인 블록으로 선택한다. 그 후, 메모리 컨트롤러(410)는 선택된 희생 서브-워드 라인 블록을 소거하여 프리 서브-워드 라인 블록을 생성할 수 있다.
이상의 본 발명의 실시 예에 따르면, 서브-워드 라인 블록 단위로 소거 동작에 따라 추가로 발생할 수 있는 스트링 라인의 간섭 현상에 따른 오류를 감소시킬 수 있다. 즉, 본 발명의 제 3 실시 예에 따른 저장 장치(400)는 가비지 컬렉션 희생 서브-워드 라인 블록 선택시, 오류가 발생할 수 있는 인접 스트링 라인의 유효 페이지 수도 함께 고려한다.
도 14는 본 발명의 실시 예에 따른 가비지 컬렉션 방법을 개략적으로 보여주는 순서도이다. 도 14를 참조하면, 서브-블록의 유효 페이지 수와 서브-블록과 인접 워드 라인의 유효 페이지 수를 함께 고려하여 가비지 컬렉션 희생 서브-블록을 선택한다. 여기에서, 유효 페이지 수를 카운트 하는 인접 워드 라인은 소거 동작에 다른 워드 라인 간섭 현상이 발생하는 워드 라인이다.
S110 단계에서, 메모리 컨트롤러(110)의 서브-블록 유효 페이지 카운터(112)는 유효 페이지 정보를 참조하여 각 서브-블록들의 유효 페이지 수를 카운트한다.
S220 단계에서, 메모리 컨트롤러(110)의 인접 워드 라인 유효 페이지 카운터(114)는 유효 페이지 정보를 참조하여 각 서브-블록과 인접한 워드 라인의 유효 페이지 수를 카운트한다. 여기에서, 유효 페이지 수를 카운트하는 인접 워드 라인은 하나 이상일 수 있다. 예를 들면, 소거 동작에 따른 워드 라인 간섭 현상이 2개의 연속적인 인접 워드 라인에 발생한다면, 인접 워드 라인 유효 페이지 카운터(114)는 간섭이 발생하는 해당 워드 라인들의 유효 페이지 수를 카운트할 것이다.
S130 단계에서, 메모리 컨트롤러(110)는 서브-블록 유효 페이지 카운터(112)의 카운트 값과 인접 워드 라인 유효 페이지 카운터(114)의 카운트 값을 합한다.
S140 단계에서, 메모리 컨트롤러(110)는 합한 카운트 값이 최소인 서브-블록을 가비지 컬렉션 희생 서브-블록으로 선택한다.
S150 단계에서, 메모리 컨트롤러(110)는 선택된 희생 서브-블록을 소거한다.
이상의 본 발명의 실시 예에 따르면, 메모리 컨트롤러(110)는 서브-블록 소거 동작시 워드 라인 간섭 현상이 발생하는 인접 워드 라인의 유효 페이지를 추가로 고려하여 컬렉션 희생 서브-블록을 선택한다. 인접 워드 라인의 유효 페이지를 추가로 고려함으로 인해, 워드 라인 간섭 보상 스킴에 따라 옮겨 써야할 유효 정보를 감소시킬 수 있다. 결과적으로 저장 장치(100)의 가비지 컬렉션 시간이 감소하고 저장 장치(100)의 쓰기 성능을 향상된다.
도 15는 본 발명의 제 1 실시 예에 따른 가비지 컬렉션 방법을 개략적으로 보여주는 순서도이다. 도 15를 참조하면, 인접 워드 라인의 유효 페이지를 카운트시 워드 라인의 상태 및 워드 라인 간섭 보상 스킴에 따른 가중치를 적용하여 카운트한다. 여기에서, 워드 라인의 상태에 관한 정보는 워드 라인의 메모리 셀의 PE 사이클 정보 및 메모리 셀의 열화 정보 등일 수 있다.
S210 단계에서, 메모리 컨트롤러(110)의 서브-블록 유효 페이지 카운터(1120는 유효 페이지 정보를 참조하여 각 서브-블록들의 유효 페이지 수를 카운트한다.
S220 단계에서, 메모리 컨트롤러(110)의 인접 워드 라인 유효 페이지 카운터(114)는 유효 페이지 정보를 참조하여 각 서브-블록과 인접한 워드 라인의 유효 페이지 수를 가중치를 적용하여 카운트한다. 여기에서, 가중치는 상술한 가중치 생성부(116)에서 생성된다. 가중치는 상태 정보를 참조하여 각 메모리 셀마다 개별적으로 생성될 수 있다. 가중치는 상태 정보를 참조하여 워드 라인 단위로 동일한 값으로 생성될 수 있다.
S230 단계에서, 메모리 컨트롤러(110)는 서브-블록 유효 페이지 카운터(112)의 카운트 값과 인접 워드 라인 유효 페이지 카운터(114)의 카운트 값을 합한다.
S240 단계에서, 메모리 컨트롤러(110)는 합한 카운트 값이 최소인 서브-블록을 가비지 컬렉션 희생 서브-블록으로 선택한다.
S250 단계에서, 메모리 컨트롤러(110)는 선택된 희생 서브-블록을 소거한다.
이상의 본 발명의 실시 예에 따르면, 인접 워드 라인 유효 페이지 카운터(114)는 인접 워드 라인의 상태 또는 적용된 워드 라인 간섭 보상 스킴에 따라 생성된 가중치를 적용하여 인접 워드 라인의 유효 페이지를 카운트한다. 예를 들어, 기준 가중치가 1인 경우, 특정 메모리 셀의 PE 사이클 정보가 크거나 또는 메모리 셀의 열화가 심한 경우 가중치는 1보다 작을 수 있다. 기준 가중치가 1인 경우 서브-블록의 유효 페이지 수와 인접 워드 라인의 유효 페이지 수는 동일하게 카운트된다. 또한, 가중치는 워드 라인 간섭 보상 스킴이 카피백 방식에 기반하는 경우, 예를 들어 1로 설정될 수 있고, 카피백 방식보다 효율적인 스킴을 적용하는 경우 1보다 작은 값일 수 있다. 여기에서, 카피백 방식보다 효율적인 스킴이란, 카피백 방식에 비해 동작 속도가 빠르거나, 구조가 간단한 워드 라인 간섭 보상 스킴을 의미할 수 있다.
도 16은 본 발명의 제 2 실시 예에 따른 가비지 컬렉션 방법을 개략적으로 보여주는 순서도이다. 도 16을 참조하면, 가비지 컬렉션 희생 서브-블록 선택시, 인접 워드 라인의 유효 페이지 수만을 고려한다. 이 경우, 서브-블록의 소거 동작시 워드 라인 간섭 현상에 따른 에러를 최소화할 수 있다.
S310 단계에서, 메모리 컨트롤러(110)의 인접 워드 라인 유효 페이지 카운터(114)는 유효 페이지 정보를 참조하여 각 서브-블록들에 대해 인접 워드 라인의 유효 페이지 수를 카운트한다. 여기에서, 인접 워드 라인은 소거 동작에 따라 워드 라인 간섭 현상이 발생하는 워드 라인이다. 또한, 메모리 컨트롤러(110)의 인접 워드 라인 유효 페이지 카운터(114)는 상술한 가중치를 적용하여 유효 페이지 수를 카운트할 수도 있다.
S320 단계에서, 메모리 컨트롤러(110)는 카운트한 유효 페이지 수가 가장 적은 인접 워드 라인들이 둘러싸는 서브-블록을 가비지 컬렉션 희생 서브-블록으로 선택한다.
S330 단계에서, 메모리 컨트롤러(110)는 선택된 희생 서브-블록을 소거한다.
이상의 본 발명의 실시 예에 따르면, 서브-블록과 인접한 워드 라인에 가장 적은 유효 정보를 가지는 서브-블록이 가비지 컬렉션 희생 서브-블록으로 선택된다. 따라서, 소거 동작으로 인한 워드 라인 간섭 현상에 따른 에러가 최소화될 수 있다.
도 17은 본 발명의 제 3 실시 예에 따른 가비지 컬렉션 방법을 개략적으로 보여주는 순서도이다. 도 17을 참조하면, 서브-블록의 유효 페이지 수가 기준 값보다 적은 서브-블록들 중에서 인접 워드 라인의 유효 페이지 수가 최소인 서브-블록을 가비지 컬렉션 희생 서브-블록으로 선택한다.
S410 단계에서, 메모리 컨트롤러(110)의 서브-블록 유효 페이지 카운터(112)는 유효 페이지 정보를 참조하여 각 서브-블록들의 유효 페이지 수를 카운트한다.
S420 단계에서, 메모리 컨트롤러(110)는 카운트한 유효 페이지 수가 설정된 기준 값보다 적은 서브-블록들을 선택한다. 예를 들어, 설정된 기준 값이 21인 경우 메모리 컨트롤러(110)는 도 5의 메모리 블록(BLK1)의 서브-블록(SB1)과 메모리 블록(BLK2)의 서브-블록(SB2)을 선택할 것이다.
S430 단계에서, 메모리 컨트롤러(110)의 인접 워드 라인 유효 페이지 카운터(114)는 S420 단계에서 선택된 서브-블록들에 대해, 인접 워드 라인의 유효 페이지 수를 카운트한다.
S440 단계에서, 메모리 컨트롤러(110)는 S430 단계에서 카운트한 유효 페이지 수가 최소인 서브-블록을 가비지 컬렉션 희생 서브-블록으로 선택한다.
S450 단계에서, 메모리 컨트롤러(110)는 선택된 희생 서브-블록을 소거한다.
이상의 본 발명의 실시 예에 따르면, 가비지 컬렉션 희생 서브-블록 선택시, 서브-블록의 유효 페이지와 인접 워드 라인이 유효 페이지를 동시에 고려한다. 하지만, 가비지 컬렉션 희생 서브-블록의 최종 선택은 인접 워드 라인의 유효 페이지만을 고려하여 결정된다. 따라서, 서브-블록의 유효 페이지 수를 1차로 고려하고, 2차로 인접 워드 라인의 유효 페이지 수를 고려함으로써, 비교적 유효 페이지 수가 적은 서브-블록들 중에서 희생 서브-블록을 선택할 수 있다. 또한, 최종적으로 선택되는 희생 서브-블록은 인접 워드 라인의 유효 페이지 수만을 기준으로 선택되므로, 선택된 희생 서브-블록의 소거 동작으로 인한 인접 워드 라인에 발생할 수 있는 에러가 감소할 수 있다.
도 18은 본 발명의 실시 예에 따른 솔리드 스테이트 디스크(이하, SSD)를 포함하는 사용자 장치를 보여주는 블록도이다. 도 18을 참조하면, 사용자 장치(1000)는 호스트(1100)와 SSD(1200)를 포함한다. SSD(1200)는 SSD 컨트롤러(1210), 버퍼 메모리(1220), 그리고 불휘발성 메모리 장치(1230)를 포함한다.
SSD 컨트롤러(1210)는 호스트(1100)와 SSD(1200)와의 물리적 연결을 제공한다. 즉, SSD 컨트롤러(1210)는 호스트(1100)의 버스 포맷(Bus format)에 대응하여 SSD(1200)와의 인터페이싱을 제공한다. 특히, SSD 컨트롤러(1210)는 호스트(1100)로부터 제공되는 명령어를 디코딩한다. 디코딩된 결과에 따라, SSD 컨트롤러(1210)는 불휘발성 메모리 장치(1230)를 액세스한다. 호스트(1100)의 버스 포맷(Bus format)으로 USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCI express, ATA, PATA(Parallel ATA), SATA(Serial ATA), SAS(Serial Attached SCSI) 등이 포함될 수 있다.
버퍼 메모리(1220)에는 호스트(1100)로부터 제공되는 쓰기 정보 또는 불휘발성 메모리 장치(1230)로부터 읽혀진 정보가 일시 저장된다. 호스트(1100)의 읽기 요청시에 불휘발성 메모리 장치(1230)에 존재하는 정보가 캐시되어 있는 경우에는, 버퍼 메모리(1220)는 캐시된 정보를 직접 호스트(1100)로 제공하는 캐시 기능을 지원한다. 일반적으로, 호스트(1100)의 버스 포맷(예를 들면, SATA 또는 SAS)에 의한 정보 전송 속도는 SSD(1200)의 메모리 채널의 전송 속도보다 월등히 빠르다. 즉, 호스트(1100)의 인터페이스 속도가 월등히 높은 경우, 대용량의 버퍼 메모리(1220)를 제공함으로써 속도 차이로 발생하는 퍼포먼스 저하를 최소화할 수 있다.
버퍼 메모리(1220)는 대용량의 보조 기억 장치로 사용되는 SSD(1200)에서 충분한 버퍼링을 제공하기 위해 동기식 DRAM(Synchronous DRAM)으로 제공될 수 있다. 하지만, 버퍼 메모리(1220)가 여기의 개시에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
불휘발성 메모리 장치(1230)는 SSD(1200)의 저장 매체로서 제공된다. 예를 들면, 불휘발성 메모리 장치(1230)는 대용량의 저장 능력을 가지는 수직 구조 낸드 플래시 메모리(NAND-type Flash memory)로 제공될 수 있다. 불휘발성 메모리 장치(1230)는 복수의 메모리 장치로 구성될 수 있다. 이 경우, 각각의 메모리 장치들은 채널 단위로 SSD 컨트롤러(1210)와 연결된다. 저장 매체로서 불휘발성 메모리 장치(1230)가 낸드 플래시 메모리를 예로 들어 설명되었으나, 또 다른 불휘발성 메모리 장치들로 구성될 수 있다. 예를 들면, 저장 매체로서 PRAM, MRAM, ReRAM, FRAM, NOR 플래시 메모리 등이 사용될 수 있으며, 이종의 메모리 장치들이 혼용되는 저장 장치도 적용될 수 있다. 불휘발성 메모리 장치는 실질적으로 도 3에서 설명된 것과 동일하게 구성될 수 있다.
상술한 SSD(1200)에서, SSD 컨트롤러(1210)는 불휘발성 메모리 장치(1230)의 메모리 블록을 서브-블록 단위로 관리할 수 있다. 구체적으로, SSD 컨트롤러(1210)는 서브-블록 단위로 가비지 컬렉션 동작이 이루어지는 경우, 서브-블록의 유효 페이지 수와 함께 인접 워드 라인의 유효 페이지 수도 같이 고려하여 가비지 컬렉션 희생 서브-블록을 선택한다. 즉, SSD 컨트롤러(1210)는 서브-블록 단위의 소거 동작으로 인해 인접 워드 라인에 발생할 수 있는 간섭 현상을 고려하여 가비지 컬렉션 희생 서브-블록을 선택한다.
도 19는 본 발명의 실시 예에 따른 메모리 카드의 예를 보여준다. 메모리 카드 시스템(2000)은 호스트(2100)와 메모리 카드(2200)를 포함한다. 호스트(2100)는 호스트 컨트롤러(2110) 및 호스트 접속 유닛(2120)을 포함한다. 메모리 카드(2200)는 카드 접속 유닛(2210), 카드 컨트롤러(2220), 그리고 플래시 메모리(2230)를 포함한다.
호스트 접속 유닛(2120) 및 카드 접속 유닛(2210)은 복수의 핀으로 구성된다. 이들 핀에는 커맨드 핀, 정보 핀, 클록 핀, 전원 핀 등이 포함되어 있다. 핀의 수는 메모리 카드(2200)의 종류에 따라 달라진다. 예로서, SD 카드는 9개의 핀을 가질 수 있다.
호스트(2100)는 메모리 카드(2200)에 정보를 쓰거나, 메모리 카드(2200)에 저장된 정보를 읽는다. 호스트 컨트롤러(2110)는 커맨드(예를 들면, 쓰기 커맨드), 호스트(2100) 내의 클록 발생기(도시되지 않음)에서 발생한 클록 신호(CLK), 그리고 정보(DAT)를 호스트 접속 유닛(2120)을 통해 메모리 카드(2200)로 전송한다.
카드 컨트롤러(2220)는 카드 접속 유닛(2210)을 통해 수신된 쓰기 커맨드에 응답하여, 카드 컨트롤러(2220) 내에 있는 클록 발생기(도시되지 않음)에서 발생한 클록 신호에 동기하여 정보를 메모리(2230)에 저장한다. 플래시 메모리(2230)는 호스트(2100)로부터 전송된 정보를 저장한다. 예를 들어, 호스트(2100)가 디지털 카메라인 경우에는 영상 정보를 저장한다.
본 발명의 플래시 메모리(2230)는 기판에 수직으로 적층되는 메모리 셀들을 포함할 수 있다. 그리고 플래시 메모리(2230)는 서브-블록 단위로 메모리 셀들을 소거할 수 있다.
카드 컨트롤러(2220)는 플래시 메모리(2230)의 서브-블록 단위로 소거 상태 또는 소거 금지 상태를 검출할 수 있다. 또한, 카드 컨트롤러(2220)는 플래시 메모리(2230)의 메모리 블록을 서브-블록 단위로 관리할 수 있다. 구체적으로, 카드 컨트롤러(2220)는 서브-블록 단위로 가비지 컬렉션 동작이 이루어지는 경우, 서브-블록의 유효 페이지 수와 함께 인접 워드 라인의 유효 페이지 수도 같이 고려하여 가비지 컬렉션 희생 서브-블록을 선택한다. 즉, 카드 컨트롤러(2220)는 서브-블록 단위의 소거 동작으로 인해 인접 워드 라인에 발생할 수 있는 간섭 현상을 고려하여 가비지 컬렉션 희생 서브-블록을 선택한다.
카드 접속 유닛(2210) USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 그리고 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 외부(예를 들면, 호스트)와 통신하도록 구성될 것이다.
도 20에는 플래시 메모리 장치(3120)를 포함한 컴퓨팅 시스템(3000)이 개략적으로 도시되어 있다. 본 발명에 따른 컴퓨팅 시스템(3000)은 시스템 버스(3600)에 전기적으로 연결된 마이크로프로세서(3200), 램(3300), 사용자 인터페이스(3400), 베이스밴드 칩셋(Baseband chipset)과 같은 모뎀(3500) 및 저장 장치(3100)를 포함한다. 저장 장치(3100)는 도 17의 SSD(1200) 또는 도 18에 도시된 메모리 카드(2200)와 실질적으로 동일하게 구성될 것이다. 본 발명에 따른 컴퓨팅 시스템(3000)이 모바일 장치인 경우, 컴퓨팅 시스템(3000)의 동작 전압을 공급하기 위한 배터리(미도시됨)가 추가적으로 제공될 것이다.
비록 도면에는 도시되지 않았지만, 본 발명에 따른 컴퓨팅 시스템(3000)에는 응용 칩세트(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 저장 장치(3100)는, 예를 들면, 정보를 저장하는 데 불휘발성 메모리를 사용하는 SSD(Solid State Drive/Disk)를 구성할 수 있다. 또는, 저장 장치(3100)는, 퓨전 플래시 메모리(예를 들면, 원낸드 플래시 메모리)로 제공될 수 있다.
메모리 컨트롤러(3110)는 플래시 메모리 장치(3120)의 메모리 블록을 서브-블록 단위로 관리할 수 있다. 구체적으로, 메모리 컨트롤러(3110)는 서브-블록 단위로 가비지 컬렉션 동작이 이루어지는 경우, 서브-블록의 유효 페이지 수와 함께 인접 워드 라인의 유효 페이지 수도 같이 고려하여 가비지 컬렉션 희생 서브-블록을 선택한다. 즉, 메모리 컨트롤러(3110)는 서브-블록 단위의 소거 동작으로 인해 인접 워드 라인에 발생할 수 있는 간섭 현상을 고려하여 가비지 컬렉션 희생 서브-블록을 선택한다.
본 발명에 따른 불휘발성 메모리 장치 그리고/또는 메모리 컨트롤러는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 본 발명에 따른 플래시 메모리 장치 그리고/또는 메모리 컨트롤러는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장 될 수 있다.
이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100, 200, 300, 400: 저장 장치
110, 210, 310, 410: 메모리 컨트롤러
112: 서브-블록 유효 페이지 카운터
114: 인접 워드 라인 유효 페이지 카운터
116, 314: 가중치 생성부
120, 220, 320, 420: 불휘발성 메모리 장치
121 : 기판 122a~122d : 도핑 영역
123 : 필라 123a : 표면층
123b : 내부층 124a~124i : 제 1 도전 물질
125 : 절연막 126 : 드레인
127a, 127b, 127c : 비트 라인 128 : 절연 물질
212: 주위 유효 페이지 카운터 312: 인접 워드 라인 상태 확인부
412: 주위 서브-워드 라인 블록 유효 페이지 카운터
414; 인접 스트링 유효 페이지 카운터
422: 로우 디코더 424: 전압 발생기
1200 : SSD 1210 : SSD 컨트롤러
1220 : 버퍼 메모리 1230 : 불휘발성 메모리 장치
2100 : 호스트 2110 : 호스트 컨트롤러
2120 : 호스트 접속 유닛 2200 : 메모리 카드
2210 : 카드 접속 유닛 2220 : 카드 컨트롤러
2230 : 플래시 메모리 3000 : 컴퓨팅 시스템
3100 : 저장 장치 3110 : 메모리 컨트롤러
3120 : 플래시 메모리 장치 3200 : 중앙처리장치
3300 : 램 3400 : 유저 인터페이스
3500 : 모뎀 3600 : 시스템 버스

Claims (10)

  1. 물리 블록보다 작은 서브-블록 단위로 소거 동작이 가능한 불휘발성 메모리 장치; 그리고
    복수의 서브-블록들 중 가비지 컬렉션 희생 서브-블록을 선택하고, 선택된 희생 서브-블록을 소거하여 프리 서브-블록을 생성하는 메모리 컨트롤러를 포함하되,
    상기 메모리 컨트롤러는 서브-블록에 대한 유효 페이지 정보와 상기 서브-블록과 인접한 메모리 셀들의 유효 페이지 정보를 이용하여 상기 가비지 컬렉션 희생 서브-블록을 선택하고,
    상기 서브-블록에 인접한 워드 라인의 메모리 셀들은 상기 서브-블록에 인접한 적어도 하나의 다른 서브-블록에 포함된 메모리 셀들 중 일부를 포함하는 저장 장치.
  2. 제 1 항에 있어서,
    상기 메모리 컨트롤러는 복수의 서브-블록들 각각에 대해, 해당 서브-블록의 유효 페이지 수와 해당 서브-블록과 인접한 메모리 셀들의 유효 페이지 수를 카운트하여 합하고, 합한 유효 페이지 수가 최소인 서브-블록을 상기 가비지 컬렉션 희생 서브-블록으로 선택하는 저장 장치.
  3. 제 2 항에 있어서,
    상기 인접 메모리 셀들의 유효 페이지 수를 카운트시 메모리 셀들의 상태 정보에 기초하거나 또는 상기 해당 서브-블록과 메모리 셀들이 인접한 정도에 기초하는 가중치가 적용되는 저장 장치.
  4. 제 3 항에 있어서,
    상기 상태 정보는 상기 메모리 셀들의 프로그램-소거 사이클 정보 또는 상기 메모리 셀들의 열화 정보를 포함하는 저장 장치.
  5. 제 2 항에 있어서,
    상기 서브-블록과 상기 서브-블록과 인접한 메모리 셀들의 유효 페이지 수를 카운트시, 상기 저장 장치에 적용된 간섭 보상 스킴에 따라 동일하거나 또는 서로 다른 가중치를 적용하되,
    상기 간섭 보상 스킴은 간섭이 발생하는 메모리 셀들의 유효 정보를 옮겨 쓰는 카피백(copyback) 기반의 보상 스킴, 간섭이 발생하는 메모리 셀들의 유효 정보를 휘발성 메모리에 미리 카피한 후 소거 동작의 종료 후 카피한 정보를 참고하여 리차지하는 포스트-리차지(post-recharge) 기반의 보상 스킴, 또는 간섭에 의한 영향을 미리 보상하는 프리-오버차지(pre-overcharge) 기반의 보상 스킴을 포함하는 저장 장치.
  6. 제 2 항에 있어서,
    상기 메모리 컨트롤러가 각 서브-블록들의 유효 페이지 수를 카운트하는 경우, 상기 각 서브-블록들의 소거 횟수에 따른 가중치를 적용하여 상기 유효 페이지 수를 카운트하는 저장 장치.
  7. 제 6 항에 있어서,
    간섭 보상 스킴이 카피백 기반인 경우, 상기 서브-블록의 유효 페이지 수와 상기 인접한 메모리 셀들의 유효 페이지 수를 카운트시 동일한 가중치가 적용되는 저장 장치.
  8. 메모리 블록을 서브-블록 단위로 소거하는 불휘발성 메모리 장치의 가비지 컬렉션 방법에 있어서:
    각 서브-블록들의 유효 페이지 수를 카운트하는 단계;
    상기 각 서브-블록들과 인접한 워드 라인들의 유효 페이지 수를 카운트하는 단계;
    각 서브-블록들에 대해, 카운트한 서브-블록의 유효 페이지 수와 해당 서브-블록과 인접한 워드 라인들의 유효 페이지 수를 합하는 단계;
    상기 합한 유효 페이지 수가 최소인 서브-블록을 가비지 컬렉션 희생 서브-블록으로 선택하는 단계; 그리고
    상기 선택된 희생 서브-블록을 소거하는 단계를 포함하되,
    상기 워드 라인들은 상기 각 서브-블록에 인접한 적어도 하나의 다른 서브-블록의 일 측의 셀 스트링에 연결되는 가비지 컬렉션 방법.
  9. 제 8 항에 있어서,
    상기 각 서브-블록들의 유효 페이지 수와 상기 인접한 워드 라인들의 유효 페이지 수를 카운트시 동일하거나 또는 서로 다른 가중치가 적용되는 가비지 컬렉션 방법.
  10. 제 9 항에 있어서,
    상기 가중치는 상기 불휘발성 메모리 장치에 적용된 간섭 보상 스킴에 따라 설정되는 가비지 컬렉션 방법.
KR1020150032481A 2015-03-09 2015-03-09 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 가비지 컬렉션 방법 KR102301772B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150032481A KR102301772B1 (ko) 2015-03-09 2015-03-09 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 가비지 컬렉션 방법
US15/064,185 US10467133B2 (en) 2015-03-09 2016-03-08 Storage device including nonvolatile memory device and garbage collection method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150032481A KR102301772B1 (ko) 2015-03-09 2015-03-09 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 가비지 컬렉션 방법

Publications (2)

Publication Number Publication Date
KR20160110596A KR20160110596A (ko) 2016-09-22
KR102301772B1 true KR102301772B1 (ko) 2021-09-16

Family

ID=56886590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150032481A KR102301772B1 (ko) 2015-03-09 2015-03-09 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 가비지 컬렉션 방법

Country Status (2)

Country Link
US (1) US10467133B2 (ko)
KR (1) KR102301772B1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102425470B1 (ko) * 2015-04-06 2022-07-27 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
TWI598733B (zh) * 2016-01-12 2017-09-11 瑞昱半導體股份有限公司 權重式資料搬遷控制裝置與方法
KR20170099018A (ko) * 2016-02-22 2017-08-31 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
KR102461730B1 (ko) * 2016-08-29 2022-11-02 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US10380028B2 (en) * 2016-12-30 2019-08-13 Western Digital Technologies, Inc. Recovery of validity data for a data storage system
JP6765322B2 (ja) * 2017-02-28 2020-10-07 キオクシア株式会社 メモリシステムおよび制御方法
US10379757B2 (en) * 2017-04-07 2019-08-13 Micron Technology, Inc. Methods of sketch-based memory management and memory devices utilizing the same
US10324634B2 (en) 2017-04-07 2019-06-18 Micron Technology, Inc. Methods of bit-flagged sketch-based memory management and memory devices utilizing the same
KR20190026231A (ko) 2017-09-04 2019-03-13 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190040607A (ko) 2017-10-11 2019-04-19 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102512727B1 (ko) * 2017-12-22 2023-03-22 삼성전자주식회사 가비지 컬렉션을 수행하는 스토리지 장치, 및 스토리지 장치의 가비지 컬렉션 방법
KR102369391B1 (ko) * 2017-12-27 2022-03-02 삼성전자주식회사 비휘발성 메모리 장치의 데이터 소거 방법 및 이를 수행하는 비휘발성 메모리 장치
TWI658462B (zh) * 2018-01-19 2019-05-01 慧榮科技股份有限公司 管理快閃記憶體模組的方法及相關的快閃記憶體控制器及電子裝置
KR20190092054A (ko) 2018-01-30 2019-08-07 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102596407B1 (ko) * 2018-03-13 2023-11-01 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11030094B2 (en) 2018-07-31 2021-06-08 SK Hynix Inc. Apparatus and method for performing garbage collection by predicting required time
KR102649131B1 (ko) * 2018-08-14 2024-03-19 에스케이하이닉스 주식회사 메모리 시스템 내 대용량 데이터 저장이 가능한 블록에서의 유효 데이터 체크 방법 및 장치
KR20200033625A (ko) 2018-09-20 2020-03-30 에스케이하이닉스 주식회사 메모리 시스템에서의 유효 데이터 체크 방법 및 장치
KR102660399B1 (ko) 2018-09-20 2024-04-25 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR20200033459A (ko) 2018-09-20 2020-03-30 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR102620731B1 (ko) 2018-09-27 2024-01-05 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR102674620B1 (ko) * 2018-10-17 2024-06-13 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR102645142B1 (ko) 2018-10-25 2024-03-07 삼성전자주식회사 예측된 유효 페이지들을 이용하여 가비지 콜렉션을 수행하는 스토리지 장치들, 방법들 및 불휘발성 메모리 장치들
KR102637478B1 (ko) 2018-12-05 2024-02-15 삼성전자주식회사 오픈 채널 솔리드 스테이트 드라이브, 이를 포함하는 비휘발성 메모리 시스템 및 오픈 채널 솔리드 스테이트 드라이브의 파워 로스 프로텍션 방법
KR20200078046A (ko) 2018-12-21 2020-07-01 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102626058B1 (ko) 2019-07-08 2024-01-18 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR20210101982A (ko) * 2020-02-11 2021-08-19 삼성전자주식회사 스토리지 장치 및 메모리 컨트롤러의 동작 방법
US11287989B2 (en) 2020-03-24 2022-03-29 Western Digital Technologies, Inc. Dynamic allocation of sub blocks
KR20210144249A (ko) * 2020-05-22 2021-11-30 에스케이하이닉스 주식회사 저장 장치 및 이의 동작 방법
US11282582B2 (en) 2020-06-12 2022-03-22 Micron Technology, Inc. Short program verify recovery with reduced programming disturbance in a memory sub-system
US11901010B2 (en) * 2020-12-16 2024-02-13 Micron Technology, Inc. Enhanced gradient seeding scheme during a program operation in a memory sub-system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789406B1 (ko) * 2006-11-03 2007-12-28 삼성전자주식회사 플래시 메모리 시스템 및 그것의 가비지 컬렉션 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7518931B2 (en) 2006-09-06 2009-04-14 Hynix Semiconductor Inc. Method of monitoring an erase threshold voltage distribution in a NAND flash memory device
US7804718B2 (en) 2007-03-07 2010-09-28 Mosaid Technologies Incorporated Partial block erase architecture for flash memory
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
US8402242B2 (en) * 2009-07-29 2013-03-19 International Business Machines Corporation Write-erase endurance lifetime of memory storage devices
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
JP5788183B2 (ja) * 2010-02-17 2015-09-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 不揮発性メモリ装置、それの動作方法、そしてそれを含むメモリシステム
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
KR20130042780A (ko) 2011-10-19 2013-04-29 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
KR101867282B1 (ko) 2011-11-07 2018-06-18 삼성전자주식회사 비휘발성 메모리 장치의 가비지 컬렉션 방법
KR20130076429A (ko) * 2011-12-28 2013-07-08 삼성전자주식회사 메모리 장치의 저장 영역 관리 방법 및 이를 이용한 저장 장치
KR101916718B1 (ko) 2012-02-28 2018-11-09 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 메모리 관리 방법
KR20130100507A (ko) 2012-03-02 2013-09-11 에스케이하이닉스 주식회사 비휘발성 메모리 장치의 소거 방법
US9449169B2 (en) * 2012-03-26 2016-09-20 Vmware, Inc. Block storage virtualization on commodity secure digital cards
KR20140026758A (ko) 2012-08-23 2014-03-06 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 이를 포함하는 비휘발성 메모리 시스템
KR101988434B1 (ko) 2012-08-31 2019-06-12 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 서브-블록 관리 방법
KR102015906B1 (ko) 2012-11-12 2019-08-29 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 읽기 방법
US9466382B2 (en) 2012-11-14 2016-10-11 Sandisk Technologies Llc Compensation for sub-block erase
KR102147628B1 (ko) * 2013-01-21 2020-08-26 삼성전자 주식회사 메모리 시스템
CN104298605A (zh) * 2013-07-17 2015-01-21 光宝科技股份有限公司 固态储存装置中用于垃圾搜集动作的区块分组方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789406B1 (ko) * 2006-11-03 2007-12-28 삼성전자주식회사 플래시 메모리 시스템 및 그것의 가비지 컬렉션 방법

Also Published As

Publication number Publication date
US10467133B2 (en) 2019-11-05
US20160267004A1 (en) 2016-09-15
KR20160110596A (ko) 2016-09-22

Similar Documents

Publication Publication Date Title
KR102301772B1 (ko) 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 가비지 컬렉션 방법
US9256530B2 (en) Nonvolatile memory device and sub-block managing method thereof
CN107093465B (zh) 包括电压搜索单元的数据存储器装置
CN107240418B (zh) 存储器***及其操作方法
KR102015906B1 (ko) 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 읽기 방법
US8990483B2 (en) Nonvolatile memory device, memory system, and program method therof
CN106776353B (zh) 存储器***及其操作方法
US9715444B2 (en) Storage device having nonvolatile memory device and write method
CN106847339B (zh) 存储器装置及其操作方法
CN106710615B (zh) 存储器***和存储器***的操作方法
CN107102815B (zh) 存储器***及其操作方法
CN106920570B (zh) 存储器***及其操作方法
KR102245822B1 (ko) 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 프로그램 방법
US9576668B2 (en) Semiconductor device and operating method thereof
CN106960679B (zh) 存储器***及存储器***的操作方法
CN106776352B (zh) 存储器***和存储器***的操作方法
CN106910521B (zh) 存储器***及其操作方法
KR20130117422A (ko) 프로그램 스케줄러를 포함하는 플래시 메모리 장치
KR20170050953A (ko) 메모리 시스템 및 그의 동작방법
CN105718378B (zh) 存储***及其操作方法
CN110390984B (zh) 存储器***和存储器***的操作方法
TWI720985B (zh) 記憶體系統及其操作方法
CN106126437B (zh) 存储***
CN106560781B (zh) 数据处理***
US10055131B2 (en) Data processing system of efficiently processing data in a plurality of memory systems and operating method of controlling data processing system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant