KR102252044B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102252044B1
KR102252044B1 KR1020130150010A KR20130150010A KR102252044B1 KR 102252044 B1 KR102252044 B1 KR 102252044B1 KR 1020130150010 A KR1020130150010 A KR 1020130150010A KR 20130150010 A KR20130150010 A KR 20130150010A KR 102252044 B1 KR102252044 B1 KR 102252044B1
Authority
KR
South Korea
Prior art keywords
thin film
subpixel
electrode
film transistor
substrate
Prior art date
Application number
KR1020130150010A
Other languages
English (en)
Other versions
KR20150065002A (ko
Inventor
이승규
손우성
조용태
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130150010A priority Critical patent/KR102252044B1/ko
Priority to US14/219,433 priority patent/US9685130B2/en
Priority to CN201410315944.8A priority patent/CN104698703B/zh
Publication of KR20150065002A publication Critical patent/KR20150065002A/ko
Application granted granted Critical
Publication of KR102252044B1 publication Critical patent/KR102252044B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G02F1/136245—Active matrix addressed cells having more than one switching element per pixel having complementary transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치가 제공된다. 본 발명의 일 실시예에 따른 표시 장치는 제1 기판, 제1 기판 상에 위치하고, 게이트 구동부와 연결되는 게이트선, 제1 기판 상에 위치하는 기준 전압선, 제1 기판 상에 위치하고, 게이트선 및 기준 전압선과 절연되어 교차하는 데이터선, 게이트선 및 데이터선에 연결되고, 제1 드레인 전극을 포함하는 제1 박막 트랜지스터 및 제2 드레인 전극을 포함하는 제2 박막 트랜지스터, 게이트선, 기준 전압선, 및 제2 박막 트랜지스터에 연결되는 제3 박막 트랜지스터, 및 제1 박막 트랜지스터에 연결되는 제1 부화소 전극과 제2 박막 트랜지스터에 연결되는 제2 부화소 전극을 포함하는 화소 전극을 포함하되, 제1 드레인 전극은 기준 전압선과 중첩하며, 제1 드레인 전극과 기준 전압선이 중첩하는 영역의 면적은 게이트 구동부 방향으로 갈수록 증가한다.

Description

표시 장치 {DISPLAY DIVECE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 데이터를 시각적으로 표시하는 장치이다. 표시 장치로는 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Displayl), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Electro Luminescent Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 및 음극선관 표시 장치(Cathode Ray Display) 등이 수 있다.
이 중 액정 표시 장치는 현재 가장 널리 사용되고 있는 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
이러한 액정 표시 장치에서 측면 시인성을 향상시키기 위하여 하나의 화소(pixel)를 한 쌍의 부화소(sub-pixel)로 분할하고 각 부화소에 박막 트랜지스터를 형성하여 각 부화소마다 별도의 전압을 인가하는 방법이 제시되었다. 이와 같이, 각 부화소마다 별도의 전압을 인가하여 액정 분자의 배향각 등을 조절한다면, 액정 표시 장치의 측면 시인성을 향상시킬 수 있다.
이에 더하여, 저계조 영상의 표시 품질 향상 및 소비 전력 감소를 위하여, 고계조 영상을 표시할 때에는 한 쌍의 부화소가 모두 동작하게 하고, 저계조 영상을 표시할 때에는 한 쌍의 부화소 중 하나만 동작하게 하는 방법을 사용할 수 있다. 예를 들어, 상대적으로 높은 전압이 인가되는 부화소를 제1 부화소라고 하고, 상대적으로 낮은 전압이 인가되는 부화소를 제2 부화소라고 하면, 고계조 영상을 표시할 때에는 제1 부화소 및 제2 부화소가 모두 동작하게 하고, 저계조 영상을 표시할 때에는 제1 부화소만 동작하게 할 수 있다.
그러나, 이와 같은 방법을 사용할 경우, 공통 전압을 설정하는 것이 어려울 수 있다. 구체적으로, 고계조 영상을 표시할 때에는, 제1 부화소 및 제2 부화소가 모두 고려되므로, 킥백 전압(Kickback voltage)이 높아지게 되고, 이에 따라, 최적 공통 전압은 낮아지게 된다. 반면, 저계조 영상을 표시할 때에는, 제1 부화소만 고려되므로, 킥백 전압이 낮아지게 되고, 이에 따라, 최적 공통 전압은 높아지게 된다.
이때, 저계조 영상을 표시할 경우를 기준으로 공통 전압을 설정하게 되면, 고계조 영상을 표시할 때에 정극성 및 부극성 간의 비대칭이 심해져 잔상 및 크로스토크 등이 발생하게 된다. 이에, 고계조 영상을 표시할 경우를 기준으로 공통 전압을 설정할 수 있다. 즉, 공통 전압은 저계조 영상을 표시할 때의 최적 공통 전압보다 낮게 설정될 수 있다.
그러나, 이와 같이 공통 전압을 낮게 설정하게 되면, 게이트 신호의 딜레이 현상 때문에, 표시 장치의 화소 영역의 중심부의 휘도가 높아지게 된다. 즉, 표시 장치의 화소 영역의 에지부와 중심부의 휘도 차이가 발생하게 된다.
이에, 본 발명이 해결하고자 하는 과제는 화소 영역의 에지부와 중심부의 휘도 차이를 감소시킬 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치는 제1 기판, 제1 기판 상에 위치하고, 게이트 구동부와 연결되는 게이트선, 제1 기판 상에 위치하는 기준 전압선, 제1 기판 상에 위치하고, 게이트선 및 기준 전압선과 절연되어 교차하는 데이터선, 게이트선 및 데이터선에 연결되고, 제1 드레인 전극을 포함하는 제1 박막 트랜지스터 및 제2 드레인 전극을 포함하는 제2 박막 트랜지스터, 게이트선, 기준 전압선, 및 제2 박막 트랜지스터에 연결되는 제3 박막 트랜지스터, 및 제1 박막 트랜지스터에 연결되는 제1 부화소 전극과 제2 박막 트랜지스터에 연결되는 제2 부화소 전극을 포함하는 화소 전극을 포함하되, 제1 드레인 전극은 기준 전압선과 중첩하며, 제1 드레인 전극과 기준 전압선이 중첩하는 영역의 면적은 게이트 구동부 방향으로 갈수록 증가한다.
상기 제2 드레인 전극은 기준 전압선과 중첩하며, 제1 드레인 전극과 기준 전압선이 중첩하는 영역의 면적은 제2 드레인 전극과 기준 전압선이 중첩하는 영역의 면적보다 크거나 같을 수 있다.
여기에서, 상기 제2 드레인 전극과 기준 전압선이 중첩하는 영역의 면적은 제1 기판의 전면 상에서 일정할 수 있다.
상기 제2 드레인 전극은 기준 전압선과 중첩하며, 제1 드레인 전극과 기준 전압선이 중첩하는 영역의 면적과 제2 드레인 전극과 기준 전압선이 중첩하는 영역의 면적의 차이는 게이트 구동부 방향으로 갈수록 커질 수 있다.
상기 제1 드레인 전극은 기준 전압선과 중첩하는 제1 드레인 확장부를 포함하고, 제1 드레인 확장부는 돌출 확장부를 포함하며, 돌출 확장부의 길이는 게이트 구동부 방향으로 갈수록 증가할 수 있다.
여기에서, 상기 제2 드레인 전극은 기준 전압선과 중첩하는 제2 드레인 확장부를 포함하고, 제2 드레인 확장부의 형상은 제1 기판의 전면 상에서 동일할 수 있다.
상기 게이트선 및 기준 전압선은 동일 평면 상에 위치할 수 있다.
상기 제2 박막 트랜지스터의 출력 단자는 제2 부화소 전극과 제3 박막 트랜지스터의 입력 단자에 연결될 수 있다.
상기 제2 부화소 전극에 인가되는 전압은 제1 부화소 전극에 인가되는 전압보다 낮을 수 있다.
여기에서, 상기 제2 부화소 전극의 면적은 제1 부화소 전극의 면적보다 크거나 같을 수 있다.
상기 제1 부화소 전극 및 제2 부화소 전극은, 가로 줄기부 및 가로 줄기부와 교차하는 세로 줄기부로 이루어진 십자형 줄기부, 및 십자형 줄기부로부터 뻗어 나온 복수의 미세 가지부를 포함할 수 있다.
상기 제1 기판과 대향하는 제2 기판, 및 제1 기판과 제2 기판 사이에 개재되는 액정층을 더 포함할 수 있다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 표시 장치는 기판, 기판 상에 위치하고, 게이트 구동부로부터 게이트 신호가 인가되는 게이트선, 기판 상에 위치하고, 게이트선과 이격되어 위치하는 기준 전압선, 기판 상에 위치하고, 데이터 구동부로부터 데이터 신호가 인가되며, 게이트선 및 기준 전압선과 절연되어 교차하는 데이터선, 게이트선 및 데이터선에 연결되는 제1 박막 트랜지스터 및 제2 박막 트랜지스터, 게이트선, 기준 전압선, 및 제2 박막 트랜지스터에 연결되는 제3 박막 트랜지스터, 및 제1 박막 트랜지스터에 연결되는 제1 부화소 전극과 제2 박막 트랜지스터에 연결되는 제2 부화소 전극을 포함하는 화소 전극을 포함하되, 제1 부화소 전극은 기준 전압선과 중첩하며, 제1 부화소 전극과 기준 전압선이 중첩하는 영역의 면적은 게이트 구동부 방향으로 갈수록 증가한다.
상기 기준 전압선은 제1 부화소 전극의 에지부와 중첩하는 유지 확장부를 포함하고, 유지 확장부의 길이는 게이트 구동부 방향으로 갈수록 증가할 수 있다.
상기 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 표시 장치는 기판, 및 기판 상에 위치하는 적어도 하나의 화소를 포함하되, 화소는 제1 부화소, 및 제1 부화소보다 낮은 전압이 인가되는 제2 부화소를 포함하고, 제1 부화소는 제1 유지 커패시터를 포함하며, 제1 유지 커패시터의 용량은 기판의 일 에지부로 갈수록 증가한다.
상기 제1 유지 커패시터의 용량은 기판의 중심부에서 가장 작을 수 있다.
상기 제1 유지 커패시터의 용량은 일 에지부와 대향하는 기판의 타 에지부에서 가장 작을 수 있다.
상기 제1 부화소 및 제2 부화소에 게이트 신호를 인가하는 게이트 구동부를 더 포함하되, 게이트 구동부는 기판의 일 에지부 상에 위치할 수 있다.
상기 제2 부화소는 제2 유지 커패시터를 포함하고, 제1 유지 커패시터의 용량은 제2 유지 커패시터의 용량보다 크거나 같을 수 있다.
여기에서, 상기 제2 유지 커패시터의 용량은 기판의 전면 상에서 일정할 수 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
즉, 표시 장치의 화소 영역의 에지부와 중심부의 휘도 차이를 감소시킬 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 도 1의 표시 장치의 화소 영역에 위치하는 하나의 화소에 대한 등가 회로도이다.
도 3은 도 2의 하나의 화소에 인가되는 신호의 파형도이다.
도 4는 도 1의 표시 장치의 A 영역에 위치하는 하나의 화소의 평면도이다.
도 5는 도 4의 하나의 화소의 박막 트랜지스터 영역의 확대 평면도이다.
도 6은 도 5의 Ⅵ-Ⅵ'선을 따라 절단한 단면도이다.
도 7은 도 1의 표시 장치의 B 영역에 위치하는 하나의 화소의 박막 트랜지스터 영역의 확대 평면도이다.
도 8은 도 7의 Ⅷ-Ⅷ'선을 따라 절단한 단면도이다.
도 9는 도 1의 표시 장치의 C 영역에 위치하는 하나의 화소의 박막 트랜지스터 영역의 확대 평면도이다.
도 10은 도 9의 Ⅹ-Ⅹ'선을 따라 절단한 단면도이다.
도 11은 본 발명의 다른 실시예에 따른 표시 장치에서 도 1의 A 영역에 대응하는 위치에 배치되는 하나의 화소의 평면도이다.
도 12는 도 11의 표시 장치에서 도 1의 B 영역에 대응하는 위치에 배치되는 하나의 화소의 평면도이다.
도 13은 도 11의 표시 장치에서 도 1의 C 영역에 대응하는 위치에 배치되는 하나의 화소의 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층"위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
표시 장치는 화상을 디스플레이하는 장치로서, 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Displayl), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Electro Luminescent Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 음극선관 표시 장치(Cathode Ray Display) 등 일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치로서, 액정 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않으며, 다양한 방식의 표시 장치가 사용될 수 있다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(S), 화소 영역(PR), 게이트 구동부(GD), 게이트선(GL), 데이터 구동부(DD), 및 데이터선(DL)을 포함할 수 있다.
기판(S)은 절연 기판일 수 있다. 기판(S)은 강성(rigid) 기판일 수 있으나, 이에 한정되는 것은 아니고, 가요성 기판일 수도 있다.
화소 영역(PR)은 기판(S) 상에 위치할 수 있다. 화소 영역(PR)은 복수의 화소를 포함할 수 있다. 도 1에 도시된 바와 같이, 화소 영역(PR)은 사각 형상을 가질 수 있지만, 이에 한정되는 것은 아니고, 원 형상 또는 다각 형상을 가질 수도 있다.
화소 영역(PR)은 A 영역, B 영역, 및 C 영역을 포함할 수 있다. A 영역은 화소 영역(PR) 또는 기판(S)의 중심부일 수 있다. 또한, A 영역은 화소 영역(PR) 또는 기판(S) 상에서 게이트 구동부(GD)와 가장 멀리 떨어져 있는 영역일 수 있다. C 영역은 화소 영역(PR) 또는 기판(S)의 에지부일 수 있다. 또한, C 영역은 화소 영역(PR) 또는 기판(S) 상에서 게이트 구동부(GD)와 가장 인접한 영역일 수 있다. B 영역은 A 영역과 C 영역 사이에 위치하는 영역일 수 있다. 이와 같은 A 영역, B 영역 및 C 영역에 위치하는 화소들에 대한 구체적인 설명은 후술하도록 한다.
게이트 구동부(GD)는 게이트 신호를 생성하여 게이트선(GL)에 전달할 수 있다. 예시적인 실시예에서, 게이트 구동부(GD)는 화소 영역(PR)의 양 단부에 위치할 수 있다. 도 1에 도시된 바와 같이, 게이트 구동부(GD)는 화소 영역(PR)의 단변에 대응하도록 위치할 수 있지만, 이에 한정되는 것은 아니고, 화소 영역(PR)의 장변에 대응하도록 위치할 수도 있다. 다른 예시적인 실시예에서, 게이트 구동부(GD)는 화소 영역(PR)의 일 단부에만 위치할 수도 있다.
게이트선(GL)은 게이트 구동부(GD)와 연결되어 화소 영역(PR)을 지나갈 수 있다. 예시적인 실시예에서, 게이트선(GL) 화소 영역(PR)을 가로 방향으로 가로지를 수 있다. 게이트선(GL)은 화소 영역(PR)에 위치하는 복수의 화소에 게이트 신호를 인가할 수 있다.
데이터 구동부(DD)는 데이터 신호를 생성하여 데이터선(DL)에 전달할 수 있다. 예시적인 실시예에서, 데이터 구동부(DD)는 게이트 구동부(GD)가 위치하지 않는 화소 영역(PR)의 양 단부에 위치할 수 있다. 도 1에 도시된 바와 같이, 데이터 구동부(DD)는 화소 영역(PR)의 장변에 대응하도록 위치할 수 있지만, 이에 한정되는 것은 아니고, 화소 영역(PR)의 단변에 대응하도록 위치할 수도 있다. 다른 예시적인 실시예에서, 데이터 구동부(DD)는 게이트 구동부(GD)가 위치하지 않는 화소 영역(PR)의 일 단부에만 위치할 수도 있다.
데이터선(DL)은 데이터 구동부(DD)와 연결되어 화소 영역(PR)을 지나갈 수 있다. 예시적인 실시예에서, 데이터선(DL) 화소 영역(PR)을 세로 방향으로 가로지를 수 있다. 데이터선(DL)은 화소 영역(PR)에 위치하는 복수의 화소에 데이터 신호를 인가할 수 있다.
이하, 도 1의 표시 장치의 화소 영역(PR)에 위치하는 하나의 화소에 대하여 상세히 설명하기 위하여 도 2 및 도 3을 참조한다. 도 2 및 도 3은 도 1의 표시 장치의 A 영역, B 영역, 및 C 영역에 위치하는 화소들에 공통되는 내용이다. 도 2는 도 1의 표시 장치의 화소 영역(PR)에 위치하는 하나의 화소에 대한 등가 회로도이다. 도 3은 도 2의 하나의 화소에 인가되는 신호의 파형도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치의 하나의 화소는 두 개의 부화소(Px1, Px2)를 포함할 수 있다. 또한, 본 발명의 일 실시예에 따른 표시 장치의 하나의 화소는 게이트 신호를 전달하는 게이트선(GL) 및 데이터 신호를 전달하는 데이터선(DL), 분압 기준 전압을 전달하는 기준 전압선(RL)을 포함하는 복수의 신호선, 그리고 복수의 신호선에 연결되어 있는 제1, 제2 및 제3 박막 트랜지스터(T1, T2, T3), 제1 및 제2 유지 커패시터(Ccst_H, Ccst_L), 제1 및 제2 액정 커패시터(Clc_H, Clc_L)를 포함할 수 있다. 또한, 본 발명의 일 실시예에 따른 표시 장치의 하나의 화소는 다수의 기생 커패시터들(Cgs1, Cgs2, Cgs3, Cds_H, Cds_L, Cst)를 포함할 수도 있다.
제1 부화소(Px1)는 게이트선(GL)의 일측에 위치할 수 있다. 제2 부화소(Px2)는 게이트선(GL)의 타측에 위치할 수 있다. 제1 부화소(Px1) 내에 위치하는 제1 부화소 전극(미도시)에는 제2 부화소(Px2) 내에 위치하는 제2 부화소 전극(미도시)보다 상대적으로 높은 전압이 인가될 수 있다.
제1 및 제2 박막 트랜지스터(T1, T2)는 각각 게이트선(GL) 및 데이터선(DL)에 연결되어 있으며, 제3 박막 트랜지스터(T3)는 제2 박막 트랜지스터(T2)의 출력 단자, 게이트선(GL), 및 기준 전압선(RL)에 연결되어 있다. 제1 박막 트랜지스터(T1)은 제1 부화소(Px1)에 포함될 수 있고, 제2 및 제3 박막 트랜지스터(T2, T3)는 제2 부화소(Px2)에 포함될 수 있다.
제1 박막 트랜지스터(T1) 및 제2 박막 트랜지스터(T2)는 삼단자 소자로서, 그 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 데이터선(DL)과 연결되어 있으며, 제1 박막 트랜지스터(T1)의 출력 단자는 제1 유지 커패시터(Ccst_H) 및 제1 액정 커패시터(Clc_H)에 연결되어 있고, 제2 박막 트랜지스터(T2)의 출력 단자는 제2 유지 커패시터(Ccst_L), 제2 액정 커패시터(Clc_L), 및 제3 박막 트랜지스터(T3)의 입력 단자에 연결되어 있다. 제1 유지 커패시터(Ccst_H) 및 제1 액정 커패시터(Clc_H)는 제1 부화소(Px1)에 포함될 수 있고, 제2 유지 커패시터(Ccst_L), 제2 액정 커패시터(Clc_L)는 제2 부화소(Px1)에 포함될 수 있다.
제3 박막 트랜지스터(T3) 역시 삼단자 소자로서, 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 제2 액정 커패시터(Clc_L)와 연결되어 있으며, 출력 단자는 기준 전압선(RL)에 연결되어 있다.
다수의 기생 커패시터들(Cgs1, Cgs2, Cgs3, Cds_H, Cds_L, Cst) 중 Cgs1은 게이트선(GL)과 제1 박막 트랜지스터(T1)의 출력 단자 사이에 형성되고, Cgs2는 게이트선(GL)과 제2 박막 트랜지스터(T2)의 출력 단자 사이에 형성되고, Cgs3는 게이트선(GL)과 제3 박막 트랜지스터(T3)의 입력 단자 사이에 형성된다. 또한, Cds_H는 데이터선(DL)과 제1 박막 트랜지스터(T1)의 출력 단자 사이에 형성되고, Cds_L은 데이터선(DL)과 제2 박막 트랜지스터(T2)의 출력 단자 사이에 형성되며, Cst는 제3 박막 트랜지스터(T3)의 입력 단자와 출력 단자 사이에 형성된다.
도 3을 참고하면, 게이트선(GL)에 게이트 온(Von) 신호가 인가되면, 이에 연결된 제1 박막 트랜지스터(T1), 제2 박막 트랜지스터(T2), 그리고 제3 박막 트랜지스터(T3)가 턴 온된다. 이에 따라 데이터선(DL)에 인가된 데이터 전압은 턴 온된 제1 박막 트랜지스터 및 제2 박막 트랜지스터(T1, T2)를 통하여 제1 부화소 전극 및 제2 부화소 전극에 인가된다. 이 때 제1 부화소 전극 및 제2 부화소 전극에 인가된 데이터 전압은 서로 동일하고, 제1 액정 커패시터(Clc_H) 및 제2 액정 커패시터(Clc_L)는 공통 전압(Vcom)과 데이터 전압의 차이만큼 동일한 값으로 충전된다. 이와 동시에, 제2 액정 커패시터(Clc_L)에 충전된 전압은 턴 온된 제3 박막 트랜지스터(T3)를 통해 분압된다. 이에 의해 제2 액정 커패시터(Clc_L)에 충전된 전압 값은 공통 전압(Vcom)과 기준 전압(Vr)의 차이에 의해 낮아지게 된다. 즉, 제1 액정 커패시터(Clc_H)에 충전된 전압(Vp_H)은 제2 액정 커패시터(Clc_L)에 충전된 전압(Vp_L)보다 더 높게 된다.
이처럼, 제1 액정 커패시터(Clc_H)에 충전된 전압과 제2 액정 커패시터(Clc_L)에 충전된 전압은 서로 달라지게 된다. 제1 액정 커패시터(Clc_H)의 전압과 제2 액정 커패시터(Clc_L)의 전압이 서로 다르므로 제1 부화소(Px1)와 제2 부화소(Px2)에서 액정 분자들이 기울어진 각도가 다르게 되고 이에 따라 두 부화소(Px1, Px2)의 휘도가 달라진다. 따라서 제1 액정 커패시터(Clc_H)의 전압과 제2 액정 커패시터(Clc_L)의 전압을 적절하게 조절하면 측면에서 바라보는 영상이 정면에서 바라보는 영상에 최대한 가깝게 되도록 할 수 있으며, 이렇게 함으로써 측면 시인성을 향상할 수 있다. 이때, 기준 전압(Vr)의 레벨은 공통 전압(Vcom)의 레벨보다 높아야 하며, 그 절대값의 차이는 약 1V 내지 약 4V인 것이 바람직하다. 예를 들어, 공통 전압(Vcom)이 약 7V인 경우, 기준 전압(Vr)은 약 8V 내지 약 11V인 것이 바람직하다.
이하, 도 1의 표시 장치의 A 영역, B 영역, 및 C 영역에 위치하는 화소들의 차이점에 대하여 상세히 설명하도록 한다.
먼저, 도 1의 표시 장치의 A 영역에 위치하는 하나의 화소에 대하여 상세히 설명한다. 도 4는 도 1의 표시 장치의 A 영역에 위치하는 하나의 화소의 평면도이다. 도 5는 도 4의 하나의 화소의 박막 트랜지스터 영역의 확대 평면도이다. 도 6은 도 5의 Ⅵ-Ⅵ'선을 따라 절단한 단면도이다.
도 4 내지 도 6를 참고하면, 본 발명의 일 실시예에 따른 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200), 하부 표시판(100)과 상부 표시판(200) 사이에 들어 있는 액정층(300) 및 하부 표시판(100)과 상부 표시판(200)의 바깥 면에 부착되어 있는 한 쌍의 편광자(미도시)를 포함할 수 있다.
먼저, 하부 표시판(100)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 제1 기판(111) 위에 게이트선(121)과 기준 전압선(131)을 포함하는 게이트 도전체가 형성되어 있다.
게이트선(121)은 제1 게이트 전극(123a), 제2 게이트 전극(123b), 제3 게이트 전극(123c) 및 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(미도시)을 포함한다.
기준 전압선(131)은 제1 유지 전극(133a)과 제2 유지 전극(133b), 그리고 기준 전극(133c)을 포함한다.
게이트선(121) 및 기준 전압선(131) 위에는 게이트 절연막(141)이 형성되어 있다.
게이트 절연막(141) 위에는 반도체층(151)이 형성되어 있다. 이러한, 반도체층(151)은 제1 반도체 패턴(153a), 제2 반도체 패턴(153b) 및 제3 반도체 패턴(153c)을 포함할 수 있다.
반도체층(151) 위에는 복수의 저항성 접촉 부재(161)가 형성되어 있다. 복수의 저항성 접촉 부재(161)는 후술하는 제1 내지 제3 소스 전극(173a, 173b, 173c) 하부에 위치하는 소스 저항성 접촉 부재(163a, 163b, 163c) 및 후술하는 제1 내지 제3 드레인 전극(175a, 175b, 175c) 하부에 위치하는 드레인 저항성 접촉 부재(165a, 165b, 165c)를 포함할 수 있다.
저항성 접촉 부재(161) 및 게이트 절연막(141) 위에는 제1 소스 전극(173a) 및 제2 소스 전극(173b)를 포함하는 데이터선(171), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 제3 소스 전극(173c), 및 제3 드레인 전극(175c)을 포함하는 데이터 도전체가 형성되어 있다.
여기에서, 제1 드레인 전극(175a)은 제1 드레인 확장부(177a)를 포함하고, 제1 드레인 전극(175a)의 제1 드레인 확장부(177a)는 기준 전압선(131)의 제1 유지 전극(133a)과 중첩될 수 있다. 제1 드레인 확장부(177a)와 제1 유지 전극(133a)이 중첩함으로써, 제1 유지 커패시터(Ccst_H)가 형성될 수 있다.
또한, 제2 드레인 전극(175b)은 제2 드레인 확장부(177b)를 포함하고, 제2 드레인 전극(175b)의 제2 드레인 확장부(177b)는 기준 전압선(131)의 제2 유지 전극(133b)과 중첩될 수 있다. 제2 드레인 확장부(177b)와 제2 유지 전극(133b)이 중첩함으로써, 제2 유지 커패시터(Ccst_L)가 형성될 수 있다.
여기에서, 제1 드레인 확장부(177a)와 제1 유지 전극(133a)이 중첩하는 면적은 제2 드레인 확장부(177b)와 제2 유지 전극(133b)이 중첩하는 면적과 실질적으로 동일할 수 있다.
데이터 도전체 및 그 아래에 배치되어 있는 반도체층(151) 및 저항성 접촉 부재(161)는 하나의 마스크를 이용하여 동시에 형성될 수 있다.
데이터선(171)은 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(미도시)을 포함한다.
제1 게이트 전극(123a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 제1 반도체 패턴(153a)과 함께 하나의 제1 박막 트랜지스터(T1)(thin film transistor, TFT)를 이루며, 제1 박막 트랜지스터(T1)의 채널(channel)은 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이의 제1 반도체 패턴(153a)에 형성된다. 유사하게, 제2 게이트 전극(123b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)는 제2 반도체 패턴(153b)과 함께 하나의 제2 박막 트랜지스터(T2)를 이루며, 제2 박막 트랜지스터(T2)의 채널은 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이의 제2 반도체 패턴(153b)에 형성되고, 제3 게이트 전극(123c), 제3 소스 전극(173c) 및 제3 드레인 전극(175c)는 제3 반도체 패턴(153c)과 함께 하나의 제3 박막 트랜지스터(T3)를 이루며, 제3 박막 트랜지스터(T3)의 채널은 제3 소스 전극(173c)과 제3 드레인 전극(175c) 사이의 제3 반도체 패턴(153c)에 형성된다. 여기에서, 제2 드레인 전극(175b)은 제3 소스 전극(173c)과 연결될 수 있다.
제1 박막 트랜지스터(T1)의 제1 소스 전극(173a) 및 제2 박막 트랜지스터(T2)의 제2 소스 전극(173b)은 각각 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)을 감싸는 형상을 가질 수 있다. 이에 반하여, 제3 박막 트랜지스터(T3)의 제3 소스 전극(173c)은 제3 드레인 전극(175c)과 평행하게 배치될 수 있다.
데이터 도전체 및 노출된 반도체 부분 위에는 보호막(181)(passivation layer)이 형성되어 있다. 보호막(181)은 질화규소와 산화규소 따위의 무기 절연물로 만들어진다. 그러나 보호막(181)은 유기 절연물로 만들어질 수 있으며 표면이 평탄할 수 있다. 유기 절연물의 경우 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하일 수 있다.
보호막(181)은 또한 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수도 있다.
보호막(181)에는 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)을 드러내는 제1 접촉 구멍(183a) 및 제2 접촉 구멍(183b)이 형성되어 있다.
보호막(181)과 게이트 절연막(141)에는 기준 전극(133c)의 일부와 제3 드레인 전극(175c)의 일부를 드러내는 제3 접촉 구멍(183c)(contact hole)이 형성되어 있고, 제3 접촉 구멍(183c)은 연결 부재(193)가 덮고 있다. 연결 부재(193)는 제3 접촉 구멍(183c)을 통해 드러나 있는 기준 전극(133c)과 제3 드레인 전극(175c)을 전기적으로 연결한다.
보호막(181) 위에는 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)을 포함하는 화소 전극이 형성되어 있다. 화소 전극은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수도 있다.
제1 부화소 전극(191a)과 제2 부화소 전극(191b)은 열 방향으로 이웃하고, 전체적인 모양은 사각형이며 가로 줄기부 및 이와 직교하는 세로 줄기부로 이루어진 십자형 줄기부를 포함한다. 또한 가로 줄기부와 세로 줄기부에 의해 네 개의 부영역으로 나뉘어지며 각 부영역은 복수의 미세 가지부를 포함한다.
제1 부화소 전극(191a)과 제2 부화소 전극(191b)의 미세 가지부 중 하나는 가로 줄기부 또는 세로 줄기부에서부터 왼쪽 위 방향으로 비스듬하게 뻗어 있으며, 다른 하나의 미세 가지부는 가로 줄기부 또는 세로 줄기부에서부터 오른쪽 위 방향으로 비스듬하게 뻗어 있다. 또한 다른 하나의 미세 가지부는 가로 줄기부 또는 세로 줄기부에서부터 왼쪽 아래 방향으로 뻗어 있으며, 나머지 하나의 미세 가지부는 가로 줄기부 또는 세로 줄기부에서부터 오른쪽 아래 방향으로 비스듬하게 뻗어 있다.
각 미세 가지부는 게이트선(121) 또는 가로 줄기부와 대략 45도 또는 135도의 각을 이룬다. 또한 이웃하는 두 부영역의 미세 가지부는 서로 직교할 수 있다.
도시하지 않았으나 미세 가지부의 폭은 가로 줄기부 또는 세로 줄기부에 가까울수록 넓어질 수 있다.
제1 부화소 전극(191a) 및 제2 부화소 전극(191b)은 접촉 구멍(183a, 183b)을 통하여 각각 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)과 물리적, 전기적으로 연결되어 있으며, 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)으로부터 데이터 전압을 인가 받는다. 이때, 제2 드레인 전극(175b)에 인가된 데이터 전압 중 일부는 제3 소스 전극(173c)을 통해 분압되어, 제1 부화소 전극(191a)에 인가되는 전압의 크기는 제2 부화소 전극(191b)에 인가되는 전압의 크기보다 크게 된다.
또한, 기준 전압선(131)에 인가되는 전압의 레벨은 공통 전극(221)에 인가되는 공통 전압의 레벨보다 높아야 하며, 그 절대 값의 차이는 약 1V 내지 약 4V인 것이 바람직하다. 예를 들어, 공통 전압(Vcom)이 약 7V인 경우, 기준 전압은 약 8V 내지 약 11V인 것이 바람직하다.
도시하지는 않았지만, 하부 표시판(100)에는 색필터와 차광 부재가 형성되어 있을 수 있다. 차광 부재는 제1 내지 제3 박막 트랜지스터(T1, T2, T3)가 배치되는 화소 중앙 부분, 즉, 박막 트랜지스터 영역과 데이터선(171) 위에 형성될 수 있다. 색필터는 차광 부재로 둘러싸인 영역 내에 대부분 존재하며, 화소 전극을 따라서 형성될 수 있다.
이제, 상부 표시판(200)에 대하여 설명한다.
상부 표시판(200)은 제2 기판(211) 및 공통 전극(221)을 포함한다. 투명한 유리 또는 플라스틱 등으로 만들어진 제2 기판(211) 위에 공통 전극(221)이 형성되어 있다.
하부 표시판(100) 및 상부 표시판(200)의 양쪽 면에는 배향막(alignment layer)(미도시)이 형성되어 있으며 이들은 수직 배향막일 수 있다.
표시판의 바깥쪽 면에는 편광자(polarizer)(미도시)가 구비되어 있는데, 두 편광자의 편광축은 직교하며 이중 한 편광축은 게이트선(121)에 대하여 나란한 것이 바람직하다. 반사형 표시 장치의 경우에는 두 개의 편광자 중 하나가 생략될 수 있다.
두 표시판 사이에는 액정층(300)이 들어있으며, 액정층(300)은 음의 유전율 이방성을 가지는 액정 분자(311)를 포함한다. 액정층(300)의 액정 분자(311)들은 장축이 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)의 미세 가지부의 길이 방향에 대략 평행하게 되도록 선경사(pretilt)를 가지고 있으며 두 표시판의 표면에 대하여 수직을 이루도록 배향되어 있을 수 있다. 또한, 액정층(300)에는 광 중합체를 더 포함하여, 이러한 광 중합체에 의하여 액정 분자(311)들은 장축이 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)의 미세 가지부의 길이 방향에 대략 평행하도록 선경사를 가질 수 있다.
데이터 전압을 인가받은 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)은 공통 전압을 인가 받는 공통 전극 표시판의 공통 전극(221)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(300)의 액정 분자(311)의 기울기를 결정한다. 이와 같이 결정된 액정 분자(311)의 기울기에 따라 액정층(300)을 통과하는 빛의 편광이 달라진다. 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)과 공통 전극(221)은 제1 액정 커패시터(Clc_H) 및 제2 액정 커패시터(Clc_L)를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다. 이때, 미세 가지부의 변들은 전기장을 왜곡하여 미세 가지부의 변에 수직인 수평 성분을 만들어 내고 액정 분자(311)들의 경사 방향은 수평 성분에 의하여 결정되는 방향으로 결정된다. 따라서 액정 분자(311)들이 처음에는 미세 가지부의 변에 수직인 방향으로 기울어지려 한다. 그러나 이웃하는 미세 가지부의 변에 의한 전기장의 수평 성분의 방향이 반대이고 미세 가지부 사이의 간격이 좁기 때문에 서로 반대 방향으로 기울어지려는 액정 분자(311)들이 함께 미세 가지부의 길이 방향에 평행한 방향으로 기울어지게 된다.
본 발명의 한 실시예에서 한 화소의 미세 가지부가 뻗어 나가는 길이 방향이 모두 네 방향이므로 액정 분자(311)들이 기울어지는 방향도 총 네 방향이 된다. 이와 같이 액정 분자(311)가 기울어지는 방향을 다양하게 하면 표시 장치의 기준 시야각이 커진다.
다음으로, 도 1의 표시 장치의 B 영역에 위치하는 하나의 화소에 대하여 상세히 설명한다. 도 7은 도 1의 표시 장치의 B 영역에 위치하는 하나의 화소의 박막 트랜지스터 영역의 확대 평면도이다. 도 8은 도 7의 Ⅷ-Ⅷ'선을 따라 절단한 단면도이다. 설명의 편의 상, 도 4 내지 도 6에 도시된 도면에 나타낸 각 엘리먼트와 실질적으로 동일한 엘리먼트는 동일 부호로 나타내고, 중복 설명을 생략한다.
도 7 및 도 8을 참조하면, 도 1의 표시 장치의 B 영역에 위치하는 하나의 화소에서, 제1 드레인 확장부(177a)는 돌출 확장부(179a)를 포함할 수 있다. 구체적으로, 제1 드레인 확장부(177a)는 몸체부 및 상기 몸체부에서 돌출되어 연장된 돌출 확장부(179a)를 포함할 수 있다. 이에 따라, 제1 드레인 확장부(177a)와 제1 유지 전극(133a)이 중첩하는 영역의 면적이 증가될 수 있다. 즉, 제1 유지 커패시터(Ccst_H)의 용량이 증가될 수 있다.
이에 반하여, 제2 드레인 확장부(177b)와 제2 유지 전극(133b)이 중첩하는 영역의 면적은 A 영역의 그것과 동일할 수 있다. 즉, 제2 유지 커패시터(Ccst_L)의 용량은 그대로일 수 있다.
이에 따라, 제1 드레인 확장부(177a)와 제1 유지 전극(133a)이 중첩하는 영역의 면적은 제2 드레인 확장부(177b)와 제2 유지 전극(133b)이 중첩하는 영역의 면적보다 커질 수 있다. 즉, 제1 유지 커패시터(Ccst_H)의 용량은 제2 유지 커패시터(Ccst_L)의 용량보다 커질 수 있다.
다음으로, 도 1의 표시 장치의 C 영역에 위치하는 하나의 화소에 대하여 상세히 설명한다. 도 9는 도 1의 표시 장치의 C 영역에 위치하는 하나의 화소의 박막 트랜지스터 영역의 확대 평면도이다. 도 10은 도 9의 Ⅹ-Ⅹ'선을 따라 절단한 단면도이다. 설명의 편의 상, 도 4 내지 도 8에 도시된 도면에 나타낸 각 엘리먼트와 실질적으로 동일한 엘리먼트는 동일 부호로 나타내고, 중복 설명을 생략한다.
도 9 및 도 10을 참조하면, 도 1의 표시 장치의 C 영역에 위치하는 하나의 화소에서, 제1 드레인 확장부(177a)의 돌출 확장부(179b)의 길이가 더욱 증가할 수 있다. 즉, 도 1의 표시 장치의 B 영역의 돌출 확장부(179a)보다 C 영역의 돌출 확장부(179b)의 길이가 길어질 수 있다. 즉, 제1 유지 커패시터(Ccst_H)의 용량이 더욱 증가될 수 있다.
이에 반하여, 제2 드레인 확장부(177b)와 제2 유지 전극(133b)이 중첩하는 영역의 면적은 A 영역 및 B 영역의 그것과 동일할 수 있다. 즉, 제2 유지 커패시터(Ccst_L)의 용량은 그대로일 수 있다.
이에 따라, 제1 드레인 확장부(177a)와 제1 유지 전극(133a)이 중첩하는 영역의 면적은 제2 드레인 확장부(177b)와 제2 유지 전극(133b)이 중첩하는 영역의 면적보다 더욱 커질 수 있다. 즉, 제1 유지 커패시터(Ccst_H)의 용량은 제2 유지 커패시터(Ccst_L)의 용량보다 더욱 커질 수 있다.
이와 같이, 도 1의 표시 장치의 A 영역, B 영역, 및 C 영역을 비교하여 보면, 제1 드레인 확장부(177a)와 제1 유지 전극(133a)이 중첩하는 영역의 면적은 A 영역에서 C 영역으로 갈수록 증가될 수 있다. 바꾸어 말하면, 제1 드레인 확장부(177a)와 제1 유지 전극(133a)이 중첩하는 영역의 면적은 게이트 구동부(GD) 방향으로 갈수록 증가할 수 있다.
이에 반하여, 제2 드레인 확장부(177b)와 제2 유지 전극(133b)이 중첩하는 영역의 면적은 A 영역, B 영역, 및 C 영역뿐만 아니라, 제1 기판(111)의 전면 상에서 모두 동일할 수 있다. 즉, 제2 드레인 확장부(177b)와 제2 유지 전극(133b)의 형상은 제1 기판(111)의 전면 상에서 모두 동일할 수 있다.
이에 따라, 제1 드레인 확장부(177a)와 제1 유지 전극(133a)이 중첩하는 영역의 면적과 제2 드레인 확장부(177b)와 제2 유지 전극(133b)이 중첩하는 영역의 면적의 차이는 A 영역에서 C 영역으로 갈수록 커질 수 있다. 바꾸어 말하면, 이에 따라, 제1 드레인 확장부(177a)와 제1 유지 전극(133a)이 중첩하는 영역의 면적과 제2 드레인 확장부(177b)와 제2 유지 전극(133b)이 중첩하는 영역의 면적의 차이는 게이트 구동부(GD) 방향으로 갈수록 커질 수 있다.
일반적으로, 표시 장치에서는 게이트 신호 딜레이 현상이 발생할 수 있다. 구체적으로, 게이트 구동부와 인접한 화소에는 사각 파형의 게이트 신호가 인가되지만, 게이트 구동부와 멀리 떨어져 있는 화소에는 게이트 신호가 딜레이됨으로써, 게이트 신호의 파형이 변하게 된다. 일 예로, 게이트 구동부와 멀리 떨어져 있는 화소에 인가되는 게이트 신호는 일 방향으로 일정만큼 눕게 된다.
이와 같은 게이트 신호의 파형 차이 때문에, 게이트 구동부와 인접한 화소의 최적 공통 전압 및 게이트 구동부와 멀리 떨어져 있는 화소의 최적 공통 전압이 상이하게 된다. 구체적으로, 게이트 구동부와 멀리 떨어져 있는 화소는 게이트 신호 딜레이 현상에 의한 보상 전류 때문에 킥백 전압이 감소되게 된다. 특히, 부극성에서의 킥백 전압 감소량이 크게 된다. 이에 따라, 게이트 구동부와 멀리 떨어져 있는 화소의 최적 공통 전압은 게이트 구동부와 인접한 화소의 최적 공통 전압보다 상대적으로 높게 된다.
한편, 상술하였듯이, 고계조 영상을 표시할 때에는 한 쌍의 부화소가 모두 동작하게 하고, 저계조 영상을 표시할 때에는 한 쌍의 부화소 중 하나만 동작하는 모드에서는 고계조 영상을 표시할 경우를 기준으로 공통 전압을 설정하게 된다. 즉, 공통 전압은 저계조 영상을 표시할 때의 최적 공통 전압보다 낮게 설정될 수 있다.
이와 같이, 공통 전압을 낮게 설정한다면, 설정된 공통 전압은 게이트 구동부와 인접한 화소의 최적 공통 전압에 가깝게 된다. 바꾸어 말하면, 설정된 공통 전압은 게이트 구동부와 멀리 떨어져 있는 화소의 최적 공통 전압과 차이가 나게 된다. 즉, 게이트 구동부와 멀리 떨어져 있는 화소의 휘도는 정극성 및 부극성 간의 비대칭에 의하여 게이트 구동부와 인접한 화소의 휘도보다 상대적으로 높게 된다. 즉, 게이트 구동부와 인접한 화소와 게이트 구동부와 멀리 떨어져 있는 화소 사이에 휘도 차이가 발생하게 된다.
이러한 현상은 본 발명의 일 실시예에 따른 표시 장치에서 더욱 심하게 나타나게 된다. 도 1 내지 도 3을 다시 참조하면, 킥백 전압에 가장 크게 영향을 주는 요소는 기생 커패시터인 Cgs1, Cgs2, 및 Cgs3이다. 이들의 크기를 비교해 보면, Cgs2, Cgs1, 및 Cgs3 순으로 크기가 크다. 즉, 상대적으로 낮은 전압이 인가되는 제2 부화소(Px2)의 킥백 전압(Vkb_L)이 상대적으로 높은 전압이 인가되는 제1 부화소(Px1)의 킥백 전압(Vkb_H)보다 크게 된다. 한편, 고계조 영상을 표시할 경우에는 제1 부화소(Px1) 및 제2 부화소(Px2)가 모두 동작하지만, 저계조 영상을 표시할 경우에는 제1 부화소(Px1)만 동작하기 때문에, 고계조 영상을 표시할 경우의 킥백 전압은 저계조 영상을 표시할 경우의 킥백 전압보다 훨씬 크게 된다. 이때, 고계조 영상을 표시할 경우를 기준으로 공통 전압을 설정하게 되면, 공통 전압이 매우 낮게 설정되어, 게이트 구동부(GD)와 인접한 화소와 게이트 구동부(GD)와 멀리 떨어져 있는 화소 사이의 휘도 차이가 심하게 발생하게 된다.
이에, 본 발명의 일 실시예에 따른 표시 장치는 게이트 구동부(GD) 방향으로 갈수록 제1 드레인 확장부(177a)와 제1 유지 전극(133a)의 중첩 영역의 면적을 증가시킴으로써, 게이트 구동부(GD)와 인접한 영역과 게이트 구동부(GD)와 멀리 떨어져 있는 영역 사이의 킥백 전압의 차이를 감소시켜, 게이트 구동부(GD)와 인접한 영역과 게이트 구동부(GD)와 멀리 떨어져 있는 영역 사이에 휘도 차이가 발생하는 것을 방지할 수 있다. 즉, 게이트 구동부(GD)와 인접한 영역과 게이트 구동부(GD)와 멀리 떨어져 있는 영역 사이의 킥백 전압의 차이를 감소시키면, 게이트 구동부(GD)와 인접한 영역의 최적 공통 전압과 게이트 구동부(GD)와 멀리 떨어져 있는 영역의 최적 공통 전압이 실질적으로 동일하게 되고, 이러한 최적 공통 전압에 맞게 공통 전압을 설정하면, 게이트 구동부(GD)와 인접한 영역과 게이트 구동부(GD)와 멀리 떨어져 있는 영역 사이에 휘도 차이가 발생하는 것을 방지할 수 있다. 특히, 제1 부화소(Px1)의 제1 유지 커패시터(Ccst_H)를 영역별로 조절함으로써, 고계조 영상을 표시할 경우뿐만 아니라, 저계조 영상을 표시할 경우의 영역별 휘도 차이 발생까지 방지할 수 있다.
구체적으로, 도 1의 A 영역과 C 영역을 비교해 보면 하기와 같다. A 영역의 킥백 전압을 Vkb_HA이라고 하고, C 영역의 킥백 전압을 Vkb_HC라고 한다. 또한, A 영역의 제1 유지 커패시터를 Ccst_HA라고 하고, C 영역의 제1 유지 커패시터를 Ccst_HC라고 한다. 또한, 게이트 신호의 변화량을 ΔVg라고 한다. 나머지 변수들을 A 영역 및 C 영역에서 모두 동일하다고 가정하면, A 영역 및 C 영역에서의 킥백 전압(Vkb_HA, Vkb_HC)은 하기와 같다. 단, 하기 식들은 게이트 신호 딜레이 현상을 반영하지 않은 식들이다.
Figure 112013111109416-pat00001
이때, 돌출 확장부(179b)에 의하여 Ccst_HC의 크기가 Ccst_HA의 크기보다 더 커졌기 때문에, 게이트 구동부(GD)와 인접한 C 영역에서의 킥백 전압인 Vkb_HC은 일정만큼 감소하게 된다. 따라서, C 영역에서의 킥백 전압인 Vkb_HC는 게이트 신호 딜레이 현상에 의하여 일정만큼 감소된 A 영역에서의 킥백 전압인 Vkb_HA와 실질적으로 동일하게 된다. 즉, 영역에 따른 킥백 전압의 차이가 감소하게 되고, 이에 따라 영역에 따른 휘도 차이가 감소하게 된다.
이하, 본 발명의 다른 실시예에 따른 표시 장치를 설명하기 위하여 도 11 내지 도 13을 참조한다. 도 11은 본 발명의 다른 실시예에 따른 표시 장치에서 도 1의 A 영역에 대응하는 위치에 배치되는 하나의 화소의 평면도이다. 도 12는 도 11의 표시 장치에서 도 1의 B 영역에 대응하는 위치에 배치되는 하나의 화소의 평면도이다. 도 13은 도 11의 표시 장치에서 도 1의 C 영역에 대응하는 위치에 배치되는 하나의 화소의 평면도이다. 설명의 편의 상, 도 4에 도시된 도면에 나타낸 각 엘리먼트와 실질적으로 동일한 엘리먼트는 동일 부호로 나타내고, 중복 설명을 생략한다.
먼저, 도 11을 참조하면, 도 1의 A 영역에 대응하는 위치에 배치되는 하나의 화소의 기준 전압선(131)은 유지 확장부(135a)를 포함할 수 있다. 유지 확장부(135a)는 제1 부화소 전극(191a)과 일부 중첩할 수 있다. 구체적으로, 유지 확장부(135a)는 제1 부화소 전극(191a)의 양 측의 에지부와 일부 중첩할 수 있다. 이와 같이, 유지 확장부(135a)는 제1 부화소 전극(191a)과 중첩하여 유지 커패시터를 형성할 수 있다. 이러한 유지 커패시터는 제1 유지 커패시터(Ccst_H, 도2 참조)의 일부일 수 있다.
다음으로, 도 12를 참조하면, 도 1의 B 영역에 대응하는 위치에 배치되는 하나의 화소의 유지 확장부(135b)의 길이는 도 11의 유지 확장부(135a)에 비하여 더 증가할 수 있다. 즉, 유지 확장부(135b)와 제1 부화소 전극(191a)이 형성하는 유지 커패시터의 용량이 더 증가할 수 있다.
다음으로, 도 13을 참조하면, 도 1의 C 영역에 대응하는 위치에 배치되는 하나의 화소의 유지 확장부(135c)는 제1 부화소 전극(191a) 양 측뿐만 아니라 상측까지 둘러쌀 수 있다. 즉, 유지 확장부(135c)와 제1 부화소 전극(191a)이 형성하는 유지 커패시터의 용량이 더욱 증가할 수 있다.
이와 같이, 영역별로 제1 유지 커패시터(Ccst_H)의 용량을 변화시킴으로써, 영역별 휘도 차이 발생을 방지할 수 있다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
S: 기판 GD: 게이트 구동부
DD: 데이터 구동부 PR: 화소 영역
GL: 게이트선 DL: 데이터선
RL: 기준 전압선 Px1: 제1 부화소
Px2: 제2 부화소 T1: 제1 박막 트랜지스터
T2: 제2 박막 트랜지스터 T3: 제3 박막 트랜지스터
100: 하부 표시판 111: 제1 기판
121: 게이트선 123a: 제1 게이트 전극
123b: 제2 게이트 전극 123c: 제3 게이트 전극
131: 기준 전압선 133a: 제1 유지 전극
133b: 제2 유지 전극 133c: 기준 전극
135a, 135b, 135c: 유지 확장부 141: 게이트 절연막
151: 반도체층 153a: 제1 반도체 패턴
153b: 제2 반도체 패턴 153c: 제3 반도체 패턴
161: 저항성 접촉 부재
163a, 163b, 163c: 소스 저항성 접촉 부재
165a, 165b, 165c: 드레인 저항성 접촉 부재
171: 데이터선 173a: 제1 소스 전극
173b: 제2 소스 전극 173c: 제3 소스 전극
175a: 제1 드레인 전극 175b: 제2 드레인 전극
175c: 제3 드레인 전극 177a: 제1 드레인 확장부
177b: 제2 드레인 확장부 179a, 179b: 돌출 확장부
181: 보호막 183a: 제1 접촉 구멍
183b: 제2 접촉 구멍 183c: 제3 접촉 구멍
191a: 제1 부화소 전극 191b: 제2 부화소 전극
193: 연결 부재 200: 상부 표시판
211: 제2 기판 221: 공통 전극
300: 액정층 311: 액정 분자

Claims (20)

  1. 제1 기판;
    상기 제1 기판 상에 위치하고, 게이트 구동부와 연결되는 게이트선;
    상기 제1 기판 상에 위치하는 기준 전압선;
    상기 제1 기판 상에 위치하고, 상기 게이트선 및 상기 기준 전압선과 절연되어 교차하는 데이터선;
    상기 게이트선 및 상기 데이터선에 연결되고, 제1 드레인 전극을 포함하는 제1 박막 트랜지스터 및 제2 드레인 전극을 포함하는 제2 박막 트랜지스터;
    상기 게이트선, 상기 기준 전압선, 및 상기 제2 박막 트랜지스터에 연결되는 제3 박막 트랜지스터; 및
    상기 제1 박막 트랜지스터에 연결되는 제1 부화소 전극과 상기 제2 박막 트랜지스터에 연결되는 제2 부화소 전극을 포함하는 화소 전극을 포함하되,
    상기 제1 드레인 전극은 상기 기준 전압선과 중첩하며,
    상기 제1 박막 트랜지스터와 상기 제1 부화소 전극을 포함하는 제1 부화소, 및 상기 제2 박막 트랜지스터, 상기 제3 박막 트랜지스터, 및 상기 제2 부화소 전극을 포함하는 제2 부화소를 각각 포함하는 화소들을 더 포함하며,
    상기 화소들 각각의 상기 제1 드레인 전극과 상기 기준 전압선이 중첩하는 영역의 면적은 상기 제1 기판의 중심부에서 상기 게이트 구동부 방향으로 갈수록 증가하는 표시 장치.
  2. 제 1항에 있어서,
    상기 제2 드레인 전극은 상기 기준 전압선과 중첩하며,
    상기 제1 드레인 전극과 상기 기준 전압선이 중첩하는 영역의 면적은 상기 제2 드레인 전극과 상기 기준 전압선이 중첩하는 영역의 면적보다 크거나 같은 표시 장치.
  3. 제 2항에 있어서,
    상기 화소들 각각의 상기 제2 드레인 전극과 상기 기준 전압선이 중첩하는 영역의 면적은 상기 제1 기판의 전면 상에서 일정한 표시 장치.
  4. 제 1항에 있어서,
    상기 제2 드레인 전극은 상기 기준 전압선과 중첩하며,
    상기 화소들 각각의 상기 제1 드레인 전극과 상기 기준 전압선이 중첩하는 영역의 면적과 상기 제2 드레인 전극과 상기 기준 전압선이 중첩하는 영역의 면적의 차이는 상기 제1 기판의 중심부에서 상기 게이트 구동부 방향으로 갈수록 커지는 표시 장치.
  5. 제 1항에 있어서,
    상기 제1 드레인 전극은 상기 기준 전압선과 중첩하는 제1 드레인 확장부를 포함하고,
    상기 제1 드레인 확장부는 돌출 확장부를 포함하며,
    상기 화소들 각각의 상기 돌출 확장부의 길이는 상기 제1 기판의 중심부에서 상기 게이트 구동부 방향으로 갈수록 증가하는 표시 장치.
  6. 제 5항에 있어서,
    상기 제2 드레인 전극은 상기 기준 전압선과 중첩하는 제2 드레인 확장부를 포함하고,
    상기 화소들 각각의 상기 제2 드레인 확장부의 형상은 상기 제1 기판의 전면 상에서 동일한 표시 장치.
  7. 제 1항에 있어서,
    상기 게이트선 및 상기 기준 전압선은 동일 평면 상에 위치하는 표시 장치.
  8. 제 1항에 있어서,
    상기 제2 박막 트랜지스터의 출력 단자는 상기 제2 부화소 전극과 상기 제3 박막 트랜지스터의 입력 단자에 연결되는 표시 장치.
  9. 제 1항에 있어서,
    상기 제2 부화소 전극에 인가되는 전압은 상기 제1 부화소 전극에 인가되는 전압보다 낮은 표시 장치.
  10. 제 9항에 있어서,
    상기 제2 부화소 전극의 면적은 상기 제1 부화소 전극의 면적보다 크거나 같은 표시 장치.
  11. 제 1항에 있어서,
    상기 제1 부화소 전극 및 상기 제2 부화소 전극은,
    가로 줄기부 및 상기 가로 줄기부와 교차하는 세로 줄기부로 이루어진 십자형 줄기부; 및
    상기 십자형 줄기부로부터 뻗어 나온 복수의 미세 가지부를 포함하는 표시 장치.
  12. 제 1항에 있어서,
    상기 제1 기판과 대향하는 제2 기판; 및
    상기 제1 기판과 상기 제2 기판 사이에 개재되는 액정층을 더 포함하는 표시 장치.
  13. 기판;
    상기 기판 상에 위치하고, 게이트 구동부로부터 게이트 신호가 인가되는 게이트선;
    상기 기판 상에 위치하고, 상기 게이트선과 이격되어 위치하는 기준 전압선;
    상기 기판 상에 위치하고, 데이터 구동부로부터 데이터 신호가 인가되며, 상기 게이트선 및 상기 기준 전압선과 절연되어 교차하는 데이터선;
    상기 게이트선 및 상기 데이터선에 연결되는 제1 박막 트랜지스터 및 제2 박막 트랜지스터;
    상기 게이트선, 상기 기준 전압선, 및 상기 제2 박막 트랜지스터에 연결되는 제3 박막 트랜지스터; 및
    상기 제1 박막 트랜지스터에 연결되는 제1 부화소 전극과 상기 제2 박막 트랜지스터에 연결되는 제2 부화소 전극을 포함하는 화소 전극을 포함하되,
    상기 제1 부화소 전극은 상기 기준 전압선과 중첩하며,
    상기 제1 박막 트랜지스터와 상기 제1 부화소 전극을 포함하는 제1 부화소, 및 상기 제2 박막 트랜지스터, 상기 제3 박막 트랜지스터, 및 상기 제2 부화소 전극을 포함하는 제2 부화소를 각각 포함하는 화소들을 더 포함하며,
    상기 화소들 각각의 상기 제1 부화소 전극과 상기 기준 전압선이 중첩하는 영역의 면적은 상기 기판의 중심부에서 상기 게이트 구동부 방향으로 갈수록 증가하는 표시 장치.
  14. 제 13항에 있어서,
    상기 기준 전압선은 상기 제1 부화소 전극의 에지부와 중첩하는 유지 확장부를 포함하고,
    상기 화소들 각각의 상기 유지 확장부의 길이는 상기 기판의 중심부에서 상기 게이트 구동부 방향으로 갈수록 증가하는 표시 장치.
  15. 기판; 및
    상기 기판 상에 위치하는 복수의 화소들을 포함하되,
    상기 복수의 화소들 각각은 제1 부화소, 및 상기 제1 부화소보다 낮은 전압이 인가되는 제2 부화소를 포함하고,
    제1 부화소는 제1 유지 커패시터를 포함하며,
    상기 제1 유지 커패시터는 상기 제1 부화소의 제1 박막 트랜지스터의 제1 드레인 전극과 기준 전압선의 중첩에 의해 형성되며,
    상기 복수의 화소들 각각의 상기 제1 드레인 전극과 기준 전압선의 중첩 면적은 상기 기판의 중심부에서 상기 기판의 일 에지부로 갈수록 증가하는 표시 장치.
  16. 제 15항에 있어서,
    상기 제1 유지 커패시터의 용량은 상기 기판의 중심부에서 가장 작은 표시 장치.
  17. 제 15항에 있어서,
    상기 제1 유지 커패시터의 용량은 상기 일 에지부와 대향하는 상기 기판의 타 에지부에서 가장 작은 표시 장치.
  18. 제 15항에 있어서,
    상기 제1 부화소 및 상기 제2 부화소에 게이트 신호를 인가하는 게이트 구동부를 더 포함하되,
    상기 게이트 구동부는 상기 기판의 일 에지부 상에 위치하는 표시 장치.
  19. 제 15항에 있어서,
    상기 제2 부화소는 제2 유지 커패시터를 포함하고,
    상기 제1 유지 커패시터의 용량은 상기 제2 유지 커패시터의 용량보다 크거나 같은 표시 장치.
  20. 제 19항에 있어서,
    상기 화소들 각각의 상기 제2 유지 커패시터의 용량은 상기 기판의 전면 상에서 일정한 표시 장치.
KR1020130150010A 2013-12-04 2013-12-04 표시 장치 KR102252044B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130150010A KR102252044B1 (ko) 2013-12-04 2013-12-04 표시 장치
US14/219,433 US9685130B2 (en) 2013-12-04 2014-03-19 Display device
CN201410315944.8A CN104698703B (zh) 2013-12-04 2014-07-03 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130150010A KR102252044B1 (ko) 2013-12-04 2013-12-04 표시 장치

Publications (2)

Publication Number Publication Date
KR20150065002A KR20150065002A (ko) 2015-06-12
KR102252044B1 true KR102252044B1 (ko) 2021-05-17

Family

ID=53265817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130150010A KR102252044B1 (ko) 2013-12-04 2013-12-04 표시 장치

Country Status (3)

Country Link
US (1) US9685130B2 (ko)
KR (1) KR102252044B1 (ko)
CN (1) CN104698703B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103969875B (zh) * 2014-05-04 2016-06-29 京东方科技集团股份有限公司 显示基板及其制作方法、掩膜板、掩膜板组
JP2017003730A (ja) * 2015-06-09 2017-01-05 株式会社ジャパンディスプレイ 液晶表示装置
KR102596951B1 (ko) * 2016-09-30 2023-11-01 삼성디스플레이 주식회사 액정 표시 장치
KR20180063937A (ko) * 2016-12-02 2018-06-14 삼성디스플레이 주식회사 표시 패널 및 이를 리페어하기 위한 방법
CN108227325B (zh) * 2018-01-25 2021-07-09 上海天马微电子有限公司 液晶显示面板与显示装置
CN108563080B (zh) 2018-04-25 2021-02-09 京东方科技集团股份有限公司 一种像素结构及像素控制方法、阵列基板和显示装置
KR102530472B1 (ko) * 2018-09-18 2023-05-09 삼성디스플레이 주식회사 표시 장치
KR102653472B1 (ko) * 2018-09-28 2024-04-01 삼성디스플레이 주식회사 표시 장치
KR102567013B1 (ko) * 2018-10-17 2023-08-14 삼성디스플레이 주식회사 액정 표시 장치
CN113805395A (zh) * 2021-09-29 2021-12-17 Tcl华星光电技术有限公司 阵列基板和显示面板
CN115202118B (zh) * 2022-07-29 2023-06-23 惠科股份有限公司 显示面板、显示面板的制作方法及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130088418A1 (en) * 2011-10-06 2013-04-11 Lg Display Co., Ltd. Stereoscopic image display

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590752B1 (ko) 1999-02-24 2006-06-15 삼성전자주식회사 액정표시장치
KR100764290B1 (ko) 2001-05-31 2007-10-05 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치
KR100895307B1 (ko) * 2002-09-27 2009-05-07 삼성전자주식회사 복수의 부화소로 이루어진 화소를 구비한 액정 표시 장치
KR100492730B1 (ko) * 2002-12-30 2005-06-07 엘지.필립스 엘시디 주식회사 배선수를 최소화한 쿼드 타입 액정표시장치
US7612749B2 (en) * 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
KR100603401B1 (ko) * 2004-11-22 2006-07-20 삼성에스디아이 주식회사 능동 구동형 유기 발광 다이오드 디스플레이 장치 및 이를구비한 모바일 기기
KR101188601B1 (ko) * 2005-04-13 2012-10-08 삼성디스플레이 주식회사 액정 표시 장치
KR101160831B1 (ko) * 2005-06-01 2012-06-28 삼성전자주식회사 액정 표시 장치
US7583354B2 (en) * 2005-12-26 2009-09-01 Sharp Kabushiki Kaisha Active matrix substrate, display device, television receiver, and method for repairing defects of active matrix substrate
KR20070077350A (ko) * 2006-01-23 2007-07-26 삼성전자주식회사 액정 표시 장치
KR20080053710A (ko) * 2006-12-11 2008-06-16 삼성전자주식회사 박막 트랜지스터 표시판
JP4337897B2 (ja) * 2007-03-22 2009-09-30 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP2008304684A (ja) 2007-06-07 2008-12-18 Hitachi Displays Ltd 表示装置
TWI372932B (en) 2008-06-20 2012-09-21 Chimei Innolux Corp Liquid crystal display and thin film transistor array substrate thereof
US9285909B2 (en) * 2010-04-09 2016-03-15 Apple Inc. Equalizing parasitic capacitance effects in touch screens
KR101178913B1 (ko) 2010-06-25 2012-09-03 삼성디스플레이 주식회사 액정표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130088418A1 (en) * 2011-10-06 2013-04-11 Lg Display Co., Ltd. Stereoscopic image display

Also Published As

Publication number Publication date
US20150154932A1 (en) 2015-06-04
CN104698703B (zh) 2019-08-20
US9685130B2 (en) 2017-06-20
KR20150065002A (ko) 2015-06-12
CN104698703A (zh) 2015-06-10

Similar Documents

Publication Publication Date Title
KR102252044B1 (ko) 표시 장치
US10520781B2 (en) Liquid crystal display
US8427621B2 (en) Liquid crystal display
KR101133761B1 (ko) 액정 표시 장치
JP5943552B2 (ja) 液晶表示装置
KR101817791B1 (ko) 액정 표시 장치
KR101471550B1 (ko) 표시판 및 이를 포함하는 액정 표시 장치 및 그 제조 방법
US9400408B2 (en) Liquid crystal display
KR101991371B1 (ko) 액정 표시 장치
KR20130034700A (ko) 액정 표시 장치
US8441589B2 (en) Pixel array structure
JP2005055896A (ja) 薄膜トランジスタ表示板
US8982023B2 (en) Array substrate and display device having the same
KR20070059558A (ko) 액정 표시 장치
US9625780B2 (en) Liquid crystal display
US20150185534A1 (en) Liquid crystal display
US9786237B2 (en) Liquid crystal display
KR20080051852A (ko) 액정 표시 장치
US20120019757A1 (en) Liquid crystal display device
KR102401608B1 (ko) 액정 표시 장치
KR20070101549A (ko) 액정 표시 장치
JP5486850B2 (ja) 表示板およびこれを含む液晶表示装置およびその製造方法
KR20070016412A (ko) 액정 표시 장치
KR20160092151A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant