KR102232796B1 - 플라즈마 에칭 작업용 기판 지지부 - Google Patents
플라즈마 에칭 작업용 기판 지지부 Download PDFInfo
- Publication number
- KR102232796B1 KR102232796B1 KR1020157028684A KR20157028684A KR102232796B1 KR 102232796 B1 KR102232796 B1 KR 102232796B1 KR 1020157028684 A KR1020157028684 A KR 1020157028684A KR 20157028684 A KR20157028684 A KR 20157028684A KR 102232796 B1 KR102232796 B1 KR 102232796B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate support
- conductive plate
- substrate
- top surface
- dielectric
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 148
- 238000000034 method Methods 0.000 claims abstract description 70
- 239000012212 insulator Substances 0.000 claims abstract description 34
- 230000008569 process Effects 0.000 claims description 48
- 239000007789 gas Substances 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 239000010453 quartz Substances 0.000 claims description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 239000000919 ceramic Substances 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims 6
- 239000000377 silicon dioxide Substances 0.000 claims 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 229910052786 argon Inorganic materials 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000006698 induction Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000356 contaminant Substances 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32715—Workpiece holder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67103—Apparatus for thermal treatment mainly by conduction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/334—Etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Plasma Technology (AREA)
Abstract
기판들을 프로세싱하는 방법들 및 장치가 본원에 개시된다. 일부 실시예들에서, 프로세싱 챔버 내의 기판을 지지하기 위한 기판 지지부는 유전성 절연체 판, 유전성 절연체 판에 지지되는 전도성 판으로서, 이 전도성 판은 정상 표면과 바닥 표면 사이의 두께를 규정하는 정상 표면 및 바닥 표면을 포함하며, 전도성 판의 에지 부분은 방사상 외측 방향으로 테이퍼지는, 전도성 판, 및 전도성 판의 정상 표면 상에 배치되는 기판 지지 표면을 포함하는 유전체 판을 포함한다.
Description
[0001] 본 발명의 실시예들은 일반적으로 반도체 기판 프로세싱에 관한 것이다.
[0002] 반도체 기판의 프로세싱에서, 기판 또는 기판에 도포되는 층 상의 오염물들의 존재는 이후의 프로세스들 또는 마무리된 반도체 장치의 성능에 부정적인 영향을 미칠 수 있다. 오염물들은 기판에 도포되는 금속들의 바람직하지 않은 산화물들 또는 에칭 프로세스들로부터의 마스크 잔여물과 같은, 프로세스들로부터의 잔여물을 포함할 수 있다.
[0003] 오염물들을 제거하기 위해, 기판 프로세싱은 비선택적인 에칭 프로세스, 예컨대 아르곤과 같은 불활성 가스의 이온화된 형태를 사용하는 에칭을 포함할 수 있다. 에칭 프로세스는 챔버에서 일어날 수 있고 챔버 내에서 불활성 가스의 플라즈마가 기판 지지부에 지지되는 기판 위에 형성된다. 일부 경우들에서 기판 지지부는 기판을 향하여 아르곤 분자들을 끌어당기기 위해 편향 무선 주파수(RF) 소스에 커플링된다.
[0004] 발명자들은 에칭 과정들에서, 에칭 속도의 불균일성들이 기판의 에지에서 발생하는 것을 관찰하였다. 일부 프로세싱 조건들 하에서, 관찰된 불균일성들은 상당하고 프로세싱될 기판에 부정적인 영향을 미칠 수 있다.
[0005] 따라서, 발명자들은 플라즈마 에칭 프로세스들 동안 개선된 에칭 속도 균일성을 촉진시킬 수 있는 기판 지지부들의 실시예들을 창안하였다.
[0006] 본원에 기판들을 프로세싱하는 방법들 및 장치가 개시된다. 일부 실시예들에서, 프로세싱 챔버 내의 기판을 지지하기 위한 기판 지지부는 유전성 절연체 판; 상기 유전성 절연체 판에 지지되는 전도성 판으로서, 이 전도성 판은 정상 표면과 바닥 표면 사이의 두께를 규정하는 정상 표면 및 바닥 표면을 포함하며, 전도성 판의 에지 부분은 방사상 외측 방향으로 테이퍼지는, 전도성 판; 및 전도성 판의 정상 표면 상에 배치되는 기판 지지 표면을 포함하는 유전체 판을 포함한다.
[0007] 일부 실시예들에서, 기판 프로세싱 장치는 내부 프로세싱 용적부를 갖는 프로세싱 챔버; RF 에너지를 프로세싱 용적부에 커플링하기 위해 프로세스 챔버에 근접하게 배치되는 무선 주파수(RF) 코일; 편향 RF 소스; 및 프로세싱 용적부 내에 배치되는 본원에 개시된 임의의 실시예들에 설명된 바와 같은 기판 지지부를 포함하여, 여기서 전도성 판은 편향 RF 소스에 커플링된다.
[0008] 일부 실시예들에서, 프로세싱 챔버 내의 기판을 지지하기 위한 기판 지지부는 석영 유전성 절연체 판; 석영 유전성 절연체 판에 지지되는 티타늄 전도성 판으로서, 이 전도성 판은 정상 표면과 바닥 표면 사이의 두께를 규정하는 정상 표면 및 바닥 표면을 포함하며, 두께는 전도성 판의 에지 부분을 따라 방사상 외측 방향으로 테이퍼지는, 티타늄 전도성 판; 및 기판 지지 표면에 대응하는 내부 벽을 갖는 상승된 립(lip)을 포함하는 전도성 판의 정상 표면 상에 배치되는 석영 또는 세라믹 유전체 판을 포함하며; 여기서 석영 유전성 절연체 판은 그의 정상 표면에 형성되는 리세스를 포함하고, 리세스는 전도성 판을 수용하고 적어도 바닥 표면 일부 및 일부 측벽과의 접촉을 유지하도록 구성된다.
[0009] 본 발명의 다른 그리고 추가의 실시예들이 이하에 설명된다.
[0010] 상기에 간략하게 요약되고 이하에 더욱 상세하게 논의될 본 발명의 실시예들은 첨부된 도면들에 묘사된 본 발명의 예시적인 실시예들을 참조하여 이해될 수 있다. 하지만, 첨부된 도면들은 본 발명이 다른 동일하게 유효한 실시예들을 인정할 수 있기 때문에, 본 발명의 단지 통상적인 실시예들을 예시하고 따라서 그의 범주의 제한으로서 고려되지 않아야 함에 주의해야 한다.
[0011] 도 1은 본 발명의 일부 실시예들에 따른 기판 지지부의 개략적인 측단면도를 묘사한다.
[0012] 도 2는 본 출원의 일부 실시예들에 따른 프로세싱 챔버 내의 기판 지지부의 개략적인 예시를 묘사한다.
[0013] 이해를 용이하게 하기 위해, 동일한 참조 부호들이 가능하다면 도면들에 공통인 동일한 요소들을 나타내기 위해 사용되었다. 도면들은 축척대로 그려지지 않았고 명료함을 위해 단순화될 수 있다. 일 실시예의 요소들 및 특징들은 추가의 인용 없이 다른 실시예들에 유익하게 포함될 수 있는 것이 고려된다.
[0011] 도 1은 본 발명의 일부 실시예들에 따른 기판 지지부의 개략적인 측단면도를 묘사한다.
[0012] 도 2는 본 출원의 일부 실시예들에 따른 프로세싱 챔버 내의 기판 지지부의 개략적인 예시를 묘사한다.
[0013] 이해를 용이하게 하기 위해, 동일한 참조 부호들이 가능하다면 도면들에 공통인 동일한 요소들을 나타내기 위해 사용되었다. 도면들은 축척대로 그려지지 않았고 명료함을 위해 단순화될 수 있다. 일 실시예의 요소들 및 특징들은 추가의 인용 없이 다른 실시예들에 유익하게 포함될 수 있는 것이 고려된다.
[0014] 기판들을 프로세싱하는 방법들 및 장치가 본원에 개시된다. 더 구체적으로는, 에칭될 기판의 에지에 근접하여 프로세스 균일성에 유익하게 영향을 미칠 수 있는(예컨대, 에지 효과들) 기판 지지부들의 실시예들이 본원에서 제공된다. 에지 효과에 유익하게 영향을 미침으로써, 본 발명의 실시예들은 기판 전반에 걸쳐 더 균일한 에칭 프로세스를 제공할 수 있다.
[0015] 본 발명의 범주를 제한하려는 것은 아니지만, 본원에 개시된 본 발명의 장치는 플라즈마 에칭 프로세스를 수행하도록 구성되는 프로세스 챔버들, 예컨대 아르곤 스퍼터링(sputtering) 성능들에 의한 예비 세정 챔버들에서 특히 유리할 수 있다. 적절한 플라즈마 에칭 프로세스 챔버들의 예들은 캘리포니아, 산타 클라라 소재의 Applied Materials, Inc. 로부터 상업적으로 이용 가능한 임의의 프로세싱 챔버들의 PC-XT®라인, 또는 예비 세정 챔버들의 Preclean Ⅱ 라인을 포함한다. Applied Materials, Inc. 또는 다른 제작자들로부터의 다른 프로세싱 챔버들이 본원에 개시된 본 발명의 장치로부터 또한 유익할 수 있다.
[0016] 도 1은 본 발명의 일부 실시예들에 따른 기판 지지부(100)의 개략적인 측단면도이다. 본 발명의 기판 지지부는 석영 또는 세라믹과 같은 비제한적인 예들을 포함하는 하나 또는 그 초과의 프로세스 호환 가능 재료들을 포함할 수 있는 유전성 절연체(102)(예컨대, 유전성 절연체 판)를 포함한다.
[0017] 유전성 절연체(102)는 적어도 기판 지지부(100)에 지지될 기판만큼 큰 크기를 갖고 정상 표면(106) 및 바닥 표면(103)을 갖는다. 일부 실시예들에서, 유전성 절연체(102)는 이 유전성 절연체(102)의 정상 표면(106)에 형성되는 중앙에 위치된 리세스(104)를 포함할 수 있다. 리세스(104)는 (이하에 더 상세히 논의될)전도성 판(108)을 수용하고 이 전도성 판(108)의 적어도 일부와의 접촉을 유지하도록 구성된다. 유전성 절연체(102)는 수직 변위 또는 회전하여, 또는 수직 변위 및 회전 양자로 지지 샤프트(140)에 지지될 수 있다.
[0018] 전도성 판(108)은 정상 에지(112)를 갖는 정상 표면(110)과 바닥 에지(116)를 갖는 바닥 표면(114)을 가지며 이들은 정상 표면(110)과 바닥 표면(114) 사이의 두께(T)를 규정한다. 전도성 판(108)은 페이퍼진 에지 부분을 가질 수 있다. 즉, 두께(T)는 전도성 판(108)의 에지에 가까운 반경의 부분을 따라 방사상 외측 방향으로 감소한다. 도 1에 예시된 비제한적인 실시예에서, 전도성 판(108)의 에지 부분에, 일반적으로 상방으로 경사진 측벽(118)은 정상 에지(112)와 바닥 에지(116)를 하나 또는 그 초과의 직선 또는 곡선 세그먼트들에 연결한다. 테이퍼진 에지는 도 1에 예시된 바와 같이 연속적이거나 또는 부분적으로 연속적인 천이부일 수 있거나, 이는 바닥 에지(116)로부터 정상 에지(112)까지 하나 또는 그 초과의 단차부들을 갖는 단차식 천이부일 수 있다. 곡선 세그먼트들을 포함하는 실시예들에서, 세그먼트들의 곡률은 오목하거나 볼록할 수 있고, 오목하고 볼록한 세그먼트들의 조합일 수 있다.
[0019] 도 1에 예시된 비제한적인 실시예에서, 측벽(118)은 2 개의 세그먼트들을 포함한다. 제 1 측벽 세그먼트(118a)는 약 15도 내지 약 75, 예컨대 약 45도의 각도로 바닥 에지(116)로부터 정상 에지(112)를 향하여 기울어진다. 제 2 측벽 세그먼트(118b)는 바닥 에지(116)에 대향하는 제 1 측벽 세그먼트(118a)의 단부를 정상 에지(112)에 연결한다. 제 2 측벽 세그먼트(118b), 그리고 사용된다면 부가적인 세그먼트들(도시되지 않음)이 제 1 측벽 세그먼트(118a)와 동일한 각도로 연장할 수 있거나, 예시된 바와 같이 상이한 각도로 연장할 수 있다. 예컨대, 일부 실시예들에서, 제 2 측벽 세그먼트(118b) 또는 정상 표면(110)에 인접한 최종 측벽 세그먼트는 정상 표면(110)에 실질적으로 수직으로 연장할 수 있다.
[0020] 일부 실시예들에서, 유전성 절연체(102)의 정상 표면(106)에 형성되는 리세스(104)는 전도성 판(108)의 바닥 표면(114)과 대응하도록(예컨대, 정합하도록) 구성된다. 도 1에 예시된 비제한적인 실시예에서, 리세스(104)는 정상 표면(110)이 유전성 절연체(102)의 정상 표면(106)의 일부와 동일 평면, 실질적으로 동일 평면이도록 전도성 판(108)을 동축으로 수용하도록 구성된다. 다른 실시예들에서, 정상 표면(110)은 정상 표면(106) 위 또는 아래에 배치될 수 있다.
[0021] 전도성 판(108)은 티타늄 또는 알루미늄과 같은 금속성 재료들, 또는 도핑된(doped) 세라믹과 같은 비제한적인 예들을 포함하는, 적어도 RF 에너지에 대하여 전도성인 재료들로 형성될 수 있다. 일부 실시예들에서, 전도성 판(108)은 RF 도관(111)을 통하여 RF 편향 소스(예컨대, 전력원(109))에 커플링될 수 있다.
[0022] 일부 실시예들에서, 유전체 판(120)은 전도성 판(108)의 정상 표면(110)에 배치된다. 유전체 판(120)은 유전성 절연체(102)와 유사한 재료들로 제작될 수 있다. 유전체 판(120)의 외부 주변은 전도성 판(108)의 주변을 넘어서 연장할 수 있고 유전성 절연체(102)의 정상 표면(106)의 일부에 놓일 수 있다. 일부 실시예들에서, 유전체 판(120)은 유전성 절연체(102)의 방사상의 경계들, 예컨대 최외부 에지(122)를 넘어서 연장할 수 있다.
[0023] 일부 실시예들에 따르면, 유전체 판(120)은 기판 지지 표면(128)을 형성하는 내부 벽(126)을 갖는 상승된 립(124)을 포함한다. 기판 지지 표면은 내부 벽(126) 내에 기판, 예컨대 200 ㎜, 300 ㎜, 또는 450 ㎜ 직경의 반도체 기판을 지지하도록 구성된다. 일부 실시예들에서, 유전체 판이 전도성 판(108)의 정상 표면(110)에 배치될 때, 전도성 판(108)의 테이퍼진 에지 부분은 기판 지지 표면(128)을 넘어서 연장한다.
[0024] 유전체 판(120)은 전도성 판(108)을 통하여 적어도 부분적으로 형성되는 제 2 위치지정 홀(locating hole)(132)과 동축으로 정렬되는 제 1 위치지정 홀(130)을 포함할 수 있다. 제 1 위치지정 장치, 예컨대 제 1 위치지정 핀(136)은 핀이 기판 지지 표면(128)에서 또는 그 아래에서 유전체 판 내에 놓이도록 유전체 판(120)을 통과할 수 있고, 제 1 위치지정 핀(136)은 전도성 판(108)에 대하여 적어도 각도적으로 유전체 판(120)을 위치시키기 위해 전도성 판(108)을 부분적으로 통과한다. 제 3 위치지정 홀(134)이 제 1 위치지정 홀(130)과 동축으로 정렬된 유전성 절연체(102)를 통하여 적어도 부분적으로 형성될 수 있다. 제 2 위치지정 장치, 예컨대 제 2 위치지정 핀(137)은 유전성 절연체(102)를 통과할 수 있고 유전성 절연체(102)에 대하여 전도성 판(108)을 적어도 각도적으로 위치시키기 위해 제 2 위치지정 홀(132) 안으로 부분적으로 연장할 수 있다.
[0025] 제 1, 제 2, 및 제 3 위치지정 홀(130, 132 및 134)들은 기판 지지부의 구성요소들을 위치시키기 위해 동축으로 정렬될 필요는 없다. 정렬을 위해, 인접한 요소들, 예컨대 유전체 판(120) 및 전도성 판(108)은 제 1 위치지정 핀(136)을 수용하기 위한 하나 또는 그 초과의 축방향으로 정렬된 홀들을 가질 수 있다. 유사하게, 전도성 판(108) 및 유전성 절연체(102)는 제 2 위치지정 핀(137)을 수용하기 위한 하나 또는 그 초과의 축방향으로 정렬된 홀들을 가질 수 있다. 함께 사용될 때, 위치지정 홀들 및 위치지정 핀들은 유전성 절연체(102), 전도성 판(108) 및 절연체 판(120)에 대하여 적어도 방사상의 정렬을 제공할 수 있다.
[0026] 발명자들은 상기 설명된 바와 같이 전도성 판(108)의 정상 표면에 위치되고 구성되는 유전체 판이 유리하게는 플라즈마의 형성에 영향을 미치고 기판의 에지에서의 에칭 속도 균일성에 유익한 효과를 갖는 것을 관찰하였다. 발명자들은 기판 지지 표면(128)을 넘어서 연장하는 테이퍼진 에지를 갖는 전도성 판(108)이 에지 효과들의 중요성을 감소시킬 수 있는 것을 관찰하였다. 이론에 얽매임이 없이, 발명자들은 유전체 판(120)이 아래의 전도성 판(108)의 에지들의 반대편으로의 전기장의 확산 또는 확장을 통하여 플라즈마의 균일성을 개선하는 것으로 여긴다.
[0027] 기판 지지부는, 기판 지지부(100)에 배치될 때 원하는 온도로 기판을 가열하기 위해 히터(150)를 포함할 수 있다. 히터(150)는 기판 온도에 대한 제어를 제공하기에 적절한 임의의 타입의 히터일 수 있다. 예컨대, 히터(150)는 저항 히터일 수 있다. 이러한 실시예들에서, 히터(150)는 이 히터(150)의 작동을 용이하게 하기 위해 히터(150)에 전력을 제공하도록 구성되는 전력원(152)에 커플링될 수 있다. 일부 실시예들에서, 히터(150)는 기판 지지부(100)의 유전성 절연체(102), 전도성 판(108) 및 유전체 판(120) 중 하나 또는 그 초과 내에 매립될 수 있다. 히터(150)는 또한 유전성 절연체(102)과 전도성 판(108)의 경계면에, 또는 전도성 판(108)과 유전체 판(120)의 경계면에 위치될 수 있다. 대안적으로, 또는 조합적으로, 일부 실시예들에서, 히터(150)는 기판 지지부(100)의 표면 위에 또는 그 근처에 배치될 수 있다. 히터(150)의 개수 및 배열은 기판(216)의 온도에 대한 부가적인 제어를 제공하기 위해 변할 수 있다(도 2 참조). 예컨대, 하나 초과의 히터가 이용되는 실시예들에서, 히터들은 기판(216) 전반에 걸친 온도에 대한 제어를 용이하게 하기 위해 복수의 영역들에 배열될 수 있고, 따라서 증가된 온도 제어를 제공한다.
[0028] 발명자들은 일부 현재의 기판 지지부들의 통상적인 에지 효과들이 기판 에지에서의 기판 프로세싱에 부정적으로 영향을 미치는 것을 관찰하였다. 일반적으로, 예비 세정 프로세스들 또는 다른 에칭들 또는 스퍼터링 에칭 프로세스들 동안, 기판 에지가 기판의 다른 부분들보다 더 적극적으로 에칭되는 에칭 속도의 불균일성을 야기하는 에지 효과들이 관찰되었다.
[0029] 일부 프로세스 조건들 하에서, 그리고 일부 기판들에 대하여, 기판의 에지에서의 증가된 에칭 속도는 제작 우려들을 야기하기에는 충분하지 않다. 하지만, 일부 프로세스들에서, 예컨대 편향 무선 주파수(RF) 에너지 소스를 사용하는 프로세스들에서, 불균일성은 용인될 수 없고 현재의 기술들은 그 조건을 적절하게 교정할 수 없다. 전도성 판에 약 500 W 내지 약 1 ㎾의 편향 RF 전력이 공급되는 특정 하드웨어 구성들을 사용하는 높은 편향 프로세스들과 같은 일부 프로세스들에서, 기판 에지에서의 에지 효과는 프로세스 불균일성에 의한 제작 문제들을 야기하기에 충분하다. 다른 하드웨어 구성들에서의 다른 상황들에서, 편향 파워가 시스템 용량의 약 50%를 초과할 때 높은 편향 조건이 존재할 수 있다. 다른 실시예들에서, 높은 편향이 상이한 특징들을 가질 수 있지만, 모든 경우들에서, 기판 지지부에 가해지는 편향 파워가 다른 프로세싱 고려사항들에 대하여 바람직한 레벨로 증가할 때, 기판 에지에서의 불균일성은 문제가 된다.
[0030] 높은 편향의 경우들에서, 바람직하지 않은 불균일성 조건은 기판으로부터 제조되는 반도체들의 수율에 영향을 주기에 충분한 양으로 에지에 존재한다. 불균일성은 상업화에서 용인될 수 없고 현재의 장비를 사용하여 용인 가능한 레벨로 적절하게 제어될 수 없다.
[0031] 본원에 개시된 본 발명의 기판 지지부는 통상적인 기판 지지부들에서 나타난 기판의 에지에서의 더 높은 에칭 속도를 바람직하게 수정할 수 있다. 시험 결과들은, 심지어 높은 편향 조건들 하에서라도, 본 발명의 기판 지지부가 에지 효과에 의해 야기되는 에칭 불균일성을 용인 가능한 레벨로 감소시킬 수 있다는 것을 보여주었다. 일부 에칭 균일성 시험들에서의 결과들은 현재의 기판 지지부들을 사용하여 유사한 조건들 하에서 프로세싱된 기판들과 비교할 때 제거된 또는 에칭된 재료의 균일성의 개선들을 보여주었다.
[0032] 발명자들은 일부 시험들에서 본 발명의 기판 지지부가 균일한, 하지만 더 낮은 에칭 속도로 제조되는 것에 주목했다. 즉, 에칭 속도는 현재 기판 지지부들을 사용하여 유사한 조건들 하에서 프로세싱된 유사한 기판들보다 정해진 기간 내에 더 적은 양의 재료가 제거됨에 따라 기판 전반에 걸쳐 더 균일하였다. 본 발명의 기판 지지부를 사용하여 관찰된 에칭 속도는 기판 전반에 걸쳐 균일하거나, 또는 실질적으로 균일하였다. 더 낮은 에칭 속도는 에칭 프로세스의 제어성을 유익하게 개선하는 것을 보여주었다.
[0033] 도 2는 본 발명의 일부 실시예들에 따른 기판 프로세싱 시스템을 묘사한다. 다른 구성들의 다른 프로세스 챔버들이 본원에 제공되는 기술들에 따라 또한 수정될 수 있다.
[0034] 일반적으로, 기판 프로세싱 시스템(200)은 제 1 용적부(203) 및 제 2 용적부(205)를 갖는 프로세스 챔버(202)를 포함한다. 제 1 용적부(203)는 플라즈마(207)가 수용되는(예컨대, 유도되는 또는 형성되는) 프로세스 챔버(202)의 일부를 포함할 수 있다. 제 2 용적부(205)는 기판이 플라즈마(207)로부터의 반응물들에 의해 프로세싱되는 프로세스 챔버(202)의 일부를 포함할 수 있다. 예컨대, 기판 지지부(100)는 프로세스 챔버(202)의 제 2 용적부(205) 내에 배치될 수 있다.
[0035] 기판 프로세싱 시스템(200)은 제 1 용적부에 플라즈마(207)를 형성하는데 이용될 수 있는 하나 또는 그 초과의 프로세스 가스들을 제공하기 위해 프로세스 챔버에 커플링되는 가스 입구(206)를 포함할 수 있다. 가스 배기부(208)는 프로세스 챔버(202)에, 예컨대 제 2 용적부(205)를 포함하는 프로세스 챔버(202)의 더 낮은 부분에 커플링될 수 있다. 일부 실시예들에서, RF 전력원(210)이 프로세스 챔버(202) 내에 플라즈마(207)를 발생하기 위해 유도 코일(212)에 커플링될 수 있다. 대안적으로는, 플라즈마는 예컨대 원격 플라즈마 소스 등에 의해 원격으로 발생될 수 있고, 프로세스 챔버의 제 1 용적부(203) 안으로 유동될 수 있다(도시되지 않음). 일부 실시예들에서, 전력원(109)은 기판 지지부(100)의 표면에 존재하는 기판(216)으로의 이온 플럭스(ion flux)를 제어하기 위해 기판 지지부(100)에 커플링될 수 있다. 기판 프로세싱 시스템(200)은, 예컨대 기판(216) 상에 작업들을 수행하기 위해 기판 프로세싱 시스템(200)의 하나 또는 그 초과의 구성요소들을 제어하기 위한 제어기(220)를 포함할 수 있다. 다른 그리고 추가의 구성요소들 및 기판 프로세싱 시스템(200)이 이하에서 논의된다.
[0036] 프로세스 챔버(202)는 벽(230)들, 바닥부(232) 및 정상부(234)를 포함한다. 유전체 리드(236)가 정상부(234) 아래에 그리고 프로세스 키트(kit)(228) 위에 배치될 수 있고, 프로세스 키트(228)는 프로세스 챔버(202)에 커플링된다. 유전체 리드(236)는 도 2에 예시된 바와 같이 돔 형상일 수 있다. 유전체 리드(236)는 유리 또는 석영과 같은 유전체 재료들로 만들어질 수 있고, 통상적으로 특정 개수의 기판들이 기판 프로세싱 시스템(200)에서 프로세싱된 후에 교체될 수 있는 교체 가능한 부품이다. 유도 코일(212)은 유전체 리드(236) 주위에 배치될 수 있고 제 1 용적부(203)에 플라즈마(207)를 형성하기 위해 제 1 용적부(203)에 RF 전력을 유도 결합하도록 RF 전력원(210)에 커플링될 수 있다. 유도 코일(212)에 대안적으로 또는 이와 조합하여, 원격 플라즈마 소스(도시되지 않음)가 제 1 용적부(203)에 플라즈마(207)를 형성하기 위해 또는 제 1 용적부(203)에 플라즈마(207)를 제공하기 위해 사용될 수 있다.
[0037] 프로세스 키트(228)는 프로세스 챔버(202)의 벽(230)에 놓이도록 구성되는 외부 에지(240)를 갖는, 플랜지와 같은 링(238)을 포함할 수 있다. 예컨대, 도 2에 도시된 바와 같이, 링(238)의 외부 에지(240)는 벽(230)에 놓일 수 있고 유전체 리드(236)를 가질 수 있으며 정상부(234)는 링(238) 위에 놓인다. 하지만, 도 2에 예시된 실시예들은 단지 예시적이며, 다른 실시예들이 가능하다. 예컨대, 링(238)은 벽(230) 등으로부터 내측으로 연장하는 립과 같은 챔버의 내부 피쳐(도시되지 않음)에 놓이도록 구성될 수 있다. 링(238)은 내부 에지(242)를 더 포함할 수 있다.
[0038] 프로세스 키트(228)는 링(238)의 내부 에지(242)로부터 하방으로 연장하는 본체(244)를 포함할 수 있다. 본체(244)는 기판 지지부(100) 위에 개구(248)를 형성하는 측벽(246)들을 포함할 수 있다. 예컨대, 도 2에 예시된 바와 같이, 개구(248)의 직경은 기판 지지부(100)의 직경을 초과할 수 있다. 예컨대, 기판 지지부(100)와 본체(244)의 측벽(246)들 사이에 형성되는 갭(250)은 가스 배기부(208)로 배기될 프로세스 가스들, 부산물들 및 다른 재료들을 위한 유동 경로로서 이용될 수 있다.
[0039] 프로세스 키트(228)는 기판 프로세싱 시스템(200)에서 진행되는 프로세스들과 호환 가능한 임의의 적절한 재료들을 포함할 수 있다. 프로세스 키트(228)의 구성요소들은 제 1 용적부(203) 및 제 2 용적부(205)를 형성하는데 기여할 수 있다. 예컨대, 제 1 용적부(203)는 적어도 링(238) 그리고 유전체 리드(236)에 의해 형성될 수 있다. 예컨대, 도 2에 예시된 바와 같은, 일부 실시예들에서, 제 1 용적부(203)는 본체(244)의 측벽(246)들에 의해 또한 형성될 수 있다. 예컨대, 제 2 용적부(205)는 본체(244) 및 기판 지지부(100)에 의해 형성될 수 있다.
[0040] 가스 입구(206)는 프로세싱 가스 공급부(218)에 연결되고 프로세싱 동안 프로세싱 가스를 기판 프로세싱 시스템(200) 안으로 유입한다. 예시된 바와 같이, 가스 입구(206)는 유전체 리드(236)를 통하여 제 1 용적부(203)에 커플링된다. 하지만, 가스 입구(206)는 임의의 적절한 위치에서 제 1 용적부(203)에 커플링될 수 있다. 가스 배기부(208)는 서보 제어 스로틀 밸브(252) 및 진공 펌프(254)를 포함할 수 있다. 진공 펌프(254)는 프로세싱에 앞서 기판 프로세싱 시스템(200)을 비운다. 프로세싱 동안, 진공 펌프(254) 및 서보 제어 스로틀 밸브(252)는 기판 프로세싱 시스템(200) 내에 바람직한 압력을 유지한다. 히터(150)가 기판(216)을 바람직한 온도로 가열하기 위해 제공된다. 히터(150)는 이 히터(150)의 작동을 용이하게 하기 위해 히터(150)에 전력을 제공하도록 구성되는 전력원(264)에 커플링된다.
[0041] 제어기(220)가 중앙 처리 장치(CPU)(222), 메모리(224) 및 CPU(222)를 위한 지원 회로(226)들을 포함하고 기판 프로세싱 시스템(200)의 구성요소들에 대한 제어를 용이하게 하며, 그리하여 기판 프로세싱 시스템(200) 내에서의 기판의 프로세싱 방법들에 대한 제어를 용이하게 한다. 제어기(220)는 다양한 챔버들 및 서브 프로세서들을 제어하기 위한 산업 세팅에서 사용될 수 있는 임의의 형태의 범용 컴퓨터 프로세서 중 하나일 수 있다. CPU(222)의 메모리, 또는 컴퓨터 판독 가능 매체(224)는 로컬(local) 또는 원격의, 랜덤 액세스 메모리(RAM), 읽기 전용 메모리(ROM), 플로피 디스크, 하드 디스크 또는 임의의 다른 형태의 디지털 저장소와 같은 용이하게 이용 가능한 메모리 중 하나 또는 그 초과일 수 있다. 지원 회로(226)들은 종래의 방식으로 프로세서를 지원하기 위해 CPU(222)에 커플링된다. 이러한 회로들은 캐시, 전력 공급부들, 클록 회로들, 입력/출력 회로 및 서브 시스템들 등을 포함한다. 메모리(224)는 본원에 설명된 방식으로 기판 프로세싱 시스템(200)의 작동을 제어하기 위해 실행되거나 불러올 수 있는 소프트웨어(소스 또는 목적 코드)를 저장한다. 소프트웨어 루틴은 또한 CPU(222)에 의해 제어되는 하드웨어로부터 원격으로 위치되는 제 2 CPU(도시되지 않음)에 의해 저장되고/되거나 실행될 수 있다.
[0042] 작동의 예에서, 기판(216)은 기판 지지부(100)의 기판 지지 표면(128)에 위치된다. 기판 프로세싱 시스템(200)은 진공 프로세싱 환경을 제공하기 위해 비워질 수 있다. 프로세싱 가스가 가스 입구(206)를 통하여 제 1 용적부(203)로 유입된다. 반응을 활성화하기 위해, 프로세싱 가스의 플라즈마가 유도 결합 및/또는 용량 결합을 통하여 프로세싱 영역에 발생된다. 플라즈마(207)는 프로세싱 영역에 플라즈마를 지속하기에 충분하게 유도 코일(212)에 전력을 인가함으로써 발생될 수 있다. 프로세싱 영역 내의 플라즈마는 단지 유도 결합에 의해, 단지 용량 결합에 의해 또는 유도 및 용량 결합 양자의 조합들에 의해 프로세싱 동안 여기되고 지속될 수 있는 것으로 고려된다.
[0043] 비제한적인 실시예에서, 개시된 기판 지지부는 유리하게는 증착 프로세스에 앞서서 또는 공정 단계들 사이의 세정 단계로서 기판을 세정하는데 사용되는 예비 세정 챔버에서 사용될 수 있다. 이러한 경우들에서, 아르곤과 같은 불활성 가스가 프로세싱 가스용으로 사용될 수 있다. 유도 코일은 프로세스 챔버(202) 내에 아르곤 분자들의 이온화된 종들의, 플라즈마(207)를 생성한다.
[0044] 바람직한 방향, 예컨대 기판(216)을 향하여 이온화된 분자들을 지향시키기 위해, 일부 실시예들에서, 편향, 또는 높은 편향 RF 전력이, 예컨대 전력원(109)을 통하여 기판 지지부(100)에 커플링된다. 본 발명에서, RF 는 전도성 판(108)에 가해진다. 발명자들은 적어도 도 1에 예시된 바와 같이 방사상 외측 방향으로 전도성 판(108)의 테이퍼진 두께가 기판 에지에서 에지 효과를 유익하게 최소화하고 기판 전반에 걸쳐 더 균등한 에칭을 발생하는 것을 관찰하였다.
[0045] 따라서, 기판들을 프로세싱하기 위한 개선된 장치가 본원에 제공되었다. 본 발명의 장치의 실시예들은 제한으로서가 아닌 예시로서 아르곤 스퍼터 에칭 프로세스에 관하여 설명되었다. 다른 플라즈마 에칭 프로세스들이 유리하게는 그 위에 배치되는 기판의 프로세싱 동안 에지 효과들을 감소시키기 위해 본 기판 지지부를 이용할 수 있다.
[0046] 전술한 내용은 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 그리고 추가의 실시예들이 본 발명의 기본 범주로부터 이탈함이 없이 창안될 수 있다.
Claims (19)
- 프로세싱 챔버 내에 기판을 지지하기 위한 기판 지지부로서,
유전성 절연체;
상기 유전성 절연체에 지지된 전도성 판으로서, 상기 전도성 판은 정상 표면과 바닥 표면 사이의 두께를 규정하는 정상 표면 및 바닥 표면을 포함하며, 상기 바닥 표면은 상기 정상 표면에 평행한 수평 연장 부분 및 상기 수평 연장 부분의 방사상 외측으로 그리고 상방으로 테이퍼진 테이퍼 부분을 포함하는, 전도성 판; 및
상기 전도성 판의 정상 표면 상에 배치된 기판 지지 표면을 포함하는 유전체 판;을 포함하고,
상기 테이퍼 부분은 전체가 상기 기판 지지 표면을 넘어서 방사상으로 배치된,
기판 지지부.
- 제 1 항에 있어서,
상기 테이퍼진 부분은 정상 표면과 바닥 표면을 연결하는 측벽을 포함하고, 상기 측벽은 수평으로부터 15도 내지 75도의 각도로 기울어진,
기판 지지부.
- 제 2 항에 있어서,
상기 측벽은 하나 또는 그 초과의 직선 또는 곡선 세그먼트들을 포함하는,
기판 지지부.
- 제 1 항에 있어서,
상기 유전성 절연체는 그의 정상 표면에 형성되는 리세스를 포함하고, 상기 리세스는 전도성 판의 적어도 일부를 수용하고 바닥 표면의 적어도 일부와의 접촉을 유지하도록 구성된,
기판 지지부.
- 제 4 항에 있어서,
상기 리세스는 전도성 판의 정상 표면이 유전성 절연체의 정상 표면의 일부와 동일 평면인,
기판 지지부.
- 제 1 항에 있어서,
상기 유전성 절연체는 석영으로 형성된,
기판 지지부.
- 제 1 항에 있어서,
상기 전도성 판은 금속성 재료로 형성되는,
기판 지지부.
- 제 7 항에 있어서,
상기 전도성 판은 티타늄으로 형성되는,
기판 지지부.
- 제 1 항에 있어서,
상기 전도성 판은 도핑된 세라믹으로 형성되는,
기판 지지부.
- 제 1 항에 있어서,
상기 유전체 판은 기판 지지 표면에 대응하는 내부 벽을 갖는 상승된 립을 포함하는,
기판 지지부.
- 제 10 항에 있어서,
상기 테이퍼 부분은 상기 상승된 립 아래에 배치된,
기판 지지부.
- 제 1 항에 있어서,
상기 유전체 판은 이산화규소 또는 세라믹 중 하나 이상을 포함하는,
기판 지지부.
- 제 1 항에 있어서,
상기 전도성 판은 RF 편향 소스에 연결되도록 구성되는,
기판 지지부.
- 제 1 항에 있어서,
상기 유전체 판 내의 제 1 위치지정 홀;
상기 제 1 위치지정 홀과 동축인 전도성 판 내의 제 2 위치지정 홀; 및
상기 제 1 위치지정 홀을 통해 부분적으로 그리고 전도성 판 내에서 부분적으로 통과하는 위치지정 장치를 더 포함하는,
기판 지지부.
- 기판 프로세싱 장치로서,
내부 프로세싱 용적부를 갖는 프로세싱 챔버;
RF 에너지를 상기 내부 프로세싱 용적부에 커플링하기 위해 프로세스 챔버에 근접하게 배치되는 무선 주파수(RF) 코일;
RF 편향 소스; 및
제 1 항에 따른 기판 지지부로서, 상기 프로세싱 용적부 내에 배치된, 기판 지지부;를 포함하고,
상기 편향 RF 소스에 상기 전도성 판이 커플링된,
기판 프로세싱 장치.
- 제 15 항에 있어서,
상기 내부 프로세싱 용적부에 하나 또는 그 초과의 프로세스 가스를 제공하기 위해 상기 프로세싱 챔버에 커플링된 가스 입구를 더 포함하는,
기판 프로세싱 장치.
- 프로세싱 챔버 내의 기판을 지지하기 위한 기판 지지부로서,
석영 유전성 절연체;
상기 석영 유전성 절연체에 지지된 티타늄 전도성 판으로서, 상기 전도성 판은 정상 표면과 바닥 표면 사이의 두께를 규정하는 정상 표면 및 바닥 표면을 포함하며, 상기 바닥 표면은 상기 정상 표면에 평행한 수평 연장 부분 및 상기 수평 연장 부분의 방사상 외측으로 그리고 상방으로 테이퍼진 테이퍼 부분을 포함하는, 티타늄 전도성 판;
기판 지지 표면을 규정하는 내부 벽을 갖는 상승된 립(lip)을 포함하는 전도성 판의 정상 표면 상에 배치된 석영 또는 세라믹으로 형성된 유전체 판;을 포함하고,
상기 테이퍼 부분은 전체가 상기 기판 지지 표면을 넘어서 방사상으로 배치되고,
상기 석영 유전성 절연체는 그 정상 표면에 형성된 리세스를 포함하고, 상기 리세스는 상기 티타늄 전도성 판을 수용하고 적어도 상기 바닥 표면 일부 및 상기 티타늄 전도성 판의 일부와의 접촉을 유지하도록 구성된,
기판 지지부.
- 제 17 항에 있어서,
상기 티타늄 전도성 판은 RF 편향 소스에 연결되도록 구성된,
기판 지지부.
- 제 17 항에 있어서,
상기 테이퍼 부분은 상기 정상 표면 및 상기 바닥 표면을 연결하는 하나 또는 그 초과의 직선 또는 곡선 세그먼트들을 갖는 측벽을 포함하는,
기판 지지부.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/798,028 | 2013-03-12 | ||
| US13/798,028 US10593521B2 (en) | 2013-03-12 | 2013-03-12 | Substrate support for plasma etch operations |
| PCT/US2014/016719 WO2014163800A1 (en) | 2013-03-12 | 2014-02-17 | Substrate support for plasma etch operations |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150129814A KR20150129814A (ko) | 2015-11-20 |
| KR102232796B1 true KR102232796B1 (ko) | 2021-03-25 |
Family
ID=51522153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020157028684A KR102232796B1 (ko) | 2013-03-12 | 2014-02-17 | 플라즈마 에칭 작업용 기판 지지부 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10593521B2 (ko) |
| JP (1) | JP6391662B2 (ko) |
| KR (1) | KR102232796B1 (ko) |
| CN (1) | CN105122430B (ko) |
| TW (1) | TWI619164B (ko) |
| WO (1) | WO2014163800A1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013147966A2 (en) * | 2012-01-06 | 2013-10-03 | President And Fellows Of Harvard College | Small-scale fabrication systems and methods |
| US10622243B2 (en) | 2016-10-28 | 2020-04-14 | Lam Research Corporation | Planar substrate edge contact with open volume equalization pathways and side containment |
| CN110783162B (zh) * | 2018-07-30 | 2024-02-13 | Toto株式会社 | 静电吸盘 |
| JP6587223B1 (ja) * | 2018-07-30 | 2019-10-09 | Toto株式会社 | 静電チャック |
| JP6641608B1 (ja) * | 2018-07-30 | 2020-02-05 | Toto株式会社 | 静電チャック |
| JP7373111B2 (ja) * | 2018-07-30 | 2023-11-02 | Toto株式会社 | 静電チャック |
| US11410867B2 (en) | 2018-07-30 | 2022-08-09 | Toto Ltd. | Electrostatic chuck |
| JP7371401B2 (ja) * | 2019-09-05 | 2023-10-31 | Toto株式会社 | 静電チャック |
| JP7400276B2 (ja) * | 2019-09-05 | 2023-12-19 | Toto株式会社 | 静電チャック |
| CN117059466A (zh) * | 2023-10-13 | 2023-11-14 | 江苏邑文微电子科技有限公司 | 半导体沉积设备 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6095931A (ja) * | 1983-10-31 | 1985-05-29 | Toshiba Mach Co Ltd | 静電チヤツク |
| US4692836A (en) * | 1983-10-31 | 1987-09-08 | Toshiba Kikai Kabushiki Kaisha | Electrostatic chucks |
| JPS6369250A (ja) | 1986-09-10 | 1988-03-29 | Hitachi Electronics Eng Co Ltd | 移動ステ−ジ機構 |
| JPH0758083A (ja) * | 1993-08-18 | 1995-03-03 | Toshiba Corp | 半導体製造装置 |
| JP2659919B2 (ja) * | 1994-01-13 | 1997-09-30 | インターナショナル・ビジネス・マシーンズ・コーポレイション | プラズマの不均一性を補正するプラズマ装置 |
| US5688358A (en) * | 1995-03-08 | 1997-11-18 | Applied Materials, Inc. | R.F. plasma reactor with larger-than-wafer pedestal conductor |
| TW334609B (en) * | 1996-09-19 | 1998-06-21 | Hitachi Ltd | Electrostatic chuck, method and device for processing sanyle use the same |
| JP3207147B2 (ja) | 1997-12-19 | 2001-09-10 | 日本エー・エス・エム株式会社 | 半導体処理用の基板保持装置 |
| US6077353A (en) * | 1998-06-02 | 2000-06-20 | Applied Materials, Inc. | Pedestal insulator for a pre-clean chamber |
| US6228438B1 (en) * | 1999-08-10 | 2001-05-08 | Unakis Balzers Aktiengesellschaft | Plasma reactor for the treatment of large size substrates |
| US6693789B2 (en) | 2000-04-05 | 2004-02-17 | Sumitomo Osaka Cement Co., Ltd. | Susceptor and manufacturing method thereof |
| JP2001308165A (ja) * | 2000-04-19 | 2001-11-02 | Sumitomo Osaka Cement Co Ltd | サセプタ及びその製造方法 |
| US6700397B2 (en) | 2000-07-13 | 2004-03-02 | The Micromanipulator Company, Inc. | Triaxial probe assembly |
| JP2002134484A (ja) | 2000-10-19 | 2002-05-10 | Asm Japan Kk | 半導体基板保持装置 |
| US6652713B2 (en) * | 2001-08-09 | 2003-11-25 | Applied Materials, Inc. | Pedestal with integral shield |
| KR20040049907A (ko) | 2002-12-05 | 2004-06-14 | 삼성전자주식회사 | 프리크리닝 장치 |
| KR100744860B1 (ko) | 2003-04-07 | 2007-08-01 | 동경 엘렉트론 주식회사 | 탑재대 구조체 및 이 탑재대 구조체를 갖는 열처리 장치 |
| JP4238772B2 (ja) * | 2003-05-07 | 2009-03-18 | 東京エレクトロン株式会社 | 載置台構造及び熱処理装置 |
| US7083702B2 (en) * | 2003-06-12 | 2006-08-01 | Applied Materials, Inc. | RF current return path for a large area substrate plasma reactor |
| JP5029089B2 (ja) * | 2007-03-26 | 2012-09-19 | 東京エレクトロン株式会社 | プラズマ処理装置用の載置台及びプラズマ処理装置 |
| DE112008003535T5 (de) * | 2007-12-28 | 2010-12-09 | Shin-Etsu Handotai Co., Ltd. | Suszeptor für das epitaxiale Wachstum |
| JP5312923B2 (ja) | 2008-01-31 | 2013-10-09 | 大日本スクリーン製造株式会社 | 基板処理装置 |
| US7674723B2 (en) * | 2008-02-06 | 2010-03-09 | Applied Materials, Inc. | Plasma immersion ion implantation using an electrode with edge-effect suppression by a downwardly curving edge |
| JP2010021510A (ja) | 2008-06-13 | 2010-01-28 | Canon Anelva Corp | 基板保持装置およびプラズマ処理装置 |
| US20110222038A1 (en) * | 2008-09-16 | 2011-09-15 | Tokyo Electron Limited | Substrate processing apparatus and substrate placing table |
| JP5458050B2 (ja) * | 2011-03-30 | 2014-04-02 | 日本碍子株式会社 | 静電チャックの製法 |
-
2013
- 2013-03-12 US US13/798,028 patent/US10593521B2/en active Active
-
2014
- 2014-02-14 TW TW103104948A patent/TWI619164B/zh active
- 2014-02-17 CN CN201480012165.9A patent/CN105122430B/zh active Active
- 2014-02-17 KR KR1020157028684A patent/KR102232796B1/ko active IP Right Grant
- 2014-02-17 JP JP2016500279A patent/JP6391662B2/ja active Active
- 2014-02-17 WO PCT/US2014/016719 patent/WO2014163800A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| US20140262043A1 (en) | 2014-09-18 |
| TW201436034A (zh) | 2014-09-16 |
| WO2014163800A1 (en) | 2014-10-09 |
| CN105122430A (zh) | 2015-12-02 |
| JP2016512393A (ja) | 2016-04-25 |
| CN105122430B (zh) | 2018-12-21 |
| JP6391662B2 (ja) | 2018-09-19 |
| KR20150129814A (ko) | 2015-11-20 |
| US10593521B2 (en) | 2020-03-17 |
| TWI619164B (zh) | 2018-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102232796B1 (ko) | 플라즈마 에칭 작업용 기판 지지부 | |
| EP3133635B1 (en) | Edge ring assembly for improving feature profile tilting at extreme edge of wafer | |
| TWI479594B (zh) | 低輪廓性的製程套組 | |
| JP6556046B2 (ja) | プラズマ処理方法およびプラズマ処理装置 | |
| KR102614244B1 (ko) | 플라즈마 처리 장치 및 플라즈마 처리 방법 | |
| KR20100128238A (ko) | 플라즈마 처리용 원환 형상 부품 및 플라즈마 처리 장치 | |
| WO2015018316A1 (zh) | 预清洗腔室及半导体加工设备 | |
| KR20210029100A (ko) | 플라즈마 처리 장치, 처리 방법 및 상부 전극 구조 | |
| TWM495617U (zh) | 用於邊緣關鍵尺寸均勻性控制的處理套組 | |
| KR102350148B1 (ko) | 플라즈마 처리 방법 | |
| JP2014120661A (ja) | ダミーゲートを形成する方法 | |
| CN111180305A (zh) | 在icp等离子体处理腔室中用于高产出、衬底极端边缘缺陷减少的单环设计 | |
| US20200328105A1 (en) | Substrate processing apparatus including edge ring | |
| KR102241740B1 (ko) | 온도 제어 방법 및 플라즈마 처리 장치 | |
| TWI719958B (zh) | 電漿蝕刻方法 | |
| CN113903647A (zh) | 边缘环和蚀刻装置 | |
| TWI789492B (zh) | 被處理體的載置裝置及處理裝置 | |
| TW201937597A (zh) | 清洗方法及電漿處理裝置 | |
| CN111755312B (zh) | 等离子体处理装置 | |
| CN107403750B (zh) | 基座组件及反应腔室 | |
| JP7471810B2 (ja) | リングアセンブリ、基板支持体及び基板処理装置 | |
| JP2022014879A (ja) | エッジリング及びエッチング装置 | |
| TW202205348A (zh) | 邊緣環及電漿處理裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |