KR102229005B1 - 게이트 구동회로와 이를 이용한 표시장치 - Google Patents

게이트 구동회로와 이를 이용한 표시장치 Download PDF

Info

Publication number
KR102229005B1
KR102229005B1 KR1020140136619A KR20140136619A KR102229005B1 KR 102229005 B1 KR102229005 B1 KR 102229005B1 KR 1020140136619 A KR1020140136619 A KR 1020140136619A KR 20140136619 A KR20140136619 A KR 20140136619A KR 102229005 B1 KR102229005 B1 KR 102229005B1
Authority
KR
South Korea
Prior art keywords
node
gate
switch element
output terminal
pull
Prior art date
Application number
KR1020140136619A
Other languages
English (en)
Other versions
KR20160043175A (ko
Inventor
김지아
허승호
심다혜
소병성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140136619A priority Critical patent/KR102229005B1/ko
Publication of KR20160043175A publication Critical patent/KR20160043175A/ko
Application granted granted Critical
Publication of KR102229005B1 publication Critical patent/KR102229005B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 게이트 구동회로와 이를 이용한 표시장치에 관한 것으로, 제1 및 제2 스위치 소자들을 이용하여 온도 센서로부터 수신된 제어 신호에 응답하여 저온에서 구동되는 제1 스위치 회로; 및 Q 노드의 전압에 따라 출력 단자를 충전시키는 풀업 트랜지스터, 및 QB 노드의 전압에 따라 출력 단자를 방전시키는 풀다운 트랜지스터, 및 제3 스위치 소자를 포함한 제2 스위치 회로를 포함한다. 상기 제1 스위치 소자는 상기 제어 신호가 인가되는 게이트, 상기 QB 노드에 연결된 드레인, 및 상기 제2 스위치 소자의 게이트에 연결된 소스를 포함한다. 상기 제2 스위치 소자의 드레인은 상기 Q 노드 또는 상기 출력 단자에 연결되고, 상기 제2 스위치 소자의 소스는 상기 Q 노드 또는 상기 출력 단자가 방전되는 게이트 로우 전압 노드에 연결된다.

Description

게이트 구동회로와 이를 이용한 표시장치{GATE DRIVING CIRCUIT AND DISPLAY DEVICE USING THE SAME}
본 발명은 저온 환경에서 신뢰성을 높일 수 있는 게이트 구동회로와 이를 이용한 표시장치에 관한 것이다.
평판 표시장치는 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기 발광 다이오드 표시장치(Organic Light Emitting Diode Display, 이하 "OLED 표시장치"라 함), 전기영동 표시장치(Electrophoretic Display Device: EPD) 등이 있다.
표시장치의 구동회로는 영상이 표시되는 픽셀 어레이, 픽셀 어레이의 데이터 라인들에 데이터 신호를 공급하는 데이터 구동회로, 데이터 신호에 동기되는 게이트 펄스(또는 스캔 펄스)를 픽셀 어레이의 게이트 라인들(또는 스캔 라인들)에 순차적으로 공급하는 게이트 구동회로(또는 스캔 구동회로), 데이터 구동회로와 게이트 구동회로를 제어하는 타이밍 콘트롤러 등을 포함한다.
픽셀들 각각은 게이트 펄스에 응답하여 데이터 라인의 전압을 픽셀 전극에 공급하는 박막트랜지스터(Thin Film Transistor, TFT)를 포함할 수 있다. 게이트 펄스는 게이트 하이 전압(Gate High Voltage, VGH)와 게이트 로우 전압(Gate Low Voltage, VGL) 사이에서 스윙한다. 게이트 하이 전압(VGH)은 픽셀 TFT의 문턱 전압 보다 높은 전압으로 설정되며, 게이트 로우 전압(VGH)은 픽셀 TFT의 문턱 전압 보다 낮은 전압으로 설정된다.
최근, 게이트 구동회로를 픽셀 어레이와 함께 표시패널에 내장하는 기술이 적용되고 있다. 표시패널에 내장된 게이트 구동회로는 "GIP(Gate In Panel) 회로"로 알려져 있다. GIP 회로는 시프트 레지스터(shift register)를 포함한다. 시프트 레지스터는 종속적으로 접속된 다수의 스테이지들(stage)을 포함한다. 스테이지들은 스타트 펄스에 응답하여 출력을 발생하고 그 출력을 시프트 클럭에 따라 시프트시킨다.
시프트 레지스터의 스테이지들은 게이트 라인을 충전시키는 Q 노드와, 게이트 라인을 방전시키는 QB 노드, Q 노드와 QB 노드에 연결된 스위치 회로를 포함한다. 스위치 회로는 스타트 펄스 또는 이전 스테이지의 출력에 응답하여 Q 노드를 출전시켜 게이트 라인의 전압을 상승시키고, 다음 스테이지의 출력 또는 리셋 펄스에 응답하여 QB 노드를 방전시킨다. 스위치 회로는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 TFT들을을 포함한다.
TFT의 소자 특성은 직류 게이트 바이어스 스트레스(DC gate bias stress)나 구동 환경의 온도에 따라 변할 수 있다. 직류 게이트 바이어스 스트레스는 TFT의 게이트(gate)에 인가되는 직류 전압이 높을수록 그리고 그 인가 시간이 길수록 커진다. TFT는 직류 게이트 바이어스 스트레스에 의해 그 문턱 전압이 시프트(shift)되어 온 전류(On current, Ion)이 감소된다.
도 1에서, VQ는 Q 노드의 전압이다. VQb는 QB 노드의 전압이다. Vgout은 시프트 레지스터로부터 출력되어 게이트 라인에 인가되는 게이트 펄스이다.
도 1을 참조하면, 시프트 레지스터의 스테이지에서 Q 노드가 충전된 시간을 제외한 비스캔 기간 동안 Q 노드의 전압은 로우 상태의 전압 즉, 게이트 로우 전압(VGL)을 유지하여야 한다. 비스캔 기간은 1 프레임 기간 내에서 게이트 펄스가 출력되는 스캔 타임을 제외한 나머지 시간이다. 비스캔 기간 동안, Q 노드를 방전시키기 위한 TFT들의 게이트에 높은 직류 전압이 장시간 공급된다. 따라서, 이러한 TFT들의 직류 게이트 바이어스 스트레스는 스위치 회로의 다른 TFT들에 비하여 더 심하여 열화가 더 빨리 진행된다.
Q 노드를 방전시키는 TFT의 게이트 바이어스 스트레스는 비스캔 기간 동안 Q 노드의 전압을 완전히 방전시키지 못한다. 이 경우, Q 노드가 방전되지 않고 플로팅(floating) 상태가 된다. 저온(0℃) 환경에서 신뢰성 테스트 결과, 이러한 현상은 저온에서 더 심하게 나타난다.
Q 노드는 게이트 라인을 충전시키는 풀업 트랜지스터(Pull-up transitort)의 게이트에 연결된다. Q 노드가 플로팅 상태이면 풀업 트랜지스터(Pull-up transitort)의 드레인에 클럭 신호가 인가될 때마다 비스캔 기간동안 게이트 라인에 누설 전류가 흘러 게이트 라인이 게이트 로우 전압(VGL)을 유지하지 않고 상승할 수 있다. 이 경우, 픽셀의 TFT에서 누설 전류가 흘러 픽셀의 휘도가 변동될 수 있으므로 화질이 저하될 수 있다.
본 발명은 저온 신뢰성을 개선할 수 있는 게이트 구동회로와 이를 이용한 표시장치를 제공한다.
본 발명의 게이트 구동회로는 제1 및 제2 스위치 소자들을 이용하여 온도 센서로부터 수신된 제어 신호에 응답하여 저온에서 구동되는 제1 스위치 회로; 및 Q 노드의 전압에 따라 출력 단자를 충전시키는 풀업 트랜지스터, 및 QB 노드의 전압에 따라 출력 단자를 방전시키는 풀다운 트랜지스터, 및 제3 스위치 소자를 포함한 제2 스위치 회로를 포함한다.
상기 제1 스위치 소자는 상기 제어 신호가 인가되는 게이트, 상기 QB 노드에 연결된 드레인, 및 상기 제2 스위치 소자의 게이트에 연결된 소스를 포함한다.
상기 제2 스위치 소자의 드레인은 상기 Q 노드 또는 상기 출력 단자에 연결되고, 상기 제2 스위치 소자의 소스는 상기 Q 노드 또는 상기 출력 단자가 방전되는 게이트 로우 전압 노드에 연결된다.
상기 제3 스위치 소자는 상기 QB 노드에 연결된 게이트, 상기 Q 노드에 연결된 드레인, 및 상기 게이트 로우 전압 노드에 연결된 소스를 포함한다.
삭제
삭제
본 발명의 표시장치는 상기 제1 및 제2 스위치 회로를 이용하여 게이트 라인들에 게이트 펄스를 공급하는 게이트 구동회로, 및 온도를 측정하는 온도 센서를 포함한다.
본 발명은 저온에서만 동작하여 QB 노드의 전압으로 Q 노드와 상기 출력 단자 중 어느 하나를 방전시키는 스위치 소자를 게이트 구동회로에 추가함으로써 저온에서 비스캔 기간 동안 게이트 라인의 전압이 상승하는 문제를 방지하여 저온 신뢰성을 개선할 수 있다.
도 1은 비스캔 기간 동안 Q 노드가 플로팅 상태로 될 때 게이트 라인의 전압이 상승하는 예를 보여 주는 파형도이다.
도 2는 본 발명의 실시예에 따른 표시장치의 구동회로를 보여 주는 블록도이다.
도 3은 GIP 회로의 시프트 레지스터 구성을 보여 주는 도면이다.
도 4는 시프트 레지터의 스테이지 구성을 보여 주는 회로도이다.
도 5는 도 4에 도시된 스테이지의 Q 노드 전압과 QB 노드 전압을 보여 주는 파형도이다.
도 6은 시프트 레지터의 다른 스테이지 구성을 보여 주는 회로도이다.
도 7은 도 5에 도시된 스테이지의 QB1 및 QB2 노드 전압을 보여 주는 파형도이다.
도 8은 본 발명의 실시예에 따른 GIP 회로를 상세히 보여 주는 회로도이다.
도 9는 도 8에 도시된 GIP 회로의 입출력 파형을 보여 주는 파형도이다.
도 10은 본 발명의 실시예에 따른 GIP 회로의 저온 동작 특성을 보여 주는 파형도이다.
도 11은 본 발명의 다른 실시예에 따른 GIP 회로를 상세히 보여 주는 회로도이다.
본 발명의 표시장치는 액정표시장치(Liquid Crystal Display, LCD), 전계방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 유기발광 다이오드 표시장치(Organic Light Emitting Display, OLED), 전기영동 표시소자(Electrophoresis, EPD) 등의 평판 표시장치 기반으로 구현될 수 있다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 2 및 도 3을 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(PNL)과, 표시패널(PNL)의 픽셀 어레이(pixel array)에 입력 영상의 데이터를 기입하기 위한 표시패널 구동회로, 온도 센서(TS, 30) 등을 포함한다.
표시패널(PNL)은 데이터 라인들(12), 데이터 라인들(12)과 직교하는 게이트 라인들(14), 및 데이트 라인들(120)과 게이트 라인들(14)에 의해 정의된 매트릭스 형태로 픽셀들이 배치된 픽셀 어레이를 포함한다. 입력 영상은 픽셀 어레이에서 재현된다.
표시패널 구동회로는 데이터 라인들(12)에 데이터 신호를 공급하는 데이터 구동회로(SIC, 16), 데이터 신호에 동기되는 게이트 펄스를 게이트 라인들(14)에 순차적으로 공급하는 GIP 회로(18), 및 타이밍 콘트롤러(TCON, 20)를 포함한다.
타이밍 콘트롤러(20)는 입력 영상의 디지털 데이터를 데이터 구동회로(SIC)로 전송하고, 데이터 구동회로(16)와 GIP 회로(18)의 동작 타이밍을 제어한다. GIP 회로(18)는 픽셀 어레이 밖에서 표시패널(PNL)의 일측 가장자리에 형성되거나 양측 가장자리에 형성될 수 있다.
GIP 회로(18)는 시프트 레지스터를 포함한다. 시프트 레지스터는 도 3과 같이 종속적으로 접속된 스테이지들(S(N-2) ~ S(N+2))을 포함한다. 스테이지들(S(N-2) ~ S(N+2))은 스타트 펄스(Vst)에 응답하여 게이트 펄스를 출력하기 시작하고, 시프트 클럭(GCLK1~GCLK4)에 따라 출력을 시프트한다. 스테이지들(S(N-2) ~ S(N+2))로부터 순차적으로 출력되는 출력 신호는 게이트 펄스로서 게이트 라인들(14)에 공급된다. 스테이지들(S(N-2)~S(N+2)) 각각의 출력은 다음 스테이지의 스타트 펄스로서 입력되고, 또한 그 출력은 리셋 신호(Reset signal)로서 앞 단 스테이지에 입력될 수 있다. 스테이지들은 게이트 펄스와 별도의 캐리 신호(Carry signal)를 출력하여 스타트 펄스로서 다음 스테이지에 공급할 수 있다. 캐리 신호는 다음 단 스테이지의 스타트 펄스로서 입력되고, 리셋 신호는 이전 스테이지의 출력을 방전시킨다.
온도 센서(30)는 표시장치 주변의 온도를 감지하여 GIP 회로(18)와 도시하지 않은 전원부를 제어하는 제어 신호(CTRL)를 발생한다. 제어 신호(CTRL)는 저온에서 하이 로직 레벨(high logic level)로 발생된다. GIP 회로(18)는 온도 센서(30)로부터 수신된 제어 신호(CTRL)에 응답하여 저온 환경에서만 동작하여 Q 노드를 방전시키는 스위치 소자들을 포함한다. 저온 환경에서 동작하는 스위치 소자들은 온도 센서(30)의 출력을 수신하는 제어부의 제어 하에 저온 환경에서만 동작한다. 제어부는 GIP 회로(18) 또는 타이밍 콘트롤러(20)에 내장될 수 있다. 온도 센서(30)는 써미스터(Thermistor)를 이용하여 온도를 감지할 수 있다.
전원부는 온도 센서(30)로부터의 제어 신호에 응답하여 저온 환경에서 게이트 하이 전압(VGH)을 높여 스위치 소자들(T1~T12)의 온 전류 저하를 보상할 수 있다. 예를 들어, 게이트 하이 전압(VGH)은 상온에서 28V를 유지하고, 저온에서 30V로 상승할 수 있다.
스테이지들(S(N-2)~S(N+2))에는 스타트 펄스(Vst), 시프트 클럭(GCLK1~GCLK4), 리셋 신호 등이 입력된다. 스타트 펄스(Vst), 시프트 클럭(GCLK1~GCLK4), 리셋 신호 각각은 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙한다.
스테이지는 도 4 또는 도 6과 같이 플립 플롭(Flip Flop), 풀업 트랜지스터(Tu), 및 풀다운 트랜지스터(Td)를 포함한다.
도 4 및 도 5를 참조하면, 플립 플롭은 스타트 펄스 또는 이전 스테이지로부터의 캐리신호가 입력되는 세트 단자(S), 리셋 신호가 입력되는 리셋 단자(R), 풀업 트랜지스터(Tu)를 제어하는 Q 노드, 및 풀다운 트랜지스터(Td)를 제어하는 QB 노드를 포함한다.
Q 노드는 세트 단자(S)로부터의 스타트 펄스 혹은 이전 스테이지의 캐리 신호에 따라 프리 차징(pre-charging)되고 도 5와 같이 시프트 클럭(GCLK1)이 입력될 때 2VGH 만큼 상승한다. 풀업 트랜지스터(Tu)는 Q 노드 전압에 응답하여 턴-온(turn-on)됨으로써 시프트 클럭(GCLK1)을 게이트 라인으로 공급하여 게이트 라인의 전압을 상승시킨다. QB 노드는 Q 노드가 충전된 시간 이외의 비스캔 기간 동안 제어부(도 8, 도 11)의 제어 하에 다음 스테이지의 출력 또는 리셋 신호에 따라 충전된다. 풀다운 트랜지스터(Td)는 QB 노드 전압에 응답하여 턴-온되어 게이트 라인을 방전시킨다. 게이트 라인의 전압은 비스캔 기간 동안 게이트 로우 전압(VGL)을 유지하여야 하지만 전술한 바와 같이 Q 노드를 방전하기 위한 TFT들의 소자 특성 변화로 Q 노드가 플로팅되어 비스캔 기간 동안 상승할 수 있다.
도 6은 시프트 레지터의 다른 스테이지 구성을 보여 주는 회로도이다. 도 7은 도 5에 도시된 스테이지의 QB1 및 QB2 노드 전압을 보여 주는 파형도이다.
도 6 및 도 7을 참조하면, 플립 플롭은 스타트 펄스 또는 이전 스테이지로부터의 캐리신호가 입력되는 세트 단자(S), 리셋 신호가 입력되는 리셋 단자(R), 풀업 트랜지스터(Tu)를 제어하는 Q 노드, 및 풀다운 트랜지스터(Td1, Td2)를 제어하는 제1 및 제2 QB 노드(QB1, QB2)를 포함한다.
Q 노드는 세트 단자(S)로부터의 스타트 펄스 혹은 이전 스테이지의 캐리 신호에 따라 프리 차징되고 도 5와 같이 시프트 클럭(GCLK1)이 입력될 때 2VGH 만큼 상승한다. 풀업 트랜지스터(Tu)는 Q 노드 전압에 응답하여 턴-온됨으로써 시프트 클럭(GCLK1)을 게이트 라인으로 공급하여 게이트 라인의 전압을 상승시킨다. 제1 및 제2 QB 노드(QB1, QB2)는 Q 노드가 충전된 시간 이외의 비스캔 기간 동안 다음 스테이지 또는 리셋 신호에 따라 충전된다. 제1 및 제2 QB 노드(QB1, QB2)는 풀다운 트랜지스터(Td1, Td2)의 게이트 바이어스 스트레스를 줄이기 위하여 도 7과 같이 교대로 충전된다. 제1 및 제2 풀다운 트랜지스터(Td)는 제1 및 제2 QB 노드 전압에 응답하여 교대로 턴-온되어 게이트 라인을 방전시킨다.
도 8은 본 발명의 실시예에 따른 GIP 회로를 상세히 보여 주는 회로도이다. 도 9는 도 8에 도시된 GIP 회로의 입출력 파형을 보여 주는 파형도이다. 도 9에서 "SP"는 게이트 펄스(Vgout(N))가 출력되는 스캔 기간이고, "NSP"는 게이트 라인의 전압이 VGL 전위를 유지하여야 하는 비스캔 기간이다.
도 8 및 도 9를 참조하면, GIP 회로의 제N 스테이지는 Q 노드(Q), 제1 및 제2 QB 노드(QB1, QB2), Q 노드(Q)와 QB 노드들(QB1, QB2) 사이에 연결된 스위치 회로, 및 제어부(80)를 포함한다.
제N 스테이지는 제1 출력 단자를 통해 게이트 펄스(Vgout(N))를 출력함과 동시에, 제2 출력 단자를 통해 캐리 신호(Cout(N))를 출력한다. 제1 출력 단자는 표시패널(PNL)의 게이트 라인에 연결된다. 제2 출력 단자는 제N+1 스테이지의 스타트 펄스 입력 단자에 연결된다.
제어부(80)는 Q 노드(Q)와 QB 노드(QB1, QB2)의 충방전을 제어한다. 스캔 기간(SP) 동안 Q 노드를 VGH 전위까지 충전시키고 QB 노드(QB1, QB2)를 방전시킨다. 제어부(80)는 비스캔 기간(SP) 동안 QB 노드(QB1, QB2)를 충전시킨다.
비스캔 기간(NSP) 동안 QB 노드(QB1, QB2)의 전압이 게이트 하이 전압(VGH)까지 충전된다. 스위치 회로는 비스캔 기간(NSP) 동안, QB 노드(QB1, QB2)의 전압에 따라 턴-온되는 TFT들(T3, T10)을 이용하여 Q 노드를 방전시킨다. 또한, 스위치 회로는 저온 환경에서만 동작하는 TFT들(T1, T2, T8, T9)을 이용하여 Q 노드를 방전시킨다.
스위치 회로는 저온 환경에서만 동작하는 제1 스위치 회로(81), 상시 구동되는 제2 스위치 회로(82)를 포함한다.
제1 스위치 회로(81)는 온도 센서(30)로부터의 제어 신호(CTRL)에 응답하여 저온 환경에서만 구동되어 Q 노드(Q)를 VGL 전위까지 방전시킨다. 제2 스위치 회로(81)는 구동 환경의 온도에 상관 없이 동작하여 Q 노드와 QB 노드 전압에 따라 출력을 발생한다.
제1 스위치 회로(81)는 제1, 제2, 제8 및 제9 TFT들(T1, T2, T8, T9)을 포함한다.
제1 TFT(T1)는 저온 환경에서 비스캔 기간(NSP) 동안 온도 센서(30)로부터의 제어 신호(CTRL)에 응답하여 턴-온되어 제1 QB 노드(QB1)의 전압으로 제2 TFT(T2)를 턴-온시킨다. 제1 TFT(T1)의 게이트는 온도 센서(30)에 연결되어 제어 신호(CTRL)를 수신한다. 제1 TFT(T1)의 드레인은 제1 QB 노드(QB1)에 연결되고, 제1 TFT(T1)의 소스는 제2 TFT(T2)의 게이트에 연결된다. 제2 TFT(T2)의 드레인은 Q 노드(Q)에 연결되고, 제2 TFT(T2)의 소스는 게이트 로우 전압(VGL)이 인가되는 VGL 노드에 연결된다.
제8 TFT(T8)는 저온 환경에서 비스캔 기간(NSP) 동안 온도 센서(30)로부터의 제어 신호(CTRL)에 응답하여 턴-온되어 제2 QB 노드(QB2)의 전압으로 제9 TFT(T9)를 턴-온시킨다. 제8 TFT(T8)의 게이트는 온도 센서(30)에 연결되어 제어 신호(CTRL)를 수신한다. 제8 TFT(T8)의 드레인은 제2 QB 노드(QB2)에 연결되고, 제8 TFT(T8)의 소스는 제9 TFT(T9)의 게이트에 연결된다. 제9 TFT(T9)의 드레인은 Q 노드(Q)에 연결되고, 제9 TFT(T9)의 소스는 VGL 노드에 연결된다.
제1 및 제2 QB 노드(QB1)는 스캔 기간(SP) 동안 VGL 전위로 방전하는 반면, 비스캔 기간(NSP) 동안 VGH 전위로 충전된다. 제1 및 제2 QB 노드(QB1, QB2)에 연결된 TFT들의 게이트 바이어스 스트레스를 완화하기 위하여, 제1 및 제2 QB 노드(QB1, QB2)의 전압은 교대로 충전된다. 따라서, 제1 및 제8 TFT(T1, T8)가 저온 환경에서 비스캔 기간(NSP) 동안 턴-온되면, 이와 동시에 제2 및 제9 TFT(T2, T9)가 QB 노드(QB1, QB2)의 VGH 전압에 의해 턴-온되어 Q 노드(Q)의 전압을 VGL 전위까지 방전시킨다. 따라서, 게이트 라인의 전압은 비스캔 기간(NSP) 동안 VGL 전위를 유지한다.
제1 스위치 회로(81)의 스위치 소자들(T1, T2, T8, T9)로 인하여, Q 노드와 제1 출력 단자를 방전하는 다른 스위치 소자들(T3, T10, T7, T12)이 열화되더라도 구동 환경의 온도에 상관 없이 도 10과 같이 비스캔 기간(NSP) 동안 출력 단자들의 전압이 VGL 전위로 유지될 수 있다. 제1 스위치 회로(81)의 스위치 소자들(T1, T2, T8, T9)은 저온 환경에서만 동작하기 때문에 직류 게이트 바이어스 스트레스가 거의 없어 그 스트레스로 인한 열화 정도가 매우 작다.
제2 스위치 회로(82)는 제3 내지 제7 TFT들(T3~T7)과, 제10 내지 제12 TFT들(T10~T12)을 포함한다.
제6 TFT(T6)는 Q 노드(Q)의 전압에 따라 턴-온되어 제1 출력 단자의 전압을 충전시키는 풀업 트랜지스터이다. 제7 및 제12 TFT(T7, T12)는 QB 노드(QB1, QB2)의 전압에 따라 턴-온되어 제1 출력 단자의 전압을 방전시키는 풀다운 트랜지스터이다.
Q 노드는 제어부(80)에 의해 VGH 만큼 프리차징된 후에, 제5 및 제6 TFT(T5, T6)의 드레인에 시프트 클럭(GCLK1)이 입력될 때 부트스트래핑(bootstrapping)에 의해 2VGH 만큼 상승한다. 제6 TFT(T6)는 시프트 클럭(GCLK1)이 입력될 때 2VGH 만큼 상승하는 Q 노드(Q)의 전압에 응답하여 턴-온되어 시프트 클럭(GCLK1)을 제1 출력 단자에 공급하여 제1 출력 단자의 전압을 상승시킨다. 제6 TFT(T6)의 게이트는 Q 노드(Q)에 연결되고, 그 드레인은 클럭 단자에 연결된다. 제6 TFT(T6)의 소스는 제1 출력 단자에 연결된다.
제7 TFT(T7)는 비스캔 기간(NSP) 동안 제1 QB 노드(QB1)의 전압에 응답하여 턴-온되어 제1 출력 단자의 전압을 VGL 전위까지 방전시킨다. 제12 TFT(T12)는 비스캔 기간(NSP) 동안 제2 QB 노드(QB2)의 전압에 응답하여 턴-온되어 제1 출력 단자의 전압을 VGL 전위까지 방전시킨다. 제7 TFT(T7)의 게이트는 제1 QB 노드(QB1)에 연결되고, 그 드레인은 제1 출력 단자에 연결된다. 제7 TFT(T7)의 소스는 VGL 노드에 연결된다. 제12 TFT(T12)의 게이트는 제2 QB 노드(QB2)에 연결되고, 그 드레인은 제1 출력 단자에 연결된다. 제12 TFT(T12)의 소스는 VGL 노드에 연결된다.
제1 및 제2 QB 노드(QB1, QB2)는 도 7과 같이 비스캔 기간(NSP) 동안 교대로 충전한다. 따라서, 제7 및 제12 TFT(T7, T12)는 교대로 턴-온되어 제1 출력 단자를 방전시킨다.
제5 TFT(T5)는 Q 노드(Q)의 전압에 따라 턴-온되어 제2 출력 단자의 전압을 충전시키는 풀업 트랜지스터이다. 제4 및 제11 TFT(T4, T11)는 QB 노드(QB1, QB2)의 전압에 따라 턴-온되어 제2 출력 단자의 전압을 방전시키는 풀다운 트랜지스터이다.
제5 TFT(T5)는 시프트 클럭(GCLK1)이 입력될 때 2VGH 만큼 상승하는 Q 노드(Q)의 전압에 응답하여 턴-온되어 시프트 클럭(GCLK1)을 제2 출력 단자에 공급하여 제2 출력 단자의 전압을 상승시킨다. 제5 TFT(T5)의 게이트는 Q 노드(Q)에 연결되고, 그 드레인은 클럭 단자에 연결된다. 제5 TFT(T5)의 소스는 제2 출력 단자에 연결된다.
제4 TFT(T4)는 비스캔 기간(NSP) 동안 제1 QB 노드(QB1)의 전압에 응답하여 턴-온되어 제2 출력 단자의 전압을 VGL 전위까지 방전시킨다. 제11 TFT(T11)는 비스캔 기간(NSP) 동안 제2 QB 노드(QB2)의 전압에 응답하여 턴-온되어 제2 출력 단자의 전압을 VGL 전위까지 방전시킨다. 제4 TFT(T4)의 게이트는 제1 QB 노드(QB1)에 연결되고, 드레인은 제2 출력 단자에 연결된다. 제4 TFT(T4)의 소스는 VGL 노드에 연결된다. 제11 TFT(T11)의 게이트는 제2 QB 노드(QB2)에 연결되고, 그 드레인은 제2 출력 단자에 연결된다. 제11 TFT(T11)의 소스는 VGL 노드에 연결된다.
제1 및 제2 QB 노드(QB1, QB2)는 도 7과 같이 비스캔 기간(NSP) 동안 교대로 충전한다. 따라서, 제4 및 제11 TFT(T4, T11)는 교대로 턴-온되어 제2 출력 단자를 방전시킨다.
제3 TFT(T3)는 비스캔 기간(NSP) 동안 제1 QB 노드(QB1)에 응답하여 Q 노드를 방전시킨다. 제3 TFT(T3)의 게이트는 제1 QB 노드(QB1)에 연결된다. 제3 TFT(T3)의 드레인은 Q 노드(Q)에 연결되고, 제3 TFT(T3)의 소스는 VGL 노드에 연결된다. 제10 TFT(T10)는 비스캔 기간(NSP) 동안 제2 QB 노드(QB2)에 응답하여 Q 노드를 방전시킨다. 제10 TFT(T10)의 게이트는 제2 QB 노드(QB2)에 연결된다. 제10 TFT(T10)의 드레인은 Q 노드(Q)에 연결되고, 제10 TFT(T10)의 소스는 VGL 노드에 연결된다.
도 11은 본 발명의 다른 실시예에 따른 GIP 회로를 상세히 보여 주는 회로도이다. 이 실시예는 저온 환경에서만 동작하는 스위치 소자들(T21, T22, T28, T29)을 제1 출력 단자에 연결한 구성을 제외하면 전술한 도 8의 실시예와 동일하다.
도 11을 참조하면, GIP 회로의 제N 스테이지는 Q 노드(Q), 제1 및 제2 QB 노드(QB1, QB2), Q 노드(Q)와 QB 노드들(QB1, QB2) 사이에 연결된 스위치 회로, 및 제어부(80)를 포함한다.
제N 스테이지는 제1 출력 단자를 통해 게이트 펄스(Vgout(N))를 출력함과 동시에, 제2 출력 단자를 통해 캐리 신호(Cout(N))를 출력한다. 제1 출력 단자는 표시패널(PNL)의 게이트 라인에 연결된다. 제2 출력 단자는 제N+1 스테이지의 스타트 펄스 입력 단자에 연결된다.
제어부(80)는 스캔 기간(SP) 동안 Q 노드를 VGH 전위까지 충전시키고 QB 노드(QB1, QB2)를 방전시킨다. 제어부(80)는 비스캔 기간(SP) 동안 QB 노드(QB1, QB2)를 충전시킨다.
비스캔 기간(NSP) 동안 QB 노드(QB1, QB2)의 전압이 게이트 하이 전압(VGH)까지 충전된다. 스위치 회로는 비스캔 기간(NSP) 동안, QB 노드(QB1, QB2)의 전압에 따라 턴-온되는 TFT들(T23, T30)을 이용하여 Q 노드를 방전시킨다. 또한, 스위치 회로는 저온 환경에서만 동작하는 TFT들(T21, T22, T28, T29)을 이용하여 제1 출력 단자를 방전시킨다.
스위치 회로는 저온 환경에서만 동작하는 제1 스위치 회로(111), 상시 구동되는 제2 스위치 회로(112)를 포함한다.
제1 스위치 회로(111)는 온도 센서(30)로부터의 제어 신호(CTRL)에 응답하여 저온 환경에서만 구동되어 제1 출력 단자를 VGL 전위까지 방전시킨다. 제2 스위치 회로(111)는 구동 환경의 온도에 상관 없이 동작하여 Q 노드와 QB 노드 전압에 따라 출력을 발생한다.
제1 스위치 회로(111)는 제1, 제2, 제8 및 제9 TFT들(T21, T22, T28, T29)을 포함한다.
제1 TFT(T21)는 저온 환경에서 비스캔 기간(NSP) 동안 온도 센서(30)로부터의 제어 신호(CTRL)에 응답하여 턴-온되어 제1 QB 노드(QB1)의 전압으로 제2 TFT(T22)를 턴-온시킨다. 제1 TFT(T21)의 게이트는 온도 센서(30)에 연결되어 제어 신호(CTRL)를 수신한다. 제1 TFT(T21)의 드레인은 제1 QB 노드(QB1)에 연결되고, 제1 TFT(T21)의 소스는 제2 TFT(T22)의 게이트에 연결된다. 제2 TFT(T22)의 드레인은 제1 출력 단자에 연결되고, 제2 TFT(T22)의 소스는 게이트 로우 전압(VGL)이 인가되는 VGL 노드에 연결된다.
제8 TFT(T28)는 저온 환경에서 비스캔 기간(NSP) 동안 온도 센서(30)로부터의 제어 신호(CTRL)에 응답하여 턴-온되어 제2 QB 노드(QB2)의 전압으로 제9 TFT(T29)를 턴-온시킨다. 제8 TFT(T28)의 게이트는 온도 센서(30)에 연결되어 제어 신호(CTRL)를 수신한다. 제8 TFT(T28)의 드레인은 제2 QB 노드(QB2)에 연결되고, 제8 TFT(T28)의 소스는 제9 TFT(T29)의 게이트에 연결된다. 제9 TFT(T29)의 드레인은 제1 출력 단자에 연결되고, 제9 TFT(T9)의 소스는 VGL 노드에 연결된다.
제1 및 제2 QB 노드(QB1)는 스캔 기간(SP) 동안 VGL 전위로 방전하는 반면, 비스캔 기간(NSP) 동안 VGH 전위로 충전된다. 제1 및 제2 QB 노드(QB1, QB2)에 연결된 TFT들의 게이트 바이어스 스트레스를 완화하기 위하여, 제1 및 제2 QB 노드(QB1, QB2)의 전압은 교대로 충전된다. 따라서, 제1 및 제8 TFT(T21, T28)가 저온 환경에서 비스캔 기간(NSP) 동안 턴-온되면, 이와 동시에 제2 및 제9 TFT(T22, T29)가 QB 노드(QB1, QB2)의 VGH 전압에 의해 턴-온되어 제1 출력 단자의 전압을 VGL 전위까지 방전시킨다. 따라서, 게이트 라인의 전압은 비스캔 기간(NSP) 동안 VGL 전위를 유지한다.
제1 스위치 회로(111)의 스위치 소자들(T21, T22, T28, T29)로 인하여, Q 노드와 제1 출력 단자를 방전하는 스위치 소자들(T23, T30, T27, T32)이 열화되더라도 구동 환경의 온도에 상관 없이 도 10과 같이 비스캔 기간(NSP) 동안 출력 단자들의 전압이 VGL 전위로 유지될 수 있다. 제1 스위치 회로(111)의 TFT들(T21, T22, T28, T29)은 저온 환경에서만 동작하기 때문에 직류 게이트 바이어스 스트레스가 거의 없어 그 스트레스로 인한 열화 정도가 매우 작다.
제2 스위치 회로(112)는 제3 내지 제7 TFT들(T23~T27)과, 제10 내지 제12 TFT들(T30~T32)을 포함한다.
제6 TFT(T26)는 Q 노드(Q)의 전압에 따라 턴-온되어 제1 출력 단자의 전압을 충전시키는 풀업 트랜지스터이다. 제7 및 제12 TFT(T27, T32)는 QB 노드(QB1, QB2)의 전압에 따라 턴-온되어 제1 출력 단자의 전압을 방전시키는 풀다운 트랜지스터이다.
Q 노드는 제어부(80)에 의해 VGH 만큼 프리차징된 후에, 제5 및 제6 TFT(T25, T26)의 드레인에 시프트 클럭(GCLK1)이 입력될 때 부트스트래핑에 의해 2VGH 만큼 상승한다. 제6 TFT(T26)는 시프트 클럭(GCLK1)이 입력될 때 2VGH 만큼 상승하는 Q 노드(Q)의 전압에 응답하여 턴-온되어 시프트 클럭(GCLK1)을 제1 출력 단자에 공급하여 제1 출력 단자의 전압을 상승시킨다. 제6 TFT(T26)의 게이트는 Q 노드(Q)에 연결되고, 그 드레인은 클럭 단자에 연결된다. 제6 TFT(T26)의 소스는 제1 출력 단자에 연결된다.
제7 TFT(T27)는 비스캔 기간(NSP) 동안 제1 QB 노드(QB1)의 전압에 응답하여 턴-온되어 제1 출력 단자의 전압을 VGL 전위까지 방전시킨다. 제12 TFT(T32)는 비스캔 기간(NSP) 동안 제2 QB 노드(QB2)의 전압에 응답하여 턴-온되어 제1 출력 단자의 전압을 VGL 전위까지 방전시킨다. 제7 TFT(T27)의 게이트는 제1 QB 노드(QB1)에 연결되고, 그 드레인은 제1 출력 단자에 연결된다. 제7 TFT(T27)의 소스는 VGL 노드에 연결된다. 제12 TFT(T32)의 게이트는 제2 QB 노드(QB2)에 연결되고, 그 드레인은 제1 출력 단자에 연결된다. 제12 TFT(T32)의 소스는 VGL 노드에 연결된다.
제1 및 제2 QB 노드(QB1, QB2)는 도 7과 같이 비스캔 기간(NSP) 동안 교대로 충전한다. 따라서, 제7 및 제12 TFT(T27, T32)는 교대로 턴-온되어 제1 출력 단자를 방전시킨다.
제5 TFT(T25)는 Q 노드(Q)의 전압에 따라 턴-온되어 제2 출력 단자의 전압을 충전시키는 풀업 트랜지스터이다. 제4 및 제11 TFT(T24, T31)는 QB 노드(QB1, QB2)의 전압에 따라 턴-온되어 제2 출력 단자의 전압을 방전시키는 풀다운 트랜지스터이다.
제5 TFT(T25)는 시프트 클럭(GCLK1)이 입력될 때 2VGH 만큼 상승하는 Q 노드(Q)의 전압에 응답하여 턴-온되어 시프트 클럭(GCLK1)을 제2 출력 단자에 공급하여 제2 출력 단자의 전압을 상승시킨다. 제5 TFT(T25)의 게이트는 Q 노드(Q)에 연결되고 드레인은 클럭 단자에 입력된다. 제5 TFT(T25)의 소스는 제2 출력 단자에 연결된다.
제4 TFT(T24)는 비스캔 기간(NSP) 동안 제1 QB 노드(QB1)의 전압에 응답하여 턴-온되어 제2 출력 단자의 전압을 VGL 전위까지 방전시킨다. 제11 TFT(T31)는 비스캔 기간(NSP) 동안 제2 QB 노드(QB2)의 전압에 응답하여 턴-온되어 제2 출력 단자의 전압을 VGL 전위까지 방전시킨다. 제4 TFT(T24)의 게이트는 제1 QB 노드(QB1)에 연결되고, 그 드레인은 제2 출력 단자에 입력된다. 제4 TFT(T24)의 소스는 VGL 노드에 연결된다. 제11 TFT(T31)의 게이트는 제2 QB 노드(QB2)에 연결되고, 그 드레인은 제2 출력 단자에 입력된다. 제11 TFT(T31)의 소스는 VGL 노드에 연결된다.
제1 및 제2 QB 노드(QB1, QB2)는 도 7과 같이 비스캔 기간(NSP) 동안 교대로 충전한다. 따라서, 제4 및 제11 TFT(T24, T31)는 교대로 턴-온되어 제2 출력 단자를 방전시킨다.
제3 TFT(T23)는 비스캔 기간(NSP) 동안 제1 QB 노드(QB1)에 응답하여 Q 노드를 방전시킨다. 제3 TFT(T23)의 게이트는 제1 QB 노드(QB1)에 연결된다. 제3 TFT(T23)의 드레인은 Q 노드(Q)에 연결되고, 제3 TFT(T23)의 소스는 VGL 노드에 연결된다. 제10 TFT(T30)는 비스캔 기간(NSP) 동안 제2 QB 노드(QB2)에 응답하여 Q 노드를 방전시킨다. 제10 TFT(T30)의 게이트는 제2 QB 노드(QB2)에 연결된다. 제10 TFT(T30)의 드레인은 Q 노드(Q)에 연결되고, 제10 TFT(T30)의 소스는 VGL 노드에 연결된다.
본 발명의 실시예에 따른 GIP 회로는 도 8 및 도 11에 한정되지 않는다. 예를 들어, 도 8 및 도 11에서 두 개의 QB 노드들(QB1, QB2) 중에서 하나가 생략될 수 있다. QB 노드 개수가 감소되면, 그와 연결된 TFT들의 개수가 감소될 수 있다. 제2 QB 노드가 삭제되는 경우, 제2 QB 노드(QB2)에 연결된 TFT들(T8-T12)이 생략된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
PNL : 표시패널 SIC : 데이터 구동회로
GIP : 게이트 구동회로(GIP 회로) 81, 111 : 제1 스위치 회로
82, 112 : 제2 스위치 회로

Claims (18)

  1. 제1 및 제2 스위치 소자들을 이용하여 온도 센서로부터 수신된 제어 신호에 응답하여 저온에서 구동되는 제1 스위치 회로; 및
    Q 노드의 전압에 따라 출력 단자를 충전시키는 풀업 트랜지스터, 및 QB 노드의 전압에 따라 출력 단자를 방전시키는 풀다운 트랜지스터, 및 제3 스위치 소자를 포함한 제2 스위치 회로를 포함하고,
    상기 제1 스위치 소자는 상기 제어 신호가 인가되는 게이트, 상기 QB 노드에 연결된 드레인, 및 상기 제2 스위치 소자의 게이트에 연결된 소스를 포함하고,
    상기 제2 스위치 소자의 드레인은 상기 Q 노드 또는 상기 출력 단자에 연결되고, 상기 제2 스위치 소자의 소스는 상기 Q 노드 또는 상기 출력 단자가 방전되는 게이트 로우 전압 노드에 연결되고,
    상기 제3 스위치 소자는 상기 QB 노드에 연결된 게이트, 상기 Q 노드에 연결된 드레인, 및 상기 게이트 로우 전압 노드에 연결된 소스를 포함하는 게이트 구동회로.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 다수의 데이터 라인들과 다수의 게이트 라인들을 포함하는 표시패널;
    상기 게이트 라인들에 게이트 펄스를 공급하는 게이트 구동회로; 및
    온도를 감지하여 제어 신호를 발생하는 온도 센서를 포함하고,
    상기 게이트 구동회로는,
    제1 및 제2 스위치 소자들을 이용하여 온도 센서로부터 수신된 제어 신호에 응답하여 저온에서 구동되는 제1 스위치 회로; 및
    Q 노드의 전압에 따라 출력 단자에 연결된 게이트 라인을 충전시키는 풀업 트랜지스터, QB 노드의 전압에 따라 상기 게이트 라인을 방전시키는 풀다운 트랜지스터, 및 제3 스위치 소자를 포함한 제2 스위치 회로를 포함하고,
    상기 제1 스위치 소자는 상기 제어 신호가 인가되는 게이트, 상기 QB 노드에 연결된 드레인, 및 상기 제2 스위치 소자의 게이트에 연결된 소스를 포함하고,
    상기 제2 스위치 소자의 드레인은 상기 Q 노드 또는 상기 출력 단자에 연결되고, 상기 제2 스위치 소자의 소스는 상기 Q 노드 또는 상기 출력 단자가 방전되는 게이트 로우 전압 노드에 연결되고,
    상기 제3 스위치 소자는 상기 QB 노드에 연결된 게이트, 상기 Q 노드에 연결된 드레인, 및 상기 게이트 로우 전압 노드에 연결된 소스를 포함하는 표시장치.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제1 스위치 소자, 제2 스위치 소자, 제8 스위치 소자, 및 제9 스위치 소자를 이용하여 온도 센서로부터 수신된 제어 신호에 응답하여 저온에서 구동되는 제1 스위치 회로; 및
    적어도 제3 스위치 소자를 포함한 제2 스위치 회로를 포함하고,
    상기 제1 스위치 소자는 상기 제어 신호가 인가되는 게이트, 제1 QB 노드에 연결된 드레인, 및 상기 제2 스위치 소자의 게이트에 연결된 소스를 포함하고,
    상기 제2 스위치 소자의 드레인은 Q 노드 또는 제1 출력 단자에 연결되고, 상기 제2 스위치 소자의 소스는 상기 Q 노드 또는 상기 제1 출력 단자가 방전되는 게이트 로우 전압 노드에 연결되고,
    상기 제3 스위치 소자는 상기 제1 QB 노드에 연결된 게이트, 상기 Q 노드에 연결된 드레인, 및 상기 게이트 로우 전압 노드에 연결된 소스를 포함하고,
    상기 제8 스위치 소자는 상기 제어 신호가 인가되는 게이트, 제2 QB 노드에 연결된 드레인, 및 상기 제9 스위치 소자의 게이트에 연결된 소스를 포함하고,
    상기 제9 스위치 소자의 드레인은 상기 Q 노드 또는 상기 제1 출력 단자에 연결되고, 상기 제9 스위치 소자의 소스는 상기 게이트 로우 전압 노드에 연결되는 게이트 구동회로.
  12. 제 11 항에 있어서,
    상기 제2 스위치 회로는,
    상기 Q 노드의 전압에 따라 상기 제1 출력 단자를 충전시키는 제1 풀업 트랜지스터;
    상기 Q 노드의 전압에 따라 제2 출력 단자를 충전시키는 제2 풀업 트랜지스터;
    상기 제1 QB 노드의 전압에 따라 상기 제1 출력 단자를 방전시키는 제1 풀다운 트랜지스터;
    상기 제2 QB 노드의 전압에 따라 상기 제1 출력 단자를 방전시키는 제2 풀다운 트랜지스터;
    상기 제1 QB 노드의 전압에 따라 상기 제2 출력 단자를 방전시키는 제3 풀다운 트랜지스터; 및
    상기 제2 QB 노드의 전압에 따라 상기 제2 출력 단자를 방전시키는 제4 풀다운 트랜지스터를 더 포함하는 게이트 구동회로.
  13. 제 12 항에 있어서,
    상기 제2 스위치 회로는,
    상기 제1 QB 노드에 연결된 게이트, 상기 제2 출력 단자에 연결된 드레인, 및 상기 게이트 로우 전압 노드에 연결된 소스를 포함한 제4 스위치 소자;
    상기 Q 노드에 연결된 게이트, 게이트 하이 전압과 게이트 로우 전압 사이에서 스윙하는 시프트 클럭이 인가되는 클럭 단자에 연결된 드레인, 및 상기 제2 출력 단자에 연결된 소스를 포함한 제5 스위치 소자;
    상기 Q 노드에 연결된 게이트, 상기 클럭 단자에 연결된 드레인, 및 상기 제1 출력 단자에 연결된 소스를 포함한 제6 스위치 소자;
    상기 제1 QB 노드에 연결된 게이트, 상기 제1 출력 단자에 연결된 드레인, 및 상기 게이트 로우 전압 노드에 연결된 소스를 포함한 제7 스위치 소자;
    상기 제2 QB 노드에 연결된 게이트, 상기 Q 노드에 연결된 드레인, 및 상기 게이트 로우 전압 노드에 연결된 소스를 포함한 제10 스위치 소자;
    상기 제2 QB 노드에 연결된 게이트, 상기 제2 출력 단자에 연결된 드레인, 및 상기 게이트 로우 전압 노드에 연결된 소스를 포함한 제11 스위치 소자; 및
    상기 제2 QB 노드에 연결된 게이트, 상기 제1 출력 단자에 연결된 드레인, 및 상기 게이트 로우 전압 노드에 연결된 소스를 포함한 제12 스위치 소자를 더 포함하고,
    상기 제1 풀업 트랜지스터는 상기 제6 스위치 소자를 포함하고,
    상기 제2 풀업 트랜지스터는 상기 제5 스위치 소자를 포함하고,
    상기 제1 풀다운 트랜지스터는 상기 제7 스위치 소자를 포함하고,
    상기 제2 풀다운 트랜지스터는 상기 제12 스위치 소자를 포함하고,
    상기 제3 풀다운 트랜지스터는 상기 제4 스위치 소자를 포함하며,
    상기 제4 풀다운 트랜지스터는 상기 제11 스위치 소자를 포함하는 게이트 구동회로.
  14. 제 11 항에 있어서,
    상기 제1 및 제2 QB 노드들이 교대로 충전되는 게이트 구동회로.
  15. 다수의 데이터 라인들과 다수의 게이트 라인들을 포함하는 표시패널;
    상기 게이트 라인들에 게이트 펄스를 공급하는 게이트 구동회로; 및
    온도를 감지하여 제어 신호를 발생하는 온도 센서를 포함하고,
    상기 게이트 구동회로는,
    제1 스위치 소자, 제2 스위치 소자, 제8 스위치 소자, 및 제9 스위치 소자를 이용하여 온도 센서로부터 수신된 제어 신호에 응답하여 저온에서 구동되는 제1 스위치 회로; 및
    적어도 제3 스위치 소자를 포함한 제2 스위치 회로를 포함하고,
    상기 제1 스위치 소자는 상기 제어 신호가 인가되는 게이트, 제1 QB 노드에 연결된 드레인, 및 상기 제2 스위치 소자의 게이트에 연결된 소스를 포함하고,
    상기 제2 스위치 소자의 드레인은 Q 노드 또는 제1 출력 단자에 연결되고, 상기 제2 스위치 소자의 소스는 상기 Q 노드 또는 상기 제1 출력 단자가 방전되는 게이트 로우 전압 노드에 연결되고,
    상기 제3 스위치 소자는 상기 제1 QB 노드에 연결된 게이트, 상기 Q 노드에 연결된 드레인, 및 상기 게이트 로우 전압 노드에 연결된 소스를 포함하고,
    상기 제8 스위치 소자는 상기 제어 신호가 인가되는 게이트, 제2 QB 노드에 연결된 드레인, 및 상기 제9 스위치 소자의 게이트에 연결된 소스를 포함하고,
    상기 제9 스위치 소자의 드레인은 상기 Q 노드 또는 상기 제1 출력 단자에 연결되고, 상기 제9 스위치 소자의 소스는 상기 게이트 로우 전압 노드에 연결되는 표시장치.
  16. 제 15 항에 있어서,
    상기 제2 스위치 회로는,
    상기 Q 노드의 전압에 따라 상기 제1 출력 단자를 충전시키는 제1 풀업 트랜지스터;
    상기 Q 노드의 전압에 따라 제2 출력 단자를 충전시키는 제2 풀업 트랜지스터;
    상기 제1 QB 노드의 전압에 따라 상기 제1 출력 단자를 방전시키는 제1 풀다운 트랜지스터;
    상기 제2 QB 노드의 전압에 따라 상기 제1 출력 단자를 방전시키는 제2 풀다운 트랜지스터;
    상기 제1 QB 노드의 전압에 따라 상기 제2 출력 단자를 방전시키는 제3 풀다운 트랜지스터; 및
    상기 제2 QB 노드의 전압에 따라 상기 제2 출력 단자를 방전시키는 제4 풀다운 트랜지스터를 더 포함하는 표시장치.
  17. 제 16 항에 있어서,
    상기 제2 스위치 회로는,
    상기 제1 QB 노드에 연결된 게이트, 상기 제2 출력 단자에 연결된 드레인, 및 상기 게이트 로우 전압 노드에 연결된 소스를 포함한 제4 스위치 소자;
    상기 Q 노드에 연결된 게이트, 게이트 하이 전압과 게이트 로우 전압 사이에서 스윙하는 시프트 클럭이 인가되는 클럭 단자에 연결된 드레인, 및 상기 제2 출력 단자에 연결된 소스를 포함한 제5 스위치 소자;
    상기 Q 노드에 연결된 게이트, 상기 클럭 단자에 연결된 드레인, 및 상기 제1 출력 단자에 연결된 소스를 포함한 제6 스위치 소자;
    상기 제1 QB 노드에 연결된 게이트, 상기 제1 출력 단자에 연결된 드레인, 및 상기 게이트 로우 전압 노드에 연결된 소스를 포함한 제7 스위치 소자;
    상기 제2 QB 노드에 연결된 게이트, 상기 Q 노드에 연결된 드레인, 및 상기 게이트 로우 전압 노드에 연결된 소스를 포함한 제10 스위치 소자;
    상기 제2 QB 노드에 연결된 게이트, 상기 제2 출력 단자에 연결된 드레인, 및 상기 게이트 로우 전압 노드에 연결된 소스를 포함한 제11 스위치 소자; 및
    상기 제2 QB 노드에 연결된 게이트, 상기 제1 출력 단자에 연결된 드레인, 및 상기 게이트 로우 전압 노드에 연결된 소스를 포함한 제12 스위치 소자를 더 포함하고,
    상기 제1 풀업 트랜지스터는 상기 제6 스위치 소자를 포함하고,
    상기 제2 풀업 트랜지스터는 상기 제5 스위치 소자를 포함하고,
    상기 제1 풀다운 트랜지스터는 상기 제7 스위치 소자를 포함하고,
    상기 제2 풀다운 트랜지스터는 상기 제12 스위치 소자를 포함하고,
    상기 제3 풀다운 트랜지스터는 상기 제4 스위치 소자를 포함하며,
    상기 제4 풀다운 트랜지스터는 상기 제11 스위치 소자를 포함하는 표시장치.
  18. 제 15 항에 있어서,
    상기 제1 및 제2 QB 노드들이 교대로 충전되는 표시장치.
KR1020140136619A 2014-10-10 2014-10-10 게이트 구동회로와 이를 이용한 표시장치 KR102229005B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140136619A KR102229005B1 (ko) 2014-10-10 2014-10-10 게이트 구동회로와 이를 이용한 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140136619A KR102229005B1 (ko) 2014-10-10 2014-10-10 게이트 구동회로와 이를 이용한 표시장치

Publications (2)

Publication Number Publication Date
KR20160043175A KR20160043175A (ko) 2016-04-21
KR102229005B1 true KR102229005B1 (ko) 2021-03-18

Family

ID=55917729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140136619A KR102229005B1 (ko) 2014-10-10 2014-10-10 게이트 구동회로와 이를 이용한 표시장치

Country Status (1)

Country Link
KR (1) KR102229005B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102563969B1 (ko) * 2016-05-30 2023-08-07 엘지디스플레이 주식회사 표시장치와 그 게이트 구동 회로
KR102578837B1 (ko) * 2016-09-30 2023-09-15 엘지디스플레이 주식회사 게이트 구동 회로와 이를 이용한 표시장치
CN111968562B (zh) * 2020-09-07 2022-09-16 合肥鑫晟光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN113035109B (zh) * 2021-02-25 2024-05-17 福建华佳彩有限公司 一种内嵌式显示屏的gip驱动电路及其控制方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101385229B1 (ko) 2006-07-13 2014-04-14 삼성디스플레이 주식회사 게이트 온 전압 발생 회로, 구동 장치 및 이를 포함하는표시 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451575B1 (ko) * 2007-11-15 2014-10-16 엘지디스플레이 주식회사 쉬프트 레지스터
KR101472076B1 (ko) * 2008-08-12 2014-12-15 삼성디스플레이 주식회사 액정 표시 장치
KR101545697B1 (ko) * 2008-08-29 2015-08-21 삼성디스플레이 주식회사 액정 표시 장치
KR101630340B1 (ko) * 2009-12-18 2016-06-15 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101385229B1 (ko) 2006-07-13 2014-04-14 삼성디스플레이 주식회사 게이트 온 전압 발생 회로, 구동 장치 및 이를 포함하는표시 장치

Also Published As

Publication number Publication date
KR20160043175A (ko) 2016-04-21

Similar Documents

Publication Publication Date Title
US10019929B2 (en) Gate drive circuit and display device using the same
US9824771B2 (en) Gate shift register and display device using the same
KR102588078B1 (ko) 표시장치
US10565933B2 (en) Pixel circuit, driving method thereof, array substrate, display device
KR101761414B1 (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치
KR102040648B1 (ko) 쉬프트 레지스터와 이를 이용한 표시장치
KR20230106558A (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
CN108122523B (zh) 栅极驱动电路和使用该栅极驱动电路的显示装置
EP3118844A1 (en) Display device
KR102015396B1 (ko) 쉬프트 레지스터와 이의 구동방법
KR102339648B1 (ko) 게이트 구동회로와 이를 이용한 표시장치
KR101978782B1 (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치
KR20160047681A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
KR102229005B1 (ko) 게이트 구동회로와 이를 이용한 표시장치
KR20180057975A (ko) 쉬프트 레지스터, 이를 포함한 영상 표시장치 및 그 구동방법
KR102040659B1 (ko) 스캔 구동부 및 이를 이용한 표시장치
KR20120044084A (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치
KR20120117120A (ko) 펄스 출력회로와 이를 이용한 유기발광다이오드 표시장치
US20160293081A1 (en) Display With Driver Circuitry Having Intraframe Pause Capabilities
CN109671382B (zh) 栅极驱动电路以及使用该栅极驱动电路的显示装置
KR102223902B1 (ko) 쉬프트 레지스터 및 그를 이용한 표시 장치
KR102174833B1 (ko) 게이트 구동회로 및 이를 포함한 표시장치
KR20150086771A (ko) 게이트 드라이버 및 그것을 포함하는 표시 장치
KR20140131448A (ko) 스캔 구동부 및 이를 이용한 표시장치
KR102019765B1 (ko) 쉬프트 레지스터와 이의 구동방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant