KR102217171B1 - 성막 방법 및 성막 장치 - Google Patents

성막 방법 및 성막 장치 Download PDF

Info

Publication number
KR102217171B1
KR102217171B1 KR1020190089985A KR20190089985A KR102217171B1 KR 102217171 B1 KR102217171 B1 KR 102217171B1 KR 1020190089985 A KR1020190089985 A KR 1020190089985A KR 20190089985 A KR20190089985 A KR 20190089985A KR 102217171 B1 KR102217171 B1 KR 102217171B1
Authority
KR
South Korea
Prior art keywords
gas
film
flow rate
plasma
sicl
Prior art date
Application number
KR1020190089985A
Other languages
English (en)
Other versions
KR20200013604A (ko
Inventor
데츠야 다카토
모토키 후지나가
사치오 와타나베
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018243106A external-priority patent/JP7130548B2/ja
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200013604A publication Critical patent/KR20200013604A/ko
Application granted granted Critical
Publication of KR102217171B1 publication Critical patent/KR102217171B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

[해결 수단] 성막 방법은, 산소 함유 가스와 SiF4 가스와 SiCl4 가스를 포함하고 또한 SiF4 가스에 대한 SiCl4 가스의 유량비가 제1 유량비가 되는 혼합 가스의 플라스마를 제1 고주파 전력을 사용하여 생성하고, 산화물 반도체 상에 제1 산화 실리콘막을 성막하는 제1 성막 공정과, 산소 함유 가스와 SiF4 가스와 SiCl4 가스를 포함하고 또한 SiF4 가스에 대한 SiCl4 가스의 유량비가 제2 유량비가 되는 혼합 가스의 플라스마를 제2 고주파 전력을 사용하여 생성하고, 제1 산화 실리콘막 상에 제2 산화 실리콘막을 성막하는 제2 성막 공정을 포함하고, 제1 고주파 전력은, 제2 고주파 전력보다도 낮고, 제1 유량비는, 제2 유량비보다도 작다.

Description

성막 방법 및 성막 장치{FILM-FORMING METHOD AND FILM-FORMING APPARATUS}
본 개시는, 성막 방법 및 성막 장치에 관한 것이다.
근년, 박형의 디스플레이를 실현하는 기술로서, 박막 트랜지스터(TFT: Thin Film Transistor)의 이용이 진행되고 있다. TFT의 채널에는, 전자 이동도의 높음이나, 소비 전력의 낮음 등의 관점에서, 인듐(In), 갈륨(Ga) 및 아연(Zn)으로 이루어지는 산화물 반도체, 소위 IGZO가 사용된다. IGZO는, 아몰퍼스 상태여도 비교적 높은 전자 이동도를 갖는다. 그 때문에, IGZO 등의 산화물 반도체를 TFT의 채널에 사용함으로써, 고속의 스위칭 동작을 실현하는 것이 가능하게 된다.
또한, TFT에서는, 산화물 반도체를 외계의 이온이나 수분으로부터 보호하기 위해서, 보호막에 의해 산화물 반도체가 덮이는 것이 일반적이다. 예를 들어, 산소 함유 가스와 불화 실리콘(SiF4) 가스와 염화 실리콘(SiCl4) 가스를 포함하는 처리 가스의 플라스마에 의해, 산화물 반도체 상에 보호막으로서 산화 실리콘(SiO)막을 성막하는 기술이 알려져 있다.
일본 특허 공개 제2017-11058호 공보
본 개시는, 산화물 반도체의 보호막의 성막 시에 플라스마로부터 산화물 반도체에 부여되는 대미지를 저감할 수 있는 기술을 제공한다.
본 개시의 일 형태에 의한 성막 방법은, 산소 함유 가스와 SiF4 가스와 SiCl4 가스를 포함하고 또한 SiF4 가스에 대한 SiCl4 가스의 유량비가 제1 유량비가 되는 혼합 가스의 플라스마를 제1 고주파 전력을 사용하여 생성하고, 생성된 플라스마에 의해, 산화물 반도체 상에 제1 산화 실리콘막을 성막하는 제1 성막 공정과, 산소 함유 가스와 SiF4 가스와 SiCl4 가스를 포함하고 또한 SiF4 가스에 대한 SiCl4 가스의 유량비가 제2 유량비가 되는 혼합 가스의 플라스마를 제2 고주파 전력을 사용하여 생성하고, 생성된 플라스마에 의해, 상기 제1 산화 실리콘막 상에 제2 산화 실리콘막을 성막하는 제2 성막 공정을 포함하고, 상기 제1 고주파 전력은, 상기 제2 고주파 전력보다도 낮고, 상기 제1 유량비는, 상기 제2 유량비보다도 작다.
본 개시에 의하면, 산화물 반도체의 보호막의 성막 시에 플라스마로부터 산화물 반도체에 부여되는 대미지를 저감할 수 있다는 효과를 발휘한다.
도 1은, 일 실시 형태에 따른 성막 장치의 구성 일례를 도시하는 개략 단면도이다.
도 2는, TFT의 구성 일례를 도시하는 단면도이다.
도 3은, 패시베이션층의 성막 처리의 일례를 도시하는 흐름도이다.
도 4는, 패시베이션층의 성막 처리의 일례를 설명하기 위한 도면이다.
도 5는, 제1 성막 공정에서의 제1 고주파 전력과, TFT의 S(서브스레숄드·스윙)값의 관계의 일례를 도시하는 도면이다.
도 6은, 제1 성막 공정에서의 제1 유량비와, TFT의 S값의 관계의 일례를 도시하는 도면이다.
도 7은, SiN막의 수소 보충 기능을 검증하기 위한 실험 결과의 일례를 도시하는 도면이다.
도 8은, 톱 게이트형의 TFT의 구성 일례를 도시하는 단면도이다.
도 9는, 톱 게이트형의 TFT의 구성 다른 일례(첫째)를 도시하는 단면도이다.
도 10은, 톱 게이트형의 TFT의 구성 다른 일례(둘째)를 도시하는 단면도이다.
이하, 도면을 참조하여 여러가지 실시 형태에 대하여 상세하게 설명한다. 또한, 각 도면에 있어서 동일하거나 또는 상당의 부분에 대해서는 동일한 부호를 붙이는 것으로 한다.
근년, 박형의 디스플레이를 실현하는 기술로서, 박막 트랜지스터(TFT: Thin Film Transistor)의 이용이 진행되고 있다. TFT의 채널에는, 전자 이동도의 높음이나, 소비 전력의 낮음 등의 관점에서, 인듐(In), 갈륨(Ga) 및 아연(Zn)으로 이루어지는 산화물 반도체, 소위 IGZO가 사용된다. IGZO는, 아몰퍼스 상태여도 비교적 높은 전자 이동도를 갖는다. 그 때문에, IGZO 등의 산화물 반도체를 TFT의 채널에 사용함으로써 고속의 스위칭 동작을 실현하는 것이 가능하게 된다.
또한, TFT에서는, 산화물 반도체를 외계의 이온이나 수분으로부터 보호하기 위해서, 산화물 반도체가 보호막에 의해 덮이는 것이 일반적이다. 예를 들어, 산소 함유 가스와 불화 실리콘(SiF4) 가스와 염화 실리콘(SiCl4) 가스를 포함하는 처리 가스의 플라스마에 의해, 산화물 반도체 상에 보호막으로서 산화 실리콘(SiO)막을 성막하는 기술이 알려져 있다.
그런데, 산소 함유 가스와 SiF4 가스와 SiCl4 가스와 포함하는 처리 가스의 플라스마에 의해, 보호막을 성막하는 경우, 산화물 반도체가 플라스마에 노출되므로, 플라스마로부터 산화물 반도체에 대미지가 부여된다. 예를 들어, 플라스마 중의 이온이나 라디칼에 의해, 산화물 반도체로부터의 산소(O) 원자의 탈리가 야기된다. 또한, SiCl4 가스에 포함되는 염소(Cl) 원자가 산화물 반도체 중의 In, Ga 및 Zn과 반응함으로써, 산화물 반도체로부터 In, Ga 및 Zn의 탈리가 야기된다. 산화물 반도체로부터의 O 원자의 탈리나, In, Ga 및 Zn의 탈리가 야기되면, 산화물 반도체의 특성이 열화되고, 산화물 반도체를 사용한 TFT의 특성이 열화되어 버린다. 이 때문에, 산화물 반도체의 보호막 성막 시에 산화물 반도체에 부여되는 대미지를 저감할 것이 기대되고 있다.
[성막 장치(10)의 구성]
먼저, 일 실시 형태에 따른 성막 장치(10)에 대하여 설명한다. 도 1은, 일 실시 형태에 따른 성막 장치(10)의 구성 일례를 도시하는 개략 단면도이다. 본 실시 형태에 있어서의 성막 장치(10)는, 유도 결합형의 플라스마 화학 기상 퇴적(ICP-CVD) 장치이다. 성막 장치(10)는, 대략 직육면체 형상의 챔버(11)를 갖는다. 챔버(11) 내에는, 기판 S를 상면에 적재하는 적재대(12)가 배치되어 있다. 적재대(12) 내에는, 도시하지 않은 온도 제어 기구가 마련되어 있고, 해당 온도 제어 기구에 의해, 적재대(12) 상에 적재된 기판 S의 온도가 소정의 온도로 제어된다.
기판 S는, 예를 들어 FPD(Flat Panel Display)나 시트 디스플레이 등에 사용되는 유리 기판 또는 플라스틱 기판이다. 챔버(11)의 상부에는, 챔버(11)의 천장을 구성하는 창 부재(14)가 마련되어 있고, 창 부재(14) 상에는, 챔버(11) 내부의 적재대(12)와 대향하도록 안테나(13)가 배치되어 있다. 창 부재(14)는, 예를 들어 유전체 등으로 구성되어 있고, 챔버(11)의 내부와 외부를 구획한다. 또한, 창 부재(14)는 복수의 분할편으로부터 구성되어도 된다.
챔버(11)의 측벽에는, 기판 S를 반입 및 반출하기 위한 개구가 형성되어 있고, 해당 개구는 게이트 밸브(16)에 의해 폐쇄되어 있다. 챔버(11)의 저부에는, 배기구(18)가 마련되어 있고, 배기구(18)에는, 배기 장치(17)가 접속되어 있다. 배기 장치(17)는, 배기구(18)를 통해 챔버(11) 내를 진공화하고, 챔버(11)의 내부를 소정의 압력까지 감압한다.
창 부재(14)는, 도시하지 않은 절연성의 부재를 통해 챔버(11)의 측벽에 지지되어 있고, 창 부재(14)와 챔버(11)는 직접적으로는 접촉하지 않고, 전기적으로 도통하지 않는다. 또한, 창 부재(14)는, 적재대(12)에 적재된 기판 S와 대략 평행한 면에 있어서, 적어도 기판 S의 전체면을 덮는 것이 가능한 크기를 갖는다.
챔버(11)의 측벽에는 가스 도입구(15)가 마련되어 있고, 가스 도입구(15)에는, 가스 공급관(23)을 통해, 밸브(22a 내지 22d)가 접속되어 있다. 밸브(22a)는, 유량 제어기(21a)를 통해 가스 공급원(20a)에 접속되어 있다. 밸브(22b)는, 유량 제어기(21b)를 통해 가스 공급원(20b)에 접속되어 있다. 밸브(22c)는, 유량 제어기(21c)를 통해 가스 공급원(20c)에 접속되어 있다. 밸브(22d)는, 유량 제어기(21d)를 통해 가스 공급원(20d)에 접속되어 있다.
가스 공급원(20a)은, 수소(H) 원자를 포함하지 않는 산소(O) 함유 가스의 공급원이다. 본 실시 형태에 있어서, 가스 공급원(20a)은, O2 가스를 공급한다. 가스 공급원(20b)은, SiF4 가스의 공급원이다. 가스 공급원(20c)은, SiCl4 가스의 공급원이다. 가스 공급원(20d)은, 수소(H) 원자를 포함하지 않는 질소(N) 함유 가스의 공급원이다. 본 실시 형태에 있어서, 가스 공급원(20d)은, N2 가스를 공급한다.
가스 공급원(20a)으로부터 공급된 O2 가스는, 유량 제어기(21a)에 의해 유량이 조정되어, 밸브(22a) 및 가스 공급관(23)을 통해, 가스 도입구(15)로부터 챔버(11) 내에 공급된다. 또한, 가스 공급원(20b)으로부터 공급된 SiF4 가스는, 유량 제어기(21b)에 의해 유량이 조정되어, 밸브(22b) 및 가스 공급관(23)을 통해, 가스 도입구(15)로부터 챔버(11) 내에 공급된다. 또한, 가스 공급원(20c)으로부터 공급된 SiCl4 가스는, 유량 제어기(21c)에 의해 유량이 조정되어, 밸브(22c) 및 가스 공급관(23)을 통해, 가스 도입구(15)로부터 챔버(11) 내에 공급된다. 또한, 가스 공급원(20d)으로부터 공급된 N2 가스는, 유량 제어기(21d)에 의해 유량이 조정되어, 밸브(22d) 및 가스 공급관(23)을 통해, 가스 도입구(15)로부터 챔버(11) 내에 공급된다.
안테나(13)는, 창 부재(14)의 상면을 따라 배치되는 환형 혹은 나선형의 도선으로 이루어지고, 정합기(25)를 통해 고주파 전원(26)에 접속되어 있다. 고주파 전원(26)은, 소정 주파수의 고주파 전력을 안테나(13)에 공급하고, 안테나(13) 내를 흐르는 고주파 전류에 의해, 창 부재(14)를 통해 챔버(11)의 내부에 자계를 발생시킨다. 챔버(11) 내에 발생한 자계에 의해, 챔버(11) 내에는 유도 전계가 발생하고, 해당 유도 전계에 의해 챔버(11) 내의 전자가 가속된다. 그리고, 유도 전계에 의해 가속된 전자가, 챔버(11) 내에 도입된 가스의 분자나 원자와 충돌함으로써, 챔버(11) 내에 유도 결합 플라스마가 발생한다.
본 실시 형태에 있어서의 성막 장치(10)에서는, 후술하는 패시베이션층을 성막하는 경우, 먼저, 챔버(11) 내에, O2 가스, SiF4 가스 및 SiCl4 가스가 공급되고, 공급된 가스의 혼합 가스로부터 유도 결합 플라스마가 생성된다. 그리고, 생성된 유도 결합 플라스마에 의해, 적재대(12)에 적재된 기판 S 상에 제1 산화 실리콘(SiO)막이 성막된다. 계속해서, 챔버(11) 내에 O2 가스가 공급되고, 공급된 O2 가스로부터, 유도 결합 플라스마가 생성된다. 그리고, 생성된 유도 결합 플라스마(즉, O2 가스의 플라스마)에 제1 SiO막이 폭로된다. 계속해서, 챔버(11) 내에, O2 가스, SiF4 가스 및 SiCl4 가스가 공급되고, 공급된 가스의 혼합 가스로부터, 유도 결합 플라스마가 생성된다. 그리고, 생성된 유도 결합 플라스마에 의해, 제1 SiO막 상에 제2 SiO막이 성막된다. 계속해서, 챔버(11) 내에, N2 가스, SiF4 가스 및 SiCl4 가스가 공급되고, 공급된 가스의 혼합 가스로부터, 유도 결합 플라스마가 생성된다. 그리고, 생성된 유도 결합 플라스마에 의해, 제2 SiO막 상에 질화 실리콘(SiN)막이 성막된다. 이에 의해, 제1 SiO막, 제2 SiO막 및 SiN막을 포함하는 다층막인 패시베이션층이 성막된다. 패시베이션층은, 기판S 상에 형성되는 산화물 반도체를 수분 등으로부터 보호하는 기능을 갖는다. 패시베이션층은, 산화물 반도체를 보호하는 보호막의 일례이다.
성막 장치(10)는, 프로세서 및 메모리 등을 포함하는 제어부(27)를 구비한다. 제어부(27)는, 메모리 내에 저장된 레시피 등의 데이터나 프로그램에 따라, 성막 장치(10)의 각 부를 제어한다. 예를 들어, 제어부(27)는, 배기 장치(17), 유량 제어기(21a 내지 21d), 밸브(22a 내지 22d) 및 고주파 전원(26)을, 각각 제어한다. 제어부(27)는, 예를 들어 ASIC(Application Specific Integrated Circuit)나 CPU(Central Processing Unit) 등의 각종 집적 회로나 전자 회로 등을 갖는 컴퓨터에 의해 실현된다.
[TFT(30)의 구성]
도 2는, TFT(30)의 구성 일례를 도시하는 단면도이다. 본 실시예에 있어서의 TFT(30)는, 백 채널 에치형이다.
TFT(30)는, 예를 들어 도 2에 도시하는 바와 같이, 기판 S 상에 형성된 언더코트층(31)과, 언더코트층(31) 상에 부분적으로 형성된 게이트 전극(32)과, 언더코트층(31) 및 게이트 전극(32)을 덮도록 형성된 게이트 절연층(33)을 구비한다. 본 실시 형태에 있어서, 언더코트층(31) 및 게이트 절연층(33)으로서는, 예를 들어 SiO막이나 SiN막이 사용된다.
또한, TFT(30)는, 게이트 절연층(33) 상에 있어서 게이트 전극(32)의 바로 위에 배치되도록 형성된 채널(34)과, 게이트 절연층(33) 상에 있어서 채널(34)의 양옆에 각각 형성된 소스 전극(35) 및 드레인 전극(36)을 구비한다. 본 실시 형태에 있어서, 채널(34)은, 산화물 반도체이다. 본 실시 형태에 있어서, 채널(34)에는, 예를 들어 인듐(In), 갈륨(Ga) 및 아연(Zn)으로 이루어지는 산화물 반도체인, 소위 IGZO가 사용된다. 또한, 채널(34)의 재료는, 산화물 반도체라면, IGZO에 한정되지 않는다.
또한, TFT(30)는, 게이트 절연층(33) 상에 있어서 채널(34), 소스 전극(35) 및 드레인 전극(36)을 덮도록 형성된 패시베이션층(37)을 구비한다.
본 실시 형태에 있어서, 패시베이션층(37)은, 제1 SiO막(371), 제2 SiO막(372) 및 SiN막(373)을 포함하는 다층막이다. 제1 SiO막(371)은, O2 가스 등의 산소 함유 가스와, SiF4 가스와, SiCl4 가스를 포함하는 혼합 가스의 플라스마에 의해, 채널(34) 상에 성막된다. 제2 SiO막(372)은, O2 가스 등의 산소 함유 가스와, SiF4 가스와, SiCl4 가스를 포함하는 혼합 가스의 플라스마에 의해, 제1 SiO막(371) 상에 성막된다. SiN막(373)은, N2 가스 등의 질소 함유 가스와, SiF4 가스와, SiCl4 가스를 포함하는 혼합 가스의 플라스마에 의해, 제2 SiO막(372) 상에 성막된다.
그런데, O2 가스 등의 산소 함유 가스와, SiF4 가스와, SiCl4 가스를 포함하는 혼합 가스의 플라스마에 의해, 제1 SiO막(371)을 성막하는 경우, 채널(34)이 플라스마에 노출되므로, 플라스마로부터 채널(34)에 대미지가 부여된다. 예를 들어, 플라스마 중의 이온이나 라디칼에 의해, 채널(34)로부터 O 원자의 탈리가 야기된다. 또한, SiCl4 가스에 포함되는 Cl 원자가 채널(34) 중의 In, Ga 및 Zn과 반응함으로써, 채널(34)로부터의 O 원자의 탈리가 야기된다. 채널(34)로부터의 O 원자의 이탈이나, In, Ga 및 Zn의 탈리가 야기되면, 채널(34)의 특성이 열화되고, 채널(34)을 사용한 TFT(30)의 특성이 열화되어 버린다.
그래서, 본 실시 형태에서는, 제1 SiO막(371)의 성막 처리에 있어서 혼합 가스의 플라스마 생성에 사용되는 고주파 전력을 저하시키고, 또한 SiF4 가스에 대한 SiCl4 가스의 유량비를 작게 한다. 이에 의해, 채널(34) 상에 제1 SiO막(371)이 성막되는 기간 중에, 플라스마의 밀도 증가가 억제되어, 플라스마로부터 채널(34)에 부여되는 대미지를 저감할 수 있다. 결과로서, 채널(34)의 특성의 열화를 억제할 수 있고, 채널(34)을 사용한 TFT30의 특성의 열화를 억제할 수 있다.
구체적으로는, 제1 SiO막(371)의 성막 처리에 있어서 혼합 가스의 플라스마 생성에 사용되는 고주파 전력은, 제2 SiO막(372)의 성막 처리에 있어서 혼합 가스의 플라스마 생성에 사용되는 고주파 전력보다도 낮다. 이에 의해, 채널(34) 상에 제1 SiO막(371)이 성막되는 기간 중에, 플라스마의 밀도 증가가 억제되어, 플라스마로부터 채널(34)에 부여되는 대미지를 저감할 수 있다. 예를 들어, 채널(34)로부터 탈리하는 O 원자의 수가 억제된다.
또한, 제1 SiO막(371)의 성막 처리에 있어서의 SiF4 가스에 대한 SiCl4 가스의 유량비는, 제2 SiO막(372)의 성막 처리에 있어서의 SiF4 가스에 대한 SiCl4 가스의 유량비보다도 작다. 이에 의해, 채널(34) 상에 제1 SiO막(371)이 성막되는 기간 중에, SiCl4 가스에 포함되는 Cl 원자와, 채널(34) 중의 In, Ga 및 Zn의 반응이 억제되어, 채널(34)로부터 탈리하는 In, Ga 및 Zn의 수가 억제된다.
[성막 수순]
도 3은, 패시베이션층(37)의 성막 처리 일례를 도시하는 흐름도이다. 도 4는, 패시베이션층(37)의 성막 처리의 일례를 설명하기 위한 도면이다. 도 3에 도시하는 흐름도는, 소정의 프로그램에 따라서 제어부(27)가 성막 장치(10)의 각 부의 동작을 제어함으로써 실행된다.
먼저, 게이트 밸브(16)가 개방되고, 예를 들어 도 4의 (A)에 도시하는 바와 같이, 게이트 전극(32), 채널(34), 소스 전극(35) 및 드레인 전극(36)이 형성된 기판 S가 챔버(11) 내에 반입된다(S101). 챔버(11) 내에 반입되는 기판 S에서는, 채널(34), 소스 전극(35) 및 드레인 전극(36)이 노출되어 있다. 챔버(11) 내에 기판 S가 반입된 후, 게이트 밸브(16)가 폐쇄된다. 또한, 공정에 따라서는, 게이트 전극(32), 채널(34), 소스 전극(35) 및 드레인 전극(36)의 일부가 형성된 기판이어도 된다.
이어서, 제어부(27)는, 채널(34) 상에 제1 SiO막(371)을 성막하는 제1 성막 공정을 실행한다(S102). 제1 성막 공정에서는, 제어부(27)는, 배기 장치(17)를 제어하고, 챔버(11) 내를 소정의 진공도까지 배기한다. 그리고, 제어부(27)는, 밸브(22a 내지 22c)를 개방 상태로 제어한다. 또한, 밸브(22d)는, 폐쇄 상태로 제어되어 있다.
그리고, 제어부(27)는, 가스 공급원(20a)으로부터 공급되는 O2 가스의 유량이 소정의 유량이 되도록 유량 제어기(21a)를 제어한다. 그리고, 제어부(27)는, 가스 공급원(20b)으로부터 공급되는 SiF4 가스의 유량이 소정의 유량이 되도록 유량 제어기(21b)를 제어한다. 그리고, 제어부(27)는, 가스 공급원(20c)으로부터 공급되는 SiCl4 가스의 유량이 소정의 유량이 되도록 유량 제어기(21c)를 제어한다. 제1 성막 공정에서는, 제어부(27)는, SiF4 가스에 대한 SiCl4 가스의 유량비가 「제1 유량비」가 되도록, 유량 제어기(21b 및 21c)를 각각 제어한다. 이에 의해, O2 가스와 SiF4 가스와 SiCl4 가스를 포함하는 혼합 가스가 챔버(11) 내에 공급된다.
또한, 제1 성막 공정에서는, 제어부(27)는, 고주파 전원(26)을 제어하여, 「제1 고주파 전력」을 안테나(13)에 인가한다. 이에 의해, 챔버(11) 내에 유도 전계가 발생하고, O2 가스와 SiF4 가스와 SiCl4 가스를 포함하는 혼합 가스의 플라스마가 생성된다. 그리고, 생성된 플라스마에 의해, 제1 SiO막(371)이, 채널(34), 소스 전극(35) 및 드레인 전극(36) 상에 적층된다. 이에 의해, 예를 들어 도 4의 (B)에 도시하는 바와 같이, 채널(34), 소스 전극(35) 및 드레인 전극(36) 상에 소정의 두께의 제1 SiO막(371)이 성막된다. 제1 SiO막(371)의 두께는, 후술하는 제2 성막 공정에 있어서 제1 SiO막(371) 상에 성막되는 제2 SiO막(372)의 두께보다도 얇다. 제1 성막 공정에서의 제1 고주파 전력, 그리고 제1 유량비에 대해서는, 후술한다.
이어서, 제어부(27)는, 제1 SiO막(371)을 O2 가스의 플라스마에 폭로하는 폭로 공정을 실행한다(S103). 폭로 공정에서는, 제어부(27)는, 밸브(22a)를 개방 상태로 유지하면서, 밸브(22b 및 22c)를 폐쇄 상태로 제어한다. 그리고, 제어부(27)는, 가스 공급원(20a)으로부터 공급되는 O2 가스의 유량이 소정의 유량이 되도록 유량 제어기(21a)를 제어한다. 이에 의해, O2 가스가 챔버(11) 내에 공급된다.
또한, 폭로 공정에서는, 제어부(27)는, 고주파 전원(26)을 제어하여, 소정의 크기의 고주파 전력을 안테나(13)에 인가한다. 이에 의해, 챔버(11) 내에 유도 전계가 발생하고, O2 가스의 플라스마가 생성된다. 그리고, 제1 SiO막(371)이 O2 가스의 플라스마에 폭로됨으로써, 제1 SiO막(371)을 통해 O2 가스의 플라스마로부터 채널(34)에 O 원자가 공급된다. 이에 의해, 채널(34)이 직접적으로 O2 가스의 플라스마에 폭로되는 일 없이, 채널(34)의 산소 결함이 보수된다. 채널(34)이 O2 가스의 플라스마에 폭로되었을 경우, 채널(34)에 대미지가 야기되게 된다. 여기서, 제1 SiO막(371)의 두께는, 제1 SiO막(371) 상에 성막되는 제2 SiO막(372)의 두께보다도 얇으므로, 제1 SiO막(371)을 통하는 O 원자의 공급이 원활하게 행하여진다.
이어서, 제어부(27)는, 제1 SiO막(371) 상에 제2 SiO막(372)을 성막하는 제2 성막 공정을 실행한다(S104). 제2 성막 공정에서는, 제어부(27)는, 밸브(22a)를 개방 상태로 유지하면서, 밸브(22b 및 22c)를 개방 상태로 제어한다.
그리고, 제어부(27)는, 가스 공급원(20a)으로부터 공급되는 O2 가스의 유량이 소정의 유량이 되도록 유량 제어기(21a)를 제어한다. 그리고, 제어부(27)는, 가스 공급원(20b)으로부터 공급되는 SiF4 가스의 유량이 소정의 유량이 되도록 유량 제어기(21b)를 제어한다. 그리고, 제어부(27)는, 가스 공급원(20c)으로부터 공급되는 SiCl4 가스의 유량이 소정의 유량이 되도록 유량 제어기(21c)를 제어한다. 제2 성막 공정에서는, 제어부(27)는, SiF4 가스에 대한 SiCl4 가스의 유량비가 「제2 유량비」가 되도록, 유량 제어기(21b 및 21c)를 각각 제어한다. 이에 의해, O2 가스와 SiF4 가스와 SiCl4 가스를 포함하는 혼합 가스가 챔버(11) 내에 공급된다.
또한, 제2 성막 공정에서는, 제어부(27)는, 고주파 전원(26)을 제어하여, 「제2 고주파 전력」을 안테나(13)에 인가한다. 이에 의해, 챔버(11) 내에 유도 전계가 발생하고, O2 가스와 SiF4 가스와 SiCl4 가스를 포함하는 혼합 가스의 플라스마가 생성된다. 그리고, 생성된 플라스마에 의해, 제2 SiO막(372)이, 제1 SiO막(371) 상에 적층된다. 이에 의해, 예를 들어 도 4의 (C)에 도시하는 바와 같이, 제1 SiO막(371) 상에, 소정의 두께의 제2 SiO막(372)이 성막된다. 제2 성막 공정에서의 제2 고주파 전력, 그리고 제2 유량비에 대해서는, 후술한다.
이어서, 제어부(27)는, 제2 SiO막(372) 상에 SiN막(373)을 성막하는 제3 성막 공정을 실행한다(S105). 제3 성막 공정에서는, 제어부(27)는, 밸브(22a 내지 22c)를 폐쇄 상태로 제어한다. 그리고, 제어부(27)는, 배기 장치(17)를 제어하여, 챔버(11) 내의 가스를 배기한다. 그리고, 제어부(27)는, 밸브(22b 내지 22d)를 개방 상태로 제어한다.
그리고, 제어부(27)는, 가스 공급원(20b)으로부터 공급되는 SiF4 가스의 유량이 소정의 유량이 되도록 유량 제어기(21b)를 제어한다. 그리고, 제어부(27)는, 가스 공급원(20c)으로부터 공급되는 SiCl4 가스의 유량이 소정의 유량이 되도록 유량 제어기(21c)를 제어한다. 그리고, 제어부(27)는, 가스 공급원(20d)으로부터 공급되는 N2 가스의 유량이 소정의 유량이 되도록 유량 제어기(21d)를 제어한다. 이에 의해, N2 가스와 SiF4 가스와 SiCl4 가스를 포함하는 혼합 가스가 챔버(11) 내에 공급된다.
또한, 제3 성막 공정에서는, 제어부(27)는, 고주파 전원(26)을 제어하여, 소정의 크기의 고주파 전력을 안테나(13)에 인가한다. 이에 의해, 챔버(11) 내에 유도 전계가 발생하고, N2 가스와 SiF4 가스와 SiCl4 가스를 포함하는 혼합 가스의 플라스마가 생성된다. 그리고, 생성된 플라스마에 의해, SiN막(373)이, 제2 SiO막(372) 상에 적층된다. 이에 의해, 예를 들어 도 4의 (D)에 도시하는 바와 같이, 제2 SiO막(372) 상에 소정의 두께의 SiN막(373)이 성막된다. 이에 의해, 제1 SiO막(371), 제2 SiO막(372) 및 SiN막(373)을 포함하는 패시베이션층(37)이 성막된다. 이와 같이 하여, 본 실시 형태의 TFT(30)가 제조된다. SiN막(373)을 성막하는 의의에 대해서는, 후술한다.
그 후, 제어부(27)는, 고주파 전원(26)을 정지시켜, 밸브(22b 내지 22d)를 폐쇄 상태로 제어하고, 배기 장치(17)를 제어하여, 챔버(11) 내의 가스를 배기한다. 그리고, 게이트 밸브(16)가 개방되어, 기판 S가 챔버(11) 내로부터 반출된다(S106).
[제1 성막 공정에서의 제1 고주파 전력, 그리고 제1 유량비]
여기서, 제1 성막 공정에서의 제1 고주파 전력, 그리고 제1 유량비에 대하여 추가로 설명한다. 도 5는, 제1 성막 공정에서의 제1 고주파 전력과, TFT(30)의 S(서브스레숄드·스윙)값의 관계의 일례를 도시하는 도면이다. S값은, TFT(30)의 전류값을 1자리 증가시키기 위하여 적용되는 게이트 전압이다. S값은, 그 값이 작을수록, TFT(30)의 특성이 양호한 것을 나타내고, 그 값이 클수록, TFT(30)의 채널(34)이 도체화하는 것을 나타낸다.
도 5에 도시한 바와 같이, 제1 고주파 전력이 낮을수록, S값이 작아졌다. 즉, 제1 고주파 전력이 낮을수록, TFT(30)의 특성이 양호해지는 것이 확인되었다. 이것은, 제1 고주파 전력이 낮을수록, 즉, 제1 고주파 전력을 사용하여 생성되는 플라스마의 밀도가 낮을수록, 제1 성막 공정의 실행 중에, 플라스마로부터 TFT(30)의 채널(34)에 부여되는 대미지가 저감되기 때문이라고 생각된다.
도 6은, 제1 성막 공정에서의 제1 유량비와, TFT(30)의 S값의 관계의 일례를 도시하는 도면이다.
도 6에 도시하는 바와 같이, 제1 유량비가 작을수록, S값이 작아졌다. 즉, 제1 유량비가 작을수록, TFT(30)의 특성이 양호해지는 것이 확인되었다. 이것은, 제1 유량비가 작을수록, 즉, SiF4 가스에 대한 SiCl4 가스의 유량비가 작을수록, 제1 성막 공정의 실행 중에, 플라스마로부터 TFT(30)의 채널(34)에 부여되는 대미지가 저감되기 때문이라고 생각된다.
도 5 및 도 6의 결과로부터, 양호한 TFT(30)의 특성을 얻기 위해서는, 제1 성막 공정에서의 제1 고주파 전력이 낮고, 또한, 제1 유량비가 작은 것이 바람직하다.
그래서, 본 실시 형태에서는, 제1 성막 공정에서의 제1 고주파 전력은, 제2 성막 공정에서의 제2 고주파 전력보다도 낮아지도록 설정된다. 또한, 제1 성막 공정에서의 제1 유량비는, 제2 성막 공정에서의 제2 유량비보다도 작아지도록 설정된다. 이에 의해, 채널(34)의 보호막 성막 시에, 플라스마로부터 채널(34)에 부여되는 대미지를 저감할 수 있고, 결과적으로, 채널(34)을 사용한 TFT(30)의 특성의 열화를 억제할 수 있다.
[SiN막(373)의 성막 의의]
여기서, SiN막(373)을 제2 SiO막(372) 상에 성막하는 의의에 대하여 설명한다. SiN막은, 수소(H) 원자를 포착하는 기능(이하 「수소 보충 기능」이라고 칭함)을 갖는다. 도 7은, SiN막의 수소 보충 기능을 검증하기 위한 실험 결과의 일례를 도시하는 도면이다. 도 7의 실험에서는, 수소(H) 원자를 포함하는 SiN막(이하 「SiN:H막」이라고 표기함)만을 갖는 제1 샘플이 준비되었다. 또한, 도 7의 실험에서는, SiN:H막과, SiN:H막 상에 형성된 SiO막을 갖는 제2 샘플이 준비되었다. 또한, 도 7의 실험에서는, SiN:H막과, SiN:H막 상에 형성된 SiN막을 갖는 제3 샘플이 준비되었다. 도 7은, 각 샘플(제1 샘플, 제2 샘플 및 제3 샘플의 각각)을 가열하여, 각 샘플로부터 탈리하는 수소(H) 원자의 수를 계측기에 의해 이온수로서 측정한 결과이다. 도 7에 있어서, 그래프(511)는, 제1 샘플에 대응하고, 그래프(512)는, 제2 샘플에 대응하고, 그래프(513)는, 제3 샘플에 대응한다.
도 7에 도시하는 바와 같이, SiN막을 갖는 제3 샘플은, SiN막을 갖지 않는 제1 샘플 및 제2 샘플과 비교하여, H 이온의 계측수, 즉, 탈리하는 H 원자의 수가 적다. 또한, SiN막을 갖는 제3 샘플이 약 400℃ 부근까지 가열된 경우에도, 제3 샘플로부터의 H 원자의 탈리가 억제되었다.
도 7의 결과로부터, SiN막은, SiO막과 비교하여, H 원자를 효율적으로 포착하는 것이 확인되었다. H 원자는, 채널(34)의 특성의 열화에 영향을 주기 때문에, 채널(34)을 보호하는 보호막(예를 들어, 패시베이션층(37))에는, H 원자를 효율적으로 포착하는 것이 가능한 SiN막이 포함되는 것이 바람직하다.
그래서, 본 실시 형태에서는, 제2 SiO막(372) 상에 SiN막(373)을 성막한다. 이에 의해, SiN막(373)이, SiN막(373)을 통과하여 채널(34)로 향하는 H 원자를 효율적으로 포착할 수 있고, 결과적으로, 채널(34)을 사용한 TFT(30)의 특성의 열화를 억제할 수 있다.
이상과 같이, 일 실시 형태에 따른 성막 방법은, 제1 성막 공정과, 제2 성막 공정을 포함한다. 제1 성막 공정은, 산소 함유 가스와 SiF4 가스와 SiCl4 가스를 포함하고 또한 SiF4 가스에 대한 SiCl4 가스의 유량비가 제1 유량비가 되는 혼합 가스의 플라스마를 제1 고주파 전력을 사용하여 생성한다. 제1 성막 공정은, 생성된 플라스마에 의해, 채널(34) 상에 제1 SiO막(371)을 성막한다. 제2 성막 공정은, 산소 함유 가스와 SiF4 가스와 SiCl4 가스를 포함하고 또한 SiF4 가스에 대한 SiCl4 가스의 유량비가 제2 유량비가 되는 혼합 가스의 플라스마를 제2 고주파 전력을 사용하여 생성한다. 제2 성막 공정은, 생성된 플라스마에 의해, 제1 SiO막(371) 상에 제2 SiO막(372)를 성막한다. 여기서, 제1 고주파 전력은, 제2 고주파 전력보다도 낮고, 제1 유량비는, 제2 유량비보다도 작다. 이에 의해, 채널(34)의 보호막의 성막 시에, 플라스마로부터 채널(34)에 부여되는 대미지를 저감할 수 있고, 결과적으로, 채널(34)을 사용한 TFT(30)의 특성의 열화를 억제할 수 있다.
또한, 일 실시 형태에 따른 성막 방법은, 제1 성막 공정과, 제2 성막 공정 사이에, 제1 SiO막(371)을 O2 가스의 플라스마에 폭로하는 폭로 공정을 더 포함한다. 이에 의해, 제1 SiO막(371)을 통해 O2 가스의 플라스마로부터 채널(34)에 O 원자가 공급된다. 이에 의해, 채널(34)이 직접적으로 O2 가스의 플라스마에 폭로되는 일 없이, 채널(34)의 산소 결함이 보수된다. 결과로서, 채널(34)을 사용한 TFT(30)의 특성의 열화를 더욱 억제할 수 있다.
또한, 일 실시 형태에 따른 성막 방법은, 질소 함유 가스와 SiF4 가스와 SiCl4 가스를 포함하는 혼합 가스의 플라스마에 의해, 제2 SiO막(372) 상에 SiN막(373)을 성막하는 제3 성막 공정을 더 포함한다. 이에 의해, SiN막(373)이, SiN막(373)을 통과하여 채널(34)로 향하는 H 원자를 효율적으로 포착할 수 있고, 결과적으로, 채널(34)을 사용한 TFT(30)의 특성의 열화를 억제할 수 있다.
[다른 실시 형태]
이상, 일 실시 형태에 따른 성막 방법 및 성막 장치에 대하여 설명했지만, 개시 기술은 이것에 한정되는 것은 아니다. 이하에서는, 다른 실시 형태에 대하여 설명한다.
예를 들어, 상기한 실시 형태에서는, 백 채널 에치형의 TFT를 예로 들어 설명했지만, 톱 게이트형의 TFT에 있어서도, 개시 기술을 적용할 수 있다. 도 8은, 톱 게이트형의 TFT(40)의 구성 일례를 도시하는 단면도이다.
TFT(40)는, 예를 들어 도 8에 도시하는 바와 같이, 기판 S 상에 성막된 언더코트층(45)과, 언더코트층(45)을 덮는 하지층(46)과, 하지층(46) 상에 부분적으로 형성된 채널(47)을 구비한다. 하지층(46)은, 예를 들어 SiO막이다. 채널(47)은, IGZO 등의 산화물 반도체이다.
또한, TFT(40)는, 하지층(46) 및 채널(47)을 덮도록 형성된 게이트 절연층(48)을 구비한다.
또한, TFT(40)는, 게이트 절연층(48) 상에 있어서 채널(47)의 바로 위에 배치되도록 부분적으로 형성된 게이트 전극(49)과, 게이트 절연층(48) 상에 형성되어 게이트 전극(49)을 덮는 층간 절연막(50)을 구비한다. 또한, TFT(40)는, 층간 절연막(50) 상에 형성되어 층간 절연막(50) 및 게이트 절연층(48)을 관통하여 각각 채널(47)에 접속되는 소스 전극(51) 및 드레인 전극(52)을 구비한다. 또한, TFT(40)는, 층간 절연막(50), 소스 전극(51) 및 드레인 전극(52)을 덮도록 형성된 패시베이션층(53)을 구비한다.
TFT(40)에 있어서, 게이트 절연층(48)은, 제1 SiO막(481), 제2 SiO막(482) 및 SiN막(483)을 포함하는 다층막이다. 게이트 절연층(48)은, 소스 전극(51)과 드레인 전극(52) 사이의 도통과 차단을 전환하기 위하여 게이트 전극(49)으로부터의 전계를 채널(47)에 미칠 때에, 직접 게이트 전극(49)과 채널(47)이 도통하지 않도록 하는 절연층의 역할을 가짐과 동시에, 채널(47)을 수분 등으로부터 보호하는 기능도 갖는다. 게이트 절연층(48)은, 산화물 반도체를 보호하는 보호막의 일례이기도 하다. 상기한 실시 형태에 따른 패시베이션층(37)의 성막 처리는, 게이트 절연층(48)의 성막에 적용된다. 이에 의해, 채널(47)의 보호막(게이트 절연층(48))의 성막 시에, 플라스마로부터 채널(47)에 부여되는 대미지를 저감할 수 있고, 결과적으로, 채널(47)을 사용한 TFT(30)의 특성의 열화를 억제할 수 있다.
또한, TFT(40)는, 도 8의 구조에 한정되지 않고, 다른 구조를 가져도 된다. 도 9는, 톱 게이트형의 TFT(40)의 구성 다른 일례(첫째)를 도시하는 단면도이다. 도 9에 도시하는 TFT(40)는, 도 8의 구조로부터 게이트 전극(49)에 겹치는 부분 이외의 게이트 절연층(48)을 제거한 구조를 갖는다. 이 구조에 있어서, 층간 절연막(50)은, 제1 SiO막(501), 제2 SiO막(502) 및 SiN막(503)을 포함하는 다층막이다. 층간 절연막(50)은, 게이트 절연층(48)과 마찬가지로 채널(47)의 보호막으로서의 기능을 갖고, 게이트 절연층(48)과 마찬가지로 다층막으로서 성막함으로써 플라스마로부터의 채널(47)로의 대미지를 저감한다. 상기한 실시 형태에 따른 패시베이션층(37)의 성막 처리는, 도 9에 도시한 층간 절연막(50)의 성막에도 적용된다. 이에 의해, 채널(47)의 보호막(층간 절연막(50))의 성막 시에, 플라스마로부터 채널(47)에 부여되는 대미지를 저감할 수 있고, 결과적으로, 채널(47)을 사용한 TFT(40)의 특성의 열화를 억제할 수 있다.
도 10은, 톱 게이트형의 TFT(40)의 구성의 다른 일례(둘째)를 도시하는 단면도이다. 도 10에 도시하는 TFT(40)는, 도 8의 구조와 비교하여, 게이트 전극(49)에 겹치는 부분 이외의 게이트 절연층(48)을 얇게 한 구조를 갖는다. 이 구조에 있어서, 게이트 절연층(48)의 제1 SiO막(481)은, 채널(47)을 덮고 있다. 단, 제1 SiO막(481)의 막 두께가 얇으므로, 채널(47)은, 제1 SiO막(481)을 통해 플라스마의 영향을 받을 가능성이 있다. 그래서, 도 10의 구조에서는, 층간 절연막(50)을 다층막으로 하고 있다. 즉, 층간 절연막(50)은, 제1 SiO막(501), 제2 SiO막(502) 및 SiN막(503)을 포함하는 다층막이다. 층간 절연막(50)은, 게이트 절연층(48)과 마찬가지로 채널(47)의 보호막으로서의 기능을 갖고, 게이트 절연층(48)과 마찬가지로 다층막으로서 성막함으로써 플라스마로부터의 채널(47)로의 대미지를 저감한다. 상기한 실시 형태에 따른 패시베이션층(37)의 성막 처리는, 도 10에 도시한 층간 절연막(50)의 성막에도 적용된다. 이에 의해, 채널(47)의 보호막(층간 절연막(50))의 성막 시에, 플라스마로부터 채널(47)에 부여되는 대미지를 저감할 수 있고, 결과적으로, 채널(47)을 사용한 TFT(40)의 특성의 열화를 억제할 수 있다.
또한, 상기한 실시 형태에서는, SiN막(373) 상에 유기막을 성막하는 제4 성막 공정을 추가로 실행해도 된다. 이 경우, SiN막(373) 상에 성막된 유기막은, TFT(30)의 평탄화층을 구성한다.
또한, 상기한 실시 형태에서는, 플라스마원으로서 유도 결합 플라스마를 이용한 CVD법에 의해 성막을 행하는 성막 장치(10)을 예로 들어 설명했지만, 개시 기술은 이것에 한정되지 않는다. 플라스마를 사용한 CVD법에 의해 성막을 행하는 성막 장치(10)라면, 플라스마원은 유도 결합 플라스마에 한정되지 않고, 예를 들어 용량 결합 플라스마, 마이크로파 플라스마, 마그네트론 플라스마 등, 임의의 플라스마원을 사용할 수 있다.
또한, 상기한 실시 형태에 있어서의 성막 방법은, 예를 들어 해당 성막 방법을 실현하기 위한 프로그램을, 제어부(27)가 실행함으로써 실현된다. 성막 방법을 실현하기 위한 프로그램은, 예를 들어 광학 기록 매체, 광자기 기록 매체, 테이프 매체, 자기 기록 매체 또는 반도체 메모리 등의 기억 매체를 통해 제공된다. 광학 기록 매체로서는, 예를 들어 DVD(Digital Versatile Disc), PD(Phase change rewritable Disk) 등이 사용된다. 광자기 기록 매체로서는, MO(Magneto-Optical disk) 등이 사용된다. 제어부(27)는, 해당 기억 매체로부터 프로그램을 판독하고, 판독한 프로그램을 실행함으로써, 성막 장치(10)의 각 부를 제어하여, 상기한 실시 형태에 있어서의 성막 방법을 실현한다. 또한, 제어부(27)는, 성막 방법을 실현하기 위한 프로그램을, 해당 프로그램을 기억하는 서버 등의 다른 장치로부터, 통신 매체를 통해 해당 프로그램을 취득하여 실행해도 된다.

Claims (7)

  1. 산소 함유 가스와 SiF4 가스와 SiCl4 가스를 포함하고 또한 SiF4 가스에 대한 SiCl4 가스의 유량비가 제1 유량비가 되는 혼합 가스의 플라스마를 제1 고주파 전력을 사용하여 생성하고, 생성된 플라스마에 의해, 산화물 반도체 상에 제1 산화 실리콘막을 성막하는 제1 성막 공정과,
    산소 함유 가스와 SiF4 가스와 SiCl4 가스를 포함하고 또한 SiF4 가스에 대한 SiCl4 가스의 유량비가 제2 유량비가 되는 혼합 가스의 플라스마를 제2 고주파 전력을 사용하여 생성하고, 생성된 플라스마에 의해, 상기 제1 산화 실리콘막 상에 제2 산화 실리콘막을 성막하는 제2 성막 공정
    을 포함하고,
    상기 제1 고주파 전력은, 상기 제2 고주파 전력보다도 낮고,
    상기 제1 유량비는, 상기 제2 유량비보다도 작은, 성막 방법.
  2. 제1항에 있어서, 상기 제1 성막 공정과 상기 제2 성막 공정 사이에, 상기 제1 산화 실리콘막을 산소 가스의 플라스마에 폭로하는 폭로 공정을 더 포함하는, 성막 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1 산화 실리콘막의 두께는, 상기 제2 산화 실리콘막의 두께보다도 얇은, 성막 방법.
  4. 제1항 또는 제2항에 있어서, 질소 함유 가스와 SiF4 가스와 SiCl4 가스를 포함하는 혼합 가스의 플라스마에 의해, 상기 제2 산화 실리콘막 상에 질화 실리콘막을 성막하는 제3 성막 공정을 더 포함하는, 성막 방법.
  5. 제4항에 있어서, 상기 제1 산화 실리콘막, 상기 제2 산화 실리콘막 및 상기 질화 실리콘막은, TFT(Thin Film Transistor)의 패시베이션층, 게이트 절연층 및 층간 절연막의 적어도 어느 하나를 구성하는, 성막 방법.
  6. 제4항에 있어서, 상기 질화 실리콘막 상에 유기막을 성막하는 제4 성막 공정을 더 포함하는, 성막 방법.
  7. 산화물 반도체를 보호하는 보호막을 성막하기 위한 챔버와,
    상기 챔버 내에 처리 가스를 공급하는 가스 공급부와,
    상기 챔버 내에 있어서 상기 처리 가스의 플라스마를 생성하는 플라스마 생성부와,
    제어부
    를 구비하고,
    상기 제어부는,
    산소 함유 가스와 SiF4 가스와 SiCl4 가스를 포함하고 또한 SiF4 가스에 대한 SiCl4 가스의 유량비가 제1 유량비가 되는 혼합 가스의 플라스마를 제1 고주파 전력을 사용하여 생성하고, 생성된 플라스마에 의해, 상기 산화물 반도체 상에 제1 산화 실리콘막을 성막하는 제1 성막 공정과,
    산소 함유 가스와 SiF4 가스와 SiCl4 가스를 포함하고 또한 SiF4 가스에 대한 SiCl4 가스의 유량비가 제2 유량비가 되는 혼합 가스의 플라스마를 제2 고주파 전력을 사용하여 생성하고, 생성된 플라스마에 의해, 상기 제1 산화 실리콘막 상에 제2 산화 실리콘막을 성막하는 제2 성막 공정
    을 실행하고,
    상기 제1 고주파 전력은, 상기 제2 고주파 전력보다도 낮고,
    상기 제1 유량비는, 상기 제2 유량비보다도 작은, 성막 장치.
KR1020190089985A 2018-07-30 2019-07-25 성막 방법 및 성막 장치 KR102217171B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018142329 2018-07-30
JPJP-P-2018-142329 2018-07-30
JP2018243106A JP7130548B2 (ja) 2018-07-30 2018-12-26 成膜方法及び成膜装置
JPJP-P-2018-243106 2018-12-26

Publications (2)

Publication Number Publication Date
KR20200013604A KR20200013604A (ko) 2020-02-07
KR102217171B1 true KR102217171B1 (ko) 2021-02-17

Family

ID=69383956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190089985A KR102217171B1 (ko) 2018-07-30 2019-07-25 성막 방법 및 성막 장치

Country Status (2)

Country Link
KR (1) KR102217171B1 (ko)
CN (1) CN110777358B (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017224789A (ja) 2016-06-17 2017-12-21 東京エレクトロン株式会社 成膜方法およびｔｆｔの製造方法
JP2018117148A (ja) 2012-01-25 2018-07-26 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
JP4312630B2 (ja) * 2004-03-02 2009-08-12 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP4628696B2 (ja) * 2004-06-03 2011-02-09 東京エレクトロン株式会社 プラズマｃｖｄ装置
WO2007139142A1 (ja) * 2006-05-31 2007-12-06 Tokyo Electron Limited プラズマｃｖｄ方法、窒化珪素膜の形成方法、半導体装置の製造方法およびプラズマｃｖｄ装置
JP2012169153A (ja) * 2011-02-15 2012-09-06 Akinori Ebe プラズマ処理装置
CN102543756A (zh) * 2012-01-18 2012-07-04 上海华力微电子有限公司 较小等离子损伤的高密度等离子体沉积方法
JP6523071B2 (ja) * 2015-06-19 2019-05-29 東京エレクトロン株式会社 プラズマを用いた成膜方法
JP6640608B2 (ja) * 2016-03-02 2020-02-05 東京エレクトロン株式会社 基板処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018117148A (ja) 2012-01-25 2018-07-26 株式会社半導体エネルギー研究所 半導体装置
JP2017224789A (ja) 2016-06-17 2017-12-21 東京エレクトロン株式会社 成膜方法およびｔｆｔの製造方法

Also Published As

Publication number Publication date
CN110777358A (zh) 2020-02-11
KR20200013604A (ko) 2020-02-07
CN110777358B (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
KR102084309B1 (ko) 성막 방법 및 성막 장치
TWI747910B (zh) 成膜方法及ｔｆｔ的製造方法
KR20170069991A (ko) 다층 보호막의 형성 방법 및 다층 보호막의 형성 장치
US9076651B1 (en) Gate stacks and ohmic contacts for SiC devices
WO2011040396A1 (ja) 窒化珪素膜の成膜方法および半導体メモリ装置の製造方法
KR101973233B1 (ko) 전자 디바이스, 그 제조 방법, 및 그 제조 장치
US20130078816A1 (en) Substrate Processing Apparatus, Method of Manufacturing Semiconductor Device and Non-Transitory Computer-Readable Recording Medium
JP6412322B2 (ja) 半導体デバイス、その製造方法、及びその製造装置
US20170170018A1 (en) Conformal doping using dopant gas on hydrogen plasma treated surface
US11651971B2 (en) Etching method, substrate processing apparatus, and substrate processing system
KR102217171B1 (ko) 성막 방법 및 성막 장치
JP7130548B2 (ja) 成膜方法及び成膜装置
JPWO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP2022002294A (ja) エッチング方法、基板処理装置、及び基板処理システム
Han et al. Effect of an Al 2 O 3/TiO 2 Passivation Layer on the Performance of Amorphous Zinc–Tin Oxide Thin-Film Transistors
JP2011165743A (ja) 半導体装置の製造方法
WO2010113928A1 (ja) 窒化珪素膜の成膜方法、半導体メモリ装置の製造方法およびプラズマｃｖｄ装置
CN118156141A (zh) 薄膜晶体管的制作方法
JPH06333913A (ja) 絶縁膜の形成方法およびその形成装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant