KR102216995B1 - 유기발광 표시장치 - Google Patents

유기발광 표시장치 Download PDF

Info

Publication number
KR102216995B1
KR102216995B1 KR1020140079067A KR20140079067A KR102216995B1 KR 102216995 B1 KR102216995 B1 KR 102216995B1 KR 1020140079067 A KR1020140079067 A KR 1020140079067A KR 20140079067 A KR20140079067 A KR 20140079067A KR 102216995 B1 KR102216995 B1 KR 102216995B1
Authority
KR
South Korea
Prior art keywords
pixel
transistor
electrode
organic light
light emitting
Prior art date
Application number
KR1020140079067A
Other languages
English (en)
Other versions
KR20160007745A (ko
Inventor
이정호
권도현
심수연
윤주원
이기창
이승민
이일정
임충열
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140079067A priority Critical patent/KR102216995B1/ko
Priority to US14/738,622 priority patent/US9837021B2/en
Publication of KR20160007745A publication Critical patent/KR20160007745A/ko
Priority to KR1020210018910A priority patent/KR102356034B1/ko
Application granted granted Critical
Publication of KR102216995B1 publication Critical patent/KR102216995B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

유기발광 표시장치는 각각이 각각은 유기발광 다이오드 및 상기 유기발광 다이오드의 구동전류를 제어하는 구동 트랜지스터를 포함하는 i번째 화소 및 i+1번째 화소를 포함한다. 상기 i번째 화소의 상기 구동 트랜지스터의 제어전극이 접속된 상기 i번째 화소의 제1 노드는 상기 i번째 화소에 인가된 i-1번째 주사 신호에 동기되어 초기화 전압으로 초기화되고, 상기 i번째 화소의 상기 유기발광 다이오드의 애노드는 상기 i+1번째 화소에 인가된 i번째 주사 신호에 동기되어 초기화 전압으로 초기화된다.

Description

유기발광 표시장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 발명은 유기발광 표시장치에 관한 것으로, 더욱 상세하게는 표시품질이 향상된 유기발광 표시장치에 관한 것이다.
상기 유기발광 표시장치는 복수 개의 화소들을 포함한다. 상기 복수 개의 화소들 각각은 유기발광 다이오드 및 상기 유기발광 다이오드를 제어하는 회로부를 포함한다. 상기 회로부는 적어도 스위칭 트랜지스터, 구동 트랜지스터, 및 스토리지 커패시터를 포함한다.
상기 유기발광 다이오드는 애노드, 캐소드, 및 상기 애노드와 상기 캐소드 사이에 배치된 유기 발광층을 포함한다. 상기 유기발광 다이오드는 상기 애노드와 상기 캐소드 사이에 상기 유기 발광층의 문턱전압 이상의 전압이 인가되면 발광된다.
따라서, 본 발명의 목적은 균일한 블랙 휘도를 표시하는 유기발광 표시장치를 제공하는 것이다.
본 발명의 일 실시예에 따른 유기발광 표시장치는 i-1번째(여기서 i는 2 이상의 자연수) 주사 라인에 접속된 i-1번째 화소, i번째 주사 라인에 접속된 i번째 화소, 및 i+1번째 주사 라인에 접속된 i+1번째 화소를 포함한다. 상기 i-1번째 화소, 상기 i번째 화소, 및 상기 i+1번째 화소 각각은 유기발광 다이오드 및 상기 유기발광 다이오드의 구동전류를 제어하는 구동 트랜지스터를 포함한다. 상기 i번째 화소의 상기 구동 트랜지스터의 제어전극이 접속된 상기 i번째 화소의 제1 노드는 상기 i번째 화소에 인가된 i-1번째 주사 신호에 동기되어 초기화 전압으로 초기화된다. 상기 i번째 화소의 상기 유기발광 다이오드의 애노드는 상기 i+1번째 화소에 인가된 i번째 주사 신호에 동기되어 상기 초기화 전압으로 초기화된다.
상기 i번째 화소는 상기 초기화 전압이 인가되는 i번째 초기화 라인과 상기 i번째 화소의 상기 제1 노드 사이에 직렬 연결된 제1 초기화 트랜지스터 및 제2 초기화 트랜지스터를 더 포함한다. 상기 i번째 화소의 상기 제1 초기화 트랜지스터 및 상기 제2 초기화 트랜지스터는 i번째 더미 주사 라인에 인가된 상기 i-1번째 주사 신호에 응답하여 상기 i번째 화소의 상기 제1 노드에 상기 초기화 전압을 제공한다.
상기 i+1번째 화소의 상기 구동 트랜지스터의 제어전극이 접속된 상기 i+1번째 화소의 제1 노드는 상기 i+1번째 화소에 인가된 상기 i번째 주사 신호에 동기되어 상기 초기화 전압으로 초기화된다.
상기 i+1번째 화소는 상기 초기화 전압이 인가되는 i+1번째 초기화 라인과 상기 i+1번째 화소의 상기 제1 노드 사이에 직렬 연결된 제1 초기화 트랜지스터 및 제2 초기화 트랜지스터를 더 포함한다. 상기 i+1번째 화소의 상기 제1 초기화 트랜지스터 및 상기 제2 초기화 트랜지스터 사이에는 상기 i번째 화소의 상기 유기발광 다이오드의 상기 애노드에 접속된 상기 i+1번째 화소의 제2 노드가 정의된다. 상기 i+1번째 화소의 상기 제1 초기화 트랜지스터는 상기 i+1번째 화소에 인가된 상기 i번째 주사 신호에 응답하여 상기 i+1번째 화소의 상기 제2 노드에 상기 초기화 전압을 제공한다. 상기 i번째 화소의 상기 유기발광 다이오드의 상기 애노드는 상기 i+1번째 화소의 상기 제2 노드에 연결된다.
상기 i번째 화소의 상기 제1 초기화 트랜지스터 및 상기 제2 초기화 트랜지스터 사이에는 상기 i-1번째 화소의 상기 유기발광 다이오드의 애노드에 접속된 상기 i번째 화소의 제2 노드가 정의된다. 상기 i-1번째 화소의 상기 유기발광 다이오드의 상기 애노드는 상기 i번째 화소에 인가된 상기 i-1번째 주사 신호에 동기되어 상기 초기화 전압으로 초기화된다.
상기 i번째 화소의 상기 제2 초기화 트랜지스터는 상기 i번째 화소의 상기 제2 노드와 상기 i번째 화소의 상기 제1 노드 사이에 직렬 연결된 2개의 트랜지스터들을 포함한다.
상기 i번째 화소는 스위칭 트랜지스터, 스토리지 커패시터, 제1 및 제2 제어 트랜지스터를 포함한다. 상기 스위칭 트랜지스터는 k번째(여기서 k는 1 이상의 자연수) 데이터 라인에 접속된 입력전극, 상기 구동 트랜지스터의 입력전극에 접속된 출력전극, 및 상기 i번째 주사 신호가 인가되는 상기 i번째 주사 라인에 접속된 제어전극을 포함한다. 상기 스토리지 커패시터는 상기 제1 노드와 전원 라인 사이에 접속된다.
상기 제1 제어 트랜지스터는 상기 구동 트랜지스터의 출력전극에 접속된 입력전극, 상기 제1 노드에 접속된 출력전극, 및 상기 i번째 주사 신호가 인가되는 상기 i번째 주사 라인에 접속된 제어전극을 포함한다. 상기 제2 제어 트랜지스터는 상기 구동 트랜지스터의 상기 출력전극에 접속된 입력전극, 상기 유기발광 다이오드의 상기 애노드에 접속된 출력전극, 및 i번째 발광 라인에 접속된 제어전극을 포함한다.
상기 i번째 화소는 상기 전원 라인에 접속된 입력전극, 상기 구동 트랜지스터의 상기 입력전극에 접속된 출력전극, 및 상기 i번째 발광 라인에 접속된 제어전극을 포함한다.
상기 i번째 더미 주사 라인에 인가된 상기 i-1번째 주사 신호가 활성화되는 구간은 초기화 구간으로 정의되고, 상기 초기화 구간 이후에 상기 i번째 주사 라인에 인가된 상기 i번째 주사 신호가 활성화되는 구간은 데이터 기입 구간으로 정의된다. 상기 스토리지 커패시터는 상기 데이터 기입 구간 동안에 상기 k번째 데이터 라인으로 인가된 데이터 신호에 대응하는 전압을 충전한다.
상기 초기화 구간 이후에 상기 i번째 발광 라인에 인가된 발광 제어신호가 활성화되는 구간은 발광 구간으로 정의된다. 상기 i번째 화소의 상기 유기발광 다이오드는 상기 발광 구간 동안에 상기 스토리지 커패시터에 충전된 전압에 대응하게 발광한다.
상기 구동 트랜지스터의 채널부는 상기 구동 트랜지스터의 상기 입력전극 및 상기 구동 트랜지스터의 상기 출력전극 사이에 배치된다. 상기 구동 트랜지스터의 상기 채널부는 상기 구동 트랜지스터의 상기 입력전극 및 상기 구동 트랜지스터의 상기 출력전극과 동일한 층상에 배치되며, 상기 구동 트랜지스터의 상기 제어전극에 중첩한다.
상기 스토리지 커패시터는 상기 구동 트랜지스터의 상기 입력전극, 상기 출력전극, 및 상기 채널부를 커버하는 제1 절연층 상에 배치된 제1 전극 및 상기 제1 전극을 커버하는 제2 절연층 상에 배치되며 상기 전원 라인에 접속된 제2 전극을 포함한다.
상기 구동 트랜지스터는 상기 제1 전극과 동일한 층 상에 배치되고, 상기 구동 트랜지스터의 상기 제어전극에 중첩하는 플로팅 전극을 더 포함한다.
상기 구동 트랜지스터의 상기 제어전극은 상기 제2 전극과 동일한 층 상에 배치된다.
상기 i번째 화소는 상기 구동 트랜지스터의 상기 제어전극과 상기 스토리지 커패시터의 상기 제1 전극을 연결하는 제1 연결전극을 포함한다. 상기 제1 연결전극은 상기 구동 트랜지스터의 상기 제어전극을 커버하는 제3 절연층 상에 배치된다. 상기 제1 연결전극은 상기 제3 절연층에 정의된 제1 컨택홀을 통해 상기 구동 트랜지스터의 상기 제어전극에 접속되고, 상기 제3 절연층 및 상기 제2 절연층에 정의된 제2 컨택홀을 통해 상기 스토리지 커패시터의 상기 제1 전극에 접속된다.
상기 i번째 화소는 상기 제2 제어 트랜지스터의 출력전극에 접속된 제2 연결전극을 더 포함한다. 상기 제2 제어 트랜지스터의 출력전극은 상기 구동 트랜지스터의 상기 출력전극과 동일한 층 상에 배치된다. 상기 제2 연결전극은 상기 제3 절연층 상에 배치되며, 상기 제2 연결전극은 상기 제1 내지 제3 절연층에 정의된 제3 컨택홀을 통해 상기 제2 제어 트랜지스터의 상기 출력전극에 접속된다.
상기 유기발광 다이오드의 상기 애노드는 상기 제2 연결전극을 커버하는 제4 절연층 상에 배치된다. 상기 제2 연결전극은 상기 제4 절연층에 정의된 제4 컨택홀을 통해 상기 유기발광 다이오드의 상기 애노드에 접속된다.
상술한 바에 따르면, 상기 유기발광 다이오드의 상기 애노드는 상기 유기발광 다이오드가 발광되기 이전에 초기화 전압으로 방전된다. 이후, 상기 유기발광 다이오드는 데이터 신호에 대응하게 발광된다. 상기 유기발광 다이오드는 상기 데이터 신호의 계조값에 대응하는 휘도를 표시할 수 있다. 상기 데이터 신호가 블랙 계조를 가질 때, 상기 유기발광 다이오드는 오발광되지 않고 블랙을 표시할 수 있다. 상기 유기발광 다이오드는 상기 블랙과 소정의 휘도 차이를 갖는 저계조들을 표시할 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기발광 표시장치의 블럭도이다.
도 2는 본 발명의 일 실시예에 따른 화소들의 회로도이다.
도 3은 도 2에 도시된 화소들을 구동하기 위한 구동신호들을 도시한 파형도이다.
도 4a 내지 도 4c는 구동신호들에 따른 i번째 화소의 동작을 도시하였다.
도 5는 본 발명의 일 실시예에 따른 i번째 화소의 레이아웃이다.
도 6a 내지 도 6g는 도 5에 도시된 i번째 화소의 제조공정에 따라 형성되는 층들을 도시한 평면도이다.
도 7a는 도 5의 Ⅰ-Ⅰ'에 따른 i번째 화소의 단면도이다.
도 7b는 도 5의 Ⅱ-Ⅱ'에 따른 i번째 화소의 단면도이다.
도 8은 본 발명의 일 실시예에 따른 i번째 화소의 등가회로도이다.
도 9는 도 8에 도시된 화소의 레이아웃의 일부를 도시한 평면도이다.
이하, 도면을 참조하여 본 발명의 일 실시예에 따른 유기발광 표시장치를 설명한다. 도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 일부 구성요소의 스케일을 과장하거나 축소하여 나타내었다. 명세서 전체에 걸쳐 유사한 참조 부호는 유사한 구성 요소를 지칭한다.
도 1은 본 발명의 일 실시예에 따른 유기발광 표시장치의 블럭도이다. 도 1에 도시된 것과 같이, 유기발광 표시장치는 타이밍 제어부(100), 주사 구동부(200), 데이터 구동부(300), 및 유기발광 표시패널(DP)을 포함한다.
상기 타이밍 제어부(100)는 입력 영상신호들(미 도시)을 수신하고, 상기 데이터 구동부(300)와의 인터페이스 사양에 맞도록 상기 입력 영상신호들의 데이터 포맷을 변환하여 영상 데이터들(RGB)을 생성한다. 상기 타이밍 제어부(100)는 상기 영상 데이터들(RGB)과 각종 제어신호들(DCS, SCS)을 출력한다.
상기 주사 구동부(200)는 상기 타이밍 제어부(100)로부터 주사 제어신호(SCS)를 수신한다.　상기 주사 제어신호(SCS)는 상기 주사 구동부(200)의 동작을 개시하는 수직개시신호, 신호들의 출력 시기를 결정하는 클럭신호 등을 포함할 수 있다. 상기 주사 구동부(200)는 복수 개의 주사 신호들을 생성하고, 상기 복수 개의 주사 신호들을 후술하는 복수 개의 주사 라인들(SL1~SLn)에 순차적으로 출력한다.　또한, 상기 주사 구동부(200)는 상기 주사 제어신호(SCS)에 응답하여 복수 개의 발광 제어신호들을 생성하고, 후술하는 복수 개의 발광 라인들(EL1~ELn)에 상기 복수 개의 발광 제어신호들을 출력한다.
도 1은 상기 복수 개의 주사 신호들과 상기 복수 개의 발광 제어신호들이 하나의 주사 구동부(200)로부터 출력되는 것으로 도시하였지만, 본 발명은 이에 한정되는 것은 아니다. 본 발명의 일 실시예에서, 복수 개의 주사 구동부가 상기 복수 개의 주사 신호들을 분할하여 출력하고, 상기 복수 개의 발광 제어신호들을 분할하여 출력할 수 있다. 또한, 본 발명의 일 실시예에서, 상기 복수 개의 주사 신호들을 생성하여 출력하는 구동회로와 상기 복수 개의 발광 제어신호들을 생성하여 출력하는 구동회로는 별개로 구분될 수 있다.
상기 데이터 구동부(300)는 상기 타이밍 제어부(100)로부터 상기 데이터 제어신호(DCS) 및 상기 영상 데이터들(RGB)을 수신한다. 상기 데이터 구동부(300)는 상기 영상 데이터들(RGB)을 데이터 신호들로 변환하고, 상기 데이터 신호들을 후술하는 복수 개의 데이터 라인들(DL1~DLm)에 출력한다. 상기 데이터 신호들은 영상 데이터들(RGB)의 계조값에 대응하는 아날로그 전압들이다.
상기 유기발광 표시패널(DP)은 복수 개의 주사 라인들(SL1~SLn), 복수 개의 발광 라인들(EL1~ELn), 복수 개의 데이터 라인들(DL1~DLm), 및 복수 개의 화소들(PX)을 포함한다. 상기 복수 개의 주사 라인들(SL1~SLn)은 제1 방향(DR1)으로 연장되고, 상기 제2 방향에 직교하는 제2 방향(DR2)으로 나열된다. 상기 복수 개의 발광 라인들(EL1~ELn) 각각은 상기 복수 개의 주사 라인들(SL1~SLn) 중 대응하는 주사 라인에 나란하게 배열될 수 있다. 상기 복수 개의 데이터 라인들(DL1~DLm)은 상기 복수 개의 주사 라인들(SL1~SLn)과 절연되게 교차한다.
상기 복수 개의 화소들(PX) 각각은 상기 복수 개의 주사 라인들(SL1~SLn) 중 대응하는 주사 라인, 상기 복수 개의 발광 라인들(EL1~ELn) 중 대응하는 발광 라인, 및 상기 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인들에 접속된다. 상기 복수 개의 화소들(PX) 각각은 제1 전압(ELVDD) 및 상기 제1 전압(ELVDD)보다 낮은 레벨의 제2 전압(ELVSS)을 수신한다. 상기 복수 개의 화소들(PX) 각각은 상기 제1 전압(ELVDD)이 인가되는 전원 라인(PL)에 접속된다. 상기 복수 개의 화소들(PX) 각각은 초기화 전압(Vint)을 수신하는 초기화 라인(RL)에 접속된다.
상기 복수 개의 화소들(PX) 각각은 2개의 주사 라인들에 전기적으로 연결될 수 있다. 도 1에 도시된 것과 같이, 제2 번째 주사 라인(SL2)에 연결된 화소들(PX, 이하 제2 화소행의 화소들)은 제1 번째 주사 라인(SL1)에도 연결될 수 있다. 상기 제2 화소행의 화소들(PX)은 상기 제2 번째 주사 라인(SL2)에 인가된 주사신호 및 상기 제1 번째 주사 라인(SL1)에 인가된 주사신호를 수신한다.
미 도시되었으나, 상기 유기발광 표시패널(DP)은 복수 개의 더미 주사 라인들을 더 포함할 수 있다. 또한, 상기 유기발광 표시패널(DP)은 상기 제1 번째 주사 라인(SL1)에 연결된 화소들(PX)에 초기화 제어신호를 제공하는 주사 라인을 더 포함할 수 있다. 또한, 상기 복수 개의 데이터 라인들(DL1~DLm) 중 어느 하나의 데이터 라인에 연결된 화소들(이하, 화소열의 화소들)은 서로 연결될 수 있다. 상기 화소열의 화소들 중 인접하는 2개의 화소들이 전기적으로 연결될 수 있다.
상기 복수 개의 화소들(PX) 각각은 유기발광 다이오드(미 도시) 및 상기 유기발광 다이오드의 발광을 제어하는 회로부(미 도시)를 포함한다. 상기 회로부는 복수 개의 박막 트랜지스터(이하, 트랜지스터)와 커패시터를 포함할 수 있다. 상기 복수 개의 화소들(PX)은 레드 컬러를 발광하는 레드 화소들, 그린 컬러를 발광하는 그린 화소들, 및 블루 컬러를 발광하는 블루 화소들을 포함할 수 있다. 레드 화소의 유기 발광 다이오드, 그린 화소의 유기 발광 다이오드, 및 블루 화소의 유기 발광 다이오드는 서로 다른 물질의 유기 발광층을 포함할 수 있다.
복수 회의 포토리소그래피 공정을 통해 베이스 기판(미 도시) 상에 상기 복수 개의 주사 라인들(SL1~SLn), 상기 복수 개의 발광 라인들(EL1~ELn), 상기 복수 개의 데이터 라인들(DL1~DLm), 상기 전원 라인(PL), 상기 초기화 라인(RL), 및 상기 복수 개의 화소들(PX)을 형성할 수 있다. 복수 회의 증착공정 또는 코팅공정을 통해 베이스 기판(미 도시) 상에 복수 개의 절연층들을 형성할 수 있다. 상기 절연층들은 유기막 및/또는 무기막을 포함한다. 그밖에 상기 복수 개의 화소들(PX)을 보호하는 봉지층(미 도시)을 상기 베이스 기판 상에 더 형성할 수 있다.
도 2는 본 발명의 일 실시예에 따른 화소들의 회로도이다. 도 3은 도 2에 도시된 화소들을 구동하기 위한 구동신호들을 도시한 파형도이다. 도 4a 내지 도 4c는 구동신호에 따른 i번째 화소의 동작을 도시하였다.
도 2에는 상기 복수 개의 데이터 라인들(DL1~DLm) 중 k번째 데이터 라인(DLk)에 연결된 제1 내지 제3 화소들(PXi-1, PXi, PXi+1, 이하 제1 내지 제3 화소들)을 예시적으로 도시하였다. 상기 제1 내지 제3 화소들(PXi-1, PXi, PXi+1)은 동일한 구성을 갖는바, 제2 화소(PXi)를 중심으로 상기 제1 내지 제3 화소들(PXi-1, PXi, PXi+1)의 구성을 상세히 설명한다.
상기 제2 화소(PXi)는 유기발광 다이오드(ED) 및 상기 유기발광 다이오드를 제어하는 회로부를 포함한다. 본 실시예에서 7개의 트랜지스터들(T1~T7) 및 하나의 커패시터(Cst)를 포함하는 회로부를 예시적으로 도시하였다. 또한, 7개의 트랜지스터들(T1~T7)은 p타입의 트랜지스터로 도시되었다. 도 2에 도시된 회로부는 하나의 예시에 불과하고 상기 회로부의 구성은 변형되어 실시될 수 있다.
도 2에 도시된 것과 같이, 상기 회로부는 상기 전원 라인(PL)과 상기 유기발광 다이오드(ED)의 애노드 사이에 접속된 제1 트랜지스터(T1), 상기 k번째 데이터 라인(DLk)과 상기 제1 트랜지스터(T1) 사이에 접속된 제2 트랜지스터(T2), 제1 노드(N1)와 상기 제1 트랜지스터(T1)의 출력전극 사이에 접속된 제3 트랜지스터(T3), 상기 제1 트랜지스터(T1)와 상기 유기발광 다이오드(ED)의 애노드 사이에 접속된 제4 트랜지스터(T4), 및 상기 전원 라인(PL)과 상기 제1 트랜지스터(T1) 사이에 접속된 제5 트랜지스터(T5)를 포함한다. 또한, 상기 회로부는 상기 제1 노드(N1)와 상기 초기화 라인(RL) 사이에 직렬 접속된 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 포함한다. 상기 회로부는 상기 제1 노드(N1)와 상기 전원 라인(PL) 사이에 접속된 스토리지 커패시터(Cst)를 포함한다.
좀 더 구체적으로, 상기 제1 트랜지스터(T1)는 상기 제5 트랜지스터(T5)를 경유하여 상기 제1 전압(ELVDD)을 수신하는 입력전극, 상기 제1 노드(N1)에 접속된 제어전극, 및 출력전극을 포함한다. 상기 제1 트랜지스터(T1)의 출력전극은 상기 제4 트랜지스터(T4)를 경유하여 상기 유기발광 다이오드(ED)에 상기 제1 전압(ELVDD)을 제공한다. 상기 제1 트랜지스터(T1)의 출력전극은 상기 제3 트랜지스터(T3)를 경유하여 상기 제1 노드(N1)에 접속된다.
상기 제1 트랜지스터(T1)는 상기 제1 노드(N1)의 전위에 대응하여 상기 유기발광 다이오드(ED)에 공급되는 구동전류를 제어한다. 상기 제1 트랜지스터(T1)는 구동 트랜지스터로 정의될 수 있다.
상기 제2 트랜지스터(T2)는 상기 k번째 데이터 라인(DLk)에 접속된 입력전극, 상기 i번째 주사 라인(SLi)에 접속된 제어전극, 및 상기 제1 트랜지스터(T1)의 입력전극에 접속된 출력전극을 포함한다. 상기 제2 트랜지스터(T2)는 상기 i번째 주사 라인(SLi)에 인가된 주사 신호(Si, 이하 i번째 주사 신호)에 의해 턴-온되고, 상기 k번째 데이터 라인(DLk)에 인가된 데이터 신호(Di)를 상기 스토리지 커패시터(Cst)에 제공한다. 상기 제2 트랜지스터(T2)는 스위칭 트랜지스터로 정의될 수 있다. 한편, 상기 제1 및 제3 화소들(PXi-1, PXi+1)의 제2 트랜지스터들(T2)의 제어전극들은 상기 i-1번째 주사 라인(SLi-1) 및 상기 i+1번째 주사 라인(SLi+1)에 각각 접속된다.
상기 제3 트랜지스터(T3)는 상기 제1 트랜지스터(T1)의 출력전극에 접속된 입력전극, 상기 i번째 주사 라인(SLi)에 접속된 제어전극, 및 상기 제1 노드(N1)에 접속된 출력전극을 포함한다. 상기 제3 트랜지스터(T3)는 상기 i번째 주사 신호(Si)에 응답하여 턴-온된다. 상기 제3 트랜지스터(T3)는 제1 제어 트랜지스터로 정의될 수 있다. 한편, 상기 제1 및 제3 화소들(PXi-1, PXi+1)의 제3 트랜지스터들(T3)의 제어전극들은 상기 i-1번째 주사 라인(SLi-1) 및 상기 i+1번째 주사 라인(SLi+1)에 각각 접속된다.
상기 제2 트랜지스터(T2) 및 상기 제3 트랜지스터(T3)가 턴-온될 때, 상기 제1 트랜지스터(T1)는 상기 제2 트랜지스터(T2)와 상기 제3 트랜지스터(T3) 사이에 다이오드 형태로 접속된다. 그에 따라, 상기 제2 트랜지스터(T2)는 상기 제1 트랜지스터(T1) 및 상기 제3 트랜지스터(T3)를 경유하여 상기 제1 노드(N1)에 접속된다.
상기 스토리지 커패시터(Cst)는 상기 전원 라인(PL)과 상기 제1 노드(N1) 사이에 접속된다. 상기 스토리지 커패시터(Cst)는 상기 제1 노드(N1)에 인가된 전압에 대응하는 전압을 충전한다.
상기 제4 트랜지스터(T4)는 상기 제1 트랜지스터(T1)의 출력전극에 접속된 입력전극, 상기 i번째 발광 라인(ELi)에 접속된 제어전극, 및 상기 유기발광 다이오드(ED)의 애노드에 접속된 출력전극을 포함한다. 상기 제4 트랜지스터(T4)는 상기 i번째 발광 라인(ELi)으로부터 공급되는 발광 제어신호(Ei, 이하 i번째 발광 제어신호)에 대응하여 스위칭된다.
상기 제5 트랜지스터(T5)는 상기 전원 라인(PL)에 접속된 입력전극, 상기 i번째 발광 라인(ELi)에 접속된 제어전극, 및 상기 제1 트랜지스터(T1)의 입력전극에 접속된 출력전극을 포함한다. 상기 제5 트랜지스터(T5)는 상기 i번째 발광 제어신호(Ei)에 대응하여 스위칭된다.
상기 제4 트랜지스터(T4) 및 상기 제5 트랜지스터(T5)의 동작에 따라 상기 전원 라인(PL)과 상기 유기발광 다이오드(ED) 사이에 전류패스가 형성 또는 차단된다. 상기 제4 트랜지스터(T4)는 제2 제어 트랜지스터로 정의되고, 상기 제5 트랜지스터(T5)는 제3 제어 트랜지스터로 정의될 수 있다. 본 발명의 일 실시예에서 상기 제4 트랜지스터(T4) 및 상기 제5 트랜지스터(T5) 중 어느 하나는 생략될 수도 있다.
한편, 상기 제1 화소(PXi-1)의 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)의 제어전극들은 상기 i-1번째 발광 라인(ELi-1)에 각각 접속될 수 있다. 또한, 상기 제3 화소(PXi+1)의 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)의 제어전극들은 상기 i+1번째 발광 라인(ELi+1)에 각각 접속될 수 있다.
상기 제6 트랜지스터(T6)는 상기 제7 트랜지스터(T7)의 출력전극에 접속된 입력전극, 초기화 제어신호(Si-1)를 수신하는 제어전극, 및 상기 제1 노드(N1)에 접속된 출력전극을 포함한다. 상기 제7 트랜지스터(T7)는 상기 초기화 라인(RL)에 접속된 입력전극, 상기 초기화 제어신호(Si-1)를 수신하는 제어전극, 및 상기 제6 트랜지스터(T6)의 입력전극에 접속된 출력전극을 포함한다.
상기 제6 트랜지스터(T6) 및 상기 제7 트랜지스터(T7)의 상기 제어전극들은 i번째 더미 주사 라인(DMi)에 접속된다. 상기 제6 트랜지스터(T6) 및 상기 제7 트랜지스터(T7)는 상기 i번째 더미 주사 라인(DMi)에 인가된 초기화 제어신호(Si-1)에 응답하여 턴-온된다. 본 실시예에서 상기 초기화 제어신호(Si-1)는 상기 i-1번째 주사 라인(SLi-1)에 인가된 상기 i-1번째 주사 신호(Si-1)와 실질적으로 동일한 신호일 수 있다. 상기 i번째 더미 주사 라인(DMi)은 상기 i-1번째 주사 라인(SLi-1)에 전기적으로 연결될 수 있다.
상기 제6 트랜지스터(T6)는 제1 초기화 트랜지스터로 정의되고, 상기 제7 트랜지스터(T7)는 제2 초기화 트랜지스터로 정의될 수 있다. 상기 제6 트랜지스터(T6) 및 상기 제7 트랜지스터(T7)이 턴-온되면, 상기 제1 노드(N1)는 상기 초기화 전압(Vint)에 의해 초기화된다. 본 발명의 일 실시예에서 상기 제6 트랜지스터(T6)는 생략될 수 있다.
상기 제6 트랜지스터(T6)의 입력전극과 상기 제7 트랜지스터(T7)의 출력전극이 접속된 지점은 제2 노드(N2)로 정의될 수 있다. 상기 제2 노드(N2)는 상기 제1 화소(PXi-1)의 상기 유기발광 다이오드(ED)의 애노드에 연결된다. 따라서, 상기 제1 화소(PXi-1)의 상기 유기발광 다이오드(ED)의 애노드는 상기 제7 트랜지스터(T7)이 턴-온될 때 상기 초기화 전압(Vint)에 의해 초기화된다.
상기 제2 화소(PXi)의 상기 유기발광 다이오드(ED)의 애노드는 상기 제3 화소(PXi+1)의 제2 노드(N2)에 연결된다. 상기 제3 화소(PXi+1)의 상기 제6 트랜지스터(T6) 및 상기 제7 트랜지스터(T7)의 제어전극들은 상기 i+1번째 더미 주사 라인(DMi+1)에 각각 접속될 수 있다. 상기 제3 화소(PXi+1)의 상기 제7 트랜지스터(T7)는 상기 i+1번째 더미 주사 라인(DMi+1)에 인가된 상기 초기화 제어신호(Si)에 의해 턴-온된다. 상기 초기화 제어신호(Si)는 상기 i번째 주사 신호(Si)와 실질적으로 동일한 신호일 수 있다. 따라서, 상기 제2 화소(PXi)의 상기 유기발광 다이오드(ED)의 애노드는 상기 제3 화소(PXi+1)의 상기 제7 트랜지스터(T7)이 턴-온될 때 상기 초기화 전압(Vint)에 의해 초기화된다.
결과적으로, 상기 제2 화소(PXi)의 상기 제1 노드(N1)는 상기 제2 화소(PXi)에 인가된 상기 i-1번째 주사 신호(Si-1)에 응답하여 상기 초기화 전압(Vint)으로 초기화되고, 상기 제2 화소(PXi)의 상기 유기발광 다이오드(ED)의 애노드는 상기 제3 화소(PXi+1)에 인가된 상기 i번째 주사 신호(Si)에 응답하여 상기 초기화 전압(Vint)으로 초기화된다.
도 3 및 도 4a 내지 도 4c를 참조하여 i번째 화소의 동작을 좀 더 상세히 설명한다. 상기 유기발광 표시패널(DP, 도 1 참조)은 프레임 구간들마다 영상을 표시한다. 각각의 프레임 구간들 동안 상기 복수 개의 주사 라인들(SL1~SLn)에 복수 개의 주사 신호들이 순차적으로 스캐닝된다. 도 3은 어느 하나의 프레임 구간 중 일부를 도시하였다.
도 3 및 도 4a를 참조하면, 상기 i번째 더미 주사 라인(DMi)에 인가된 상기 초기화 제어신호(Si-1)는 초기화 구간(RP) 중에 활성화된다. 본 실시예에서 도 3에 도시된 신호들은 로우 레벨을 가질 때, 활성화되는 것으로 설명된다. 도 3에 도시된 신호들의 로우 레벨은 해당 신호들이 인가되는 트랜지스터의 턴-온 전압일 수 있다.
상기 초기화 제어신호(Si-1)에 의해 상기 제6 트랜지스터(T6) 및 상기 제7 트랜지스터(T7)이 턴-온 됨에 따라 상기 초기화 전압(Vint)은 상기 제1 노드(N1)에 인가된다. 상기 제2 화소(PXi)의 상기 제1 노드(N1)는 상기 초기화 전압(Vint)으로 초기화된다. 상기 초기화 전압(Vint)은 상기 제1 노드(N1)를 초기화시킬 수 있을 정도로 충분히 낮은 전압, 예컨대 최고 계조의 데이터 신호보다 상기 제1 트랜지스터(T1)의 문턱전압 이상 낮은 레벨로 설정될 수 있다.
이때, 상기 초기화 전압(Vint)은 상기 제2 노드(N2)를 통해서 상기 제1 화소(PXi-1, 도 2 참조)의 상기 유기발광 다이오드(ED)의 애노드에 인가된다. 따라서, 상기 제1 화소(PXi-1)의 상기 유기발광 다이오드(ED)의 애노드와 상기 제2 화소(PXi)의 상기 제1 노드(N1)는 동시에 초기화된다.
도 3 및 도 4b를 참조하면, 상기 i번째 주사 라인(SLi)에 인가된 상기 i번째 주사 신호(Si)는 상기 초기화 구간(RP) 다음에 정의되는 데이터 기입 구간(DIP) 중에 활성화된다. 상기 데이터 기입 구간(DIP)에 활성화된 상기 주사 신호(Si)에 의해 상기 제2 트랜지스터(T2) 및 상기 제3 트랜지스터(T3)가 턴-온되고, 상기 제1 트랜지스터(T1)는 상기 제2 트랜지스터(T2)와 상기 제3 트랜지스터(T3) 사이에 다이오드 접속된다.
상기 데이터 기입 구간(DIP) 동안 상기 k번째 데이터 라인(DLk)으로는 데이터 신호(Di)가 공급된다. 상기 데이터 신호(Di)는 상기 제2 트랜지스터(T2), 상기 제1 트랜지스터(T1), 및 상기 제3 트랜지스터(T3)를 경유하여 상기 제1 노드(N1)에 제공된다. 이때, 상기 제1 트랜지스터(T1)는 다이오드 접속된 상태이므로, 상기 제1 노드(N1)에는 상기 데이터 신호(Di)와 상기 제1 트랜지스터(T1)의 문턱전압의 차전압이 제공된다. 상기 데이터 기입 구간(DIP) 동안에 상기 제1 노드(N1)에 전달된 전압은 상기 스토리지 커패시터(Cst)에 저장된다.
이때, 상기 유기발광 다이오드(ED)의 애노드는 상기 제3 화소(PXi+1, 도 2 참조)의 상기 제2 노드(N2)로부터 출력된 상기 초기화 전압(Vint)으로 초기화된다. 즉, 상기 데이터 신호(Di)에 대응하는 전압이 상기 제2 화소(PXi)의 상기 스토리지 커패시터(Cst)에 저장되는 동시에 상기 제2 화소(PXi)의 상기 유기발광 다이오드(ED)가 초기화된다.
상기 초기화 전압(Vint)은 상기 유기발광 다이오드(ED)의 기생 커패시터를 방전시킨다. 상기 초기화 전압(Vint)과 상기 유기발광 다이오드(ED)의 캐소드에 인가된 상기 제2 전압(ELVSS) 사이의 전위차는 상기 유기발광 다이오드(ED)의 발광 문턱전압보다 작다. 그에 따라, 상기 유기발광 다이오드(ED)는 오발광되지 않는다.
도 3 및 도 4c를 참조하면, 상기 초기화 구간(RP) 및 상기 데이터 기입 구간(DIP) 동안에 비활성화되었던 상기 i번째 발광 제어신호(Ei)는 상기 데이터 기입 구간(DIP) 이후에 정의되는 발광 구간(EP) 중에 활성화된다. 상기 i번째 발광 제어신호(Ei)에 의해 상기 전원 라인(PL)과 상기 유기발광 다이오드(ED) 사이에 전류패스가 형성된다. 그에 따라 상기 발광 구간(EP) 동안에 상기 유기발광 다이오드(ED)는 발광된다.
상기 유기발광 다이오드(ED)는 상기 스토리지 커패시터(Cst)에 충전된 전압에 대응하는 휘도로 발광된다. 상기 데이터 신호(Di)가 블랙 계조(최저 계조)를 나타낼 때, 상기 유기발광 다이오드(ED)는 오 발광되지 않고 블랙을 표시할 수 있다. 상술한 것과 같이 상기 데이터 기입 구간(DIP) 동안 상기 제2 화소(PXi)의 상기 유기발광 다이오드(ED)의 상기 애노드가 초기화되었기 때문이다. 또한, 상기 데이터 신호(Di)가 저계조들을 나타낼 때, 상기 유기발광 다이오드는 상기 블랙과 소정의 휘도 차이를 갖는 저계조들을 표시할 수 있다.
도 3에서 상기 초기화 구간(RP), 상기 데이터 기입 구간(DIP), 및 상기 발광 구간(EP) 사이에 소정의 지연 구간들이 존재하는 것으로 도시하였으나, 이는 하나의 예시에 불과하다. 본 발명의 일 실시예에서 상기 초기화 구간(RP), 상기 데이터 기입 구간(DIP), 및 상기 발광 구간(EP)는 연속될 수도 있다.
도 5는 본 발명의 일 실시예에 따른 i번째 화소의 레이아웃이다. 도 6a 내지 도 6g는 도 5에 도시된 i번째 화소의 제조공정에 따라 형성되는 층들을 도시한 평면도이다.도 7a는 도 5의 Ⅰ-Ⅰ'에 따른 i번째 화소의 단면도이다. 도 7b는 도 5의 Ⅱ-Ⅱ'에 따른 i번째 화소의 단면도이다.
도 5에 도시된 것과 같이, 베이스 기판(SUB, 도 7 참조) 상에 상기 제2 화소(PXi)의 상기 유기발광 다이오드(ED), 상기 제1 내지 제7 트랜지스터들(T1~T7), 및 상기 스토리지 커패시터(Cst)가 배치된다. 또한, 상기 베이스 기판(SUB) 상에 상기 제2 화소(PXi)에 연결된 상기 더미 주사 라인(DMi), 상기 주사 라인(SLi), 상기 발광 라인(ELi), 상기 데이터 라인(DLk), 및 상기 전원 라인(PL)이 배치된다. 도 5에서 초기화 라인은 미도시 되었다. 도 5에는 상기 제2 화소(PXi)에 인접하는 제1 화소(PXi-1) 및 제3 화소(PXi+1)의 일부분이 더 도시되었다.
도 6a에 도시된 것과 같이, 상기 베이스 기판(SUB) 상에 반도체층(AL)이 배치된다. 상기 반도체층(AL)은 복수 회 굴곡된 배선 형상을 갖는다. 다시 말해, 상기 반도체층(AL)은 복수 개의 배선부들을 포함하고, 상기 배선부들이 서로 연결된 형상을 가질 수 있다.
상기 반도체층(AL)은 채널부들, 전극부들, 및 배선부들으로 구분될 수 있다. 상기 채널부들은 반도체의 성질을 갖고, 상기 전극부들 및 배선부들은 도전성을 갖는다. 상기 채널부들은 상기 제1 내지 제7 트랜지스터들(T1~T7)의 채널을 정의하고, 상기 전극부들은 상기 제1 내지 제7 트랜지스터들(T1~T7)의 입력전극들 및 출력전극들을 정의한다. 상기 배선부들은 상기 제1 내지 제7 트랜지스터들(T1~T7)의 전극들을 연결하는 신호라인들을 정의한다. 실질적으로 상기 반도체층(AL)의 상기 채널부들, 상기 전극부들, 및 상기 배선부들은 후술하는 도핑 공정 또는 환원 공정을 통해 정의된다.
상기 반도체층(AL)은 폴리 실리콘을 포함할 수 있다. 이때, 상기 채널부들은 불순물을 포함하지 않고, 상기 전극부들 및 상기 배선부들은 불순물을 포함할 수 있다. 여기서, 상기 불순물은 상기 제1 내지 제7 트랜지스터들(T1~T7)의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물일 수 있다.
상기 반도체층(AL)은 금속 산화물 반도체를 포함할 수 있다. 예컨대, 상기 금속 산화물 반도체는, 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속 산화물 또는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속과 이들의 산화물의 혼합물을 포함할 수 있다. 이때, 상기 채널부들은 상기 금속 산화물 반도체로부터 환원된 금속을 포함하지 않고, 상기 전극부들 및 상기 배선부들은 상기 금속 산화물 반도체로부터 환원된 금속을 포함할 수 있다.
도 7a에 도시된 것과 같이, 상기 베이스 기판(SUB)의 일면 상에 상기 제1 트랜지스터(T1)의 입력전극(SE1), 출력전극(DE1), 및 상기 입력전극(SE1)과 상기 출력전극(DE1) 사이에 배치된 채널부(AL1)가 배치된다. 도 7b에 도시된 것과 같이 상기 베이스 기판(SUB)의 일면 상에, 상기 제4 트랜지스터(T4)의 입력전극(SE4), 출력전극(DE4), 및 상기 입력전극(SE4)과 상기 출력전극(DE4) 사이에 배치된 채널부(AL4)가 배치된다. 별도로 도시되지는 않았으나, 상기 베이스 기판(SUB)의 일면 상에 배리어층 및/또는 버퍼층이 배치될 수 있고, 상기 반도체층(AL)은 상기 배리어층 및/또는 상기 버퍼층 상에 배치될 수 있다.
도 7a 및 도 7b에 도시된 것과 같이, 상기 베이스 기판(SUB)의 일면 상에 상기 채널부들(AL1, AL4)을 커버하는 제1 절연층(10)이 배치된다. 상기 제1 절연층(10)은 무기물 및/또는 유기물 중 적어도 어느 하나를 포함할 수 있다. 상기 제1 절연층(10)은 실리콘 나이트라이드층 및/또는 실리콘 옥사이드층을 포함할 수 있다.
도 6b에 도시된 것과 같이, 상기 제1 절연층(10, 도 7a 및 도 7b 참조) 상에 제1 도전층이 배치된다. 상기 제1 도전층은 상기 스토리지 커패시터(Cst)의 제1 전극(CE1) 및 상기 제1 트랜지스터(T1)의 플로팅 전극(FE)을 포함한다. 또한, 상기 제1 도전층은 상기 더미 주사 라인(DMi), 상기 주사 라인(SLi), 및 상기 발광 라인(ELi)을 포함한다. 상기 더미 주사 라인(DMi)의 일부분은 상기 제6 트랜지스터(T6)의 제어전극 및 상기 제7 트랜지스터(T7)의 제어전극을 구성한다. 상기 주사 라인(SLi)의 일부분은 상기 제2 트랜지스터(T2)의 제어전극 및 상기 제3 트랜지스터(T3)의 제어전극을 구성한다. 상기 발광 라인(ELi)의 일부분은 상기 제4 트랜지스터(T4)의 제어전극 및 상기 제5 트랜지스터(T5)의 제어전극을 구성한다.
도 7a에 도시된 것과 같이, 상기 제1 절연층(10) 상에 상기 제1 트랜지스터(T1)의 상기 채널부(AL1)에 중첩하는 플로팅 전극(FE)이 배치되고, 도 7b에 도시된 것과 같이, 상기 제1 절연층(10) 상에 상기 제4 트랜지스터(T4)의 상기 채널부(AL4)에 중첩하는 제어전극(GE4)가 배치된다. 상기 제1 트랜지스터(T1)의 상기 채널부(AL1) 및 상기 제4 트랜지스터(T4)의 상기 채널부(AL4)를 포함하는 트랜지스터들의 채널부들은 상기 제1 도전층을 형성한 후에 도핑 공정 또는 환원 공정을 수행함으로써 형성된다.
상기 반도체층(AL)이 상기 폴리 실리콘을 포함하면, 상기 제1 도전층을 형성한 후 상기 반도체층(AL)에 불순물들을 도핑한다. 그에 따라 상기 반도체층(AL)의 상기 제1 도전층에 중첩하는 부분들을 제외한 나머지 부분들은 도전성을 갖는다. 상기 반도체층(AL)이 상기 금속 산화물 반도체를 포함하면, 상기 제1 도전층을 형성한 후 상기 반도체층(AL)을 환원시킨다. 그에 따라 상기 반도체층(AL)의 상기 제1 도전층에 중첩하는 부분들을 제외한 나머지 부분들은 금속들이 환원되고, 도전성을 갖는다.
도 7a 및 도 7b에 도시된 것과 같이, 상기 베이스 기판(SUB)의 일면 상에 상기제1 트랜지스터(T1)의 상기 플로팅 전극(FE) 및 상기 제4 트랜지스터(T4)의 상기 제어전극(GE4)을 커버하는 제2 절연층(20)이 배치된다. 상기 제2 절연층(20)은 무기물 및/또는 유기물 중 적어도 어느 하나를 포함할 수 있다. 상기 제2 절연층(20)은 실리콘 나이트라이드층 및/또는 실리콘 옥사이드층을 포함할 수 있다.
도 6c에 도시된 것과 같이, 상기 제2 절연층(20, 도 7a 및 도 7b 참조) 상에 제2 도전층이 배치된다. 상기 제2 도전층은 상기 스토리지 커패시터(Cst)의 제2 전극(CE2) 및 상기 제1 트랜지스터(T1)의 제어전극(GE1, 도 7a 참조)을 포함한다. 도 7a에 도시된 것과 같이, 상기 제2 절연층(20) 상에 상기 제1 트랜지스터(T1)의 상기 플로팅 전극(FE)에 중첩하는 제어전극(GE1)이 배치된다. 상기 제1 트랜지스터(T1)의 상기 제어전극(GE1)은 상기 플로팅 전극(FE)에 완전히 중첩할 수 있고, 상기 플로팅 전극(FE)보다 큰 면적을 가질 수 있다. 상기 제1 트랜지스터(T1)의 상기 제어전극(GE1)에 제어신호가 인가되어 채널부(AL1)가 활성화될 때, 상기 플로팅 전극(FE)에 의해 상기 제1 트랜지스터(T1)의 채널특성이 안정화된다. 그에 따라 상기 제1 트랜지스터(T1)는 서로 다른 계조값들을 갖는 데이터 신호들에 대응하는 구동전류들을 상기 유기발광 다이오드(ED)에 제공할 수 있다.
도 7a 및 도 7b에 도시된 것과 같이, 상기 베이스 기판(SUB)의 일면 상에 상기 스토리지 커패시터(Cst)의 상기 제2 전극(CE2) 및 상기 제1 트랜지스터(T1)의 상기 제어전극(GE1)을 커버하는 제3 절연층(30)이 배치된다. 상기 제3 절연층(30)은 무기물 및/또는 유기물 중 적어도 어느 하나를 포함할 수 있다. 상기 제3 절연층(30)은 실리콘 나이트라이드층 및/또는 실리콘 옥사이드층을 포함할 수 있다.
도 6d에 도시된 것과 같이, 적어도 상기 제3 절연층(30, 도 7a 및 도 7b 참조)을 관통하는 복수 개의 컨택홀들(CH1~CH8)이 정의된다. 상기 컨택홀들(CH1~CH8)은 상기 제1 내지 제3 절연층들(10~30) 중 적어도 어느 하나를 관통한다.
도 7a에 도시된 것과 같이, 제1 컨택홀(CH1)은 상기 제3 절연층(30)을 관통한다. 상기 제1 컨택홀(CH1)은 상기 제1 트랜지스터(T1)의 상기 제어전극(GE1)의 일부분을 노출시킨다. 도 7b에 도시된 것과 같이, 제4 컨택홀(CH4)은 상기 제1 내지 제3 절연층들(10~30)을 관통한다. 상기 제4 컨택홀(CH4)은 상기 제4 트랜지스터(T4)의 상기 출력전극(DE4)의 일부분을 노출시킨다.
별도로 도시되지는 않았으나, 제2 컨택홀(CH2), 제3 컨택홀(CH3), 제5 컨택홀(CH5), 및 제6 컨택홀(CH6)은 상기 제4 컨택홀(CH4)처럼 상기 제1 내지 제3 절연층들(10~30)을 관통한다. 제8 컨택홀(CH8)은 상기 제1 컨택홀(CH1)처럼 상기 제3 절연층(30)을 관통한다. 제7 컨택홀(CH7)은 상기 제2 절연층(20) 및 상기 제3 절연층(30)을 관통한다.
도 6e에 도시된 것과 같이, 상기 제3 절연층(30, 도 7a 및 도 7b 참조) 상에 제3 도전층이 배치된다. 상기 제3 도전층은 상기 데이터 라인(DLk), 상기 전원 라인(PL), 및 제1 내지 제3 연결전극들(CNE1~CNE3)을 포함한다. 상기 데이터 라인(DLk)은 상기 제2 컨택홀(CH2)을 통해 상기 제2 트랜지스터(T2)의 입력전극에 연결된다. 상기 전원 라인(PL)은 상기 제8 컨택홀(CH8)을 통해 상기 스토리지 커패시터(Cst)의 상기 제2 전극(CE2)에 연결되고, 상기 제5 컨택홀(CH5)를 통해 상기 제5 트랜지스터(T5)의 입력전극에 연결된다.
도 6e 및 도 7a에 도시된 것과 같이, 상기 제1 연결전극(CNE1)은 상기 제1 컨택홀(CH1) 및 상기 제7 컨택홀(CH7)을 통해 상기 제1 트랜지스터(T1)의 상기 제어전극(GE1)과 상기 스토리지 커패시터(Cst)의 상기 제1 전극(CE1)을 연결한다. 상기 제1 연결전극(CNE1)은 상기 제7 컨택홀(CH7) 및 상기 제3 컨택홀(CH3)을 통해 상기 스토리지 커패시터(Cst)의 상기 제1 전극(CE1)과 상기 제3 트랜지스터(T3)의 상기 출력전극을 연결한다.
도 6e 및 도 7b에 도시된 것과 같이, 상기 제2 연결전극(CNE2)은 상기 제4 컨택홀(CH4)을 통해 상기 제4 트랜지스터(T4)의 상기 출력전극(DE4)에 연결된다. 도 6e에 도시된 것과 같이, 상기 제3 연결전극(CNE3)은 상기 제6 컨택홀(CH6)을 통해 상기 제7 트랜지스터(T7)의 상기 출력전극에 연결된다.
도 7a 및 도 7b에 도시된 것과 같이, 상기 베이스 기판(SUB)의 일면 상에 상기 제3 도전층을 커버하는 제4 절연층(40)이 배치된다. 상기 제4 절연층(40)은 무기물 및/또는 유기물 중 적어도 어느 하나를 포함할 수 있다. 상기 제4 절연층(40)은 평탄면을 제공하기 위해 유기막인 것이 바람직하다.
도 6f에 도시된 것과 같이, 상기 제4 절연층(40)을 관통하는 제9 컨택홀(CH9) 및 제10 컨택홀(CH10)이 정의된다. 또한, 상기 제4 절연층(40) 상에 제4 도전층이 배치된다. 상기 제4 도전층은 상기 초기화 라인(RL) 및 상기 애노드(AE)를 포함한다. 도 6f는 설명의 편의를 위해 도 6e의 일부 구성만을 도시하고 일부 구성들은 미도시하였다.
도 6f 및 도 7b에 도시된 것과 같이, 상기 애노드(AE)는 상기 제9 컨택홀(CH9)을 통해 상기 제2 연결전극(CNE2)에 연결된다. 도 6f에 도시된 것과 같이, 상기 초기화 라인(RL)은 상기 제10 컨택홀(CH10)을 통해 상기 제3 연결전극(CNE3)에 연결된다.
도 6g 및 도 7a에 도시된 것과 같이, 상기 제4 절연층(40) 상에 화소 정의막(PDL)이 배치된다. 상기 화소 정의막(PDL)에는 상기 애노드(AE)를 노출하는 개구부(OP)가 정의된다. 상기 개구부(OP)에 중첩하게 상기 애노드(AE) 상에 유기발광층(EML)이 배치된다. 상기 유기발광층(EML) 상에 상기 캐소드(CE)이 배치된다.
상기 애노드(AE)와 상기 유기발광층(EML) 사이에 제1 공통층(CLH)이 배치된다. 상기 유기발광층(EML)과 상기 캐소드(CE) 사이에 제2 공통층(CLE)이 배치된다. 상기 제1 공통층(CLH)과 상기 제2 공통층(CLE)은 복수 개의 화소들(PX, 도 1 참조)에 공통적으로 배치될 수 있다. 상기 캐소드(CE) 역시 복수 개의 화소들(PX, 도 1 참조)에 공통적으로 배치될 수 있다. 즉, 상기 복수 개의 화소들(PX, 도 1 참조)의 상기 제1 공통층(CLH)은 일체의 형상을 가질 수 있다. 상기 제1 공통층(CLH)과 상기 제1 공통층(CLH) 중 적어도 어느 하나 이상은 생략될 수도 있다.
상기 제1 공통층(CLH)은 적어도 정공 주입층을 포함하고, 상기 제2 공통층(CLE)은 적어도 전자 주입층을 포함한다. 상기 제1 공통층(CLH)은 상기 정공 주입층과 상기 유기발광층(EML) 사이에 배치된 정공 수송층을 더 포함하고, 상기 제2 공통층(CLE)은 상기 전자 주입층과 상기 유기발광층(EML) 사이에 배치된 전자 수송층을 더 포함할 수 있다. 상기 제1 공통층(CLH)과 상기 제2 공통층(CLE)은 추가적인 기능층들을 더 포함할 수 있다.
별도로 도시하지는 않았으나, 상기 캐소드(CE) 상에 상기 유기발광 다이오드(ED)를 커버하는 봉지층이 배치될 수 있다. 상기 봉지층은 복수 개의 무기막들을 포함할 수 있다. 또한, 상기 베이스 기판(SUB) 상에 컬러필터가 배치될 수 있다.
도 8은 본 발명의 일 실시예에 따른 i번째 화소의 등가회로도이다. 도 9는 도 8에 도시된 화소의 레이아웃의 일부를 도시한 평면도이다. 이하, 도 8 및 도 9를 참조하여 본 실시예에 따른 유기발광 표시장치를 설명한다. 다만, 도 1 내지 도 7b를 참조하여 설명한 구성과 동일한 구성에 대한 상세한 설명은 생략한다.
본 실시예에 따른 화소(PXi-10)는 도 4a 내지 도 4c를 참조하여 설명한 화소(PXi)와 실질적으로 동일하게 동작한다. 본 실시예에 따른 화소(PXi-10)는 도 4a 내지 도 4c를 참조하여 설명한 화소(PXi)와 상기 제6 트랜지스터(T60)의 구성만 일부 상이하다.
도 8에 도시된 것과 같이, 상기 화소(PXi-10)의 제6 트랜지스터(T60)는 직렬 연결된 2개의 트랜지스터들(T6-1, T6-2)을 포함한다. 상기 초기화 구간(RP, 도 3 참조) 이후에 제1 노드(N1)와 제2 노드(N2)가 전기적으로 오픈된다. 상기 직렬 연결된 2개의 트랜지스터들(T6-1, T6-2)은 상기 제1 노드(N1)와 상기 제2 노드(N2) 사이의 저항을 증가시킨다. 따라서, 상기 초기화 구간(RP, 도 3 참조) 이후에 상기 제1 노드(N1)는 상기 제2 노드(N2)의 전위에 영향을 받지 않고, 상기 제1 노드(N1)의 전위는 안정화될 수 있다.
도 9에 도시된 것과 같이, 직렬 연결된 2개의 트랜지스터들(T6-1, T6-2) 중 어느 하나의 트랜지스터(T6-1)의 제어전극은 상기 더미 주사 라인(DMi)의 일부분을 이룬다. 상기 직렬 연결된 2개의 트랜지스터들(T6-1, T6-2) 중 다른 하나의 트랜지스터(T6-2)의 제어전극은 상기 더미 주사 라인(DMi)으로부터 분기된다.
도 5에 도시된 화소(PXi)와 비교하여, 제1 도전층을 패터닝하는 공정에서 상기 어느 하나의 트랜지스터(T6-1)의 제어전극에 연결된 상기 다른 하나의 트랜지스터(T6-2)의 제어전극을 더 형성할 수 있다. 즉, 추가 공정 없이 상기 직렬 연결된 2개의 트랜지스터들(T6-1, T6-2)을 포함하는 상기 제6 트랜지스터(T60)를 형성할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
100: 타이밍 제어부 200: 주사 구동부
300: 데이터 구동부 DP: 유기발광 표시패널
ED: 유기발광 다이오드 ELVDD: 제1 전압
ELVSS: 제2 전압 PX: 화소

Claims (17)

  1. i-1번째(여기서 i는 2 이상의 자연수) 주사 라인에 접속된 i-1번째 화소, i번째 주사 라인에 접속된 i번째 화소, 및 i+1번째 주사 라인에 접속된 i+1번째 화소를 포함하는 유기발광 표시장치에 있어서,
    상기 i-1번째 화소, 상기 i번째 화소, 및 상기 i+1번째 화소 각각은 유기발광 다이오드, 상기 유기발광 다이오드의 구동전류를 제어하는 구동 트랜지스터, 상기 구동 트랜지스터의 제어전극이 접속된 제1 노드와 초기화 전압이 인가되는 초기화 라인 사이에 연결된 제1 초기화 트랜지스터를 포함하고,
    상기 i번째 화소의 상기 제1 노드는 상기 i번째 화소에 인가된 i-1번째 주사 신호에 동기되어 초기화 전압으로 초기화되고,
    상기 i+1번째 화소의 상기 제1 초기화 트랜지스터는 상기 i번째 화소의 스캔신호에 동기되어 상기 i+1번째 화소의 초기화 전압을 상기 i번째 화소의 상기 유기발광 다이오드의 애노드에 인가하는 것을 특징으로 하는 유기발광 표시장치.
  2. 제1 항에 있어서,
    상기 i번째 화소는 상기 제1 초기화 트랜지스터에 직렬 연결된 제2 초기화 트랜지스터를 더 포함하고,
    상기 i번째 화소의 상기 제1 초기화 트랜지스터 및 상기 제2 초기화 트랜지스터는 i번째 더미 주사 라인에 인가된 상기 i-1번째 주사 신호에 응답하여 상기 i번째 화소의 상기 제1 노드에 상기 초기화 전압을 제공하는 유기발광 표시장치.
  3. 제2 항에 있어서,
    상기 i+1번째 화소의 상기 구동 트랜지스터의 제어전극이 접속된 상기 i+1번째 화소의 제1 노드는 상기 i+1번째 화소에 인가된 상기 i번째 주사 신호에 동기되어 상기 초기화 전압으로 초기화되는 것을 특징으로 하는 유기발광 표시장치.
  4. 제3 항에 있어서,
    상기 i+1번째 화소는 상기 초기화 전압이 인가되는 i+1번째 초기화 라인과 상기 i+1번째 화소의 상기 제1 노드 사이에 직렬 연결된 제1 초기화 트랜지스터 및 제2 초기화 트랜지스터를 더 포함하고,
    상기 i+1번째 화소의 상기 제1 초기화 트랜지스터 및 상기 제2 초기화 트랜지스터 사이에는 상기 i번째 화소의 상기 유기발광 다이오드의 상기 애노드에 접속된 상기 i+1번째 화소의 제2 노드가 정의되고,
    상기 i+1번째 화소의 상기 제1 초기화 트랜지스터는 상기 i+1번째 화소에 인가된 상기 i번째 주사 신호에 응답하여 상기 i+1번째 화소의 상기 제2 노드에 상기 초기화 전압을 제공하고,
    상기 i번째 화소의 상기 유기발광 다이오드의 상기 애노드는 상기 i+1번째 화소의 상기 제2 노드에 연결된 것을 특징으로 하는 유기발광 표시장치.
  5. 제2 항에 있어서,
    상기 i번째 화소의 상기 제1 초기화 트랜지스터 및 상기 제2 초기화 트랜지스터 사이에는 상기 i-1번째 화소의 상기 유기발광 다이오드의 애노드에 접속된 상기 i번째 화소의 제2 노드가 정의되고,
    상기 i-1번째 화소의 상기 유기발광 다이오드의 상기 애노드는 상기 i번째 화소에 인가된 상기 i-1번째 주사 신호에 동기되어 상기 초기화 전압으로 초기화되는 것을 특징으로 하는 유기발광 표시장치.
  6. 제5 항에 있어서,
    상기 i번째 화소의 상기 제2 초기화 트랜지스터는 상기 i번째 화소의 상기 제2 노드와 상기 i번째 화소의 상기 제1 노드 사이에 직렬 연결된 2개의 트랜지스터들을 포함하는 것을 특징으로 하는 유기발광 표시장치.
  7. 제2 항에 있어서,
    상기 i번째 화소는,
    k번째(여기서 k는 1 이상의 자연수) 데이터 라인에 접속된 입력전극, 상기 구동 트랜지스터의 입력전극에 접속된 출력전극, 및 상기 i번째 주사 신호가 인가되는 상기 i번째 주사 라인에 접속된 제어전극을 포함하는 스위칭 트랜지스터;
    상기 제1 노드와 전원 라인 사이에 접속된 스토리지 커패시터;
    상기 구동 트랜지스터의 출력전극에 접속된 입력전극, 상기 제1 노드에 접속된 출력전극, 및 상기 i번째 주사 신호가 인가되는 상기 i번째 주사 라인에 접속된 제어전극을 포함하는 제1 제어 트랜지스터; 및
    상기 구동 트랜지스터의 상기 출력전극에 접속된 입력전극, 상기 유기발광 다이오드의 상기 애노드에 접속된 출력전극, 및 i번째 발광 라인에 접속된 제어전극을 포함하는 제2 제어 트랜지스터를 포함하는 유기발광 표시장치.
  8. 제7 항에 있어서,
    상기 i번째 화소는,
    상기 전원 라인에 접속된 입력전극, 상기 구동 트랜지스터의 상기 입력전극에 접속된 출력전극, 및 상기 i번째 발광 라인에 접속된 제어전극을 포함하는 제3 제어 트랜지스터를 더 포함하는 유기발광 표시장치.
  9. 제8 항에 있어서,
    상기 i번째 더미 주사 라인에 인가된 상기 i-1번째 주사 신호가 활성화되는 구간은 초기화 구간으로 정의되고, 상기 초기화 구간 이후에 상기 i번째 주사 라인에 인가된 상기 i번째 주사 신호가 활성화되는 구간은 데이터 기입 구간으로 정의되고,
    상기 스토리지 커패시터는 상기 데이터 기입 구간 동안에 상기 k번째 데이터 라인으로 인가된 데이터 신호에 대응하는 전압을 충전하는 것을 특징으로 하는 유기발광 표시장치.
  10. 제9 항에 있어서,
    상기 초기화 구간 이후에 상기 i번째 발광 라인에 인가된 발광 제어신호가 활성화되는 구간은 발광 구간으로 정의되고,
    상기 i번째 화소의 상기 유기발광 다이오드는 상기 발광 구간 동안에 상기 스토리지 커패시터에 충전된 전압에 대응하게 발광하는 것을 특징으로 하는 유기발광 표시장치.
  11. 제7 항에 있어서,
    상기 구동 트랜지스터의 채널부는 상기 구동 트랜지스터의 상기 입력전극 및 상기 구동 트랜지스터의 상기 출력전극 사이에 배치되고, 상기 구동 트랜지스터의 상기 입력전극 및 상기 구동 트랜지스터의 상기 출력전극과 동일한 층상에 배치되며, 상기 구동 트랜지스터의 상기 제어전극에 중첩하는 것을 특징으로 하는 유기발광 표시장치.
  12. 제11 항에 있어서,
    상기 스토리지 커패시터는 상기 구동 트랜지스터의 상기 입력전극, 상기 출력전극, 및 상기 채널부를 커버하는 제1 절연층 상에 배치된 제1 전극 및 상기 제1 전극을 커버하는 제2 절연층 상에 배치되며 상기 전원 라인에 접속된 제2 전극을 포함하는 유기발광 표시장치.
  13. 제12 항에 있어서,
    상기 구동 트랜지스터는 상기 제1 전극과 동일한 층 상에 배치되고, 상기 구동 트랜지스터의 상기 제어전극에 중첩하는 플로팅 전극을 더 포함하는 것을 특징으로 하는 유기발광 표시장치.
  14. 제13 항에 있어서,
    상기 구동 트랜지스터의 상기 제어전극은 상기 제2 전극과 동일한 층 상에 배치된 것을 특징으로 하는 유기발광 표시장치.
  15. 제14 항에 있어서,
    상기 i번째 화소는 상기 구동 트랜지스터의 상기 제어전극과 상기 스토리지 커패시터의 상기 제1 전극을 연결하는 제1 연결전극을 포함하고,
    상기 제1 연결전극은 상기 구동 트랜지스터의 상기 제어전극을 커버하는 제3 절연층 상에 배치되고,
    상기 제1 연결전극은 상기 제3 절연층에 정의된 제1 컨택홀을 통해 상기 구동 트랜지스터의 상기 제어전극에 접속되고, 상기 제3 절연층 및 상기 제2 절연층에 정의된 제2 컨택홀을 통해 상기 스토리지 커패시터의 상기 제1 전극에 접속된 것을 특징으로 하는 유기발광 표시장치.
  16. 제15 항에 있어서,
    상기 i번째 화소는 상기 제2 제어 트랜지스터의 출력전극에 접속된 제2 연결전극을 더 포함하고,
    상기 제2 제어 트랜지스터의 출력전극은 상기 구동 트랜지스터의 상기 출력전극과 동일한 층 상에 배치되고,
    상기 제2 연결전극은 상기 제3 절연층 상에 배치되며, 상기 제2 연결전극은 상기 제1 내지 제3 절연층에 정의된 제3 컨택홀을 통해 상기 제2 제어 트랜지스터의 상기 출력전극에 접속된 것을 특징으로 하는 유기발광 표시장치.
  17. 제16 항에 있어서,
    상기 유기발광 다이오드의 상기 애노드는 상기 제2 연결전극을 커버하는 제4 절연층 상에 배치되고,
    상기 제2 연결전극은 상기 제4 절연층에 정의된 제4 컨택홀을 통해 상기 유기발광 다이오드의 상기 애노드에 접속된 것을 특징으로 하는 유기발광 표시장치.
KR1020140079067A 2014-06-26 2014-06-26 유기발광 표시장치 KR102216995B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140079067A KR102216995B1 (ko) 2014-06-26 2014-06-26 유기발광 표시장치
US14/738,622 US9837021B2 (en) 2014-06-26 2015-06-12 Organic light emitting display device
KR1020210018910A KR102356034B1 (ko) 2014-06-26 2021-02-10 유기발광 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140079067A KR102216995B1 (ko) 2014-06-26 2014-06-26 유기발광 표시장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210018910A Division KR102356034B1 (ko) 2014-06-26 2021-02-10 유기발광 표시장치

Publications (2)

Publication Number Publication Date
KR20160007745A KR20160007745A (ko) 2016-01-21
KR102216995B1 true KR102216995B1 (ko) 2021-02-22

Family

ID=54931179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140079067A KR102216995B1 (ko) 2014-06-26 2014-06-26 유기발광 표시장치

Country Status (2)

Country Link
US (1) US9837021B2 (ko)
KR (1) KR102216995B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10332446B2 (en) * 2015-12-03 2019-06-25 Innolux Corporation Driving circuit of active-matrix organic light-emitting diode with hybrid transistors
US10490122B2 (en) 2016-02-29 2019-11-26 Samsung Display Co., Ltd. Display device
KR102605283B1 (ko) 2016-06-30 2023-11-27 삼성디스플레이 주식회사 표시 장치
KR102613863B1 (ko) 2016-09-22 2023-12-18 삼성디스플레이 주식회사 표시 장치
KR102611958B1 (ko) * 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
KR20180061568A (ko) 2016-11-29 2018-06-08 삼성디스플레이 주식회사 표시 장치
KR102559096B1 (ko) 2016-11-29 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR20180062276A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
KR20180089928A (ko) * 2017-02-01 2018-08-10 삼성디스플레이 주식회사 표시 장치
KR20180096875A (ko) 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
KR102417989B1 (ko) 2017-05-23 2022-07-07 삼성디스플레이 주식회사 표시 장치
CN106991966A (zh) * 2017-05-27 2017-07-28 京东方科技集团股份有限公司 阵列基板及驱动方法、显示面板和显示装置
CN107256690B (zh) * 2017-07-31 2019-11-19 上海天马有机发光显示技术有限公司 一种电致发光显示面板、其驱动方法及显示装置
CN109427287B (zh) * 2017-08-29 2020-12-22 昆山国显光电有限公司 适用于高像素密度的像素驱动电路、像素结构和制作方法
KR102527793B1 (ko) * 2017-10-16 2023-05-04 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102523646B1 (ko) 2017-11-01 2023-04-21 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102415275B1 (ko) * 2018-01-02 2022-07-01 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 및 이를 포함하는 유기 발광 표시 장치
KR102554380B1 (ko) * 2018-07-12 2023-07-11 엘지디스플레이 주식회사 전계발광표시장치
KR102558690B1 (ko) 2018-07-31 2023-07-21 엘지디스플레이 주식회사 발광 표시 장치
KR102584291B1 (ko) * 2018-08-13 2023-10-05 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치
CN110223633B (zh) * 2019-06-05 2021-09-28 上海天马有机发光显示技术有限公司 显示面板和显示装置
CN115868260A (zh) * 2021-03-30 2023-03-28 京东方科技集团股份有限公司 显示面板、显示装置
KR20230010897A (ko) * 2021-07-12 2023-01-20 삼성디스플레이 주식회사 화소 및 표시 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW466888B (en) 2000-09-29 2001-12-01 Ind Tech Res Inst Pixel device structure and process of organic light emitting diode display
US6515428B1 (en) 2000-11-24 2003-02-04 Industrial Technology Research Institute Pixel structure an organic light-emitting diode display device and its manufacturing method
KR20070076860A (ko) * 2006-01-20 2007-07-25 삼성전자주식회사 유기발광 디스플레이 및 그 제조방법
KR100911980B1 (ko) * 2008-03-28 2009-08-13 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
WO2011162104A1 (en) * 2010-06-25 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
KR101152466B1 (ko) * 2010-06-30 2012-06-01 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101152580B1 (ko) * 2010-06-30 2012-06-01 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101870925B1 (ko) 2011-06-30 2018-06-26 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101415684B1 (ko) * 2011-07-07 2014-08-07 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
KR101528147B1 (ko) 2011-10-14 2015-06-12 엘지디스플레이 주식회사 발광표시장치
KR101578865B1 (ko) 2012-01-09 2015-12-22 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101869056B1 (ko) * 2012-02-07 2018-06-20 삼성디스플레이 주식회사 화소 및 이를 이용한 유기 발광 표시 장치

Also Published As

Publication number Publication date
US9837021B2 (en) 2017-12-05
KR20160007745A (ko) 2016-01-21
US20150379930A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
KR102216995B1 (ko) 유기발광 표시장치
KR102617379B1 (ko) 유기발광 표시장치 및 이의 제조 방법
US20230267886A1 (en) Organic light emitting display apparatus
CN107799535B (zh) 显示装置及其制造方法
CN107799064B (zh) 有机发光显示装置及其制造方法
CN105895026B (zh) 有机发光二极管显示器
US10909921B2 (en) Organic light emitting diode display device including driving transistor having gate electrode under semiconductor layer
US10861385B2 (en) Display device including pixels with driving transistors that have different amounts of unit transistors
US20130235015A1 (en) Display apparatus and display-apparatus driving method
JP6996855B2 (ja) 表示装置の駆動方法
US8094252B2 (en) Display apparatus and method for driving the same
KR20150003093A (ko) 유기발광다이오드 표시장치
KR102356034B1 (ko) 유기발광 표시장치
KR102629893B1 (ko) 유기발광 표시장치
US20170301294A1 (en) Display device
JP7463467B2 (ja) 画素駆動回路を含む電界発光表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right