KR102214476B1 - 유기 발광 표시 장치 및 그 제조 방법 - Google Patents

유기 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102214476B1
KR102214476B1 KR1020140031013A KR20140031013A KR102214476B1 KR 102214476 B1 KR102214476 B1 KR 102214476B1 KR 1020140031013 A KR1020140031013 A KR 1020140031013A KR 20140031013 A KR20140031013 A KR 20140031013A KR 102214476 B1 KR102214476 B1 KR 102214476B1
Authority
KR
South Korea
Prior art keywords
electrode
connection electrode
power supply
display area
lower connection
Prior art date
Application number
KR1020140031013A
Other languages
English (en)
Other versions
KR20150108469A (ko
Inventor
박선
김정환
최덕영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140031013A priority Critical patent/KR102214476B1/ko
Priority to US14/447,151 priority patent/US9293738B2/en
Publication of KR20150108469A publication Critical patent/KR20150108469A/ko
Application granted granted Critical
Publication of KR102214476B1 publication Critical patent/KR102214476B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/87Arrangements for heating or cooling
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/814Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • H10K50/824Cathodes combined with auxiliary electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/8794Arrangements for heating and cooling
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

유기 발광 표시 장치 및 그 제조 방법이 제공된다. 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 표시 영역 및 표시 영역과 인접하는 비표시 영역을 포함하는 기판, 기판의 표시 영역 상에 위치하고, 순차 적층된 제1 전극, 유기 발광층, 및 제2 전극을 포함하는 유기 발광 소자, 기판의 비표시 영역 상에 위치하는 전원 공급판, 및 기판의 비표시 영역 상에 위치하고, 제2 전극에서 연장되어 전원 공급판과 연결되는 연장 전극을 포함하되, 전원 공급판 상에는 적어도 하나의 리세스 패턴이 형성되고, 연장 전극은 리세스 패턴을 커버한다.

Description

유기 발광 표시 장치 및 그 제조 방법 {Organic light emitting display device and method for manufacturing the same}
본 발명은 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.
유기 발광 표시 장치(organic light emitting display device, OLED)는 애노드(anode) 전극과 캐소드(cathode) 전극으로부터 각기 제공되는 정공들과 전자들이 상기 애노드 전극과 캐소드 전극 사이에 위치하는 유기층에서 결합하여 생성되는 광을 이용하여 영상, 문자 등의 정보를 나타낼 수 있는 표시 장치를 말한다.
이러한 유기 발광 표시 장치의 유기층은 수분에 취약한 유기 물질로 이루어져 있다. 따라서, 이러한 유기층을 외부의 수분으로부터 보호할 필요가 있다. 또한, 외부의 전원과 연결되는 전원 공급 배선 및 캐소드 전극에서 연장된 연장 전극의 연결 부분에서는 많은 열이 발생한다. 전원 공급 배선 및 연장 전극의 연결 부분에서의 발열이 일정 수준 이상이 된다면, 그 주변의 소자들이 열화될 위험성이 있으므로, 전원 공급 배선 및 연장 전극의 연결 부분에서의 발열을 일정 수준 이하로 제어할 필요가 있다.
이에, 본 발명이 해결하고자 하는 과제는 유기 발광 소자 및 박막 트랜지스터 등을 외부의 수분으로부터 보호함과 동시에, 패널의 발열을 일정 수준 이하로 제어할 수 있는 유기 발광 표시 장치를 제공하고자 하는 것이다.
또한, 본 발명이 해결하고자 하는 다른 과제는 유기 발광 소자 및 박막 트랜지스터 등을 외부의 수분으로부터 보호함과 동시에, 패널의 발열을 일정 수준 이하로 제어할 수 있는 유기 발광 표시 장치의 제조 방법을 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 표시 영역 및 표시 영역과 인접하는 비표시 영역을 포함하는 기판, 기판의 표시 영역 상에 위치하고, 순차 적층된 제1 전극, 유기 발광층, 및 제2 전극을 포함하는 유기 발광 소자, 기판의 비표시 영역 상에 위치하는 전원 공급판, 및 기판의 비표시 영역 상에 위치하고, 제2 전극에서 연장되어 전원 공급판과 연결되는 연장 전극을 포함하되, 전원 공급판 상에는 적어도 하나의 리세스 패턴이 형성되고, 연장 전극은 리세스 패턴을 커버한다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 있어서, 연장 전극은 제2 전극과 동일한 물질로 이루어질 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 있어서, 리세스 패턴은 라인 형태를 가질 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 있어서, 리세스 패턴은 표시 영역을 둘러쌀 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 있어서, 비표시 영역은 전원 공급판 및 연장 전극이 연결되는 콘택 영역을 포함하되, 콘택 영역은, 리세스 패턴의 일측에 위치하는 제1 콘택 영역, 및 리세스 패턴의 타측에 위치하는 제2 콘택 영역을 포함할 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 있어서, 콘택 영역의 면적은 전원 공급판의 면적보다 클 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 있어서, 기판의 표시 영역 상에 위치하는 박막 트랜지스터를 더 포함하되, 박막 트랜지스터는, 기판 상에 위치하는 반도체 패턴, 반도체 패턴 상에 위치하는 게이트 전극, 게이트 전극의 일측에 위치하고, 반도체 패턴의 일측과 연결되는 소스 전극, 및 게이트 전극의 타측에 위치하고, 반도체 패턴의 타측과 연결되는 드레인 전극을 포함하며, 드레인 전극은 제1 전극과 연결되고, 전원 공급판은 게이트 전극과 동일한 물질로 이루어질 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 있어서, 전원 공급판 및 연장 전극 사이에 개재되고, 전원 공급판과 연결되는 하부 연결 전극을 더 포함하되, 하부 연결 전극은, 리세스 패턴의 일측에 위치하는 제1 하부 연결 전극, 및 리세스 패턴의 타측에 위치하는 제2 하부 연결 전극을 포함할 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 있어서, 리세스 패턴은 제1 하부 연결 전극 및 제2 하부 연결 전극 사이에 형성될 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 있어서, 하부 연결 전극은 소스 전극 및 드레인 전극과 동일한 물질로 이루어질 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 있어서, 하부 연결 전극 및 연장 전극 사이에 개재되고, 하부 연결 전극 및 연장 전극과 연결되는 상부 연결 전극을 더 포함하되, 상부 연결 전극은, 제1 하부 연결 전극 및 연장 전극 사이에 개재되는 제1 상부 연결 전극, 및 제2 하부 연결 전극 및 연장 전극 사이에 개재되는 제2 상부 연결 전극을 포함할 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 있어서, 상부 연결 전극은 제1 전극과 동일한 물질로 이루어질 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 있어서, 하부 연결 전극 및 상부 연결 전극의 측면은 절연층으로 커버될 수 있다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 유기 발광 표시 장치는 표시 영역 및 표시 영역과 인접하는 비표시 영역을 포함하는 기판, 기판의 표시 영역 상에 위치하는 유기 발광 소자, 기판의 비표시 영역 상에 위치하는 전원 공급판, 전원 공급판의 일측 및 타측 상에 각각 위치하는 제1 하부 연결 전극 및 제2 하부 연결 전극, 제1 하부 연결 전극 및 제2 하부 연결 전극 상에 각각 위치하는 제1 상부 연결 전극 및 제2 상부 연결 전극, 및 제1 상부 연결 전극 및 제2 상부 연결 전극 상에 위치하고, 표시 영역으로 연장되어 유기 발광 소자와 연결되는 연장 전극을 포함한다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 유기 발광 표시 장치에 있어서, 전원 공급판의 일측 및 타측의 경계부에는 리세스 패턴이 형성되고, 연장 전극은 리세스 패턴을 커버할 수 있다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 유기 발광 표시 장치에 있어서, 유기 발광 소자는 순차 적층된 제1 전극, 유기 발광층, 및 제2 전극을 포함하고, 연장 전극은 제2 전극과 연결될 수 있다.
상기 다른 과제를 달성하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법은 기판의 비표시 영역 상에 전원 공급판을 형성하는 단계, 전원 공급판의 일측 및 타측 상에 각각 제1 하부 연결 전극 및 제2 하부 연결 전극을 형성하는 단계, 제1 하부 연결 전극 및 제2 하부 연결 전극 상에 각각 제1 상부 연결 전극 및 제2 상부 연결 전극을 형성하는 단계, 및 제1 상부 연결 전극 및 제2 상부 연결 전극 상에 기판의 표시 영역으로 연장된 연장 전극을 형성하는 단계를 포함한다.
상기 다른 과제를 달성하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법에 있어서, 연장 전극은 전원 공급판의 일측 및 타측의 경계부에 형성된 리세스 패턴을 커버할 수 있다.
상기 다른 과제를 달성하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법에 있어서, 제1 상부 연결 전극 및 제2 상부 연결 전극을 형성하는 단계 전에, 기판의 표시 영역 상에 게이트 전극, 소스 전극, 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계를 더 포함하되, 전원 공급판은 게이트 전극과 동시에 형성되고, 제1 하부 연결 전극 및 제2 하부 연결 전극은 소스 전극 및 드레인 전극과 동시에 형성될 수 있다.
상기 다른 과제를 달성하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법에 있어서, 제1 하부 연결 전극 및 제2 하부 연결 전극을 형성하는 단계 후에, 기판의 표시 영역 상에 제1 전극, 유기 발광층, 및 제2 전극을 순차 적층하는 단계를 더 포함하되, 제1 상부 연결 전극 및 제2 상부 연결 전극은 제1 전극과 동시에 형성되고, 연장 전극은 제2 전극과 동시에 형성될 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
즉, 유기 발광 소자 및 박막 트랜지스터 등을 외부의 수분으로부터 보호할 수 있다.
또한, 패널의 발열을 일정 수준 이하로 제어할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 평면도이다.
도 2는 도 1의 Ⅱ 부분을 확대한 평면도이다.
도 3은 도 2의 Ⅲ-Ⅲ'선을 따라 절단한 단면도이다.
도 4는 도 2의 Ⅳ-Ⅳ'선을 따라 절단한 단면도이다.
도 5 내지 도 12는 도 1의 유기 발광 표시 장치의 제조 방법을 공정 단계별로 나타낸 단면도들이다.
도 13은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층"위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 평면도이다. 도 2는 도 1의 Ⅱ 부분을 확대한 평면도이다. 도 3은 도 2의 Ⅲ-Ⅲ'선을 따라 절단한 단면도이다. 도 4는 도 2의 Ⅳ-Ⅳ'선을 따라 절단한 단면도이다. 도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판(100), 버퍼층(102), 반도체 패턴(104), 게이트 절연막(106), 게이트 전극(108), 전원 공급판(110), 제1 패드(PA1), 제1 배선(112), 제2 패드(PA2), 제2 배선(113), 층간 절연막(114), 소스 전극(116), 드레인 전극(118), 하부 연결 전극(120, 122), 비아층(124), 제1 전극(126), 상부 연결 전극(128, 130), 화소 정의막(132), 유기 발광층(134), 제2 전극(136), 및 연장 전극(138)을 포함할 수 있다.
본 명세서에서는 "유기 발광 표시 장치"를 예로 하여 설명하지만, 이에 한정되는 것은 아니다. 즉, 유기 발광 표시 장치 외에 액정 표시 장치(Liquid Crystal Display), 전기 영동 표시 장치(Electrophoretic Display), 유기 발광 표시 장치(Organic Light Emitting Display), FED 표시 장치(Field Emission Display), SED 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 음극선관 표시 장치(Cathode Ray Tube Display) 등이 사용될 수 있다.
기판(100)은 직육면체의 플레이트 형상일 수 있다. 기판(100)의 일면은 평평할 수 있고, 상기 평평한 일면 상에 표시 장치를 이루는 다양한 구조물들이 형성될 수 있다.
기판(100)은 투명 절연 기판을 포함할 수 있다. 예를 들면, 기판(100)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 이루어질 수 있다. 또한, 기판(100)은 고내열성을 갖는 고분자를 포함할 수 있다. 예컨대, 기판(100)은, 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(cellulose triacetate), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP), 폴리아릴렌에테르 술폰(poly(aryleneether sulfone)) 및 이들의 조합으로 이루어진 그룹에서 선택된 어느 하나를 포함할 수 있다.
기판(100)은 가요성을 가질 수도 있다. 즉, 기판(100)은 롤링(rolling), 폴딩(folding), 벤딩(bending) 등으로 형태 변형이 가능한 기판일 수 있다.
기판(100)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 유기 발광 표시 장치를 실질적으로 구동하는 다양한 소자들, 예컨대, 유기 발광 소자 및 박막 트랜지스터 등이 위치한 영역일 수 있다. 또한, 표시 영역(DA)은 화상이 표시되는 영역일 수 있다. 또한, 표시 영역(DA)은 기판(100)의 중심부에 위치한 영역일 수 있다.
비표시 영역(NDA)은 표시 영역(DA)과 인접할 수 있다. 또한, 비표시 영역(NDA)은 표시 영역(DA)을 둘러쌀 수 있다. 비표시 영역(NDA)은 기판(100)의 에지와 인접한 영역일 수 있다. 즉, 비표시 영역(NDA)은 기판(100)의 가장자리부에 위치한 영역일 수 있다. 예시적인 실시예에서, 비표시 영역(NDA)은 표시 영역(DA)을 모두 둘러싸는 사각형 또는 원형의 도넛 형상일 수 있다.
비표시 영역(NDA)은 외부의 전원이 인가되는 전원 공급판(110)과 유기 발광 소자의 일 전극이 연결되는 콘택 영역(CN1, CN2)을 포함할 수 있다. 이러한 콘택 영역(CN1, CN2)에 대한 상세한 설명은 후술하도록 한다.
버퍼층(102)은 기판(100) 상에 위치할 수 있다. 또한, 버퍼층(102)은 기판(100)의 표시 영역(DA) 및 비표시 영역(NDA) 상에 위치할 수 있다. 버퍼층(102)은 기판(100)으로부터 금속 원자들, 불순물들 등이 확산되는 현상을 방지하는 기능을 수행할 수 있다. 또한, 버퍼층(102)은 기판(100)의 표면이 균일하지 않을 경우, 기판(100)의 표면의 평탄도를 향상시키는 역할도 수행할 수 있다.
버퍼층(102)은 실리콘 화합물로 이루어질 수 있다. 예를 들면, 버퍼층(102)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 산탄화물, 실리콘 탄질화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 버퍼층(102)은 실리콘 화합물을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다. 예를 들면, 버퍼층(102)은 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막, 실리콘 산탄화막 및/또는 실리콘 탄질화막을 포함할 수 있다. 이러한 버퍼층(102)은 기판(100)의 표면 평탄도, 구성 물질 등에 따라 생략될 수도 있다.
반도체 패턴(104)은 버퍼층(102) 상에 형성될 수 있다. 또한, 반도체 패턴(104)은 기판(100)의 표시 영역(DA) 상에 위치할 수 있다. 반도체 패턴(104)은 비정질 반도체, 미세결정 반도체, 또는 다결정 반도체로 이루어질 수 있으며, 바람직하게는 다결정 반도체로 이루어질 수 있다. 또한, 반도체 패턴(104)은 산화물 반도체로 이루어질 수도 있다. 또한, 반도체 패턴(104)은 불순물이 도핑되지 않은 채널부와, 채널부의 양 옆으로 p+ 도핑되어 형성된 소스부 및 드레인부를 포함할 수 있다. 이때, 도핑되는 이온 물질은 붕소(B)와 같은 P형 불순물로서, 예컨대 B2H6 등이 사용될 수 있다. 여기서, 이러한 불순물은 박막 트랜지스터의 종류에 따라 달라질 수 있다.
게이트 절연막(106)은 버퍼층(102) 상에 반도체 패턴(104)을 커버하도록 형성될 수 있다. 또한, 게이트 절연막(106)은 기판(100)의 표시 영역(DA) 및 비표시 영역(NDA) 상에 위치할 수 있다. 게이트 절연막(106)은 무기 물질로 이루어질 수 있다. 예를 들어, 게이트 절연막(106)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 또는 금속 산화물 등으로 이루어질 수 있다. 게이트 절연막(106)에 사용될 수 있는 금속 산화물은, 하프늄 산화물(HfOx), 알루미늄 산화물(AlOx) 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 게이트 절연막(106)은 반도체 패턴(104)의 프로파일(profile)을 따라 버퍼층(102) 상에 실질적으로 균일하게 형성될 수 있다. 게이트 절연막(106)은 상대적으로 얇은 두께를 가질 수 있으며, 게이트 절연막(106)에는 반도체 패턴(104)에 인접하는 단차부가 생성될 수 있다. 다른 예시적인 실시예들에 따르면, 게이트 절연막(106)은 반도체 패턴(104)을 충분히 커버하면서 실질적으로 평탄한 상면을 가질 수 있다. 이 경우, 게이트 절연막(106)은 상대적으로 두꺼운 두께를 가질 수 있다.
게이트 전극(108)은 게이트 절연막(106) 상에 형성될 수 있다. 또한, 게이트 전극(108)은 기판(100)의 표시 영역(DA) 상에 위치할 수 있다. 게이트 전극(108)은 게이트 절연막(106) 중에서 아래에 반도체 패턴(104)이 위치하는 부분 상에 형성될 수 있다. 게이트 전극(108)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 게이트 전극(108)은 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은(Ag), 은을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리(Cu), 구리를 함유하는 합금, 니켈(Ni), 크롬(Cr), 크롬 질화물(CrOx), 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 티타늄(Ti), 티타늄 질화물(TiNx), 백금(Pt), 탄탈륨(Ta), 탄탈륨 질화물(TaNx), 네오디뮴(Nd), 스칸듐(Sc), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 따르면, 게이트 전극(108)은 상술한 금속, 합금, 금속 질화물, 도전성 금속 산화물 또는 투명 도전성 물질로 이루어진 단층 구조를 가질 수 있다. 이와는 달리, 게이트 전극(108)은 전술한 금속, 합금, 금속 질화물, 도전성 금속 산화물 및/또는 투명 도전성 물질로 구성된 다층 구조로 형성될 수도 있다. 예시적인 실시예들에 있어서, 게이트 전극(108)은 반도체 패턴(104)에 비하여 실질적으로 작은 폭을 가질 수 있다. 예를 들면, 게이트 전극(108)은 채널부와 실질적으로 동일하거나 실질적으로 유사한 폭을 가질 수 있다. 또한, 게이트 전극(108)과 채널부는 서로 중첩될 수 있다. 그러나, 게이트 전극(108)의 치수 및/또는 채널부의 치수는 이들을 포함하는 스위칭 소자에 요구되는 전기적인 특성에 따라 변화될 수 있다.
전원 공급판(110)은 게이트 절연막(106) 상에 형성될 수 있다. 또한, 전원 공급판(110)은 기판(100)의 비표시 영역(NDA) 상에 위치할 수 있다. 전원 공급판(110)은 후술하는 유기 발광 소자의 제2 전극(136)에 전원을 공급할 수 있다. 도 1 및 도 2에 도시된 바와 같이, 전원 공급판(110)은 삼각형의 평면 형상을 가질 수 있지만, 이는 후술하는 제1 배선(112)과의 최적화된 배치를 위한 것일 뿐이고, 이에 한정되는 것은 아니다. 즉, 전원 공급판(110)은 사각형 또는 원형 등의 평면 형상을 가질 수도 있다.
전원 공급판(110)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 또한, 전원 공급판(110)은 단층 구조를 가질 수 있으나, 이에 한정되는 것은 아니고, 다층 구조를 가질 수도 있다. 또한, 전원 공급판(110)은 게이트 전극(108)과 동일한 물질로 이루어질 수 있다.
제1 패드(PA1)는 게이트 절연막(106) 상에 형성될 수 있다. 또한, 제1 패드(PA1)는 기판(100)의 비표시 영역(NDA) 상에 위치할 수 있다. 또한, 제1 패드(PA1)는 복수일 수 있고, 복수의 제1 패드(PA1)는 기판(100)의 에지를 따라 서로 일정 간격 이격되어 배치될 수 있다. 이러한 제1 패드(PA1)에는 유기 발광 표시 장치의 구동부를 포함하는 인쇄 회로 기판(100)이 부착될 수 있고, 상기 구동부는 제1 패드(PA1)에 데이터 신호 등을 인가할 수 있다.
제1 패드(PA1)는 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 또한, 제1 패드(PA1)는 단층 구조를 가질 수 있으나, 이에 한정되는 것은 아니고, 다층 구조를 가질 수도 있다. 또한, 제1 패드(PA1)는 게이트 전극(108)과 동일한 물질로 이루어질 수 있다.
제1 배선(112)은 게이트 절연막(106) 상에 형성될 수 있다. 또한, 제1 배선(112)은 기판(100)의 비표시 영역(NDA) 상에 위치할 수 있다. 제1 배선(112)의 일 단부는 제1 패드(PA1)와 연결되고, 제1 배선(112)의 타 단부는 기판(100)의 표시 영역(DA)으로 연장될 수 있다. 이러한 제1 배선(112)은 제1 패드(PA1)로부터 데이터 신호 등을 인가받아 표시 영역(DA)에 위치하는 유기 발광 소자에 전달할 수 있다.
제1 배선(112)은 복수일 수 있다. 복수의 제1 배선(112) 각각은 복수의 제1 패드(PA1) 각각과 연결될 수 있다. 이러한 복수의 제1 배선(112)은 전원 공급판(110)을 둘러쌀 수 있다. 바꾸어 말하면, 복수의 제1 배선(112)이 위치하지 않는 부분에 전원 공급판(110)이 형성될 수 있다.
제1 배선(112)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 또한, 제1 배선(112)은 단층 구조를 가질 수 있으나, 이에 한정되는 것은 아니고, 다층 구조를 가질 수도 있다. 또한, 제1 배선(112)은 게이트 전극(108)과 동일한 물질로 이루어질 수 있다.
제2 패드(PA2)는 게이트 절연막(106) 상에 형성될 수 있다. 또한, 제2 패드(PA2)는 기판(100)의 비표시 영역(NDA) 상에 위치할 수 있다. 또한, 제2 패드(PA2)는 복수일 수 있고, 복수의 제2 패드(PA2)는 기판(100)의 에지와 인접하게 배치될 수 있다. 이러한 제2 패드(PA2)는 외부의 전원으로부터 전원 전압을 인가받을 수 있다.
제2 패드(PA2)는 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 또한, 제2 패드(PA2)는 단층 구조를 가질 수 있으나, 이에 한정되는 것은 아니고, 다층 구조를 가질 수도 있다. 또한, 제2 패드(PA2)는 게이트 전극(108)과 동일한 물질로 이루어질 수 있다.
제2 배선(113)은 게이트 절연막(106) 상에 형성될 수 있다. 또한, 제2 배선(113)은 기판(100)의 비표시 영역(NDA) 상에 위치할 수 있다. 제2 배선(113)의 일 단부는 제2 패드(PA2)와 연결되고, 제2 배선(113)의 타 단부는 전원 공급판(110)에 연결될 수 있다. 이러한 제2 배선(113)은 제2 패드(PA2)로부터 전원 전압을 인가받아 이를 전원 공급판(110)에 전달할 수 있다.
제2 배선(113)은 복수일 수 있다. 복수의 제2 배선(113) 각각은 복수의 제2 패드(PA2) 각각과 연결될 수 있다. 예시적인 실시예에서, 복수의 제2 배선(113) 각각은 서로 인접한 두 개의 제1 패드(PA1) 사이 및 서로 인접한 두 개의 제1 배선(112) 사이를 통과할 수 있다.
제2 배선(113)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 또한, 제2 배선(113)은 단층 구조를 가질 수 있으나, 이에 한정되는 것은 아니고, 다층 구조를 가질 수도 있다. 또한, 제2 배선(113)은 게이트 전극(108)과 동일한 물질로 이루어질 수 있다.
층간 절연막(114)은 게이트 전극(108), 전원 공급판(110), 제1 패드(PA1), 제1 배선(112), 제2 패드(PA2), 제2 배선(113) 상에 형성될 수 있다. 또한, 층간 절연막(114)은 기판(100)의 표시 영역(DA) 및 비표시 영역(NDA)에 위치할 수 있다. 층간 절연막(114)은 무기 물질로 이루어질 수 있다. 예를 들어, 층간 절연막(114)은 실리콘 화합물로 이루어질 수 있다. 구체적으로, 층간 절연막(114)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄질화물, 실리콘 산탄화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 층간 절연막(114)은 전술한 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄질화물, 실리콘 산탄화물 등을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다. 또한, 층간 절연막(114)은 상술한 게이트 절연막(106)과 실질적으로 동일한 물질로 이루어질 수 있다.
상술한 게이트 절연막(106) 및/또는 층간 절연막(114)은 복수의 홀(H1, H2, H3, H4, H5, 도 7 참조)을 포함할 수 있다. 구체적으로, 게이트 절연막(106) 및/또는 층간 절연막(114)은 반도체 패턴(104) 및 게이트 전극(108)과 인접한 영역에 형성된 홀(H1), 반도체 패턴(104)의 일부를 노출시키는 홀(H2, H3), 및 전원 공급판(110)의 일부를 노출시키는 홀(H4, H5)을 포함할 수 있다.
소스 전극(116)과 드레인 전극(118)은 층간 절연막(114) 상에 형성될 수 있다. 구체적으로, 소스 전극(116)은 홀(H3)에 삽입될 수 있고, 드레인 전극(118)은 홀(H2)에 삽입될 수 있다. 즉, 소스 전극(116)과 드레인 전극(118)은 기판(100)의 표시 영역(DA) 상에 형성될 수 있다. 소스 전극(116) 및 드레인 전극(118)은 게이트 전극(108)을 중심으로 소정의 간격으로 이격되며, 게이트 전극(108)에 인접하여 배치될 수 있다. 예를 들면, 소스 전극(116) 및 드레인 전극(118)은 층간 절연막(114) 및 게이트 절연막(106)을 관통하여 반도체 패턴(104)의 소스부 및 드레인부에 각기 접촉될 수 있다.
소스 전극(116) 및 드레인 전극(118)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 소스 전극(116) 및 드레인 전극(118)은 각기 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 크롬 질화물, 몰리브데늄, 몰리브데늄을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물, 네오디뮴, 스칸듐, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등으로 이루어질 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 한편, 소스 전극(116) 및 드레인 전극(118)은 각기 전술한 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 이루어진 단층 구조 또는 다층 구조를 가질 수 있다.
층간 절연막(114) 상에 소스 전극(116) 및 드레인 전극(118)이 형성됨에 따라, 기판(100) 상에는 유기 발광 표시 장치의 스위칭 소자로서 반도체 패턴(104), 게이트 절연막(106), 게이트 전극(108), 소스 전극(116), 및 드레인 전극(118)을 포함하는 박막 트랜지스터가 제공될 수 있다. 상술한 바와 같이, 박막 트랜지스터는 탑 게이트 방식의 박막 트랜지스터일 수 있지만, 이에 한정되는 것은 아니고, 바텀 게이트 방식의 박막 트랜지스터 등일 수도 있다.
하부 연결 전극(120, 122)은 층간 절연막(114) 상에 형성될 수 있다. 하부 연결 전극(120, 122)은 층간 절연막(114)을 관통하여 전원 공급판(110)과 연결될 수 있다. 구체적으로, 하부 연결 전극(120, 122)은 홀(H4, H5)에 삽입될 수 있다. 즉, 하부 연결 전극(120, 122)은 기판(100)의 비표시 영역(NDA) 상에 형성될 수 있다. 또한, 하부 연결 전극(120, 122)은 제1 배선(112)의 적어도 일부와 중첩될 수 있다.
하부 연결 전극(120, 122)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 또한, 하부 연결 전극(120, 122)은 단층 구조를 가질 수 있으나, 이에 한정되는 것은 아니고, 다층 구조를 가질 수도 있다. 또한, 하부 연결 전극(120, 122)은 소스 전극(116) 및 드레인 전극(118)과 동일한 물질로 이루어질 수 있다.
하부 연결 전극(120, 122)은 제1 하부 연결 전극(120)과 제2 하부 연결 전극(122)을 포함할 수 있다.
제1 하부 연결 전극(120)은 전원 공급판(110)의 일측 상에 위치할 수 있다. 예시적인 실시예에서, 제1 하부 연결 전극(120)은 기판(100)의 표시 영역(DA)과 인접한 전원 공급판(110)의 일부와 중첩할 수 있다. 이러한 제1 하부 연결 전극(120)은 홀(H4)을 통하여 전원 공급판(110)과 연결될 수 있다.
제2 하부 연결 전극(122)은 상기 전원 공급판(110)의 일측과 대향하는 전원 공급판(110)의 타측 상에 위치할 수 있다. 예시적인 실시예에서, 제2 하부 연결 전극(122)은 기판(100)의 에지와 인접한 전원 공급판(110)의 일부와 중첩할 수 있다. 이러한 제2 하부 연결 전극(122)은 홀(H5)을 통하여 전원 공급판(110)과 연결될 수 있다.
제1 하부 연결 전극(120)과 제2 하부 연결 전극(122)의 경계부에는 후술하는 리세스 패턴(R)이 형성될 수 있다. 이러한 리세스 패턴(R)에 대한 상세한 설명은 후술하도록 한다.
비아층(124)은 소스 전극(116) 및 드레인 전극(118) 상에 형성될 수 있다. 또한, 비아층(124)은 하부 연결 전극(120, 122)의 에지부를 커버할 수 있다. 또한, 비아층(124)은 기판(100)의 표시 영역(DA) 및 비표시 영역(NDA) 상에 형성될 수 있다. 비아층(124)의 표면은 평평할 수 있다. 즉, 비아층(124)은 충분히 두껍게 형성되어, 화소가 위치하는 일면을 평탄하게 할 수 있다. 비아층(124)은 절연성 물질로 이루어질 수 있다. 또한, 비아층(124)은 유기 물질, 예컨대, 폴리 이미드로 이루어질 수 있다. 또한, 비아층(124)은 단층 구조로 형성될 수 있지만, 적어도 두 개 이상의 절연막들을 포함하는 다층 구조로 형성될 수도 있다.
비아층(124)은 복수의 홀(H6, H7, H8, H9, H10, 도 9 참조)을 포함할 수 있다. 구체적으로, 비아층(124)은 반도체 패턴(104) 및 게이트 전극(108)과 인접한 영역에 형성되고, 홀(H1)과 중첩하는 홀(H6), 드레인 전극(118)의 일부를 노출시키는 홀(H7), 제1 하부 연결 전극(120)의 중심부를 노출시키는 홀(H8), 제1 하부 연결 전극(120) 및 제2 하부 연결 전극(122)의 경계부를 노출시키는 홀(H9), 및 제2 하부 연결 전극(122)의 중심부를 노출시키는 홀(H10)을 포함할 수 있다.
제1 전극(126)은 비아층(124) 상에 위치할 수 있다. 또한, 제1 전극(126)은 기판(100)의 표시 영역(DA) 상에 형성될 수 있다. 제1 전극(126)은 홀(H7)에 삽입되어 드레인 전극(118)과 전기적으로 연결될 수 있다. 또한, 제1 전극(126)은 홀(H6)을 커버할 수 있다. 이와 같이, 제1 전극(126)을 기판(100)과 인접하게 배치함으로써, 기판(100) 방향으로 광이 방출될 때에 광 손실을 최소화할 수 있다. 즉, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판(100) 방향으로 광을 방출하는 배면 발광 구조를 가질 수 있다. 그러나, 이에 한정되는 것은 아니고, 유기 발광 표시 장치가 기판(100) 반대 방향으로 광을 방출하는 전면 발광 구조를 가질 수도 있다.
제1 전극(126)은 애노드(anode) 전극 또는 캐소드(cathode) 전극일 수 있다. 제1 전극(126)이 애노드 전극일 경우, 제2 전극(136)은 캐소드 전극이 되며, 이하에서는 이와 같이 가정하고 실시예들이 예시적으로 설명된다. 다만, 제1 전극(126)이 캐소드 전극이고, 제2 전극(136)이 애노드 전극일 수도 있다.
제1 전극(126)이 애노드 전극으로 사용될 경우, 제1 전극(126)은 일함수가 높은 도전성 물질로 이루어질 수 있다. 유기 발광 표시 장치가 배면 발광형 표시 장치일 경우, 제1 전극(126)은 ITO, IZO, ZnO, 또는 In2O3 등의 물질이나, 이들의 적층막으로 형성될 수 있다. 유기 발광 표시 장치가 전면 발광형 표시 장치일 경우, 제1 전극(126)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, 또는 Ca 등으로 형성된 반사막을 더 포함할 수 있다. 제1 전극(126)은 이들 중 서로 다른 2 이상의 물질을 이용하여 2층 이상의 구조를 가질 수 있는 등의 다양한 변형이 가능하다.
상부 연결 전극(128, 130)은 하부 연결 전극(120, 122) 상에 형성될 수 있다. 상부 연결 전극(128, 130)은 하부 연결 전극(120, 122)과 직접적으로 접촉할 수 있다. 구체적으로, 상부 연결 전극(128, 130)은 홀(H8, H10)에 삽입될 수 있다. 즉, 상부 연결 전극(128, 130)은 기판(100)의 비표시 영역(NDA) 상에 형성될 수 있다. 또한, 상부 연결 전극(128, 130)은 제1 배선(112)의 적어도 일부와 중첩될 수 있다.
상부 연결 전극(128, 130)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 또한, 상부 연결 전극(128, 130)은 단층 구조를 가질 수 있으나, 이에 한정되는 것은 아니고, 다층 구조를 가질 수도 있다. 또한, 상부 연결 전극(128, 130)은 제1 전극(126)과 동일한 물질로 이루어질 수 있다.
상부 연결 전극(128, 130)은 제1 상부 연결 전극(128)과 제2 상부 연결 전극(130)을 포함할 수 있다.
제1 상부 연결 전극(128)의 중심부는 제1 하부 연결 전극(120) 상에 위치할 수 있다. 또한, 제1 상부 연결 전극(128)의 에지부는 비아층(124) 상에 위치할 수 있다. 이러한 제1 상부 연결 전극(128)은 홀(H8) 내에 위치하여 제1 하부 연결 전극(120)과 연결될 수 있다.
제2 상부 연결 전극(130)의 중심부는 제2 하부 연결 전극(122) 상에 위치할 수 있다. 또한, 제2 상부 연결 전극(130)의 에지부는 비아층(124) 상에 위치할 수 있다. 이러한 제2 상부 연결 전극(130)은 홀(H10) 내에 위치하여 제2 하부 연결 전극(122)과 연결될 수 있다.
제1 상부 연결 전극(128)과 제2 상부 연결 전극(130)의 경계부에는 후술하는 리세스 패턴(R)이 형성될 수 있다. 이러한 리세스 패턴(R)에 대한 상세한 설명은 후술하도록 한다.
화소 정의막(132)은 제1 전극(126) 상에 형성될 수 있다. 또한, 화소 정의막(132)은 상부 연결 전극(128, 130)의 에지부를 커버할 수 있다. 또한, 화소 정의막(132)은 기판(100)의 표시 영역(DA) 및 비표시 영역(NDA) 상에 형성될 수 있다. 화소 정의막(132)은 제1 전극(126)의 일부 영역들을 노출시킬 수 있다.
화소 정의막(132)은 벤조사이클로부텐(Benzo Cyclo Butene, BCB), 폴리이미드(polyimide, PI), 폴리아마이드(poly amaide, PA), 아크릴 수지 및 페놀수지 등으로부터 선택된 적어도 하나의 유기 물질을 포함하여 이루어질 수 있다. 화소 정의막(132)은 또한 검정색 안료를 포함하는 감광제를 포함할 수 있는데, 이 경우 화소 정의막(132)은 차광 부재의 역할을 할 수 있다.
화소 정의막(132)은 복수의 홀(H11, H12, H13, H14, 도 11 참조)을 포함할 수 있다. 구체적으로, 화소 정의막(132)은 반도체 패턴(104) 및 게이트 전극(108)과 인접한 영역에 형성되고, 홀(H1, H6)과 중첩하는 홀(H11), 제1 상부 연결 전극(128)의 중심부를 노출시키는 홀(H12), 제1 상부 연결 전극(128) 및 제2 하부 연결 전극(122)의 경계부를 노출시키고, 홀(H9)와 중첩하는 홀(H13), 및 제2 상부 연결 전극(130)의 중심부를 노출시키는 홀(H14)을 포함할 수 있다.
이와 같이, 제1 하부 연결 전극(120) 및 제2 하부 연결 전극(122)의 경계부 및 제1 상부 연결 전극(128) 및 제2 상부 연결 전극(130)의 경계부에는 두 개의 홀(H9, H13)이 중첩되어 리세스 패턴(R)이 형성될 수 있다. 구체적으로, 리세스 패턴(R)은 하부 연결 전극(120, 122) 및 상부 연결 전극(128, 130)의 측면을 커버하는 비아층(124) 및 화소 정의막(132)과 전원 공급판(110) 상의 층간 절연막(114)으로 이루어질 수 있다.
리세스 패턴(R)은 하부 연결 전극(120, 122) 및 상부 연결 전극(128, 130)을 각각 이분할할 수 있다. 도 1 및 도 2에 도시된 예시적인 실시예에서, 리세스 패턴(R)은 라인 형태일 수 있다. 이러한 리세스 패턴(R)은 전원 공급판(110) 상에만 형성된 것이 아니라, 기판(100)의 표시 영역(DA)을 둘러쌀 수 있다.
유기 발광층(134)은 화소 정의막(132)에 의하여 노출된 제1 전극(126) 상에 형성된다. 유기 발광층(134)은 기판(100)의 표시 영역(DA) 상에 형성될 수 있다. 유기 발광층(134)에 전류가 인가되면, 유기 발광층(134) 내의 전자와 정공이 재결합(recombination)하여 여기자(exciton)을 형성하고, 형성된 여기자로부터의 에너지에 의해 특정한 파장의 빛이 발생한다.
유기 발광층(134)은 저분자 유기물 또는 고분자 유기물로 이루어질 수 있다. 이러한 유기 발광층(134)은 정공 주입층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 정공 저지층(hole blocking layer, HBL), 발광층(Emitting layer, EML), 전자 수송층(electron-transporting layer, ETL), 전자 주입층(electron-injection layer, EIL) 및 전자 저지층(electron blocking layer, EBL) 등을 포함할 수 있다.
제2 전극(136)은 유기 발광층(134) 및 화소 정의막(132) 상에 형성될 수 있다. 또한, 제2 전극(136)은 기판(100)의 표시 영역(DA) 상에 형성될 수 있다. 제2 전극(136)이 캐소드 전극으로 사용될 경우, 제2 전극(136)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예시적인 실시예에서, 제2 전극(136)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, 또는 Ca 등으로 형성될 수 있다. 유기 발광층(134) 상에 제2 전극(136)이 형성됨에 따라, 기판(100) 상에는 유기 발광 표시 장치의 표시 소자로서 제1 전극(126), 유기 발광층(134), 및 제2 전극(136)을 포함하는 유기 발광 소자가 제공될 수 있다.
연장 전극(138)은 상부 연결 전극(128, 130) 및 화소 정의막(132) 상에 형성될 수 있다. 또한, 연장 전극(138)은 기판(100)의 비표시 영역(NDA) 상에 형성될 수 있다. 이러한 연장 전극(138)은 제2 전극(136)으로부터 연장되어 형성될 수 있다.
연장 전극(138)은 리세스 패턴(R)을 커버할 수 있다. 예시적인 실시예에서, 연장 전극(138)은 리세스 패턴(R) 내에 형성되어, 하부 연결 전극(120, 122) 및 상부 연결 전극(128, 130)을 각각 이분할할 수 있다. 이러한 리세스 패턴(R) 내에 위치하는 연장 전극(138)의 단면은 실질적인 V자 또는 U자 형상을 가질 수 있다.
연장 전극(138)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 또한, 연장 전극(138)은 단층 구조를 가질 수 있으나, 이에 한정되는 것은 아니고, 다층 구조를 가질 수도 있다. 또한, 연장 전극(138)은 제2 전극(136)과 동일한 물질로 이루어질 수 있다.
이와 같이, 기판(100)의 비표시 영역(NDA)에서 외부의 전원이 인가되는 전원 공급판(110)과 유기 발광 소자의 제2 전극(136)이 연결될 수 있다. 전원 공급판(110)과 제2 전극(136)이 하부 연결 전극(120, 122) 및 상부 연결 전극(128, 130)에 의하여 서로 연결되는 영역을 콘택 영역(CN1, CN2)이라고 하면, 콘택 영역(CN1, CN2)의 면적은 전원 공급판(110)의 면적보다 클 수 있다.
콘택 영역(CN1, CN2)은 제1 콘택 영역(CN1)과 제2 콘택 영역(CN2)을 포함할 수 있다.
제1 콘택 영역(CN1)은 리세스 패턴(R)의 일측에 위치할 수 있다. 또한, 제1 콘택 영역(CN1)은 전원 공급판(110)이 제1 하부 연결 전극(120) 및 제1 상부 연결 전극(128)에 의하여 연장 전극(138)과 연결되는 영역일 수 있다.
제2 콘택 영역(CN2)은 상기 리세스 패턴(R)의 일측과 대향하는 리세스 패턴(R)의 일측에 위치할 수 있다. 또한, 제2 콘택 영역(CN2)은 전원 공급판(110)이 제2 하부 연결 전극(122) 및 제2 상부 연결 전극(130)에 의하여 연장 전극(138)과 연결되는 영역일 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 따르면, 리세스 패턴(R)이 기판(100)의 표시 영역(DA)을 둘러쌈으로써, 외부의 수분으로부터 표시 영역(DA) 내의 유기 발광 소자 및 박막 트랜지스터 등을 보호할 수 있다. 구체적으로, 유기 절연막, 즉, 비아층(124) 및 화소 정의막(132)은 수분의 전달 통로가 될 수 있다. 외부의 수분이 기판(100)의 에지부에 위치하는 유기 절연막에 침투할 경우, 이러한 수분이 유기 절연막을 따라 표시 영역(DA)의 유기 발광 소자 및 박막 트랜지스터 등으로 전달될 수 있다. 이와 같이, 표시 영역(DA)으로 전달된 수분은 유기 발광 소자 및 박막 트랜지스터 등의 특성을 저하시킬 수 있고, 이는 유기 발광 표시 장치의 표시 품질에 직접적인 악영향을 미치게 된다. 이러한 현상의 발생을 방지하기 위하여, 유기 절연막을 중간에 끊는 리세스 패턴(R)을 기판(100)의 표시 영역(DA)을 둘러싸게 배치한다면, 외부에서 전달되는 수분의 이동 경로를 차단할 수 있기 때문에, 외부의 수분으로부터 표시 영역(DA) 내의 소자들을 안정적으로 보호할 수 있다.
또한, 이러한 리세스 패턴(R)에 의하여 콘택 영역(CN1, CN2)을 이분할함으로써, 유기 발광 표시 장치의 발열을 감소시킬 수 있다. 구체적으로, 일정한 전압이 지속적으로 인가되는 전원 공급판(110)과 연장 전극(138)의 연결 부분, 즉, 콘택 영역(CN1, CN2)에서는 많은 열이 발생하는데, 이러한 콘택 영역(CN1, CN2)을 이분할함으로써, 발생하는 열을 분산시킬 수 있다. 만약, 리세스 패턴(R)의 폭을 증가시킨다면, 이러한 열 분산 효과가 더욱 커질 수 있다.
또한, 콘택 영역(CN1, CN2)의 면적을 전원 공급판(110)의 면적보다 크게 설정함으로써, 유기 발광 표시 장치의 발열을 감소시킬 수 있다. 즉, 주변의 제1 배선(112)과 중첩하도록 하부 연결 전극(120, 122) 및 상부 연결 전극(128, 130)을 넓게 형성하여 콘택 영역(CN1, CN2)을 증가시킨다면, 열이 분산됨과 동시에 열을 방출할 수 있는 면적도 증가하므로, 유기 발광 표시 장치의 발열을 감소시킬 수 있다.
또한, 콘택 영역(CN1, CN2)이 기존의 한 개에서 두 개로 증가함으로써, 하나의 콘택 영역(CN1, CN2)에 불량이 발생할 경우, 이를 제거하고, 다른 하나의 콘택 영역(CN1, CN2)으로 유기 발광 소자에 전원 전압을 전달할 수도 있다. 즉, 콘택 영역(CN1, CN2)의 일부에 불량이 발생하여도 유기 발광 표시 장치를 폐기하는 것이 아니라, 이를 리페어하여 이용할 수 있다.
이하, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법을 설명하기 위하여 도 5 내지 도 12를 참조한다. 도 5 내지 도 12는 도 1의 유기 발광 표시 장치의 제조 방법을 공정 단계별로 나타낸 단면도들이다. 설명의 편의상 상술한 도면에 나타낸 각 엘리먼트와 실질적으로 동일한 엘리먼트는 동일 부호로 나타내고, 중복 설명을 생략한다.
먼저, 도 5를 참조하면, 기판(100) 상에 버퍼층(102), 반도체 패턴(104), 및 게이트 절연막(106)을 형성할 수 있다.
다음으로, 도 6을 참조하면, 게이트 절연막(106) 상에 게이트 전극(108), 전원 공급판(110), 및 제1 배선(112)을 형성할 수 있다. 여기에서, 게이트 전극(108), 전원 공급판(110), 및 제1 배선(112)은 동시에 형성될 수 있다.
다음으로, 도 7을 참조하면, 게이트 전극(108), 전원 공급판(110), 및 제1 배선(112) 상에 층간 절연막(114)을 형성할 수 있다. 여기에서, 층간 절연막(114)은 상술한 복수의 홀(H1, H2, H3, H4, H5)을 포함할 수 있다. 이러한 복수의 홀(H1, H2, H3, H4, H5)은 일반적인 포토레지스트 공정을 통하여 형성될 수 있다.
다음으로, 도 8을 참조하면, 층간 절연막(114) 상에 소스 전극(116), 드레인 전극(118), 제1 하부 연결 전극(120), 및 제2 하부 연결 전극(122)을 형성할 수 있다. 여기에서, 소스 전극(116), 드레인 전극(118), 제1 하부 연결 전극(120), 및 제2 하부 연결 전극(122)은 동시에 형성될 수 있다.
다음으로, 도 9를 참조하면, 소스 전극(116), 드레인 전극(118), 제1 하부 연결 전극(120), 및 제2 하부 연결 전극(122) 상에 비아층(124)을 형성할 수 있다. 여기에서, 비아층(124)은 상술한 복수의 홀(H6, H7, H8, H9, H10)을 포함할 수 있다. 이러한 복수의 홀(H6, H7, H8, H9, H10)은 일반적인 포토레지스트 공정을 통하여 형성될 수 있다.
다음으로, 도 10을 참조하면, 제1 전극(126), 제1 하부 연결 전극(120), 및 제2 하부 연결 전극(122) 상에 각각 제1 전극(126), 제1 상부 연결 전극(128), 및 제2 상부 연결 전극(130)을 형성할 수 있다. 여기에서, 제1 전극(126), 제1 상부 연결 전극(128), 및 제2 상부 연결 전극(130)은 동시에 형성될 수 있다.
다음으로, 도 11을 참조하면, 제1 전극(126), 제1 상부 연결 전극(128), 및 제2 상부 연결 전극(130) 상에 화소 정의막(132)을 형성할 수 있다. 여기에서, 화소 정의막(132)은 복수의 홀(H11, H12, H13, H14)을 포함할 수 있다. 이러한 복수의 홀(H11, H12, H13, H14)은 일반적인 포토레지스트 공정을 통하여 형성될 수 있다.
다음으로, 도 12를 참조하면, 화소 정의막(132)으로 노출된 제1 전극(126) 상에 유기 발광층(134)을 형성한 후, 유기 발광층(134), 화소 정의막(132), 제1 상부 연결 전극(128), 및 제2 상부 연결 전극(130) 상에 제2 전극(136) 및 연장 전극(138)을 형성할 수 있다. 여기에서, 제2 전극(136) 및 연장 전극(138)은 오픈 마스크를 이용하여 동시에 형성될 수 있다.
도 13은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 단면도이다. 설명의 편의상 상술한 도면에 나타낸 각 엘리먼트와 실질적으로 동일한 엘리먼트는 동일 부호로 나타내고, 중복 설명을 생략한다.
도 13을 참조하면, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치는 두 개의 리세스 패턴(R1', R2')을 포함할 수 있다. 이러한 두 개의 리세스 패턴(R1', R2')은 서로 평행하게 배치될 수 있다. 또한, 이러한 두 개의 리세스 패턴(R1', R2')은 모두 전원 공급판(110)의 상부를 통과할 수 있다. 이에 따라, 콘택 영역(CN1', CN2', CN3')도 세 개로 증가될 수 있다. 즉, 콘택 영역(CN1', CN2', CN3')은 제1 콘택 영역(CN1') 및 제2 콘택 영역(CN2')뿐만 아니라 제3 콘택 영역(CN3')까지 포함할 수 있다. 그러나, 이에 한정되는 것은 아니고, 리세스 패턴이 n개(n은 2 이상의 정수)일 경우, 콘택 영역은 n+1개일 수 있다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 기판 102: 버퍼층
104: 반도체 패턴 106: 게이트 절연막
108: 게이트 전극 110: 전원 공급판
112: 제1 배선 113: 제2 배선
114: 층간 절연막 116: 소스 전극
118: 드레인 전극 120: 제1 하부 연결 전극
122: 제2 하부 연결 전극 124: 비아층
126: 제1 전극 128: 제1 상부 연결 전극
130: 제2 상부 연결 전극 132: 화소 정의막
134: 유기 발광층 136: 제2 전극
138: 연장 전극 DA: 표시 영역
NDA: 비표시 영역 PA1: 제1 패드
PA2: 제2 패드 R: 리세스 패턴
R1': 제1 리세스 패턴 R2': 제2 리세스 패턴
CN1, CN1': 제1 콘택 영역 CN2, CN2': 제2 콘택 영역
CN3': 제3 콘택 영역

Claims (20)

  1. 표시 영역 및 상기 표시 영역과 인접하는 비표시 영역을 포함하는 기판;
    상기 기판의 상기 표시 영역 상에 위치하고, 순차 적층된 제1 전극, 유기 발광층, 및 제2 전극을 포함하는 유기 발광 소자;
    상기 기판의 상기 비표시 영역 상에 위치하는 전원 공급판;
    상기 전원 공급판 상에 배치되는 층간 절연막;
    상기 층간 절연막 상에 형성된 적어도 하나의 리세스 패턴; 및
    상기 제2 전극에서 연장되어 상기 기판의 상기 비표시 영역 상에서 상기 적어도 하나의 리세스 패턴을 커버하고, 상기 층간 절연막을 사이에 두고 상기 전원 공급판과 이격되며, 상기 전원 공급판과 전기적으로 연결되는 연장 전극을 포함하되,
    상기 비표시 영역은 상기 전원 공급판 및 상기 연장 전극이 연결되는 콘택 영역을 포함하고,
    상기 콘택 영역은,
    상기 리세스 패턴의 일측에 위치하는 제1 콘택 영역, 및
    상기 리세스 패턴의 타측에 위치하는 제2 콘택 영역을 포함하는 유기 발광 표시 장치.
  2. 제 1항에 있어서,
    상기 연장 전극은 상기 제2 전극과 동일한 물질로 이루어지는 유기 발광 표시 장치.
  3. 제 1항에 있어서,
    상기 리세스 패턴은 라인 형태를 가지는 유기 발광 표시 장치.
  4. 제 3항에 있어서,
    상기 리세스 패턴은 상기 표시 영역을 둘러싸는 유기 발광 표시 장치.
  5. 삭제
  6. 제 1항에 있어서,
    상기 콘택 영역의 면적은 상기 전원 공급판의 면적보다 큰 유기 발광 표시 장치.
  7. 제 1항에 있어서,
    상기 기판의 상기 표시 영역 상에 위치하는 박막 트랜지스터를 더 포함하되,
    상기 박막 트랜지스터는,
    상기 기판 상에 위치하는 반도체 패턴,
    상기 반도체 패턴 상에 위치하는 게이트 전극,
    상기 게이트 전극의 일측에 위치하고, 상기 반도체 패턴의 일측과 연결되는 소스 전극, 및
    상기 게이트 전극의 타측에 위치하고, 상기 반도체 패턴의 타측과 연결되는 드레인 전극을 포함하며,
    상기 드레인 전극은 상기 제1 전극과 연결되고,
    상기 전원 공급판은 상기 게이트 전극과 동일한 물질로 이루어지는 유기 발광 표시 장치.
  8. 제 7항에 있어서,
    상기 전원 공급판 및 상기 연장 전극 사이에 개재되고, 상기 전원 공급판과 연결되는 하부 연결 전극을 더 포함하되,
    상기 하부 연결 전극은,
    상기 리세스 패턴의 일측에 위치하는 제1 하부 연결 전극, 및
    상기 리세스 패턴의 타측에 위치하는 제2 하부 연결 전극을 포함하는 유기 발광 표시 장치.
  9. 제 8항에 있어서,
    상기 리세스 패턴은 상기 제1 하부 연결 전극 및 상기 제2 하부 연결 전극 사이에 형성되는 유기 발광 표시 장치.
  10. 제 8항에 있어서,
    상기 하부 연결 전극은 상기 소스 전극 및 상기 드레인 전극과 동일한 물질로 이루어지는 유기 발광 표시 장치.
  11. 제 8항에 있어서,
    상기 하부 연결 전극 및 상기 연장 전극 사이에 개재되고, 상기 하부 연결 전극 및 상기 연장 전극과 연결되는 상부 연결 전극을 더 포함하되,
    상기 상부 연결 전극은,
    상기 제1 하부 연결 전극 및 상기 연장 전극 사이에 개재되는 제1 상부 연결 전극, 및
    상기 제2 하부 연결 전극 및 상기 연장 전극 사이에 개재되는 제2 상부 연결 전극을 포함하는 유기 발광 표시 장치.
  12. 제 11항에 있어서,
    상기 상부 연결 전극은 상기 제1 전극과 동일한 물질로 이루어지는 유기 발광 표시 장치.
  13. 제 11항에 있어서,
    상기 하부 연결 전극 및 상기 상부 연결 전극의 측면은 절연층으로 커버되는 유기 발광 표시 장치.
  14. 표시 영역 및 상기 표시 영역과 인접하는 비표시 영역을 포함하는 기판;
    상기 기판의 상기 표시 영역 상에 위치하는 유기 발광 소자;
    상기 기판의 상기 비표시 영역 상에 위치하는 전원 공급판;
    상기 전원 공급판 상에 배치되는 층간 절연막;
    상기 전원 공급판의 일측 및 타측 상에 각각 위치하고, 상기 층간 절연막에 마련된 콘택 영역을 통해 상기 전원 공급판에 접속되는 제1 하부 연결 전극 및 제2 하부 연결 전극;
    상기 제1 하부 연결 전극 및 상기 제2 하부 연결 전극 상에 각각 위치하는 제1 상부 연결 전극 및 제2 상부 연결 전극; 및
    상기 제1 상부 연결 전극 및 상기 제2 상부 연결 전극 상에 위치하고, 상기 층간 절연막을 사이에 두고 상기 전원 공급판과 이격되며, 상기 표시 영역으로 연장되어 상기 유기 발광 소자와 연결되는 연장 전극을 포함하되,
    상기 전원 공급판의 일측 및 타측의 경계부에는 리세스 패턴이 형성되고,
    상기 연장 전극은 상기 리세스 패턴을 커버하는 유기 발광 표시 장치.
  15. 삭제
  16. 제 14항에 있어서,
    상기 유기 발광 소자는 순차 적층된 제1 전극, 유기 발광층, 및 제2 전극을 포함하고,
    상기 연장 전극은 상기 제2 전극과 연결되는 유기 발광 표시 장치.
  17. 기판의 비표시 영역 상에 전원 공급판을 형성하는 단계;
    상기 전원 공급판 상에 층간 절연막을 형성하는 단계;
    상기 전원 공급판의 일측 및 타측 상에 각각 제1 하부 연결 전극 및 제2 하부 연결 전극을 형성하고, 상기 제1 하부 연결 전극과 상기 제2 하부 연결 전극을 상기 층간 절연막에 마련된 콘택 영역을 통해 상기 전원 공급판에 접속시키는 단계;
    상기 제1 하부 연결 전극 및 상기 제2 하부 연결 전극 상에 각각 제1 상부 연결 전극 및 제2 상부 연결 전극을 형성하는 단계; 및
    상기 제1 상부 연결 전극 및 상기 제2 상부 연결 전극 상에 상기 기판의 표시 영역으로 연장된 연장 전극을 형성하고, 상기 연장 전극으로 상기 층간 절연막의 일부를 덮는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.
  18. 제 17항에 있어서,
    상기 연장 전극은 상기 전원 공급판의 일측 및 타측의 경계부에 형성된 리세스 패턴을 커버하는 유기 발광 표시 장치의 제조 방법.
  19. 제 17항에 있어서,
    상기 제1 상부 연결 전극 및 제2 상부 연결 전극을 형성하는 단계 전에,
    상기 기판의 상기 표시 영역 상에 게이트 전극, 소스 전극, 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계를 더 포함하되,
    상기 전원 공급판은 상기 게이트 전극과 동시에 형성되고,
    상기 제1 하부 연결 전극 및 상기 제2 하부 연결 전극은 상기 소스 전극 및 상기 드레인 전극과 동시에 형성되는 유기 발광 표시 장치의 제조 방법.
  20. 제 17항에 있어서,
    상기 제1 하부 연결 전극 및 제2 하부 연결 전극을 형성하는 단계 후에,
    상기 기판의 상기 표시 영역 상에 제1 전극, 유기 발광층, 및 제2 전극을 순차 적층하는 단계를 더 포함하되,
    상기 제1 상부 연결 전극 및 상기 제2 상부 연결 전극은 상기 제1 전극과 동시에 형성되고,
    상기 연장 전극은 상기 제2 전극과 동시에 형성되는 유기 발광 표시 장치의 제조 방법.
KR1020140031013A 2014-03-17 2014-03-17 유기 발광 표시 장치 및 그 제조 방법 KR102214476B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140031013A KR102214476B1 (ko) 2014-03-17 2014-03-17 유기 발광 표시 장치 및 그 제조 방법
US14/447,151 US9293738B2 (en) 2014-03-17 2014-07-30 Organic light-emitting display and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140031013A KR102214476B1 (ko) 2014-03-17 2014-03-17 유기 발광 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20150108469A KR20150108469A (ko) 2015-09-30
KR102214476B1 true KR102214476B1 (ko) 2021-02-10

Family

ID=54069933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140031013A KR102214476B1 (ko) 2014-03-17 2014-03-17 유기 발광 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9293738B2 (ko)
KR (1) KR102214476B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102238994B1 (ko) * 2014-07-17 2021-04-12 엘지디스플레이 주식회사 표시장치
KR102490626B1 (ko) * 2015-12-16 2023-01-20 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 제조방법
US10210798B2 (en) 2016-07-04 2019-02-19 Samsung Display Co., Ltd. Display device having protective structure
CN106206613B (zh) * 2016-08-24 2020-12-29 昆山工研院新型平板显示技术中心有限公司 一种柔性显示基板及其制备方法
KR102383745B1 (ko) 2016-11-11 2022-04-08 삼성디스플레이 주식회사 표시 장치
KR102333549B1 (ko) * 2017-07-05 2021-11-30 엘지디스플레이 주식회사 표시장치
KR102460541B1 (ko) * 2017-09-29 2022-10-27 엘지디스플레이 주식회사 유기발광 표시장치
KR102504134B1 (ko) 2018-02-27 2023-02-28 삼성디스플레이 주식회사 디스플레이 장치
CN108600419A (zh) * 2018-03-09 2018-09-28 广东欧珀移动通信有限公司 电子装置及其制造方法
KR102576994B1 (ko) * 2018-06-28 2023-09-12 삼성디스플레이 주식회사 디스플레이 장치
KR102624491B1 (ko) * 2018-11-06 2024-01-15 삼성디스플레이 주식회사 표시 장치
KR20200062445A (ko) 2018-11-26 2020-06-04 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500147B1 (ko) * 2002-12-31 2005-07-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
US20070024181A1 (en) * 2005-07-30 2007-02-01 Sang-Hun Oh Flat panel display device and method of making the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG143063A1 (en) * 2002-01-24 2008-06-27 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US7098069B2 (en) * 2002-01-24 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of preparing the same and device for fabricating the same
EP1343206B1 (en) * 2002-03-07 2016-10-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus, electronic apparatus, illuminating device and method of fabricating the light emitting apparatus
US7045861B2 (en) * 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
JP4741177B2 (ja) * 2003-08-29 2011-08-03 株式会社半導体エネルギー研究所 表示装置の作製方法
US7185799B2 (en) 2004-03-29 2007-03-06 Intel Corporation Method of creating solder bar connections on electronic packages
KR100635566B1 (ko) 2004-06-29 2006-10-17 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR100712111B1 (ko) * 2004-12-14 2007-04-27 삼성에스디아이 주식회사 보조 전극 라인을 구비하는 유기전계발광소자 및 그의제조 방법
KR100807277B1 (ko) * 2006-08-10 2008-02-28 삼성전자주식회사 표시장치와 그 제조방법
KR100813840B1 (ko) 2006-08-17 2008-03-17 삼성에스디아이 주식회사 유기 발광 표시 장치
KR101377715B1 (ko) * 2006-12-15 2014-03-21 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
KR101016759B1 (ko) 2007-11-06 2011-02-25 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR100875103B1 (ko) * 2007-11-16 2008-12-19 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치
KR101362164B1 (ko) * 2007-12-11 2014-02-12 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR101279317B1 (ko) 2008-06-04 2013-06-26 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR101511548B1 (ko) 2008-06-20 2015-04-13 엘지디스플레이 주식회사 발광표시장치 및 이의 제조방법
KR20110019498A (ko) 2009-08-20 2011-02-28 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101576834B1 (ko) 2009-09-29 2015-12-11 엘지디스플레이 주식회사 유기전계발광소자 및 이의 제조방법
KR101699911B1 (ko) 2010-04-05 2017-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20110111747A (ko) 2010-04-05 2011-10-12 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20120103970A (ko) 2011-03-11 2012-09-20 삼성디스플레이 주식회사 유기전계발광 표시장치
US20130056784A1 (en) 2011-09-02 2013-03-07 Lg Display Co., Ltd. Organic Light-Emitting Display Device and Method of Fabricating the Same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500147B1 (ko) * 2002-12-31 2005-07-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
US20070024181A1 (en) * 2005-07-30 2007-02-01 Sang-Hun Oh Flat panel display device and method of making the same

Also Published As

Publication number Publication date
US20150263308A1 (en) 2015-09-17
KR20150108469A (ko) 2015-09-30
US9293738B2 (en) 2016-03-22

Similar Documents

Publication Publication Date Title
KR102214476B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN108573993B (zh) 有机发光显示设备
US11233102B2 (en) Organic light-emitting display apparatus having protected emission layer
KR102457251B1 (ko) 유기 발광 표시 장치
US9997586B2 (en) Electro-luminescence display apparatus
US20220123098A1 (en) Display device
US10361391B2 (en) Organic light emitting display device having a connecting clad electrode
KR102253531B1 (ko) 표시 장치 및 그 제조 방법
KR102126276B1 (ko) 유기 발광 표시 장치
KR102148935B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
US11107869B2 (en) Display device
KR20200028567A (ko) 표시 장치
US9178180B2 (en) Display device and electronic apparatus
KR20190130705A (ko) 디스플레이 장치
KR101234228B1 (ko) 유기 발광 표시 장치
KR102525343B1 (ko) 유기 발광 표시 장치
KR20180025382A (ko) 유기 발광 표시 장치
KR20150062671A (ko) 표시 장치 및 이의 제조 방법
KR20160076066A (ko) 발광 표시 장치
KR102162085B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN112913045B (zh) 显示装置
KR102591727B1 (ko) 정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치
KR102247825B1 (ko) 칼라 필터를 구비한 하부 발광형 유기발광 다이오드 표시장치 및 그 제조 방법
KR102356743B1 (ko) 표시 장치
KR20120006810A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant