KR101511548B1

KR101511548B1 - 발광표시장치 및 이의 제조방법

Info

Publication number: KR101511548B1
Application number: KR20080058578A
Authority: KR
Inventors: 남우진; 한창욱
Original assignee: 엘지디스플레이 주식회사
Priority date: 2008-06-20
Filing date: 2008-06-20
Publication date: 2015-04-13
Also published as: KR20090132359A

Abstract

본 발명은 캐소드 전극의 모든 부분에서의 공통전원의 크기를 거의 동일하게 유지시킴으로써 화질의 저하를 방지할 수 있는 발광표시장치 및 이의 제조방법에 관한 것으로, 비발광영역 및 다수의 발광영역을 포함하며, 서로 마주보는 하부 및 상부 기판; 상기 하부 기판의 비발광영역에 형성된 화소 정의층; 상기 화소 정의층상에 형성된 스페이서; 상기 하부 기판의 각 발광영역에 형성된 애노드 전극; 상기 하부 기판의 각 발광영역 및 하부 기판의 전면에 형성된 유기 박막층; 상기 스페이서, 애노드 전극, 및 유기 박막층을 포함한 하부 기판의 전면에 형성되며 일측이 공통전원을 전송하는 공통전원배선에 접속된 캐소드 전극; 상기 하부 기판의 스페이서와 마주 보도록 상부 기판의 비발광영역에 형성된 보조 전극; 및 상기 보조 전극을 덮도록 상기 상부 기판의 전면에 형성된 전원보상 전극을 포함하며, 상기 보조 전극은 상기 전원보상 전극을 통해 상기 스페이서 상의 캐소드 전극과 접속된다.

발광표시장치, 발광층, 공통전원배선, 캐소드 전극

Description

발광표시장치 및 이의 제조방법{LIGHT EMITTING DIODE DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}

본 발명은 발광표시장치에 관한 것으로, 특히 캐소드 전극의 모든 부분에서의 공통전원의 크기를 거의 동일하게 유지시킴으로써 화질의 저하를 방지할 수 있는 발광표시장치 및 이의 제조방법에 대한 것이다.

최근 AMOLED(Active Matrix Organic Light Emitting Diode) 패널의 화질 향상 및 색특성 향상을 위해 전면 발광(top emission) 방식의 디스플레이 구조에 대한 연구가 활발하게 이루어지고 있다. 전면 발광 디스플레이를 구현하기 위해서는 일반적으로 기판 위에 유기 박막층을 증착하고 이 유기 박막층을 포함한 기판의 전면에 캐소드 전극을 증착하게 된다. 이때 캐소드 전극은 높은 투과도가 요구되므로, 광에 대한 높은 투명도를 가지면서 동시에 전도성이 우수한 금속 물질이 사용된다.

이러한 캐소드 전극의 투명도를 높이기 위해서는 가능한 한 이의 두께를 얇게 하는 것이 효과적이다. 그러나, 두께를 얇게 하게 되면 캐소드 전극의 저항이 증가하여 전도성이 저하되어 결과적으로 캐소드 전극의 모든 부분에서의 공통전원 의 크기가 패널의 각 위치마다 달라지는 문제점이 발생한다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 상부 기판에 전원보상 전극을 형성하고, 상기 전원보상 전극과 하부 기판에 형성된 스페이서상의 캐소드 전극간을 서로 전기적으로 연결하고, 이 캐소드 전극의 일측을 공통전원배선에 접속시킴으로써 캐소드 전극의 모든 부분에서의 공통전원의 크기를 거의 동일하게 유지할 수 있는 발광표시장치 및 이의 제조방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 발광표시장치는, 비발광영역 및 다수의 발광영역을 포함하며, 서로 마주보는 하부 및 상부 기판; 상기 하부 기판의 비발광영역에 형성된 화소 정의층; 상기 화소 정의층상에 형성된 스페이서; 상기 하부 기판의 각 발광영역에 형성된 애노드 전극; 상기 하부 기판의 각 발광영역 및 하부 기판의 전면에 형성된 유기 박막층; 상기 스페이서, 애노드 전극, 및 유기 박막층을 포함한 하부 기판의 전면에 형성되며 일측이 공통전원을 전송하는 공통전원배선에 접속된 캐소드 전극; 상기 하부 기판의 스페이서와 마주 보도록 상부 기판의 비발광영역에 형성된 보조 전극; 및, 상기 보조 전극을 포함한 상부 기판의 전면에 형성되며, 상기 스페이서상의 캐소드 전극과 접촉하는 전원보상 전극을 포함함을 그 특징으로 한다.

또한 상기와 같은 목적을 달성하기 위한 본 발명에 따른 발광표시장치의 제조방법은, 비발광영역 및 다수의 발광영역들을 포함하는 하부 및 상부 기판을 준비하는 단계; 상기 하부 기판의 비발광영역에 다수의 박막트랜지스터들을 형성함과 아울러, 상기 하부 기판의 외곽부에 공통전원을 전송하는 공통전원배선을 형성하는 단계; 상기 박막트랜지스터들 및 공통전원배선을 포함한 하부 기판의 전면에 보호막을 형성하는 단계; 상기 보호막에 상기 박막트랜지스터의 소스 전극을 노출시키는 소스 콘택홀 및 상기 공통전원배선을 노출시키는 배선 콘택홀을 형성하는 단계; 상기 소스 콘택홀을 통해 상기 소스 전극에 접속되도록 상기 하부 기판의 발광영역에 애노드 전극을 형성함과 아울러, 상기 배선 콘택홀을 통해 상기 공통전원배선에 접속되도록 상기 하부 기판의 외곽부에 패드 전극을 형성하는 단계; 상기 하부 기판의 비발광영역에 위치한 보호막상에 화소 정의층을 형성하는 단계; 상기 화소 정의층상에 스페이서를 형성하는 단계; 상기 스페이서를 포함한 하부 기판의 전면에 유기 박막층을 형성하되 이 유기 박막층 내의 발광층을 하부 기판의 발광영역에 형성하는 단계; 일측이 공통전원을 전송하는 공통전원배선에 접속되도록 상기 스페이서, 애노드 전극, 및 유기 박막층을 포함한 하부 기판의 전면에 캐소드 전극을 형성하는 단계; 상기 하부 기판의 스페이서와 마주 보도록 상부 기판의 비발광영역에 보조 전극을 형성하는 단계; 상기 보조 전극을 포함한 상부 기판의 전면에 전원보상 전극을 형성하는 단계; 및, 상기 상부 기판과 하부 기판을 합착시켜 상기 스페이서상의 캐소드 전극과 전원보상 전극을 서로 접촉시키는 단계를 포함함을 그 특징으로 한다.

본 발명에 따른 발광표시장치에는 다음과 같은 효과가 있다.

본 발명에 따르면 상부 기판에 전원보상 전극을 형성하고, 상기 전원보상 전극과 하부 기판에 형성된 스페이서상의 캐소드 전극간을 서로 전기적으로 연결하고, 이 캐소드 전극의 일측을 공통전원배선에 접속시킴으로써 캐소드 전극의 모든 부분에서의 공통전원의 크기를 거의 동일하게 유지할 수 있다.

도 1은 본 발명의 제 1 실시예에 따른 발광표시장치를 나타낸 도면이다.

본 발명의 제 1 실시예에 따른 발광표시장치는, 도 1에 도시된 바와 같이, 합착된 하부 및 상부 기판(100, 200)으로 이루어진 패널을 포함한다.

이 하부 및 상부 기판(100, 200)은 화상을 표시하기 위한 다수의 발광영역들을 갖는 어레이부와, 이 어레이부의 발광영역에 형성된 발광소자를 동작시키는데 필요한 각종 신호를 제공하는 회로들이 형성된 외곽부를 포함한다. 여기서, 이 하부 기판(100)과 상부 기판(200)의 어레이부는 비발광영역과 다수의 발광영역들을 포함한다. 이 하부 및 상부 기판(100, 200)은 실런트(sealant)에 의해 서로 합착된다. 이 실런트는 하부 및 상부 기판(100, 200)의 외곽부에 형성된다.

여기서, 상기 비발광영역은 발광영역들을 노출시키는 다수의 노출영역을 갖는 격자 형태를 이룬다. 상기 발광영역은 발광소자로부터의 광이 출사되는 화소영역을 의미하며, 상기 비발광영역은 상기 발광소자를 동작시키기 위한 박막트랜지스터(TFT) 등이 형성되는 영역을 의미한다.

한편, 발광소자로부터의 광이 상부 기판(200)을 통해 출사되는 전면 발광 구조에서는 상기 박막트랜지스터(TFT)가 하부 기판(100)의 발광영역에 형성될 수 도 있다.

도 1에 도시된 박막트랜지스터(TFT)는 a-Si을 사용한 바텀 게이트 구조이며, 도면에 도시하지 않았지만, 상기 박막트랜지스터(TFT)는 폴리 실리콘을 사용한 탑 게이트 구조를 가질 수도 있다.

여기서, 하부 기판(100)의 구조를 상세히 설명하면 다음과 같다.

하부 기판(100)은 이 하부 기판(100)의 발광영역에 형성된 게이트 전극(GE)과, 상기 게이트 전극(GE)을 포함한 하부 기판(100)의 전면에 형성된 게이트 절연막(GI)과, 상기 게이트 전극(GE)을 중첩하도록 상기 게이트 절연막(GI)상에 형성된 반도체층(SC)과, 상기 반도체층(SC)의 양측 가장자리에 형성된 오믹 콘택층(OM)과, 상기 오믹 콘택층(OM)상에 형성된 소스/드레인 전극(SE, DE)과, 상기 소스/드레인 전극(SE, DE)을 포함한 하부 기판(100)의 전면에 형성된 보호막(PAS)을 포함한다. 여기서, 상기 게이트 전극(GE), 소스/드레인 전극(SE, DE), 반도체층(SC), 오믹 콘택층(OM), 게이트 절연막(GI), 및 보호막(PAS)은 박막트랜지스터(TFT)를 형성한다.

상기 보호막(PAS)상에는 애노드 전극(AE), 유기 박막층(EL), 및 캐소드 전극(CE)으로 이루어진 발광소자가 형성되며, 또한 화소 정의층(150) 및 스페이서(160)가 형성된다.

상기 하부 기판(100)의 외곽부에 위치한 게이트 절연막(GI)상에는 공통전원배선(COM)이 형성된다. 이 공통전원배선(COM)은 공통전원을 전송하는 배선으로서, 상기 공통전원은 발광소자들의 각 캐소드 전극(CE)에 공통으로 인가되는 전원을 의미한다. 상기 공통전원배선(COM)은 상기 소스/드레인 전극(SE, DE)과 동일한 재질로 형성된다. 다시 말하여, 상기 공통전원배선(COM)과 상기 소스/드레인 전극(SE, DE)은 동일한 마스크 공정을 통해 동시에 제조된다. 이 공통전원배선(COM)은 패드 전극(PE)을 통해 캐소드 전극(CE)에 전기적으로 연결된다.

상기 보호막(PAS)에는 소스 콘택홀(SH) 및 배선 콘택홀(LH)이 형성된다. 상기 소스 콘택홀(SH)을 상기 보호막(PAS)을 관통하여 상기 소스 전극(SE)의 일부를 노출시키며, 상기 배선 콘택홀(LH)은 상기 보호막(PAS)을 관통하여 상기 공통전원배선(COM)의 일부를 노출시킨다.

상기 공통전원배선(COM)은 상기 배선 콘택홀(LH)을 통해 상기 패드 전극(PE)에 전기적으로 연결되며, 상기 박막트랜지스터의 소스 전극(SE)은 상기 소스 콘택홀(SH)을 통해 상기 애노드 전극(AE)에 전기적으로 연결된다.

상기 애노드 전극(AE)은 ITO(Induim Tin Oxide), ITO/Ag, ITO/Ag/ITO, ITO/Ag/IZO(Indium Zinc Oxide), 은합금(ITO/Ag 합금/ITO) 및 그 등가물 중 선택된 적어도 어느 하나로 형성될 수 있다.

상기 ITO는 일함수가 균일하여 발광소자에 대한 정공 주입 장벽이 작은 투명 도전막이고, 상기 Ag는 전면 발광 방식에서 특히 발광소자로부터의 빛을 상면으로 반사시키는 막이다.

한편 도시하지 않았지만, 발광영역의 개구율을 최대로 하기 위하여 상기 애노드 전극(AE)은 비발광영역에 형성될 수 있다.

상기 화소 정의층(150)은 상기 보호막(PAS) 및 애노드 전극(AE)상에 형성될 수 있다. 또한, 발광영역의 개구율을 높이기 위해서 화소 정의층(150)은 비발광영역에 형성된다. 이러한 화소 정의층(150)은 각 발광영역에 위치한 발광소자간의 경계를 명확히 구별되게 하여 발광영역 사이의 발광 경계 영역이 명확해지도록 한다.

상기 화소 정의층(150)은 상기 애노드 전극(AE)에 비스듬하게 형성되는 경사면을 포함한다. 상기 경사면은 상기 애노드 전극(AE)과 이루는 각도 즉, 테이퍼(taper) 각도가 10도 내지 20도(degree) 일 수 있다.

상기 경사면이 애노드 전극(AE)과 이루는 각도의 하한을 10도로 결정하는 이유는 상기 화소 정의층(150) 자체의 두께가 있기 때문이다. 또한, 상기 각도가 10도 이하로 낮아져서 상기 화소 정의층(150)이 얇아지면 상기 애노드 전극(AE)에서의 터널링(tunneling) 현상이 발생할 수 있고, 그 결과 절연 기능의 손상이 생길 수 있기 때문이다.

또한, 상기 경사면이 애노드 전극(AE)과 이루는 각도의 상한을 20도로 결정하는 이유는 상기 각도가 20도 이상이면 레이저에 의한 열전사법(LITI)를 이용하여 발광층(OEL)을 형성하는 경우에 상기 발광층(OEL)이 원하는 위치에 제대로 형성되는 것이 어려워서 오픈 엣지(open edge)가 발생할 수 있기 때문이다.

또한, 상기 화소 정의층(150)은 자체의 두께를 갖는다. 상기 화소 정의층(150)의 두께는 상기 보호막(PAS) 상부에 형성된 화소 정의층(150)에서의 두께로 정의를 할 수 있다. 즉, 상기 화소 정의층(150)의 부분 중에서 가장 두꺼운 부분이라 할 수 있다. 상기 화소 정의층(150)의 두께는 150nm 내지 200nm일 수 있다.

상기 화소 정의층(150) 두께의 상한을 200nm로 결정하는 이유는 200nm 이상인 경우 상기 테이퍼 각도가 커지게 되어 오픈 엣지(open edge)가 발생할 염려가 있기 때문이다.

상기 스페이서(160)는 상기 화소 정의층(150)의 상부에 형성된다. 더 상세히 설명하자면, 도 1에 도시된 바와 같이 상기 스페이서(160)는 상기 화소 정의층(150)의 상부에 돌출되어 있는 형상으로 형성되어 있다. 상기 스페이서(160)는 하부 기판(100)과 상부 기판(200)을 합착할 때 상부 기판(200)이 휘어지는 것을 방지한다.

유기 박막층(EL)은 정공 주입층(HIL), 정공 수송층(HTL), 발광층(OEL), 전자 주입층(EIL) 및 전자 수송층(ETL)을 포함한다. 상기 정공 주입층(HIL)은 애노드 전극(AE), 화소 정의층(150) 및 스페이서(160)를 포함한 하부 기판(100)의 전면에 형성되며, 상기 정공 수송층(HTL)은 상기 정공 주입층(HIL)을 포함한 하부 기판(100)의 전면에 형성되며, 상기 발광층(OEL)은 발광영역내의 정공 수송층(HTL)상에 형성되며, 상기 전자 주입층(EIL)은 상기 발광층(OEL) 및 정공 수송층(HTL)을 포함한 하부 기판(100)의 전면에 형성되며, 그리고 상기 전자 수송층(ETL)은 상기 전자 주입층(EIL)을 포함한 하부 기판(100)의 전면에 형성된다.

상기 발광층(OEL)은 적색을 표시하기 위한 적색 발광층(OEL), 녹색을 표시하기 위한 녹색 발광층(OEL), 및 청색을 표시하기 위한 청색 발광층(OEL)을 포함한다. 각 발광영역에 형성된 발광층(OEL)은 상기 적색 발광층(OEL), 녹색 발광층(OEL) 및 청색 발광층(OEL) 중 어느 하나이다. 적색 발광층(OEL), 녹색 발광 층(OEL) 및 청색 발광층(OEL)이 하나의 단위 화소를 이룬다. 한편, 이 단위 화소는 백색 발광층을 더 포함할 수 도 있으며, 이때는 하나의 단위 화소가 적색 발광층(OEL), 녹색 발광층(OEL), 청색 발광층(OEL) 및 백색 발광층으로 이루어진다.

이러한 발광층(OEL)은 발광영역에만 선택적으로 형성되도록 패터닝되는데, 상기 발광층(OEL)을 패터닝하기 위한 방법으로, 상기 발광층(OEL)이 저분자 유기 물질일 경우 섀도우 마스크(shadow mask)를 사용하는 방법이 있고, 상기 발광층(OEL)이 고분자 물질일 경우 잉크젯 프린팅(inkjet printing) 또는 레이저에 의한 열전사법(Laser Induced Thermal Imaging, 이하 LITI라고 한다.)이 있다. 이 중에서 상기 레이저에 의한 열전사법(LITI)은 상기 발광층(OEL)을 미세하게 패터닝할 수 있고, 대면적에 사용할 수 있으며 고해상도에 유리하다는 장점이 있을 뿐만 아니라, 상기 잉크젯 프린팅이 습식 공정인데 반해 이는 건식 공정이라는 장점이 있다.

캐소드 전극(CE)은 상기 전자 수송층(ETL)을 포함한 하부 기판(100)의 전면에 형성되며, 그 일측이 패드 전극(PE)에 접속된다. 상기 캐소드 전극(CE)은 ITO와 반투명 물질인 AgCa 가 적층된 구조를 가질 수 있다. 즉, 유기 박막층과 일함수가 잘 맞는 반투명 물질을 먼저 형성하고, 이 반투명 물질상에 ITO를 형성함으로써 캐소드 전극을 만들 수 있다.

이어서, 상부 기판(200)의 구조를 상세히 설명하면 다음과 같다.

상부 기판(200)은 보조 전극(E2) 및 전원보상 전극(E1)을 포함한다.

상기 보조 전극(E2)은 상기 하부 기판(100)의 스페이서(160)와 마주 보도록 상부 기판(200)의 비발광영역에 형성되며, 상기 전원보상 전극(E1)은 상기 보조 전극(E2)을 포함한 상부 기판(200)의 전면에 형성된다. 이때, 상기 전원보상 전극(E1)은 상기 스페이서(160)상의 캐소드 전극(CE)과 접촉한다. 즉, 상기 전원보상 전극(E1)은 상기 스페이서(160)상의 캐소드 전극(CE)에 전기적으로 연결된다.

상술된 바와 같이 이 캐소드 전극(CE)의 일측은 패드 전극(PE)을 통해 공통전원배선(COM)에 접속되어 있기 때문에, 결국 이 캐소드 전극(CE)에 연결된 전원보상 전극(E1) 및 보조 전극(E2)은 상기 공통전원배선(COM)으로부터의 공통전원을 공급받는다. 이 전원보상 전극(E1)은 상기 캐소드 전극(CE)에 전기적으로 연결되어 상기 캐소드 전극(CE)의 저항을 낮추는 역할을 한다. 이에 따라, 상기 공통전원배선(COM)으로부터 상기 캐소드 전극(CE)에 공급된 공통전원은 상기 캐소드 전극(CE)의 어느 부분에서도 왜곡 없이 거의 동일한 값을 나타내게 된다. 다시 말하여, 하부 기판(100)의 캐소드 전극(CE)뿐만 아니라 상부 기판(200)의 전극을 전원보상 전극(E1) 및 보조 전극(E2)을 통해 공통전원배선(COM)으로부터의 공통전원이 어레이부 내의 모든 발광영역의 발광소자들에 안정적으로 공급된다.

상기 전원보상 전극(E1)은 상부 기판(200)의 전면에 형성되는데, 발광소자로부터 전원보상 전극(E1)을 향해 출사되는 광 투과도 감소를 최소화시키기 위해 상기 전원보상 전극(E1)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 AZO(Al- dopped Zinc Oxide) 재질 중 어느 하나로 재질로 형성된다. 그리고, 보조 전극(E2)은 캐소드 전극(CE)의 전압을 보강하기 위해 저저항 금속 재질, 예를 들어 은(Ag), 알루미늄(Al), 알루미늄합금(AlNd) 및 몰리브덴(Mo) 재질 중 어느 하나로 형성된다. 이 보조 전극(E2)은 광 투과도를 감소시킬 수 있으므로, 비발광영역에만 선택적으로 형성된다.

본 발명의 제 1 실시예에 따른 발광표시장치는 전면 발광형 표시장치로서, 발광층(OEL)으로부터의 광은 상부 기판(200)을 투과하여 외부로 출사된다.

도 2는 도 1의 스페이서(160)에 대한 평면도이다.

스페이서(160)는, 도 2에 도시된 바와 같이, 발광영역들을 노출시키는 다수의 노출영역(222)들을 갖는 격자 형태를 이룬다.

도 3은 도 1의 스페이서(160)에 대한 또 다른 평면도이다.

스페이서(160)는, 도 3에 도시된 바와 같이, 하부 기판(100)의 비발광영역에 형성된 다수의 컬럼 스페이서(160)들로 형성될 수 도 있다.

한편, 도면에 도시하지 않았지만, 상기 상부 기판(200)의 보조 전극(E2)은 도 2에 도시된 스페이서(160)와 같은 격자 형태를 가질 수 있다.

이와 같이 구성된 본 발명에 따른 발광표시장치를 제조하는 방법을 상세히 설명하면 다음과 같다.

도 4a 내지 도 4f는 본 발명의 발광표시장치의 제조방법을 나타낸 공정단면도이다.

먼저, 도 4a에 도시된 바와 같이, 비발광영역 및 다수의 발광영역들을 포함하는 하부 기판(100)을 준비한다.

그리고, 상기 하부 기판(100)의 전면에 금속을 증착하고, 이를 포토 및 식각 공정을 통해 패터닝함으로써, 하부 기판(100)의 비발광영역에 게이트 전극(GE)을 형성한다.

이후, 상기 게이트 전극(GE)을 포함한 하부 기판(100)의 전면에 산화 실리콘(SiOx) 혹은 질화 실리콘(SiNx)과 같은 절연물질을 포함하는 게이트 절연막(GI)을 증착한다.

이어서, 상기 게이트 절연막(GI)상에 진성 아몰퍼스 실리콘과 같은 반도체 물질, 불순물이 첨가된 아몰퍼스 실리콘과 같은 불순물 반도체 물질을 차례로 증착하고, 이들을 포토 및 식각공정을 통해 패터닝함으로써, 상기 게이트 전극(GE)을 중첩하도록 상기 게이트 절연막(GI)상에 차례로 반도체층(SC) 및 오믹 콘택층(OM)을 형성한다.

다음으로, 상기 반도체층(SC) 및 오믹 콘택층(OM)을 포함한 하부 기판(100)의 전면에 크롬 또는 몰리브덴과 같은 금속층을 증착하고 포토 및 식각공정을 통해 패터닝하여, 상기 반도체층(SC)의 채널영역을 제외한 양 가장자리에 소스/드레인 전극(SE, DE)을 형성하여 박막트랜지스터를 제조한다. 이때, 상기 반도체층(SC)의 채널 영역상에 형성된 오믹 콘택층(OM) 부분은 제거된다. 이와 동시에, 하부 기판(100)의 외곽부에 위치한 게이트 절연막(GI)상에 상기 소스/드레인 전극(SE, DE)과 동일한 물질로 이루어진 공통전원배선(COM)을 제조한다.

이어서, 상기 소스/드레인 전극(SE, DE) 및 게이트 절연막(GI)을 포함한 하부 기판(100)의 전면에 유기 절연막 등을 사용하여 보호막(PAS)을 증착한다.

이와 같은 공정을 통해 하부 기판(100)에는 박막트랜지스터 및 공통전원배 선(COM)이 형성된다.

다음으로, 도 4b에 도시된 바와 같이, 상기 보호막(PAS)의 일부분을 포토 및 식각공정을 통해 제거하여 상기 소스 전극(SE)의 일부를 노출시키는 소스 콘택홀(SH)과, 상기 공통전원배선(COM)의 일부를 노출시키는 배선 콘택홀(LH)을 동시에 형성한다.

그리고, 상기 소스 콘택홀(SH) 및 배선 콘택홀(LH)이 형성된 하부 기판(100)의 전면에 ITO(Indium Tin Oxide), ITO/Ag, ITO/Ag/ITO, ITO/Ag/IZO(Indium Zinc Oxide), 은합금(ITO/Ag 합금/ITO) 및 그 등가물 중 선택된 적어도 어느 하나를 증착하고, 이를 포토 및 식각 공정을 통해 패터닝함으로써, 하부 기판(100)의 발광영역에 애노드 전극(AE)을 형성한다. 이와 동시에, 하부 기판(100)의 외곽부에 패드 전극(PE)을 형성한다. 여기서, 상기 애노드 전극(AE)의 일측은 상기 소스 콘택홀(SH)을 통해 소스 전극(SE)에 접속되며, 상기 패드 전극(PE)은 상기 배선 콘택홀(LH)을 통해 상기 공통전원배선(COM)에 접속된다.

이후, 도 4c에 도시된 바와 같이, 상기 애노드 전극(AE)을 포함한 하부 기판(100)의 전면에 산화 실리콘(SiOx) 혹은 질화 실리콘(SiNx)과 같은 절연물질을 증착하고, 이를 포토 및 식각 공정을 통해 패터닝함으로써 상기 하부 기판(100)의 비발광영역에 화소 정의층(150)을 형성한다. 이때 화소 정의층(150)은 애노드 전극(AE)의 가장자리를 덮도록 형성된다.

다음으로, 도 4d에 도시된 바와 같이, 상기 화소 정의층(150)을 포함한 하부 기판(100)의 전면에 포토 레지스트를 도포하고, 이를 포토 및 식각 공정을 통해 패 터닝함으로써, 상기 화소 정의층(150)상에 스페이서(160)를 형성한다. 한편, 상기 스페이서(160)는 잉크젯 프린팅 방식으로 형성될 수 도 있다.

이어서, 도 4e에 도시된 바와 같이, 상기 스페이서(160)를 포함한 하부 기판(100)의 전면에 정공 주입층(HIL) 및 정공 수송층(HTL)을 차례로 형성한다. 그리고, 발광영역상에 위치한 정공 수송층(HTL)상에 발광층(OEL)을 형성한다. 상기 발광층(OEL)은 상술된 열전사법을 이용하여 형성될 수 있다. 이때, 발광층(OEL)은 적색 발광층(OEL), 녹색 발광층(OEL) 및 청색 발광층(OEL)으로 구분되는데, 각 발광층(OEL)은 색상별로 차례로 형성된다.

이후, 상기 발광층(OEL)이 형성된 하부 기판(100)의 전면에 차례로 전자 주입층(EIL) 및 전자 수송층(ETL)을 형성한다.

이어서, 도 4f에 도시된 바와 같이, 외각부에 위치한 정공 주입층(HIL), 정공 수송층(HTL), 전자 주입층(EIL) 및 전자 수송층(ETL)의 일부를 포토 및 식각 공정을 통해 제거하여, 패드 전극(PE)을 노출시키는 패드 콘택홀(PH)을 형성한다.

다음으로, 상기 패드 콘택홀(PH)이 형성된 하부 기판(100)의 전면에 ITO 또는 AgCa를 증착하여 캐소드 전극(CE)을 형성한다. 이때, 상기 캐소드 전극(CE)의 일측은 패드 콘택홀(PH)을 통해 패드 전극(PE)에 전기적으로 접속된다.

이와 같이 하여 하부 기판(100)의 공정을 완료한다.

이어서, 상부 기판(200)의 제조방법을 상세히 설명하면 다음과 같다.

먼저, 비발광영역 및 다수의 발광영역들을 포함하는 상부 기판(200)을 준비 한다.

그리고, 상기 상부 기판(200)의 전면에 금속을 증착하고, 이를 포토 및 식각 공정을 통해 패터닝함으로써, 상부 기판(200)의 비발광영역에 보조 전극(E2)을 형성한다.

이후, 상기 전원보상 전극(E1)이 형성된 상부 기판(200)의 전면에 ITO를 증착하여 전원보상 전극(E1)을 형성한다.

이와 같이 하여 상부 기판(200)의 공정을 완료한다.

다음으로, 상기 하부 및 상부 기판(100, 200)을 실런트를 이용하여 서로 합착시킨다. 이 하부 및 상부 기판(100, 200)이 서로 합착됨에 따라, 상기 하부 기판(100)의 스페이서(160) 상부에 형성된 캐소드 전극(CE)이 상부 기판(200)의 전원보상 전극(E1)과 접촉하여 서로 전기적으로 연결된다.

도 5는 본 발명의 제 2 실시예에 따른 발광표시장치를 나타낸 도면이다.

본 발명의 제 2 실시예에 따른 발광표시장치는 제 1 실시예와 거의 유사하며, 하부 기판(100)에서의 발광층(OEL)의 재료 및 상부 기판(200)의 구조가 다르다.

즉, 하부 기판(100)의 발광층(OEL)은 모두 백색(white) 광을 출사하는 발광층(OEL)이며, 상부 기판(200)에는 상기 발광층(OEL)으로부터의 백색 광을 적색, 녹색 및 청색 중 어느 하나의 색상으로 나타내기 위한 다수의 적색 컬러필터층(CF), 녹색 컬러필터층(CF) 및 청색 컬러필터층(CF)을 포함한다. 이 컬러필터층(CF)들은 상부 기판(200)의 발광영역에 형성된다. 도번 500은 컬러필터층(CF)들을 덮는 절연막이다.

제 2 실시예에서의 발광층(OEL)은 패터닝 공정없이 하부 기판(100)의 전면에 형성되어도 무방하다.

한편, 도면에 도시되지 않았지만, 상기 컬러필터층(CF)들 사이에는 빛샘 방지를 위한 블랙매트릭스층이 더 형성될 수 있다.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

도 1은 본 발명의 제 1 실시예에 따른 발광표시장치를 나타낸 도면

도 2는 도 1의 스페이서에 대한 평면도

도 3은 도 1의 스페이서에 대한 또 다른 평면도

도 4a 내지 도 4f는 본 발명의 발광표시장치의 제조방법을 나타낸 공정단면도

도 5는 본 발명의 제 2 실시예에 따른 발광표시장치를 나타낸 도면

Claims

비발광영역 및 다수의 발광영역을 포함하며, 서로 마주보는 하부 및 상부 기판;

상기 하부 기판의 비발광영역에 형성된 화소 정의층;

상기 화소 정의층상에 형성된 스페이서;

상기 하부 기판의 각 발광영역에 형성된 애노드 전극;

상기 하부 기판의 각 발광영역 및 하부 기판의 전면에 형성된 유기 박막층;

상기 스페이서, 애노드 전극, 및 유기 박막층을 포함한 하부 기판의 전면에 형성되며 일측이 공통전원을 전송하는 공통전원배선에 접속된 캐소드 전극;

상기 하부 기판의 스페이서와 마주 보도록 상부 기판의 비발광영역에 형성된 보조 전극; 및

상기 보조 전극을 덮도록 상기 상부 기판의 전면에 형성된 전원보상 전극을 포함하며,

상기 보조 전극은 상기 전원보상 전극을 통해 상기 스페이서 상의 캐소드 전극과 접속되는 것을 특징으로 하는 발광표시장치.
삭제
제 1 항에 있어서,

상기 전원보상 전극은 상기 보조 전극보다 광 투과도가 더 높도록 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) AZO(Al- dopped Zinc Oxide) 재질 중 어느 하나로 이루어지며; 그리고,

상기 보조 전극은 상기 전원보상 전극보다 저항이 더 낮도록 은(Ag), 알루미늄(Al), 알루미늄합금(AlNd) 및 몰리브덴(Mo) 재질 중 어느 하나로 이루어진 것을 특징으로 하는 발광표시장치.
제 1 항에 있어서,

상기 스페이서는 상기 발광영역을 노출시키는 다수의 노출영역을 갖는 격자 형태를 이루는 것을 특징으로 하는 발광표시장치.
제 1 항에 있어서,

상기 스페이서는 상기 화소 정의층상에 형성된 다수의 컬럼 스페이서들인 것을 특징으로 하는 발광표시장치.
제 1 항에 있어서,

상기 캐소드 전극의 일측은 패드 전극을 통해 상기 공통전원배선에 접속됨을 특징으로 하는 발광표시장치.
제 1 항에 있어서,

하부 기판의 각 발광영역의 유기 박막층은 적색을 표시하기 위한 적색 발광 층, 녹색을 표시하기 위한 녹색 발광층, 및 청색을 표시하기 위한 청색 발광층 중 어느 하나를 포함함을 특징으로 하는 발광표시장치.
제 1 항에 있어서,

하부 기판의 모든 발광영역의 유기 박막층은 백색을 표현하는 백색 발광층을 포함하며; 그리고,

상기 상부 기판의 발광영역들에는 적색 컬러필터, 녹색 컬러필터, 및 청색 컬러필터 중 어느 하나가 형성되며;

상기 하부 기판에는 상기 적색 컬러필터, 녹색 컬러필터 및 청색 컬러필터를 덮는 절연막이 형성된 것을 특징으로 하는 발광표시장치.
제 8 항에 있어서,

빛샘 방지를 위해 상기 적색 컬러필터, 녹색 컬러필터 및 청색 컬러필터 사이에 형성된 블랙매트릭스층을 더 포함함을 특징으로 하는 발광표시장치.
비발광영역 및 다수의 발광영역들을 포함하는 하부 및 상부 기판을 준비하는 단계;

상기 하부 기판의 비발광영역에 다수의 박막트랜지스터들을 형성함과 아울러, 상기 하부 기판의 외곽부에 공통전원을 전송하는 공통전원배선을 형성하는 단계;

상기 박막트랜지스터들 및 공통전원배선을 포함한 하부 기판의 전면에 보호막을 형성하는 단계;

상기 보호막에 상기 박막트랜지스터의 소스 전극을 노출시키는 소스 콘택홀 및 상기 공통전원배선을 노출시키는 배선 콘택홀을 형성하는 단계;

상기 소스 콘택홀을 통해 상기 소스 전극에 접속되도록 상기 하부 기판의 발광영역에 애노드 전극을 형성함과 아울러, 상기 배선 콘택홀을 통해 상기 공통전원배선에 접속되도록 상기 하부 기판의 외곽부에 패드 전극을 형성하는 단계;

상기 하부 기판의 비발광영역에 위치한 보호막상에 화소 정의층을 형성하는 단계;

상기 화소 정의층상에 스페이서를 형성하는 단계;

상기 스페이서를 포함한 하부 기판의 전면에 유기 박막층을 형성하되 상기 유기 박막층 내의 발광층을 하부 기판의 발광영역에 형성하는 단계;

일측이 공통전원을 전송하는 공통전원배선에 접속되도록 상기 스페이서, 애노드 전극, 및 유기 박막층을 포함한 하부 기판의 전면에 캐소드 전극을 형성하는 단계;

상기 하부 기판의 스페이서와 마주 보도록 상부 기판의 비발광영역에 보조 전극을 형성하는 단계;

상기 보조 전극을 덮도록 상기 상부 기판의 전면에 전원보상 전극을 형성하는 단계; 및

상기 상부 기판과 하부 기판을 합착시켜 상기 보조전극을 상기 전원보상 전극을 통해 상기 스페이서 상의 캐소드 전극과 접속시키는 단계를 포함함을 특징으로 하는 발광표시장치의 제조방법.