KR102211220B1 - 반도체 장치 및 이의 동작 방법 - Google Patents

반도체 장치 및 이의 동작 방법 Download PDF

Info

Publication number
KR102211220B1
KR102211220B1 KR1020130137075A KR20130137075A KR102211220B1 KR 102211220 B1 KR102211220 B1 KR 102211220B1 KR 1020130137075 A KR1020130137075 A KR 1020130137075A KR 20130137075 A KR20130137075 A KR 20130137075A KR 102211220 B1 KR102211220 B1 KR 102211220B1
Authority
KR
South Korea
Prior art keywords
data
memory block
memory
refresh
page
Prior art date
Application number
KR1020130137075A
Other languages
English (en)
Other versions
KR20150054528A (ko
Inventor
홍지만
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130137075A priority Critical patent/KR102211220B1/ko
Priority to US14/284,095 priority patent/US9361983B2/en
Publication of KR20150054528A publication Critical patent/KR20150054528A/ko
Application granted granted Critical
Publication of KR102211220B1 publication Critical patent/KR102211220B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은 데이타를 저장하도록 구성된 메모리 블록들; 상기 메모리 블록들에 저장된 데이타를 리프레쉬 하도록 구성된 주변회로들; 및 상기 메모리 블록들 중 제1 메모리 블록에 저장된 데이타를 가변시켜 상기 제1 메모리 블록에 리프레쉬 하기 위하여 상기 주변회로들을 제어하도록 구성된 제어회로를 포함하는 반도체 장치 및 이의 동작 방법을 포함한다.

Description

반도체 장치 및 이의 동작 방법{Semiconductor device and operating method thereof}
본 발명은 반도체 장치 및 이의 동작 방법에 관한 것으로, 보다 구체적으로는 반도체 장치의 리프레쉬(refresh) 동작에 관한 것이다.
반도체 장치는 데이타가 저장되는 다수의 메모리 셀들을 포함한다. 메모리 셀들의 데이타 보존 능력을 리텐션 특성이라 한다. 따라서, 메모리 셀들의 리텐션 특성과 반도체 장치의 신뢰도는 서로 비례한다.
하지만, 실질적으로 메모리 셀들에 저장된 데이타는 누설 등의 이유로 시간이 지날수록 변형된다.
이에 따라, 반도체 장치는 메모리 셀들에 저장된 데이타를 지속시키기 위하여, 일정 시간마다 동일한 데이타를 다시 프로그램하는 리프레쉬(refresh) 동작을 수행한다.
일반적으로, 리프레쉬 동작은 메모리 셀들을 리드(read)하고, 리드된 데이타를 해당 메모리 셀들에 다시 프로그램함으로써, 메모리 셀들의 문턱전압 분포를 개선하고 데이타를 지속시킬 수 있다.
하지만, 리프레쉬 동작을 반복할수록 메모리 셀들은 동일한 수준의 스트레스를 지속적으로 받게 되기 때문에 전기적 특성이 열화될 수 있다.
본 발명의 실시예는 리프레쉬 동작시 데이타를 변환시킴으로써, 데이타 유지에 따른 메모리 셀들의 스트레스를 감소시킬 수 있는 반도체 장치 및 이의 동작 방법을 제공한다.
본 발명의 실시예에 따른 반도체 장치는 데이타를 저장하도록 구성된 메모리 블록들; 상기 메모리 블록들에 저장된 데이타를 리프레쉬 하도록 구성된 주변회로들; 및 상기 메모리 블록들의 제1 메모리 블록의 제1 메모리 셀에 저장된 제1 데이타 및 제2 데이타 중, 상기 제1 데이타는 반전시키고 상기 제2 데이타는 원본을 유지시켜 상기 제1 메모리 블록의 상기 제1 메모리 셀에 리프레쉬 하기 위하여 상기 주변회로들을 제어하도록 구성된 제어회로를 포함하고, 상기 제어회로는, 리프레쉬 싸이클값을 설정하고, 상기 제1 메모리 블록의 데이타를 제2 메모리 블록으로 카피하고, 상기 제1 메모리 블록을 소거하고, 상기 제2 메모리 블록의 데이타를 반전하고, 상기 반전된 데이타를 상기 제1 메모리 블록에 프로그램하고, 상기 리프레쉬 싸이클값을 재설정하도록 상기 주변회로들을 제어하고, 상기 제어회로는, LSB 데이타는 반전하여 상기 제1 메모리 블록에 리프레쉬하고, MSB 데이타는 그대로 상기 제1 메모리 블록에 리프레쉬하도록 상기 주변회로들을 제어하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 반도체 장치의 동작 방법은, 제1 메모리 블록의 리프레쉬 싸이클링 값을 리드하는 단계; 및 상기 리드된 리프레쉬 싸이클링 값에 따라 상기 제1 메모리 블록에 저장된 제1 및 제2 데이타 또는 상기 제1 및 제2 데이타의 가변 데이타를 제2 메모리 블록으로 프로그램하여 상기 제1 메모리 블록을 리프레쉬하는 단계를 포함하고, 상기 리드된 리프레쉬 싸이클링 값이 양의 값이면, 상기 제1 메모리 블록에 저장된 상기 제1 및 제2 데이타를 상기 제2 메모리 블록으로 복사하고, 상기 리드된 리프레쉬 싸이클링 값이 음의 값이면, 상기 제1 및 제2 데이타 중에서 상기 제1 데이타를 가변하고, 가변된 제1 데이타와 원본 데이타인 상기 제2 데이타를 상기 제2 메모리 블록으로 프로그램하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 반도체 장치의 동작 방법은, 소거 상태, 상기 소거 상태보다 높은 제1 프로그램 상태, 상기 제1 프로그램 상태보다 높은 제2 프로그램 상태, 상기 제2 프로그램 상태보다 높은 제3 프로그램 상태를 갖는 메모리 셀들을 리프레쉬하되, 상기 소거 상태를 갖는 메모리 셀들은 상기 제3 프로그램 상태가 되도록 리프레쉬하고, 상기 제1 프로그램 상태를 갖는 메모리 셀들은 상기 제2 프로그램 상태가 되도록 리프레쉬하고, 상기 제2 프로그램 상태를 갖는 메모리 셀들은 상기 제1 프로그램 상태가 되도록 리프레쉬하고, 상기 제3 프로그램 상태를 갖는 메모리 셀들은 상기 소거 상태가 되도록 리프레쉬한다.
본 기술은 리프레쉬 동작시 데이타를 변환시킴으로써, 데이타 유지에 따른 메모리 셀들의 스트레스를 감소시킬 수 있다. 이로 인해, 메모리 셀들의 전기적 특성 열화를 방지할 수 있으며, 반도체 장치의 신뢰도를 개선할 수 있다.
도 1은 본 발명에 따른 반도체 장치의 블록도이다.
도 2는 도 1의 메모리 셀 어레이를 구체적으로 설명하기 위한 블록도이다.
도 3은 도 1의 메모리 블록을 구체적으로 설명하기 위한 회로도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 장치의 리프레쉬 동작을 설명하기 위한 순서도이다.
도 5는 본 발명의 일 실시예에 따른 데이타 변환을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 반도체 장치의 리드 동작을 설명하기 위한 순서도이다.
도 7은 본 발명의 다른 실시예에 따른 반도체 장치의 리프레쉬 동작을 설명하기 위한 순서도이다.
도 8은 본 발명의 다른 실시예에 따른 데이타 변환을 설명하기 위한 도면이다.
도 9는 본 발명의 다른 실시예에 따른 반도체 장치의 리드 동작을 설명하기 위한 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명에 따른 반도체 장치의 블록도이다.
도 1을 참조하면, 반도체 장치(100)는 데이타가 저장되는 메모리 셀 어레이(110)와, 프로그램(program), 리드(read), 소거(erase) 및 리프레쉬(refresh) 동작을 수행하도록 구성된 주변회로들(120)과, 주변회로들(120)을 제어하도록 구성된 제어회로(130)를 포함한다. 리프레쉬 동작은 프로그램, 리드 및 소거 동작을 조합하여 수행된다.
메모리 셀 어레이(110)는 데이타를 저장하도록 구성된 다수의 메모리 블록들(미도시)을 포함한다.
주변회로들(120)은 전압 생성 회로(21), 로우 디코더(22) 및 컬럼 디코더(23)를 포함한다.
전압 생성 회로(21)는 프로그램 신호(PGM), 리드 신호(READ) 또는 소거 신호(ERASE)에 응답하여 프로그램 전압(Vpgm), 리드 전압(Vread) 또는 소거 전압(Verase)을 생성한다. 예를 들면, 전압 생성 회로(121)는 프로그램 전압(Vpgm) 및 리드 전압(Vread)을 생성하여 로우 디코더(22)에 공급하고, 소거 전압(Verase)을 생성하여 메모리 셀 어레이(110)에 공급한다. 도면에는 도시되지 않았으나, 전압 생성 회로(21)는 프로그램 전압(Vpgm), 리드 전압(Vread) 및 소거 전압(Verase) 외에도 프로그램, 리드 및 소거 동작에 필요한 다양한 레벨의 전압들을 생성한다.
로우 디코더(22)는 로우 어드레스(RADD)에 응답하여 메모리 셀 어레이(110)에 포함된 메모리 블록들 중 하나를 선택하고, 선택된 메모리 블록에 연결된 워드라인들(WL)에 전압 생성 회로(21)로부터 전달받은 전압을 전달한다.
컬럼 디코더(23)는 컬럼 어드레스(CADD)에 응답하여 메모리 셀 어레이(110)에 연결된 비트라인들(BL)을 통해 데이타를 주고 받으며, 입출력 라인들(IO)을 통해 외부와 데이타를 주고 받는다.
제어회로(130)는 명령신호(CMD) 및 어드레스(ADD)에 응답하여 주변회로들(120)을 제어하도록 구성된다. 특히, 제어회로(130)는 주기적으로 리프레쉬 동작을 수행하도록 주변회로들(120)을 제어하는데, 리프레쉬 동작을 수행할 때마다 데이타를 반전시켜 저장하도록 주변회로들(120)을 제어한다.
도 2는 도 1의 메모리 셀 어레이를 구체적으로 설명하기 위한 블록도이다.
도 2를 참조하면, 메모리 셀 어레이(110)는 다수의 메모리 블록들(MB1 내지 MBk)을 포함한다. 각각의 메모리 블록은 서로 동일한 구조로 이루어진다. 리프레쉬 동작은 다수의 메모리 블록들(MB1 내지 MBk) 중 선택된 메모리 블록에 대하여 수행된다.
도 3은 도 1의 메모리 블록을 구체적으로 설명하기 위한 회로도이다.
도 3을 참조하면, 다수의 메모리 블록들(MB1 내지 MBk) 중 제1 메모리 블록(MB1)이 도시되어있다. 제1 메모리 블록(MB1)은 다수의 스트링들(ST)을 포함하는데, 노말 데이타(normal data) 및 카피 데이타(copy data)가 저장되는 메모리 셀들을 포함하는 스트링들은 노말 스트링 영역(normal string region; NSR)에 배치되고, 플래그 데이타(flag data)가 저장되는 메모리 셀들을 포함하는 스트링들은 플래그 스트링 영역(flag string region; FSR)에 배치된다. 카피 데이타는 리프레쉬 동작시 노말 데이타를 카피한 데이타를 의미한다. 플래그 데이타는 리프레쉬 동작시 리프레쉬 싸이클(cycle)값에 대응되는 데이타를 의미한다.
스트링들(ST)은 서로 동일하게 구성되므로, 어느 하나의 스트링(ST)을 예를 들어 설명하도록 한다.
스트링(ST)은 서로 직렬로 연결된 드레인 셀렉트 트랜지스터(DST), 메모리 셀들(F0 내지 Fn) 및 소오스 셀렉트 트랜지스터(SST)를 포함한다. 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 비트라인(BL0)에 연결되고, 소오스 셀렉트 트랜지스터(SST)의 소오스(source)는 소오스 라인(SL)에 연결된다. 서로 다른 스트링들(ST)에 포함된 드레인 셀렉트 트랜지스터들(DST)의 게이트들은 드레인 셀렉트 라인(DSL)에 연결되고, 메모리 셀들(F0 내지 Fn)의 게이트들은 워드라인들(WL0 내지 WLn)에 연결되고, 소오스 셀렉트 트랜지스터들(SST)의 게이트들은 소오스 셀렉트 라인(SSL)에 연결된다. 스트링들(ST)은 비트라인들(BL0 내지 BLi+j)에 각각 연결된다. 동일한 워드라인에 연결된 메모리 셀들의 그룹을 페이지(page; PG)라 하며, 프로그램 및 리드 동작은 페이지(PG) 단위로 수행된다.
멀티 레벨 셀(multi level cell: 이하, MLC)에서는, 각각의 페이지(PG)가 하위비트(least significant bit; 이하, LSB) 페이지와 상위비트(most significant bit; 이하, MSB) 페이지를 포함한다. 따라서, 선택된 페이지(PG)의 프로그램 동작은 LSB 프로그램 동작이 먼저 수행된 후에 동일 페이지(PG)의 MSB 프로그램 동작이 수행되는 순서로 진행된다. 또한, 선택된 페이지(PG)의 리드 동작도 LSB 리드 동작이 먼저 수행된 후에 동일 페이지(PG)의 MSB 리드 동작이 수행되는 순서로 진행된다. 소거 동작은 메모리 블록 단위로 수행된다.
트리플 레벨 셀(triple level cell; 이하, TLC)에서는, 각각의 페이지(PG)가 LSB 페이지, 중앙비트(center significant bit; 이하, CSB) 및 MSB 페이지를 포함한다. 따라서, 선택된 페이지(PG)의 프로그램 동작은 LSB 프로그램 동작, CSB 프로그램 동작, MSB 프로그램 동작 순서로 진행된다. 또한, 선택된 페이지(PG)의 리드 동작도 LSB 리드 동작, CSB 리드 동작, MSB 리드 동작이 수행되는 순서로 진행된다. 소거 동작은 메모리 블록 단위로 수행된다.
상술한 반도체 장치를 참조하여 본 발명의 실시예에 따른 리프레쉬 동작을 설명하도록 한다.
본 발명에서는 리프레쉬 대상 메모리 블록의 데이타를 동일 메모리 블록에 리프레쉬한다. 이를 위해, 본 발명에 따른 리프레쉬 동작은 리프레쉬 대상 메모리 블록에 저장된 데이타를 다른 저장소에 임시로 저장하는 카피백 동작을 수행한 후, 카피백 동작이 수행된 메모리 블록에 저장된 데이타를 변환하여 리프레쉬 대상 메모리 블록에 프로그램하는 방식으로 진행된다.
구체적인 리프레쉬 동작을 설명하기에 앞서, 설명의 편의를 위해 다음과 같이 명칭을 간략히 정의하도록 한다.
리프레쉬 대상 메모리 블록을 제1 메모리 블록이라 정의한다.
제1 메모리 블록에 저장된 데이타를 제1 데이타라 정의한다.
제1 데이타가 카피백되는 메모리 블록을 제2 메모리 블록이라 정의한다.
제1 메모리 블록에 리프레쉬되는 데이타를 제2 데이타라 정의한다.
구체적인 리프레쉬 동작을 설명하면 다음과 같다.
리프레쉬 동작이 시작되면, 리프레쉬 제1 메모리 블록에 저장된 제1 데이타를 제2 메모리 블록으로 카피백한다. 이를 위해, 제2 메모리 블록은 소거 상태인 메모리 블록들 중에서 선택된다. 카피백 동작이 완료되면, 제1 메모리 블록을 소거한다. 이후의 리프레쉬 동작 방법은 MLC 또는 TLC에 따라 다르게 수행할 수 있는데, MLC에 대한 리프레쉬 동작 방법은 본 발명의 일 실시예로써 도 4 내지 도 6에 개시되고, TLC에 대한 리프레쉬 동작은 본 발명의 다른 실시예로써 도 7 내지 도 9에 개시된다. 각 실시예를 구체적으로 설명하면 다음과 같다.
도 4는 본 발명의 일 실시예에 따른 반도체 장치의 리프레쉬 동작을 설명하기 위한 순서도이다.
도 4를 참조하면, 제1 메모리 블록을 소거한 후, 리프레쉬 싸이클링 값(I)을 리드(read)한다(41). 리프레쉬 동작이 처음 수행되는 경우에는, 리프레쉬 싸이클링 값(I)은 양수로 설정된다. 처음 리프레쉬 동작이 수행된 이후부터, 리프레쉬 싸이클링 값(I)은 리프레쉬 동작이 진행될 때마다 양수 또는 음수로 가변된다.
리프레쉬 대상 페이지가 LSB 페이지인지 MSB 페이지인지를 판단한다(42).
리프레쉬 대상 페이지가 LSB 페이지이면, 제2 메모리 블록의 리프레쉬 대상 페이지의 LSB 데이타를 리드하고, 리드된 LSB 데이타를 반전하여 제1 메모리 블록에 리프레쉬한다(43). 즉, 리드된 LSB 데이타를 반전하고, 반전된 LSB 데이타를 제1 메모리 블록에 프로그램한다. 예를 들면, 리프레쉬 대상 페이지의 LSB 데이타가 '1'이면 LSB 데이타를 '0'으로 반전시키고, '0' LSB 데이타를 제1 메모리 블록에 프로그램한다. 또는, 리프레쉬 대상 페이지의 LSB 데이타가 '0'이면 LSB 데이타를 '1'로 반전시키고, '1' LSB 데이타를 제1 메모리 블록에 프로그램한다.
LSB 페이지의 리프레쉬 동작이 완료되면, 리프레쉬 대상 페이지가 LSB 페이지인지 MSB 페이지인지를 다시 판단한다(42). 리프레쉬 대상 페이지에서 LSB 페이지의 리프레쉬 동작이 완료되었으므로, 다음은 MSB 페이지의 리프레쉬 동작이 수행되는 것으로 판단한다.
MSB 페이지의 리프레쉬 동작은 LSB 리프레쉬 동작이 완료된 리프레쉬 대상 페이지의 MSB 데이타를 리드하고, 리드된 MSB 데이타를 그대로 제1 메모리 블록에 리프레쉬한다(44). 예를 들면, 리프레쉬 대상 페이지의 MSB 데이타가 '1'이면 '1' MSB 데이타를 그대로 제1 메모리 블록의 선택된 페이지에 프로그램하고, MSB 데이타가 '0'이면 '0' MSB 데이타를 그대로 제1 메모리 블록의 선택된 페이지에 프로그램한다.
LSB 및 MSB 페이지들의 리프레쉬 동작이 완료되면, 리프레쉬 싸이클링 값(I)을 양수 또는 음수로 가변하여 저장한다(45). 예를 들면, 리프레쉬 싸이클링 값(I)이 양수였다면 리프레쉬 동작이 완료된 후에는 음수로 가변하고, 리프레쉬 싸이클링 값(I)이 음수였다면 리프레쉬 동작이 완료된 후에는 양수로 가변한다. 이는, 후속 리드 동작시, 제1 메모리 블록에 저장된 제2 데이타가 원본 데이타인지 또는 반전된 데이타인지를 구분하기 위함이다. 리프레쉬 싸이클링 값(I)에 대한 데이타는 플래그 스트링 영역(FSR)에 저장될 수 있다.
원본 데이타와 반전 데이타를 구체적으로 설명하면 다음과 같다.
도 5는 본 발명의 일 실시예에 따른 데이타 변환을 설명하기 위한 도면이다.
도 5를 참조하면, 제1 메모리 셀(F1)에 저장된 원본 데이타가 '11'이고, 제2 메모리 셀(F2)에 저장된 원본 데이타가 '10'이고, 제3 메모리 셀(F3)에 저장된 원본 데이타가 '00'이고, 제4 메모리 셀(F4)에 저장된 원본 데이타가 '01'이라고 가정한다.
리프레쉬 싸이클링 값(I)이 양수(I>0)이고, 제1 내지 제4 메모리 셀들(F1 내지 F4)을 포함하는 제1 메모리 블록의 리프레쉬 동작을 수행하면, LSB 데이타는 반전되고 MSB 데이타는 원본을 유지하도록 리프레쉬 되므로, 리프레쉬된 제1 메모리 셀(F1)에는 '01' 데이타가 저장되고, 제2 메모리 셀(F2)에는 '00' 데이타가 저장되고, 제3 메모리 셀(F3)에는 '10' 데이타가 저장되고, 제4 메모리 셀(F4)에는 '11' 데이타가 저장된다. 즉, 소거 상태(ER)인 메모리 셀들은 제3 프로그램 상태(PV3)로 프로그램되고, 제1 프로그램 상태(PV1)인 메모리 셀들은 제2 프로그램 상태(PV2)로 프로그램되고, 제2 프로그램 상태(PV2)인 메모리 셀들은 제1 프로그램 상태(PV1)로 프로그램되고, 제3 프로그램 상태(PV3)인 메모리 셀들은 소거 상태(ER)로 된다. 제1 프로그램 상태(PV1)는 소거 상태(ER)보다 높은 문턱전압 분포에 해당되는 상태이고, 제2 프로그램 상태(PV2)는 제1 프로그램 상태(PV1)보다 높은 문턱전압 분포 구간에 해당되는 상태이며, 제3 프로그램 상태(PV3)는 제2 프로그램 상태(PV2)보다 높은 문턱전압 구간에 해당되는 상태를 의미한다.
이와 반대로, 리프레쉬 싸이클링 값(I)이 음수(I<0)이고, 제1 내지 제4 메모리 셀들(F1 내지 F4)을 포함하는 제1 메모리 블록의 리프레쉬 동작을 수행하면, LSB 데이타는 반전되고 MSB 데이타는 원본을 유지하도록 리프레쉬되므로, 제1 내지 제4 메모리 셀들(F1 내지 F4)은 다시 원본 데이타를 갖게 된다.
이처럼, 데이타를 변환시켜서 리프레쉬 동작을 수행하면, 동일한 데이타를 반복적으로 리프레쉬하는 종래 기술보다 메모리 셀들이 받는 스트레스를 감소시킬 수 있다. 즉, 종래 기술에서는, 동일한 데이타를 반복적으로 리프레쉬 하면 해당 메모리 셀들은 동일한 수준의 스트레스를 지속적으로 받게 된다. 예를 들면, 가장 높은 프로그램 상태인 제3 프로그램 상태(PV3)를 갖는 메모리 셀들은 리프레쉬 동작을 수행할 때마다 제3 프로그램 상태(PV3)를 유지하기 위한 높은 프로그램 전압을 받기 때문에 물리적인 스트레스를 반복적으로 받을 수 있다. 또한, 메모리 셀 어레이 관점에서, 특정 영역의 메모리 셀들에 동일한 데이타가 오랜 시간 동안 저장되어 있을 경우, 타 영역과의 간섭이 발생할 수 있다. 하지만, 상술한 실시예와 같이 데이타를 변환하여 리프레쉬 동작을 수행하면, 메모리 셀들이 받는 스트레스를 분산시켜 특정 메모리 셀들이 받는 스트레스를 감소시킬 수 있으며, 메모리 셀 어레이 관점에서도 특정 영역들 간의 간섭 발생을 억제할 수 있으므로, 반도체 장치의 신뢰도를 개선할 수 있다.
상술한 일 실시예와 같이 리프레쉬 동작을 수행하면, 제1 메모리 블록에는 원본 데이타 또는 반전된 데이타가 저장되어 있을 수 있기 때문에, 리드 동작은 다음과 같이 수행할 수 있다.
도 6은 본 발명의 일 실시예에 따른 반도체 장치의 리드 동작을 설명하기 위한 순서도이다.
도 6을 참조하면, 선택된 메모리 블록의 리프레쉬 싸이클링 값(I)이 양수(I>0)인지 또는 음수(I<0)인지를 판단한다(61). 예를 들어, 플래그 스트링 영역에 리프레쉬 싸이클링 값(I)에 대한 플래그 데이타가 저장되어 있는 경우, 선택된 메모리 블록의 플래그 영역을 리드하고, 리드된 플래그 데이타에 기초하여 선택된 메모리 블록의 리프레쉬 싸이클링 값(I)이 양수(I>0)인지 또는 음수(I<0)인지를 판단한다.
리프레쉬 싸이클링 값(I)이 양수(I>0)인 경우, 해당 메모리 블록에는 원본 데이타가 저장되어 있으므로, LSB 데이타를 그대로 리드하고(62), 이어서 MSB 데이타도 그대로 리드한다(65). 이처럼, LSB 및 MSB 데이타를 모두 그대로 리드하므로, 원본 데이타를 리드할 수 있다.
리프레쉬 싸이클링 값(I)이 음수(I<0)인 경우, 해당 메모리 블록에는 반전된 데이타가 저장되어 있으므로, LSB 데이타를 리드하고(63), 리드된 LSB 데이타를 반전시킨다(64). 이어서, MSB 데이타는 그대로 리드한다(65). 이처럼, 메모리 블록에 반전된 데이타가 저장되어 있더라도, 이를 반전시켜 리드하므로, 원본 데이타를 리드할 수 있다.
도 7은 본 발명의 다른 실시예에 따른 반도체 장치의 리프레쉬 동작을 설명하기 위한 순서도이다.
도 7을 참조하면, 제1 메모리 블록을 소거한 후, 리프레쉬 싸이클링 값(I)을 리드(read)한다(71). 리프레쉬 동작이 처음 수행되는 경우에는, 리프레쉬 싸이클링 값(I)은 양수로 설정된다. 처음 리프레쉬 동작이 수행된 이후부터, 리프레쉬 싸이클링 값(I)은 리프레쉬 동작이 진행될 때마다 양수 또는 음수로 가변된다.
리프레쉬 대상 페이지가 LSB 페이지인지, CSB 페이지인지, MSB 페이지인지를 판단한다(72).
리프레쉬 대상 페이지가 LSB 페이지이면, 제2 메모리 블록의 리프레쉬 대상 페이지의 LSB 데이타를 리드하고, 리드된 LSB 데이타를 반전하여 제1 메모리 블록에 리프레쉬한다(73). 즉, 리드된 LSB 데이타를 반전하고, 반전된 LSB 데이타를 제1 메모리 블록에 프로그램한다. 예를 들면, 리프레쉬 대상 페이지의 LSB 데이타가 '1'이면 LSB 데이타를 '0'으로 반전시키고, '0' LSB 데이타를 제1 메모리 블록에 프로그램한다. 또는, 리프레쉬 대상 페이지의 LSB 데이타가 '0'이면 LSB 데이타를 '1'로 반전시키고, '1' LSB 데이타를 제1 메모리 블록에 프로그램한다.
LSB 페이지의 리프레쉬 동작이 완료되면, 리프레쉬 대상 페이지가 LSB 페이지인지, CSB 페이지인지, MSB 페이지인지를 다시 판단한다(72). 리프레쉬 대상 페이지에서 LSB 페이지의 리프레쉬 동작이 완료되었으므로, 다음은 CSB 페이지의 리프레쉬 동작이 수행되는 것으로 판단한다.
CSB 페이지의 리프레쉬 동작은 LSB 리프레쉬 동작이 완료된 리프레쉬 대상 페이지의 CSB 데이타를 리드하고, 리드된 CSB 데이타를 그대로 제1 메모리 블록에 리프레쉬한다(74). 예를 들면, 리프레쉬 대상 페이지의 CSB 데이타가 '1'이면 '1' CSB 데이타를 그대로 제1 메모리 블록의 선택된 페이지에 프로그램하고, CSB 데이타가 '0'이면 '0' CSB 데이타를 그대로 제1 메모리 블록의 선택된 페이지에 프로그램한다.
CSB 페이지의 리프레쉬 동작이 완료되면, 리프레쉬 대상 페이지가 LSB 페이지인지, CSB 페이지인지, MSB 페이지인지를 다시 판단한다(72). 리프레쉬 대상 페이지에서 CSB 페이지의 리프레쉬 동작이 완료되었으므로, 다음은 MSB 페이지의 리프레쉬 동작이 수행되는 것으로 판단한다.
MSB 페이지의 리프레쉬 동작은 CSB 리프레쉬 동작이 완료된 리프레쉬 대상 페이지의 MSB 데이타를 리드하고, 리드된 MSB 데이타를 그대로 제1 메모리 블록에 리프레쉬한다(75). 예를 들면, 리프레쉬 대상 페이지의 MSB 데이타가 '1'이면 '1' MSB 데이타를 그대로 제1 메모리 블록의 선택된 페이지에 프로그램하고, MSB 데이타가 '0'이면 '0' MSB 데이타를 그대로 제1 메모리 블록의 선택된 페이지에 프로그램한다.
LSB, CSB 및 MSB 페이지들의 리프레쉬 동작이 완료되면, 리프레쉬 싸이클링 값(I)을 양수 또는 음수로 가변하여 저장한다(76). 예를 들면, 리프레쉬 싸이클링 값(I)이 양수였다면 리프레쉬 동작이 완료된 후에는 음수로 가변하고, 리프레쉬 싸이클링 값(I)이 음수였다면 리프레쉬 동작이 완료된 후에는 양수로 가변한다. 이는, 후속 리드 동작시, 제1 메모리 블록에 저장된 제2 데이타가 원본 데이타인지 또는 반전된 데이타인지를 구분하기 위함이다. 리프레쉬 싸이클링 값(I)에 대한 데이타는 플래그 스트링 영역(FSR)에 저장될 수 있다.
원본 데이타와 반전 데이타를 구체적으로 설명하면 다음과 같다.
도 8은 본 발명의 다른 실시예에 따른 데이타 변환을 설명하기 위한 도면이다.
도 8을 참조하면, 제1 메모리 셀(F1)에 저장된 원본 데이타가 '111'이고, 제2 메모리 셀(F2)에 저장된 원본 데이타가 '110'이고, 제3 메모리 셀(F3)에 저장된 원본 데이타가 '100'이고, 제4 메모리 셀(F4)에 저장된 원본 데이타가 '101'이고, 제5 메모리 셀(F5)에 저장된 원본 데이타가 '001' 이고, 제6 메모리 셀(F6)에 저장된 원본 데이타가 '000'이고, 제7 메모리 셀(F7)에 저장된 원본 데이타가 '010'이고, 제8 메모리 셀(F8)에 저장된 원본 데이타가 '011'이라고 가정한다.
리프레쉬 싸이클링 값(I)이 양수(I>0)이고, 제1 내지 제8 메모리 셀들(F1 내지 F8)을 포함하는 제1 메모리 블록의 리프레쉬 동작을 수행하면, LSB 데이타는 반전되고 CSB 및 MSB 데이타는 원본을 유지하도록 리프레쉬 되므로, 리프레쉬된 제1 메모리 셀(F1)에는 '011' 데이타가 저장되고, 제2 메모리 셀(F2)에는 '010' 데이타가 저장되고, 제3 메모리 셀(F3)에는 '000' 데이타가 저장되고, 제4 메모리 셀(F4)에는 '001' 데이타가 저장되고, 제5 메모리 셀(F5)에는 '101' 데이타가 저장되고, 제6 메모리 셀(F6)에는 '100' 데이타가 저장되고, 제7 메모리 셀(F7)에는 '110' 데이타가 저장되고, 제8 메모리 셀(F8)에는 '111' 데이타가 저장된다. 즉, 소거 상태(ER)인 메모리 셀들은 제7 프로그램 상태(PV7)로 프로그램되고, 제1 프로그램 상태(PV1)인 메모리 셀들은 제6 프로그램 상태(PV6)로 프로그램되고, 제2 프로그램 상태(PV2)인 메모리 셀들은 제5 프로그램 상태(PV5)로 프로그램되고, 제3 프로그램 상태(PV3)인 메모리 셀들은 제4 프로그램 상태(PV4)로 프로그램되고, 제4 프로그램 상태(PV4)인 메모리 셀들은 제3 프로그램 상태(PV3)로 프로그램되고, 제5 프로그램 상태(PV5)인 메모리 셀들은 제2 프로그램 상태(PV2)로 프로그램되고, 제6 프로그램 상태(PV6)인 메모리 셀들은 제1 프로그램 상태(PV1)로 프로그램되고, 제7 프로그램 상태(PV7)인 메모리 셀들은 소거 상태(ER)로 된다. 제1 프로그램 상태(PV1)는 소거 상태(ER)보다 높은 문턱전압 분포에 해당되는 상태이고, 제2 프로그램 상태(PV2)는 제1 프로그램 상태(PV1)보다 높은 문턱전압 분포 구간에 해당되는 상태이고, 제3 프로그램 상태(PV3)는 제2 프로그램 상태(PV2)보다 높은 문턱전압 구간에 해당되는 상태이고, 제4 프로그램 상태(PV4)는 제3 프로그램 상태(PV3)보다 높은 문턱전압 구간에 해당되는 상태이고, 제5 프로그램 상태(PV5)는 제4 프로그램 상태(PV4)보다 높은 문턱전압 분포 구간에 해당되는 상태이고, 제6 프로그램 상태(PV6)는 제5 프로그램 상태(PV5)보다 높은 문턱전압 구간에 해당되는 상태이고, 제7 프로그램 상태(PV7)는 제6 프로그램 상태(PV6)보다 높은 문턱전압 구간에 해당되는 상태를 의미한다.
이와 반대로, 리프레쉬 싸이클링 값(I)이 음수(I<0)이고, 제1 내지 제8 메모리 셀들(F1 내지 F8)을 포함하는 제1 메모리 블록의 리프레쉬 동작을 수행하면, LSB 데이타는 반전되고 CSB 및 MSB 데이타는 원본을 유지하도록 리프레쉬되므로, 제1 내지 제8 메모리 셀들(F1 내지 F8)은 다시 원본 데이타를 갖게 된다.
이처럼, 데이타를 변환시켜서 리프레쉬 동작을 수행하면, 동일한 데이타를 반복적으로 리프레쉬하는 종래 기술보다 메모리 셀들이 받는 스트레스를 감소시킬 수 있다. 즉, 종래 기술에서는, 동일한 데이타를 반복적으로 리프레쉬 하면 해당 메모리 셀들은 동일한 수준의 스트레스를 지속적으로 받게 된다. 예를 들면, 가장 높은 프로그램 상태인 제7 프로그램 상태(PV7)를 갖는 메모리 셀들은 리프레쉬 동작을 수행할 때마다 제7 프로그램 상태(PV7)를 유지하기 위한 높은 프로그램 전압을 받기 때문에 물리적인 스트레스를 반복적으로 받을 수 있다. 또한, 메모리 셀 어레이 관점에서, 특정 영역의 메모리 셀들에 동일한 데이타가 오랜 시간 동안 저장되어 있을 경우, 타 영역과의 간섭이 발생할 수 있다. 하지만, 상술한 실시예와 같이 데이타를 변환하여 리프레쉬 동작을 수행하면, 메모리 셀들이 받는 스트레스를 분산시켜 특정 메모리 셀들이 받는 스트레스를 감소시킬 수 있으며, 메모리 셀 어레이 관점에서도 특정 영역들 간의 간섭 발생을 억제할 수 있으므로, 반도체 장치의 신뢰도를 개선할 수 있다.
상술한 일 실시예와 같이 리프레쉬 동작을 수행하면, 제1 메모리 블록에는 원본 데이타 또는 반전된 데이타가 저장되어 있을 수 있기 때문에, 리드 동작은 다음과 같이 수행할 수 있다.
도 9는 본 발명의 다른 실시예에 따른 반도체 장치의 리드 동작을 설명하기 위한 순서도이다.
도 9를 참조하면, 선택된 메모리 블록의 리프레쉬 싸이클링 값(I)이 양수(I>0)인지 또는 음수(I<0)인지를 판단한다(91). 예를 들어, 플래그 스트링 영역에 리프레쉬 싸이클링 값(I)에 대한 플래그 데이타가 저장되어 있는 경우, 선택된 메모리 블록의 플래그 영역을 리드하고, 리드된 플래그 데이타에 기초하여 선택된 메모리 블록의 리프레쉬 싸이클링 값(I)이 양수(I>0)인지 또는 음수(I<0)인지를 판단한다.
리프레쉬 싸이클링 값(I)이 양수(I>0)인 경우, 해당 메모리 블록에는 원본 데이타가 저장되어 있으므로, LSB 데이타를 그대로 리드하고(92), 이어서 CSB 데이타를 그대로 리드하고(95), MSB 데이타도 그대로 리드한다(96). 이처럼, LSB, CSB 및 MSB 데이타를 모두 그대로 리드하므로, 원본 데이타를 리드할 수 있다.
리프레쉬 싸이클링 값(I)이 음수(I<0)인 경우, 해당 메모리 블록에는 반전된 데이타가 저장되어 있으므로, LSB 데이타를 리드하고(93), 리드된 LSB 데이타를 반전시킨다(94). 이어서, CSB 데이타는 그대로 리드하고(95), MSB 데이타도 그대로 리드한다(96). 이처럼, 메모리 블록에 반전된 데이타가 저장되어 있더라도, 이를 반전시켜 리드하므로, 원본 데이타를 리드할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
100: 반도체 장치 110: 메모리 셀 어레이
120: 주변회로들 130: 제어회로
21: 전압 생성 회로 22: 로우 디코더
23: 컬럼 디코더 NSR: 노말 스트링 영역
FSR: 플래그 스트링 영역 PG: 페이지

Claims (19)

  1. 데이타를 저장하도록 구성된 메모리 블록들;
    상기 메모리 블록들에 저장된 데이타를 리프레쉬 하도록 구성된 주변회로들; 및
    상기 메모리 블록들의 제1 메모리 블록의 제1 메모리 셀에 저장된 제1 데이타 및 제2 데이타 중, 상기 제1 데이타는 반전시키고 상기 제2 데이타는 원본을 유지시켜 상기 제1 메모리 블록의 상기 제1 메모리 셀에 리프레쉬 하기 위하여 상기 주변회로들을 제어하도록 구성된 제어회로를 포함하고,
    상기 제어회로는,
    리프레쉬 싸이클값을 설정하고,
    상기 제1 메모리 블록의 데이타를 제2 메모리 블록으로 카피하고,
    상기 제1 메모리 블록을 소거하고,
    상기 제2 메모리 블록의 데이타를 반전하고,
    상기 반전된 데이타를 상기 제1 메모리 블록에 프로그램하고,
    상기 리프레쉬 싸이클값을 재설정하도록 상기 주변회로들을 제어하고,
    상기 제어회로는,
    LSB 데이타는 반전하여 상기 제1 메모리 블록에 리프레쉬하고,
    MSB 데이타는 그대로 상기 제1 메모리 블록에 리프레쉬하도록 상기 주변회로들을 제어하는 반도체 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 메모리 블록들 각각은 노말 스트링 영역 및 플래그 스트링 영역을 포함하는 반도체 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제2항에 있어서,
    상기 노말 스트링 영역에 포함된 메모리 셀들에는 노말 데이타(normal data) 및 카피 데이타(copy data)가 저장되고,
    상기 플래그 스트링 영역에 포함된 메모리 셀들에는 플래그 데이타(flag data)가 저장되는 반도체 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 카피 데이타는, 상기 제1 메모리 블록에 저장된 상기 노말 데이타를 리프레쉬하기 위하여 상기 노말 데이타를 제2 메모리 블록에 카피한 데이타이고,
    상기 플래그 데이타는 리프레쉬 싸이클값에 대응되는 데이타인 반도체 장치.
  5. 삭제
  6. 삭제
  7. 제1 메모리 블록의 리프레쉬 싸이클링 값을 리드하는 단계; 및
    상기 리드된 리프레쉬 싸이클링 값에 따라 상기 제1 메모리 블록에 저장된 제1 및 제2 데이타 또는 상기 제1 및 제2 데이타의 가변 데이타를 제2 메모리 블록으로 프로그램하여 상기 제1 메모리 블록을 리프레쉬하는 단계를 포함하고,
    상기 리드된 리프레쉬 싸이클링 값이 양의 값이면, 상기 제1 메모리 블록에 저장된 상기 제1 및 제2 데이타를 상기 제2 메모리 블록으로 복사하고,
    상기 리드된 리프레쉬 싸이클링 값이 음의 값이면, 상기 제1 및 제2 데이타 중에서 상기 제1 데이타를 가변하고, 가변된 제1 데이타와 원본 데이타인 상기 제2 데이타를 상기 제2 메모리 블록으로 프로그램하는 반도체 장치의 동작방법.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제7항에 있어서, 멀티 레벨 셀(MLC)을 사용하는 반도체 장치의 경우,
    상기 제1 메모리 블록을 리프레쉬하는 단계는,
    상기 제2 메모리 블록의 선택된 페이지 중, LSB 페이지를 리드하는 단계;
    상기 리드된 LSB 페이지의 LSB 데이타를 반전하는 단계;
    상기 반전된 LSB 데이타를 상기 제1 메모리 블록의 선택된 페이지에 프로그램하는 단계;
    상기 제2 메모리 블록의 선택된 페이지 중, MSB 페이지를 리드하는 단계; 및
    상기 리드된 MSB 페이지의 MSB 데이타를 상기 제1 메모리 블록의 상기 선택된 페이지에 프로그램하는 단계를 포함하는 반도체 장치의 동작방법.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 LSB 데이타를 반전하는 단계와 상기 반전된 LSB 데이타를 상기 제1 메모리 블록의 선택된 페이지에 프로그램하는 단계 사이에, 상기 제1 메모리 블록을 소거하는 단계를 더 포함하는 반도체 장치의 동작방법.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제7항에 있어서, 트리플 레벨 셀(TLC)을 사용하는 반도체 장치의 경우,
    상기 제1 메모리 블록을 리프레쉬하는 단계는,
    상기 제2 메모리 블록의 선택된 페이지 중, LSB 페이지를 리드하는 단계;
    상기 리드된 LSB 페이지의 LSB 데이타를 반전하는 단계;
    상기 반전된 LSB 데이타를 상기 제1 메모리 블록의 선택된 페이지에 프로그램하는 단계;
    상기 제2 메모리 블록의 선택된 페이지 중, CSB 페이지를 리드하는 단계;
    상기 리드된 CSB 페이지의 CSB 데이타를 상기 제1 메모리 블록의 상기 선택된 페이지에 프로그램하는 단계;
    상기 제2 메모리 블록의 선택된 페이지 중, MSB 페이지를 리드하는 단계; 및
    상기 리드된 MSB 페이지의 MSB 데이타를 상기 제1 메모리 블록의 상기 선택된 페이지에 프로그램하는 단계를 포함하는 반도체 장치의 동작방법.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 LSB 데이타를 반전하는 단계와 상기 반전된 LSB 데이타를 상기 제1 메모리 블록의 선택된 페이지에 프로그램하는 단계 사이에, 상기 제1 메모리 블록을 소거하는 단계를 더 포함하는 반도체 장치의 동작방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제7항에 있어서,
    상기 제1 메모리 블록에 저장된 상기 제1 데이타는 상기 제1 메모리 블록의 선택된 페이지의 LSB 데이타이고,
    상기 제1 메모리 블록에 저장된 상기 제2 데이타는 상기 제1 메모리 블록의 상기 선택된 페이지의 MSB 데이타인 반도체 장치의 동작방법.
  16. 소거 상태, 상기 소거 상태보다 높은 제1 프로그램 상태, 상기 제1 프로그램 상태보다 높은 제2 프로그램 상태, 상기 제2 프로그램 상태보다 높은 제3 프로그램 상태를 갖는 메모리 셀들을 리프레쉬하되,
    상기 소거 상태를 갖는 메모리 셀들은 상기 제3 프로그램 상태가 되도록 리프레쉬하고,
    상기 제1 프로그램 상태를 갖는 메모리 셀들은 상기 제2 프로그램 상태가 되도록 리프레쉬하고,
    상기 제2 프로그램 상태를 갖는 메모리 셀들은 상기 제1 프로그램 상태가 되도록 리프레쉬하고,
    상기 제3 프로그램 상태를 갖는 메모리 셀들은 상기 소거 상태가 되도록 리프레쉬하는 반도체 장치의 동작 방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 메모리 셀들을 리프레쉬하기 위하여,
    상기 메모리 셀들에 저장된 원본 데이타 중에서,
    LSB 데이타는 반전시켜서 프로그램하고,
    MSB 데이타는 그대로 프로그램하는 반도체 장치의 동작 방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 메모리 셀들을 리프레쉬하기 이전에, 상기 메모리 셀들이 포함된 메모리 블록의 리프레쉬 싸이클링 값을 설정하고,
    상기 메모리 셀들을 리프레쉬한 이후에, 상기 메모리 블록의 상기 리프레쉬 싸이클링 값을 재설정하는 반도체 장치의 동작 방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제18항에 있어서.
    상기 메모리 셀들을 리프레쉬하기 이전의 상기 리프레쉬 싸이클링 값과, 상기 메모리 셀들을 리프레쉬한 이후의 상기 리프레쉬 싸이클링 값은 서로 다르게 설정되는 반도체 장치의 동작 방법.
KR1020130137075A 2013-11-12 2013-11-12 반도체 장치 및 이의 동작 방법 KR102211220B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130137075A KR102211220B1 (ko) 2013-11-12 2013-11-12 반도체 장치 및 이의 동작 방법
US14/284,095 US9361983B2 (en) 2013-11-12 2014-05-21 Semiconductor device and method of refresh thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130137075A KR102211220B1 (ko) 2013-11-12 2013-11-12 반도체 장치 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
KR20150054528A KR20150054528A (ko) 2015-05-20
KR102211220B1 true KR102211220B1 (ko) 2021-02-03

Family

ID=53043689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130137075A KR102211220B1 (ko) 2013-11-12 2013-11-12 반도체 장치 및 이의 동작 방법

Country Status (2)

Country Link
US (1) US9361983B2 (ko)
KR (1) KR102211220B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017152392A1 (zh) * 2016-03-09 2017-09-14 华为技术有限公司 一种闪存设备的刷新方法和装置
KR20180080842A (ko) 2017-01-05 2018-07-13 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR20190033791A (ko) * 2017-09-22 2019-04-01 에스케이하이닉스 주식회사 컨트롤러, 반도체 메모리 장치 및 이들을 포함하는 메모리 시스템
KR20190074890A (ko) 2017-12-20 2019-06-28 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857252B1 (ko) * 2007-12-27 2008-09-05 (주)인디링스 마모도를 비트 수준에서 평준화하는 플래시 메모리 장치 및플래시 메모리 프로그래밍 방법
US20120060066A1 (en) * 2007-10-03 2012-03-08 Kabushiki Kaisha Toshiba Semiconductor memory device with error correction

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005108304A (ja) 2003-09-29 2005-04-21 Toshiba Corp 半導体記憶装置及びその制御方法
KR20060124009A (ko) * 2005-05-30 2006-12-05 주식회사 하이닉스반도체 카피백 프로그램 시에 데이터 정정이 가능한 불휘발성메모리 장치 및 그것의 카피백 프로그램 방법
KR101208497B1 (ko) * 2005-09-30 2012-12-05 엘지전자 주식회사 드럼세탁기의 구동부 구조
KR100875292B1 (ko) * 2006-09-19 2008-12-23 삼성전자주식회사 플래시 메모리 장치 및 그것의 리프레쉬 방법
US7783846B2 (en) * 2007-08-09 2010-08-24 International Business Machines Corporation Method, apparatus and computer program product providing energy reduction when storing data in a memory
KR20090075063A (ko) 2008-01-03 2009-07-08 삼성전자주식회사 플로팅 바디 트랜지스터를 이용한 동적 메모리 셀을 가지는메모리 셀 어레이를 구비하는 반도체 메모리 장치 및 이장치의 동작 방법
KR101493873B1 (ko) * 2008-12-17 2015-02-16 삼성전자주식회사 멀티-레벨 셀 플래시 메모리 장치 및 이의 독출 방법
KR20100129179A (ko) * 2009-05-29 2010-12-08 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 이의 프로그램 및 독출 방법
JP2012133642A (ja) 2010-12-22 2012-07-12 Sony Corp メモリ装置、メモリ制御方法、およびプログラム
KR20120128014A (ko) 2011-05-16 2012-11-26 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 포함하는 메모리 시스템의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120060066A1 (en) * 2007-10-03 2012-03-08 Kabushiki Kaisha Toshiba Semiconductor memory device with error correction
KR100857252B1 (ko) * 2007-12-27 2008-09-05 (주)인디링스 마모도를 비트 수준에서 평준화하는 플래시 메모리 장치 및플래시 메모리 프로그래밍 방법

Also Published As

Publication number Publication date
US20150131374A1 (en) 2015-05-14
US9361983B2 (en) 2016-06-07
KR20150054528A (ko) 2015-05-20

Similar Documents

Publication Publication Date Title
US10672487B2 (en) Semiconductor memory device
US9064580B2 (en) Nonvolatile semiconductor memory device and write-in method thereof
US9070460B2 (en) Non-volatile semiconductor memory
JP5259481B2 (ja) 不揮発性半導体記憶装置
US10990327B2 (en) Storage device and method of operating the same
US8738836B2 (en) Non-volatile semiconductor memory device and write-in method thereof
US9536603B2 (en) Methods and apparatuses for determining threshold voltage shift
US8520435B2 (en) Nonvolatile memory device and method of operating the same
US8565020B2 (en) Semiconductor memory device
US9053793B2 (en) Semiconductor memory device and method of operating the same
TWI614760B (zh) 半導體記憶裝置
JP2012119019A (ja) 不揮発性半導体記憶装置
JP2012014808A (ja) 不揮発性半導体記憶装置
KR102211220B1 (ko) 반도체 장치 및 이의 동작 방법
US20150078083A1 (en) Nonvolatile semiconductor memory device
JP2011233209A (ja) 半導体記憶装置
KR20120005831A (ko) 메모리 장치 및 이의 동작 방법
US11978515B2 (en) Semiconductor memory device and reading method
JP2011146088A (ja) 半導体記憶装置
JP2010218623A (ja) 不揮発性半導体記憶装置
US20120106246A1 (en) Non-volatile semiconductor memory device, method of writing the same, and semiconductor device
JP2014154191A (ja) 半導体記憶装置
JP2011141939A (ja) 不揮発性半導体記憶装置およびその制御方法
KR20130035513A (ko) 비휘발성 메모리 장치
JP2012203945A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant