KR102208629B1

KR102208629B1 - 마이컴 리셋 회로

Info

Publication number: KR102208629B1
Application number: KR1020180033409A
Authority: KR
Inventors: 박귀근; 이원우
Original assignee: 엘지전자 주식회사
Priority date: 2018-03-22
Filing date: 2018-03-22
Publication date: 2021-01-27
Also published as: KR20190111364A

Abstract

본 발명의 일 측면에 따른 마이컴 리셋 회로는, 소정 신호가 입출력되는 제1 단자와 제2 단자를 포함하는 마이컴, 반전 단자는 제1 단자와 연결되고, 비반전 단자는 제1 기준 전압이 입력되는 제1 비교기, 비반전 단자는 제1 단자와 연결되고, 반전 단자는 제2 기준 전압이 입력되는 제2 비교기, 제1 비교기 또는 제2 비교기로부터 하이(high) 레벨이 입력되면, 온(on)되어, 제2 단자로 리셋 신호를 출력하는 스위칭부를 포함함으로써, 마이컴 폭주 시 자동으로 마이컴을 리셋할 수 있다.

Description

마이컴 리셋 회로{Micom reset circuit}

본 발명은 마이컴 리셋 회로에 관한 것으로서, 더욱 상세하게는 마이컴 폭주시 마이컴을 리셋할 수 있는 마이컴 리셋 회로에 관한 것이다.

마이컴(Micom)은, 홈 어플라이언스 등 다양한 전자기기에서 사용되고 있다. 마이컴은 노이즈(Noise), 정전기, 이상전압 인가와 같은 비정상적인(Abnormal) 조건에서 폭주할 수 있고, 마이컴을 리셋(Reset)을 시켜주기 전까지 전자기기가 동작하지 않는 경우가 발생할 수 있다.

따라서, 마이컴을 리셋할 수 있는 다양한 방안들이 제안되고 있다.

예를 들어, 종래기술 1(한국 공개특허공보 특2002-0067253호, 공개일자 2002년 08월 22일)은, 모니터 내의 마이콤 리셋 장치에 관한 것이다. 종래기술 1의 마이콤 리셋 장치는 간단한 키조작으로 마이콤을 리셋시킬 수 있는 리셋 회로부를 구비하며, 상기 리셋 회로부는 트랜지스터, 제1 다이오드 및 제2 다이오드로 이루어지며, 상기 제1 다이오드는 Power 스위치와 연결되고 제2 다이오드는 SET 키이와 연결되며, 트랜지스터의 베이스는 제1 및 제2 다이오드의 캐소드 단자와 연결되고 트랜지스터의 출력 단자인 에미터는 마이콤의 리셋 단자와 연결된다. Power 스위치 및 SET 키이가 동시에 눌려지면 트랜지스터는 턴온되고 그 결과 마이콤의 리셋 단자는 리셋 단자 전압 이하로 떨어지게 되어 마이콤을 리셋시킬 수 있게 된다.

종래기술 2(한국 공개특허공보 제10-2007-0070484호, 공개일자 2007년 07월 04일)은, 마이컴이 비정상적으로 동작하는 경우 리셋할 수 있는 마이컴 리셋 장치를 개시하고 있다. 종래기술 2는 다수의 마이컴을 구비하여, 에러가 발생된 마이컴을 에러가 발생하지 않은 마이컴이 리셋함으로써, 안전성을 높이고 있다.

종래기술 1은, 사용자가 키를 조작하여 리셋하는 방법으로 사용자의 모니터링 및 조작이 필수적으로 요구된다. 따라서, 사용자가 리셋하기 전에는 마이컴 및 마이컴을 구비하는 전자기기를 이용할 수 없고, 이상 상태가 유지되며, 경우에 따라서는 사고 발생의 위험이 있다는 문제점이 있었다.

따라서, 자동으로 이상 상태에 빠진 마이컴을 리셋할 수 있는 방안이 요구된다.

종래기술 2와 같이, 마이컴이 2개 이상이 있다면 하나의 마이컴이 다른 하나의 마이컴을 리셋시켜 줄 수 있다.

하지만, 마이컴을 복수개를 구비하는 것은 비용을 증가시키는 문제점이 있고, 마이컴을 하나 사용하는 기기에서는 이용할 수 없다는 문제점이 있다. 또한,

소정 개수 이상의 마이컴이 동시에 폭주하는 경우가 발생하면, 제품 전원을 온/오프(on/off)하지 않는 이상 제품이 정상동작을 할 수 없다는 문제점이 있었다.

본 발명의 목적은, 마이컴 폭주 시 자동으로 마이컴을 리셋할 수 있는 마이컴 리셋 회로를 제공함에 있다.

본 발명의 목적은, 별도의 마이컴 및 센서의 추가 없이, 마이컴의 이상 상태에 따라 리셋하여 경제성과 안정성 측면에서 효과적인 마이컴 리셋 회로를 제공함에 있다.

본 발명의 목적은, 회로 구성을 간소화하여 비용 및 리셋 시간을 감소시킬 수 있는 마이컴 리셋 회로를 제공함에 있다.

상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따른 마이컴 리셋 회로는, 소정 신호가 입출력되는 제1 단자와 제2 단자를 포함하는 마이컴, 반전 단자는 제1 단자와 연결되고, 비반전 단자는 제1 기준 전압이 입력되는 제1 비교기, 비반전 단자는 제1 단자와 연결되고, 반전 단자는 제2 기준 전압이 입력되는 제2 비교기, 제1 비교기 또는 제2 비교기로부터 하이(high) 레벨이 입력되면, 온(on)되어, 제2 단자로 리셋 신호를 출력하는 스위칭부를 포함함으로써, 마이컴 폭주 시 자동으로 마이컴을 리셋할 수 있다.

상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따른 마이컴 리셋 회로는, 소정 신호가 입출력되는 제1 단자와 제2 단자를 포함하는 마이컴, 제1 단자와 연결되는 하이 패스 필터(high pass filter), 하이 패스 필터의 출력과 연결되고, 로우 레벨이 입력되면, 오프(off)되는 제1 스위칭부, 및. 제1 스위칭부의 출력과 연결되고, 제1 스위칭부의 오프에 기초하여, 제2 단자로 리셋 신호를 출력하는 제2 스위칭부를 포함함으로써, 마이컴 폭주 시 자동으로 마이컴을 리셋할 수 있다.

본 발명의 실시예들 중 적어도 하나에 의하면, 자동으로 마이컴을 리셋할 수 있다.

또한, 본 발명의 실시예들 중 적어도 하나에 의하면, 별도의 마이컴 및 센서의 추가 없이, 마이컴의 이상 상태에 따라 리셋하여, 경제성과 안정성 측면에서 효과적이다.

또한, 본 발명의 실시예들 중 적어도 하나에 의하면, 마이컴 리셋 회로 구성을 간소화하여 비용 및 리셋 시간을 감소시킬 수 있다.

한편, 그 외의 다양한 효과는 후술될 본 발명의 실시예에 따른 상세한 설명에서 직접적 또는 암시적으로 개시될 것이다.

도 1은 본 발명의 일 실시예에 따른 마이컴 리셋 회로를 도시한 회로도이다.
도 2 내지 도 4는 도 1에서 도시한 마이컴 리셋 회로의 동작에 관한 설명에 참조되는 도면이다.
도 5는 본 발명의 일 실시예에 따른 마이컴 리셋 회로를 도시한 회로도이다.
도 6과 도 7은 도 5에서 도시한 마이컴 리셋 회로의 동작에 관한 설명에 참조되는 도면이다.

이하에서는 도면을 참조하여 본 발명을 상세하게 설명한다. 도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다.

이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 단순히 본 명세서 작성의 용이함만이 고려되어 부여되는 것으로서, 그 자체로 특별히 중요한 의미 또는 역할을 부여하는 것은 아니다. 따라서, 상기 "모듈" 및 "부"는 서로 혼용되어 사용될 수도 있다.

본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나, 숫자, 단계, 동작, 구성요소, 부품, 또는 이들을 조합한 것들의 존재, 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

또한, 본 명세서에서, 다양한 요소들을 설명하기 위해 제1, 제2 등의 용어가 이용될 수 있으나, 이러한 요소들은 이러한 용어들에 의해 제한되지 아니한다. 이러한 용어들은 한 요소를 다른 요소로부터 구별하기 위해서만 이용된다.

홈 어플라이언스 등 다양한 전자기기에서 사용되는 마이컴(Micom)은, 정전기 및 외부 노이즈(Noise) 등으로 인한 비정상적인(Abnormal) 조건에서 폭주할 수 있다. 또한, 마이컴의 폭주에 따라, 전자기기 제품은 운전이 정지될 수 있다.

예를 들어, 마이컴은, 내부 클럭(clock)이 이상 상태에 빠져서 연산이 불가능한 폭주 상태에 빠질 수 있다. 만약, 마이컴이 PWM 신호를 사용한다면, 폭주 상태에 빠져 신호 변화가 없어지고, 폭주 발생 시 마지막 상태로 신호 레벨이 변화 없이 유지되면서, 각종 연산이 불가능해질 수 있다.

이에 따라, 마이컴의 폭주에 따라, 전자기기 제품 운전이 정지되므로, 마이컴의 폭주 상태를 빠르게 해결하는 것이 중요하다.

따라서, 본 발명은, 마이컴 폭주 발생 시 자동으로 리셋 동작하는 마이컴 리셋 회로를 제안한다.

본 발명의 다양한 실시예에 따르면, 마이컴 운전 중 정전기 및 외부 노이즈에 의해 폭주 발생시, 자동으로 마이컴이 리셋되어, 마이컴 폭주에 의한 제품 정지를 방지할 수 있다.

도 1은 본 발명의 일 실시예에 따른 마이컴 리셋 회로를 도시한 회로도이고, 도 2 내지 도 4는 도 1에서 도시한 마이컴 리셋 회로의 동작에 관한 설명에 참조되는 도면이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 마이컴 리셋 회로(100)는, 소정 신호가 입출력되는 제1 단자(11)와 제2 단자(12)를 포함하는 마이컴(10)과 마이컴(10)이 폭주 상태에 빠지면 마이컴(10)을 자동으로 리셋할 수 있는 리셋부(110, 121, 112, 130)를 포함할 수 있다.

마이컴(10)은 소정 신호가 입출력되는 제1 단자(11)와 제2 단자(12)를 포함하는 복수의 단자를 구비할 수 있다.

상기 제1 단자(11)는 소정 신호를 출력하는 시그널(Signal) 단자일 수 있다. 예를 들어, 상기 제1 단자(11)는 소정 듀티와 소정 주파수를 가지는 PWM 신호를 출력할 수 있다. 상기 마이컴(10)은 제1 단자(11)를 통하여 소정 듀티와 스위칭 주파수를 가지는 PWM 신호를 출력할 수 있다. 여기서, 제1 단자(11)를 통하여 출력되는 PWM 신호는 마이컴의 폭주 상태를 판별할 수 있는 기준 신호로 사용될 수 있다.

도 1 내지 도 4에서는 듀티(Duty) 50%, 스위칭 주파수 10kHz, 5V의 PWM 신호가 제1 단자(11)를 통하여 출력되는 경우를 예시한다. 하지만 본 발명은 이에 한정되지 않고, 제1 단자(11)를 통하여 출력되는 신호의 종류, 듀티, 스위칭 주파수, 전압은 다양하게 변경 실시될 수 있을 것이다.

상기 제2 단자(12)는 마이컴(10)을 리셋하는 리셋 신호를 수신하는 리셋 단자일 수 있다. 상기 제2 단자(12)로 기설정된 리셋 신호가 입력되면, 마이컴(10)은 자동으로 리셋될 수 있다.

여기서, 상기 리셋 신호는, 로우(low) 레벨 구간을 포함할 수 있고, 상기 제2 단자(12)는 로우 레벨 리셋 신호에 대응하여 리셋 동작하는 리셋 단자(리셋바 단자)일 수 있다.

예를 들어, 마이컴(10)의 제2 단자(12)는 부논리에서 동작하도록 설정될 수 있고, 제2 단자(12)에 로우 레벨 신호가 인가되어야 리셋 동작할 수 있다.

실시예에 따라서, 제2 단자(12)에, 로우 레벨이 인가되고, 하이 레벨로 전환될 때, 리셋 동작을 수행할 수도 있다.

한편, 본 발명의 일 실시예에 따른 마이컴 리셋 회로(100)는, 반전 단자(-)는 상기 제1 단자(11)와 연결되고, 비반전 단자(+)는 제1 기준 전압이 입력되는 제1 비교기(ad1), 비반전 단자(+)는 상기 제1 단자(11)와 연결되고, 반전 단자(-)는 제2 기준 전압이 입력되는 제2 비교기(ad2), 및, 상기 제1 비교기(ad1) 또는 상기 제2 비교기(ad2)로부터 하이(high) 레벨이 입력되면, 온(on)되어, 상기 제2 단자(12)로 리셋 신호를 출력하는 스위칭부(130)를 포함할 수 있다.

본 발명의 일 실시예에 따른 마이컴 리셋 회로(100)는, 제1 단자(11)에서 출력되는 신호가 마이컴(10)의 폭주에 따라 소정 상한 기준치보다 큰 값 또는 소정 하한 기준치보다 작은 값에 대응하는 값으로 변경된다. 또한, 정상 상태에서는 제1 단자(11)에서 출력되는 신호가 상한 기준치와 하한 기준치 범위 내의 소정 값에 대응하는 값으로 나타난다.

예를 들어, 상기 제1 기준 전압은 하한 기준치일 수 있고, 상기 제1 비교기(ad1)는 비반전 단자(+)의 제1 기준 전압과 반전 단자(-)의 입력을 비교하여 출력할 수 있다. 즉, 상기 제1 비교기(ad1)는 제1 단자(11)에서 출력되는 신호에 대응하는 입력을 상기 하한 기준치와 비교하여, 작은 경우에 하이 레벨을 출력할 수 있다.

또한, 상기 제2 기준 전압은 상한 기준치일 수 있고, 상기 제2 비교기(ad2)는 반전 단자(-)의 제2 기준 전압과 비반전 단자(+)의 입력을 비교하여 출력할 수 있다. 즉, 상기 제1 비교기(ad2)는 제1 단자(11)에서 출력되는 신호에 대응하는 입력을 상기 상한 기준치와 비교하여, 큰 경우에 하이 레벨을 출력할 수 있다.

이를 위해, 본 발명의 일 실시예에 따른 마이컴 리셋 회로(100)는, 상기 제1 비교기(ad1), 및, 구동 전압에 연결되는 푸쉬 풀 저항과 분배 저항의 전압 분할로 제1 기준 전압을 생성하는 제1 기준 전압 생성부를 구비하는 제1 비교부(121)를 포함할 수 있다.

또한, 본 발명의 일 실시예에 따른 마이컴 리셋 회로(100)는, 상기 제2 비교기(ad2), 및, 구동 전압에 연결되는 푸쉬 풀 저항과 분배 저항의 전압 분할로 제2 기준 전압을 생성하는 제2 기준 전압 생성부를 구비하는 제2 비교부(122)를 포함할 수 있다.

듀티(Duty) 50%, 스위칭 주파수 10kHz, 5V의 PWM 신호가 제1 단자(11)를 통하여 출력되는 경우를 예로 들면, 제1 기준 전압은 1V, 제2 기준 전압은 4V로 설정될 수 있다.

이 경우에, 상기 제1 비교부(121)는, 구동 전압 5V에 연결되는 4㏀ 저항과 4㏀ 저항에 연결되는 1㏀ 저항을 구비하는 제1 기준 전압 생성부를 포함할 수 있고, 이에 따라, 제1 비교기(ad1)의 비반전 단자(+)에는 제1 기준 전압인 1V가 입력될 수 있다.

또한, 상기 제2 비교부(122)는, 구동 전압 5V에 연결되는 1㏀ 저항과 1㏀ 저항에 연결되는 4㏀ 저항을 구비하는 제2 기준 전압 생성부를 포함할 수 있고, 이에 따라, 제2 비교기(ad2)의 반전 단자(-)에는 제2 기준 전압인 4V가 입력될 수 있다.

본 발명의 일 실시예에 따른 마이컴 리셋 회로(100)는, 상기 제1 비교기(ad1) 및 상기 제2 비교기(ad2)와 상기 제1 단자(11) 사이에 배치되는 로우 패스 필터(low pass filter, 110)를 더 포함할 수 있다.

즉, 상기 제1 비교부(121)와 상기 제1 단자(11) 사이, 상기 제2 비교부(122)와 상기 제1 단자(11) 사이에 로우 패스 필터(110)가 배치될 수 있다.

로우 패스 필터(110)는, 듀티 50%의 5V PWM 신호가 입력되면, 2.5V 전압을 출력하고, 듀티 10%의 5V PWM 신호가 입력되면, 0.5V 전압을 출력할 수 있다.

도 2는 상술한 예에서 제1 비교기(ad1)의 반전 단자(-)와 제2 비교기(ad2)의 비반전 단자(+)의 입력 전압(input, V11)에 따른 제1 비교기(ad1)와 제2 비교기(ad2)의 출력(output)을 예시한 것이다.

도 2를 참조하면, 상기 제1 비교기(ad1)는 상기 반전 단자(-)의 입력 전압(input)이 상기 제1 기준 전압인 1V보다 작으면, 하이(high) 레벨을 출력(output)할 수 있다.

상기 제2 비교기(ad2)는 상기 비반전 단자(+)의 입력 전압(input)이 상기 제2 기준 전압인 4V보다 크면, 하이(high) 레벨을 출력(output)할 수 있다.

만약, 마이컴(10)이 정상 상태이면, 상기 제1 단자(11)에서 출력되는 PWM 신호의 듀티 값은 일정 값 또는 일정 범위를 유지할 수 있다. 하지만, 마이컴(10)이 폭주 상태이면, 상기 제1 단자(11)에서 출력되는 신호는 정상 범위의 상한 기준치와 하한 기준치를 벗어나게 된다.

즉, 본 실시예는 PWM 신호가 듀티를 일정하게 유지하는 지 여부로 정상 상태인지, 폭주 상태인 지 여부를 판별하게 된다.

이를 위해, 상기 제1,2 비교부(121, 122)는 정상 범위의 상한 기준치와 하한 기준치에 대응하는 제1,2 기준 전압을 생성하여, 상기 제1 단자(11)에서 출력되는 신호에 대응하는 입력과 비교한 후에, 비교 결과값을 출력할 수 잇다.

만약, 마이컴(10)이 폭주 상태이면, 상기 제1 비교기(ad1) 또는 상기 제2 비교기(ad2)는 하이 레벨을 출력할 수 있다.

한편, 스위칭부(130)는, 상기 제1 비교기(ad1) 또는 상기 제2 비교기(ad2)로부터 하이(high) 레벨이 입력되면, 온(on)되어, 상기 제2 단자(12)로 리셋 신호를 출력할 수 있다.

도 3은 상기 제1 비교기(ad1)의 상기 제2 비교기(ad2)의 출력과 리셋 단자(12)의 입력의 논리표를 예시한 것이다.

도 3을 참조하면, 상기 제1 비교기(ad1)의 출력이 하이 레벨이고, 상기 제2 비교기(ad2)의 출력이 로우 레벨이면, 리셋 단자(12)는 로우 레벨이 입력된다. 이에 따라, 마이컴(10)은 리셋될 수 있다.

또한, 상기 제1 비교기(ad1)의 출력이 로우 레벨이고, 상기 제2 비교기(ad2)의 출력이 하이 레벨이면, 리셋 단자(12)는 로우 레벨이 입력된다. 이에 따라, 마이컴(10)은 리셋될 수 있다.

또한, 상기 제1 비교기(ad1)의 출력이 로우 레벨이고, 상기 제2 비교기(ad2)의 출력이 로우 레벨이면, 리셋 단자(12)는 하이 레벨이 입력된다. 이에 따라, 마이컴(10)은 현재 상태를 유지할 수 있다.

한편, 상기 스위칭부(130)는, 상기 제1 비교기(ad1) 및 상기 제2 비교기(ad2)의 출력과 상기 제2 단자(12) 사이에 연결되고, 하나 이상의 스위칭 소자(Q)를 포함할 수 있다.

예를 들어, 상기 스위칭 소자(Q)는, 컬렉터 단이 상기 제2 단자(12)에 연결되고, 베이스 단은 상기 제1 비교기(ad1) 및 상기 제2 비교기(ad2)의 출력에 연결되는 바이폴라 접합 트랜지스터(BJT)일 수 있다. 여기서, 상기 스위칭 소자(Q)는, pn 바이폴라 접합 트랜지스터일 수 있다.

한편, 상기 스위칭 소자(Q)는, 하이(high) 레벨이 입력되면 온(on)되어, 상기 제2 단자(12)로 로우 레벨을 출력할 수 있다. 즉, 마이컴(10)의 폭주 상태에 따라, 상기 스위칭 소자(Q)의 출력은 로우 레벨이 되고, 상기 제2 단자(12)로 로우 레벨 리셋 신호가 인가되어, 마이컴(10)이 리셋될 수 있다.

한편, 본 발명의 일 실시예에 따른 마이컴 리셋 회로(100)는, 상기 제1 비교기(ad1) 및 상기 제2 비교기(ad2)와 상기 스위칭부(130) 사이에 배치되는 커패시터(C1)를 더 포함할 수 있다.

실시예에 따라서, 커패시터(C1)에는 저항이 연결되어, 스위칭 회로를 동작시키는 트리거 펄스 전압을 생성하는 미분 회로를 구성할 수 있다.

도 4는 상기 제1 비교기(ad1) 및 상기 제2 비교기(ad2)의 출력 전압(V12), 커패시터(C1)에 흐르는 전류(I1), 스위칭부(130)의 출력 전압(V13)을 간략히 도시한 것이다.

도 4를 참조하면, 커패시터(C1)에 흐르는 전류(I1)는 커패시턴스에 커패시터(C1) 양단 전압의 변화율을 곱한 값이다.

따라서, 마이컴(10)이 정상 상태일 때, 상기 제1 비교기(ad1) 및 상기 제2 비교기(ad2)의 출력 전압(V12)은 로우 레벨로 일정하여, 커패시터(C1)에 흐르는 전류(I1)도 발생하지 않는다.

한편, 상기 스위칭 소자(Q)의 베이스 단에 전류가 들어가면 상기 스위칭 소자(Q)가 온(on)되고, 그렇지 않으면 상기 스위칭 소자(Q)는 오프(off) 상태를 유지할 수 있다.

이에 따라, 스위칭부(130)의 출력 전압(V13)은 하이 레벨을 유지하고, 제2 단자(12)에는 하이 레벨이 인가되어, 마이컴(10)은 정상 상태를 유지한다.

만약, 마이컴(10)이 폭주 등 이상 상태일 때, 상기 제1 비교기(ad1) 또는 상기 제2 비교기(ad2)의 출력 전압(V12)은 하이 레벨로 변경되고, 커패시터(C1) 양단 전압 변화에 따라 커패시터(C1)에 흐르는 전류(I1)가 발생하게 된다.

커패시터(C1)에 전류가 흐르면, 스위칭 소자(Q)가 온되어, 스위칭부(130)의 출력 전압(V13)은 로우 레벨을 변화한다. 이에 따라 제2 단자(12)에는 로우 레벨이 인가되어, 마이컴(10)은 리셋될 수 있다.

한편, 마이컴(10)이 폭주 등 이상 상태일 때, 상기 제1 비교기(ad1) 또는 상기 제2 비교기(ad2)의 출력 전압(V12)이 하이 레벨로 변경되고, 커패시터(C1) 양단 전압 변화에 따라 커패시터(C1)에 흐르는 전류(I1)가 순간적으로 발생한다. 상기 제1 비교기(ad1) 또는 상기 제2 비교기(ad2)의 출력 전압(V12)이 하이 레벨을 유지하면, 커패시터(C1) 양단 전압 변화가 없어지므로 다시 커패시터(C1)에 흐르는 전류(I1)는 0이 된다. 따라서, 스위칭부(130)의 출력으로 로우 레벨 구간을 포함하는 펄스가 발생할 수 있다. 로우 레벨 구간을 포함하는 펄스는 리셋 신호로 제2 단자(12)로 인가되어 마이컴(10)을 리셋시킬 수 있다.

본 발명에 따르면, 사용자 조작 없이, 폭주 증 이상 상태에 빠진 마이컴을 장도으로 리셋할 수 있다.

또한, 마이컴 리셋 회로 구성을 간소화하여 비용 및 리셋 시간을 감소시킬 수 있다.

또한, 마이컴 폭주 시 홈 어플라이언스 제품 운전 정지를 방지할 수 있다.

도 5는 본 발명의 일 실시예에 따른 마이컴 리셋 회로를 도시한 회로도이고, 도 6과 도 7은 도 5에서 도시한 마이컴 리셋 회로의 동작에 관한 설명에 참조되는 도면이다.

도 5를 참조하면, 본 발명의 일 실시예에 따른 마이컴 리셋 회로(200)는, 소정 신호가 입출력되는 제1 단자(21)와 제2 단자(22)를 포함하는 마이컴(20)과 마이컴(20)이 폭주 상태에 빠지면 마이컴(20)을 자동으로 리셋할 수 있는 리셋부(210, 220, 230)를 포함할 수 있다.

마이컴(20)은 소정 신호가 입출력되는 제1 단자(21)와 제2 단자(22)를 포함하는 복수의 단자를 구비할 수 있다.

상기 제1 단자(21)는 소정 신호를 출력하는 시그널(Signal) 단자일 수 있다. 예를 들어, 상기 제1 단자(21)는 소정 듀티와 소정 주파수를 가지는 PWM 신호를 출력할 수 있다. 상기 마이컴(20)은 제1 단자(21)를 통하여 소정 듀티와 스위칭 주파수를 가지는 PWM 신호를 출력할 수 있다. 여기서, 제1 단자(21)를 통하여 출력되는 PWM 신호는 마이컴의 폭주 상태를 판별할 수 있는 기준 신호로 사용될 수 있다.

도 5 내지 도 7에서는 듀티(Duty) 50%, 스위칭 주파수 10kHz, 5V의 PWM 신호가 제1 단자(21)를 통하여 출력되는 경우를 예시한다. 하지만 본 발명은 이에 한정되지 않고, 제1 단자(21)를 통하여 출력되는 신호의 종류, 듀티, 스위칭 주파수, 전압은 다양하게 변경 실시될 수 있을 것이다.

상기 제2 단자(22)는 마이컴(20)을 리셋하는 리셋 신호를 수신하는 리셋 단자일 수 있다. 상기 제2 단자(22)로 기설정된 리셋 신호가 입력되면, 마이컴(20)은 자동으로 리셋될 수 있다.

여기서, 상기 리셋 신호는, 로우(low) 레벨 구간을 포함할 수 있고, 상기 제2 단자(22)는 로우 레벨 리셋 신호에 대응하여 리셋 동작하는 리셋 단자(리셋바 단자)일 수 있다.

예를 들어, 마이컴(20)의 제2 단자(22)는 부논리에서 동작하도록 설정될 수 있고, 제2 단자(22)에 로우 레벨 신호가 인가되어야 리셋 동작할 수 있다.

실시예에 따라서, 제2 단자(22)에, 로우 레벨이 인가되고, 하이 레벨로 전환될 때, 리셋 동작을 수행할 수도 있다.

한편, 본 발명의 일 실시예에 따른 마이컴 리셋 회로(200)는, 상기 제1 단자(21)와 연결되는 하이 패스 필터(high pass filter, 210), 상기 하이 패스 필터(210)의 출력과 연결되고, 로우 레벨이 입력되면, 오프(off)되는 제1 스위칭부(220), 및, 상기 제1 스위칭부(220)의 출력과 연결되고, 상기 제1 스위칭부(220)의 오프에 기초하여, 상기 제2 단자(22)로 리셋 신호를 출력하는 제2 스위칭부(230)를 포함할 수 있다.

상기 마이컴(20)이 폭주하면, 하이 레벨과 로우 레벨이 주기적으로 반복되는 PWM 신호가 깨지게 된다. 또한, 폭주 시 상기 하이 패스 필터(210)의 입력 전압은 일정한 값을 가질 수 있다. 도 6을 참조하면, 제1 단자(21)에서 출력되는 신호는 하이 레벨 또는 로우 레벨만 출력하게 된다. 이에 따라, 하이 패스 필터(210)의 입력 전압은 하이 또는 로우 레벨의 일정한 값을 가질 수 있다.

하이 패스 필터(210)는 저주파 성분을 제거할 수 있다. 즉, 상기 마이컴(20)의 폭주에 따라, 일정한 레벨을 실질적으로 유지하는 신호가 입력되면, 하이 패스 필터(210)를 통과하지 못하고, 하이 패스 필터(210)는 로우 레벨을 출력하게 된다.

반대로, 하이 레벨과 로우 레벨이 주기적으로 반복되는 PWM 신호가 정상적으로 입력되면, 하이 패스 필터(210)는 하이 레벨을 출력하게 된다.

상기 제1 스위칭부(220)는, 로우 레벨이 입력되면, 오프(off)되는 하나 이상의 스위칭 소자(Q1)를 포함할 수 있다.

예를 들어, 제1 스위칭 소자(Q1)는, 컬렉터 단이 상기 제2 스위칭부에 연결되고, 베이스 단은 상기 하이 패스 필터(210)의 출력에 연결되어, 상기 로우 레벨이 입력되면 오프(off)되는 바이폴라 접합 트랜지스터(BJT)일 수 있다. 상기 스위칭 소자(Q1)는 npn 바이폴라 접합 트랜지스터(BJT)일 수 있다.

또한, 상기 제2 스위칭부(230)는, 하이 레벨이 입력되면, 온(on)되는 하나 이상의 스위칭 소자(Q2)를 포함할 수 있다.

예를 들어, 제2 스위칭 소자(Q2)는, 컬렉터 단이 상기 제2 단자에 연결되고, 베이스 단은 상기 제1 스위칭부(220)의 출력에 연결되어, 상기 제1 스위칭부(220)의 오프에 대응하여 상기 제1 스위칭부(220)의 출력 전압이 로우 레벨에서 하이 레벨로 변할 때 온(on)되는 바이폴라 접합 트랜지스터(BJT)일 수 있다. 상기 제2 스위칭 소자(Q2)는 npn 바이폴라 접합 트랜지스터(BJT)일 수 있다.

마이컴(20)이 정상 모드(Mode)일 때, 상기 제1 스위칭부(220)의 입력(V21)은 하이(High) 레벨이고, 상기 제1 스위칭부(220)의 출력(V22)은 로우(Low) 레벨이 된다.

상기 제2 스위칭부(230)의 입력(V22)이 로우(Low) 레벨이면, 상기 제2 스위칭부(230)의 출력(V23)은 하이 레벨로, 마이컴(20)은 정상 상태를 유지할 수 있다.

이에 반하여, 폭주 등 마이컴(20)이 비정상 모드일 때, 상기 제1 스위칭부(220)의 입력(V21)은 로우 레벨이고, 상기 제1 스위칭부(220)의 출력(V22)은 하이 레벨이 된다.

상기 제2 스위칭부(230)의 입력(V22)이 하이 레벨이면, 상기 제2 스위칭부(230)의 출력(V23)은 로우 레벨이 되고, 리셋 단자(22)에 로우 레벨이 인가됨에 따라 마이컴(20)은 리셋될 수 있다.

본 발명의 일 실시예에 따른 마이컴 리셋 회로(200)는, 상기 제1 스위칭부(220)와 상기 제2 스위칭부(230) 사이에 배치되는 커패시터(C2)를 더 포함할 수 있다.

실시예에 따라서, 커패시터(C2)에는 저항이 연결되어, 스위칭 회로를 동작시키는 트리거 펄스 전압을 생성하는 미분 회로를 구성할 수 있다.

도 7은 상기 제1 스위칭부(220)의 출력 전압(V22), 커패시터(C2)에 흐르는 전류(I2), 상기 제2 스위칭부(230)의 출력 전압(V23)을 간략히 도시한 것이다.

정상 모드에서는 하이 패스 필터(210)는 하이 레벨이 출력된다. 즉, 정상 모드에서는 상기 제1 스위칭부(220)의 입력 전압(V21)은 하이 레벨이 되고, 상기 제1 스위칭 소자(Q1)이 온(on)되어, 상기 제1 스위칭부(220)의 출력 전압(V22)은 로우 레벨이 된다.

도 7을 참조하면, 커패시터(C2)에 흐르는 전류(I2)는 커패시턴스에 커패시터(C1) 양단 전압의 변화율을 곱한 값이다.

한편, 상기 제2 스위칭 소자(Q2)의 베이스 단에 전류가 들어가면 상기 제2 스위칭 소자(Q2)가 온(on)되고, 그렇지 않으면 상기 제2 스위칭 소자(Q2)는 오프(off) 상태를 유지할 수 있다.

따라서, 마이컴(20)이 정상 상태일 때, 상기 제1 스위칭부(220)의 출력 전압(V22)은 로우 레벨로 일정하여, 커패시터(C2)에 흐르는 전류(I2)도 발생하지 않는다.

이에 따라, 상기 제1 스위칭부(220)의 출력 전압(V23)은 하이 레벨을 유지하고, 제2 단자(22)에는 하이 레벨이 인가되어, 마이컴(20)은 정상 상태를 유지한다.

만약, 마이컴(20)이 폭주 등 비정상 모드일 때, 하이 패스 필터(210)의 출력은 로우 레벨이 되고, 상기 제1 스위칭 소자(Q1)가 오프(off)되어, 상기 제1 스위칭부(220)의 출력 전압(V22)은 하이 레벨로 변경되고, 커패시터(C2) 양단 전압 변화에 따라 커패시터(C2)에 흐르는 전류(I2)가 발생하게 된다.

커패시터(C2)에 전류가 흐르면, 제2 스위칭 소자(Q2)가 온되어, 제2 스위칭부(230)의 출력 전압(V23)은 로우 레벨을 변화한다. 이에 따라 제2 단자(22)에는 로우 레벨이 인가되어, 마이컴(20)은 리셋될 수 있다.

한편, 마이컴(20)이 폭주 등 비정상 모드일 때, 상기 제1 스위칭부(220)의 출력 전압(V22)이 하이 레벨로 변경되고, 커패시터(C2) 양단 전압 변화에 따라 커패시터(C2)에 흐르는 전류(I2)가 순간적으로 발생한다. 상기 제1 스위칭부(220)의 출력 전압(V22)이 하이 레벨을 유지하면, 커패시터(C2) 양단 전압 변화가 없어지므로 다시 커패시터(C2)에 흐르는 전류(I2)는 0이 된다. 따라서, 제2 스위칭부(230)의 출력으로 로우 레벨 구간을 포함하는 펄스가 발생할 수 있다. 로우 레벨 구간을 포함하는 펄스인 리셋 신호가 제2 단자(22)로 인가되어 마이컴(20)을 리셋시킬 수 있다.

또한, 본 발명의 실시예들 중 적어도 하나에 의하면, 별도의 마이컴 및 센서의 추가 없이, 마이컴의 이상 상태에 따라 리셋하여 경제성과 안정성 측면에서 효과적이다.

본 발명에 따른 마이컴 리셋 회로는 상기한 바와 같이 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.

한편, 본 발명의 실시예에 따른 마이컴 리셋 회로의 제어 방법은, 프로세서가 읽을 수 있는 기록매체에 프로세서가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 프로세서가 읽을 수 있는 기록매체는 프로세서에 의해 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 프로세서가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있으며, 또한, 인터넷을 통한 전송 등과 같은 캐리어 웨이브의 형태로 구현되는 것도 포함한다. 또한, 프로세서가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 프로세서가 읽을 수 있는 코드가 저장되고 실행될 수 있다.

또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.

마이컴 리셋 회로: 100, 200
마이컴: 10, 20
제1 단자: 11, 21
제2 단자: 12, 22
로우 패스 필터: 110
제1 비교기: 121
제2 비교기: 122
스위칭부: 130
하이 패스 필터: 210
제1 스위칭부: 220
제2 스위칭부: 230

Claims

삭제
삭제
삭제
삭제
삭제
삭제
소정 신호를 출력하는 제1 단자와 리셋 신호를 수신하는 제2 단자를 포함하는 마이컴;
상기 제1 단자와 연결되는 하이 패스 필터(high pass filter);
상기 하이 패스 필터의 출력과 연결되고, 로우 레벨이 입력되면, 오프(off)되는 제1 스위칭부; 및.
상기 제1 스위칭부의 출력과 연결되고, 상기 제1 스위칭부의 오프에 기초하여, 상기 제2 단자로 상기 리셋 신호를 출력하는 제2 스위칭부;를 포함하는 마이컴 리셋 회로.
제7항에 있어서,
상기 제1 스위칭부는, 컬렉터 단이 상기 제2 스위칭부에 연결되고, 베이스 단은 상기 하이 패스 필터의 출력에 연결되어, 상기 로우 레벨이 입력되면 오프(off)되는 바이폴라 접합 트랜지스터(BJT)를 포함하는 것을 특징으로 하는 마이컴 리셋 회로.
제7항에 있어서,
상기 제1 스위칭부와 상기 제2 스위칭부 사이에 배치되는 커패시터;를 더 포함하는 마이컴 리셋 회로.
제9항에 있어서,
상기 제2 스위칭부는, 컬렉터 단이 상기 제2 단자에 연결되고, 베이스 단은 상기 제1 스위칭부의 출력에 연결되어, 상기 제1 스위칭부의 오프에 대응하여 상기 제1 스위칭부의 출력 전압이 로우 레벨에서 하이 레벨로 변할 때 온(on)되는 바이폴라 접합 트랜지스터(BJT)를 포함하는 것을 특징으로 하는 마이컴 리셋 회로.
제7항에 있어서,
상기 제1 단자는 소정 듀티와 소정 주파수를 가지는 PWM 신호를 출력하고,
상기 마이컴 폭주 시 상기 하이 패스 필터의 입력 전압은 일정한 값을 가지는 것을 특징으로 하는 마이컴 리셋 회로.