KR102200206B1 - Led package - Google Patents

Led package Download PDF

Info

Publication number
KR102200206B1
KR102200206B1 KR1020190013669A KR20190013669A KR102200206B1 KR 102200206 B1 KR102200206 B1 KR 102200206B1 KR 1020190013669 A KR1020190013669 A KR 1020190013669A KR 20190013669 A KR20190013669 A KR 20190013669A KR 102200206 B1 KR102200206 B1 KR 102200206B1
Authority
KR
South Korea
Prior art keywords
silicon layer
bare chip
led
led package
nanoparticles
Prior art date
Application number
KR1020190013669A
Other languages
Korean (ko)
Other versions
KR20200095830A (en
Inventor
김용일
김종욱
한지웅
이학주
Original Assignee
(주)솔라루체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)솔라루체 filed Critical (주)솔라루체
Priority to KR1020190013669A priority Critical patent/KR102200206B1/en
Publication of KR20200095830A publication Critical patent/KR20200095830A/en
Application granted granted Critical
Publication of KR102200206B1 publication Critical patent/KR102200206B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material

Abstract

LED 베어칩의 방열 효율을 극대화하는 LED 패키지를 제공한다. 이에, 본 발명의 일 측면에 따른 LED 패키지는 기판, 상기 기판 상 형성된 LED 베어칩, 및 상기 기판과 상기 베어칩 사이에 형성된 실리콘층,을 포함하고, 상기 실리콘층의 두께는 상기 베어칩 두께의 2.5 내지 10%로 형성되고, 상기 실리콘층은 상면을 기준으로 적어도 일부가 상기 베어칩의 테두리에 대응하거나 또는 테두리로부터 외측으로 돌출되어 형성되고, 상기 실리콘층에는 실리콘 기지(matrix) 대비 Gd2O3를 0.5 내지 8wt% 포함하고, 상기 Gd2O3는 실리콘 기지 내 분산 형성된다. Provides an LED package that maximizes the heat dissipation efficiency of LED bare chips. Accordingly, the LED package according to an aspect of the present invention includes a substrate, an LED bare chip formed on the substrate, and a silicon layer formed between the substrate and the bare chip, and the thickness of the silicon layer is equal to the thickness of the bare chip. It is formed in 2.5 to 10%, and at least a part of the silicon layer is formed to correspond to the edge of the bare chip or protrude outward from the edge of the upper surface, and the silicon layer contains 0.5 Gd2O3 compared to the silicon matrix. Contains to 8wt%, the Gd2O3 is formed dispersed in the silicon matrix.

Description

LED 패키지{LED PACKAGE}LED package{LED PACKAGE}

본 발명은 LED 패키지에 대한 것으로서, 방열효율이 현저하게 개선된 LED 패키지에 대한 것이다.
The present invention relates to an LED package, and relates to an LED package having remarkably improved heat dissipation efficiency.

LED는 전류 인가에 의해 p-n 반도체 접합(p-n junction)에서 전자와 정공이 만나 빛을 발하는 반도체 발광 장치로서, 통상, LED 칩을 포함하는 패키지 구조로 제작되며, 그와 같은 구조의 발광장치는 흔히 'LED 패키지'라 칭해진다.LED is a semiconductor light emitting device that emits light by meeting electrons and holes at a pn semiconductor junction by applying a current. Usually, it is manufactured in a package structure including an LED chip. It is called'LED package'.

상기 LED를 이용해서 백색 광을 구현하는 방법으로는 비교적 제작이 용이하고, 효율이 우수한 청색 LED 칩과 상기 청색 LED칩에 의해 여기되어 황색을 발광하는 형광체를 조합한 바이너리 시스템(binary system)이 대표적으로 이용되고 있다.A typical method of implementing white light using the LED is a binary system that combines a blue LED chip with excellent efficiency and a blue LED chip with excellent efficiency and a phosphor that emits yellow light when excited by the blue LED chip. Is being used.

바이너리 시스템에 있어서, 청색 LED칩을 여기 광원으로 사용하고, 이트륨 알루미늄 가넷계(YAG:Yttrium Aluminum Garnet) 형광체, 즉 YAG 형광체 또는 루테튬 알루미늄 가넷계(LuAG:Lutetium Aluminum Garnet), 실리케이트계(Silicate), 나이트라이드계(Nitride) 형광체를 상기 청색 LED 칩에서 출사되는 여기광으로 여기시키는 형태의 백색 발광 다이오드가 주로 사용되어 왔다.In a binary system, a blue LED chip is used as an excitation light source, and a yttrium aluminum garnet (YAG: Yttrium Aluminum Garnet) phosphor, that is, a YAG phosphor or a lutetium aluminum garnet (LuAG: Lutetium Aluminum Garnet), a silicate system, White light-emitting diodes in the form of excitation of a nitride phosphor with excitation light emitted from the blue LED chip have been mainly used.

이러한 형광체는 디스펜싱 장치에 의해 LED 베어칩 상부에 몰딩 형성하는 경우가 일반적인데, 고온/고습한 조건에서 열화 특성이 저하되어 발광 다이오드의 발광 효율이 저하되는 문제가 있다. 이에 선행기술문헌1(한국등록특허 제10-1434835호)에서는 열저항성을 극대화하고 형광체를 분산시켜 안정성을 높이기 위해 형광체를 유리와 혼합하는 방법을 개시하고 있으나, 제조 비용의 현저한 상승을 초래하므로 상용화되지 못하였다. In general, such a phosphor is molded on an LED bare chip by a dispensing device, but there is a problem in that the luminous efficiency of the light emitting diode is deteriorated due to deterioration characteristics under high temperature/high humidity conditions. Accordingly, prior art document 1 (Korean Patent No. 10-1434835) discloses a method of mixing phosphors with glass to maximize heat resistance and disperse the phosphors to increase stability, but commercialization because it causes a significant increase in manufacturing cost. I couldn't.

이에, 선행기술문헌2(한국공개특허 제10-2013-0104593호)에서는 LED 소자의 고열을 방열판으로 효과적으로 전달하기 위해 종래 MPCB를 세라믹 PCB로 대체하는 기술을 공개하고 있으나, 결국 관통홀을 형성하여 열을 전달하는 구조를 채용하고 있어 상용화가 어렵고 제종 비용이 현저하게 상승하는 문제점도 내포하고 있다.
Accordingly, prior art document 2 (Korean Patent Publication No. 10-2013-0104593) discloses a technique of replacing the conventional MPCB with a ceramic PCB in order to effectively transfer the high heat of the LED element to the heat sink, but in the end, by forming a through hole Since it employs a structure that transfers heat, it is difficult to commercialize it, and there is also a problem that the manufacturing cost is remarkably increased.

[선행기술문헌][Prior technical literature]

1. 한국등록특허 제10-1434835호1. Korean Patent Registration No. 10-1434835

2. 한국공개특허 제10-2013-0104593호
2. Korean Patent Publication No. 10-2013-0104593

본 발명은 상기한 종래기술의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 LED 베어칩의 방열 효율을 극대화하는 LED 패키지를 제공하는데 있다.
The present invention is to solve the problems of the prior art, and an object of the present invention is to provide an LED package that maximizes the heat dissipation efficiency of the LED bare chip.

본 발명의 일 측면에 따른 LED 패키지는 기판, 상기 기판 상 형성된 LED 베어칩, 및 상기 기판과 상기 베어칩 사이에 형성된 실리콘층,을 포함하고, 상기 실리콘층의 두께는 상기 베어칩 두께의 2.5 내지 10%로 형성되고, 상기 실리콘층은 상면을 기준으로 적어도 일부가 상기 베어칩의 테두리에 대응하거나 또는 테두리로부터 외측으로 돌출되어 형성되고, 상기 실리콘층에는 실리콘 기지(matrix) 대비 Gd2O3를 0.5 내지 8wt% 포함하고, 상기 Gd2O3는 실리콘 기지 내 분산 형성된다. An LED package according to an aspect of the present invention includes a substrate, an LED bare chip formed on the substrate, and a silicon layer formed between the substrate and the bare chip, and the thickness of the silicon layer is 2.5 to the bare chip thickness. It is formed in 10%, and at least a part of the silicon layer is formed to correspond to the edge of the bare chip or protrude outward from the edge of the top surface, and the silicon layer contains 0.5 to 8 wt of Gd2O3 compared to the silicon matrix. %, and the Gd2O3 is formed dispersed in a silicon matrix.

이때, 상기 실리콘층은 실라카 및 폴리실록산을 더 포함할 수 있다. In this case, the silicon layer may further include silica and polysiloxane.

또한, 상기 실리콘층은 상면을 기준으로 적어도 3면이 상기 베어칩의 테두리로부터 돌출 형성될 수 있다. In addition, at least three surfaces of the silicon layer may protrude from an edge of the bare chip based on an upper surface.

또한, 상기 실리콘층은 상기 LED 베어칩의 측면을 둘러싸는 인입부가 더 형성될 수 있다. In addition, the silicon layer may further have a lead-in portion surrounding the side surface of the LED bare chip.

또한, 상기 베어칩과 실리콘층의 다이 전단 강도(Die Shear strength)는 500g 이상으로 형성될 수 있다. In addition, the die shear strength of the bare chip and the silicon layer may be 500g or more.

또한, 상기 실리콘층의 열전도율은 1.15 W/mK 이상일 수 있다. In addition, the thermal conductivity of the silicon layer may be 1.15 W/mK or higher.

또한, 상기 LED 패키지는 상기 LED 베어칩 상 형성된 형광체층을 더 포함하고, 상기 형광체층에는 나노입자가 분포하고, 상기 나노입자는 상대적으로 LED 패키지의 하부 영역에서 밀하게 분포될 수 있다. In addition, the LED package further includes a phosphor layer formed on the LED bare chip, and nanoparticles are distributed in the phosphor layer, and the nanoparticles may be relatively densely distributed in a lower area of the LED package.

한편, 본 발명의 다른 측면에 따른 LED 패키지는 기판, 상기 기판 상 형성된 LED 베어칩, 상기 기판과 상기 베어칩 사이에 형성된 실리콘층, 및 상기 LED 베어칩 상 형성된 형광체층,을 포함하고, 상기 실리콘층은 제1 나노입자를 포함하고, 상기 형광체층은 제2 나노입자를 포함하고, 상기 제1 나노입자 및 제2 나노입자는 서로 같은 재질로 형성된다. On the other hand, the LED package according to another aspect of the present invention includes a substrate, an LED bare chip formed on the substrate, a silicon layer formed between the substrate and the bare chip, and a phosphor layer formed on the LED bare chip, wherein the silicon The layer includes a first nanoparticle, the phosphor layer includes a second nanoparticle, and the first nanoparticle and the second nanoparticle are formed of the same material.

삭제delete

이때, 상기 실리콘층의 제1 나노입자와 상기 형광체층의 제2 나노입자는 수평 방향으로 연속되도록 배치되어 하나의 하부 방열 영역을 형성할 수 있다. In this case, the first nanoparticles of the silicon layer and the second nanoparticles of the phosphor layer may be arranged to be continuous in a horizontal direction to form one lower heat dissipation area.

본 발명은 나노 입자가 포함된 실리콘층에 의해 LED 베어칩을 접착하여 LED 패키지의 방열 효율을 더욱 향상시킨다.
The present invention further improves the heat dissipation efficiency of the LED package by attaching the LED bare chip by the silicon layer containing nanoparticles.

도 1은 본 발명의 일 실시예에 따른 LED 패키지의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 LED 패키지의 평면 사진이다.
도 3은 본 발명의 일 실시예에 따른 LED 패키지의 온도 측정 영역을 설명하는 도면이다.
도 4는 본 발명의 일 실시예에 따른 LED 패키지의 온도 측정 결과를 나타낸 표이다.
도 5는 본 발명의 다른 실시예에 따른 LED 패키지의 단면도이다. 1 is a cross-sectional view of an LED package according to an embodiment of the present invention.
2 is a plan view of an LED package according to an embodiment of the present invention.
3 is a diagram illustrating a temperature measurement area of an LED package according to an embodiment of the present invention.
4 is a table showing a temperature measurement result of an LED package according to an embodiment of the present invention.
5 is a cross-sectional view of an LED package according to another embodiment of the present invention.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 당업자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하여 상세하게 설명한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement them. The present invention will be described in detail by exemplifying specific embodiments in the drawings, since various modifications may be made and various embodiments may be provided. However, this is not intended to limit the present invention to a specific embodiment, it is to be understood to include all changes, equivalents, and substitutes included in the spirit and scope of the present invention.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. Terms including ordinal numbers, such as first and second, may be used to describe various elements, but the elements are not limited by the terms. These terms are used only for the purpose of distinguishing one component from another component.

예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.For example, without departing from the scope of the present invention, a first element may be referred to as a second element, and similarly, a second element may be referred to as a first element. The term and/or includes a combination of a plurality of related listed items or any of a plurality of related listed items.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which the present invention belongs. Terms as defined in a commonly used dictionary should be interpreted as having a meaning consistent with the meaning in the context of the related technology, and should not be interpreted as an ideal or excessively formal meaning unless explicitly defined in this application. Does not.

이하, 본 발명의 일 실시예에 LED 패키지를 설명한다. 도 1은 본 발명의 일 실시예에 따른 LED 패키지(101)의 단면도이고, 도 2는 본 발명의 일 실시예에 따른 LED 패키지의 평면 사진이다. Hereinafter, an LED package according to an embodiment of the present invention will be described. 1 is a cross-sectional view of an LED package 101 according to an embodiment of the present invention, and FIG. 2 is a plan view of an LED package according to an embodiment of the present invention.

도면을 참조하면, 본 발명의 일 실시예에 따른 LED 패키지(101)는 기판(10), LED 베어칩(30), 형광체(40), 및 실리콘층(50)을 포함하여 이루어지고, 도시한 바와 같이 리플렉터(20)를 더 포함할 수 있다. Referring to the drawings, the LED package 101 according to an embodiment of the present invention comprises a substrate 10, an LED bare chip 30, a phosphor 40, and a silicon layer 50, shown As shown, a reflector 20 may be further included.

실리콘층(50)은 형광체층(40)을 형성하기 전에 기판(10)과 LED 베어칩(50)을 본딩하는 역할을 수행하는데, 본 실시예에 따른 실리콘층(50)은 LED 베어칩(50)에서 발생한 열을 하부로 방열시키는 역할을 함께 수행한다. 이때, 실리콘 층은 실리콘 90 내지 97wt%, 실리카 1 내지 2wt%, 폴리실록산 1 내지 2wt%를 포함하고, 나노 입자인 Gd2O3(61)를 0.5 내지 7.5wt% 포함하여 이루어진다. 이때, 0.5 이하에서는 후술할 방열 효과가 미비하기 때문이고, 7.5 이상인 경우에는 LED 베어칩(30)의 다이 전단 강도가 떨어져 내구성의 저하를 초래하기 때문이다. 또한, Gd2O3는 도 1의 확대원 A에서와 같이 실리콘 기재 내에서 분산 분포되도록 한다. 이때, 실리콘층(50)의 열전도율은 Gd2O3의 첨가에 따라 1.15 W/mK 이상으로 형성되므로 LED 베어칩에서 도출된 열의 하부 방열 통로를 형성한다. The silicon layer 50 serves to bond the substrate 10 and the LED bare chip 50 before forming the phosphor layer 40, and the silicon layer 50 according to the present embodiment is an LED bare chip 50 ) It plays a role of dissipating the heat generated from the bottom. In this case, the silicon layer includes 90 to 97 wt% of silicon, 1 to 2 wt% of silica, 1 to 2 wt% of polysiloxane, and 0.5 to 7.5 wt% of Gd2O3 (61) as nanoparticles. At this time, it is because the heat dissipation effect to be described later is insufficient at 0.5 or less, and when it is 7.5 or more, the die shear strength of the LED bare chip 30 decreases, resulting in a decrease in durability. In addition, Gd2O3 is dispersed and distributed in the silicon substrate as in the enlarged circle A of FIG. 1. At this time, since the thermal conductivity of the silicon layer 50 is formed to be 1.15 W/mK or more by the addition of Gd2O3, a lower heat dissipation path of heat derived from the LED bare chip is formed.

또한, 실리콘층(50)은 그 두께가 LED 베어칩(30)의 두께 대비 2.5 내지 10%로 형성된다. 통상 LED 베어칩은 120 내지 200um로 형성되는데, 실리콘층(50)은 그 최소 두께를 LED 베어칩의 2.5%인 3um로 형성한다. 이 보다 실리콘층(50)의 두께가 작은 경우에는 LED 베어칩(30)의 다이 전단 강도가 현저하게 저하되기 때문이며, 실리콘층(50)의 두께가 베어칩 대비 10%(12um) 보다 큰 경우에는 LED 베어칩(30)에서 출사된 광이 LED 베어칩(30)의 하부로 진입하여 실리콘층(5)을 투과하면서 광속이 저해되기 때문에 상한을 설정하였다. In addition, the silicon layer 50 has a thickness of 2.5 to 10% of the thickness of the LED bare chip 30. Usually, the LED bare chip is formed of 120 to 200 um, and the silicon layer 50 has a minimum thickness of 3 um, which is 2.5% of the LED bare chip. If the thickness of the silicon layer 50 is smaller than this, this is because the die shear strength of the LED bare chip 30 is significantly lowered, and if the thickness of the silicon layer 50 is greater than 10% (12um) compared to the bare chip, The upper limit was set because the light emitted from the LED bare chip 30 enters the lower portion of the LED bare chip 30 and passes through the silicon layer 5, thereby inhibiting the light flux.

이때, 전술한 함량 범위에서 실리콘층(50)과 LED 베어칩(30)의 다이 전단 강도(Die shear strength)는 바람직하게 600g으로 형성된다. 실리콘층(50)의 다이 전단 강도에 대하여는 뒤에서 더욱 상세하게 설명한다. In this case, the die shear strength of the silicon layer 50 and the LED bare chip 30 in the above-described content range is preferably formed to 600 g. The die shear strength of the silicon layer 50 will be described in more detail later.

나아가, 도 1을 참조하면 확대원 B에서와 같이 실리콘층(50)은 상면을 기준으로 적어도 일부가 베어칩의 테두리보다 돌출되도록 형성되거나 최소 LED 베어칩(30)의 테두리와 대응되도록 형성된다. LED 베어칩(30)의 측면 방열을 위해 접촉면적을 최대화하기 위함이다. Further, referring to FIG. 1, as in the enlarged circle B, the silicon layer 50 is formed so that at least a portion of the silicon layer 50 protrudes from the edge of the bare chip or is formed to correspond to the edge of the bare chip 30 at least. This is to maximize the contact area for side heat dissipation of the LED bare chip 30.

더욱 나아가, 도 1의 확대원 B를 참조하면 실리콘층(51)은 LED 베어칩(30)의 하부 측면을 둘러싸는 인입부(51)가 더 형성되어 있다. 인입부는 LED 베어칩(30)의 하부 측면과 맞닿어 있으므로 하부 방열 효율을 더욱 증대시키는 역할을 한다. 이 경우, 실리콘층(50)은 상면을 기준으로 적어도 3면 이상이 LED 베어칩(30)의 테두리로부터 돌출 형성시켜 방열 효율 뿐만 아니라 다이 전단 강도도 증대시키는 것이 바람직하다. Furthermore, referring to enlarged circle B of FIG. 1, the silicon layer 51 further includes a lead-in portion 51 surrounding the lower side of the LED bare chip 30. Since the lead-in part is in contact with the lower side of the LED bare chip 30, it serves to further increase the lower heat dissipation efficiency. In this case, it is preferable that at least three or more surfaces of the silicon layer 50 protrude from the edge of the LED bare chip 30 based on the upper surface to increase not only heat dissipation efficiency but also die shear strength.

형광체층(40)은 LED 베어칩(30)으로부터 출사된 광을 여기하는데, 주로 여기되어 방출되는 파장이 노란색인 형광체(Y)를 주성분으로 하여 제조될 수 있고, LED 베어칩(30)이 블루계열의 광을 출사하는 경우에는 레드 (R)계열 또는 그린(G) 계열의 형광체를 사용할 수 있다. The phosphor layer 40 excites the light emitted from the LED bare chip 30, and may be mainly manufactured with a phosphor (Y) whose wavelength is excited and emitted is yellow as a main component, and the LED bare chip 30 is blue. In the case of emitting light of a series, a red (R) series or green (G) series of phosphors can be used.

한편, 형광체는 기지인 수지 매트릭스 내에서 분포하도록 형성되어 LED 베어칩(30)을 덮도록 형성된다. Meanwhile, the phosphor is formed to be distributed within a known resin matrix to cover the LED bare chip 30.

한편, 본 실시예에 따른 형광체층(40)은 나노입자(미도시)를 더 포함할 수 있다. 나노입자는 Gd2O3, La2O3 중 선택된 적어도 어느 하나로 이루어지는데 광속의 상승을 위해서는 Gd2O3, La2O3가 바람직하고 더욱 바람직하게는 Gd2O3, La2O3의 함량비를 조절하는 것이 좋다. Meanwhile, the phosphor layer 40 according to the present embodiment may further include nanoparticles (not shown). The nanoparticles are made of at least one selected from Gd2O3 and La2O3. In order to increase the luminous flux, Gd2O3 and La2O3 are preferred, and more preferably, the content ratio of Gd2O3 and La2O3 is preferably adjusted.

이하, 본 발명의 다른 실시예에 따른 LED 패키지(102)에 대하여 설명한다. 도 2은 본 발명의 다른 실시예에 따른 LED 패키지(102)의 모식도이다. 본 실 시예에서는 이전 실시예와 같은 구성에 대하여는 동일한 참조부호를 부여하였다. Hereinafter, an LED package 102 according to another embodiment of the present invention will be described. 2 is a schematic diagram of an LED package 102 according to another embodiment of the present invention. In this embodiment, the same reference numerals are assigned to the same configuration as the previous embodiment.

본 실시예에 따른 LED 패키지(102)는 형광체층(40)에서 하층에 근접한 나노입자(61)의 충진밀도를 상부보다 더욱 크게 형성한다. 이때, 나노입자(61)로는 열전도율이 큰 Gd2O3를 포함하여 이루어진다. 나노입자(61)인 Gd2O3는 형광체와 함께 교반되어 기지 내에서 분포하도록 한다. In the LED package 102 according to the present embodiment, the filling density of the nanoparticles 61 adjacent to the lower layer in the phosphor layer 40 is greater than that of the upper layer. At this time, the nanoparticles 61 include Gd2O3 having high thermal conductivity. The nanoparticles 61, Gd2O3, are stirred together with the phosphor to be distributed within the matrix.

이때, 나노입자(61)는 충진밀도가 하층이 상층보다 더 크게 형성될 수 있는데, 형광체 및 나노입자 복합 슬러리를 디스펜싱한 후에 형광체는 부유제에 의해 부유시키고, 나노입자(61)는 상온 소성에 따라 하부로 중력 낙하시켜 LED 패키지의 하부 영역에서 최대로 밀하게 분포시킨다. At this time, the filling density of the nanoparticles 61 may be greater in the lower layer than the upper layer. After dispensing the phosphor and nanoparticle composite slurry, the phosphor is suspended by a floating agent, and the nanoparticles 61 are fired at room temperature. According to this, gravity falls to the bottom and distributes it most densely in the lower area of the LED package.

나아가, 본 실시예에서는 실리콘층(50)과 형광체층(40)이 같은 나노 입자(62)가 포함되도록 하였다. 이때, 실리콘층의 나노 입자(62)로는 열전도율을 고려하여 상기한 Gd2O3를 사용하였다. Furthermore, in this embodiment, the silicon layer 50 and the phosphor layer 40 are made to include the same nanoparticles 62. At this time, the above-described Gd2O3 was used as the nanoparticles 62 of the silicon layer in consideration of thermal conductivity.

또한, 도 5에 도시한 것과 같이 실리콘층(50) 및 형광체층(40)에서 제1 나노입자(61)와 제2 나노입자(62)는 수평 방향으로 서로 연속되도록 배치된다. In addition, as shown in FIG. 5, in the silicon layer 50 and the phosphor layer 40, the first nanoparticles 61 and the second nanoparticles 62 are disposed to be continuous with each other in the horizontal direction.

다시 말해, 실리콘층(50)의 제1 나노입자(61)와 형광체층(40)의 제2 나노입자(62)는 하부 방열을 수행하게 되고 전체로서 하나의 하부 방열 영역으로 기능하도록 하여 하부 방열 효과가 더욱 극대화된다. In other words, the first nanoparticles 61 of the silicon layer 50 and the second nanoparticles 62 of the phosphor layer 40 perform lower heat dissipation and function as one lower heat dissipation area as a whole to provide lower heat dissipation. The effect is further maximized.

이하, 본 발명의 실험예를 설명한다.
Hereinafter, an experimental example of the present invention will be described.

실험예1Experimental Example 1 : 방열효과 실험: Heat dissipation effect experiment

도 3은 본 발명의 일 실시예에 따른 LED 패키지의 온도 측정 영역을 설명하는 도면이다. 도 3에서와 같이 LED 패키지에서의 리드(Lead)와 기판이 붙어있는 솔더부의 온도를 측정하였다. 또한, 도 4에서와 같이 온도 측정 결과를 도시하였다. 이때, KS C 7653기준에 의거하였다. 이때 실리콘층의 두께는 약 5um 로 형성하였다. 또한, 실리콘층을 이용한 시편으로 150um의 LED 베어칩을 기판에 본딩한 후 150도에서 2시간 경화 후 분리되는 다이 전단 강도를 측정하였다. 이때, MIL-STD-883 기준에 따라 실험을 수행하였다. 3 is a diagram illustrating a temperature measurement area of an LED package according to an embodiment of the present invention. As shown in FIG. 3, the temperature of the solder portion to which the lead and the substrate are attached in the LED package was measured. In addition, the temperature measurement results are shown as in FIG. 4. At this time, it was based on the KS C 7653 standard. At this time, the thickness of the silicon layer was formed to about 5um. In addition, as a specimen using a silicon layer, a 150 um LED bare chip was bonded to the substrate, and the die shear strength was measured after curing at 150 degrees for 2 hours. At this time, the experiment was performed according to the MIL-STD-883 standard.

우선, 도 3에서와 같이 Gd2O3를 실리콘 기지 대비 6 wt% 적용한 LED 베어칩 LED 패키지의 경우에는 적용하지 않은 비교예에 비해서 2.1도가 감소됨을 확인할 수 있었다. 따라서, LED 패키지의 열화방지 효과가 매우 뛰어남을 알 수 있다. First, as shown in FIG. 3, in the case of the LED bare chip LED package in which 6 wt% of Gd2O3 was applied compared to the silicon base, it could be confirmed that 2.1 degrees were reduced compared to the comparative example not applied. Therefore, it can be seen that the deterioration prevention effect of the LED package is very excellent.

나아가, Gd2O3의 함량을 변화시키고, 형광체층에 Gd2O3를 더 포함시킨 경우와 이 경우 형광체층에서 Gd2O3의 하부 밀도를 밀하게 형성한 결과는 아래의 표 1과 같았다.
Further, when the content of Gd2O3 was changed and Gd2O3 was further included in the phosphor layer, and in this case, the result of densely forming the lower density of Gd2O3 in the phosphor layer is shown in Table 1 below.

비교예1Comparative Example 1 실험예1Experimental Example 1 실험예2Experimental Example 2 실험예3Experimental Example 3 실험예4Experimental Example 4 실험예5Experimental Example 5 비교예2Comparative Example 2 비교예3Comparative Example 3 실리콘층의 Gd2O3 함량
(실리콘기지대비)(wt%)Gd2O3 content of silicon layer
(Compared to silicon base) (wt%) 00 33 55 77 33 77 99 1111 측정온도(도)Measurement temperature (degree) 48.348.3 47.647.6 47.247.2 46.546.5 47.647.6 46.146.1 46.046.0 46.046.0 형광체층의 Gd2O3 함량
(형광체대비) (wt%)Gd2O3 content of phosphor layer
(Compared to phosphor) (wt%) 00 00 00 00 1One 1One 1One 1One 형광체층의
Gd2O3 하부 밀도Phosphor layer
Gd2O3 lower density -- -- -- -- 동일same 대versus 대versus 대versus 다이 전단 강도 (g)Die shear strength (g) 610610 605605 596596 601601 610610 605605 547547 443443

실험예1 내지 3의 경우에는 상기한 바와 같이 Gd2O3의 영향으로 하부 방열 효율이 증대하여 비교예1에 비하여 2도 정도의 방열 효과를 나타냄을 알 수 있으며, 실험예4의 경우에는 형광체층에 Gd2O3를 포함시켰지만 형광체층에 포함된 Gd2O3가 전체적으로 분산된 경우이므로 실험예1과 방열 효과의 유의미한 차이는 도출되지 않았다. 실험예5의 경우에는 형광체층에 포함된 Gd2O3가 하부 쪽에 밀하게 형성된 경우라 실리콘층과 형광체층의 하부 전체적으로 방열이 이루어져 46.1도의 나은 온도가 측정된 것으로 보인다. 그러나, 비교예2, 3의 경우에는 방열 효율은 개선되지만, 다이 전단 강도는 오히려 떨어지는 것이 확인된다. 따라서, 실험예5의 조건에서 구조적 안정성을 겸한 최적 방열 성능이 도출됨을 알 수 있다.
In the case of Experimental Examples 1 to 3, it can be seen that the lower heat dissipation efficiency is increased due to the influence of Gd2O3 as described above, thereby exhibiting a heat dissipation effect of about 2 degrees compared to Comparative Example 1. Was included, but since the Gd2O3 contained in the phosphor layer was entirely dispersed, a significant difference between Experimental Example 1 and the heat dissipation effect was not derived. In the case of Experimental Example 5, since the Gd2O3 contained in the phosphor layer was formed densely on the lower side, heat dissipation was performed on the entire lower part of the silicon layer and the phosphor layer, so that a better temperature of 46.1 degrees was measured. However, in the case of Comparative Examples 2 and 3, it is confirmed that the heat dissipation efficiency is improved, but the die shear strength is rather poor. Therefore, it can be seen that the optimum heat dissipation performance combined with structural stability was derived under the conditions of Experimental Example 5.

실험예2Experimental Example 2 : 두께에 따른 : According to the thickness 다이die 전단 강도 측정 Shear strength measurement

실험예5에서의 실리콘층을 이용한 시편으로 150um의 LED 베어칩을 기판에 본딩한 후 150도에서 2시간 경화 후 분리되는 다이 전단 강도를 측정하였다. 이때, MIL-STD-883 기준에 따라 실험을 수행하였다.
As the specimen using the silicon layer in Experimental Example 5, the LED bare chip of 150 μm was bonded to the substrate and then cured at 150° C. for 2 hours, and the shear strength of the die was measured. At this time, the experiment was performed according to the MIL-STD-883 standard.

비교예1Comparative Example 1 실험예1Experimental Example 1 실험예2Experimental Example 2 실험예3Experimental Example 3 실험예4Experimental Example 4 비교예2Comparative Example 2 비교예3Comparative Example 3 실리콘층 두께(um)Silicon layer thickness (um) 22 44 77 1010 1212 1414 1717 돌출부
(4면 돌출)projection part
(Extrude on 4 sides) 무radish 무radish 무radish 무radish 유U 유U 유U 다이 전단 강도
(g)Die shear strength
(g) 233233 603603 621621 682682 791791 809809 827827 PKG 광속
(lm, IF=60mA)PKG beam
(lm, IF=60mA) 32.1832.18 32.1932.19 32.1932.19 32.1932.19 32.1832.18 32.1532.15 32.1132.11

비교예1의 경우에는 다이 전단 강도가 233에 불과하여 통상적으로 요구되는 250에도 못미치는 강도가 확인되었다. 그러나, 실험예1 내지 3과 비교예2,3의 경우에는 모두 600을 상회하는 우수한 다이 전단 강도를 나태냈다. 또한, 실험예4의 경우에는 돌출부의 영향으로 더욱 우수한 다이 전단 강도가 구현되었다. 그러나, 비교예2,3의 경우에는 실리콘층의 두께 증가에 따라 하부 진입 광이 반사되지 않고 실리콘층에 투과되는 경우가 증가하여 광속의 유의미한 저감을 나타냈었다. In the case of Comparative Example 1, the die shear strength was only 233, and it was confirmed that the strength was less than 250 which is normally required. However, in the case of Experimental Examples 1 to 3 and Comparative Examples 2 and 3, both showed excellent die shear strength exceeding 600. In addition, in the case of Experimental Example 4, more excellent die shear strength was realized due to the influence of the protrusion. However, in the case of Comparative Examples 2 and 3, as the thickness of the silicon layer increased, the incident light was not reflected and transmitted to the silicon layer increased, indicating a significant reduction in light flux.

이상과 같이, 본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
As described above, in the present specification and drawings, a preferred embodiment of the present invention has been disclosed, and although specific terms are used, this is only used in a general meaning to easily explain the technical content of the present invention and to aid understanding of the invention. , It is not intended to limit the scope of the present invention. In addition to the embodiments disclosed herein, it is obvious to those of ordinary skill in the art that other modified examples based on the technical idea of the present invention may be implemented.

10: 기판
20: 리플렉터
30: LED 베어칩
40: 형광체
45: 나노입자의 분포가 밀한 영역
50: 실리콘층
61,62: 나노입자10: substrate
20: reflector
30: LED bare chip
40: phosphor
45: a region in which the distribution of nanoparticles is dense
50: silicon layer
61,62: nanoparticles

Claims (10)

기판;
상기 기판 상 형성된 LED 베어칩; 및
상기 기판과 상기 베어칩 사이에 형성된 실리콘층;을 포함하고,
상기 실리콘층의 두께는 상기 베어칩 두께의 2.5 내지 10%로 형성되고,
상기 실리콘층은 상면을 기준으로 적어도 일부가 상기 베어칩의 테두리에 대응하거나 또는 테두리로부터 외측으로 돌출되어 형성되고,
상기 실리콘층에는 실리콘 기지(matrix) 대비 Gd2O3를 0.5 내지 8wt% 포함하고, 상기 Gd2O3는 실리콘 기지 내 분산 형성되고,
상기 실리콘층은 상기 LED 베어칩의 측면을 둘러싸는 인입부가 더 형성된 것을 특징으로 하는 LED 패키지.
Board;
An LED bare chip formed on the substrate; And
Includes; a silicon layer formed between the substrate and the bare chip,
The thickness of the silicon layer is formed to 2.5 to 10% of the thickness of the bare chip,
The silicon layer is formed so that at least a portion of the silicon layer corresponds to the edge of the bare chip or protrudes outward from the edge of the bare chip,
The silicon layer contains 0.5 to 8 wt% of Gd2O3 relative to the silicon matrix, and the Gd2O3 is dispersed in the silicon matrix,
The silicon layer is an LED package, characterized in that the lead-in portion surrounding the side surface of the LED bare chip further formed.
 제1항에 있어서,
상기 실리콘층은 실리카 및 폴리실록산을 더 포함하는 것을 특징으로 하는 LED 패키지.
The method of claim 1,
The silicon layer is an LED package, characterized in that it further comprises silica and polysiloxane.
 제1항에 있어서,
상기 실리콘층은 상면을 기준으로 적어도 3면이 상기 베어칩의 테두리로부터 돌출 형성된 것을 특징으로 하는 LED 패키지.
The method of claim 1,
LED package, characterized in that at least three surfaces of the silicon layer protrude from an edge of the bare chip based on an upper surface.
 삭제delete 제2항에 있어서,
상기 베어칩과 실리콘층의 다이 전단 강도(Die Shear strength)는 500g 이상으로 형성되는 것을 특징으로 하는 LED 패키지.
The method of claim 2,
The LED package, characterized in that the die shear strength (Die Shear strength) of the bare chip and the silicon layer is formed to 500g or more.
 제2항에 있어서,
상기 실리콘층의 열전도율은 1.15 W/mK 이상인 것을 특징으로 하는 LED 패키지.
The method of claim 2,
The LED package, characterized in that the thermal conductivity of the silicon layer is 1.15 W/mK or more.
 제1항에 있어서,
상기 LED 패키지는 상기 LED 베어칩 상 형성된 형광체층을 더 포함하고, 상기 형광체층에는 나노입자가 분포하고, 상기 나노입자는 상대적으로 LED 패키지의 하부 영역에서 밀하게 분포되는 것을 특징으로 하는 LED 패키지.
The method of claim 1,
The LED package further comprises a phosphor layer formed on the LED bare chip, wherein nanoparticles are distributed in the phosphor layer, and the nanoparticles are relatively densely distributed in a lower area of the LED package.
 삭제delete 기판;
상기 기판 상 형성된 LED 베어칩;
상기 기판과 상기 베어칩 사이에 형성된 실리콘층; 및
상기 LED 베어칩 상 형성된 형광체층;을 포함하고,
상기 실리콘층은 제1 나노입자를 포함하고,
상기 형광체층은 제2 나노입자를 포함하고,
상기 제1 나노입자 및 제2 나노입자는 서로 같은 재질로 형성되고,
상기 실리콘층은 상기 LED 베어칩의 측면을 둘러싸는 인입부가 더 형성되고,
상기 실리콘층의 제1 나노입자와 상기 형광체층의 제2 나노입자는 수평 방향으로 연속되도록 배치되어 하나의 하부 방열 영역을 형성하는 것을 특징으로 하는 LED 패키지.Board;
An LED bare chip formed on the substrate;
A silicon layer formed between the substrate and the bare chip; And
Including; a phosphor layer formed on the LED bare chip,
The silicon layer includes first nanoparticles,
The phosphor layer includes second nanoparticles,
The first nanoparticle and the second nanoparticle are formed of the same material as each other,
The silicon layer is further formed with a lead-in portion surrounding the side surface of the LED bare chip,
The first nanoparticles of the silicon layer and the second nanoparticles of the phosphor layer are arranged to be continuous in a horizontal direction to form one lower heat dissipation area. 삭제delete
KR1020190013669A 2019-02-01 2019-02-01 Led package KR102200206B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190013669A KR102200206B1 (en) 2019-02-01 2019-02-01 Led package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190013669A KR102200206B1 (en) 2019-02-01 2019-02-01 Led package

Publications (2)

Publication Number Publication Date
KR20200095830A KR20200095830A (en) 2020-08-11
KR102200206B1 true KR102200206B1 (en) 2021-01-08

Family

ID=72048544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190013669A KR102200206B1 (en) 2019-02-01 2019-02-01 Led package

Country Status (1)

Country Link
KR (1) KR102200206B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102574734B1 (en) 2022-12-29 2023-09-06 주식회사 바이더엠 Led lighting apparatus with improved led discoloration prevention and maintenance function

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005051194A (en) 2003-01-10 2005-02-24 Toyoda Gosei Co Ltd Light-emitting device
WO2013190962A1 (en) 2012-06-18 2013-12-27 シャープ株式会社 Semiconductor light emitting device
KR101937111B1 (en) * 2018-12-12 2019-01-09 (주)솔라루체 Led package

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007021009A1 (en) * 2006-09-27 2008-04-10 Osram Opto Semiconductors Gmbh Light-emitting diode arrangement and method for producing such
KR20160050893A (en) * 2014-10-31 2016-05-11 엘지이노텍 주식회사 An adhesive paste and a light emitting device package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005051194A (en) 2003-01-10 2005-02-24 Toyoda Gosei Co Ltd Light-emitting device
WO2013190962A1 (en) 2012-06-18 2013-12-27 シャープ株式会社 Semiconductor light emitting device
KR101937111B1 (en) * 2018-12-12 2019-01-09 (주)솔라루체 Led package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102574734B1 (en) 2022-12-29 2023-09-06 주식회사 바이더엠 Led lighting apparatus with improved led discoloration prevention and maintenance function

Also Published As

Publication number Publication date
KR20200095830A (en) 2020-08-11

Similar Documents

Publication Publication Date Title
JP4881358B2 (en) Light emitting device
US10580760B2 (en) Light emitting device
US9660153B2 (en) Gap engineering for flip-chip mounted horizontal LEDs
JP4417906B2 (en) Light emitting device and manufacturing method thereof
JP5990651B2 (en) Optoelectronic component and manufacturing method thereof
US10533729B2 (en) Light source with LED chip and luminophore layer
JP2011171504A (en) Light-emitting device
US10644208B2 (en) Method of manufacturing light emitting device
CN114730822A (en) Light emitting device, light emitting module, method for manufacturing light emitting device, and method for manufacturing light emitting module
KR102200206B1 (en) Led package
US20230392769A1 (en) Light emitting device
US20200098950A1 (en) Phosphor converter structures for thin film packages and method of manufacture
KR102523240B1 (en) Light emitting device package
US11894499B2 (en) Lens arrangements for light-emitting diode packages
JP7372526B2 (en) Method for manufacturing a light emitting device and method for manufacturing a light emitting module
US9954144B2 (en) Wafer level contact pad solder bumping for surface mount devices with non-planar recessed contacting surfaces
CN113508463A (en) Method for manufacturing light-emitting device, method for manufacturing light-emitting module, light-emitting device, and light-emitting module
JP6798772B2 (en) Lighting device
JP7174218B2 (en) Light emitting device and manufacturing method thereof
KR20130104201A (en) Led package
JP7037044B2 (en) Light emitting device and its manufacturing method
JP7177327B2 (en) light emitting device
JP2020202399A (en) Light-emitting device
TW202347829A (en) Emission height arrangements in light-emitting diode packages and related devices and methods
JP2024061410A (en) Light-emitting device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant