KR102189533B1 - 메모리 및 이를 포함하는 메모리 시스템 - Google Patents

메모리 및 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR102189533B1
KR102189533B1 KR1020130158327A KR20130158327A KR102189533B1 KR 102189533 B1 KR102189533 B1 KR 102189533B1 KR 1020130158327 A KR1020130158327 A KR 1020130158327A KR 20130158327 A KR20130158327 A KR 20130158327A KR 102189533 B1 KR102189533 B1 KR 102189533B1
Authority
KR
South Korea
Prior art keywords
word line
redundancy
refresh
address
input
Prior art date
Application number
KR1020130158327A
Other languages
English (en)
Other versions
KR20150071371A (ko
Inventor
정철문
김보연
김생환
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130158327A priority Critical patent/KR102189533B1/ko
Priority to US14/296,020 priority patent/US9190139B2/en
Priority to CN201410419619.6A priority patent/CN104733034B/zh
Priority to TW103139086A priority patent/TWI644322B/zh
Publication of KR20150071371A publication Critical patent/KR20150071371A/ko
Application granted granted Critical
Publication of KR102189533B1 publication Critical patent/KR102189533B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

메모리는 다수의 워드라인; 상기 다수의 워드라인 중 하나 이상의 워드라인을 대체하기 위한 하나 이상의 리던던시 워드라인; 저장된 어드레스를 이용해 하나 이상의 타겟 어드레스를 생성하는 타겟 어드레스 생성부; 및 주기적으로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하되, 상기 리프레시 커맨드가 M회 입력되면 상기 타겟 어드레스를 이용하여 선택되는 워드라인을 리프레시하고, 상기 리프레시 커맨드가 N회 입력되면 리던던시 워드라인을 리프레시하는 제어부를 포함할 수 있다.

Description

메모리 및 이를 포함하는 메모리 시스템{MEMORY AND MEMORY SYSTEM INCLUDING THE SAME}
본 특허문헌은 메모리 및 메모리 시스템에 관한 것이다.
메모리의 메모리셀은 스위치역할을 하는 트랜지스터와 전하(데이터)를 저장하는 캐패시터로 구성되어 있다. 메모리 셀 내의 캐패시터에 전하가 있는가 없는가에 따라, 즉 캐패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다.
데이터의 보관은 캐패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나 MOS트랜지스터의 PN결합 등에 의한 누설 전류가 있어서 캐패시터에 저장된 초기의 전하량이 소멸 되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량을 재충전해 주어야 한다. 이러한 동작은 주기적으로 반복되어야만 데이터의 기억이 유지되는데, 이러한 셀 전하의 재충전 과정을 리프레시efresh) 동작이라 한다.
도 1은 워드라인 디스터번스 현상을 설명하기 위해 메모리에 포함된 셀 어레이의 일부를 나타낸 도면이다. 'BL'은 비트라인이다.
도 1에서 셀 어레이 내에서 'WLK-1', 'WLK', 'WLK+1'은 나란히 배치된 3개 워드라인이다. 'HIGH_ACT'가 표시된 'WLK'는 액티브 횟수가 많거나 액티브 빈도가 높은 워드라인이고, 'WLK-1' 및 'WLK+1'은 'WLK'와 인접하게 배치된 워드라인이다. 'CELL_K-1', 'CELL_K', 'CELL_K+1'은 각각 'WLK-1', 'WLK', 'WLK+1'에 연결된 메모리 셀이다. 메모리 셀(CELL_K-1, CELL_K, CELL_K+1)은 셀 트랜지스터(TR_K-1, TR_K, TR_K+1) 및 셀 캐패시터(CAP_K-1, CAP_K, CAP_K+1)를 포함한다.
도 1에서 'WLK'가 액티브 및 프리차지(디액티브)되면 'WLK'와 'WLK-1' 및 'WLK+1' 사이에 발생하는 커플링 현상으로 인해 'WLK-1' 및 'WLK+1'의 전압이 상승 및 하강하면서 셀 캐패시터(CAP_K-1,CAP_K+1)에 저장된 전하량에도 영향을 미친다. 따라서 'WLK'가 많이 액티브-프리차지되어 'WLK'이 액티브 상태와 프리차지 상태에서 토글하는 경우 'CAP_K-1', 'CAP_K+1'에 저장된 전하량의 변화로 인해 'CELL_K-1', ' CELL_K+1'에 저장된 데이터가 손상될 수 있다.
또한 워드라인이 액티브 상태와 프리차지 상태를 토글하면서 발생한 전자기파가 인접 워드라인에 연결된 메모리 셀에 포함된 셀 캐패시터의 전자를 유입/유출시킴으로서 메모리 셀의 데이터가 손상될 수 있다.
본 발명의 일 실시예는 하이 액티브 워드라인에 인접한 워드라인을 리프레시하여 이러한 워드라인에 연결된 메모리 셀의 데이터가 손상되는 것을 방지하는 메모리 및 메모리 시스템을 제공한다.
본 발명의 일 실시예는 리던던시 워드라인에 연결된 메모리 셀의 데이터가 손상되는 것을 방지하는 메모리 및 메모리 시스템을 제공한다.
본 발명의 일 실시예에 따른 메모리는 다수의 워드라인; 상기 다수의 워드라인 중 하나 이상의 워드라인을 대체하기 위한 하나 이상의 리던던시 워드라인; 저장된 어드레스를 이용해 하나 이상의 타겟 어드레스를 생성하는 타겟 어드레스 생성부; 및 주기적으로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하되, 상기 리프레시 커맨드가 M회 입력되면 상기 타겟 어드레스를 이용하여 선택되는 워드라인을 리프레시하고, 상기 리프레시 커맨드가 N회 입력되면 리던던시 워드라인을 리프레시하는 제어부를 포함할 수 있다.
상기 다수의 워드라인 중 액티브 횟수가 소정의 횟수 이상인 경우 및 액티브 빈도가 소정의 빈도 이상인 경우 중 하나 이상의 조건을 만족하는 워드라인의 어드레스를 검출하는 어드레스 검출부를 포함할 수 있다.
워드라인이 리프레시될 때마다 변경되는 제1카운팅 정보를 생성하는 제1카운팅부; 및 리던던시 워드라인이 리프레시될 때마다 변경되는 제2카운팅 정보를 생성하는 제2카운팅부를 포함할 수 있다.
상기 제어부는 상기 리프레시 커맨드에 응답하여 제1리프레시 신호를 활성화하되, 상기 리프레시 커맨드가 M회 입력되면 제2리프레시 신호를 활성화하고, 상기 리프레시 커맨드가 N회 입력되면 제3리프레시 신호를 활성화하는 리프레시 제어부; 및 상기 제1리프레시 신호에 응답하여 상기 제1카운팅 정보를 이용해 선택되는 워드라인을 리프레시하고, 상기 제2리프레시 신호에 응답하여 상기 타겟 어드레스를 이용해 선택되는 워드라인을 리프레시하고, 상기 제3리프레시 신호에 응답하여 상기 제2카운팅 정보를 이용해 선택되는 리던던시 워드라인을 리프레시하는 로우 제어부를 포함할 수 있다.
상기 제어부는 상기 제1카운팅 정보와 페일 어드레스가 동일하면 리던던시 신호를 활성화하고, 상기 하나 이상의 리던던시 워드라인 중 하나에 대응하는 리던던시 정보를 출력하는 리던던시 제어부를 포함할 수 있다.
상기 로우 제어부는 상기 제1리프레시 신호에 응답하여 상기 제1카운팅 정보를 선택하고, 상기 제2리프레시 신호에 응답하여 상기 타겟 어드레스를 선택하는 어드레스 선택부; 및 상기 제1리프레시 커맨드 또는 상기 제2리프레시 커맨드가 활성화되면 상기 어드레스 선택부의 출력에 대응하는 워드라인을 리프레시하되, 상기 리던던시 신호가 활성화되면 상기 리던던시 정보에 대응하는 리던던시 워드라인을 활성화하고, 상기 제3리프레시 신호가 활성화된 경우 상기 제2카운팅 정보에 대응하는 리던던시 워드라인을 리프레시하는 워드라인 제어부를 포함할 수 있다.
상기 제어부는 상기 하나 이상의 리던던시 워드라인 각각에 대응하는 하나 이상의 페일 어드레스 저장부를 포함하되, 상기 하나 이상의 페일 어드레스 저장부 중 소정의 개수 이상의 페일 어드레스 저장부에 페일 어드레스가 저장된 경우 타겟 리던던시 인에이블 신호를 활성화하는 리던던시 제어부; 상기 리프레시 커맨드에 응답하여 제1리프레시 신호를 활성화하되, 상기 리프레시 커맨드가 M회 입력되면 제2리프레시 신호를 활성화하고, 상기 타겟 리던던시 인에이블 신호가 활성화된 경우 상기 리프레시 커맨드가 N회 입력되면 제3리프레시 신호를 활성화하는 리프레시 제어부; 및 상기 제1리프레시 신호에 응답하여 상기 제1카운팅 정보를 이용해 선택되는 워드라인을 리프레시하고, 상기 제2리프레시 신호에 응답하여 상기 타겟 어드레스를 이용해 선택되는 워드라인을 리프레시하고, 상기 제3리프레시 신호에 응답하여 상기 제2카운팅 정보를 이용해 선택되는 리던던시 워드라인을 리프레시하는 로우 제어부를 포함할 수 있다.
본 발명의 일 실시예에 따른 메모리 시스템은 다수의 워드라인 및 상기 다수의 워드라인 중 하나 이상의 워드라인을 대체하기 위한 하나 이상의 리던던시 워드라인을 포함하고, 주기적으로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하되, 상기 리프레시 커맨드가 M회 입력되면 타겟 어드레스를 이용하여 선택되는 워드라인을 리프레시하고, 상기 리프레시 커맨드가 N회 입력되면 리던던시 워드라인을 리프레시하는 메모리; 및 상기 메모리로 상기 리프레시 커맨드를 주기적으로 입력하는 메모리 컨트롤러를 포함할 수 있다.
상기 메모리는 상기 다수의 워드라인 중 액티브 횟수가 소정의 횟수 이상인 경우 및 액티브 빈도가 소정의 빈도 이상인 경우 중 하나 이상의 조건을 만족하는 워드라인의 어드레스를 검출하는 어드레스 검출부를 포함할 수 있다.
본 발명의 일 실시예에 따른 메모리는 다수의 워드라인; 상기 다수의 워드라인 중 하나 이상의 워드라인을 대체하기 위한 하나 이상의 리던던시 워드라인; 및 주기적으로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하되, 상기 리프레시 커맨드가 N회 입력될 때마다 리던던시 워드라인을 리프레시하는 제어부를 포함할 수 있다.
상기 워드라인이 리프레시될 때마다 변경되는 제1카운팅 정보를 생성하는 제1카운팅부; 및 상기 리던던시 워드라인이 리프레시될 때마다 변경되는 제2카운팅 정보를 생성하는 제2카운팅부를 포함할 수 있다.
상기 제어부는 상기 제1카운팅 정보와 페일 어드레스가 동일하면 리던던시 신호를 활성화하는 리던던시 제어부 상기 리프레시 커맨드에 응답하여 리프레시 신호를 활성화하되, 상기 리프레시 커맨드가 N회 입력되면 리던던시 리프레시 신호를 활성화하는 리프레시 제어부; 및 상기 리프레시 신호에 응답하여 상기 제1카운팅 정보를 이용해 선택되는 워드라인을 리프레시하고, 상기 리던던시 리프레시 신호에 응답하여 상기 제2카운팅 정보를 이용해 선택되는 리던던시 워드라인을 리프레시하는 로우 제어부를 포함할 수 있다.
본 발명의 일 실시예에 따른 메모리는 다수의 워드라인; 상기 다수의 워드라인 중 하나 이상의 워드라인을 대체하기 위한 하나 이상의 리던던시 워드라인; 워드라인이 리프레시될 때마다 변경되는 제1카운팅 정보를 생성하고, 리던던시 워드라인이 리프레시될 때마다 변경되는 제2카운팅 정보를 생성하는 카운팅부; 상기 다수의 워드라인 중 액티브 횟수가 소정의 횟수 이상인 경우 및 액티브 빈도가 소정의 빈도 이상인 경우 중 하나 이상의 조건을 만족하는 워드라인의 어드레스를 검출하여 검출한 어드레스에 검출한 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인에 대응하는 타겟 어드레스를 생성하는 타겟 어드레스 생성부; 및 리프레시 커맨드에 응답하여 상기 제1카운팅 정보를 이용하여 선택되는 워드라인을 리프레시하고, 상기 리프레시 커맨드가 상기 리프레시 커맨드가 M회 입력되면 상기 타겟 어드레스를 이용하여 선택되는 워드라인을 리프레시하고, 상기 리프레시 커맨드가 N회 입력되면 상기 제2카운팅 정보를 이용하여 선택되는 리던던시 워드라인을 리프레시하는 제어부를 포함할 수 있다.
상기 제어부는 상기 리프레시 커맨드에 응답하여 제1리프레시 신호를 활성화하되, 상기 리프레시 커맨드가 M회 입력되면 제2리프레시 신호를 활성화하고, 상기 리프레시 커맨드가 N회 입력되면 제3리프레시 신호를 활성화하는 리프레시 제어부; 및 상기 제1리프레시 신호에 응답하여 상기 제1카운팅 정보를 이용해 선택되는 워드라인을 리프레시하고, 상기 제2리프레시 신호에 응답하여 상기 타겟 어드레스를 이용해 선택되는 워드라인을 리프레시하고, 상기 제3리프레시 신호에 응답하여 상기 제2카운팅 정보를 이용해 선택되는 리던던시 워드라인을 리프레시하는 로우 제어부를 포함할 수 있다.
본 발명의 일 실시예에 따른 메모리는 다수의 워드라인; 상기 다수의 워드라인 중 하나 이상의 워드라인을 대체하기 위한 하나 이상의 리던던시 워드라인; 저장된 어드레스를 이용해 하나 이상의 타겟 어드레스를 생성하는 타겟 어드레스 생성부; 및 상기 하나 이상의 리던던시 워드라인에 대응하는 하나 이상의 페일 어드레스 저장부; 및 주기적으로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하되, 상기 리프레시 커맨드가 N회 입력되면 상기 타겟 어드레스를 이용하여 선택되는 워드라인을 리프레시하고, 상기 하나 이상의 페일 어드레스 저장부 중 소정의 개수 이상의 페일 어드레스 저장부에 페일 어드레스가 저장된 경우 상기 리프레시 커맨드가 N회 입력되면 상기 타겟 어드레스를 이용하여 선택되는 워드라인 및 리던던시 워드라인을 리프레시하는 제어부를 포함할 수 있다.
상기 다수의 워드라인 중 액티브 횟수가 소정의 횟수 이상인 경우 및 액티브 빈도가 소정의 빈도 이상인 경우 중 하나 이상의 조건을 만족하는 워드라인의 어드레스를 검출하는 어드레스 검출부를 포함할 수 있다.
본 기술은 하이 액티브 워드라인에 인접한 워드라인에 대해 타겟 리프레시 동작을 수행하여 하이 액티브 워드라인에 인접한 워드라인에 메모리 셀의 데이터가 손상되는 것을 방지한다.
본 기술은 리던던시 워드라인에 연결된 메모리 셀의 데이터가 손상되는 것을 방지한다.
도 1은 워드라인 디스터번스 현상을 설명하기 위해 메모리에 포함된 셀 어레이의 일부를 나타낸 도면,
도 2는 타겟 리프레시 동작을 설명하기 위해 메모리의 일부를 나타낸 도면,
도 3은 일 실시예에 따른 메모리의 구성도,
도 4는 도 3의 메모리의 리프레시 동작을 설명하기 위한 파형도,
도 5는 도 3의 메모리의 리프레시 동작을 설명하기 위한 파형도,
도 6은 리던던시 제어부(382)의 구성도,
도 7은 다른 일 실시예에 따른 메모리를 설명하기 위한 도면,
도 8은 로우 제어부(383)의 구성도,
도 9는 다른 일 실시예에 따른 메모리의 구성도,
도 10은 일 실시예에 다른 메모리 시스템의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
이하에서 하이 액티브 워드라인은 설정된 구간에서 액티브 횟수가 기준횟수 이상인 경우 및 액티브 빈도가 기준빈도 이상인 경우 중 하나 이상의 조건을 만족하는 워드라인을 나타낼 수 있다. 이하에서 노멀 리프레시 동작은 메모리가 다수의 워드라인을 차례로 리프레시하는 동작을 나타내고, 타겟 리프레시 동작은 메모리가 하이 액티브 워드라인에 인접한 하나 이상의 인접 워드라인을 리프레시하는 동작을 나타내고, 리던던시 리프레시 동작은 메모리가 워드라인이 대체되어 수행하는 리던던시 동작과 관계 없이 리던던시 워드라인을 직접 선택하여 리프레시하는 동작을 나타낸다.
도 2는 타겟 리프레시 동작을 설명하기 위해 메모리의 일부를 나타낸 도면이다.
도 2에 도시된 바와 같이, 메모리는 어드레스 카운팅부(210), 타겟 어드레스 생성부(220), 리프레시 제어부(230), 로우 제어부(240) 및 셀 어레이(250)를 포함할 수 있다.
셀 어레이(250)는 하나 이상의 메모리 셀(MC)이 연결된 다수의 워드라인(WL0 - WLA) 및 다수의 워드라인(WL0 - WLA) 중 페일이 발생한 워드라인을 대체하기 위한 다수의 리던던시 워드라인(RWL0 - RWLA)을 포함할 수 있다.
리프레시 제어부(230)는 리프레시 커맨드(REF)가 입력되면 제1리프레시 신호(REF1)를 1회 이상 활성화하되, 리프레시 커맨드(REF)가 소정의 횟수만큼 입력될 때마다 제2리프레시 신호(REF2)를 활성화할 수 있다. 예를 들어 리프레시 제어부(230)는 리프레시 커맨드(REF)가 입력되면 제1리프레시 신호(REF1)를 활성화하고, 리프레시 커맨드(REF)가 입력된 횟수를 카운팅하여 리프레시 커맨드(REF)가 4회 입력될 때마다 제2리프레시 신호(REF2)를 활성화할 수 있다.
어드레스 카운팅부(210)는 카운팅 어드레스(CNT_ADD)를 생성하되, 제1리프레시 신호(REF1)가 활성화될 때마다 카운팅 어드레스(CNT_ADD)의 값을 변경할 수 있다. 어드레스 카운팅부(210)는 제1리프레시 신호(REF1)가 활성화될 때마다 카운팅 어드레스(CNT_ADD)의 값을 1씩 증가시킨다. 여기서 어드레스의 값을 1씩 증가시킨다는 것은 이전에 K번 워드라인(WLK)이 선택되었다면 다음번에는 K+1번 워드라인(WLK+1)이 선택되도록 어드레스를 변화시킨다는 것을 의미한다.
타겟 어드레스 생성부(220)는 소정의 구간 동안 메모리에서 액티브된 워드라인에 대한 정보를 참조하여 하이 액티브 워드라인을 검출하고, 하이 액티브 워드라인의 어드레스를 저장할 수 있다. 타겟 어드레스 생성부(220)는 저장된 어드레스를 이용해 하이 액티브 워드라인에 인접한 인접 워드라인에 대응하는 타겟 어드레스(TAR_ADD)를 생성할 수 있다. 타겟 어드레스 생성부(220)는 제2리프레시 신호(REF2)가 활성화되면 타겟 어드레스(TAR_ADD)를 출력할 수 있다. 타겟 어드레스(TAR_ADD)는 하이 액티브 워드라인의 어드레스에 1을 더하거나 1을 뺀값일 수 있다.
로우 제어부(240)는 제1리프레시 신호(REF1)가 활성화된 경우 카운팅 어드레스(CNT_ADD)에 대응하는 워드라인을 리프레시하고, 제2리프레시 신호(REF2)가 활성화된 경우 타겟 어드레스(TAR_ADD)에 대응하는 워드라인을 리프레시할 수 있다.
메모리는 리프레시 커맨드(REF)가 입력되면 제1리프레시 신호(REF1)에 응답하여 카운팅 어드레스(CNT_ADD)에 대응하는 워드라인을 리프레시할 수 있다. 카운팅 어드레스(CNT_ADD)의 값은 순차적으로 증가하므로 메모리에 포함된 다수의 워드라인(WL0 - WLA)은 차례로 리프레시될 수 있다(노멀 리프레시). 메모리는 리프레시 커맨드(REF)가 소정의 횟수만큼 입력되면 제2리프레시 신호(REF2)에 응답하여 타겟 어드레스(TAR_ADD)에 대응하는 워드라인을 리프레시할 수 있다(타겟 리프레시). 이때 타겟 어드레스(TAR_ADD)에 대응하는 워드라인들은 하나 이상의 인접 워드라인일 수 있다.
다수의 워드라인(WL0 - WLA)에는 어드레스가 할당되어 있기 때문에 하이 액티브 워드라인이 다수의 워드라인(WL0 - WLA) 중 하나인 경우 어드레스를 이용하여 하이 액티브 워드라인에 인접한 워드라인에 대한 타겟 리프레시가 가능하다. 그런데 다수의 리던던시 워드라인(RWL0 - RWLA)의 경우 할당된 어드레스가 없으므로 하이 액티브 워드라인이 다수의 리던던시 워드라인(RWL0 - RWLA) 중 하나인 경우 하이 액티브 워드라인인 리던던시 워드라인에 인접한 리던던시 워드라인에 대한 타겟 리프레시가 어렵다.
도 3은 일 실시예에 따른 메모리의 구성도이다.
도 3에 도시된 바와 같이, 메모리는 커맨드 입력부(310), 어드레스 입력부(320), 커맨드 디코더(330), 제1카운팅부(340), 제2카운팅부(350), 어드레스 검출부(360), 타겟 어드레스 생성부(370), 제어부(380) 및 셀 어레이(390)를 포함할 수 있다. 도 3에서는 메모리에서 액티브 동작, 리프레시 동작과 관련된 구성만을 도시하였으며, 그 이외의 리드, 라이트 등 본 발명과 직접적인 관련이 없는 동작과 관련된 구성은 그 도시를 생략하였다.
도 3을 참조하여 메모리에 대해 설명한다.
셀 어레이(390)는 다수의 워드라인(WL0 - WLA) 및 다수의 리던던시 워드라인(RWL0 - RWLB)를 포함할 수 있다(A, B는 자연수). 다수의 워드라인(WL0 - WLA) 및 다수의 리던던시 워드라인(RWL0 - RWLB)에는 각각 하나 이상의 메모리 셀(MC)이 연결될 수 있다. 다수의 워드라인(WL0 - WLA)은 'WL0' - 'WLA'의 순서대로 배치되고, 다수의 리던던시 워드라인(RWL0 - RWLB)은 'WLA' 뒤에 'RWL0' - 'RWLB'의 순서대로 배치될 수 있다.
커맨드 입력부(310)는 커맨드(CMDs)를 입력받고, 어드레스 입력부(320)는 어드레스(ADDs)를 입력받을 수 있다. 커맨드(CMDs)와 어드레스(ADDs) 각각은 멀티 비트의 신호들을 포함할 수 있다.
커맨드 디코더(330)는 커맨드 입력부(310)를 통해 입력된 커맨드 신호들(CMDs)을 디코딩해 액티브 커맨드(ACT), 리프레시 커맨드(REF), 프리차지 커맨드(PRE)를 생성할 수 있다. 커맨드 디코더(330)는 입력된 커맨드 신호들(CMDs)의 조합이 액티브 커맨드(ACT)를 나타내면 액티브 커맨드(ACT)을 활성화하고, 리프레시 커맨드(REF)를 나타내면 리프레시 커맨드(REF)를 활성화하고, 프리차지 커맨드(PRE)를 나타내면 프리차지 커맨드(PRE)를 활성화할 수 있다. 이외에도, 커맨드 디코더(330)는 입력된 커맨드 신호들(CMDs)을 디코딩해 리드(read) 및 라이트(write) 등의 커맨드도 생성할 수 있지만, 본 발명의 일 실시예에 따른 메모리와 직접적인 관련이 없으므로, 여기서는 도시 및 설명을 생략하기로 한다.
제1카운팅부(340)는 워드라인(WL0 - WLA)이 리프레시될 때마다 그 값이 변경되는 제1카운팅 정보(CNT_ADD1)를 생성할 수 있다. 제1카운팅부(340)는 제1리프레시 신호(REF1_ACT)가 활성화될 때마다 제1카운팅 정보(CNT_ADD1)의 값을 1씩 증가 킬 수 있다. 제1카운팅 정보(CNT_ADD1)는 노멀 리프레시 동작에서 리프레시를 수행할 워드라인을 선택하는 어드레스로 사용되며, 카운팅 정보의 값을 1씩 증가시킨다는 것은 이전에 K번 워드라인(WLK)이 선택되었다면 다음번에는 K+1번 워드라인(WLK+1)이 선택되도록 카운팅 정보를 변화시킨다는 것을 의미한다.
제2카운팅부(350)는 리던던시 워드라인(RWL0 - RWLB)이 리프레시될 때마다 그 값이 변경되는 제2카운팅 정보(CNT_ADD2)를 생성할 수 있다. 제2카운팅부(350)는 제3리프레시 신호(REF3)가 활성화될 때마다 제2카운팅 정보(CNT_ADD2)의 값을 1씩 증가시킬 수 있다. 제2카운팅 정보(CNT_ADD2)는 리던던시 리프레시 동작에서 리프레시를 수행할 리던던시 워드라인을 선택하는 정보로 사용되며, 카운팅 정보의 값을 1씩 증가시킨다는 것은 이전에 K번 리던던시 워드라인(RWLK)이 선택되었다면 다음번에는 K+1번 리던던시 워드라인(RWLK+1)이 선택되도록 카운팅 정보를 변화시킨다는 것을 의미한다.
어드레스 검출부(360)는 하이 액티브 워드라인(또는 하이 액티브 어드레스)이 검출되면, 검출신호(DET)를 활성화하고 하이 액티브 워드라인의 어드레스(HIGH_ADD)를 출력할 수 있다. 어드레스 검출부(360)는 다수의 워드라인(WL0 - WLA) 중 액티브 횟수가 기준횟수 이상인 경우 및 액티브 빈도가 기준빈도 이상인 경우 중 하나 이상의 조건을 만족하는 워드라인을 하이 액티브 워드라인으로 검출할 수 있다.
어드레스 검출부(360)는 액티브 커맨드(ACT) 및 입력 어드레스(IN_ADD)를 입력받아 소정의 구간에서 각 워드라인이 액티브된 횟수를 카운팅하고, 각 워드라인이 액티브된 횟수와 설정된 기준횟수를 비교하여 소정의 구간에서 기준횟수 이상 액티브된 워드라인을 검출할 수 있다. 또한 어드레스 검출부(360)는 소정의 구간에서 각 워드라인이 액티브된 히스토리를 저장하고, 각 워드라인이 액티브된 빈도와 설정된 기준빈도를 비교하여 소정의 구간에서 기준빈도 이상 액티브된 워드라인을 검출할 수 있다. 각 워드라인이 액티브된 히스토리란 소정의 구간 동안 어떤 워드라인들이 액티브되었는지 나타내는 것일 수 있다. 어드레스 검출부(360)는 상술한 두가지 방법 중 하나 이상의 방법에 의해서 검출된 워드라인을 하이 액티브 워드라인으로 검출할 수 있다. 참고로 기준횟수 및 기준빈도는 메모리 셀(MC)이 워드라인 디스터번스에 견딜 수 있는 정도를 고려하여 설정될 수 있다.
예를 들어 어드레스 검출부(360)는 기준횟수를 10^5회로 설정하여, 소정의 구간 동안 액티브 횟수가 10^5회 이상인 워드라인을 검출할 수 있다. 또는 어드레스 검출부(360)는 기준빈도를 액티브 동작 5회당 2회 이상 액티브 되는 것으로 설정하여, 소정의 구간 동안 매 액티브 동작 5회당 2회 이상 액티브된 워드라인을 검출할 수 있다. 참고로 소정의 구간은 타이머를 이용해 특정 시간에 대응하도록 설정될 수도 있고, 액티브 커맨드(ACT) 또는 리프레시 커맨드(REF) 등을 카운팅하여 위 커맨드가 소정의 횟수만큼 입력된 구간에 대응하도록 설정될 수도 있다.
타겟 어드레스 생성부(370)는 검출신호(DET)가 활성화되면 어드레스 검출부(360)에서 출력된 하이 액티브 워드라인의 어드레스(HIGH_ADD, 이하 하이 액티브 어드레스라 함)를 저장하고, 타겟 리프레시 신호(TRR)가 활성화되면 타겟 어드레스(TAR_ADD)를 생성할 수 있다. 여기서 타겟 어드레스(TAR_ADD)는 하이 액티브 워드라인에 인접한 하나 이상의 인접 워드라인의 어드레스일 수 있다. 타겟 어드레스 생성부(370)는 타겟 리프레시 신호(TRR)가 활성화되면 저장된 하이 액티브 어드레스(HIGH_ADD)의 값에서 1을 빼거나 1을 더하여 타겟 어드레스(TAR_ADD)를 생성하고, 제2리프레시 신호(REF2)가 활성화되면 출력할 수 있다. 하이 액티브 워드라인이 K번 워드라인(WLK)인 경우 하이 액티브 어드레스(HIGH_ADD)의 값에서 1을 뺀 값은 K-1번 워드라인(WLK-1)에 대응하고, 1을 더한 값은 K+1번 워드라인(WLK+1)에 대응할 수 있다.
제어부(380)는 주기적으로 입력되는 리프레시 커맨드(REF)에 응답하여 제1카운팅 정보(CNT_ADD1)를 이용하여 선택되는 워드라인을 리프레시하고, 리프레시 커맨드(REF)가 M회 입력되면 타겟 어드레스(TAR_ADD)를 이용하여 선택되는 워드라인을 리프레시하고, 리프레시 커맨드(REF)가 N회 입력되면 제2카운팅 정보(CNT_ADD2)를 이용하여 선택되는 리던던시 워드라인을 리프레시할 수 있다. 제1카운팅 정보(CNT_ADD1)는 제1리프레시 신호(REF1)에 응답하여 순차적으로 증가하므로, 제어부(380)는 제1카운팅 정보(CNT_ADD1)에 응답하여 다수의 워드라인(WL0 - WLA)을 차례로 리프레시할 수 있다. 또한 제2카운팅 정보(CNT_ADD2)는 제3리프레시 신호(REF3)에 응답하여 순차적으로 증가하므로, 제어부(380)는 제2카운팅 정보(CNT_ADD2)에 응답하여 다수의 리던던시 워드라인(RWL0 - RWLB)을 차례로 리프레시할 수 있다.
제어부(380)는 리프레시 제어부(381), 리던던시 제어부(382), 로우 제어부(383)를 포함할 수 있다. 리프레시 제어부(381)는 리프레시 커맨드(REF)에 응답하여 제1리프레시 신호(REF1)를 활성화하되, 리프레시 커맨드(REF)가 M회 입력되면 제2리프레시 신호(REF2)를 활성화하고, 리프레시 커맨드(REF)가 N회 입력되면 제3리프레시 신호(REF3)를 활성화할 수 있다. 리프레시 제어부(381)는 리프레시 커맨드(REF)가 M회 입력되면 타겟 리프레시 신호(TRR)를 소정의 구간 동안 활성화할 수 있다. 타겟 리프레시 신호(TRR)는 하나 이상의 인접 워드라인이 리프레시 되는데 필요한 시간 동안 활성화될 수 있다. 리프레시 제어부(381)는 리프레시 커맨드(REF)를 카운팅하되, 리프레시 커맨드(REF)가 N회 카운팅되면 제2리프레시 신호(REF1)를 활성화하고, M회 카운팅되면 제3리프레시 신호(REF3)를 활성화할 수 있다. 리프레시 커맨드(REF)의 카운팅을 시작하는 시점은 리프레시 커맨드(REF)의 입력이 시작되는 시점 일수도 있고, 리프레시 커맨드(REF)가 소정의 횟수만큼 입력된 후의 시점 일수도 있다.
M, N은 서로 같거나 다른 값을 가질 수 있다. M = 4, N= 5인 경우(M, N이 서로 다른 값을 가짐) 리프레시 제어부(381)는 리프레시 커맨드(REF)가 4회 입력되면 제2리프레시 신호(REF2)를 활성화하고, 리프레시 커맨드(REF)가 5회 입력되면 제3리프레시 신호(REF3)를 활성화할 수 있다. 리프레시 제어부(381)는 제2리프레시 신호(REF2) 또는 제3리프레시 신호(REF3)를 활성화하는 경우 제1리프레시 신호(REF1)를 활성화할 수도 있고, 활성화하지 않을 수도 있다. 리프레시 커맨드(REF)는 제1리프레시 신호(REF1)와 제2리프레시 신호(REF2) 또는 제3리프레시 신호(REF3)를 함께 활성화하는 경우 제1리프레시 신호(REF1)를 활성화하고, 제2리프레시 신호(REF2) 또는 제3리프레시 신호(REF3)를 활성화할 수 있다. 리프레시 제어부(381)는 제2리프레시 신호(REF2)과 제3리프레시 신호(REF3)를 함께 활성화하는 경우 제2리프레시 신호(REF2)를 활성화하고, 제3리프레시 신호(REF3)를 활성화할 수 있다.
M = 4, N = 4(M, N이 서로 같은 값을 가짐)인 경우 리프레시 제어부(381)는 리프레시 커맨드(REF)가 4회 입력되면 제2리프레시 신호(REF2) 및 제3리프레시 신호(REF3)를 차례로 활성화할 수 있다. 또는 리프레시 제어부(381)는 제2리프레시 신호(REF2) 및 제3리프레시 신호(REF3)가 겹치지 않고 활성화되도록 할 수 있다. 예를 들어 처음부터 리프레시 커맨드(REF)를 카운팅하여 제2리프레시 신호(REF2)가 활성화되는 시점을 결정하고, 리프레시 커맨드(REF)가 2회 입력된 후부터 카운팅하여 제3리프레시 커맨드(REF3)가 활성화되는 시점을 결정하면, 제2리프레시 신호(REF2)는 리프레시 커맨드가 4 * X회(X는 자연수) 입력될 때 활성화되고, 제3리프레시 신호(REF3)는 리프레시 커맨드가 4 * X - 2회 입력될 때 활성화될 수 있다.
제1 내지 제3리프레시 신호(REF1 - REF3)가 활성화되는 순서는 설계에 따라 달라질 수 있다.
특정 워드라인에 인접한 워드라인은 보통 2개(특정 워드라인이 'WLK'인 경우 'WLK-1', 'WLK+1')이므로 리프레시 제어부(381)는 리프레시 커맨드(REF)가 M회 입력되면 제2리프레시 신호(REF2)를 2회 활성화할 수 있다. 타겟 어드레스 생성부(370)는 제2리프레시 신호(REF2)가 첫번째로 활성화되었을 때 'WLK-1'에 대응하는 어드레스를 생성하고, 제2리프레시 신호(REF3)가 두번째로 활성화되었을 때 'WLK+1'에 대응하는 어드레스를 생성할 수 있다. 어드레스의 생성 순서는 설계에 따라 달라질 수 있다.
리던던시 제어부(382)는 페일 어드레스(fail address)를 저장하고, 저장된 페일 어드레스들 중 어드레스 입력부(320)로 입력받은 입력 어드레스(IN_ADD) 또는 제1카운팅 정보(CNT_ADD1)와 동일한 페일 어드레스가 있으면 입력 어드레스(IN_ADD) 또는 제1카운팅 정보(CNT_ADD1)에 대응하는 워드라인을 대체한 리던던시 워드라인을 선택하는 리던던시 동작을 수행할 수 있다. 리던던시 제어부(382)는 액티브 커맨드(ACT)가 활성화된 경우 입력 어드레스(IN_ADD)와 저장된 페일 어드레스를 비교하여 입력 어드레스(IN_ADD)에 대응하는 워드라인을 대체한 리던던시 워드라인에 대응하는 리던던시 정보(RED<0:B>)를 생성하고, 제1리프레시 신호(REF1)가 활성화된 경우 제1카운팅 정보(CNT_ADD1)와 저장된 페일 어드레스를 비교하여 제1카운팅 정보(CNT_ADD1)에 대응하는 워드라인을 대체한 리던던시 워드라인에 대응하는 리던던시 정보(RED<0:B>)를 생성할 수 있다. 리던던시 제어부(382)는 입력 어드레스(IN_ADD) 또는 제1카운팅 정보(CNT_ADD1)에 대응하는 워드라인이 대체된 경우 리던던시 신호(RED_EN)를 활성화할 수 있다. 리던던시 제어부(382)에 대한 자세한 설명은 도 6의 설명에서 후술한다.
로우 제어부(383)는 워드라인의 액티브 또는 리프레시 동작을 수행할 수 있다. 로우 제어부(383)는 액티브 커맨드(ACT)가 활성화된 경우 입력 어드레스(IN_ADD)에 대응하는 워드라인을 액티브하되, 리던던시 신호(RED_EN)가 활성화된 경우 리던던시 정보(RED<0:B>)에 대응하는 리던던시 워드라인을 액티브할 수 있다. 로우 제어부(383)는 프리차지 커맨드(PRE)가 활성화된 경우 액티브된 워드라인을 프리차지할 수 있다.
로우 제어부(383)는 제1리프레시 신호(REF1)가 활성화된 경우 제1카운팅 정보(CNT_ADD1)에 대응하는 워드라인을 리프레시하되, 리던던시 신호(RED_EN)가 활성화된 경우 리던던시 정보(RED<0:B>)에 대응하는 리던던시 워드라인을 리프레시할 수 있다. 로우 제어부(383)는 제2리프레시 신호(REF2)가 활성화된 경우 타겟 어드레스(TAR_ADD)에 대응하는 워드라인을 리프레시할 수 있다. 로우 제어부(383)는 제3리프레시 신호(REF3)가 활성화된 경우 제2카운팅 정보(CNT_ADD2)에 대응하는 리던던시 워드라인을 리프레시할 수 있다.
메모리는 하이 액티브 워드라인에 인접한 인접 워드라인 및 리던던시 워드라인에 대한 추가적인 리프레시를 수행하므로써 워드라인 디스터번스로 인해 발생하는 문제점을 방지할 수 있다.
도 4는 도 3의 메모리의 리프레시 동작을 설명하기 위한 파형도이다. 도 4에는 M = N = 4이고, 제2리프레시 신호(REF2), 제3리프레시 신호(REF3)가 함께 활성화되는 경우에 대해 설명한다. 제1리프레시 신호(REF1)는 리프레시 커맨드(REF)가 활성화될 때마다 2회씩 활성화되되 리프레시 커맨드(REF)가 4회 입력된 경우 활성화되지 않고, 제2리프레시 신호(REF2)는 리프레시 커맨드(REF)가 4회 입력될 때마다 2회씩 활성화되고, 제3리프레시 신호(REF3)는 리프레시 커맨드(REF)가 4회 입력될 때마다 1회씩 활성화될 수 있다.
먼저 리프레시 커맨드(REF)가 1회차로 활성화된 경우 제1리프레시 신호(REF1)가 2회 활성화되고, 제1카운팅 정보(CNT_ADD1)에 대응하는 워드라인이 리프레시된다. 이때 제1리프레시 신호(REF1)가 첫번째로 활성화되었을 때 K번 워드라인이 리프레시되었다면, 제1리프레시 신호(REF1)가 두번째로 활성화되면 K+1번 워드라인이 리프레시될 수 있다. 리프레시 커맨드(REF)가 2회차, 3회차 활성화된 경우에도 상술한 바와 유사하게 워드라인이 차례로 리프레시 될 수 있다.
리프레시 커맨드(REF)가 4회차로 활성화된 경우 제2리프레시 신호(REF2)가 2회 활성화되고, 제3리프레시 신호(REF3)가 1회 활성화될 수 있다. 하이 액티브 워드라인이 L번 워드라인이라면, 제2리프레시 신호(REF2)가 첫번째로 활성화되었을 때 L-1번 워드라인이 리프레시되고, 제2리프레시 신호(REF2)가 두번째로 활성화되었을 때 L+1번 워드라인이 리프레시될 수 있다. 제3리프레시 신호(REF3)가 활성화되면 제2카운팅 정보(CNT_ADD2)에 대응하는 리던던시 워드라인이 활성화될 수 있다.
도 5는 도 3의 메모리의 리프레시 동작을 설명하기 위한 파형도이다. 도 5에는 M = N = 4이고, 제2리프레시 신호(REF2), 제3리프레시 신호(REF3)가 따로 활성화되는 경우에 대해 설명한다. 제1리프레시 신호(REF1)는 리프레시 커맨드(REF)가 활성화될 때마다 2회씩 활성화되되 리프레시 커맨드(REF)가 4 * X회(X는 자연수) 입력된 경우 활성화되지 않고, 리프레시 커맨드(REF)가 4 * X - 2회 입력된 경우 1회 활성화되고, 제2리프레시 신호(REF2)는 리프레시 커맨드(REF)가 4 * X회 입력될 때마다 2회씩 활성화되고, 제3리프레시 신호(REF3)는 리프레시 커맨드(REF)가 4 * X - 2회 입력될 때마다 1회씩 활성화될 수 있다.
먼저 리프레시 커맨드(REF)가 1회차로 활성화된 경우 제1리프레시 신호(REF1)가 2회 활성화되고, 제1카운팅 정보(CNT_ADD1)에 대응하는 워드라인이 리프레시될 수 있다. 이때 제1리프레시 신호(REF1)가 첫번째로 활성화되었을 때 K번 워드라인이 리프레시되었다면, 제1리프레시 신호(REF1)가 두번째로 활성화되면 K+1번 워드라인이 리프레시될 수 있다. 리프레시 커맨드(REF)가 3회차로 활성화된 경우 상술한 바와 유사하게 워드라인이 차례로 리프레시 될 수 있다.
리프레시 커맨드(REF)가 2회차로 활성화된 경우 제1리프레시 신호(REF1)가 1회 활성화되고 제3리프레시 신호(REF3)가 1회 활성화될 수 있다. 이때 제1리프레시 신호(REF1)가 첫번째로 활성화되었을 때 K+2번 워드라인이 리프레시되고, 제3리프레시 신호(REF3)가 활성화되었을 때 1번 리던던시 워드라인이 리프레시될 수 있다.
리프레시 커맨드(REF)가 4회차로 활성화된 경우 제2리프레시 신호(REF2)가 2회 활성화될 수 있다. 하이 액티브 워드라인이 L번 워드라인이라면, 제2리프레시 신호(REF2)가 첫번째로 활성화되었을 때 L-1번 워드라인이 리프레시되고, 제2리프레시 신호(REF2)가 두번째로 활성화되었을 때 L+1번 워드라인이 리프레시될 수 있다.
메모리가 리프레시하는 워드라인의 순서, 리프레시 커맨드(REF)에 응답하여 노멀 리프레시, 타겟 리프레시, 리던던시 리프레시 중 하나 이상의 리프레시를 수행하는 경우 그 순서, 1회의 리프레시 커맨드에 대응한 리프레시 횟수 등은 설계에 따라 다양하게 설정될 수 있다.
도 6은 리던던시 제어부(382)의 구성도이다.
도 6에 도시된 바와 같이, 로우 제어부(383)는 하나 이상의 리던던시 워드라인(RWL0 - RWLB)에 각각 대응하는 하나 이상의 페일 어드레스 저장부(610_0 - 610_B), 하나 이상의 어드레스 비교부(620_0 - 620_B), 리던던시 신호 생성부(630) 및 타겟 리던던시 인에이블 신호 생성부(640)를 포함할 수 있다.
도 6을 참조하여 리던던시 제어부(382)에 대해 설명한다.
하나 이상의 페일 어드레스 저장부(610_0 - 610_B)는 메모리의 제조과정 등에서 수행된 테스트에 의해 검출된 페일 어드레스를 저장한다. 페일 어드레스는 어떠한 원인으로 인해 사용할 수 없게 된 워드라인을 나타낼 수 있다. 각 페일 어드레스 저장부(610_0 - 610_B)는 저장된 값을 출력(STO_0 - STO_B)할 수 있다.
하나 이상의 어드레스 비교부(620_0 - 620_B)는 액티브 커맨드(ACT)가 활성화된 경우 입력 어드레스(IN_ADD)와 대응하는 페일 어드레스 저장부의 출력을 비교한 결과를 출력(RED<0> - RED<B>)하고, 제1리프레시 신호(REF1)가 활성화된 경우 제1카운팅 정보(CNT_ADD1)와 대응하는 페일 어드레스 저장부의 출력을 비교한 결과를 출력(RED<0> - RED<B>)할 수 있다. 어드레스 비교부의 출력(RED<0> - RED<B>)은 리던던던시 정보(RED<0:B>)의 각 비트일 수 있다.
어드레스 비교부(620_0 - 620_B)는 입력 어드레스(IN_ADD) 또는 제1카운팅 정보(CNT_ADD1)가 대응하는 페일 어드레스 저장부의 출력과 동일한 경우 대응하는 비트를 활성화할 수 있다. 따라서 리던던시 정보(RED<0:B>) 중 활성화된 비트에 대응하는 리던던시 워드라인은 입력 어드레스(IN_ADD) 또는 제1카운팅 정보(CNT_ADD1)에 대응하는 워드라인을 대체한 리던던시 워드라인일 수 있다.
리던던시 신호 생성부(630)는 입력 어드레스(IN_ADD) 또는 제1카운팅 정보(CNT_ADD1)에 대응하는 워드라인이 대체되었는지를 나타내는 리던던시 신호(RED_EN)를 생성할 수 있다. 리던던시 신호(RED_EN)가 활성화된 경우 입력 어드레스(IN_ADD) 또는 제1카운팅 정보(CNT_ADD1)에 대응하는 워드라인은 대체된 것이고, 활성화되지 않은 경우 입력 어드레스(IN_ADD) 또는 제1카운팅 정보(CNT_ADD1)에 대응하는 워드라인은 대체되지 않은 것일 수 있다. 리던던시 신호 생성부(630)는 리던던시 정보(RED<0:B>)의 각 비트가 모두 활성화되지 않은 경우 리던던시 신호(RED_EN)를 비활성화하고, 리던던시 정보(RED<0:B>)의 각 비트 중 하나 이상의 비트가 활성화된 경우 리던던시 신호(RED_EN)를 활성화할 수 있다.
타겟 리던던시 인에이블 신호 생성부(640)는 하나 이상의 페일 어드레스 저장부(610_0 - 610_B) 중 소정의 개수에 페일 어드레스가 저장된 경우 타겟 리던던시 인에이블 신호(TRR_RED_EN)를 활성화할 수 있다. 페일 어드레스가 저장된 페일 어드레스 저장부의 개수는 메모리의 제조과정에서 카운팅되어 미리 타겟 리던던시 인에이블 신호 생성부(640)에 저장될 수도 있고, 하나 이상의 페일 어드레스 저장부(610_0 - 610_B)가 출력하는 사용신호(USE_0 - USE_B)에 응답하여 카운팅될 수도 있다. 하나 이상의 페일 어드레스 저장부(610_0 - 610_B)는 페일 어드레스가 저장된 경우 대응하는 사용신호를 활성화할 수 있다. 타겟 리던던시 인에이블 신호(640)는 하나 이상의 페일 어드레스 저장부(610_0 - 610_B) 중 절반보다 많은 페일 어드레스 저장부에 페일 어드레스가 저장된 경우 타겟 리던던시 인에이블 신호(TRR_RED_EN)를 활성화할 수 있다. 타겟 리던던시 인에이블 신호(TRR_RED_EN)를 생성하는 이유에 대해서는 도 7의 설명에서 후술한다.
도 7은 다른 일 실시예에 따른 메모리를 설명하기 위한 도면이다. 도 7에는 셀 어레이(390)의 일부를 도시하였다. 도 7에 도시된 바와 같이, 셀 어레이(390)는 다수의 워드라인(WL0 - WLA) 및 하나 이상의 리던던시 워드라인(RWL0 - RWL7)을 포함할 수 있다. 도시의 편의를 위해 메모리 셀(MC)의 도시는 생략하였다.
도 3의 메모리는 타겟 리던던시 인에이블 신호(TRR_RED_EN)가 활성화된 경우에만 리던던시 워드라인에 대한 리프레시를 수행할 수도 있다. 따라서 도 3에서 리던던시 제어부(382)는 타겟 리던던시 인에이블 신호(TRR_RED_EN)를 생성하되, 하나 이상의 리던던시 워드라인(RWL0 - RWLB) 중 소정의 개수의 리던던시 워드라인이 사용된 경우 타겟 리던던시 인에이블 신호(TRR_RED_EN)를 활성화하고, 리프레시 제어부(381)는 타겟 리던던시 인에이블 신호(TRR_RED_EN)를 활성화된 경우에만 리프레시 커맨드(REF)가 N회 입력될 때마다 제3리프레시 신호(REF3)를 활성화할 수 있다.
도 3의 메모리는 홀수번째로 배치된 리던던시 워드라인(RWL0, RWL2, ...)을 모두 사용하고 다음으로 짝수번째로 배치된 리던던시 워드라인(RWL1, RWL3, ...)을 사용하거나, 반대로 짝수번째로 배치된 리던던시 워드라인을 모두 사용하고 다음으로 홀수번째로 배치된 리던던시 워드라인을 사용할 수 있다. 이하에서는 셀 어레이(390)에서 짝수번째로 배치된 리던던시 워드라인(RWL1, RWL3, RWL5, RWL7)을 먼저 사용하고 난 후 홀수번째로 배치된 리던던시 워드라인(RWL2, RWL4, RWL6, RWL8)을 사용하는 경우에 대해 설명한다.
(1) 사용된 리던던시 워드라인이 절반 이하인 경우(A)
예를 들어 짝수번째로 배치된 리던던시 워드라인들 중 'RWL1', 'RWL3', 'RWL5'가 사용된 경우, 'RWL1', 'RWL3', 'RWL5'에 인접한 리던던시 워드라인(RWL0, RWL2, RWL4, RWL6)들은 사용되지 않으므로 메모리가 수많은 액티브 동작을 수행하여도 실제 사용되는 리던던시 워드라인에 워드라인 디스터번스 현상이 발생할 가능성은 매우 작다. 따라서 이 경우 리던던시 워드라인을 따로 리프레시 해줄 필요가 없다. 타겟 리던던시 인에이블 신호 생성부(640)는 타겟 리던던시 인에이블 신호(TRR_RED_EN)를 비활성화할 수 있다.
(2) 사용된 리던던시 워드라인이 절반 이하인 경우(B)
예를 들어 짝수번째로 배치된 리던던시 워드라인들 중 'RWL1', 'RWL3', 'RWL5', 'RWL7'가 모두 사용되고, 홀수번째로 배치된 리던던시 워드라인들 중 'RWL0', 'RWL2', 'RWL4'가 사용된 경우 'RWL0' - 'RWL7'에 인접한 리던던시 워드라인들이 사용되므로 특정 리던던시 워드라인에 대한 액티브 동작의 횟수가 많아지면 인접한 리던던시 워드라인에 워드라인 디스터번스 현상이 발생할 수 있다. 따라서 이 경우 리던던시 워드라인을 따로 리프레시 해줄 필요가 있다. 따라서 타겟 리던던시 인에이블 신호 생성부(640)는 타겟 리던던시 인에이블 신호(TRR_RED_EN)를 활성화할 수 있다.
다만 리던던시 워드라인이 리프레시가 필요한지 여부는 리던던시 워드라인의 배치, 리던던시 워드라인의 사용순서에 따라 달라질 수 있으며, 반드시 절반 이상을 사용한 경우에만 리던던시 워드라인에 대한 리프레시를 수행해주어야 하는 것은 아니다. 따라서 타겟 리던던시 인에이블 신호 생성부(640)가 타겟 리던던시 인에이블 신호(TRR_RED_EN)를 활성화하는 조건은 설계에 따라 달라질 수 있다.
메모리는 하이 액티브 워드라인에 인접한 인접 워드라인 및 리던던시 워드라인에 대한 추가적인 리프레시를 수행하므로써 워드라인 디스터번스로 인해 발생하는 문제점을 방지할 수 있다. 특히 리던던시 워드라인에도 워드라인 디스터번스가 발생할 수 있는 경우에만 리던던시 워드라인을 추가적으로 리프레시하므로써 리프레시 전류를 최소화할 수 있다.
도 8은 로우 제어부(383)의 구성도이다.
도 8에 도시된 바와 같이, 로우 제어부(383)는 어드레스 선택부(810) 및 워드라인 제어부(820)를 포함할 수 있다.
도 8을 참조하여 로우 제어부(383)에 대해 설명한다.
어드레스 선택부(810)는 액티브 커맨드(ACT)가 활성화된 경우 입력 어드레스(IN_ADD)를 선택하여 출력(SEL_ADD)하고, 제1리프레시 커맨드(REF1)가 활성화된 경우 제1카운팅 정보(CNT_ADD1)를 선택하여 출력(SEL_ADD)하고, 제2리프레시커맨드(REF2)가 활성화된 경우 타겟 어드레스(TAR_ADD)를 선택하여 출력(SEL_ADD)할 수 있다.
워드라인 제어부(820)는 액티브 커맨드(ACT)가 활성화된 경우 'SEL_ADD'에 대응하는 워드라인을 액티브하되, 리던던시 신호(RED_EN)가 활성화된 경우 리던던시 정보(RED<0:B>)에 대응하는 리던던시 워드라인을 액티브할 수 있다. 프리차지 커맨드(PRE)가 활성화되면, 액티브된 워드라인을 프리차지할 수 있다.
워드라인 제어부(820)는 제1리프레시 신호(REF1)가 활성화된 경우 'SEL_ADD'에 대응하는 워드라인을 리프레시하되, 리던던시 신호(RED_EN)가 활성화된 경우 리던던시 정보(RED<0:B>)에 대응하는 리던던시 워드라인을 리프레시할 수 있다. 워드라인 제어부(820)는 제2리프레시 신호(REF2)가 활성화된 경우 'SEL_ADD'에 대응하는 워드라인을 리프레시할 수 있다. 워드라인 제어부(630)는 제3리프레시 신호(REF3)가 활성화된 경우 제2카운팅 정보(CNT_ADD2)에 대응하는 리던던시 워드라인을 리프레시할 수 있다.
도 9는 다른 일 실시예에 따른 메모리의 구성도이다.
도 9에 도시된 바와 같이, 메모리는 커맨드 입력부(910), 어드레스 입력부(920), 커맨드 디코더(930), 제1카운팅부(940), 제2카운팅부(950), 제어부(960) 및 셀 어레이(970)를 포함할 수 있다. 도 9에서는 메모리에서 액티브 동작, 리프레시 동작과 관련된 구성만을 도시하였으며, 그 이외의 리드, 라이트 등 본 발명과 직접적인 관련이 없는 동작과 관련된 구성은 그 도시를 생략하였다.
도 9를 참조하여 메모리에 대해 설명한다.
도 9의 구성 중 커맨드 입력부(910), 어드레스 입력부(920), 커맨드 디코더(930), 셀 어레이(970)에 대한 설명은 도 3의 커맨드 입력부(310), 어드레스 입력부(320), 커맨드 디코더(330), 셀 어레이(390)에 대한 설명과 동일하다.
제1카운팅부(940)는 워드라인(WL0 - WLA)이 리프레시될 때마다 그 값이 변경되는 제1카운팅 정보(CNT_ADD1)를 생성할 수 있다. 제1카운팅부(940)는 리프레시 신호(REF_ACT)가 활성화될 때마다 제1카운팅 정보(CNT_ADD1)의 값을 1씩 증가 킬 수 있다. 제1카운팅 정보(CNT_ADD1)는 노멀 리프레시 동작에서 리프레시를 수행할 워드라인을 선택하는 어드레스로 사용되며, 카운팅 정보의 값을 1씩 증가시킨다는 것은 이전에 K번 워드라인(WLK)이 선택되었다면 다음번에는 K+1번 워드라인(WLK+1)이 선택되도록 카운팅 정보를 변화시킨다는 것을 의미한다.
제2카운팅부(950)는 리던던시 워드라인(RWL0 - RWLB)이 리프레시될 때마다 그 값이 변경되는 제2카운팅 정보(CNT_ADD2)를 생성할 수 있다. 제2카운팅부(950)는 리던던시 리프레시 신호(RED_REF)가 활성화될 때마다 제2카운팅 정보(CNT_ADD2)의 값을 1씩 증가시킬 수 있다. 제2카운팅 정보(CNT_ADD2)는 리던던시 리프레시 동작에서 리프레시를 수행할 리던던시 워드라인을 선택하는 정보로 사용되며, 카운팅 정보의 값을 1씩 증가시킨다는 것은 이전에 K번 리던던시 워드라인(RWLK)이 선택되었다면 다음번에는 K+1번 리던던시 워드라인(RWLK+1)이 선택되도록 카운팅 정보를 변화시킨다는 것을 의미한다.
제어부(960)는 주기적으로 입력되는 리프레시 커맨드(REF)에 응답하여 제1카운팅 정보(CNT_ADD1)를 이용하여 선택되는 워드라인을 리프레시하고, 리프레시 커맨드(REF)가 N회 입력되면 제2카운팅 정보(CNT_ADD2)를 이용하여 선택되는 리던던시 워드라인을 리프레시할 수 있다. 제1카운팅 정보(CNT_ADD1)는 리프레시 신호(REF_ACT)에 응답하여 순차적으로 증가하므로, 제어부(960)는 제1카운팅 정보(CNT_ADD1)에 응답하여 다수의 워드라인(WL0 - WLA)을 차례로 리프레시할 수 있다. 또한 제2카운팅 정보(CNT_ADD2)는 리던던시 리프레시 신호(RED_REF)에 응답하여 순차적으로 증가하므로, 제어부(960)는 제2카운팅 정보(CNT_ADD2)에 응답하여 다수의 리던던시 워드라인(RWL0 - RWLB)을 차례로 리프레시할 수 있다.
제어부(960)는 리프레시 제어부(961), 리던던시 제어부(962), 로우 제어부(963)를 포함할 수 있다. 리프레시 제어부(961)는 리프레시 커맨드(REF)에 응답하여 리프레시 신호(REF_ACT)를 활성화하되, 리프레시 커맨드(REF)가 N회 입력되면 리던던시 리프레시 신호(RED_REF)를 활성화할 수 있다. 리던던시 제어부(962)에 대한 설명은 도 3 및 도 6의 설명에서 상술한 바와 동일하다.
로우 제어부(963)는 워드라인의 액티브 또는 리프레시 동작을 수행할 수 있다. 로우 제어부(963)는 액티브 커맨드(ACT)가 활성화된 경우 입력 어드레스(IN_ADD)에 대응하는 워드라인을 액티브하되, 리던던시 신호(RED_EN)가 활성화된 경우 리던던시 정보(RED<0:B>)에 대응하는 리던던시 워드라인을 액티브할 수 있다. 로우 제어부(963)는 프리차지 커맨드(PRE)가 활성화된 경우 액티브된 워드라인을 프리차지할 수 있다.
로우 제어부(963)는 리프레시 신호(REF_ACT)가 활성화된 경우 제1카운팅 정보(CNT_ADD1)에 대응하는 워드라인을 리프레시하되, 리던던시 신호(RED_EN)가 활성화된 경우 리던던시 정보(RED<0:B>)에 대응하는 리던던시 워드라인을 리프레시할 수 있다. 로우 제어부(963)는 리던던시 리프레시 신호(RED_REF)가 활성화된 경우 제2카운팅 정보(CNT_ADD2)에 대응하는 리던던시 워드라인을 리프레시할 수 있다.
메모리는 리프레시 커맨드(REF)가 입력되면 리프레시 신호(REF_ACT)를 활성화하여 노멀 리프레시를 수행하되, 리프레시 커맨드(REF)가 N회 입력될 때마다 리던던시 리프레시 신호(RED_REF)를 활성화하여 리던던시 워드라인에 대한 리프레시를 수행할 수 있다. 리프레시할 리던던시 워드라인은 제2카운팅 정보(CNT_ADD2)를 이용하여 선택할 수 있다.
메모리는 리던던시 워드라인을 추가적으로 리프레시하므로써 워드라인 디스터번스로 인해 발생하는 문제점을 방지할 수 있다. 특히 리던던시 워드라인에도 워드라인 디스터번스가 발생할 수 있는 경우에만 리던던시 워드라인을 추가적으로 리프레시하는 경우 리프레시 전류를 최소화할 수 있다.
도 10은 일 실시예에 다른 메모리 시스템의 구성도이다.
도 10에 도시된 바와 같이, 메모리 시스템은 메모리(1010) 및 메모리 컨트롤러(1020)를 포함할 수 있다.
메모리 컨트롤러(1020)는 메모리(1010)에 커맨드(CMDs)와 어드레스(ADDs)를 인가하는 것에 의해 메모리(1010)의 동작을 제어하고, 리드 및 라이트 동작시에 메모리(1010)와 데이터(DATA)를 주고 받는다. 메모리 컨트롤러(1020)는 커맨드 신호들(CMDs)을 전송함으로써 메모리(1010)로 액티브 커맨드(ACT), 프리차지 커맨드(PRE) 또는 리프레시 커맨드(REF)를 입력할 수 있다. 메모리 컨트롤러(1020)는 액티브 커맨드(ACT)를 입력하는 경우 메모리(1010)에서 셀블록 및 액티브할 워드라인을 선택하기 위한 어드레스(ADDs)를 전송할 수 있다. 메모리 컨트롤러(1020)는 메모리(1010)에 주기적으로 리프레시 커맨드(REF)를 전송할 수 있다.
메모리(1010)는 도 3, 도 7 및 도 9의 설명에서 상술한 메모리들 중 하나일 수 있다. 메모리(1010)는 하이 액티브 워드라인의 어드레스를 검출할 수 있다. 메모리(1010)는 하이 액티브 워드라인의 어드레스를 검출하여 저장하고, 타겟 리프레시 동작시 타겟 어드레스를 생성할 수 있다. 메모리(1010)는 리프레시 커맨드(REF)가 입력되면 노멀 리프레시 동작을 수행하되, 리프레시 커맨드(REF)가 M회 입력되면 타겟 리프레시 동작을 수행하고, 리프레시 커맨드(REF)가 N회 입력되면 리던던시 리프레시 동작을 수행할 수 있다. 참고로 메모리(1010)가 위 리프레시 동작들을 수행하기 위한 구성 및 동작은 도 3 내지 도 9의 설명에서 상술한 바와 동일하다.
메모리 시스템은 하이 액티브 워드라인에 인접한 인접 워드라인 및 리던던시 워드라인에 대한 추가적인 리프레시를 수행하므로써 워드라인 디스터번스로 인해 발생하는 문제점을 방지할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (25)

  1. 다수의 워드라인;
    상기 다수의 워드라인 중 하나 이상의 워드라인을 대체하기 위한 하나 이상의 리던던시 워드라인;
    저장된 어드레스를 이용해 하나 이상의 타겟 어드레스를 생성하는 타겟 어드레스 생성부; 및
    주기적으로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하되, 상기 리프레시 커맨드가 M회 입력되면 상기 타겟 어드레스를 이용하여 선택되는 워드라인을 리프레시하고, 상기 리프레시 커맨드가 N회 입력되면 리던던시 워드라인을 리프레시하는 제어부
    를 포함하는 메모리.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 다수의 워드라인 중 액티브 횟수가 소정의 횟수 이상인 경우 및 액티브 빈도가 소정의 빈도 이상인 경우 중 하나 이상의 조건을 만족하는 워드라인의 어드레스를 검출하는 어드레스 검출부를 포함하고,
    상기 타겟 어드레스 생성부는
    상기 어드레스 검출부가 검출한 어드레스를 저장하고, 상기 하나 이상의 타겟 어드레스는 상기 검출한 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인에 대응하는 메모리.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    워드라인이 리프레시될 때마다 변경되는 제1카운팅 정보를 생성하는 제1카운팅부; 및
    리던던시 워드라인이 리프레시될 때마다 변경되는 제2카운팅 정보를 생성하는 제2카운팅부
    를 포함하는 메모리.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3항에 있어서,
    상기 제어부는
    상기 리프레시 커맨드에 응답하여 제1카운팅 정보를 이용하여 선택되는 워드라인을 리프레시하되, 상기 리프레시 커맨드가 M회 입력되면 상기 타겟 어드레스를 이용하여 선택되는 워드라인을 리프레시하고, 상기 리프레시 커맨드가 N회 입력되면 상기 제2카운팅 정보를 이용하여 선택되는 리던던시 워드라인을 리프레시하는 메모리.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4항에 있어서,
    상기 제어부는
    상기 리프레시 커맨드에 응답하여 제1리프레시 신호를 활성화하되, 상기 리프레시 커맨드가 M회 입력되면 제2리프레시 신호를 활성화하고, 상기 리프레시 커맨드가 N회 입력되면 제3리프레시 신호를 활성화하는 리프레시 제어부; 및
    상기 제1리프레시 신호에 응답하여 상기 제1카운팅 정보를 이용해 선택되는 워드라인을 리프레시하고, 상기 제2리프레시 신호에 응답하여 상기 타겟 어드레스를 이용해 선택되는 워드라인을 리프레시하고, 상기 제3리프레시 신호에 응답하여 상기 제2카운팅 정보를 이용해 선택되는 리던던시 워드라인을 리프레시하는 로우 제어부
    를 포함하는 메모리.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5항에 있어서,
    상기 제1카운팅부는
    상기 제1리프레시 신호에 응답하여 카운팅을 수행하여 상기 제1카운팅 정보를 생성하고,
    상기 제2카운팅부는
    상기 제3리프레시 신호에 응답하여 카운팅을 수행하여 상기 제2카운팅 정보를 생성하는 메모리.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5항에 있어서,
    상기 제어부는
    상기 제1카운팅 정보와 페일 어드레스가 동일하면 리던던시 신호를 활성화하고, 상기 하나 이상의 리던던시 워드라인 중 하나에 대응하는 리던던시 정보를 출력하는 리던던시 제어부를 포함하고,
    상기 로우 제어부는
    상기 제1리프레시 신호에 응답하여 상기 제1카운팅 정보를 선택하고, 상기 제2리프레시 신호에 응답하여 상기 타겟 어드레스를 선택하는 어드레스 선택부; 및
    상기 제1리프레시 신호 또는 상기 제2리프레시 신호가 활성화되면 상기 어드레스 선택부의 출력에 대응하는 워드라인을 리프레시하되, 상기 리던던시 신호가 활성화되면 상기 리던던시 정보에 대응하는 리던던시 워드라인을 활성화하고, 상기 제3리프레시 신호가 활성화된 경우 상기 제2카운팅 정보에 대응하는 리던던시 워드라인을 리프레시하는 워드라인 제어부
    를 포함하는 메모리.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4항에 있어서,
    상기 제어부는
    상기 하나 이상의 리던던시 워드라인 중 소정의 개수 이상의 리던던시 워드라인이 사용된 경우 상기 리프레시 커맨드가 N회 입력되면 리던던시 워드라인을 리프레시하는 메모리.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 제어부는
    상기 하나 이상의 리던던시 워드라인 각각에 대응하는 하나 이상의 페일 어드레스 저장부를 포함하되, 상기 하나 이상의 페일 어드레스 저장부 중 소정의 개수 이상의 페일 어드레스 저장부에 페일 어드레스가 저장된 경우 타겟 리던던시 인에이블 신호를 활성화하는 리던던시 제어부;
    상기 리프레시 커맨드에 응답하여 제1리프레시 신호를 활성화하되, 상기 리프레시 커맨드가 M회 입력되면 제2리프레시 신호를 활성화하고, 상기 타겟 리던던시 인에이블 신호가 활성화된 경우 상기 리프레시 커맨드가 N회 입력되면 제3리프레시 신호를 활성화하는 리프레시 제어부; 및
    상기 제1리프레시 신호에 응답하여 상기 제1카운팅 정보를 이용해 선택되는 워드라인을 리프레시하고, 상기 제2리프레시 신호에 응답하여 상기 타겟 어드레스를 이용해 선택되는 워드라인을 리프레시하고, 상기 제3리프레시 신호에 응답하여 상기 제2카운팅 정보를 이용해 선택되는 리던던시 워드라인을 리프레시하는 로우 제어부
    를 포함하는 메모리.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 리던던시 제어부는
    홀수번째로 배치된 리던던시 워드라인에 대응하는 페일 어드레스 저장부에 페일 어드레스가 모두 저장되면 짝수번째로 배치된 리던던시 워드라인에 대응하는 페일 어드레스 저장부에 페일 어드레스를 저장하는 경우, 짝수번째로 배치된 리던던시 워드라인에 대응하는 페일 어드레스 저장부에 페일 어드레스가 저장되면 상기 타겟 리던던시 인에이블 신호를 활성화하고,
    짝수번째로 배치된 리던던시 워드라인에 대응하는 페일 어드레스 저장부에 페일 어드레스가 모두 저장되면 홀수번째로 배치된 리던던시 워드라인에 대응하는 페일 어드레스 저장부에 페일 어드레스를 저장하는 경우, 홀수번째로 배치된 리던던시 워드라인에 대응하는 페일 어드레스 저장부 모두에 페일 어드레스가 저장되면 상기 타겟 리던던시 인에이블 신호를 활성화하는 메모리.
  11. 다수의 워드라인 및 상기 다수의 워드라인 중 하나 이상의 워드라인을 대체하기 위한 하나 이상의 리던던시 워드라인을 포함하고, 주기적으로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하되, 상기 리프레시 커맨드가 M회 입력되면 타겟 어드레스를 이용하여 선택되는 워드라인을 리프레시하고, 상기 리프레시 커맨드가 N회 입력되면 리던던시 워드라인을 리프레시하는 메모리; 및
    상기 메모리로 상기 리프레시 커맨드를 주기적으로 입력하는 메모리 컨트롤러를 포함하는 메모리 시스템.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서,
    상기 메모리는
    상기 다수의 워드라인 중 액티브 횟수가 소정의 횟수 이상인 경우 및 액티브 빈도가 소정의 빈도 이상인 경우 중 하나 이상의 조건을 만족하는 워드라인의 어드레스를 검출하는 어드레스 검출부를 포함하고,
    상기 어드레스 검출부가 검출한 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인에 대응하는 상기 타겟 어드레스를 생성하는 메모리 시스템.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서,
    상기 메모리는
    워드라인이 리프레시될 때마다 변경되는 제1카운팅 정보 및 리던던시 워드라인이 리프레시될 때마다 변경되는 제2카운팅 정보를 생성하고,
    상기 리프레시 커맨드에 응답하여 제1카운팅 정보를 이용하여 선택되는 워드라인을 리프레시하되, 상기 리프레시 커맨드가 M회 입력되면 상기 타겟 어드레스를 이용하여 선택되는 워드라인을 리프레시하고, 상기 리프레시 커맨드가 N회 입력되면 상기 제2카운팅 정보를 이용하여 선택되는 리던던시 워드라인을 리프레시하는 메모리 시스템.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서,
    상기 메모리는
    상기 하나 이상의 리던던시 워드라인 중 소정의 개수 이상의 리던던시 워드라인이 사용된 경우 상기 리프레시 커맨드가 N회 입력되면 리던던시 워드라인을 리프레시하는 메모리 시스템.
  15. 다수의 워드라인;
    상기 다수의 워드라인 중 하나 이상의 워드라인을 대체하기 위한 하나 이상의 리던던시 워드라인;
    주기적으로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하되, 상기 리프레시 커맨드가 N회 입력될 때마다 리던던시 워드라인을 리프레시하는 제어부;
    상기 워드라인이 리프레시될 때마다 변경되는 제1카운팅 정보를 생성하는 제1카운팅부; 및
    상기 리던던시 워드라인이 리프레시될 때마다 변경되는 제2카운팅 정보를 생성하는 제2카운팅부를 포함하고,
    상기 제어부는
    상기 제1카운팅 정보와 페일 어드레스가 동일하면 리던던시 신호를 활성화하는 리던던시 제어부;
    상기 리프레시 커맨드에 응답하여 리프레시 신호를 활성화하되, 상기 리프레시 커맨드가 N회 입력되면 리던던시 리프레시 신호를 활성화하는 리프레시 제어부; 및
    상기 리프레시 신호에 응답하여 상기 제1카운팅 정보를 이용해 선택되는 워드라인을 리프레시하고, 상기 리던던시 리프레시 신호에 응답하여 상기 제2카운팅 정보를 이용해 선택되는 리던던시 워드라인을 리프레시하는 로우 제어부
    를 포함하는 메모리.
  16. 삭제
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15항에 있어서,
    상기 제어부는
    상기 리프레시 커맨드에 응답하여 상기 제1카운팅 정보를 이용하여 선택되는 워드라인을 리프레시하되, 상기 리프레시 커맨드가 N회 입력되면 상기 제2카운팅 정보를 이용하여 선택되는 리던던시 워드라인을 리프레시하는 메모리.
  18. 삭제
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15항에 있어서,
    상기 제1카운팅부는
    상기 리프레시 신호에 응답하여 카운팅을 수행하여 상기 제1카운팅 정보를 생성하고,
    상기 제2카운팅부는
    상기 리던던시 리프레시 신호에 응답하여 카운팅을 수행하여 상기 제2카운팅 정보를 생성하는 메모리.
  20. 다수의 워드라인;
    상기 다수의 워드라인 중 하나 이상의 워드라인을 대체하기 위한 하나 이상의 리던던시 워드라인;
    워드라인이 리프레시될 때마다 변경되는 제1카운팅 정보를 생성하고, 리던던시 워드라인이 리프레시될 때마다 변경되는 제2카운팅 정보를 생성하는 카운팅부;
    상기 다수의 워드라인 중 액티브 횟수가 소정의 횟수 이상인 경우 및 액티브 빈도가 소정의 빈도 이상인 경우 중 하나 이상의 조건을 만족하는 워드라인의 어드레스를 검출하여 검출한 어드레스에 검출한 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인에 대응하는 타겟 어드레스를 생성하는 타겟 어드레스 생성부; 및
    리프레시 커맨드에 응답하여 상기 제1카운팅 정보를 이용하여 선택되는 워드라인을 리프레시하고, 상기 리프레시 커맨드가 상기 리프레시 커맨드가 M회 입력되면 상기 타겟 어드레스를 이용하여 선택되는 워드라인을 리프레시하고, 상기 리프레시 커맨드가 N회 입력되면 상기 제2카운팅 정보를 이용하여 선택되는 리던던시 워드라인을 리프레시하는 제어부
    를 포함하는 메모리.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제 20항에 있어서,
    상기 제어부는
    상기 리프레시 커맨드에 응답하여 제1리프레시 신호를 활성화하되, 상기 리프레시 커맨드가 M회 입력되면 제2리프레시 신호를 활성화하고, 상기 리프레시 커맨드가 N회 입력되면 제3리프레시 신호를 활성화하는 리프레시 제어부; 및
    상기 제1리프레시 신호에 응답하여 상기 제1카운팅 정보를 이용해 선택되는 워드라인을 리프레시하고, 상기 제2리프레시 신호에 응답하여 상기 타겟 어드레스를 이용해 선택되는 워드라인을 리프레시하고, 상기 제3리프레시 신호에 응답하여 상기 제2카운팅 정보를 이용해 선택되는 리던던시 워드라인을 리프레시하는 로우 제어부
    를 포함하는 메모리.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제 21항에 있어서,
    상기 카운팅부는
    상기 제1리프레시 신호에 응답하여 카운팅을 수행하여 상기 제1카운팅 정보를 생성하고, 상기 제3리프레시 신호에 응답하여 카운팅을 수행하여 상기 제2카운팅 정보를 생성하는 메모리.
  23. 다수의 워드라인;
    상기 다수의 워드라인 중 하나 이상의 워드라인을 대체하기 위한 하나 이상의 리던던시 워드라인;
    저장된 어드레스를 이용해 하나 이상의 타겟 어드레스를 생성하는 타겟 어드레스 생성부; 및
    상기 하나 이상의 리던던시 워드라인에 대응하는 하나 이상의 페일 어드레스 저장부; 및
    주기적으로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하되, 상기 리프레시 커맨드가 N회 입력되면 상기 타겟 어드레스를 이용하여 선택되는 워드라인을 리프레시하고, 상기 하나 이상의 페일 어드레스 저장부 중 소정의 개수 이상의 페일 어드레스 저장부에 페일 어드레스가 저장된 경우 상기 리프레시 커맨드가 N회 입력되면 상기 타겟 어드레스를 이용하여 선택되는 워드라인 및 리던던시 워드라인을 리프레시하는 제어부
    를 포함하는 메모리.
  24. ◈청구항 24은(는) 설정등록료 납부시 포기되었습니다.◈
    제 23항에 있어서,
    상기 다수의 워드라인 중 액티브 횟수가 소정의 횟수 이상인 경우 및 액티브 빈도가 소정의 빈도 이상인 경우 중 하나 이상의 조건을 만족하는 워드라인의 어드레스를 검출하는 어드레스 검출부를 포함하고,
    상기 타겟 어드레스 생성부는
    상기 어드레스 검출부가 검출한 어드레스를 저장하고, 상기 하나 이상의 타겟 어드레스는 상기 검출한 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인에 대응하는 메모리.
  25. ◈청구항 25은(는) 설정등록료 납부시 포기되었습니다.◈
    제 23항에 있어서,
    상기 제어부는
    홀수번째로 배치된 리던던시 워드라인에 대응하는 페일 어드레스 저장부에 페일 어드레스가 모두 저장되면 짝수번째로 배치된 리던던시 워드라인에 대응하는 페일 어드레스 저장부에 페일 어드레스를 저장하는 경우, 홀수번째로 배치된 리던던시 워드라인에 대응하는 페일 어드레스 저장부 모두에 페일 어드레스가 저장된 후 상기 리프레시 커맨드가 N회 입력되면 리던던시 워드라인을 리프레시하고,
    짝수번째로 배치된 리던던시 워드라인에 대응하는 페일 어드레스 저장부에 페일 어드레스가 모두 저장되면 홀수번째로 배치된 리던던시 워드라인에 대응하는 페일 어드레스 저장부에 페일 어드레스를 저장하는 경우, 짝수번째로 배치된 리던던시 워드라인에 대응하는 페일 어드레스 저장부 모두에 페일 어드레스가 저장된 후 상기 리프레시 커맨드가 N회 입력되면 리던던시 워드라인을 리프레시하는 메모리.
KR1020130158327A 2013-12-18 2013-12-18 메모리 및 이를 포함하는 메모리 시스템 KR102189533B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130158327A KR102189533B1 (ko) 2013-12-18 2013-12-18 메모리 및 이를 포함하는 메모리 시스템
US14/296,020 US9190139B2 (en) 2013-12-18 2014-06-04 Memory and memory system including the same
CN201410419619.6A CN104733034B (zh) 2013-12-18 2014-08-22 存储器和包括存储器的存储***
TW103139086A TWI644322B (zh) 2013-12-18 2014-11-11 記憶體及包含該記憶體的記憶體系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130158327A KR102189533B1 (ko) 2013-12-18 2013-12-18 메모리 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20150071371A KR20150071371A (ko) 2015-06-26
KR102189533B1 true KR102189533B1 (ko) 2020-12-11

Family

ID=53369286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130158327A KR102189533B1 (ko) 2013-12-18 2013-12-18 메모리 및 이를 포함하는 메모리 시스템

Country Status (4)

Country Link
US (1) US9190139B2 (ko)
KR (1) KR102189533B1 (ko)
CN (1) CN104733034B (ko)
TW (1) TWI644322B (ko)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
KR101976452B1 (ko) * 2013-04-22 2019-05-10 에스케이하이닉스 주식회사 반도체 장치
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
KR102168115B1 (ko) * 2014-01-21 2020-10-20 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
KR20160011483A (ko) * 2014-07-22 2016-02-01 에스케이하이닉스 주식회사 메모리 장치
KR20160069213A (ko) * 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치
US9535787B2 (en) * 2015-02-12 2017-01-03 International Business Machines Corporation Dynamic cache row fail accumulation due to catastrophic failure
KR20170007927A (ko) * 2015-07-13 2017-01-23 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR102405054B1 (ko) * 2015-11-27 2022-06-08 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법
KR102399475B1 (ko) * 2015-12-28 2022-05-18 삼성전자주식회사 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
US9478316B1 (en) 2016-01-08 2016-10-25 SK Hynix Inc. Memory device
KR102419535B1 (ko) 2016-03-18 2022-07-13 에스케이하이닉스 주식회사 메모리 장치
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
JP6924524B2 (ja) * 2016-04-08 2021-08-25 ウルトラメモリ株式会社 半導体記憶装置
KR102436992B1 (ko) * 2016-09-21 2022-08-29 에스케이하이닉스 주식회사 리프레시 제어 장치
US9799391B1 (en) * 2016-11-21 2017-10-24 Nanya Technology Corporation Dram circuit, redundant refresh circuit and refresh method
KR20180068661A (ko) * 2016-12-14 2018-06-22 에스케이하이닉스 주식회사 반도체장치
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
TWI700694B (zh) * 2019-06-10 2020-08-01 華邦電子股份有限公司 記憶體裝置及其列干擾更新方法
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10930336B1 (en) 2019-07-31 2021-02-23 Winbond Electronics Corp. Memory device and row-hammer refresh method thereof
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
CN115995246A (zh) * 2021-10-18 2023-04-21 长鑫存储技术有限公司 刷新电路、刷新方法及半导体存储器
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060098504A1 (en) * 2003-08-28 2006-05-11 Fujitsu Limited Semiconductor memory

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100527548B1 (ko) * 2004-03-29 2005-11-09 주식회사 하이닉스반도체 메모리 장치의 리프레시 테스트 회로
KR100668510B1 (ko) * 2005-06-30 2007-01-12 주식회사 하이닉스반도체 반도체 메모리 장치
JP5449670B2 (ja) 2007-12-25 2014-03-19 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置、および冗長領域のリフレッシュ方法
US8687450B2 (en) * 2011-02-28 2014-04-01 SK Hynix Inc. Semiconductor device
KR102103873B1 (ko) 2013-06-28 2020-04-24 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
CN103426465B (zh) * 2013-08-26 2016-09-07 郑君 存储器比较刷新电路模块

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060098504A1 (en) * 2003-08-28 2006-05-11 Fujitsu Limited Semiconductor memory

Also Published As

Publication number Publication date
CN104733034B (zh) 2019-05-28
CN104733034A (zh) 2015-06-24
TW201528278A (zh) 2015-07-16
KR20150071371A (ko) 2015-06-26
TWI644322B (zh) 2018-12-11
US9190139B2 (en) 2015-11-17
US20150170728A1 (en) 2015-06-18

Similar Documents

Publication Publication Date Title
KR102189533B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
CN109727624B (zh) 具有双单元模式的存储器件及其刷新方法
KR102194791B1 (ko) 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR102157772B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102157769B1 (ko) 메모리 시스템 및 이의 동작 방법
KR102124973B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102469065B1 (ko) 메모리 장치
KR102387589B1 (ko) 메모리 장치
KR102182368B1 (ko) 어드레스 검출회로 및 이를 포함하는 메모리
US10020073B2 (en) Memory device and operating method thereof
KR102168115B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102124987B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102103873B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
US9514798B2 (en) Address storage circuit and memory and memory system including the same
US10249359B2 (en) Address generation circuit and memory device including the same
US20150085564A1 (en) Memory and memory system including the same
KR20170121498A (ko) 메모리 장치
KR20160011021A (ko) 메모리 장치
KR20150033949A (ko) 메모리 및 이를 포함하는 메모리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant