KR102124987B1 - 메모리 및 이를 포함하는 메모리 시스템 - Google Patents

메모리 및 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR102124987B1
KR102124987B1 KR1020130096435A KR20130096435A KR102124987B1 KR 102124987 B1 KR102124987 B1 KR 102124987B1 KR 1020130096435 A KR1020130096435 A KR 1020130096435A KR 20130096435 A KR20130096435 A KR 20130096435A KR 102124987 B1 KR102124987 B1 KR 102124987B1
Authority
KR
South Korea
Prior art keywords
word line
redundancy
adjacent
cell block
input address
Prior art date
Application number
KR1020130096435A
Other languages
English (en)
Other versions
KR20150019479A (ko
Inventor
지성수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130096435A priority Critical patent/KR102124987B1/ko
Priority to US14/109,437 priority patent/US9361953B2/en
Priority to TW103113277A priority patent/TWI611420B/zh
Priority to CN201410312782.2A priority patent/CN104376868B/zh
Publication of KR20150019479A publication Critical patent/KR20150019479A/ko
Application granted granted Critical
Publication of KR102124987B1 publication Critical patent/KR102124987B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

메모리는 다수의 제1워드라인 및 상기 다수의 제1워드라인 중 하나 이상의 제1워드라인을 대체하기 위한 하나 이상의 제1리던던시 워드라인을 포함하는 제1셀블록; 다수의 제2워드라인 및 상기 다수의 제2워드라인 중 하나 이상의 제2워드라인을 대체하기 위한 하나 이상의 제2리던던시 워드라인을 포함하는 제2셀블록; 및 타겟 리프레시 구간 동안 하나 이상의 어드레스를 차례로 입력받고, 상기 타겟 리프레시 구간 동안 상기 제1셀블록 및 상기 제2셀블록 중 첫번째로 입력된 제1입력 어드레스에 대응하는 셀블록을 선택하고, 상기 선택된 셀블록에서 상기 제1입력 어드레스를 이용하여 선택된 워드라인이 상기 리던던시 워드라인에 인접한 경우 상기 선택된 워드라인에 인접한 하나 이상의 인접 워드라인 - 상기 하나 이상의 인접 워드라인은 상기 리던던시 워드라인을 포함함 - 을 액티브하는 제어부를 포함할 수 있다.

Description

메모리 및 이를 포함하는 메모리 시스템{MEMORY AND MEMORY SYSTEM INCLUDING THE SAME}
본 특허문서는 메모리 및 메모리 시스템에 관한 것이다.
메모리의 메모리셀은 스위치역할을 하는 트랜지스터와 전하(데이터)를 저장하는 캐패시터로 구성되어 있다. 메모리 셀 내의 캐패시터에 전하가 있는가 없는가에 따라, 즉 캐패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다.
데이터의 보관은 캐패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나 MOS트랜지스터의 PN결합 등에 의한 누설 전류가 있어서 캐패시터에 저장된 초기의 전하량이 소멸 되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량을 재충전해 주어야 한다. 이러한 동작은 주기적으로 반복되어야만 데이터의 기억이 유지되는데, 이러한 셀 전하의 재충전 과정을 리프레시efresh) 동작이라 한다.
도 1은 워드라인 디스터번스 현상을 설명하기 위해 메모리에 포함된 셀 어레이의 일부를 나타낸 도면이다. 'BL'은 비트라인이다.
도 1에서 셀 어레이 내에서 'WLK-1', 'WLK', 'WLK+1'은 나란히 배치된 3개 워드라인이다. 'HIGH_ACT'가 표시된 'WLK'는 액티브 횟수가 많거나 액티브 빈도가 높은 워드라인이고, 'WLK-1' 및 'WLK+1'은 'WLK'와 인접하게 배치된 워드라인이다. 'CELL_K-1', 'CELL_K', 'CELL_K+1'은 각각 'WLK-1', 'WLK', 'WLK+1'에 연결된 메모리 셀이다. 메모리 셀(CELL_K-1, CELL_K, CELL_K+1)은 셀 트랜지스터(TR_K-1, TR_K, TR_K+1) 및 셀 캐패시터(CAP_K-1, CAP_K, CAP_K+1)를 포함한다.
도 1에서 'WLK'가 액티브 및 프리차지(디액티브)되면 'WLK'와 'WLK-1' 및 'WLK+1' 사이에 발생하는 커플링 현상으로 인해 'WLK-1' 및 'WLK+1'의 전압이 상승 및 하강하면서 셀 캐패시터(CAP_K-1,CAP_K+1)에 저장된 전하량에도 영향을 미친다. 따라서 'WLK'가 많이 액티브-프리차지되어 'WLK'이 액티브 상태와 프리차지 상태에서 토글하는 경우 'CAP_K-1', 'CAP_K+1'에 저장된 전하량의 변화로 인해 'CELL_K-1', ' CELL_K+1'에 저장된 데이터가 손상될 수 있다.
또한 워드라인이 액티브 상태와 프리차지 상태를 토글하면서 발생한 전자기파가 인접 워드라인에 연결된 메모리 셀에 포함된 셀 캐패시터의 전자를 유입/유출시킴으로서 메모리 셀의 데이터가 손상될 수 있다.
일 실시예는 하이 액티브 워드라인에 인접한 워드라인을 리프레시하여 이러한 워드라인에 연결된 메모리 셀의 데이터가 손상되는 것을 방지하는 메모리 및 메모리 시스템을 제공한다.
일 실시예는 하이 액티브 워드라인이 노멀 워드라인을 대체한 리던던시 워드라인인 경우에도 인접한 워드라인에 연결된 메모리 셀의 데이터가 손상되는 것을 방지하는 메모리 및 메모리 시스템을 제공한다.
일 실시예에 따른 메모리는 다수의 제1워드라인 및 상기 다수의 제1워드라인 중 하나 이상의 제1워드라인을 대체하기 위한 하나 이상의 제1리던던시 워드라인을 포함하는 제1셀블록; 다수의 제2워드라인 및 상기 다수의 제2워드라인 중 하나 이상의 제2워드라인을 대체하기 위한 하나 이상의 제2리던던시 워드라인을 포함하는 제2셀블록; 및 타겟 리프레시 구간 동안 하나 이상의 어드레스를 차례로 입력받고, 상기 타겟 리프레시 구간 동안 상기 제1셀블록 및 상기 제2셀블록 중 첫번째로 입력된 제1입력 어드레스에 대응하는 셀블록을 선택하고, 상기 선택된 셀블록에서 상기 제1입력 어드레스를 이용하여 선택된 워드라인이 상기 리던던시 워드라인에 인접한 경우 상기 선택된 워드라인에 인접한 하나 이상의 인접 워드라인 - 상기 하나 이상의 인접 워드라인은 상기 리던던시 워드라인을 포함함 - 을 액티브하는 제어부를 포함할 수 있다.
상기 제어부는 상기 제1셀블록 및 상기 제2셀블록 중 입력된 어드레스에 대응하는 셀블록을 선택하되, 상기 타겟 리프레시 구간 동안 상기 제1입력 어드레스에 대응하는 셀블록을 선택하는 셀블록 선택부를 포함할 수 있다.
상기 제어부는 상기 하나 이상의 제1 및 제2리던던시 워드라인에 대응하는 다수의 히트신호를 생성하되, 입력된 어드레스에 대응하는 워드라인을 대체한 리던던시 워드라인에 대응하는 히트신호를 활성화하는 히트신호 생성부를 포함할 수 있다.
상기 제어부는 상기 선택된 워드라인이 마지막으로 배치된 워드라인인인 경우 제1검출신호를 활성화하고, 상기 선택된 워드라인이 처음으로 배치된 리던던시 워드라인인 경우 제2검출신호를 활성화하는 타겟 리프레시 제어부를 포함할 수 있다.
상기 제어부는 입력된 어드레스, 상기 다수의 히트신호, 상기 제1검출신호 및 상기 제2검출신호에 응답하여 어드레스 신호 및 상기 하나 이상의 제1 및 제2리던던시 워드라인에 대응하는 다수의 리던던시 워드라인 신호를 생성하는 워드라인 제어신호 생성부를 포함할 수 있다.
상기 제어부는 상기 제1셀블록에 대응하고, 상기 제1셀블록이 선택되면 상기 어드레스 신호에 대응하는 제1워드라인 또는 상기 활성화된 리던던시 워드라인 신호에 대응하는 제1리던던시 워드라인을 액티브하는 제1워드라인 제어부; 및 상기 제2셀블록에 대응하고, 상기 제2셀블록이 선택되면 상기 어드레스 신호에 대응하는 제2워드라인 또는 상기 활성화된 리던던시 워드라인 신호에 대응하는 제2리던던시 워드라인을 액티브하는 제2워드라인 제어부를 포함할 수 있다.
일 실시예에 따른 메모리 시스템은 다수의 제1워드라인 및 하나 이상의 제1리던던시 워드라인을 포함하는 제1셀블록, 다수의 제2워드라인 및 하나 이상의 제2리던던시 워드라인을 포함하는 제2셀블록을 포함하고, 타겟 리프레시 구간 동안 첫번째로 입력된 제1입력 어드레스에 대응하는 셀블록을 선택하고, 상기 선택된 셀블록에서 상기 제1입력 어드레스를 이용하여 선택된 워드라인이 상기 리던던시 워드라인에 인접한 경우 상기 선택된 워드라인에 인접한 하나 이상의 인접 워드라인 - 상기 하나 이상의 인접 워드라인은 상기 리던던시 워드라인을 포함함 - 을 액티브하는 메모리; 및 타겟 리프레시를 수행할 워드라인이 검출되면 상기 메모리가 상기 타겟 리프레시 구간으로 진입하도록 하고, 상기 타겟 리프레시 구간 동안 상기 메모리로 타겟 리프레시를 수행할 워드라인을 선택하기 위한 하나 이상의 어드레스를 입력하는 메모리 컨트롤러를 포함할 수 있다.
일 실시예에 따른 메모리는 둘 이상의 제1워드라인을 포함하는 다수의 제1워드라인 그룹 및 둘 이상의 제1리던던시 워드라인을 포함하고, 상기 다수의 제1워드라인 그룹 중 하나 이상의 제1워드라인 그룹을 대체하기 위한 하나 이상의 제1리던던시 워드라인 그룹을 포함하는 제1셀블록; 둘 이상의 제2워드라인을 포함하는 다수의 제2워드라인 그룹 및 둘 이상의 제2리던던시 워드라인을 포함하고, 상기 다수의 제2워드라인 그룹 중 하나 이상의 제2워드라인 그룹을 대체하기 위한 하나 이상의 제2리던던시 워드라인 그룹을 포함하는 제2셀블록; 및 타겟 리프레시 구간 동안 하나 이상의 어드레스를 차례로 입력받고, 상기 타겟 리프레시 구간 동안 상기 제1셀블록 및 상기 제2셀블록 중 첫번째로 입력된 제1입력 어드레스에 대응하는 셀블록을 선택하고, 상기 선택된 셀블록에서 상기 제1입력 어드레스를 이용하여 선택된 워드라인이 상기 리던던시 워드라인에 인접한 경우 상기 선택된 워드라인에 인접한 하나 이상의 인접 워드라인 - 상기 하나 이상의 인접 워드라인은 상기 리던던시 워드라인을 포함함 - 을 액티브하는 제어부를 포함할 수 있다.
본 기술은 하이 액티브 워드라인에 인접한 워드라인에 대해 타겟 리프레시 동작을 수행하여 하이 액티브 워드라인에 인접한 워드라인에 메모리 셀의 데이터가 손상되는 것을 방지한다.
본 기술은 하이 액티브 워드라인이 노멀 워드라인을 대체한 리던던시 워드라인인 경우에도 하이 액티브 워드라인에 인접한 워드라인에 메모리 셀의 데이터가 손상되는 것을 방지한다.
도 1은 워드라인 디스터번스 현상을 설명하기 위해 메모리에 포함된 셀 어레이의 일부를 나타낸 도면,
도 2는 하이 액티브 워드라인에 인접한 인접 워드라인을 리프레시하는 타겟 리프레시 동작을 설명하기 위한 도면,
도 3는 일 실시예에 따른 메모리의 구성도,
도 4는 일 실시예에 따른 제어부(350)의 구성도,
도 5는 일 실시예에 따른 셀블록 선택부(420)의 구성도,
도 6은 일 실시예에 따른 히트신호 생성부(430)의 구성도,
도 7은 일 실시예에 따른 타겟 리프레시 제어부(440)의 구성도,
도 8은 일 실시예에 따른 워드라인 제어신호 생성부(450)의 구성도,
도 9는 메모리의 타겟 리프레시 동작을 설명하기 위한 도면,
도 10는 다른 일 실시예에 따른 메모리의 구성도,
도 11은 일 실시예에 따른 제어부(1050)의 구성도,
도 12은 일 실시예에 따른 워드라인 제어신호 생성부(1050)의 구성도,
도 13는 다른 일 실시예에 따른 메모리 시스템의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
이하에서 타겟 리프레시 동작에서 액티브 명령에 응답하여 워드라인이 액티브되면, 액티브된 워드라인에 연결된 메모리 셀이 리프레시 된다. 또한 워드라인을 리프레시한다는 것은 해당 워드라인에 연결된 메모리 셀들을 리프레시하는 것을 나타낼 수 있다.
이하에서 하이 액티브 워드라인은 액티브 횟수가 기준횟수 이상이거나 액티브 빈도가 소정의 조건(예를 들어 기준 빈도 보다 높음)을 만족하는 워드라인을 나타낼 수 있다. 인접 워드라인이란 특정 워드라인에 인접하게 배치되어 연결된 메모리 셀들의 데이터가 특정 워드라인의 액티브 동작에 영향을 받는 워드라인을 나타낼 수 있다.
도 2는 하이 액티브 워드라인에 인접한 인접 워드라인을 리프레시하는 타겟 리프레시 동작을 설명하기 위한 도면이다. 명령(MODE_SET, ACT, PRE) 및 어드레스(IN_ADD1 - IN_ADD3)는 클럭신호(CLK)에 동기하여 입력될 수 있다.
메모리는 각각 다수의 메모리 셀(도 2에 미도시 됨)이 연결된 다수의 워드라인(WL1 - WLN) 및 하나 이상의 리던던시 워드라인(RWL1 - RWLM)을 포함할 수 있다.
하이 액티브 워드라인(HIGH_ACT_WL)이 검출되면, 메모리 컨트롤러(도 2에 미도시됨)는 메모리를 모드를 설정하기 위한 명령(MODE_SET)을 인가할 수 있다. 이때 'MODE_SET'은 메모리의 모드 레지스터 셋(Mode Register Set; MRS) 명령일 수 있다. 메모리 컨트롤러는 'MODE_SET'와 함께 메모리를 타겟 리프레시 구간으로 진입시키기 위한 어드레스(ADD_SET)를 메모리로 인가할 수 있다. 상술한 동작을 통해 메모리는 타겟 리프레시 구간(TRR_SECTION)으로 진입할 수 있다.
메모리가 타겟 리프레시 구간(TRR_SECTION)으로 진입하면 메모리 컨트롤러는 메모리로 액티브 명령(ACT), 프리차지 명령(PRE)를 차례로 인가하고, 이와 함께 하이 액티브 워드라인(HIGH_ACT_WL)에 대응하는 어드레스(IN_ADD1) 및 인접 워드라인(ADJ1_WL, ADJ2_WL)을 선택하기 위한 어드레스(IN_ADD2, IN_ADD3)를 인가할 수 있다.
(1) 왼쪽 그림과 같이 하이 액티브 워드라인(HIGH_ACT_WL)이 다수의 워드라인(WL1 - WLN) 중 하나의 워드라인인 경우 메모리로 'IN_ADD2', 'IN_ADD3'가 인가되면 하이 액티브 워드라인(HIGH_ACT_WL)의 인접 워드라인(ADJ1_WL, ADJ2_WL)이 선택되어 액티브-프리차지되고, 타겟 리프레시 동작이 정상적으로 수행된다.
(2) 오른쪽 그림과 같이 워드라인의 대체로 인하여 하이 액티브 워드라인(HIGH_ACT_WL)이 하나 이상의 리던던시 워드라인(RWL1 - RWLM) 중 하나의 워드라인인 경우 메모리로 'IN_ADD2', 'IN_ADD3'가 인가되면 하이 액티브 워드라인(HIGH_ACT_WL)의 인접 워드라인(ADJ1_WL, ADJ2_WL)이 아닌 다른 워드라인(WRONG_WL1, WRONG_WL2)이 선택되고, 타겟 리프레시 동작이 정상적으로 수행되지 않는다.
이와 같이 리던던시 워드라인은 메모리 외부로부터 입력되는 어드레스로 선택할 수 없으므로, 리던던시 워드라인에 대한 타겟 리프레시 동작을 정상적으로 수행하는 방법이 필요하다.
도 3는 일 실시예에 따른 메모리의 구성도이다.
도 3에 도시된 바와 같이, 메모리는 커맨드 입력부(310), 어드레스 입력부(320), 커맨드 디코더(330), 모드 설정부(340), 제어부(350), 제1셀블록(360) 및 제2셀블록(370)을 포함할 수 있다. 도 3에서는 메모리에서 액티브 동작, 타겟 리프레시 동작과 관련된 구성만을 도시하였으며, 그 외의 리드, 라이트 등 일 실시예에 따른 메모리와 직접적인 관련이 없는 동작과 관련된 구성은 도시를 생략하였다.
도 3을 참조하여 메모리에 대해 설명한다.
커맨드 입력부(310)는 메모리 콘트롤러로부터 인가되는 커맨드(CMDs)를 수신할 수 있고, 어드레스 입력부(320)는 메모리 콘트롤러로부터 인가되는 어드레스(ADDs)를 수신할 수 있다. 커맨드(CMDs)와 어드레스(ADDs) 각각은 멀티 비트의 신호들을 포함할 수 있다.
커맨드 디코더(330)는 커맨드 입력부(310)를 통해 입력된 커맨드(CMDs)를 디코딩해 액티브 명령(ACT), 프리차지 명령(PRE), 모드 설정 명령(MODE_SET)을 생성할 수 있다. 커맨드 디코더(330)는 입력된 커맨드 신호들(CMDs)의 조합이 액티브 명령(ACT)을 나타내면 액티브 명령(ACT)을 활성화할 수 있고, 프리차지 명령(PRE)을 나타내면 프리차지 명령(PRE)을 활성화할 수 있고, 모드 설정 명령(MODE_SET)을 나타내면 모드 설정 명령(MODE_SET)을 활성화할 수 있다. 이외에도, 커맨드 디코더(330)는 입력된 커맨드 신호들(CMDs)을 디코딩해 리프레시(refresh), 리드(read) 및 라이트(write) 등의 명령도 생성할 수 있지만, 이는 일 실시예에 따른 메모리와 직접적인 관련이 없으므로, 여기서는 도시 및 설명을 생략하기로 한다.
제1셀블록(360)은 하나 이상의 메모리 셀(MC)이 연결된 다수의 제1워드라인(WL1_1 - WL1_N), 하나 이상의 리던던시 메모리 셀(RMC)이 연결되고 다수의 제1워드라인(WL1_1 - WL1_N) 중 하나 이상의 제1워드라인을 대체하기 위한 하나 이상의 제1리던던시 워드라인(RWL1_1 - RWL1_M)을 포함할 수 있다. 도 3에 도시된 바와 같이, 제1셀블록(360)에서 다수의 제1워드라인(WL1_1 - WL1_N)은 차례로 배치되고, 하나 이상의 제1리던던시 워드라인(RWL1_1 - RWL1_M)은 마지막으로 배치된 제1워드라인(WL1_N) 뒤에 차례로 배치될 수 있다.
제2셀블록(370)은 하나 이상의 메모리 셀(MC)이 연결된 다수의 제2워드라인(WL2_1 - WL2_N), 하나 이상의 리던던시 메모리 셀(RMC)이 연결되고 다수의 제2워드라인(WL2_1 - WL2_N) 중 하나 이상의 제2워드라인을 대체하기 위한 하나 이상의 제2리던던시 워드라인(RWL2_1 - RWL2_M)을 포함할 수 있다. 도 3에 도시된 바와 같이, 제2셀블록(370)에서 다수의 제2워드라인(WL2_1 - WL2_N)은 차례로 배치되고, 하나 이상의 제2리던던시 워드라인(RWL2_1 - RWL2_M)은 마지막으로 배치된 제2워드라인(WL2_N) 뒤에 차례로 배치될 수 있다.
셀블록(360, 370)은 다수의 비트라인(bit line)을 포함하고, 메모리 셀(MC)은 비트라인과 워드라인에 연결된다. 도 3에 비트라인의 도시는 생략하였다.
제어부(350)는 셀블록 및 워드라인을 선택하고, 선택된 워드라인을 액티브 및 프리차지할 수 있다. 이하에서는 일반적인 액티브 동작과 타겟 리프레시 구간에서 액티브 동작을 나누어 제어부(350)의 동작을 설명한다.
1. 일반적인 액티브 동작
제어부(350)는 액티브 명령(ACT)이 활성화되면, 어드레스 입력부(320)로 입력받은 입력 어드레스(IN_ADD)를 이용하여 선택된 워드라인을 액티브할 수 있다. 제어부(350)는 제1셀블록(360) 및 제2셀블록(370) 중 입력 어드레스(IN_ADD)에 대응하는 셀블록을 선택할 수 있다. 제어부(350)는 선택된 셀블록에서 입력 어드레스(IN_ADD)에 대응하는 워드라인이 대체되지 않은 경우 입력 어드레스(IN_ADD)에 대응하는 워드라인을 선택할 수 있고, 입력 어드레스(IN_ADD)에 대응하는 워드라인이 대체된 경우 입력 어드레스(IN_ADD)에 대응하는 워드라인을 대체한 리던던시 워드라인을 선택할 수 있다.
외부로부터 커맨드 신호들(CMDs)이 입력되어 리드 또는 라이트 명령이 활성화되면, 액티브된 워드라인에 연결된 메모리 셀의 리드 또는 라이트 동작이 수행된다. 제어부(350)는 리드 또는 라이트가 완료된 후 프리차지 명령(PRE)이 활성화되면 액티브된 워드라인을 프리차지할 수 있다.
2. 타겟 리프레시 동작
타겟 리프레시 동작에서 메모리는 제1입력 어드레스(IN_ADD1)를 사용하여 선택되는 워드라인에 인접한 하나 이상의 인접 워드라인을 리프레시할 수 있다. 이하에서 하나 이상의 인접 워드라인은 제1인접 워드라인 및 제2인접 워드라인을 포함할 수 있다. 제1입력 어드레스(IN_ADD1)를 사용하여 선택되는 워드라인이 셀블록 내에서 K번째로 배치된 워드라인이면, 제1인접 워드라인은 K-1번째로 배치된 워드라인이고, 제2인접 워드라인은 K+1번째로 배치된 워드라인일 수 있다.
모드 설정부(340)는 모드 설정 명령(MODE_SET)이 활성화되면 입력 어드레스(IN_ADD)의 조합에 따라 메모리의 동작 모드를 설정할 수 있다. 모드 설정부(340)는 입력 어드레스(IN_ADD)의 조합이 타겟 리프레시 동작에 대응하는 경우 진입 신호(TRR_ENTRY)를 활성화할 수 있다. 진입 신호(TRR_ENTRY)가 활성화되면 메모리는 타겟 리프레시 구간으로 진입할 수 있다. 메모리가 타겟 리프레시 구간으로 진입하는 방법은 설계에 따라 달라질 수 있으며 외부로부터 입력받은 커맨드 신호들(CMDs)을 디코딩한 명령을 이용하여 타겟 리프레시 구간으로 진입할 수 있다.
메모리가 타겟 리프레시 구간으로 진입한 후 외부로부터 커맨드 신호들(CMDs)이 입력되어 액티브 명령(ACT)이 3회 활성화될 수 있고, 이러한 커맨드 신호들(CMDs)과 함께 제1 내지 제3입력 어드레스(IN_ADD1, IN_ADD2, IN_ADD3)가 차례로 입력될 수 있다. 제2 및 제3입력 어드레스(IN_ADD2, IN_ADD3)는 제1입력 어드레스(IN_ADD1)에 대응하는 워드라인에 인접한 워드라인에 대응하는 값을 가질 수 있다. 즉, 제1입력 어드레스(IN_ADD1)이 K번째 배치된 워드라인에 대응하는 경우 제2입력 어드레스(IN_ADD2)는 K-1번째 배치된 워드라인에 대응하고, 제3입력 어드레스(IN_ADD3)는 K+1번째 배치된 워드라인에 대응할 수 있다.
제어부(350)는 타겟 리프레시 구간 동안 제1셀블록(360) 및 제2셀블록(370) 중 제1입력 어드레스(IN_ADD1)에 대응하는 셀블록을 선택할 수 있다. 즉, 제어부(350)는 타겟 리프레시 구간 동안 제2 및 제3입력 어드레스(IN_ADD2, IN_ADD3)에 관계없이 제1입력 어드레스(IN_ADD1)에 대응하는 셀블록을 선택한 상태를 유지할 수 있다.
제어부(350)는 타겟 리프레시 구간에서 첫번째로 액티브 명령(ACT)이 활성화되면 선택된 셀블록에서 제1입력 어드레스(IN_ADD1)를 사용하여 선택되는 워드라인을 액티브할 수 있다. 이후 프리차지 명령(PRE)이 활성화되면 액티브된 워드라인을 프리차지할 수 있다.
제1입력 어드레스(IN_ADD1)를 이용하여 선택된 워드라인이란 선택된 셀블록에서 제1입력 어드레스(IN_ADD1)에 대응하는 워드라인이 대체되지 않은 경우 제1입력 어드레스(IN_ADD1)에 대응하는 워드라인을 나타내고, 선택된 셀블록에서 제1입력 어드레스(IN_ADD1)에 대응하는 워드라인이 대체된 경우 제1입력 어드레스(IN_ADD1)에 대응하는 워드라인을 대체한 리던던시 워드라인을 나타낼 수 있다.
(1) 제1입력 어드레스(IN_ADD1)를 이용하여 선택되는 워드라인이 리던던시 워드라인에 인접하지 않은 경우('WL1_1' - 'WL1_N-1', 'WL2_1' - 'WL2_N-1' 중 하나의 워드라인)
제어부(350)는 타겟 리프레시 구간에서 두번째 및 세번째로 액티브 명령(ACT)이 활성화되었을 때 각각 제2 및 제3입력 어드레스(IN_ADD2, IN_ADD3)에 대응하는 워드라인을 액티브할 수 있다. 액티브된 워드라인은 프리차지 명령(PRE)이 활성화되면 프리차지된다. 제2 및 제3입력 어드레스(IN_ADD2, IN_ADD3)에 대응하는 워드라인이 각각 제1 및 제2인접 워드라인이다.
제어부(350)는 제2 및 제3입력 어드레스(IN_ADD2, IN_ADD3)에 대응하는 워드라인이 대체된 경우에도 제2 및 제3입력 어드레스(IN_ADD2, IN_ADD3)에 대응하는 워드라인을 대체한 리던던시 워드라인을 액티브하지 않을 수 있다. 제2 및 제3입력 어드레스(IN_ADD2, IN_ADD3)에 대응하는 워드라인을 대체한 리던던시 워드라인은 제1입력 어드레스(IN_ADD1)에 대응하는 워드라인에 인접한 워드라인이 아니다.
(2) 제1입력 어드레스(IN_ADD1)를 이용하여 선택되는 워드라인이 리던던시 워드라인에 인접한 경우('WL1_N', 'RWL1_1' - 'RWL1_M', 'WL2_N', 'RWL2_1' - 'RWL2_M' 중 하나의 워드라인)
제어부(350)는 타겟 리프레시 구간에서 두번째 및 세번째로 액티브 명령(ACT)이 활성화되었을 때 제어부(350)는 다음과 같이 제1인접 워드라인 및 제2인접 워드라인을 액티브할 수 있다.
제1입력 어드레스(IN_ADD1)를 이용하여 선택되는 워드라인이 셀블록에서 다수의 워드라인 중 마지막으로 배치된 워드라인('WL1_N' 또는 'WL2_N')인 경우, 제어부(350)는 액티브 명령(ACT)이 두번째로 활성화되면 제2입력 어드레스(IN_ADD2)를 이용하여 다수의 워드라인 중 마지막으로 배치된 워드라인의 앞에 배치된 워드라인('WL1_N-1' 또는 'WL2_N-1', 제1인접 워드라인)을 액티브할 수 있다. 이후 프리차지 명령(PRE)이 활성화되면 액티브된 워드라인을 프리차지할 수 있다.
제어부(350)는 액티브 명령(ACT)이 세번째로 활성화되면 제3입력 어드레스(IN_ADD3)와 관계없이 셀블록에서 처음으로 배치된 리던던시 워드라인('RWL1_1' 또는 'RWL2_1', 제2인접 워드라인)을 액티브할 수 있다. 이후 프리차지 명령(PRE)이 활성화되면 액티브된 워드라인을 프리차지할 수 있다.
제1입력 어드레스(IN_ADD1)를 이용하여 선택되는 워드라인이 셀블록에서 리던던시 워드라인인 경우 액티브 명령(ACT)이 두번째 및 세번째로 활성화되면, 제2 및 제3입력 어드레스(IN_ADD2, IN_ADD3)에 관계없이, 제1인접 워드라인 및 제2인접 워드라인을 액티브할 수 있다. 이후 프리차지 명령(PRE)이 활성화되면 액티브된 워드라인을 프리차지할 수 있다.
제1입력 어드레스(IN_ADD1)를 이용하여 선택되는 워드라인이 첫번째로 배치된 리던던시 워드라인('RWL1_1' 또는 'RWL2_1')인 경우 제1인접 워드라인은 마지막으로 배치된 워드라인('WL1_N' 또는 'WL2_N')이고, 제2인접 워드라인은 두번째로 배치된 리던던시 워드라인('RWL1_1' 또는 'RWL2_1')일 수 있다.
제1입력 어드레스(IN_ADD1)를 이용하여 선택되는 워드라인이 두번째 이후에 배치된 리던던시 워드라인('RWL1_1' - 'RWL1_M' 중 하나 또는 'RWL2_1' - 'RWL2_M' 중 하나)인 경우 제1인접 워드라인은 제1입력 어드레스(IN_ADD1)를 이용하여 선택되는 워드라인 앞에 배치된 리던던시 워드라인이고, 제2인접 워드라인은 제1입력 어드레스(IN_ADD1)를 이용하여 선택되는 워드라인 뒤에 배치된 리던던시 워드라인일 수 있다.
제어부(350)는 제1인접 워드라인 및 제2인접 워드라인이 모두 리프레시되면 타겟 리프레시 구간을 종료할 수 있다.
메모리는 제1입력 어드레스(IN_ADD1)를 이용하여 선택되는 워드라인이 리던던시 워드라인에 인접한 경우 제2입력 어드레스(IN_ADD2), 제3입력 어드레스(IN_ADD3)를 이용하지 않고 직접 제1인접 워드라인 및 제2인접 워드라인을 리프레시할 수 있다. 따라서 제1입력 어드레스(IN_ADD1)에 대응하는 워드라인이 대체된 경우에도 정상적으로 타겟 리프레시 동작을 수행할 수 있다. 또한 타겟 리프레시 동작을 수행하는 동안 제1입력 어드레스(IN_ADD1)에 의해 선택된 셀블록을 선택한 상태를 유지하므로 다른 셀블록에 대응하는 어드레스가 입력되어도 정상적으로 선택된 셀블록에 대해 타겟 리프레시 동작을 수행할 수 있다.
도 4는 일 실시예에 따른 제어부(350)의 구성도이다.
도 4에 도시된 바와 같이, 제어부는 제어부(350)는 액티브 제어부(410), 셀블록 선택부(420), 히트신호 생성부(430), 타겟 리프레시 제어부(440), 워드라인 제어신호 생성부(450), 제1워드라인 제어부(460) 및 제2워드라인 제어부(470)를 포함할 수 있다. 이하에서 입력 어드레스(IN_ADD)는 셀블록을 선택하기 위한 하나 이상의 비트(IN_ADD_BLK)와 워드라인을 선택하기 위한 하나 이상의 비트(IN_ADD_WL)를 포함할 수 있다.
도 4를 참조하여 제어부(350)의 동작에 대해 설명한다.
액티브 제어부(410)는 제1셀블록(360) 및 제2셀블록(370) 중 선택된 셀블록의 액티브-프리차지 동작을 제어하기 위해 액티브 신호(RACT)를 생성할 수 있다. 액티브 제어부(410)는 액티브 커맨드(ACT)가 활성화되면 액티브 신호(RACT)를 활성화하고, 프리차지 커맨드(PRE)가 활성화되면 액티브 신호(RACT)를 비활성화할 수 있다. 액티브 제어부(410)는 액티브 펄스신호(ACT_PUL)를 생성할 있다. 액티브 펄스신호(ACT_PUL)는 액티브 커맨드(ACT)가 활성화되고, 소정의 시간이 지난 후에 활성화되는 펄스신호일 수 있다.
셀블록 선택부(420)는 제1셀블록(360) 및 제2셀블록(370) 중 입력된 어드레스(IN_ADD_BLK)에 대응하는 셀블록을 선택하되, 타겟 리프레시 구간 동안 제1입력 어드레스(IN_ADD1)에 대응하는 셀블록을 선택할 수 있다.
셀블록 선택부(420)는 제1셀블록(360)이 선택되면 제1블록신호(BLK1_SEL)를 활성화하고, 제2셀블록(370)이 선택되면 제2블록신호(BLK2_SEL)를 활성화할 수 있다.
셀블록 선택부(420)는 액티브 신호(RACT)가 비활성화된 경우 블록신호(BLK1_SEL, BLK2_SEL)를 모두 비활성화할 수 있다. 셀블록 선택부(420)는 블록선택 래치신호(BS_LAT)가 비활성화된 경우 입력된 어드레스(IN_ADD_BLK)에 대응하는 셀블록 또는 활성화된 블록 히트신호(BLK1_HIT, BLK2_HIT)에 대응하는 셀블록의 블록신호를 액티브 신호(RACT)의 활성화 구간 동안 활성화할 수 있다.
셀블록 선택부(420)는 블록선택 래치신호(BS_LAT)의 활성화 시점에 입력된 어드레스(IN_ADD_BLK)에 대응하는 셀블록 또는 활성화된 블록 히트신호(BLK1_HIT, BLK2_HIT)에 대응하는 셀블록의 블록신호를 블록선택 래치신호(BS_LAT)가 활성화된 구간 동안 활성화할 수 있다. 블록선택 래치신호(BS_LAT)는 타겟 리프레시 구간에서 첫번째 액티브 커맨드(ACT)가 활성화되면 활성화되며, 타겟 리프레시 구간이 종료되면 비활성화될 수 있다. 따라서, 셀블록 선택부(420)는 타겟 리프레시 동작시 첫번째로 액티브 커맨드(ACT)가 활성화되면, 제1입력 어드레스(IN_ADD1)에 의해 선택되는 셀블록의 블록신호를 활성화하고, 활성화된 블록신호를 타겟 리프레시 구간이 종료되면 비활성화할 수 있다.
히트신호 생성부(430)는 입력 어드레스(IN_ADD)에 응답하여 다수의 히트신호(BLK1_HIT, BLK2_HIT, HIT1 - HIT8)를 생성할 수 있다. 히트신호 생성부(430)는 하나 이상의 페일 어드레스(fail address)를 저장하고, 입력 어드레스(IN_ADD)와 저장된 페일 어드레스를 비교하여 하여, 입력 어드레스(IN_ADD)와 동일한 페일 어드레스가 있으면 'HIT1' - 'HIT8' 중 하나의 히트신호를 활성화할 수 있다.
이하에서는 셀블록마다 리던던시 워드라인이 4개(M = 4)인 경우에 대해 설명한다. 'HIT1' - 'HIT4'는 하나 이상의 제1리던던시 워드라인(RWL1_1 - RWL1_M)에 대응하고, 'HIT5' - 'HIT8'는 하나 이상의 제2리던던시 워드라인(RWL2_1 - RWL2_M)에 대응할 수 있다. 참고로 페일 어드레스는 메모리의 제조과정에서 불량이 검출된 워드라인의 어드레스일 수 있다.
히트신호 생성부(430)는 'HIT1' - 'HIT4' 중 하나의 신호가 활성화되면 제1블록 히트신호(BLK1_HIT)를 활성화하고, 'HIT5' - 'HIT8' 중 하나의 신호가 활성화되면 제2블록 히트신호(BLK2_HIT)를 활성화할 수 있다.
히트신호 생성부(430)의 세부 구성 및 동작은 도 6의 설명에서 후술한다.
타겟 리프레시 제어부(440)는 타겟 리프레시 동작을 수행하는데 필요한 각종 제어신호(TRR_EN, BS_LAT, TRR_LAT, TRR_ACT1 - TRR_ACT3, LAST_WL_DET, FIRST_RWL_DET)를 생성할 수 있다.
타겟 리프레시 제어부(440)는 진입 신호(TRR_ENTRY)가 활성화되면 타겟 리프레시 구간임을 나타내는 구간 신호(TRR_EN)를 활성화하고, 타겟 리프레시 구간 진입 후 액티브 신호(RACT)가 3회 활성화되면 구간 신호(TRR_EN)을 비활성화할 수 있다.
타겟 리프레시 제어부(440)는 구간 신호(TRR_EN)가 활성화된 후 첫번째로 액티브 커맨드(ACT)가 활성화되면 블록선택 래치신호(BS_LAT)를 활성화하고, 구간 신호(TRR_EN)가 비활성화되면 블록선택 래치신호(BS_LAT)를 비활성화할 수 있다.
타겟 리프레시 제어부(440)는 타겟 리프레시 구간에서 각각 첫번째, 두번째, 세번째 액티브 동작 중임을 나타내는 제1 내지 제3타겟 액티브 신호(TRR_ACT1 - TRR_ACT3)를 차례로 활성화할 수 있다. 타겟 리프레시 제어부(440)는 구간 신호(TRR_EN)가 활성화된 후 첫번째로 액티브 신호(RACT)가 활성화된 구간에서 제1타겟 액티브 신호(TRR_ACT1)를 활성화하고, 두번째로 액티브 신호(RACT)가 활성화된 구간에서 제2타겟 액티브 신호(TRR_ACT2)를 활성화하고, 세번째로 액티브 신호(RACT)가 활성화된 구간에서 제3타겟 액티브 신호(TRR_ACT3)를 활성화할 수 있다. 타겟 리프레시 제어부(440)는 제3타겟 액티브 신호(TRR_ACT3)가 비활성화되면 구간 신호(TRR_EN)를 비활성화할 수 있다.
타겟 리프레시 제어부(440)는 타겟 리프레시 구간의 첫번째 액티브 동작 구간에서 소정의 시간 동안 래치신호(TRR_LAT)를 활성화할 수 있다. 참고로 래치신호(TRR_LAT)는 첫번째로 액티브 동작시 입력 및 생성되는 신호들을 래치하기 위해 사용되는 신호일 수 있다.
타겟 리프레시 제어부(440)는 타겟 리프레시 구간에서 제1입력 어드레스(IN_ADD1)를 이용하여 선택된 워드라인이 셀블록에서 마지막으로 배치된 워드라인(WL1_N 또는 WL2_N)인 경우 제1검출신호(LAST_WL_DET)를 활성화하고, 타겟 리프레시 구간에서 제1입력 어드레스(IN_ADD1)를 이용하여 선택된 워드라인이 셀블록에서 처음으로 배치된 리던던시 워드라인(RWL1_1 또는 RWL_2_1)인 경우 제2검출신호(FIRST_RWL_DET)를 활성화할 수 있다.
타겟 리프레시 제어부(440)는 구간 신호(TRR_EN) 및 래치신호(TRR_LAT)가 활성화되었을 때 제1입력 어드레스(IN_ADD1)에서 'IN_ADD_WL'를 래치하여, 'IN_ADD_WL'가 셀블록에서 마지막으로 배치된 워드라인에 대응하는 값을 가지는 경우 제1검출신호(LAST_WL_DET)를 활성화하고, 구간 신호(TRR_EN) 및 래치신호(TRR_LAT)가 활성화되었을 때 셀블록에서 처음으로 배치된 리던던시 워드라인에 대응하는 히트신호(HIT1 또는 HIT5)를 래치하여, 히트신호가 활성화된 경우 제2검출신호(FIRST_RWL_DET)를 활성화할 수 있다.
워드라인 제어신호 생성부(450)는 입력 어드레스(IN_ADD), 다수의 히트신호(HIT1 - HIT8), 구간 신호(TRR_EN), 타겟 액티브 신호(TRR_ACT1 - TRR_ACT3), 래치신호(TRR_LAT), 제1검출신호(LAST_WL_DET) 및 제2검출신호(FIRST_RWL_DET)를 이용하여 셀블록의 다수의 워드라인(WL1_1 - WL1_N, WL2_1 - WL2_N) 및 다수의 리던던시 워드라인(RWL1_1 - RWL1_M, RWL2_1 - RWL2_M)을 제어하기 위한 리던던시 신호(RED_BLK1, RED_BLK2), 어드레스 신호(ADD_SIG) 및 리던던시 워드라인 신호(RED_WL1 - RED_WL8)를 생성할 수 있다.
워드라인 제어신호 생성부(450)는 'IN_ADD_WL'을 어드레스 신호(ADD_SIG)로 전달하되, 타겟 리프레시 동작시 제1입력 어드레스(IN_ADD)에 의해 선택된 워드라인이 셀블록에서 처음으로 배치된 리던던시 워드라인(RWL1_1 또는 RWL2_1)인 경우 셀블록에서 마지막으로 배치된 워드라인(WL1_N 또는 WL2_N)에 대응하는 값을 어드레스 신호(ADD_SIG)로 출력할 수 있다.
워드라인 제어신호 생성부(450)는 'IN_ADD_WL'을 래치하여 어드레스 신호(ADD_SIG)로 전달하되, 제2검출신호(FIRST_RWL_DET)가 활성화된 경우 제2타겟 액티브 신호(TRR_ACT2)가 활성화된 구간에서 'IN_ADD_WL'의 값과 관계 없이 셀블록에서 마지막으로 배치된 워드라인(WL1_N 또는 WL2_N)에 대응하는 값을 어드레스 신호(ADD_SIG)로 출력할 수 있다. 이러한 동작으로 두번째 액티브 동작시 선택된 셀블록에서 마지막으로 배치된 워드라인(WL1_N 또는 WL2_N)를 리프레시할 수 있다.
워드라인 제어신호 생성부(450)는 블록 히트신호(BLK1_HIT, BLK2_HIT)를 리던던시 신호(RED_BLK1, RED_BLK2)로 전달할 수 있다. 워드라인 제어신호 생성부(450)는 첫번째 액티브 동작시 블록 히트신호(BLK1_HIT, BLK2_HIT)를 래치하고, 래치된 블록 히트신호를 리던던시 신호(RED_BLK1, RED_BLK2)로 전달할 수 있다. 워드라인 제어신호 생성부(450)는 제1입력 어드레스(IN_ADD1)에 의해 선택된 워드라인이 셀블록에서 첫번째로 배치된 리던던시 워드라인(RWL1_1 또는 RWL2_1)인 경우 두번째 액티브 동작시 리던던시 신호(RED_BLK1, RED_BLK2)를 비활성화하고, 그 외의 경우 래치된 블록 히트신호(BLK1_HIT, BLK2_HIT)를 리던던시 신호(RED_BLK1, RED_BLK2)로 전달할 수 있다. 워드라인 제어신호 생성부(450)는 제1입력 어드레스(IN_ADD1)에 의해 선택된 워드라인이 셀블록에서 마지막으로 배치된 워드라인(WL1_1 또는 WL2_1)인 경우 세번째 액티브 동작시 리던던시 신호(RED_BLK1, RED_BLK2)를 활성화하고, 래치된 블록 히트신호(BLK1_HIT, BLK2_HIT)를 리던던시 신호(RED_BLK1, RED_BLK2)로 전달할 수 있다.
워드라인 제어신호 생성부(450)는 히트신호(HIT1 - HIT8)를 각각 대응하는 리던던시 워드라인 신호(RED_WL1 - RED_WL8)로 전달하되, 타겟 리프레시 구간에서 첫번째 액티브 동작시 히트신호(HIT1 - HIT8)를 래치하고, 래치된 히트신호(HIT1 - HIT8)를 이용해 두번째 및 세번째 액티브 구간에서 리던던시 워드라인 신호(RED_WL1 - RED_WL8)를 생성할 수 있다.
워드라인 제어신호 생성부(450)는 구간 신호(TRR_EN)가 비활성화된 경우, 다수의 히트신호(HIT1 - HIT8)를 전달하여 다수의 리던던시 워드라인 신호(RED_WL1 - RED_WL8)를 생성할 수 있다. 워드라인 제어신호 생성부(450)는 구간 신호(TRR_EN)가 활성화된 경우, 래치신호(TRR_LAT)가 활성화되었을 때 다수의 히트신호(HIT1 - HIT8)를 입력받아 구간 신호(TRR_EN)가 비활성화될 때까지 래치할 수 있다.
워드라인 제어신호 생성부(450)는 제1 내지 제3타겟 액티브 신호(TRR_ACT1 - TRR_ACT3)가 활성화되면 [표 1]와 같이, 다수의 리던던시 워드라인 신호(RED_WL1 - RED_WL8)를 생성할 수 있다.
TRR_ACT1의 활성화 구간 TRR_ACT2의 활성화 구간 TRR_ACT3의 활성화 구간
RED_WL1 HIT1를 전달함 HIT2를 전달함 비활성화
RED_WL2 HIT2를 전달함 HIT3를 전달함 HIT1를 전달함
RED_WL3 HIT3를 전달함 HIT4를 전달함 HIT2를 전달함
RED_WL4 HIT4를 전달함 비활성화 HIT3를 전달함
RED_WL5 HIT5를 전달함 HIT1를 전달함 비활성화
RED_WL6 HIT6를 전달함 HIT2를 전달함 HIT5를 전달함
RED_WL7 HIT7를 전달함 HIT3를 전달함 HIT6를 전달함
RED_WL8 HIT8를 전달함 비활성화 HIT7를 전달함
워드라인 제어신호 생성부(450)는 제1타겟 액티브 신호(TRR_ACT1)가 활성화된 경우 각 히트신호(HITK)를 원래 대응하는 리던던시 워드라인 신호(RED_WLK)로 전달하고, 제2타겟 액티브 신호(TRR_ACT2)가 활성화된 경우 각 히트신호(HITK)를 원래 대응하는 리던던시 워드라인 신호(RED_WLK)의 이전 리던던시 워드라인 신호(RED_WLK-1)로 전달하고, 제3타겟 액티브 신호(TRR_ACT3)가 활성화된 경우 각 히트신호(HITK)를 원래 대응하는 리던던시 워드라인 신호(RED_WLK)의 다음 리던던시 워드라인 신호(RED_WLK+1)로 전달할 수 있다. 전달할 히트신호가 없는 경우 리던던시 워드라인 신호를 비활성화할 수 있다.
워드라인 제어신호 생성부(450)는 타겟 리프레시 동작시 제1입력 어드레스(IN_ADD1)에 의해 선택된 워드라인이 셀블록에서 마지막으로 배치된 워드라인(WL1_N 또는 WL2_N)인 경우 히트신호(HIT1 - HIT8)와 관계없이 셀블록에서 처음으로 배치된 리던던시 워드라인에 대응하는 리던던시 워드라인 신호(RED_WL1 또는 RED_WL5)를 활성화할 수 있다.
워드라인 제어신호 생성부(450)는 제1검출신호(LAST_WL_DET)가 활성화된 경우 제3타겟 액티브 신호(TRR_ACT3)가 활성화된 구간에서 히트신호에 관계 없이 셀블록에서 처음으로 배치된 리던던시 워드라인에 대응하는 리던던시 워드라인 신호(RED_WL1 또는 RED_WL5)를 활성화할 수 있다. 이 경우 타겟 리프레시 구간의 세번째 액티브 동작시 선택된 셀블록에서 처음으로 배치된 리던던시 워드라인(RWL1_1 또는 RWL2_1)이 리프레시될 수 있다.
제1워드라인 제어부(460)는 제1블록신호(BLK1_SEL), 제1리던던시 신호(RED_BLK1), 어드레스 신호(ADD_SIG) 및 리던던시 워드라인 신호(RED_WL1 - RED_WL4)에 응답하여 다수의 제1워드라인(WL1_1 - WL1_N) 및 하나 이상의 제1리던던시 워드라인(RWL1_1 - RWL1_M)을 제어할 수 있다. 제1워드라인 제어부(460)는 제1블록신호(BLK1_SEL)가 활성화된 경우, 제1리던던시 신호(RED_BLK1)가 비활성화되면 어드레스 신호(ADD_SIG)에 대응하는 제1워드라인을 액티브하고, 제1리던던시 신호(RED_BLK1)가 활성화되면, 활성화된 리던던시 워드라인 신호에 대응하는 리던던시 워드라인을 액티브한다.
제2워드라인 제어부(470)는 제2블록신호(BLK2_SEL), 제2리던던시 신호(RED_BLK2), 어드레스 신호(ADD_SIG) 및 리던던시 워드라인 신호(RED_WL5 - RED_WL8)에 응답하여 다수의 제2워드라인(WL2_1 - WL2_N) 및 하나 이상의 제2리던던시 워드라인(RWL2_1 - RWL2_M)을 제어할 수 있다. 제2워드라인 제어부(470)는 제2블록신호(BLK2_SEL)가 활성화된 경우, 제2리던던시 신호(RED_BLK2)가 비활성화되면 어드레스 신호(ADD_SIG)에 대응하는 제2워드라인을 액티브하고, 제2리던던시 신호(RED_BLK2)가 활성화되면, 활성화된 리던던시 워드라인 신호에 대응하는 리던던시 워드라인을 활성화한다.
도 5는 일 실시예에 따른 셀블록 선택부(420)의 구성도이다.
도 5에 도시된 바와 같이, 셀블록 선택부(420)는 제1블록신호 생성부(510) 및 제2블록신호 생성부(520)를 포함할 수 있다.
제1블록신호 생성부(510)는 액티브 신호(RACT)가 비활성화된 경우 제1블록신호(BLK1_SEL)를 비활성화할 수 있다. 제1블록신호 생성부(510)는 액티브 신호(RACT)가 활성화된 경우 'IN_ADD_BLK'가 제1셀블록(360)에 대응하거나 제1블록 히트신호(BLK1_HIT)가 활성화된 경우 제1블록신호(BLK1_SEL)를 활성화할 수 있다. 블록선택 래치신호(BS_LAT)가 활성화된 경우, 블록선택 래치신호(BS_LAT)가 활성화되는 시점의 제1블록신호(BLK1_SEL)의 상태를 블록선택 래치신호(BS_LAT)가 활성화된 구간 동안 유지할 수 있다.
제2블록신호 생성부(520)는 액티브 신호(RACT)가 비활성화된 경우 제2블록신호(BLK2_SEL)를 비활성화할 수 있다. 제2블록신호 생성부(520)는 액티브 신호(RACT)가 활성화된 경우 'IN_ADD_BLK'가 제2셀블록(370)에 대응하거나 제2블록 히트신호(BLK2_HIT)가 활성화된 경우 제2블록신호(BLK2_SEL)를 활성화할 수 있다. 블록선택 래치신호(BS_LAT)가 활성화된 경우, 블록선택 래치신호(BS_LAT)가 활성화되는 시점의 제2블록신호(BLK1_SEL)의 상태를 블록선택 래치신호(BS_LAT)가 활성화된 구간 동안 유지할 수 있다.
도 6은 일 실시예에 따른 히트신호 생성부(430)의 구성도이다.
도 6에 도시된 바와 같이, 히트신호 생성부(430)는 다수의 어드레스 저장부(610_1 - 610_4, 620_1 - 620_4), 제1히트신호 생성부(630), 제2히트신호 생성부(640), 제1블록 히트신호 생성부(650) 및 제2블록 히트신호 생성부(660)를 포함할 수 있다.
다수의 제1어드레스 저장부(610_1 - 610_4) 각각은 제1워드라인의 어드레스를 저장하고, 저장된 값을 출력(STO1_1 - STO1_4)할 수 있다. 제1히트신호 생성부(630)는 다수의 제1어드레스 저장부에서 출력된 값(STO1_1 - STO1_4)과 'IN_ADD_WL'을 비교하여 히트신호(BLK1_HIT, HIT1 - HIT4)를 생성할 수 있다. 제1히트신호 생성부(630)는 'IN_ADD_WL'이 'STO1_1'와 같으면 'HIT1'을 활성화하고, 'STO1_2'와 같으면 'HIT2'을 활성화하고, 'STO1_3'와 같으면 'HIT3'을 활성화하고, 'STO1_4'와 같으면 'HIT4'을 활성화할 수 있다. 제1블록 히트신호 생성부(650)는 'HIT1' - 'HIT4' 중 하나가 활성화되면 'BLK1_HIT'를 활성화할 수 있다.
다수의 제2어드레스 저장부(620_1 - 620_4) 각각은 제2워드라인의 어드레스를 저장하고, 저장된 값을 출력(STO2_1 - STO2_4)할 수 있다. 제2히트신호 생성부(640)는 다수의 제2어드레스 저장부에서 출력된 값(STO2_1 - STO2_4)과 'IN_ADD_WL'을 비교하여 히트신호(BLK2_HIT, HIT5 - HIT8)를 생성할 수 있다. 제2히트신호 생성부(640)는 'IN_ADD_WL'이 'STO2_1'와 같으면 'HIT5'을 활성화하고, 'STO2_2'와 같으면 'HIT6'을 활성화하고, 'STO2_3'와 같으면 'HIT7'을 활성화하고, 'STO2_4'와 같으면 'HIT8'을 활성화할 수 있다. 제2블록 히트신호 생성부(660)는 'HIT5' - 'HIT8' 중 하나가 활성화되면 'BLK2_HIT'를 활성화할 수 있다.
도 7은 일 실시예에 따른 타겟 리프레시 제어부(440)의 구성도이다.
도 7에 도시된 바와 같이, 타겟 리프레시 제어부(440)는 구간 신호 생성부(710), 타겟 액티브 제어부(720), 래치신호 생성부(730), 제1검출부(740) 및 제2검출부(750)를 포함할 수 있다.
구간 신호 생성부(710)는 트랜지스터(P1, N1) 및 래치(LATCH1)를 포함할 수 있다. 진입 신호(TRR_ENTRY)가 활성화되면 'N1'이 턴온되어 'A'노드가 전원전압(VDD)으로 풀업 구동되고, 구간 신호(TRR_EN)가 활성화될 수 있다. 종료 신호(TRR_EXIT)가 활성화되면 'P1'가 턴온되어 'B'노드가 풀업 구동되고, 구간 신호(TRR_EN)가 비활성화될 수 있다.
타겟 액티브 제어부(720)는 구간 신호(TRR_EN)가 활성화된 경우 액티브 신호(RACT)에 응답하여 제1 내지 제3타겟 액티브 신호(TRR_ACT1 - TRR_ACT3) 및 종료 신호(TRR_EXIT)를 생성할 수 있다. 타겟 액티브 제어부(720)는 구간 신호(TRR_EN)가 활성화된 후 첫번째로 액티브 신호(RACT)가 활성화되면 제1타겟 액티브 신호(TRR_ACT1)를 활성화하고, 두번째로 액티브 신호(RACT)가 활성화되면 제2타겟 액티브 신호(TRR_ACT2)를 활성화하고, 세번째로 액티브 신호(RACT)가 활성화되면 제3타겟 액티브 신호(TRR_ACT3)를 활성화할 수 있다. 활성화된 타겟 액티브 신호(TRR_ACT1 - TRR_ACT3)는 액티브 신호(RACT)가 비활성화되면 비활성화될 수 있다. 타겟 액티브 제어부(720)는 제3타겟 액티브 신호(TRR_ACT3)가 비활성화되면 종료 신호(TRR_EXIT)를 활성화할 수 있다. 타겟 액티브 제어부(720)는 구간 신호(TRR_EN)가 비활성화된 경우 제1 내지 제3타겟 액티브 신호(TRR_ACT1 - TRR_ACT3) 및 종료 신호(TRR_EXIT)를 모두 비활성화할 수 있다.
래치신호 생성부(730)는 트랜지스터(P2, N2), 래치(LATCH2) 및 게이트(NAND, AND)를 포함할 수 있다. 구간 신호(TRR_EN)가 비활성화된 경우 'N2'가 턴온되어 'B'노드가 풀다운 구동되고, 블럭선택 래치신호(BS_LAT)가 비활성화될 수 있다. 구간 신호(TRR_EN)가 활성화된 상태에서 액티브 펄스신호(ACT_PUL)가 활성화되면 'P2' 턴온되어 'B'노드가 전원전압(VDD)으로 풀업구동되고, 블럭선택 래치신호(BS_LAT)가 활성화될 수 있다. 구간 신호(TRR_EN)가 활성화된 구간에서 'N2'가 턴오프되어 블럭선택 래치신호(BS_LAT)는 활성화 상태로 유지될 수 있다. 래치신호 생성부(730)는 제1타겟 액티브 신호(TRR_ACT1)가 활성화된 상태에서 액티브 펄스신호(ACT_PUL)가 활성화되면 래치신호(TRR_LAT)를 활성화할 수 있다. 참고로 액티브 펄스신호(ACT_PUL)는 액티브 커맨드(ACT)가 활성화되고, 소정의 시간이 지난 후에 활성화되는 신호일 수 있다.
제1검출부(740)는 어드레스 판단부(741) 및 래치(LATCH3)를 포함할 수 있다. 어드레스 판단부(741)는 구간 신호(TRR_EN)가 활성화된 경우 'IN_ADD_WL'이 셀블럭에서 마지막으로 배치된 워드라인(WL1_N 또는 WL2_N)에 대응하면 'C'노드를 활성화할 수 있다. 'C'노드의 전압은 래치신호(TRR_LAT)가 활성화되면 래치(LATCH3)로 전달되고, 래치(LATCH3)는 구간 신호(TRR_EN)가 활성화된 구간에서 입력된 신호를 래칭하고, 제1검출신호(LAST_WL_DET)를 활성화할 수 있다.
제2검출부(750)는 게이트(OR) 및 래치(LATCH4)를 포함할 수 있다. 게이트(OR)는 셀블록에서 처음으로 배치된 리더던시 워드라인에 대응하는 히트신호(HIT1 또는 HIT5)가 활성화되면 'D'노드를 활성화할 수 있다. 'D'노드의 전압은 래치신호(TRR_LAT)가 활성화되면 래치(LATCH4)로 전달되고, 래치(LATCH4)는 구간 신호(TRR_EN)가 활성화된 구간에서 입력된 신호를 래칭하고, 제2검출신호(FIRST_RWL_DET)를 활성화할 수 있다.
도 8은 일 실시예에 따른 워드라인 제어신호 생성부(450)의 구성도이다.
도 8에 도시된 바와 같이, 어드레스 신호 생성부(810) 및 리던던시 워드라인 신호 생성부(820)를 포함할 수 있다.
어드레스 신호 생성부(810)는 어드레스 전달부(811) 및 어드레스 래치부(812)를 포함할 수 있다. 어드레스 전달부(811)는 'IN_ADD_WL'을 어드레스 래치부(812)로 전달하되, 제2검출신호(FIRST_RWL_DET)와 제2타겟 액티브 신호(TRR_ACT2)가 활성화되면 'IN_ADD_WL'의 값에 관계없이 셀블록에서 마지막으로 배치된 워드라인(WL1_N - WL2_N)에 대응하는 값을 출력할 수 있다.
어드레스 래치부(812)는 액티브 래치신호(ACT_LAT)가 활성화되면 어드레스 전달부(811)에서 출력된 값을 래치하고, 래치된 값을 어드레스 신호(ADD_SIG)로 출력할 수 있다. 참고로 액티브 래치신호(ACT_LAT)는 액티브 커맨드(ACT)가 활성화되고, 소정의 시간이 지난 후에 활성화되는 펄스신호일 수 있다.
리던던시 워드라인 신호 생성부(820)는 히트신호 래치부(821), 제1변환부(822), 제2변환부(823), 히트신호 전달부(824) 및 리던던시 신호 생성부(825)를 포함할 수 있다. 히트신호 래치부(821)는 래치신호(TRR_LAT)가 활성화되면 히트신호(HIT1 - HIT8)를 입력받아 구간 신호(TRR_EN)가 활성화된 구간 동안 래치하고, 래치 히트신호(HIT1_LAT - HIT8_LAT)로 출력할 수 있다.
제1변환부(822)는 제1래치 히트신호(HIT1_TRR_LAT - HIT8_TRR_LAT)를 생성할 수 있다. 제1변환부(822)는 구간 신호(TRR_EN)가 활성화된 경우 제2타겟 액티브 신호(TRR_ACT2)가 활성화되면 'HIT2_LAT' - 'HIT4_LAT'를 각각 'HIT1_TRR_LAT' - 'HIT3_TRR_LAT'로 전달하고, 'HIT6_LAT' - 'HIT8_LAT'를 각각 'HIT5_TRR_LAT' - 'HIT7_TRR_LAT'로 전달하고, 'HIT4_TRR_LAT' 및 'HIT8_TRR_LAT'를 비활성화할 수 있다.
제2변환부(823)는 제2래치 히트신호(HIT1_LAT2 - HIT8_LAT2)를 생성할 수 있다. 제2변환부(823)는 구간 신호(TRR_EN)가 활성화된 경우 제2타겟 액티브 신호(TRR_ACT2)가 활성화되면 'HIT1_LAT' - 'HIT3_LAT'를 각각 'HIT2_LAT2' - 'HIT4_LAT2'로 전달하고, 'HIT5_LAT' - 'HIT7_LAT'를 각각 'HIT6_LAT2' - 'HIT8_LAT2'로 전달하고, 'HIT1_LAT2' 및 'HIT5_LAT2'를 비활성화할 수 있다. 또한 제2변환부(823)는 구간 신호(TRR_EN) 및 제1검출신호(LAST_WL_DET)가 활성화된 경우 제2타겟 액티브 신호(TRR_ACT2)가 활성화되면 'HIT1_LAT2' 및 'HIT5_LAT2'를 활성화할 수 있다.
히트신호 전달부(824)는 구간 신호(TRR_EN)가 비활성화된 경우 히트신호(HIT1 - HIT8)를 워드라인 리던던시 신호(RED_WL1 - RED_WL8)로 전달하고, 제1타겟 액티브 신호(TRR_ACT1)가 활성화된 경우 래치 히트신호(HIT1_LAT - HIT8_LAT)를 워드라인 리던던시 신호(RED_WL1 - RED_WL8)로 전달하고, 제1래치 히트신호(HIT1_TRR_LAT - HIT8_TRR_LAT)를 워드라인 리던던시 신호(RED_WL1 - RED_WL8)로 전달하고, 제2래치 히트신호(HIT1_LAT2 - HIT8_LAT2)를 워드라인 리던던시 신호(RED_WL1 - RED_WL8)로 전달할 수 있다.
리던던시 신호 생성부(825)는 구간 신호(TRR_EN)가 비활성화된 경우 블록 히트신호(BLK1_HIT, BLK2_HIT)를 리던던시 신호(RED_BLK1, RED_BLK2)로 전달할 수 있다. 리던던시 신호 생성부(825)는 구간 신호(TRR_EN)가 활성화된 경우 래치신호(TRR_LAT)가 활성화되면, 블록 히트신호(BLK1_HIT, BLK2_HIT)를 래치하고, 래치된 블록 히트신호(BLK1_HIT, BLK2_HIT)를 리던던시 신호(RED_BLK1, RED_BLK2)로 전달할 수 있다. 리던던시 신호 생성부(825)는 제2타겟 액티브 신호(TRR_ACT2)가 활성화된 경우, 제2검출신호(FIRST_RWL_DET)가 비활성화되면 래치된 블록 히트신호(BLK1_HIT, BLK2_HIT)를 리던던시 신호(RED_BLK1, RED_BLK2)로 전달하고, 제2검출신호(FIRST_RWL_DET)가 활성화되면 리던던시 신호(RED_BLK1, RED_BLK2)를 비활성화할 수 있다. 리던던시 신호 생성부(825)는 제3타겟 액티브 신호(TRR_ACT3)가 활성화된 경우, 제1검출신호(LAST_WL_DET)가 비활성화되면 래치된 블록 히트신호(BLK1_HIT, BLK2_HIT)를 리던던시 신호(RED_BLK1, RED_BLK2)로 전달하고, 제1검출신호(LAST_WL_DET)가 활성화되면 리던던시 신호(RED_BLK1, RED_BLK2)를 활성화할 수 있다.
도 4 내지 도 8의 내용을 다시 참조하여 제어부(350)의 동작에 대해 설명한다.
1. 일반적인 액티브 동작
일반적인 액티브 동작시 타겟 리프레시 동작을 제어하기 위한 제어신호들(TRR_EN, BS_LAT, TRR_LAT, TRR_ACT1 - TRR_ACT3, LAST_WL_DET)은 모두 비활성화될 수 있다.
(1) 노멀 워드라인(예를 들어 WL1_1)을 액티브하는 경우
히트신호 생성부(430)는 모든 히트신호(BLK1_HIT, BLK2_HIT, HIT1 - HIT8)를 비활성화할 수 있다. 셀블록 선택부(420)는 'IN_ADD_BLK'에 대응하는 제1셀블록(360)의 제1블록신호(BLK1_SEL)을 활성화할 수 있다.
워드라인 제어신호 생성부(450)는 'IN_ADD_WL'를 어드레스 신호(ADD_SIG)로 전달하고, 제1리던던시 신호(RED_BLK1)를 비활성화할 수 있다. 제1워드라인 제어부(460)는 어드레스 신호(ADD_SIG)에 응답하여 제1셀블록(360)에서 선택된 워드라인(WL1_1)을 액티브할 수있다.
(2) 리던던시 워드라인(예를 들어 RWL1_1)을 액티브하는 경우
히트신호 생성부(430)는 어드레스 저장부에 저장된 값 'STO1_1'이 'IN_ADD_WL'와 동일하므로, 히트신호(HIT1) 및 블록 히트신호(BLK1_HIT)를 활성화할 수 있다. 셀블록 선택부(420)는 활성화된 블록 히트신호(BLK1_HIT)에 응답하여 제1셀블록(360)의 제1블록신호(BLK1_SEL)를 활성화할 수 있다.
워드라인 제어신호 생성부(450)는 히트신호(BLK1_HIT, HIT1 - HIT8)를 각각 리던던시 신호(RED_BLK1) 및 리던던시 워드라인 신호(RED_WL1 RED_WL8)로 전달하고, 제1리던던시 신호(RED_BLK1) 및 리던던시 워드라인 신호(RED_WL1)를 활성화할 수 있다. 제1워드라인 제어부(460)는 리던던시 워드라인 신호(RED_WL1)에 응답하여 제1셀블록(360)에서 선택된 리던던시 워드라인(RWL1_1)을 액티브할 수 있다.
2. 타겟 리프레시 동작
타겟 리프레시 동작시 타겟 리프레시 제어부(440)의 동작은 도 4의 설명에서 상술한 바와 동일할 수 있다.
(1) 제1입력 어드레스(ADD1)를 사용하여 선택되는 워드라인이 리던던시 워드라인에 인접하지 않은 워드라인(예를 들어 'WL1_3')인 경우
히트신호 생성부(430)는 첫번째 액티브 동작시 모든 히트신호(BLK1_HIT, BLK2_HIT, HIT1 - HIT8)를 비활성화할 수 있다. 셀블록 선택부(420)는 'IN_ADD_BLK'에 대응하는 제1셀블록(360)의 제1블록신호(BLK1_SEL)을 활성화하고, 활성화 상태를 블록선택 래치신호(BS_LAT)가 활성화된 구간에서 유지할 수 있다.
워드라인 제어신호 생성부(450)는 첫번째 액티브 동작시 비활성화된 블록 히트신호(BLK1_HIT, BLK2_HIT)를 래치할 수 있다. 워드라인 제어신호 생성부(450)는 첫번째, 두번째, 세번째 액티브 동작시 래치된 블록 히트신호(BLK1_HIT, BLK2_HIT)를 리던던시 신호(RED_BLK1, RED_BLK2)로 전달할 수 있다. 따라서 첫번째, 두번째, 세번째 액티브 동작시 리던던시 신호(RED_BLK1, RED_BLK2)는 비활성화될 수 있다. 워드라인 제어신호 생성부(450)는 첫번째, 두번째, 세번째 액티브 동작시 'IN_ADD_WL'를 어드레스 신호(ADD_SIG)로 전달할 수 있다.
제1워드라인 제어부(460)는 첫번째, 두번째, 세번째 액티브 동작시 각각 어드레스 신호(ADD_SIG)에 응답하여 제1셀블록(360)에서 선택된 워드라인을 액티브할 수 있다. 따라서 'WL1_3', 'WL1_2', 'WL1_4'가 차례로 액티브 될 수 있다.
(2) 제1입력 어드레스(ADD1)를 사용하여 선택되는 워드라인이 노멀 워드라인 중 마지막으로 배치된 워드라인(예를 들어 'WL1_N')인 경우(타겟 리프레시 제어부(440)는 제1검출신호(LAST_WL_DET)를 활성화함)
히트신호 생성부(430)는 첫번째 액티브 동작시 모든 히트신호(BLK1_HIT, BLK2_HIT, HIT1 - HIT8)를 비활성화할 수 있다. 셀블록 선택부(420)는 'IN_ADD_BLK'에 대응하는 제1셀블록(360)의 제1블록신호(BLK1_SEL)을 활성화하고, 활성화 상태를 블록선택 래치신호(BS_LAT)가 활성화된 구간에서 유지할 수 있다.
워드라인 제어신호 생성부(450)는 첫번째 액티브 동작시 비활성화된 블록 히트신호(BLK1_HIT, BLK2_HIT)를 래치할 수 있다. 워드라인 제어신호 생성부(450)는 첫번째, 두번째 액티브 동작시 래치된 블록 히트신호(BLK1_HIT, BLK2_HIT)를 리던던시 신호(RED_BLK1, RED_BLK2)로 전달하고, 세번째 액티브 동작시 리던던시 신호(RED_BLK1, RED_BLK2)를 활성화할 수 있다. 워드라인 제어신호 생성부(450)는 첫번째, 두번째 액티브 동작시 'IN_ADD_WL'를 어드레스 신호(ADD_SIG)로 전달하고, 세번째 액티브 동작시 리던던시 워드라인 신호(RED_WL1)를 활성화할 수 있다.
제1워드라인 제어부(460)는 첫번째, 두번째 액티브 동작시 각각 어드레스 신호(ADD_SIG)에 응답하여 제1셀블록에서 선택된 워드라인을 액티브하고, 세번째 액티브 동작시 활성화된 리던던시 워드라인 신호(RED_WL1)에 응답하여 제1셀블록(360)에서 선택된 워드라인을 액티브할 수 있다. 따라서 'WL1_N', 'WL1_N-1', 'RWL1_1'이 차례로 액티브 될 수 있다.
(3) 제1입력 어드레스(ADD1)를 사용하여 선택되는 워드라인이 처음으로 배치된 리던던시 워드라인(예를 들어 'RWL1_1')인 경우(타겟 리프레시 제어부(440)는 제2검출신호(FIRST_RWL_DET)를 활성화함)
히트신호 생성부(430)는 첫번째 액티브 동작시 히트신호(HIT1) 및 블록 히트신호(BLK1_HIT)를 활성화할 수 있다. 셀블록 선택부(420)는 활성화된 블록 히트신호(BLK1_HIT)에 응답하여 제1셀블록(360)의 제1블록신호(BLK1_SEL)을 활성화하고, 활성화 상태를 블록선택 래치신호(BS_LAT)가 활성화된 구간에서 유지할 수 있다.
워드라인 제어신호 생성부(450)는 첫번째 액티브 동작시 활성화된 블록 히트신호(BLK1_HIT)를 래치할 수 있다. 워드라인 제어신호 생성부(450)는 첫번째, 세번째 액티브 동작시 래치된 블록 히트신호(BLK1_HIT)를 리던던시 신호(RED_BLK1)로 전달하고, 두번째 액티브 동작시 리던던시 신호(RED_BLK1)를 비활성화할 수 있다. 워드라인 제어신호 생성부(450)는 첫번째 액티브 동작시 히트신호(HIT1)를 리던던시 워드라인 신호(RED_WL1)로 전달하고, 두번째 액티브 동작시 셀블록에서 마지막으로 배치된 워드라인(WL1_1)에 대응하는 값을 어드레스 신호(ADD_SIG)로 출력하고, 세번째 액티브 동작시 히트신호(HIT1)를 리던던시 워드라인 신호(RED_WL2)로 전달할 수 있다.
제1워드라인 제어부(460)는 첫번째, 세번째 액티브 동작시 활성화된 리던던시 워드라인 신호(RED_WL1, RED_WL2)에 응답하여 제1셀블록(360)에서 선택된 워드라인을 액티브하고, 두번째 액티브 동작시 어드레스 신호(ADD_SIG)에 응답하여 제1셀블록(360)에서 선택된 워드라인을 액티브할 수 있다. 따라서 'RWL1_1', 'RWL1_2', 'WL1_N'이 차례로 액티브 될 수 있다.
(4) 제1입력 어드레스(ADD1)를 사용하여 선택되는 워드라인이 리던던시 워드라인(예를 들어 'RWL1_2')인 경우
히트신호 생성부(430)는 첫번째 액티브 동작시 히트신호(HIT2) 및 블록 히트신호(BLK1_HIT)를 활성화할 수 있다. 셀블록 선택부(420)는 활성화된 블록 히트신호(BLK1_HIT)에 응답하여 제1셀블록(360)의 제1블록신호(BLK1_SEL)을 활성화하고, 활성화 상태를 블록선택 래치신호(BS_LAT)가 활성화된 구간에서 유지할 수 있다.
워드라인 제어신호 생성부(450)는 첫번째 액티브 동작시 활성화된 블록 히트신호(BLK1_HIT)를 래치할 수 있다. 워드라인 제어신호 생성부(450)는 첫번째, 두번째 세번째 액티브 동작시 래치된 블록 히트신호(BLK1_HIT)를 리던던시 신호(RED_BLK1)로 전달할 수 있다. 워드라인 제어신호 생성부(450)는 첫번째 액티브 동작시 히트신호(HIT2)를 리던던시 워드라인 신호(RED_WL2)로 전달하고, 두번째 액티브 동작시 히트신호(HIT2)를 리던던시 워드라인 신호(RED_WL1)로 전달하고, 두번째 액티브 동작시 히트신호(HIT2)를 리던던시 워드라인 신호(RED_WL3)로 전달할 수 있다.
제1워드라인 제어부(460)는 첫번째, 두번째, 세번째 액티브 동작시 활성화된 리던던시 워드라인 신호(RED_WL2, RED_WL1, RED_WL3)에 응답하여 제1셀블록(360)에서 선택된 워드라인을 액티브할 수 있다. 따라서 'RWL1_2', 'RWL1_1', 'RWL1_3'이 차례로 액티브 될 수 있다.
도 9는 메모리의 타겟 리프레시 동작을 설명하기 위한 도면이다.
메모리는 다수의 워드라인(WL1 - WLN) 및 하나 이상의 워드라인을 대체하기 위한 하나 이상의 리던던시 워드라인(RWL1 - RWLM)을 포함할 수 있다.
(1) 제1도(910)에 도시된 바와 같이, 하이 액티브 워드라인(HIGH_ACT_WL)이 다수의 워드라인(WL1 - WLN-1) 중 하나의 워드라인인 경우 메모리는 'IN_ADD2', 'IN_ADD3'에 응답하여 'IN_ADD2'에 대응하는 제1인접 워드라인(WLK-1, ADJ1_WL) 및 'IN_ADD3'에 대응하는 제2인접 워드라인(WLK+1, ADJ2_WL)을 차례로 액티브-프치차지할 수 있다.
(2) 제2도(920)에 도시된 바와 같이, 하이 액티브 워드라인(HIGH_ACT_WL)이 마지막으로 배치된 워드라인(WLN)인 경우 메모리는 'IN_ADD2'에 응답하여 'IN_ADD2'에 대응하는 제1인접 워드라인(WLN-1, ADJ1_WL)을 액티브-프리차지하고, 'IN_ADD3'와 관계없이 제2인접 워드라인(RWL1, ADJ2_WL)을 액티브-프리차지할 수 있다.
(3) 제3도(930)에 도시된 바와 같이, 하이 액티브 워드라인(HIGH_ACT_WL)이 처음으로 배치된 리던던시 워드라인(RWL1)인 경우 메모리는 'IN_ADD2'와 관계없이 제1인접 워드라인(WLN, ADJ1_WL)을 액티브-프리차지하고, 'IN_ADD3'와 관계없이 제2인접 워드라인(RWL2, ADJ2_WL)을 액티브-프리차지할 수 있다.
(4) 제4도(940)에 도시된 바와 같이, 하이 액티브 워드라인(HIGH_ACT_WL)이 리던던시 워드라인(RWLK)인 경우 메모리는 'IN_ADD2'와 관계없이 제1인접 워드라인(RWLK-1, ADJ1_WL)을 액티브-프리차지하고, 'IN_ADD3'와 관계없이 제2인접 워드라인(RWLK+1, ADJ2_WL)을 액티브-프리차지할 수 있다.
도 10는 다른 일 실시예에 따른 메모리의 구성도이다.
도 10에 도시된 바와 같이, 커맨드 입력부(1010), 어드레스 입력부(1020), 커맨드 디코더(1030), 모드 설정부(1040), 제어부(1050), 제1셀블록(1060) 및 제2셀블록(1070)을 포함할 수 있다. 도 10에서는 메모리에서 액티브 동작, 타겟 리프레시 동작과 관련된 구성만을 도시하였으며, 그 외의 리드, 라이트 등 일 실시예에 따른 메모리와 직접적인 관련이 없는 동작과 관련된 구성은 도시를 생략하였다.
도 10를 참조하여 메모리에 대해 설명한다.
도 10의 메모리는 둘 이상의 워드라인을 포함하는 워드라인 그룹을 둘 이상의 리던던시 워드라인 그룹을 포함하는 리던던시 워드라인 그룹으로 대체하는 것을 제외하면 도 3의 메모리와 구성 및 동작이 유사하다.
커맨드 입력부(1010), 어드레스 입력부(1020), 커맨드 디코더(1030), 모드 설정부(1040)에 대한 설명은 도 3에서 상술한 커맨드 입력부(310), 어드레스 입력부(320), 커맨드 디코더(330), 모드 설정부(340)의 설명과 동일하다.
제1셀블록(1060)은 둘 이상의 제1워드라인(WG1_1_WL1 - WG1_N_WL2)을 포함하는 다수의 제1워드라인 그룹(WG1_1 - WG1_N), 둘 이상의 제1리던던시 워드라인(RWG1_1_WL1 - RWG1_M_WL2)을 포함하고, 다수의 제1워드라인 그룹(WG1_1 - WG1_N) 중 하나 이상의 제1워드라인 그룹을 대체하기 위한 하나 이상의 제1리던던시 워드라인 그룹(RWG1_1 - RWG1_M)을 포함할 수 있다. 도 10에 도시된 바와 같이, 제1셀블록(1060)에서 다수의 제1워드라인 그룹(WG1_1 - WG1_N)은 차례로 배치되고, 하나 이상의 제1리던던시 워드라인 그룹(RWG1_1 - RWG1_M)은 마지막으로 배치된 제1워드라인 그룹(RWG1_1 - RWG1_M) 뒤에 차례로 배치될 수 있다.
제2셀블록(1070)은 둘 이상의 제2워드라인(WG2_1_WL1 - WG2_N_WL2)을 포함하는 다수의 제2워드라인 그룹(WG2_1 - WG2_N), 둘 이상의 제2리던던시 워드라인(RWG2_1_WL1 - RWG2_M_WL2)을 포함하고, 다수의 제2워드라인 그룹(WG2_1 - WG2_N) 중 하나 이상의 제2워드라인 그룹을 대체하기 위한 하나 이상의 제2리던던시 워드라인 그룹(RWG2_1 - RWG2_M)을 포함할 수 있다. 도 10에 도시된 바와 같이, 제2셀블록(1070)에서 다수의 제2워드라인 그룹(WG2_1 - WG2_N)은 차례로 배치되고, 하나 이상의 제2리던던시 워드라인 그룹(RWG2_1 - RWG2_M)은 마지막으로 배치된 제2워드라인 그룹(RWG2_1 - RWG2_M) 뒤에 차례로 배치될 수 있다.
셀블록(1060, 1070)은 다수의 비트라인(bit line)을 포함하고, 메모리 셀(MC)은 비트라인과 워드라인에 연결된다. 일 실시예에 따른 메모리는 워드라인의 액세스와 관련된 발명이므로 비트라인의 도시는 생략하였다. 이하에서는 각 셀블록이 4개의 리던던시 워드라인 그룹(M = 4)을 포함하는 경우에 대해 설명한다.
도 11은 일 실시예에 따른 제어부(1050)의 구성도이다.
도 11에 도시된 바와 같이, 제어부는 제어부(1050)는 액티브 제어부(1110), 셀블록 선택부(1120), 히트신호 생성부(1130), 타겟 리프레시 제어부(1140), 워드라인 제어신호 생성부(1150), 제1워드라인 제어부(1160) 및 제2워드라인 제어부(1170)를 포함할 수 있다. 이하에서 입력 어드레스(IN_ADD)는 셀블록을 선택하기 위한 하나 이상의 비트(IN_ADD_BLK), 워드라인 그룹을 선택하기 위한 하나 이상의 비트(IN_ADD_WG) 및 선택된 워드라인 그룹에서 워드라인을 선택하기 위한 최하위 비트(IN_ADD_LSB)를 포함할 수 있다.
도 4 및 도 11을 참조하여 제어부(1050)의 동작에 대해 설명한다.
액티브 제어부(1110), 셀블록 선택부(1120) 및 히트신호 생성부(1130)에 대한 설명은 도 4에서 상술한 액티브 제어부(410), 셀블록 선택부(420) 및 히트신호 생성부(430)의 설명과 유사하다. 다만 히트신호 생성부(430)에 저장된 페일 어드레스는 워드라인 그룹에 대응하며, 'HIT1' - 'HIT4'는 하나 이상의 제1리던던시 워드라인 그룹(RWL1_1 - RWL1_M)에 대응하고, 'HIT5' - 'HIT8'는 하나 이상의 제2리던던시 워드라인 그룹(RWL2_1 - RWL2_M)에 대응할 수 있다.
타겟 리프레시 제어부(1140)는 도 3의 타겟 리프레시 제어부(340)와 달리 'IN_ADD_WG' 및 'IN_ADD_LSB'(도 3의 'IN_ADD_WL'에 대응함)을 이용하여 셀블록에서 마지막으로 배치된 워드라인(LAST_WL_DET)을 검출하고, 히트신호(HIT1 또는 HIT5) 및 최하위 비트(IN_ADD_LSB)을 이용하여 셀블록에서 처음으로 배치된 리던던시 워드라인(RWG1_1_RWL1 또는 RWG2_1_RWL1)을 검출할 수 있다. 그 외의 동작은 도 3의 리프레시 제어부(340)의 동작과 동일할 수 있다. 참고로 'HIT1' 또는 'HIT5'가 활성화되고, 최하위 비트(IN_ADD_LSB)가 워드라인 그룹의 워드라인 중 처음으로 배치된 워드라인에 대응하는 경우 셀블록에서 처음으로 배치된 리던던시 워드라인(RWG1_1_RWL1 또는 RWG2_1_RWL1)이 선택될 수 있다.
워드라인 제어신호 생성부(1150)는 입력 어드레스(IN_ADD), 블록 히트신호(BLK1_HIT, BLK2_HIT), 다수의 히트신호(HIT1 - HIT8), 구간 신호(TRR_EN), 타겟 액티브 신호(TRR_ACT1 - TRR_ACT3), 래치신호(TRR_LAT)를 이용하여 셀블록의 다수의 워드라인(WG1_1_WL1 - WG1_N_WL2, WG2_1_WL1 - WG2_N_WL2) 및 하나 이상의 리던던시 워드라인(RWG1_1_RWL1 - RWG1_N_RWL2, RWG2_M_RWL1 - RWG2_M_RWL2)을 제어하기 위한 리던던시 신호(RED_BLK1, RED_BLK2), 어드레스 신호(ADD_SIG) 및 리던던시 워드라인 그룹신호(RED_WG1 - RED_WG8)를 생성할 수 있다.
워드라인 제어신호 생성부(1150)는 'IN_ADD_WG' 및 'IN_ADD_LSB'을 어드레스 신호(ADD_SIG)로 전달하되, 타겟 리프레시 동작시 제1입력 어드레스(IN_ADD)에 의해 선택된 워드라인이 셀블록에서 처음으로 배치된 리던던시 워드라인(RWG1_1_RWL1 또는 RWG2_1_RWL1)인 경우 셀블록에서 마지막으로 배치된 워드라인(WG1_N_WL2 또는 WG2_N_WL2)에 대응하는 값을 어드레스 신호(ADD_SIG)로 출력할 수 있다.
워드라인 제어신호 생성부(1150)는 'IN_ADD_WG' 및 'IN_ADD_LSB'을 래치하여 어드레스 신호(ADD_SIG)로 전달하되, 제2검출신호(FIRST_RWL_DET)가 활성화된 경우 제2타겟 액티브 신호(TRR_ACT2)가 활성화된 구간에서 'IN_ADD_WG' 및 'IN_ADD_LSB'의 값과 관계없이 셀블록에서 마지막으로 배치된 워드라인(WG1_N_WL2 또는 WG2_N_WL2)에 대응하는 값을 어드레스 신호(ADD_SIG)로 출력할 수 있다. 이 경우 타겟 리프레시 구간의 두번째 액티브 동작시 선택된 셀블록에서 마지막으로 배치된 워드라인(WG1_N_WL2 또는 WG2_N_WL2)이 리프레시될 수 있다.
워드라인 제어신호 생성부(1150)는 블록 히트신호(BLK1_HIT, BLK2_HIT)를 리던던시 신호(RED_BLK1, RED_BLK2)로 전달할 수 있다. 타겟 리프레시 구간의 경우 워드라인 제어신호 생성부(1150)는 첫번째 액티브 동작시 블록 히트신호(BLK1_HIT, BLK2_HIT)를 래치하고, 래치된 블록 히트신호를 리던던시 신호(RED_BLK1, RED_BLK2)로 전달할 수 있다. 워드라인 제어신호 생성부(1150)는 두번째 액티브 동작시 제1입력 어드레스(IN_ADD1)에 의해 선택된 워드라인이 셀블록에서 첫번째로 배치된 리던던시 워드라인(RWL1_1 또는 RWL2_1)인 경우 리던던시 신호(RED_BLK1, RED_BLK2)를 비활성화하고, 그 외의 경우 래치된 블록 히트신호(BLK1_HIT, BLK2_HIT)를 리던던시 신호(RED_BLK1, RED_BLK2)로 전달할 수 있다. 워드라인 제어신호 생성부(1150)는 세번째 액티브 동작시 제1입력 어드레스(IN_ADD1)에 의해 선택된 워드라인이 셀블록에서 마지막으로 배치된 워드라인(WL1_1 또는 WL2_1)인 경우 리던던시 신호(RED_BLK1, RED_BLK2)를 활성화하고, 래치된 블록 히트신호(BLK1_HIT, BLK2_HIT)를 리던던시 신호(RED_BLK1, RED_BLK2)로 전달할 수 있다.
워드라인 제어신호 생성부(1150)는 히트신호(HIT1 - HIT8)를 각각 대응하는 리던던시 워드라인 그룹신호(RED_WG1 - RED_WL8)로 전달하되, 타겟 리프레시 구간에서 첫번째 액티브 동작시 히트신호(HIT1 - HIT8)를 래치하고, 래치된 히트신호(HIT1 - HIT8)를 이용해 두번째 및 세번째 액티브 구간에서 리던던시 워드라인 그룹 신호(RED_WG1 - RED_WG8)를 생성할 수 있다.
워드라인 제어신호 생성부(1150)는 구간 신호(TRR_EN)가 비활성화된 경우, 다수의 히트신호(HIT1 - HIT8)를 전달하여 다수의 리던던시 워드라인 그룹신호(RED_WG1 - RED_WG8)를 생성할 수 있다. 워드라인 제어신호 생성부(1150)는 구간 신호(TRR_EN)가 활성화된 경우, 래치신호(TRR_LAT)가 활성화되었을 때 다수의 히트신호(HIT1 - HIT8)를 입력받아 구간 신호(TRR_EN)가 비활성화될 때까지 래치할 수 있다.
워드라인 제어신호 생성부(1150)는 제1 내지 제3타겟 액티브 신호(TRR_ACT1 - TRR_ACT3)가 활성화되면 [표 2] - [표 4]와 같이, 다수의 리던던시 워드라인 신호(RED_WG1 - RED_WG8)를 생성할 수 있다. 참고로 최하위 비트(IN_ADD_LSB)가 '0'이면 워드라인 그룹의 처음으로 배치된 워드라인에 대응하고, '1'이면 워드라인 그룹의 마지막으로 배치된 워드라인에 대응할 수 있다.
TRR1_ACT의 활성화 구간 최하위 비트가 '0' 최하위 비트가 '1'
RED_WG1 HIT1를 전달함 HIT1를 전달함
RED_WG2 HIT2를 전달함 HIT2를 전달함
RED_WG3 HIT3를 전달함 HIT3를 전달함
RED_WG4 HIT4를 전달함 HIT4를 전달함
RED_WG5 HIT5를 전달함 HIT5를 전달함
RED_WG6 HIT6를 전달함 HIT6를 전달함
RED_WG7 HIT7를 전달함 HIT7를 전달함
RED_WG8 HIT8를 전달함 HIT8를 전달함
TRR2_ACT의 활성화 구간 최하위 비트가 '0' 최하위 비트가 '1'
RED_WG1 HIT2를 전달함 HIT1를 전달함
RED_WG2 HIT3를 전달함 HIT2를 전달함
RED_WG3 HIT4를 전달함 HIT3를 전달함
RED_WG4 비활성화 HIT4를 전달함
RED_WG5 HIT6를 전달함 HIT5를 전달함
RED_WG6 HIT7를 전달함 HIT6를 전달함
RED_WG7 HIT8를 전달함 HIT7를 전달함
RED_WG8 비활성화 HIT8를 전달함
TRR2_ACT의 활성화 구간 최하위 비트가 '0' 최하위 비트가 '1'
RED_WG1 HIT1를 전달함 비활성화
RED_WG2 HIT2를 전달함 HIT1를 전달함
RED_WG3 HIT3를 전달함 HIT2를 전달함
RED_WG4 HIT4를 전달함 HIT3를 전달함
RED_WG5 HIT5를 전달함 비활성화
RED_WG6 HIT6를 전달함 HIT5를 전달함
RED_WG7 HIT7를 전달함 HIT6를 전달함
RED_WG8 HIT8를 전달함 HIT7를 전달함
워드라인 제어신호 생성부(1150)는 제1타겟 액티브 신호(TRR_ACT1)가 활성화된 경우 각 히트신호(HITK)를 원래 대응하는 리던던시 워드라인 그룹신호(RED_WGK)로 전달할 수 있다. 제2타겟 액티브 신호(TRR_ACT2)가 활성화된 경우 최하위 비트(IN_ADD_LSB)가 '0'이면 각 히트신호(HITK)를 원래 대응하는 리던던시 워드라인 그룹신호(RED_WLK)의 이전 리던던시 워드라인 그룹신호(RED_WLK-1)로 전달하고, 최하위 비트(IN_ADD_LSB)가 '1'이면 각 히트신호(HITK)를 원래 대응하는 리던던시 워드라인 그룹신호(RED_WGK)로 전달할 수 있다. 제3타겟 액티브 신호(TRR_ACT3)가 활성화된 경우 최하위 비트(IN_ADD_LSB)가 '1'이면 각 히트신호(HITK)를 원래 대응하는 리던던시 워드라인 그룹신호(RED_WLK)의 다음 리던던시 워드라인 그룹신호(RED_WLK+1)로 전달하고, 최하위 비트(IN_ADD_LSB)가 '0'이면 각 히트신호(HITK)를 원래 대응하는 리던던시 워드라인 그룹신호(RED_WGK)로 전달할 수 있다. 전달할 히트신호가 없는 경우 리던던시 워드라인 그룹신호를 비활성화할 수 있다.
워드라인 제어신호 생성부(1150)는 타겟 리프레시 동작시 제1입력 어드레스(IN_ADD1)에 의해 선택된 워드라인이 셀블록에서 마지막으로 배치된 워드라인(WG1_N_WL2 또는 WG2_N_WL2)인 경우 히트신호(HIT1 - HIT8)와 관계없이 셀블록에서 처음으로 배치된 리던던시 워드라인 그룹에 대응하는 리던던시 워드라인 그룹신호(RED_WG1 또는 RED_WG5)를 활성화할 수 있다.
워드라인 제어신호 생성부(1150)는 제1검출신호(LAST_WL_DET)가 활성화된 경우 제3타겟 액티브 신호(TRR_ACT3)가 활성화된 구간에서 히트신호에 관계없이 셀블록에서 처음으로 배치된 리던던시 워드라인 그룹에 대응하는 리던던시 워드라인 그룹신호(RED_WG1 또는 RED_WG5)를 활성화할 수 있다. 이 경우 타겟 리프레시 구간의 세번째 액티브 동작시 선택된 셀블록에서 처음으로 배치된 리던던시 워드라인(RWL1_1_RWL1 또는 RWL2_1_RWL1)이 리프레시될 수 있다.
제1워드라인 제어부(1160)는 제1블록신호(BLK1_SEL), 제1리던던시 신호(RED_BLK1), 어드레스 신호(ADD_SIG) 및 리던던시 워드라인 그룹신호(RED_WG1 - RED_WG4)에 응답하여 다수의 제1워드라인(WG1_1_WL1 - WG1_N_WL2) 및 하나 이상의 제1리던던시 워드라인(RWG1_1_RWL1 - RWG1_M_RWL2)을 제어할 수 있다. 제1워드라인 제어부(1160)는 제1블록신호(BLK1_SEL)가 활성화된 경우, 제1리더던시 신호(RED_BLK1)가 비활성화되면 어드레스 신호(ADD_SIG)에 대응하는 제1워드라인을 액티브하고, 제1리던던시 신호(RED_BLK1)가 활성화되면, 리던던시 워드라인 그룹신호 및 최하위 비트(IN_ADD_LSB)에 대응하는 제1리던던시 워드라인을 액티브할 수 있다.
제2워드라인 제어부(1170)는 제2블록신호(BLK2_SEL), 제2리던던시 신호(RED_BLK2), 어드레스 신호(ADD_SIG) 및 리던던시 워드라인 그룹신호(RED_WG5 - RED_WG8)에 응답하여 다수의 제2워드라인(WG2_1_WL1 - WG2_N_WL2) 및 하나 이상의 제2리던던시 워드라인(RWG2_1_RWL1 - RWG2_M_RWL2)을 제어할 수 있다. 제2워드라인 제어부(1170)는 제2블록신호(BLK2_SEL)가 활성화된 경우, 제2리더던시 신호(RED_BLK2)가 비활성화되면 어드레스 신호(ADD_SIG)에 대응하는 제2워드라인을 액티브하고, 제2리던던시 신호(RED_BLK2)가 활성화되면, 리던던시 워드라인 그룹신호 및 최하위 비트(IN_ADD_LSB)에 대응하는 제2리던던시 워드라인을 액티브할 수 있다.
도 12은 일 실시예에 따른 워드라인 제어신호 생성부(1050)의 구성도이다.
도 12에 도시된 바와 같이, 어드레스 신호 생성부(1210) 및 리던던시 워드라인 신호 생성부(1220)를 포함할 수 있다.
어드레스 신호 생성부(1210)는 어드레스 전달부(811) 및 어드레스 래치부(1212)를 포함할 수 있다. 어드레스 전달부(811)는 'IN_ADD_WL'을 어드레스 래치부(1212)로 전달하되, 제2검출신호(FIRST_RWL_DET)와 제2타겟 액티브 신호(TRR_ACT2)가 활성화되면 'IN_ADD_WL'의 값에 관계없이 셀블록에서 마지막으로 배치된 워드라인(WL1_N - WL2_N)에 대응하는 값을 출력할 수 있다.
어드레스 래치부(1212)는 액티브 래치신호(ACT_LAT)가 활성화되면 어드레스 전달부(1211)에서 출력된 값을 래치하고, 래치된 값을 어드레스 신호(ADD_SIG)로 출력할 수 있다. 참고로 액티브 래치신호(ACT_LAT)는 액티브 커맨드(ACT)가 활성화되고, 소정의 시간이 지난 후에 활성화되는 신호일 수 있다.
리던던시 워드라인 신호 생성부(1220)는 히트신호 래치부(1221), 제1변환부(1222), 제2변환부(1223), 히트신호 전달부(1224) 및 리던던시 신호 생성부(1225)를 포함할 수 있다. 히트신호 래치부(1221)는 래치신호(TRR_LAT)가 활성화되면 히트신호(HIT1 - HIT8)를 입력받아 구간 신호(TRR_EN)가 활성화된 구간 동안 래치하고, 래치 히트신호(HIT1_LAT - HIT8_LAT)로 출력할 수 있다.
제1변환부(1222)는 제1래치 히트신호(HIT1_TRR_LAT - HIT8_TRR_LAT)를 생성할 수 있다. 제1변환부(1222)는 구간 신호(TRR_EN)가 활성화된 경우 제2타겟 액티브 신호(TRR_ACT2)가 활성화되면 'HIT2_LAT' - 'HIT4_LAT'를 각각 'HIT1_TRR_LAT' - 'HIT3_TRR_LAT'로 전달하고, 'HIT6_LAT' - 'HIT8_LAT'를 각각 'HIT5_TRR_LAT' - 'HIT7_TRR_LAT'로 전달하고, 'HIT4_TRR_LAT' 및 'HIT8_TRR_LAT'를 비활성화할 수 있다.
제2변환부(1223)는 제2래치 히트신호(HIT1_LAT2 - HIT8_LAT2)를 생성할 수 있다. 제2변환부(1223)는 구간 신호(TRR_EN)가 활성화된 경우 제2타겟 액티브 신호(TRR_ACT2)가 활성화되면 'HIT1_LAT' - 'HIT3_LAT'를 각각 'HIT2_LAT2' - 'HIT4_LAT2'로 전달하고, 'HIT5_LAT' - 'HIT7_LAT'를 각각 'HIT6_LAT2' - 'HIT8_LAT2'로 전달하고, 'HIT1_LAT2' 및 'HIT5_LAT2'를 비활성화할 수 있다. 또한 제2변환부(823)는 구간 신호(TRR_EN) 및 제1검출신호(LAST_WL_DET)가 활성화된 경우 제2타겟 액티브 신호(TRR_ACT2)가 활성화되면 'HIT1_LAT2' 및 'HIT5_LAT2'를 활성화할 수 있다.
히트신호 전달부(1224)는 구간 신호(TRR_EN)가 비활성화된 경우 히트신호(HIT1 - HIT8)를 워드라인 리던던시 신호(RED_WL1 - RED_WL8)로 전달하고, 제1타겟 액티브 신호(TRR_ACT1)가 활성화된 경우 래치 히트신호(HIT1_LAT - HIT8_LAT)를 워드라인 리던던시 신호(RED_WL1 - RED_WL8)로 전달하고, 제1래치 히트신호(HIT1_TRR_LAT - HIT8_TRR_LAT)를 워드라인 리던던시 신호(RED_WL1 - RED_WL8)로 전달하고, 제2래치 히트신호(HIT1_LAT2 - HIT8_LAT2)를 워드라인 리던던시 신호(RED_WL1 - RED_WL8)로 전달할 수 있다.
리던던시 신호 생성부(1225)는 구간 신호(TRR_EN)가 비활성화된 경우 블록 히트신호(BLK1_HIT, BLK2_HIT)를 리던던시 신호(RED_BLK1, RED_BLK2)로 전달할 수 있다. 리던던시 신호 생성부(1225)는 구간 신호(TRR_EN)가 활성화된 경우 래치신호(TRR_LAT)가 활성화되면, 블록 히트신호(BLK1_HIT, BLK2_HIT)를 래치하고, 래치된 블록 히트신호(BLK1_HIT, BLK2_HIT)를 리던던시 신호(RED_BLK1, RED_BLK2)로 전달할 수 있다. 리던던시 신호 생성부(1225)는 제2타겟 액티브 신호(TRR_ACT2)가 활성화된 경우, 제2검출신호(FIRST_RWL_DET)가 비활성화되면 래치된 블록 히트신호(BLK1_HIT, BLK2_HIT)를 리던던시 신호(RED_BLK1, RED_BLK2)로 전달하고, 제2검출신호(FIRST_RWL_DET)가 활성화되면 리던던시 신호(RED_BLK1, RED_BLK2)를 비활성화할 수 있다. 리던던시 신호 생성부(1225)는 제3타겟 액티브 신호(TRR_ACT3)가 활성화된 경우, 제1검출신호(LAST_WL_DET)가 비활성화되면 래치된 블록 히트신호(BLK1_HIT, BLK2_HIT)를 리던던시 신호(RED_BLK1, RED_BLK2)로 전달하고, 제1검출신호(LAST_WL_DET)가 활성화되면 리던던시 신호(RED_BLK1, RED_BLK2)를 활성화할 수 있다.
도 13는 다른 일 실시예에 따른 메모리 시스템의 구성도이다.
도 13에 도시된 바와 같이, 메모리 시스템은 메모리(1310) 및 메모리 컨트롤러(1320)를 포함한다.
메모리 컨트롤러(1320)는 메모리(1310)에 커맨드(CMDs)와 어드레스(ADDs)를 인가하는 것에 의해 메모리(1310)의 동작을 제어하고, 리드 및 라이트 동작시에 메모리(1310)와 데이터(DATA)를 주고 받는다. 메모리 컨트롤러(1320)는 커맨드(CMDs)를 전송함으로써 메모리(1310)로 모드 설정 명령(MODE_SET), 액티브 커맨드(ACT) 또는 프리차지 커맨드(PRE)를 입력할 수 있다. 메모리 컨트롤러(1320)는 모드 설정 명령(MODE_SET)을 입력하는 경우 메모리(1310)의 동작 모드를 설정하기 위한 어드레스(ADDs)가 함께 입력될 수 있다. 메모리 컨트롤러(1320)는 액티브 커맨드(ACT)를 입력하는 경우 메모리(1310)에서 셀블록 및 액티브할 워드라인을 선택하기 위한 어드레스(ADDs)를 전송할 수 있다.
메모리(1310)는 하이 액티브 워드라인의 어드레스를 검출할 수 있다. 메모리(1310)는 하이 액티브 워드라인의 어드레스를 검출하여 메모리 컨트롤러(1320)로 출력하고, 메모리 컨트롤러(1320)는 하이 액티브 워드라인의 어드레스가 입력되면 메모리(1310)가 타겟 리프레시 동작을 수행하도록 제어할 수 있다.
하이 액티브 워드라인이 액티브 횟수가 기준횟수 이상인 워드라인으로 정의되는 경우 메모리(1310)는 셀블록에 포함된 다수의 워드라인 및 하나 이상의 리던던시 워드라인의 액티브 횟수를 카운팅하고, 카운팅 결과 액티브 횟수가 기준횟수 이상인 워드라인을 검출하고, 해당 워드라인의 어드레스를 출력할 수 있다.
하이 액티브 워드라인이 액티브 빈도가 기준 빈도 이상인 워드라인으로 정의되는 경우 메모리는 액티브 히스토리를 저장하고, 액티브 히스토리를 참조하여 액티브 동작 N(M이상의 자연수)회 마다 M(자연수)회 이상 액티브된 워드라인을 검출하고, 해당 워드라인의 어드레스를 출력할 수 있다. 예를 들어 소정의 구간 동안 액티브 동작을 5회 수행할 때마다 2회 이상 액티브된 워드라인을 검출하여, 해당 워드라인의 어드레스를 출력할 수 있다. 메모리(1310)는 액티브 횟수가 기준횟수 이상인 경우 및 액티브 빈도가 기준빈도 이상인 경우 중 하나 이상의 조건을 만족하는 워드라인을 하이 액티브 워드라인으로 검출할 수 있다.
메모리 컨트롤러(1320)는 하이 액티브 워드라인의 어드레스를 위와 유사한 방법으로 검출하고, 메모리 컨트롤러(1320)가 하이 액티브 워드라인의 어드레스를 검출하는 경우, 해당 어드레스를 출력할 필요없이 메모리(1310)가 타겟 리프레시 동작을 수행하도록 제어할 수 있다.
메모리(1010, 도 3 및 도 9의 메모리 중 하나일 수 있음)는 커맨드 신호들(CMDs)와 어드레스(ADDs)를 입력받아, 모드 설정 커맨드(MODE_SET)이 입력되면 어드레스(ADDs)에 따라 동작 모드를 설정하고, 액티브 커맨드(ACT)가 경우 액티브 동작을 수행하고, 프리차지 커맨드(PRE)가 입력된 경우 프리차지 동작을 수행할 수 있다. 이때 메모리(1310)가 모드 설정 동작, 액티브-프리차지 동작, 타겟 리프레시 동작을 수행하는 방법은 도 3 내지 도 10의 설명에서 상술한 바와 동일하다. 한편, 메모리 컨트롤러(1320)로부터 리드 및 라이트 커맨드가 입력되는 경우에, 메모리(1310)는 메모리 컨트롤러(1320)와 데이터(DATA)를 주고 받는다.
참고로 타겟 리프레시 동작시 인접 워드라인이 액티브되는 순서 및 타겟 리프레시 구간 동안 액티브되는 인접 워드라인의 개수는 설계에 따라 달라질 수 있다. 예를 들어 K번째 워드라인이 하이 액티브 워드라인인 경우 타겟 리프레시 구간에서 두번째 액티브 동작시 K+1번째 워드라인을 액티브하고, 세번째 액티브 동작시 K-1번째 워드라인을 액티브할 수 있다. 하이 액티브 워드라인은 타겟 리프레시 구간에서 반드시 액티브될 필요는 없다. 또한 타겟 리프레시 구간에서 액티브되는 워드라인의 개수는 3개보다 적거나(제1인접 워드라인 및 제2인접 워드라인 중 하나의 워드라인만 액티브함) 3개보다 많을 수 있다(인접 워드라인의 개수가 2개보다 많고, 리프레시 구간 동안 이들을 리프레시함).
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (28)

  1. 다수의 제1워드라인 및 상기 다수의 제1워드라인 중 하나 이상의 제1워드라인을 대체하기 위한 하나 이상의 제1리던던시 워드라인을 포함하는 제1셀블록;
    다수의 제2워드라인 및 상기 다수의 제2워드라인 중 하나 이상의 제2워드라인을 대체하기 위한 하나 이상의 제2리던던시 워드라인을 포함하는 제2셀블록; 및
    타겟 리프레시 구간 동안 하나 이상의 어드레스를 차례로 입력받고, 상기 타겟 리프레시 구간 동안 상기 제1셀블록 및 상기 제2셀블록 중 첫번째로 입력된 제1입력 어드레스에 대응하는 셀블록을 선택하고, 상기 선택된 셀블록에서 상기 제1입력 어드레스를 이용하여 선택된 워드라인이 상기 제1 또는 제2리던던시 워드라인에 인접한 경우 상기 선택된 워드라인에 인접한 하나 이상의 인접 워드라인 - 상기 하나 이상의 인접 워드라인은 상기 제1 또는 제2리던던시 워드라인을 포함함 - 을 액티브하는 제어부
    를 포함하는 메모리.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 선택된 셀블록의 상기 다수의 워드라인 중 상기 제1입력 어드레스에 대응하는 워드라인이 대체되지 않은 경우 상기 제1입력 어드레스에 대응하는 워드라인이 상기 제1입력 어드레스를 이용하여 선택된 워드라인이고,
    상기 선택된 셀블록의 상기 다수의 워드라인 중 상기 제1입력 어드레스에 대응하는 워드라인이 상기 제1 또는 제2리던던시 워드라인으로 대체된 경우 상기 제1입력 어드레스에 대응하는 워드라인을 대체한 리던던시 워드라인이 상기 제1입력 어드레스를 이용하여 선택된 워드라인인 메모리.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 제1셀블록에서 상기 다수의 제1워드라인은 차례로 배치되고, 상기 하나 이상의 제1리던던시 워드라인은 마지막으로 배치된 제1워드라인 뒤에 차례로 배치되고,
    상기 제2셀블록에서 상기 다수의 제2워드라인은 차례로 배치되고, 상기 하나 이상의 제2리던던시 워드라인은 마지막으로 배치된 제2워드라인 뒤에 차례로 배치되는 메모리.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3항에 있어서,
    상기 하나 이상의 어드레스는 상기 제1입력 어드레스, 두번째로 입력되는 제2입력 어드레스 및 세번째로 입력되는 제3입력 어드레스를 포함하고,
    상기 하나 이상의 인접 워드라인은 제1인접 워드라인 및 제2인접 워드라인을 포함하고,
    상기 제어부는
    상기 제1입력 어드레스를 이용하여 선택된 워드라인이 상기 제1 또는 제2리던던시 워드라인에 인접하지 않은 경우 상기 제2입력 어드레스 및 상기 제3입력 어드레스를 이용하여 상기 제1인접 워드라인 및 상기 제2인접 워드라인을 선택하는 메모리.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4항에 있어서,
    상기 제1입력 어드레스에 대응하는 워드라인이 상기 선택된 셀블록에서 마지막으로 배치된 워드라인인 경우
    상기 제어부는
    상기 타겟 리프레시 구간에서 상기 제1인접 워드라인 - 상기 제1인접 워드라인은 상기 선택된 셀블록에서 마지막으로 배치된 워드라인의 앞에 배치된 워드라인임 - 및 상기 제2인접 워드라인 - 상기 제2인접 워드라인은 상기 선택된 셀블록에서 처음으로 배치된 리던던시 워드라인임 - 중 하나 이상의 인접 워드라인을 액티브하는 메모리.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4항에 있어서,
    상기 제1입력 어드레스에 대응하는 워드라인을 대체한 리던던시 워드라인이 이 상기 선택된 셀블록에서 처음으로 배치된 리던던시 워드라인인 경우
    상기 제어부는
    상기 타겟 리프레시 구간에서 상기 제1인접 워드라인 - 상기 제1인접 워드라인은 상기 선택된 셀블록에서 마지막으로 배치된 워드라인임 - 및 상기 제2인접 워드라인 - 상기 제2인접 워드라인은 상기 선택된 셀블록에서 처음으로 배치된 리던던시 워드라인의 뒤에 배치된 리던던시 워드라인임 - 중 하나 이상의 인접 워드라인을 액티브하는 메모리.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4항에 있어서,
    상기 제1입력 어드레스에 대응하는 워드라인을 대체한 리던던시 워드라인이 이 상기 선택된 셀블록에서 처음으로 배치된 리던던시 워드라인을 제외한 리던던시 워드라인인 경우
    상기 제어부는
    상기 타겟 리프레시 구간에서 상기 제1인접 워드라인 - 상기 제1인접 워드라인은 상기 선택된 셀블록에서 상기 제1입력 어드레스에 대응하는 워드라인을 대체한 리던던시 워드라인의 앞에 배치된 리던던시 워드라인임 - 및 상기 제2인접 워드라인 - 상기 제2인접 워드라인은 상기 선택된 셀블록에서 상기 제1입력 어드레스에 대응하는 워드라인을 대체한 리던던시 워드라인의 뒤에 배치된 리던던시 워드라인임 - 중 하나 이상의 인접 워드라인을 액티브하는 메모리.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 제어부는
    상기 하나 이상의 인접 워드라인을 액티브하고, 상기 타겟 리프레시 구간을 종료하는 메모리.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4항에 있어서,
    상기 제어부는
    상기 제1셀블록 및 상기 제2셀블록 중 입력된 어드레스에 대응하는 셀블록을 선택하되, 상기 타겟 리프레시 구간 동안 상기 제1입력 어드레스에 대응하는 셀블록을 선택하는 셀블록 선택부
    를 포함하는 메모리.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4항에 있어서,
    상기 제어부는
    상기 하나 이상의 제1 및 제2리던던시 워드라인에 대응하는 다수의 히트신호를 생성하되, 입력된 어드레스에 대응하는 워드라인을 대체한 리던던시 워드라인에 대응하는 히트신호를 활성화하는 히트신호 생성부
    를 포함하는 메모리.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10항에 있어서,
    상기 제어부는
    상기 선택된 워드라인이 마지막으로 배치된 워드라인인인 경우 제1검출신호를 활성화하고, 상기 선택된 워드라인이 처음으로 배치된 리던던시 워드라인인 경우 제2검출신호를 활성화하는 타겟 리프레시 제어부
    를 포함하는 메모리.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서,
    상기 제어부는
    입력된 어드레스, 상기 다수의 히트신호, 상기 제1검출신호 및 상기 제2검출신호에 응답하여 어드레스 신호 및 상기 하나 이상의 제1 및 제2리던던시 워드라인에 대응하는 다수의 리던던시 워드라인 신호를 생성하는 워드라인 제어신호 생성부
    를 포함하는 메모리.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12항에 있어서,
    상기 워드라인 제어신호 생성부는
    입력된 어드레스를 상기 어드레스 신호로 전달하되, 상기 제2검출신호가 활성화된 경우 마지막으로 배치된 워드라인에 대응하는 어드레스 값을 상기 어드레스 신호로 출력하고,
    상기 다수의 리던던시 워드라인 신호 중 활성화된 히트신호에 대응하는 리던던시 워드라인 신호를 활성화하되, 상기 타겟 리프레시 구간에서, 활성화된 리던던시 워드라인 신호에 대응하는 리던던시 워드라인에 인접한 리던던시 워드라인에 대응하는 리던던시 워드라인 신호를 차례로 활성화하고, 상기 제1검출신호가 활성화된 경우 처음으로 배치된 리던던시 워드라인에 대응하는 리던던시 워드라인 신호를 활성화하는 메모리.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13항에 있어서,
    상기 제어부는
    상기 제1셀블록에 대응하고, 상기 제1셀블록이 선택되면 상기 어드레스 신호에 대응하는 제1워드라인 또는 상기 활성화된 리던던시 워드라인 신호에 대응하는 제1리던던시 워드라인을 액티브하는 제1워드라인 제어부; 및
    상기 제2셀블록에 대응하고, 상기 제2셀블록이 선택되면 상기 어드레스 신호에 대응하는 제2워드라인 또는 상기 활성화된 리던던시 워드라인 신호에 대응하는 제2리던던시 워드라인을 액티브하는 제2워드라인 제어부
    를 포함하는 메모리.
  15. 다수의 제1워드라인 및 하나 이상의 제1리던던시 워드라인을 포함하는 제1셀블록, 다수의 제2워드라인 및 하나 이상의 제2리던던시 워드라인을 포함하는 제2셀블록을 포함하고, 타겟 리프레시 구간 동안 첫번째로 입력된 제1입력 어드레스에 대응하는 셀블록을 선택하고, 상기 선택된 셀블록에서 상기 제1입력 어드레스를 이용하여 선택된 워드라인이 상기 제1 또는 제2리던던시 워드라인에 인접한 경우 상기 선택된 워드라인에 인접한 하나 이상의 인접 워드라인 - 상기 하나 이상의 인접 워드라인은 상기 제1 또는 제2리던던시 워드라인을 포함함 - 을 액티브하는 메모리; 및
    타겟 리프레시를 수행할 워드라인이 검출되면 상기 메모리가 상기 타겟 리프레시 구간으로 진입하도록 하고, 상기 타겟 리프레시 구간 동안 상기 메모리로 타겟 리프레시를 수행할 워드라인을 선택하기 위한 하나 이상의 어드레스를 입력하는 메모리 컨트롤러
    를 포함하는 메모리 시스템.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15항에 있어서,
    상기 선택된 셀블록의 상기 다수의 워드라인 중 상기 제1입력 어드레스에 대응하는 워드라인이 대체되지 않은 경우 상기 제1입력 어드레스에 대응하는 워드라인이 상기 제1입력 어드레스를 이용하여 선택된 워드라인이고,
    상기 선택된 셀블록의 상기 다수의 워드라인 중 상기 제1입력 어드레스에 대응하는 워드라인이 상기 제1 또는 제2리던던시 워드라인으로 대체된 경우 상기 제1입력 어드레스에 대응하는 워드라인을 대체한 리던던시 워드라인이 상기 제1입력 어드레스를 이용하여 선택된 워드라인인 메모리 시스템.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15항에 있어서,
    상기 하나 이상의 어드레스는 상기 제1입력 어드레스, 두번째로 입력되는 제2입력 어드레스 및 세번째로 입력되는 제3입력 어드레스를 포함하고,
    상기 하나 이상의 인접 워드라인은 제1인접 워드라인 및 제2인접 워드라인을 포함하고,
    상기 메모리는
    상기 제1입력 어드레스를 이용하여 선택된 워드라인이 상기 제1 또는 제2리던던시 워드라인에 인접하지 않은 경우 상기 제2입력 어드레스 및 상기 제3입력 어드레스를 이용하여 상기 제1인접 워드라인 및 상기 제2인접 워드라인을 선택하는 메모리 시스템.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17항에 있어서,
    상기 제1입력 어드레스에 대응하는 워드라인이 상기 선택된 셀블록에서 마지막으로 배치된 워드라인인 경우
    상기 메모리는
    상기 타겟 리프레시 구간에서 상기 제1인접 워드라인 - 상기 제1인접 워드라인은 상기 선택된 셀블록에서 마지막으로 배치된 워드라인의 앞에 배치된 워드라인임 - 및 상기 제2인접 워드라인 - 상기 제2인접 워드라인은 상기 선택된 셀블록에서 처음으로 배치된 리던던시 워드라인임 - 중 하나 이상의 인접 워드라인을 액티브하는 메모리 시스템.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17항에 있어서,
    상기 제1입력 어드레스에 대응하는 워드라인을 대체한 리던던시 워드라인이 이 상기 선택된 셀블록에서 처음으로 배치된 리던던시 워드라인인 경우
    상기 메모리는
    상기 타겟 리프레시 구간에서 상기 제1인접 워드라인 - 상기 제1인접 워드라인은 상기 선택된 셀블록에서 마지막으로 배치된 워드라인임 - 및 상기 제2인접 워드라인 - 상기 제2인접 워드라인은 상기 선택된 셀블록에서 처음으로 배치된 리던던시 워드라인의 뒤에 배치된 리던던시 워드라인임 - 중 하나 이상의 인접 워드라인을 액티브하는 메모리 시스템.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 19항에 있어서,
    상기 제1입력 어드레스에 대응하는 워드라인을 대체한 리던던시 워드라인이 이 상기 선택된 셀블록에서 처음으로 배치된 리던던시 워드라인을 제외한 리던던시 워드라인인 경우
    상기 메모리는
    상기 타겟 리프레시 구간에서 상기 제1인접 워드라인 - 상기 제1인접 워드라인은 상기 선택된 셀블록에서 상기 제1입력 어드레스에 대응하는 워드라인을 대체한 리던던시 워드라인의 앞에 배치된 리던던시 워드라인임 - 및 상기 제2인접 워드라인 - 상기 제2인접 워드라인은 상기 선택된 셀블록에서 상기 제1입력 어드레스에 대응하는 워드라인을 대체한 리던던시 워드라인의 뒤에 배치된 리던던시 워드라인임 - 중 하나 이상의 인접 워드라인을 액티브하는 메모리 시스템.
  21. 둘 이상의 제1워드라인을 포함하는 다수의 제1워드라인 그룹 및 둘 이상의 제1리던던시 워드라인을 포함하고, 상기 다수의 제1워드라인 그룹 중 하나 이상의 제1워드라인 그룹을 대체하기 위한 하나 이상의 제1리던던시 워드라인 그룹을 포함하는 제1셀블록;
    둘 이상의 제2워드라인을 포함하는 다수의 제2워드라인 그룹 및 둘 이상의 제2리던던시 워드라인을 포함하고, 상기 다수의 제2워드라인 그룹 중 하나 이상의 제2워드라인 그룹을 대체하기 위한 하나 이상의 제2리던던시 워드라인 그룹을 포함하는 제2셀블록; 및
    타겟 리프레시 구간 동안 하나 이상의 어드레스를 차례로 입력받고, 상기 타겟 리프레시 구간 동안 상기 제1셀블록 및 상기 제2셀블록 중 첫번째로 입력된 제1입력 어드레스에 대응하는 셀블록을 선택하고, 상기 선택된 셀블록에서 상기 제1입력 어드레스를 이용하여 선택된 워드라인이 상기 제1 또는 제2리던던시 워드라인에 인접한 경우 상기 선택된 워드라인에 인접한 하나 이상의 인접 워드라인 - 상기 하나 이상의 인접 워드라인은 상기 제1 또는 제2리던던시 워드라인을 포함함 - 을 액티브하는 제어부
    를 포함하는 메모리.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제 21항에 있어서,
    상기 선택된 셀블록의 상기 다수의 워드라인 중 상기 제1입력 어드레스에 대응하는 워드라인이 대체되지 않은 경우 상기 제1입력 어드레스에 대응하는 워드라인이 상기 제1입력 어드레스를 이용하여 선택된 워드라인이고,
    상기 선택된 셀블록의 상기 다수의 워드라인 중 상기 제1입력 어드레스에 대응하는 워드라인이 상기 제1 또는 제2리던던시 워드라인으로 대체된 경우 상기 제1입력 어드레스에 대응하는 워드라인을 대체한 리던던시 워드라인이 상기 제1입력 어드레스를 이용하여 선택된 워드라인인 메모리.
  23. ◈청구항 23은(는) 설정등록료 납부시 포기되었습니다.◈
    제 22항에 있어서,
    상기 제1셀블록에서 상기 다수의 제1워드라인 그룹은 차례로 배치되고, 상기 하나 이상의 제1리던던시 워드라인 그룹은 마지막으로 배치된 제1워드라인 그룹 뒤에 차례로 배치되고,
    상기 제2셀블록에서 상기 다수의 제2워드라인 그룹은 차례로 배치되고, 상기 하나 이상의 제2리던던시 워드라인 그룹은 마지막으로 배치된 제2워드라인 그룹 뒤에 차례로 배치되는 메모리.
  24. ◈청구항 24은(는) 설정등록료 납부시 포기되었습니다.◈
    제 23항에 있어서,
    상기 하나 이상의 어드레스는 상기 제1입력 어드레스, 두번째로 입력되는 제2입력 어드레스 및 세번째로 입력되는 제3입력 어드레스를 포함하고,
    상기 하나 이상의 인접 워드라인은 제1인접 워드라인 및 제2인접 워드라인을 포함하고,
    상기 제어부는
    상기 제1입력 어드레스를 이용하여 선택된 워드라인이 상기 제1 또는 제2리던던시 워드라인에 인접하지 않은 경우 상기 제2입력 어드레스 및 상기 제3입력 어드레스를 이용하여 상기 제1인접 워드라인 및 상기 제2인접 워드라인을 선택하는 메모리.
  25. ◈청구항 25은(는) 설정등록료 납부시 포기되었습니다.◈
    제 24항에 있어서,
    상기 제1입력 어드레스에 대응하는 워드라인이 상기 선택된 셀블록에서 마지막으로 배치된 워드라인인 경우
    상기 제어부는
    상기 타겟 리프레시 구간에서 상기 제1인접 워드라인 - 상기 제1인접 워드라인은 상기 선택된 셀블록에서 마지막으로 배치된 워드라인의 앞에 배치된 워드라인임 - 및 상기 제2인접 워드라인 - 상기 제2인접 워드라인은 상기 선택된 셀블록에서 처음으로 배치된 리던던시 워드라인임 - 중 하나 이상의 인접 워드라인을 액티브하는 메모리.
  26. ◈청구항 26은(는) 설정등록료 납부시 포기되었습니다.◈
    제 24항에 있어서,
    상기 제1입력 어드레스에 대응하는 워드라인을 대체한 리던던시 워드라인이 이 상기 선택된 셀블록에서 처음으로 배치된 리던던시 워드라인인 경우
    상기 제어부는
    상기 타겟 리프레시 구간에서 상기 제1인접 워드라인 - 상기 제1인접 워드라인은 상기 선택된 셀블록에서 마지막으로 배치된 워드라인임 - 및 상기 제2인접 워드라인 - 상기 제2인접 워드라인은 상기 선택된 셀블록에서 처음으로 배치된 리던던시 워드라인의 뒤에 배치된 리던던시 워드라인임 - 중 하나 이상의 인접 워드라인을 액티브하는 메모리.
  27. ◈청구항 27은(는) 설정등록료 납부시 포기되었습니다.◈
    제 24항에 있어서,
    상기 제1입력 어드레스에 대응하는 워드라인을 대체한 리던던시 워드라인이 이 상기 선택된 셀블록에서 처음으로 배치된 리던던시 워드라인을 제외한 리던던시 워드라인인 경우
    상기 제어부는
    상기 타겟 리프레시 구간에서 상기 제1인접 워드라인 - 상기 제1인접 워드라인은 상기 선택된 셀블록에서 상기 제1입력 어드레스에 대응하는 워드라인을 대체한 리던던시 워드라인의 앞에 배치된 리던던시 워드라인임 - 및 상기 제2인접 워드라인 - 상기 제2인접 워드라인은 상기 선택된 셀블록에서 상기 제1입력 어드레스에 대응하는 워드라인을 대체한 리던던시 워드라인의 뒤에 배치된 리던던시 워드라인임 - 중 하나 이상의 인접 워드라인을 액티브하는 메모리.
  28. ◈청구항 28은(는) 설정등록료 납부시 포기되었습니다.◈
    제 24항에 있어서,
    상기 제어부는
    상기 하나 이상의 인접 워드라인을 액티브하고, 상기 타겟 리프레시 구간을 종료하는 메모리.
KR1020130096435A 2013-08-14 2013-08-14 메모리 및 이를 포함하는 메모리 시스템 KR102124987B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130096435A KR102124987B1 (ko) 2013-08-14 2013-08-14 메모리 및 이를 포함하는 메모리 시스템
US14/109,437 US9361953B2 (en) 2013-08-14 2013-12-17 Memory and memory system including the same
TW103113277A TWI611420B (zh) 2013-08-14 2014-04-10 記憶體及包含其之記憶體系統
CN201410312782.2A CN104376868B (zh) 2013-08-14 2014-07-02 存储器和包括其的存储器***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130096435A KR102124987B1 (ko) 2013-08-14 2013-08-14 메모리 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20150019479A KR20150019479A (ko) 2015-02-25
KR102124987B1 true KR102124987B1 (ko) 2020-06-22

Family

ID=52466742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130096435A KR102124987B1 (ko) 2013-08-14 2013-08-14 메모리 및 이를 포함하는 메모리 시스템

Country Status (4)

Country Link
US (1) US9361953B2 (ko)
KR (1) KR102124987B1 (ko)
CN (1) CN104376868B (ko)
TW (1) TWI611420B (ko)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
KR20150019317A (ko) 2013-08-13 2015-02-25 에스케이하이닉스 주식회사 메모리 및 이를 포함 하는 메모리 시스템
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
KR20150105054A (ko) * 2014-03-07 2015-09-16 에스케이하이닉스 주식회사 반도체 메모리 장치
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
KR20160011483A (ko) * 2014-07-22 2016-02-01 에스케이하이닉스 주식회사 메모리 장치
KR102250622B1 (ko) * 2015-01-07 2021-05-11 삼성전자주식회사 메모리 장치의 동작 방법 및 이를 포함하는 메모리 시스템의 동작 방법
KR20170059219A (ko) * 2015-11-20 2017-05-30 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 복구 검증 방법
KR102451156B1 (ko) * 2015-12-09 2022-10-06 삼성전자주식회사 메모리 모듈 내에서 랭크 인터리빙 동작을 갖는 반도체 메모리 장치
US9478316B1 (en) * 2016-01-08 2016-10-25 SK Hynix Inc. Memory device
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US9911510B1 (en) * 2016-10-07 2018-03-06 Arm Limited Redundancy schemes for memory cell repair
US9799391B1 (en) * 2016-11-21 2017-10-24 Nanya Technology Corporation Dram circuit, redundant refresh circuit and refresh method
US10141059B2 (en) * 2016-11-30 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Failure detection circuitry for address decoder for a data storage device
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
KR20180114712A (ko) * 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
US10332580B2 (en) 2017-10-12 2019-06-25 Nanya Technology Corporation DRAM and method for determining binary logic using a test voltage level
US10332579B2 (en) 2017-11-30 2019-06-25 Nanya Technology Corporation DRAM and method for operating the same
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
KR102617016B1 (ko) * 2018-09-17 2023-12-27 삼성전자주식회사 자주 접근되는 어드레스를 검출하는 레지스터 클럭 드라이버를 포함하는 메모리 모듈
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN111354393B (zh) * 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050254321A1 (en) 2004-05-14 2005-11-17 Fujitsu Limited Semiconductor memory
US7573763B2 (en) 2007-06-11 2009-08-11 Hynix Semiconductor Inc. Redundancy circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970011438B1 (ko) 1994-03-04 1997-07-10 대우통신 주식회사 교환기의 버스 선택 장치
KR100273293B1 (ko) * 1998-05-13 2001-01-15 김영환 리던던트 워드라인의 리프레쉬 구조
KR100480607B1 (ko) * 2002-08-02 2005-04-06 삼성전자주식회사 리던던시 워드라인에 의하여 결함 워드라인을 대체하는경우 대체효율을 향상시키는 반도체 메모리 장치
KR100527548B1 (ko) 2004-03-29 2005-11-09 주식회사 하이닉스반도체 메모리 장치의 리프레시 테스트 회로
JP5599559B2 (ja) * 2008-11-27 2014-10-01 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びそのリフレッシュ方法
KR101062859B1 (ko) * 2009-05-13 2011-09-07 주식회사 하이닉스반도체 반도체 메모리 장치
JP5538958B2 (ja) * 2010-03-05 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US11024352B2 (en) * 2012-04-10 2021-06-01 Samsung Electronics Co., Ltd. Memory system for access concentration decrease management and access concentration decrease method
US9030897B2 (en) * 2012-08-31 2015-05-12 SK Hynix Inc. Memory and memory system for preventing degradation of data

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050254321A1 (en) 2004-05-14 2005-11-17 Fujitsu Limited Semiconductor memory
US7573763B2 (en) 2007-06-11 2009-08-11 Hynix Semiconductor Inc. Redundancy circuit

Also Published As

Publication number Publication date
KR20150019479A (ko) 2015-02-25
CN104376868B (zh) 2018-11-23
TWI611420B (zh) 2018-01-11
TW201506950A (zh) 2015-02-16
US20150049567A1 (en) 2015-02-19
CN104376868A (zh) 2015-02-25
US9361953B2 (en) 2016-06-07

Similar Documents

Publication Publication Date Title
KR102124987B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
US11309012B2 (en) Apparatuses and methods for staggered timing of targeted refresh operations
CN109727624B (zh) 具有双单元模式的存储器件及其刷新方法
KR102122892B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
US9165612B2 (en) Memory and memory system including the same
US9691466B1 (en) Memory device including refresh controller
KR102441031B1 (ko) 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
US10249359B2 (en) Address generation circuit and memory device including the same
KR102194791B1 (ko) 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR102124973B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102103873B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
US9286157B2 (en) Address detection circuit and memory including the same
KR102189533B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
US10020073B2 (en) Memory device and operating method thereof
US20160148668A1 (en) Cell array, memory, and memory system including the same
KR20160011021A (ko) 메모리 장치
KR20170083466A (ko) 메모리 장치
KR102003851B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
US7266032B2 (en) Memory device having low Vpp current consumption
KR20160023274A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
KR20170098540A (ko) 리프레쉬 제어 장치
US11837276B2 (en) Apparatuses and methods for 1T and 2T memory cell architectures
US11107517B2 (en) Semiconductor memory device and method for refreshing memory with refresh counter
KR20140029023A (ko) 메모리 및 메모리 시스템
KR19990006104A (ko) 차아지 리싸이클 방식을 이용한 디램장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant