KR102164701B1

KR102164701B1 - 표시 장치 및 이의 구동 방법

Info

Publication number: KR102164701B1
Application number: KR1020140083987A
Authority: KR
Inventors: 여동현; 전병길; 김용범; 김은선; 박석진; 정수현
Original assignee: 삼성디스플레이 주식회사
Priority date: 2014-07-04
Filing date: 2014-07-04
Publication date: 2020-10-13
Also published as: US20160005367A1; KR20160005293A; US9697783B2

Abstract

표시 장치는 게이트 라인, 상기 게이트 라인과 교차하는 데이터 라인 및 상기 게이트 라인 및 상기 데이터 라인과 전기적으로 연결된 서브 화소를 포함하는 표시 패널, 제1 극성 및 제2 극성 간의 휘도 차이를 보상하기 위한 상기 제1 극성의 보정 데이터가 저장된 제1 룩업테이블을 이용하여 입력 데이터에 해당하는 제1 극성용 제1 보정 데이터로 산출하는 제1 보간기, 상기 제1 극성용 제1 보정 데이터를 상기 입력 데이터의 화소 위치에 따른 RC 지연 차이를 보상히기 위한 보정값을 적용하여 제1 극성용 제2 보정 데이터를 산출하는 제1 지연 보상기, 상기 표시 패널의 반전 모드에 기초한 서브 화소의 극성에 따라 맵핑된 K(K는 자연수) 비츠(bits)의 극성 맵핑 데이터에 기초하여 상기 제1 극성용 제2 보정 데이터의 출력을 선택하는 출력 선택기, 및 상기 제1 극성용 제2 보정 데이터를 해당하는 데이터 전압으로 변환하여 해당하는 서브 화소에 출력하는 데이터 구동 회로를 포함한다.

Description

표시 장치 및 이의 구동 방법{DISPLAY APPARATUS AND METHOD OF DRIVING THEREOF}

본 발명은 표시 장치 및 이의 구동 방법에 관한 것으로, 보다 상세하게는 표시 품질을 개선하기 위한 표시 장치 및 이의 구동 방법에 관한 것이다.

일반적으로 액정 표시 장치는 두께가 얇고 무게가 가벼우며 전력소모가 낮은 장점이 있어, 모니터, 노트북, 휴대폰 등에 주로 사용된다. 이러한 액정 표시장치는 액정의 광투과율을 이용하여 영상을 표시하는 액정 표시 패널, 상기 액정 표시 패널의 하부에 배치되어 상기 액정 표시 패널로 광을 제공하는 백라이트 어셈블리 및 상기 액정 표시 패널을 구동하는 구동 회로를 포함한다.

상기 액정 표시 패널은 게이트 라인, 데이터 라인, 박막 트랜지스터 및 화소 전극을 갖는 어레이 기판, 상기 어레이 기판과 대향하며 공통 전극을 갖는 대향 기판, 및 상기 어레이 기판과 상기 대향 기판 사이에 개재된 액정층을 포함한다. 상기 구동 회로는 상기 게이트 라인을 구동하는 게이트 구동부 및 상기 데이터 라인을 구동하는 데이터 구동부를 포함한다.

상기 액정 표시 패널에 영상을 표시하는 경우, 데이터 신호의 극성이 고정되는 경우 정극성 및 부극성 간의 휘도 차이 인식될 수 있다. 이러한 극성 간의 휘도 차이가 세로줄 형태로 시인될 수 있다. 예를 들어, 프레임 단위로 스크롤(scroll)되는 동영상이나 눈의 움직임이 상기 액정 표시 패널의 극성 변화와 동기가 맞을 경우 정지 영상임에도 불구하고 세로줄 형태의 휘도 차이가 발생한다.

또한, 상기 액정 표시 패널이 대형화됨에 따라서, 게이트 신호 및 데이터 신호의 RC 지연에 의해 표시 품질이 저하되는 문제가 발생한다. 이러한 게이트 신호 및 데이터 신호의 RC 지연은 휘도 저하, 혼색 및 줄무늬 시인 등과 같은 표시 불량을 발생한다.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 품질을 개선하기 위한 표시 장치를 제공하는 것이다.

본 발명의 다른 목적은 상기 표시 장치의 구동 방법을 제공하는 것이다.

본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 게이트 라인, 상기 게이트 라인과 교차하는 데이터 라인 및 상기 게이트 라인 및 상기 데이터 라인과 전기적으로 연결된 서브 화소를 포함하는 표시 패널, 제1 극성 및 제2 극성 간의 휘도 차이를 보상하기 위한 상기 제1 극성의 보정 데이터가 저장된 제1 룩업테이블을 이용하여 입력 데이터에 해당하는 제1 극성용 제1 보정 데이터로 산출하는 제1 보간기, 상기 제1 극성용 제1 보정 데이터를 상기 입력 데이터의 화소 위치에 따른 RC 지연 차이를 보상히기 위한 보정값을 적용하여 제1 극성용 제2 보정 데이터를 산출하는 제1 지연 보상기, 상기 표시 패널의 반전 모드에 기초한 서브 화소의 극성에 따라 맵핑된 K(K는 자연수) 비츠(bits)의 극성 맵핑 데이터에 기초하여 상기 제1 극성용 제2 보정 데이터의 출력을 선택하는 출력 선택기, 및 상기 제1 극성용 제2 보정 데이터를 해당하는 데이터 전압으로 변환하여 해당하는 서브 화소에 출력하는 데이터 구동 회로를 포함한다.

일 실시예에서, 상기 출력 선택기는 상기 극성 맵핑 데이터의 1 비트 데이터에 기초하여 상기 제1 극성용 제2 보정 데이터 및 상기 입력 데이터 중 하나를 출력할 수 있다.

일 실시예에서, 상기 표시 장치는 상기 제2 극성의 보정 데이터가 저장된 제2 룩업테이블을 이용하여 상기 입력 데이터에 해당하는 제2 극성용 제1 보정 데이터로 산출하는 제2 보간기, 및 상기 제2 극성용 제1 보정 데이터를 상기 입력 데이터의 화소 위치에 따른 RC 지연 차이를 보상히기 위한 보정값을 적용하여 제2 극성용 제2 보정 데이터를 산출하는 제2 지연 보상기를 더 포함할 수 있다.

일 실시예에서, 상기 출력 선택기는 상기 극성 맵핑 데이터의 1 비트 데이터에 기초하여 상기 제1 극성용 제2 보정 데이터와 상기 제2 극성용 제2 보정 데이터 중 하나를 출력할 수 있다.

일 실시예에서, 상기 표시 장치는 상기 보정값을 저장하는 저장부를 더 포함하고, 상기 저장부는 상기 게이트 라인을 통해 전달되는 게이트 신호의 RC 지연 차이를 보상하기 위해 상기 게이트 라인의 연장 방향으로 분할된 복수의 영역들에 설정된 복수의 보정값들이 저장될 수 있다.

일 실시예에서, 상기 표시 장치는 상기 게이트 라인의 제1 단부에 연결되어 게이트 신호를 제공하는 제1 게이트 구동 회로, 및 상기 게이트 라인의 제2 단부에 연결되어 상기 게이트 신호를 제공하는 제2 게이트 구동 회로를 더 포함할 수 있다.

일 실시예에서, 상기 표시 장치는 상기 게이트 라인의 양 단부들 중 하나에만 연결되어 게이트 신호를 제공하는 게이트 구동 회로를 더 포함할 수 있다.

일 실시예에서, 상기 표시 장치는 상기 보정값을 저장하는 저장부를 더 포함하고, 상기 저장부는 상기 게이트 라인을 통해 전달되는 게이트 신호의 RC 지연 차이와 상기 데이터 라인을 통해 전달되는 데이터 신호의 RC 지연 차이를 보상하기 위해 매트릭스 형태로 분할된 복수의 영역들에 설정된 복수의 보상값들이 저장될 수 있다.

일 실시예에서, 상기 표시 장치는 상기 극성 맵핑 데이터를 저장하는 저장부를 더 포함하고, 상기 K 비츠의 극성 맵핑 데이터는 K개의 서브 화소들의 극성들에 대응하고, 상기 극성 맵핑 데이터의 1 비트 데이터가 "1"이면 상기 제1 및 제2 극성들 중 하나이고, 상기 1 비트 데이터가"0"이면 상기 제1 및 제2 극성들 중 다른 하나일 수 있다.

일 실시예에서, 상기 저장부는 특정 테스트 패턴에 대응하는 Q(Q는 자연수) 비츠(bits)의 특정 극성 맵핑 데이터가 더 저장할 수 있다.

본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 게이트 라인, 상기 게이트 라인과 교차하는 데이터 라인 및 상기 게이트 라인 및 상기 데이터 라인과 전기적으로 연결된 서브 화소를 포함하는 표시 장치의 구동 방법은 제1 극성 및 제2 극성 간의 휘도 차이를 보상하기 위한 상기 제1 극성의 보정 데이터가 저장된 제1 룩업테이블을 이용하여 입력 데이터에 해당하는 제1 극성용 제1 보정 데이터로 산출하는 단계, 상기 제1 극성용 제1 보정 데이터를 상기 입력 데이터의 화소 위치에 따른 RC 지연 차이를 보상히기 위한 보정값을 적용하여 제1 극성용 제2 보정 데이터를 산출하는 단계, 상기 표시 패널의 반전 모드에 기초한 서브 화소의 극성에 따라 맵핑된 K(K는 자연수) 비츠(bits)의 극성 맵핑 데이터에 기초하여 상기 제1 극성용 제2 보정 데이터의 출력을 선택하는 단계, 및 상기 제1 극성용 제2 보정 데이터를 해당하는 데이터 전압으로 변환하여 해당하는 서브 화소에 출력하는 단계를 포함한다.

일 실시예에서, 상기 제2 보정 데이터의 출력을 선택하는 단계는 상기 극성 맵핑 데이터의 1 비트 데이터에 기초하여 상기 제1 극성용 제2 보정 데이터 및 상기 입력 데이터 중 하나를 출력할 수 있다.

일 실시예에서, 상기 구동 방법은 상기 제2 극성의 보정 데이터가 저장된 제2 룩업테이블을 이용하여 상기 입력 데이터에 해당하는 제2 극성용 제1 보정 데이터로 산출하는 단계, 및 상기 제2 극성용 제1 보정 데이터를 상기 입력 데이터의 화소 위치에 따른 RC 지연 차이를 보상히기 위한 보정값을 적용하여 제2 극성용 제2 보정 데이터를 산출하는 단계를 더 포함할 수 있다.

일 실시예에서, 상기 제2 보정 데이터의 출력을 선택하는 단계는 상기 극성 맵핑 데이터의 1 비트 데이터에 기초하여 상기 제1 극성용 제2 보정 데이터와 상기 제2 극성용 제2 보정 데이터 중 하나를 출력할 수 있다.

일 실시예에서, 상기 제2 보정 데이터를 산출하는 단계는 상기 게이트 라인을 통해 전달되는 게이트 신호의 RC 지연 차이를 보상하기 위해 상기 게이트 라인의 연장 방향으로 분할된 복수의 영역들에 설정된 복수의 보정값들을 이용할 수 있다.

일 실시예에서, 상기 구동 방법은 상기 게이트 라인의 제1 단부에 게이트 신호를 제공하는 단계, 및 상기 게이트 라인의 제2 단부에 상기 게이트 신호를 제공하는 단계를 더 포함할 수 있다.

일 실시예에서, 상기 구동 방법은 상기 게이트 라인의 양 단부들 중 하나에만 게이트 신호를 제공하는 단계를 더 포함할 수 있다.

일 실시예에서, 상기 제2 보정 데이터를 산출하는 단계는 상기 게이트 라인을 통해 전달되는 게이트 신호의 RC 지연 차이와 상기 데이터 라인을 통해 전달되는 데이터 신호의 RC 지연 차이를 보상하기 위해 매트릭스 형태로 분할된 복수의 영역들에 설정된 복수의 보상값들을 이용할 수 있다.

일 실시예에서, 상기 K 비츠의 극성 맵핑 데이터는 K개의 서브 화소들의 극성들에 대응하고, 상기 극성 맵핑 데이터의 1 비트 데이터가 "1"이면 상기 제1 및 제2 극성들 중 하나이고, 상기 1 비트 데이터가 "0"이면 상기 제1 및 제2 극성들 중 다른 하나일 수 있다.

일 실시예에서, 상기 제2 보정 데이터를 산출하는 단계는 특정 테스트 패턴에 대응하는 Q(Q는 자연수) 비츠(bits)의 특정 극성 맵핑 데이터에 기초하여 상기 입력 데이터의 제2 보정 데이터의 출력을 선택하는 단계를 더 포함할 수 있다.

본 발명의 실시예들에 따르면, 정극성 및 부극성 간의 계조에 따른 휘도 차이를 보상할 수 있고, 또한 게이트 신호 및 데이터 신호의 RC 지연을 보상할 수 있다. 따라서, 극성 휘도 차이 및 RC 지연 차이에 의해 발생되는 플리커, 줄무늬 등과 같은 표시 불량을 제거하여 표시 품질을 향상시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 수직 라인 보정부에 대한 블록도이다.
도 3은 도 2의 룩업테이블에 저장된 보정 데이터를 설명하기 위한 개념도이다.
도 4는 도 2의 보간기를 설명하기 위한 개념도이다.
도 5는 도 2의 지연 보상기에 제공되는 지연 보상값을 설명하기 위한 개념도이다.
도 6은 도 2의 출력 선택기에 제공되는 노멀 극성 맵핑 데이터를 설명하기 위한 개념도이다.
도 7a 내지 도 7c는 도 2의 출력 선택기에 제공되는 특정 극성 맵핑 데이터를 설명하기 위한 개념도들이다
도 8은 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 흐름도이다.
도 9는 본 발명의 일 실시예에 따른 수직 라인 보상부에 대한 블록도이다.
도 10은 도 9에 도시된 제1 및 제2 룩업테이블들에 저장된 보정 데이터를 설명하기 위한 개념도이다.
도 11은 도 9에 도시된 수직 라인 보상부의 구동 방법을 설명하기 위한 흐름도이다.
도 12는 본 발명의 일 실시예에 따른 지연 보상기에 제공되는 수평 보정값을 설명하기 위한 개념도이다.
도 13은 본 발명의 일 실시예에 따른 지연 보상기에 제공되는 지연 보상값을 설명하기 위한 개념도이다.

이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.

도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 상기 표시 패널(100)을 구동하기 위한 패널 구동부(200)를 포함한다. 상기 패널 구동부(200)는 타이밍 컨트롤러(210), 수직 라인 보상부(220), 데이터 구동 회로(230) 및 게이트 구동 회로(240)를 포함한다.

상기 표시 패널(100)은 복수의 데이터 라인들(DL), 복수의 게이트 라인들(GL) 및 복수의 서브 화소들(P)을 포함한다.

상기 복수의 데이터 라인들(DL)은 제1 방향(D1)으로 연장되고, 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 배열된다.

상기 복수의 게이트 라인들(GL)은 상기 제2 방향(D2)으로 연장되고, 상기 제1 방향(D1)으로 배열된다.

상기 복수의 서브 화소들(P)은 복수의 서브 화소 행들과 복수의 서브 화소 열들을 포함하는 매트릭스 형태로 배열된다. 각 서브 화소(P)는 데이터 라인(DL) 및 게이트 라인(GL)에 연결된 스위칭 소자(TR) 및 상기 스위칭 소자(TR)와 연결된 액정 커패시터(CLC)를 포함한다. 상기 서브 화소는 레드, 그린 및 블루 서브 화소를 포함한다.

상기 타이밍 컨트롤러(210)는 전반적인 표시 장치의 구동을 제어한다. 상기 타이밍 컨트롤러(210)는 상기 수직 라인 보정부(220), 상기 데이터 구동 회로(230) 및 게이트 구동 회로(240)의 구동을 제어한다.

상기 타이밍 컨트롤러(210)는 입력 데이터 및 동기 신호를 수신하고, 상기 입력 데이터를 상기 수직 라인 보상부(220)에 제공한다. 상기 타이밍 컨트롤러(210)는 상기 동기 신호를 이용하여 상기 데이터 구동 회로(230) 및 상기 게이트 구동 회로(240)의 구동 타이밍을 제어하는 데이터 제어 신호 및 게이트 제어 신호를 생성한다. 상기 데이터 제어 신호는 수평 동기 신호, 데이터 인에이블 신호, 로드 신호 및 극성 반전 신호 등을 포함할 수 있다. 상기 극성 반전 신호는 상기 표시 패널(100)에 인가되는 데이터 전압의 극성을 제어하는 신호로서, 상기 극성 반전 신호는 프레임 주기로 스윙할 수 있다. 상기 게이트 제어 신호는 수직 동기 신호, 수직 개시 신호, 출력 인에이블 신호, 복수의 클럭 신호들 등을 포함할 수 있다.

상기 수직 라인 보상부(220)는 상기 입력 데이터의 계조 레벨에 대해서 제1 극성 및 제2 극성 간의 휘도 차이 및 상기 입력 데이터에 해당하는 서브 화소의 위치에 기초하여 RC 지연 차이를 보상한 보정 데이터를 생성한다. 상기 제1 극성은 정극성(+) 또는 부극성(-)일 수 있고, 상기 제2 극성은 기준 전압에 대해 상기 제1 극성과 위상이 반전된 극성으로, 상기 부극성(-) 또는 상기 정극성(+)일 수 있다.

상기 수직 라인 보상부(220)는 상기 표시 패널(100)의 서브 화소 구조 및 반전 모드에 기초한 노멀 극성 맵핑 데이터를 이용하여 상기 입력 데이터가 보상된 보정 데이터를 상기 데이터 구동 회로(230)에 제공한다.

또한, 상기 수직 라인 보상부(220)는 상기 표시 패널(100)의 반전 모드에 대해서 플리커 및 줄무늬와 같은 표시 불량이 많이 시인되는 특정한 테스트 패턴 영상에 대해서 상기 테스트 패턴 영상의 반전 모드를 표시 불량을 최소화하는 특정 반전 모드에 기초한 특정 극성 맵핑 데이터를 이용하여 상기 테스트 패턴 영상의 반전 모드를 제어한다.

상기 반전 모드는 1 도트 반전 모드, 2 도트 반전 모드, 1+2 도트 반전 모드 등 다양하게 설정될 수 있다.

상기 데이터 구동 회로(230)는 상기 데이터 제어 신호에 기초하여, 상기 수직 라인 보상부(220)로부터 제공된 보정 데이터를 해당하는 극성의 감마 전압을 이용하여 데이터 전압으로 변환하고 상기 표시 패널(100)의 데이터 라인에 출력한다.

상기 게이트 구동 회로(240)는 상기 게이트 제어 신호에 기초하여 복수의 게이트 신호들을 생성하고, 상기 복수의 게이트 신호들을 상기 복수의 게이트 라인들(GL)에 순차적으로 출력한다.

상기 게이트 구동 회로(240)는 상기 게이트 라인(GL)의 제1 단부에 게이트 신호를 인가하는 싱글 게이트 구조 또는 상기 게이트 라인(GL)의 제1 단부 및 제2 단부에 동시에 게이트 신호를 인가하는 듀얼 게이트 구조로 구현될 수 있다.

도 2는 도 1의 수직 라인 보상부에 대한 블록도이다. 도 3은 도 2의 룩업테이블에 저장된 보정 데이터를 설명하기 위한 개념도이다. 도 4는 도 2의 보간기를 설명하기 위한 개념도이다. 도 5는 도 2의 지연 보상기에 제공되는 지연 보상값을 설명하기 위한 개념도이다. 도 6은 도 2의 출력 선택기에 제공되는 노멀 극성 맵핑 데이터를 설명하기 위한 개념도이다. 도 7a 내지 도 7c는 도 2의 출력 선택기에 제공되는 특정 극성 맵핑 데이터를 설명하기 위한 개념도들이다

도 2를 참조하면, 상기 수직 라인 보상부(220)는 룩업테이블(221), 보간기(223), 저장부(225), 지연 보상기(227) 및 출력 선택기(229)를 포함한다.

본 실시예에 따르면, 상기 룩업테이블(221)은 입력 데이터의 계조 레벨에 대한 정극성 및 부극성 전압들 간의 휘도 차이를 보상하기 위한 정극성 또는 부극성용 보정 데이터가 저장된다. 상기 룩업테이블(221)에 하나의 극성에 대한 보정 데이터가 저장됨으로써 로직 사이즈를 줄일 수 있다.

도 3을 참조하면, 상기 룩업테이블(221)은 계조 레벨에 따른 부극성의 휘도를 기준으로 정극성의 계조 레벨에 대한 정극성용 보정 데이터(CD_pos)가 저장된다. 상기 보정 데이터는 입력 데이터에 휘도 차이값을 비율로 곱하여 산출할 수 있다. 또는 상기 보정 데이터는 상기 휘도 차이값일 수 있다. 상기 보정 데이터는 다양한 방식으로 산출될 수 있다.

상기 룩업테이블(221)은 전체 계조 레벨에 대해서 샘플링된 복수의 샘플 계조레벨들에 대응하는 복수의 제1 보정 데이터를 저장할 수 있다. 예를 들면, 상기 입력 데이터의 전체 계조 레벨의 수가 4096 인 12 비트 데이터인 경우, 상기 룩업테이블은 6 비트 데이터에 대응하는 64 개의 샘플 계조 레벨들에 대응하는 64 개의 제1 보정 데이터가 저장될 수 있다.

상기 보간기(223)는 상기 룩업테이블(221)에 저장된 상기 샘플 계조 레벨들 및 상기 샘플 계조 레벨들에 대응하는 복수의 제1 보정 데이터를 이용하여 보간 방식으로 상기 룩업테이블(221)에 저장되지 않은 나머지 계조 레벨들에 대응하는 복수의 제1 보정 데이터를 산출한다.

도 4를 참조하면, 상기 룩업테이블(221)에는 전체 계조 레벨인 0 내지 4095 계조 레벨들에 대해서 64 개의 샘플 계조들, 0 계조(1G), 64 계조(64G),..., 4032 계조(4032G) 및 4095 계조(4095G)에 대응하는 복수의 제1 보정 데이터(lut_0, lut_1,.., lut_62, lut_63)가 저장된다. 이에 대응하여, 상기 보간기(223)는 보간 방식을 적용하여, 상기 64개의 샘플 계조들(0G, 64G,..., 4032G 및 4095G) 사이의 나머지 계조 레벨들의 제1 보정 데이터를 산출하여 전체 4096개의 계조 레벨들에 대응하는 4096개의 제1 보정 데이터(lut_int_0, lut_int_1,.., lut_int_4094, lut_int_4095)를 산출할 수 있다.

상기 저장부(225)는 상기 표시 패널(100)의 수평 위치에 따른 수평 보상값을 저장한다. 상기 표시 패널은 수평 방향, 즉, 제2 방향(D2)으로 연장된 게이트 라인(GL)을 포함한다. 상기 게이트 라인(GL)을 통해 전달되는 게이트 신호의 RC 지연을 고려하여 상기 표시 패널(100)의 수평 위치별 수평 보정값을 산출하고, 상기 저장부(225)에 저장한다.

도 1 및 도 5를 참조하면, 상기 게이트 구동 회로(240)가 듀얼 게이트 구조인 경우, 즉, 상기 게이트 라인(GL)의 제1 단부에 제1 게이트 구동 회로(240a)가 연결되고, 상기 게이트 라인의 제2 단부에 제2 게이트 구동 회로(240b)가 연결되어 상기 게이트 라인의 양단부에 게이트 신호를 동시에 인가되는 표시 패널의 경우, 상기 표시 패널(100)은 게이트 신호의 RC 지연을 고려하여 복수의 수평 영역들로 구분될 수 있다.

상기 듀얼 게이트 구조인 경우, 게이트 신호의 RC 지연은 상기 표시 패널의 가장자리에서 중심부로 갈수록 점점 증가하는 특성을 가진다.

예를 들면, 제1 게이트 구동 회로(240a)가 배치되는 제1 가장자리와 인접한 제1 영역(A1), 상기 제1 가장자리와 대향하고 제2 게이트 구동 회로(240b)가 배치되는 제2 가장자리와 인접한 제2 영역(A2) 및 중심부에 대응하는 제3 영역(A3)으로 구분하고, 상기 제1 영역(A1)과 상기 제3 영역(A3) 사이의 제4 영역(A4) 및 상기 제3 영역(A3)과 상기 제2 영역(A2) 사이의 제5 영역(A5)으로 구분될 수 있다.

상기 게이트 신호의 RC 지연을 고려하면, 상기 제1 영역(A1)은 제1 수평 보정값(CV1)이 산출되고, 상기 제2 영역(A2)은 상기 제1 수평 보정값(CV1)과 다른 제2 수평 보정값(CV2)이 산출되고, 상기 제3 영역(A3)은 제3 수평 보정값(CV3)이 산출된다. 상기 제4 영역(A4)은 상기 제1 및 제3 수평 보정값들(CV1, CV3)을 이용하여 상기 제1 수평 보정값(CV1)에서 상기 제3 수평 보정값(CV3)으로 선형적으로 증가하는 복수의 제4 수평 보정값들(CV4)이 산출되고, 상기 제5 영역(A5)은 상기 제2 및 제3 수평 보정값들(CV2, CV3)을 이용하여 상기 제3 수평 보정값(CV3)에서 제2 수평 보정값(CV2)으로 선형적으로 감소하는 복수의 제5 수평 보정값들(CV5)이 산출될 수 있다.

이와 같이, 산출된 상기 복수의 수평 보정값들은 상기 저장부(225)에 저장된다.

또한, 상기 저장부(225)는 복수의 노멀 극성 맵핑 데이터(NMD)와 복수의 특정 극성 맵핑 데이터(PMD)가 저장된다. 상기 노멀 극성 맵핑 데이터(NMD)는 K 비츠(bits) 데이터일 수 있고, 상기 특정 극성 맵핑 데이터는 Q 비츠(bits) 데이터 일 수 있다(K 및 Q는 자연수).

상기 노멀 극성 맵핑 데이터(NMD)는 상기 표시 패널에 배치된 서브 화소들의 화소 구조 및 반전 모드에 따른 상기 서브 화소들의 극성 배치에 대응하는 데이터이다.

예를 들면, 도 6을 참조하면, 표시 패널의 화소 구조 및 1 도트 반전 모드에 따라 노멀 극성 맵핑 데이터(NMD)는 12ㅧ2 매트릭스 형태의 서브 화소들에 대응하는 24 bits 데이터로 구현될 수 있다. 상기 노멀 극성 맵핑 데이터(NMD)는 제1 서브 화소 행(PR1)에 포함된 12 개의 서브 화소들과 제2 서브 화소 행(PR2)에 포함된 12 개의 서브 화소들에 대응하는 극성을 정의한다. 상기 노멀 극성 맵핑 데이터(NMD)에서 1 비트 맵핑 데이터가 "0"이면 해당하는 서브 화소는 부극성을 가지고, 1 비트 맵핑 데이터가 "1"이면 해당하는 서브 화소는 정극성을 갖는다. 상기 노멀 극성 맵핑 데이터(NMD)의 비트수는 다양하게 적용될 수 있다.

상기 저장부(225)는 상기 표시 패널의 다양한 반전 모드에 대응하여 복수의 노멀 극성 맵핑 데이터(NMD)를 포함할 수 있다. 상기 표시 패널의 반전 모드에 따라서 해당하는 노멀 극성 맵핑 데이터(NMD)가 선택될 수 있다.

상기 특정 극성 맵핑 데이터(PMD)는 상기 표시 패널의 화소 구조 및 반전 모드에 대해서 플리커 및 줄무늬와 같은 표시 불량이 많이 시인되는 특정한 테스트 패턴 영상에 대해서, 상기 표시 불량이 최소로 시인될 수 있도록 임으로 설정된 특정 반전 모드에 따른 상기 서브 화소들의 극성 배치에 대응하는 데이터이다.

예를 들면, 도 7a 및 도 7c를 참조하면, 표시 패널의 반전 모드가 1 도트 반전 모드인 경우, 상기 표시 패널에 제1 서브 화소 열은 블랙 계조를 표시하고 제2 서브 화소 열은 화이트 계조를 반복적으로 표시하는 스트라이프 패턴을 표시하는 경우를 살펴본다.

상기 1 도트 반전 모드에 따라서, 상기 제2 서브 화소 열(PC2)에 인가되는 화이트 계조의 데이터 전압(DATA_nor)은 정극성의 화이트 레벨(+Vw)과 부극성의 화이트 레벨(-Vw)을 1 수평 주기(1H)로 스윙한다. 상기 정극성의 화이트 레벨(+Vw)과 상기 부극성의 화이트 레벨(-Vw)의 전위 차이는 최대 전위 차이를 갖는다. 따라서, 상기 데이터 전압이 변화 속도에 대해 상대적으로 액정 응답 속도가 늦으므로 플리커 등과 같은 표시 불량이 시인된다.

본 실시예에 따르면, 상기 1 도트 반전 모드의 표시 패널에 상기 스트라이프 패턴과 같이 특정 테스트 패턴을 표시하는 경우, 표시 불량을 최소화할 수 있는 임의로 설정된 반전 모드에 따른 특정 극성 맵핑 데이터(PMD)를 적용하여 상기 스트라이프 패턴을 표시한다.

예를 들면, 도 7b를 참조하면, 상기 특정 극성 맵핑 데이터(PMD)는 2ㅧ8 매트릭스 형태의 서브 화소들에 대응하는 16 bits 데이터로 구현될 수 있다. 상기 특정 극성 맵핑 데이터(PMD)는 제1 서브 화소 열(PC1)에 포함된 8 개의 서브 화소들과 상기 제1 서브 화소 열(PC1)과 인접한 상기 제2 서브 화소 열(PC2)에 포함된 8 개의 서브 화소들의 극성을 정의한다.

도시된 바와 같이, 상기 제1 서브 화소 열(PC1)은 4 개의 서브 화소들을 정극성(+)과 4개의 서브 화소들은 부극성(-)을 가지며, 상기 제1 서브 화소 열(PC1)과 상기 제2 서브 화소 열(PC2)은 4개의 서브 화소들을 부극성(-)과 4개의 서브 화소들은 정극성(+)을 가질 수 있다.

도 7c를 참조하면, 상기 특정 극성 맵핑 데이터(PMD)에 따른 제2 서브 화소 열(PC2)에 인가되는 데이터 전압(DATA_hex)을 살펴보면, 정극성의 화이트 레벨(+Vw)과 부극성의 화이트 레벨(-Vw)을 4 수평 주기(4H)로 스윙한다.

따라서, 상기 데이터 전압(DATA_hex)의 스윙 주기(4H)가 상기 1 도트 반전 모드에 따른 상기 데이터 전압(DATA_nor)의 스윙 주기(1H)에 비해 증가함으로써 상기 액정 응답 속도가 상기 데이터 전압(DATA_hex)의 변화 속도 보다 빠르다. 따라서, 플리커와 같은 표시 불량을 최소화할 수 있으므로, 특정 테스트 패턴의 표시 불량을 막을 수 있다.

상기 저장부(225)는 다양한 특정 테스트 패턴들에 대응하는 복수의 특정 극성 맵핑 데이터(PMD)를 포함할 수 있다. 상기 표시 패널의 반전 모드 및 상기 특정 테스트 패턴에 따라서 해당하는 특정 극성 맵핑 데이터(PMD)가 선택될 수 있다.

상기 지연 보상기(227)는 상기 보간기(223)로부터 제공된 상기 제1 보정 데이터에 상기 저장부(225)로부터 제공된 수평 보정값을 적용하여 RC 지연이 보상된 제2 보정 데이터를 산출한다.

예를 들면, 상기 지연 보상기(227)는 상기 보간기(223)로부터 상기 입력 데이터에 대해 정극성 휘도가 보상된 상기 제1 보정 데이터에 상기 입력 데이터의 화소 위치에 대응하여 상기 저장부(225)로부터 독출된 수평 보정값을 적용하여 상기 제2 보정 데이터를 산출한다.

상기 출력 선택기(229)는 상기 입력 데이터와 상기 제2 보정 데이터 중 상기 저장부(225)에 저장된 상기 노멀 극성 맵핑 데이터 또는 상기 특정 극성 맵핑 데이터에 기초하여 하나를 선택하여 출력한다.

상기 노멀 극성 맵핑 데이터(NMD) 또는 상기 특정 극성 맵핑 데이터(PMD)에 기초하여 1 비트 맵핑 데이터가 "0"인 경우 상기 출력 선택기(229)는 상기 입력 데이터에 해당하는 서브 화소의 극성을 부극성으로 결정하고, 상기 입력 데이터를 선택하여 출력한다. 반면, 상기 노멀 극성 맵핑 데이터(NMD) 또는 상기 특정 극성 맵핑 데이터(PMD)에 기초하여 1 비트 맵핑 데이터가 "1"인 경우 상기 출력 선택기(229)는 상기 입력 데이터에 해당하는 상기 서브 화소의 극성을 정극성으로 결정하고 상기 정극성의 휘도 차이를 보상 및 RC 지연이 보상된 제2 보정 데이터를 선택하여 출력한다.

본 실시예에서는 상기 룩업테이블(221)에 정극성의 휘도 차이를 보상하기 위한 제1 보정 데이터가 저장된 경우로, 상기 지연 보상기(227) 역시 상기 제1 보정 데이터에 상기 수평 보정값을 적용하여 제2 보정 데이터를 산출한 것으로, 실질적으로 정극성의 서브 화소에 대응하는 데이터를 보정한다.

도시되지 않았으나, 상기 지연 보상기(227)는 입력 데이터에 상기 수평 보정값을 적용하여 지연 보정 데이터를 생성하고, 상기 출력 선택기(229)는 상기 노멀 또는 특정 극성 맵핑 데이터의 1 비트 맵핑 데이터가 "0" 인 경우 부극성의 서브 화소에 대응하여 RC 지연 차이만 보상된 지연 보정 데이터를 출력할 수 있다. 이 경우, 정극성의 서브 화소에는 정극성 휘도 차이 및 RC 지연 차이가 보상된 상기 제2 보정 데이터가 제공되고, 부극성의 서브 화소에는 RC 지연 차이만 보상된 지연 보정 데이터가 제공될 수 있다.

도 8은 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 흐름도이다.

도 2 및 도 8을 참조하면, 입력 데이터가 상기 룩업테이블(221)에 수신된다(단계 S110). 상기 룩업테이블(221)은 계조 레벨에 따른 부극성의 휘도를 기준으로 정극성의 계조 레벨에 대한 보정 데이터가 저장된다.

상기 룩업테이블(221) 및 상기 보간기(225)는 상기 입력 데이터의 계조 레벨에 해당하는 제1 보정 데이터를 산출한다(단계 S120).

상기 지연 보상기(227)는 상기 제1 보정 데이터를 수신하고, 상기 입력 데이터의 화소 위치에 대응하는 수평 보정값을 상기 제1 보정 데이터에 적용하여 제2 보정 데이터를 산출한다(단계 S130). 예를 들면, 상기 입력 데이터의 화소 위치가 도 5에 도시된 제1 내지 제5 영역들(A1 내지 A5) 중 제3 영역(A3)에 위치하는 경우 상기 지연 보상기(227)는 상기 제3 영역(A3)의 제2 수평 보정값(CV3)을 상기 제1 보정 데이터에 적용하여 상기 제2 보정 데이터를 산출한다.

상기 출력 선택기(229)는 상기 입력 데이터와 상기 제2 보정 데이터 중 상기 저장부(225)에 저장된 노멀 극성 맵핑 데이터(NMD) 또는 특정 극성 맵핑 데이터(PMD)의 1 비트 맵핑 데이터에 기초하여 하나를 선택한다.

예를 들어, 상기 1 비트 맵핑 데이터가 "1" 인 경우, 상기 입력 데이터에 해당하는 서브 화소의 극성을 정극성으로 결정하고, 상기 정극성의 휘도 차이 및 RC 지연 차이가 보상된 상기 제2 보정 데이터를 선택하여 출력한다(단계 S150).

또는, 상기 1 비트 맵핑 데이터가 "0" 인 경우, 상기 입력 데이터에 해당하는 서브 화소의 극성을 부극성으로 결정하고, 상기 입력 데이터를 보정하지 않고 출력한다(단계 S160).

한편, 도시되지 않았으나, 상기 지연 보상기(227)는 상기 입력 데이터에 대해서 상기 RC 지연 차이를 보상한 지연 보정 데이터를 산출하여 상기 출력 선택기(229)에 제공한다. 이에 따라서, 상기 출력 선택기(229)는 상기 1 비트 맵핑 데이터가 "1" 인 경우는 상기 제2 보정 데이터를 선택하여 출력하고, 상기 1 비트 맵핑 데이터가 "0" 인 경우는 상기 지연 보정 데이터를 선택하여 출력한다. 따라서, 상기 정극성의 서브 화소에는 상기 휘도 차이 및 RC 지연 차이가 보상된 제2 보정 데이터가 제공될 수 있고, 상기 부극성의 서브 화소에는 상기 RC 지연 차이만 보상된 지연 보정 데이터가 제공될 수 있다.

본 실시예에 따르면, 정극성 및 부극성 간의 계조에 따른 휘도 차이를 보상할 수 있고, 또한 게이트 신호의 RC 지연을 보상할 수 있다. 따라서, 휘도 차이 및 RC 지연 차이에 의해 발생되는 플리커, 줄무늬 등과 같은 표시 불량을 제거하여 표시 품질을 향상시킬 수 있다.

도 9는 본 발명의 일 실시예에 따른 수직 라인 보상부에 대한 블록도이다. 도 10은 도 9에 도시된 제1 및 제2 룩업테이블들에 저장된 보정 데이터를 설명하기 위한 개념도이다.

이하에서는 이전 실시예와 동일한 구성 요소에 대한 반복되는 설명은 간략하게 한다.

도 1 및 도 9를 참조하면, 상기 수직 라인 보상부(320)는 정극성 보상부(321), 부극성 보상부(323), 저장부(325) 및 출력 선택기(329)를 포함한다.

상기 정극성 보상부(321)는 입력 데이터를 정극성 및 부극성 간의 휘도 차이 및 상기 입력 데이터의 화소 위치에 대응하는 RC 지연 차이를 보상하는 정극성용 보정 데이터를 산출한다.

상기 정극성 보상부(321)는 제1 룩업테이블(221a), 제1 보간기(223a) 및 제1 지연 보상기(227a)를 포함한다.

도 10을 참조하면, 상기 제1 룩업테이블(221a)은 상기 정극성 및 부극성 간이 휘도 차이를 보상하기 위한 제1 정극성 보정 데이터(CD_pos)가 저장된다.

상기 제1 룩업테이블(221a)은 전체 계조 레벨에 대해서 샘플링된 복수의 샘플 계조 레벨들 대응하는 복수의 제1 정극성 보정 데이터를 저장할 수 있다. 예를 들면, 상기 입력 데이터의 전체 계조 레벨의 수가 4096 인 12 비츠 데이터인 경우, 상기 제1 룩업테이블(221a)은 6 비츠 데이터에 대응하는 64 개의 샘플 계조 레벨들에 대응하는 제1 정극성 보정 데이터(CD_pos)가 저장될 수 있다.

상기 제1 보간기(223a)는 상기 제1 룩업테이블(221a)에 저장된 복수의 제1 정극성 보정 데이터(CD_pos)를 이용하여 보간 방식으로 상기 제1 룩업테이블(221a)에 저장되지 않은 나머지 계조 레벨들에 대응하는 제1 정극성 보정 데이터를 산출한다.

상기 제1 지연 보상기(227a)는 상기 제1 보간기(223a)로부터 제공된 상기 제1 정극성 보정 데이터에 상기 저장부(325)로부터 제공된 상기 입력 데이터의 화소 위치에 대응하는 수평 보정값을 적용하여 RC 지연이 보상된 제2 정극성 보정 데이터를 산출한다.

상기 저장부(325)는 도 5를 참조하여 설명된 바와 같이, 상기 표시 패널이 수평 방향으로 분할된 복수의 영역들(A1, A2, A3, A4, A5)에 대응하는 복수의 수평 보정값들이 저장된다.

또한, 상기 저장부(325)는 도 6을 참조하여 설명된 바와 같이, 복수의 노멀 극성 맵핑 데이터가 저장되고, 도 7a 내지 도 7c를 참조하여 설명된 바와 같이, 복수의 특정 극성 맵핑 데이터가 저장된다.

상기 부극성 보상부(323)는 상기 입력 데이터를 정극성 및 부극성 간의 휘도 차이 및 상기 입력 데이터의 화소 위치에 대응하는 RC 지연 차이를 보상하는 부극성용 보정 데이터를 산출한다.

상기 부극성 보상부(323)는 제2 룩업테이블(221b), 제2 보간기(223b) 및 제2 지연 보상기(227b)를 포함한다.

도 10을 참조하면, 상기 제2 룩업테이블(221b)은 상기 정극성 및 부극성 간이 휘도 차이를 보상하기 위한 제1 부극성 보정 데이터(CD_neg)가 저장된다.

상기 제2 룩업테이블(221b)은 전체 계조 레벨에 대해서 샘플링된 복수의 샘플 계조 레벨들 대응하는 복수의 제1 부극성 보정 데이터를 저장할 수 있다. 예를 들면, 상기 입력 데이터의 전체 계조 레벨의 수가 4096 인 12 비츠 데이터인 경우, 상기 제2 룩업테이블(221b)은 6 비츠 데이터에 대응하는 64 개의 샘플 계조 레벨들에 대응하는 제1 부극성 보정 데이터(CD_neg)가 저장될 수 있다.

상기 제2 보간기(223b)는 상기 제2 룩업테이블(221b)에 저장된 복수의 제1 부극성 보정 데이터(CD_neg)를 이용하여 보간 방식으로 상기 제2 룩업테이블(221b)에 저장되지 않은 나머지 계조 레벨들에 대응하는 제1 부극성 보정 데이터를 산출한다.

상기 제2 지연 보상기(227b)는 상기 제2 보간기(223b)로부터 제공된 상기 제1 부극성 보정 데이터에 상기 저장부(325)로부터 제공된 상기 입력 데이터의 화소 위치에 대응하는 수평 보정값을 적용하여 RC 지연이 보상된 제2 부극성 보정 데이터를 산출한다.

상기 출력 선택기(329)는 상기 저장부(325)로부터 제공된 상기 노멀 극성 맵핑 데이터 또는 상기 특정 극성 맵핑 데이터의 맵핑 데이터에 기초하여 상기 제2 정극성 보정 데이터와 상기 제2 부극성 보정 데이터 중 하나를 선택하여 출력한다.

상기 노멀 극성 맵핑 데이터 또는 상기 특정 극성 맵핑 데이터에 기초한 1 비트 맵핑 데이터가 "1"인 경우 상기 출력 선택기(329)는 상기 입력 데이터에 해당하는 서브 화소의 극성을 정극성으로 결정하고, 상기 제2 정극성 보정 데이터를 선택하여 출력한다. 상기 노멀 극성 맵핑 데이터 또는 상기 특정 극성 맵핑 데이터에 기초한 상기 1 비트 맵핑 데이터가 "0"인 경우 상기 출력 선택기(329)는 상기 입력 데이터에 해당하는 서브 화소의 극성을 부극성으로 결정하고 상기 제2 부극성 보정 데이터를 선택하여 출력한다.

본 실시예에 따르면, 정극성 및 부극성 간의 휘도 차이를 보상할 수 있고, 또한 게이트 신호의 RC 지연을 보상할 수 있다. 따라서, 극성 휘도 차이 및 RC 지연 차이에 의해 발생되는 플리커, 줄무늬 등과 같은 표시 불량을 제거하여 표시 품질을 향상시킬 수 있다.

도 11은 도 9에 도시된 수직 라인 보상부의 구동 방법을 설명하기 위한 흐름도이다.

도 9 및 도 11을 참조하면, 입력 데이터가 제1 및 제2 룩업테이블들(221a, 221b)에 각각 수신된다(단계 S210). 도 10에 도시된 바와 같이, 상기 제1 룩업테이블(221a)은 정극성과 부극성 간의 휘도 차이를 보상하기 위한 제1 정극성 보정 데이터(CD_pos)가 저장되고, 상기 제2 룩업테이블(221b)은 정극성과 부극성 간의 휘도 차이를 보상하기 위한 제1 부극성 보정 데이터(CD_neg)가 저장된다.

상기 제1 및 제2 룩업테이블들(221a, 221b) 및 상기 제1 및 제2 보간기들(225a 및 255b)은 상기 입력 데이터의 계조 레벨에 해당하는 제1 정극성 보정 데이터 및 제1 부극성 보정 데이터를 각각 산출한다(단계 S220).

상기 제1 지연 보상기(227a)는 상기 제1 정극성 보정 데이터를 수신하고, 상기 저장부(325)에 저장된 상기 입력 데이터의 화소 위치에 대응하는 수평 보정값을 상기 제1 정극성 보정 데이터에 적용하여 제2 정극성 보정 데이터를 산출한다. 상기 제2 지연 보상기(227b)는 상기 제1 부극성 보정 데이터를 수신하고, 상기 저장부(325)에 저장된 상기 입력 데이터의 화소 위치에 대응하는 수평 보정값을 상기 제1 부극성 보정 데이터에 적용하여 제2 부극성 보정 데이터를 산출한다(단계 S230).

상기 출력 선택기(329)는 상기 제2 정극성 보정 데이터와 상기 제2 부극성 보정 데이터 중 상기 저장부(225)에 저장된 노멀 극성 맵핑 데이터 또는 특정 극성 맵핑 데이터의 1 비트 맵핑 데이터에 기초하여 하나를 선택한다.

예를 들어, 상기 1 비트 맵핑 데이터가 "1" 인 경우, 상기 입력 데이터에 해당하는 서브 화소의 극성을 정극성으로 결정하고, 상기 제2 정극성 보정 데이터를 선택하여 출력한다(단계 S250).

또는, 상기 1 비트 맵핑 데이터가 "0" 인 경우, 상기 입력 데이터에 해당하는 서브 화소의 극성을 부극성으로 결정하고, 상기 제2 부극성 보정 데이터를 선택하여 출력한다(단계 S260).

도 12는 본 발명의 일 실시예에 따른 지연 보상기에 제공되는 수평 보정값을 설명하기 위한 개념도이다.

도 12를 참조하면, 상기 게이트 구동 회로(240)가 싱글 게이트 구조인 경우, 즉, 상기 게이트 라인(GL)의 제1 및 제2 단부들 중 하나에 연결되어 게이트 신호를 인가하는 경우, 상기 표시 패널(100)은 게이트 신호의 RC 지연을 고려하여 복수의 수평 영역들로 구분될 수 있다.

예를 들면, 게이트 구동 회로(240)가 배치된 제1 가장자리와 인접한 제1 영역(A1), 중심부에 대응하는 제2 영역(A2) 및 상기 제1 가장자리와 대향하는 제2 가장자리에 인접한 제3 영역을 구분하고, 상기 제1 영역과 제2 영역 사이의 제4 영역(A4) 및 상기 제2 영역과 상기 제3 영역 사이의 제5 영역으로 구분할 수 있다.

상기 게이트 신호의 RC 지연을 고려하면, 상기 제1 영역(A1)은 제1 수평 보정값(CV1)이 산출되고, 상기 제2 영역(A2)은 제2 수평 보정값(CV2)이 산출되고, 상기 제3 영역(A3)은 제3 수평 보정값(CV3)이 산출된다. 상기 제4 영역(A4)은 상기 제1 및 제3 수평 보정값들(CV1, CV3)을 이용하여 상기 제1 수평 보정값(CV1)에서 상기 제3 수평 보정값(CV3)으로 선형적으로 증가하는 복수의 제4 수평 보정값들(CV4)이 산출되고, 상기 제5 영역(A5)은 상기 제3 및 제2 수평 보정값들(CV3, CV2)을 이용하여 상기 제3 수평 보정값(CV3)에서 상기 제2 수평 보정값(CV2)으로 선형적으로 증가하는 복수의 제5 수평 보정값들이 산출된다.

이와 같이, 산출된 상기 복수의 수평 보정값들은 이전 실시예들의 저장부에 저장된다. 상기 수평 보정값들은 지연 보상기를 통해서 정극성 및 부극성 간의 휘도 차이가 보상된 제1 보정 데이터에 적용되어 RC 지연 차이가 보상된 제2 보정 데이터를 산출하는데 이용된다.

도 13은 본 발명의 일 실시예에 따른 지연 보상기에 제공되는 지연 보상값을 설명하기 위한 개념도이다.

도 13을 참조하면, 표시 패널(100)은 NㅧM 매트릭스 형태를 갖는 복수의 영역들로 분할된다(N, M은 자연수).

상기 표시 패널(100)은 수평 방향(제2 방향(D2))으로 연장된 게이트 라인을 통해 전달되는 게이트 신호의 RC 지연 차이 뿐만 아니라 수직 방향(제1 방향(D1))으로 연장된 데이터 라인을 통해 전달되는 데이터 신호의 RC 지연 차이를 모두 보상하기 위해서 매트릭스 형태로 분할된 복수의 영역들을 포함한다.

예를 들면, 상기 표시 패널(100)은 3ㅧ3 매트릭스 형태를 분할된 제1 내지 제9 영역들(A1,.., A9)을 포함한다.

상기 게이트 신호의 RC 지연은 제1 및 제2 게이트 구동 회로들(240a, 240b)과 인접한 가장 자리 영역에서 상대적으로 작고 제1 및 제2 게이트 구동 회로들(240a, 240b)과 제2 방향(D2)에서 원접한 중심 영역에서 상대적으로 크다.

상기 데이터 신호의 RC 지연은 데이터 구동 회로(230)와 인접한 가장 자리 영역에서 상대적으로 작고, 상기 데이터 구동 회로(230)와 상기 제1 방향(D1)에서 원접한 표시 패널(110)의 하단 영역에서 상대적으로 크다.

이와 같은 상기 게이트 신호 및 데이터 신호의 RC 지연을 고려하여 상기 제1 내지 제9 영역들(A1,.., A9)에 해당하는 복수의 지연 보상값들을 산출할 수 있다. 산출된 상기 복수의 지연 보정값들은 이전 실시예들의 저장부에 저장된다. 상기 지연 보정값들은 지연 보상기를 통해서 정극성 및 부극성 간의 휘도 차이가 보상된 제1 보정 데이터에 적용되어 RC 지연 차이가 보상된 제2 보정 데이터를 산출하는데 이용된다.

본 실시예에 따르면, 정극성 및 부극성 간의 계조에 따른 휘도 차이를 보상할 수 있고, 또한 게이트 신호 및 데이터 신호의 RC 지연을 보상할 수 있다. 따라서, 극성 휘도 차이 및 RC 지연 차이에 의해 발생되는 플리커, 줄무늬 등과 같은 표시 불량을 제거하여 표시 품질을 향상시킬 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100 : 표시 패널 200 : 패널 구동부
210 : 타이밍 컨트롤러 220 : 수직 라인 보상부
230 : 데이터 구동 회로 240 : 게이트 구동 회로
221 : 룩업테이블 223 : 보간기
225 : 저장부 227 : 지연 보상기
229 : 출력 선택기

Claims

게이트 라인, 상기 게이트 라인과 교차하는 데이터 라인 및 상기 게이트 라인 및 상기 데이터 라인과 전기적으로 연결된 서브 화소를 포함하는 표시 패널;
데이터 전압의 변화 속도가 액정의 응답 속도보다 늦음으로 인한 제1 극성 및 제2 극성 간의 휘도 차이를 보상하기 위한 상기 제1 극성의 보정 데이터가 저장된 제1 룩업테이블을 이용하여 입력 데이터에 해당하는 제1 극성용 제1 보정 데이터로 산출하는 제1 보간기;
상기 제1 극성용 제1 보정 데이터를 상기 입력 데이터의 화소 위치에 따른 RC 지연 차이를 보상하기 위한 보정값을 적용하여 제1 극성용 제2 보정 데이터를 산출하는 제1 지연 보상기;
상기 표시 패널의 반전 모드에 기초한 서브 화소의 극성에 따라 맵핑된 K(K는 자연수) 비츠(bits)의 극성 맵핑 데이터에 기초하여 상기 제1 극성용 제2 보정 데이터의 출력을 선택하는 출력 선택기; 및
상기 제1 극성용 제2 보정 데이터를 해당하는 데이터 전압으로 변환하여 해당하는 서브 화소에 출력하는 데이터 구동 회로를 포함하는 표시 장치.
제1항에 있어서, 상기 출력 선택기는 상기 극성 맵핑 데이터의 1 비트 데이터에 기초하여 상기 제1 극성용 제2 보정 데이터 및 상기 입력 데이터 중 하나를 출력하는 것을 특징으로 하는 표시 장치.
제1항에 있어서, 상기 제2 극성의 보정 데이터가 저장된 제2 룩업테이블을 이용하여 상기 입력 데이터에 해당하는 제2 극성용 제1 보정 데이터로 산출하는 제2 보간기; 및
상기 제2 극성용 제1 보정 데이터를 상기 입력 데이터의 화소 위치에 따른 RC 지연 차이를 보상하기 위한 보정값을 적용하여 제2 극성용 제2 보정 데이터를 산출하는 제2 지연 보상기를 더 포함하는 표시 장치.
제3항에 있어서, 상기 출력 선택기는 상기 극성 맵핑 데이터의 1 비트 데이터에 기초하여 상기 제1 극성용 제2 보정 데이터와 상기 제2 극성용 제2 보정 데이터 중 하나를 출력하는 것을 특징으로 하는 표시 장치.
제1항에 있어서, 상기 보정값을 저장하는 저장부를 더 포함하고,
상기 저장부는 상기 게이트 라인을 통해 전달되는 게이트 신호의 RC 지연 차이를 보상하기 위해 상기 게이트 라인의 연장 방향으로 분할된 복수의 영역들에 설정된 복수의 보정값들이 저장된 것을 특징으로 하는 표시 장치.
제5항에 있어서, 상기 게이트 라인의 제1 단부에 연결되어 게이트 신호를 제공하는 제1 게이트 구동 회로; 및
상기 게이트 라인의 제2 단부에 연결되어 상기 게이트 신호를 제공하는 제2 게이트 구동 회로를 더 포함하는 것을 특징으로 하는 표시 장치.
제5항에 있어서, 상기 게이트 라인의 양 단부들 중 하나에만 연결되어 게이트 신호를 제공하는 게이트 구동 회로를 더 포함하는 표시 장치.
제1항에 있어서, 상기 보정값을 저장하는 저장부를 더 포함하고,
상기 저장부는 상기 게이트 라인을 통해 전달되는 게이트 신호의 RC 지연 차이와 상기 데이터 라인을 통해 전달되는 데이터 신호의 RC 지연 차이를 보상하기 위해 매트릭스 형태로 분할된 복수의 영역들에 설정된 복수의 보상값들이 저장된 것을 특징으로 하는 표시 장치.
제1항에 있어서, 상기 극성 맵핑 데이터를 저장하는 저장부를 더 포함하고,
상기 K 비츠의 극성 맵핑 데이터는 K개의 서브 화소들의 극성들에 대응하고, 상기 극성 맵핑 데이터의 1 비트 데이터가 "1"이면 상기 제1 및 제2 극성들 중 하나이고, 상기 1 비트 데이터가"0"이면 상기 제1 및 제2 극성들 중 다른 하나인 것을 특징으로 하는 표시 장치.
제9항에 있어서, 상기 저장부는 특정 테스트 패턴에 대응하는 Q(Q는 자연수) 비츠(bits)의 특정 극성 맵핑 데이터가 더 저장하는 것을 특징으로 하는 표시 장치.
게이트 라인, 상기 게이트 라인과 교차하는 데이터 라인 및 상기 게이트 라인 및 상기 데이터 라인과 전기적으로 연결된 서브 화소를 포함하는 표시 장치의 구동 방법에서,
데이터 전압의 변화 속도가 액정의 응답 속도보다 늦음으로 인한 제1 극성 및 제2 극성 간의 휘도 차이를 보상하기 위한 상기 제1 극성의 보정 데이터가 저장된 제1 룩업테이블을 이용하여 입력 데이터에 해당하는 제1 극성용 제1 보정 데이터로 산출하는 단계;
상기 제1 극성용 제1 보정 데이터를 상기 입력 데이터의 화소 위치에 따른 RC 지연 차이를 보상하기 위한 보정값을 적용하여 제1 극성용 제2 보정 데이터를 산출하는 단계;
표시 패널의 반전 모드에 기초한 서브 화소의 극성에 따라 맵핑된 K(K는 자연수) 비츠(bits)의 극성 맵핑 데이터에 기초하여 상기 제1 극성용 제2 보정 데이터의 출력을 선택하는 단계; 및
상기 제1 극성용 제2 보정 데이터를 해당하는 데이터 전압으로 변환하여 해당하는 서브 화소에 출력하는 단계를 포함하는 표시 장치의 구동 방법.
제11항에 있어서, 상기 제2 보정 데이터의 출력을 선택하는 단계는
상기 극성 맵핑 데이터의 1 비트 데이터에 기초하여 상기 제1 극성용 제2 보정 데이터 및 상기 입력 데이터 중 하나를 출력하는 것을 특징으로 하는 표시 장치의 구동 방법.
제11항에 있어서, 상기 제2 극성의 보정 데이터가 저장된 제2 룩업테이블을 이용하여 상기 입력 데이터에 해당하는 제2 극성용 제1 보정 데이터로 산출하는 단계; 및
상기 제2 극성용 제1 보정 데이터를 상기 입력 데이터의 화소 위치에 따른 RC 지연 차이를 보상하기 위한 보정값을 적용하여 제2 극성용 제2 보정 데이터를 산출하는 단계를 더 포함하는 표시 장치의 구동 방법.
제13항에 있어서, 상기 제2 보정 데이터의 출력을 선택하는 단계는
상기 극성 맵핑 데이터의 1 비트 데이터에 기초하여 상기 제1 극성용 제2 보정 데이터와 상기 제2 극성용 제2 보정 데이터 중 하나를 출력하는 것을 특징으로 하는 표시 장치의 구동 방법.
제11항에 있어서, 상기 제2 보정 데이터를 산출하는 단계는
상기 게이트 라인을 통해 전달되는 게이트 신호의 RC 지연 차이를 보상하기 위해 상기 게이트 라인의 연장 방향으로 분할된 복수의 영역들에 설정된 복수의 보정값들을 이용하는 것을 특징으로 하는 표시 장치의 구동 방법.
제15항에 있어서, 상기 게이트 라인의 제1 단부에 게이트 신호를 제공하는 단계; 및
상기 게이트 라인의 제2 단부에 상기 게이트 신호를 제공하는 단계를 더 포함하는 표시 장치의 구동 방법.
제15항에 있어서, 상기 게이트 라인의 양 단부들 중 하나에만 게이트 신호를 제공하는 단계를 더 포함하는 표시 장치의 구동 방법.
제11항에 있어서, 상기 제2 보정 데이터를 산출하는 단계는
상기 게이트 라인을 통해 전달되는 게이트 신호의 RC 지연 차이와 상기 데이터 라인을 통해 전달되는 데이터 신호의 RC 지연 차이를 보상하기 위해 매트릭스 형태로 분할된 복수의 영역들에 설정된 복수의 보상값들을 이용하는 것을 특징으로 하는 표시 장치의 구동 방법.
제11항에 있어서, 상기 K 비츠의 극성 맵핑 데이터는 K개의 서브 화소들의 극성들에 대응하고, 상기 극성 맵핑 데이터의 1 비트 데이터가 "1"이면 상기 제1 및 제2 극성들 중 하나이고, 상기 1 비트 데이터가 "0"이면 상기 제1 및 제2 극성들 중 다른 하나인 것을 특징으로 하는 표시 장치의 구동 방법.
제19항에 있어서, 상기 제2 보정 데이터를 산출하는 단계는
특정 테스트 패턴에 대응하는 Q(Q는 자연수) 비츠(bits)의 특정 극성 맵핑 데이터에 기초하여 상기 입력 데이터의 제2 보정 데이터의 출력을 선택하는 단계를 더 포함하는 표시 장치의 구동 방법.