KR102153100B1 - Graphene laminate, method for preparing the same, and organic electronic device comprising the same - Google Patents

Graphene laminate, method for preparing the same, and organic electronic device comprising the same Download PDF

Info

Publication number
KR102153100B1
KR102153100B1 KR1020180065388A KR20180065388A KR102153100B1 KR 102153100 B1 KR102153100 B1 KR 102153100B1 KR 1020180065388 A KR1020180065388 A KR 1020180065388A KR 20180065388 A KR20180065388 A KR 20180065388A KR 102153100 B1 KR102153100 B1 KR 102153100B1
Authority
KR
South Korea
Prior art keywords
graphene
substrate
laminate
layer
precursor
Prior art date
Application number
KR1020180065388A
Other languages
Korean (ko)
Other versions
KR20190138977A (en
Inventor
조길원
이은호
Original Assignee
재단법인 나노기반소프트일렉트로닉스연구단
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 나노기반소프트일렉트로닉스연구단, 포항공과대학교 산학협력단 filed Critical 재단법인 나노기반소프트일렉트로닉스연구단
Priority to KR1020180065388A priority Critical patent/KR102153100B1/en
Publication of KR20190138977A publication Critical patent/KR20190138977A/en
Application granted granted Critical
Publication of KR102153100B1 publication Critical patent/KR102153100B1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material

Abstract

본 발명은 기판; 상기 기판 상에 형성된 계면접착층(interfacial adhesion layer); 및 상기 계면접착층 상에 형성된 그래핀층;을 포함하고, 상기 계면접착층은 상기 기재와 상기 그래핀층을 접착하고, 실리콘-산소(Si-O) 결합, 실리콘-탄소(Si-C) 결합 및 실리콘-산소-탄소(Si-O-C) 결합 중 1종 이상을 포함하는 것인, 그래핀 적층체가 제공된다. 본 발명의 그래핀 적층체 및 그의 제조방법은 그래핀 전구체를 이용함으로써 그래핀을 목적 기판으로의 전사(transfer)과정 없이 기판 위에 직접 성장시켜 전사 과정 중 발생할 수 있는 결함이 발생하지 않아 품질이 향상되고, 고품질의 그래핀 적층체를 적용한 유기전자소자의 전기적 특성이 우수한 효과가 있다.The present invention is a substrate; An interfacial adhesion layer formed on the substrate; And a graphene layer formed on the interfacial adhesive layer, wherein the interfacial adhesive layer bonds the substrate and the graphene layer, and a silicon-oxygen (Si-O) bond, a silicon-carbon (Si-C) bond, and a silicon- Oxygen-carbon (Si-OC) that includes at least one of the bond, a graphene laminate is provided. The graphene laminate of the present invention and its manufacturing method use a graphene precursor to directly grow graphene on a substrate without a transfer process to the target substrate, so that defects that may occur during the transfer process do not occur, thereby improving quality. And, there is an effect of excellent electrical characteristics of the organic electronic device to which the high-quality graphene laminate is applied.

Description

그래핀 적층체, 그의 제조방법 및 그를 포함하는 유기전자소자{GRAPHENE LAMINATE, METHOD FOR PREPARING THE SAME, AND ORGANIC ELECTRONIC DEVICE COMPRISING THE SAME}Graphene laminate, a method of manufacturing the same, and an organic electronic device including the same TECHNICAL FIELD [Graphene LAMINATE, METHOD FOR PREPARING THE SAME, AND ORGANIC ELECTRONIC DEVICE COMPRISING THE SAME]

본 발명은 그래핀 적층체, 그의 제조방법 및 그를 포함하는 유기전자소자에 관한 것으로, 보다 상세하게는 그래핀 전구체를 이용함으로써 목적 기판으로의 전사과정 없이 그래핀을 기판 위에 직접 성장시킨 그래핀 적층체, 그의 제조방법 및 그를 포함하는 유기전자소자에 관한 것이다.The present invention relates to a graphene laminate, a method of manufacturing the same, and an organic electronic device including the same, and more particularly, a graphene laminate in which graphene is directly grown on a substrate without a transfer process to a target substrate by using a graphene precursor. It relates to a sieve, a method for manufacturing the same, and an organic electronic device including the same.

최근 들어 차세대 디스플레이의 투명전극으로써 다양한 후보군 중 ITO, 은나노선 및 그래핀이 주목을 받고 있다. ITO와 은나노선은 뛰어난 면저항 및 투명도를 바탕으로 기존 산업의 투명전극으로써 없어서는 안될 전자부품의 핵심 부품으로 자리매김하였다. 그러나 ITO와 은나노선이 지닌 기계적 안정성 및 자원 고갈 그리고 빛번짐 현상으로 인한 문제점이 대두되면서 그 대체재로 그래핀이 주목을 받기 시작하였다. 탄소 원자 한 층으로 sp2 결합을 하고 있는 그래핀은 ITO의 성질과 더불어 뛰어난 기계적 안정성과 유연성을 갖고 있어 유연하고 ITO를 대체할 강력한 투명전극재료로 많은 연구가 진행되고 있다.Recently, ITO, silver nanowires, and graphene are attracting attention among various candidates as transparent electrodes for next-generation displays. ITO and silver nanowires have established themselves as core components of electronic components, which are indispensable as transparent electrodes in the existing industry based on excellent sheet resistance and transparency. However, as problems due to mechanical stability, resource depletion, and light bleeding of ITO and silver nanowires emerged, graphene began to attract attention as an alternative. Graphene, which is sp 2 bonded with a single carbon atom, has excellent mechanical stability and flexibility as well as the properties of ITO, and thus, many studies are being conducted as a flexible and powerful transparent electrode material to replace ITO.

그러나, 그래핀을 구리 금속 촉매 위에서 성장시키는 기존 방법의 경우에는 고분자지지층을 이용하여 원하는 기판 위에 전사를 하는 추가공정이 반드시 필요한데, 이 때 수많은 결함 등이 그래핀에 형성되어 품질을 저하시키는 문제점들이 보고되었다. 예를 들어, 고분자지지층을 지우면서 발생하는 고분자 잔여물로 인한 원치 않는 도핑결함 그리고 전사과정 중 찢겨지거나 접히는 기계적 결함이 발생하게 된다. 이러한 결함은 궁극적으로 그래핀의 성질을 저하시켜 소자의 성능에 큰 영향을 미칠 수 있기 때문에 절연막과 같은 기판 위에 그래핀을 직접 형성시키는 방법에 관한 연구가 필요하다.However, in the case of the existing method of growing graphene on a copper metal catalyst, an additional process of transferring onto a desired substrate using a polymer support layer is necessary. In this case, a number of defects are formed on the graphene, thereby reducing the quality. Reported. For example, unwanted doping defects due to polymer residues generated by erasing the polymer support layer and mechanical defects of tearing or folding during the transfer process occur. These defects ultimately deteriorate the properties of graphene and can have a great influence on the performance of the device, so a study on a method of directly forming graphene on a substrate such as an insulating film is required.

본 발명의 목적은 상기 문제점을 해결하기 위한 것으로 그래핀 전구체를 이용함으로써 그래핀을 목적 기판으로의 전사(transfer)과정 없이 기판 위에 직접 성장시킨 고품질의 그래핀 적층체 및 그 제조방법을 제공하는 데 있다. An object of the present invention is to solve the above problems, and to provide a high-quality graphene laminate and a manufacturing method thereof in which graphene is grown directly on a substrate without a transfer process to a target substrate by using a graphene precursor. have.

또한, 우수한 열적, 기계적 및 화학적 안정성을 가지며 기판에 강한 계면 접착력을 가진 그래핀 적층체 및 그 제조방법을 제공하는 데 있다.In addition, it is to provide a graphene laminate having excellent thermal, mechanical and chemical stability and having strong interfacial adhesion to a substrate, and a method of manufacturing the same.

또한, 본 발명의 고품질의 그래핀 적층체를 적용하여 전기적 특성이 우수한 유기전자소자를 제공하는 데 있다.In addition, it is to provide an organic electronic device having excellent electrical properties by applying the high-quality graphene laminate of the present invention.

본 발명의 일 측면에 따르면, 기판; 상기 기판 상에 형성된 계면접착층(interfacial adhesion layer); 및 상기 계면접착층 상에 형성된 그래핀층;을 포함하고, 상기 계면접착층은 상기 기재와 상기 그래핀층을 접착하고, 실리콘-산소(Si-O) 결합, 실리콘-탄소(Si-C) 결합 및 실리콘-산소-탄소(Si-O-C) 결합 중 1종 이상을 포함하는 것인, 그래핀 적층체가 제공된다. According to an aspect of the present invention, a substrate; An interfacial adhesion layer formed on the substrate; And a graphene layer formed on the interfacial adhesive layer, wherein the interfacial adhesive layer bonds the substrate and the graphene layer, and a silicon-oxygen (Si-O) bond, a silicon-carbon (Si-C) bond, and a silicon- Oxygen-carbon (Si-OC) that includes at least one of the bond, a graphene laminate is provided.

상기 계면접착층은 상기 기재와 상기 그래핀층을 접착하고, 실리콘-산소(Si-O) 결합, 실리콘-탄소(Si-C) 결합 및 실리콘-산소-탄소(Si-O-C) 결합을 포함할 수 있다.The interfacial adhesive layer bonds the substrate and the graphene layer, and may include a silicon-oxygen (Si-O) bond, a silicon-carbon (Si-C) bond, and a silicon-oxygen-carbon (Si-OC) bond. .

상기 계면접착층은 상기 실리콘-산소-탄소 결합을 포함하고, 상기 실리콘-산소-탄소 결합이 아래 구조식 1로 표시될 수 있다.The interfacial adhesive layer may include the silicon-oxygen-carbon bond, and the silicon-oxygen-carbon bond may be represented by Structural Formula 1 below.

[구조식 1][Structural Formula 1]

Six0yCz Si x 0 y C z

구조식 1에서, 0<x≤1, 0<y≤3, 0<z≤3이다.In Structural Formula 1, 0<x≦1, 0<y≦3, and 0<z≦3.

상기 그래핀층이 단일층 그래핀, 2중층 그래핀 및 다층 그래핀으로 이루어진 군에서 선택된 1종 이상을 포함할 수 있다. The graphene layer may include at least one selected from the group consisting of single layer graphene, double layer graphene, and multilayer graphene.

상기 기판이 실리콘(Si) 및 금속산화물 중 1종 이상을 포함할 수 있다.The substrate may include one or more of silicon (Si) and metal oxide.

상기 금속산화물은 실리콘 옥사이드(SiO2), 알루미늄 옥사이드(Al2O3), 하프늄 옥사이드(HfO3) 및 이산화 타이타늄(TiO2) 중에서 선택된 1종 이상을 포함할 수 있다. The metal oxide may include at least one selected from silicon oxide (SiO 2 ), aluminum oxide (Al 2 O 3 ), hafnium oxide (HfO 3 ), and titanium dioxide (TiO 2 ).

본 발명의 하나의 측면에 따르면, 상기 그래핀 적층체를 포함하는 유기전자소자가 제공된다.According to one aspect of the present invention, an organic electronic device including the graphene laminate is provided.

상기 유기전자소자는 유기박막트랜지스터, 유기태양전지, 유기발광다이오드, 유기메모리소자, 멤리스터 및 베리스터 중에서 선택된 어느 하나일 수 있다.The organic electronic device may be any one selected from an organic thin film transistor, an organic solar cell, an organic light emitting diode, an organic memory device, a memristor, and a varistor.

본 발명의 또 다른 하나의 측면에 따르면, (a) 기판 상에 그래핀 전구체를 코팅하여 그래핀 전구체가 코팅된 기판을 제조하는 단계; (b) 상기 그래핀 전구체가 코팅된 기판 상에 UV/O3를 조사하여 기판/계면접착층/가교된 그래핀 전구체를 제조하는 단계; 및 (c) 상기 기판/계면접착층/가교된 그래핀 전구체의 가교된 그래핀 전구체 상에 금속 촉매를 위치시키고 열처리하여 기판/계면접착층/그래핀층을 포함하는 그래핀 적층체를 제조하는 단계;를 포함하는 그래핀 적층체의 제조방법이 제공된다.According to another aspect of the present invention, (a) coating a graphene precursor on a substrate to prepare a substrate coated with a graphene precursor; (b) preparing a substrate/interface adhesive layer/crosslinked graphene precursor by irradiating UV/O 3 on the substrate coated with the graphene precursor; And (c) placing a metal catalyst on the crosslinked graphene precursor of the substrate/interface adhesive layer/crosslinked graphene precursor and heat-treating to prepare a graphene laminate comprising a substrate/interface adhesive layer/graphene layer; There is provided a method of manufacturing a graphene laminate containing.

상기 단계 (a) 이후에, (a') 상기 그래핀 전구체가 코팅된 기판 상에 섀도우 마스크를 위치시키는 단계를 추가로 포함할 수 있다.After the step (a), (a') may further include positioning a shadow mask on the substrate coated with the graphene precursor.

상기 그래핀 전구체는 25℃, 1기압에서 고체상태이고, 치환 또는 비치환된 방향족 탄화수소이고, The graphene precursor is in a solid state at 25° C., 1 atmosphere, and is a substituted or unsubstituted aromatic hydrocarbon,

상기 치환에 해당하는 치환기는 산소원자, C1 내지 C200 알킬기, C2 내지 C200의 알케닐기, C2 내지 C200의 알키닐기, C1 내지 C200 알킬렌기, C2 내지 C200의 알케닐렌기, C2 내지 C200의 알키닐렌기, 및 C6 내지 C200 아릴기로 이루어진 군에서 선택된 1종 이상을 포함할 수 있다.Substituents corresponding to the substitution are oxygen atoms, C1 to C200 alkyl groups, C2 to C200 alkenyl groups, C2 to C200 alkynyl groups, C1 to C200 alkylene groups, C2 to C200 alkenylene groups, C2 to C200 alkynylene groups , And may include one or more selected from the group consisting of a C6 to C200 aryl group.

상기 그래핀 전구체는 1,2,3,4-Tetraphenylnaphthalene(TPN), 안트라센(Anthracene), 파이렌(Pyrene), 나프탈렌(Naphthalene), 플루오란텐(Fluoranthene), 헥사페닐벤젠(Hexaphenylbenzene), 테트라페닐싸이클로펜타디에논(Tetraphenylcyclopentadienone), 디페닐아세틸렌(Diphenylacetylene), 페닐아세틸렌(Phenylacetylene), 트립티센(Triptycene), 테트라센(Tetracene), 크리센(Chrysene), 트리페닐렌(Triphenylene), 코로넨(Coronene), 펜타센(Pentacene), 코란눌렌(Corannulene) 및 오발렌(Ovalene) 중에서 선택된 1종 이상을 포함할 수 있다.The graphene precursor is 1,2,3,4-Tetraphenylnaphthalene (TPN), anthracene, pyrene, naphthalene, fluoranthene, hexaphenylbenzene, tetraphenyl Cyclopentadienone, Diphenylacetylene, Phenylacetylene, Triptycene, Tetracene, Chrysene, Triphenylene, Coronene ), Pentacene, Corannulene, and Ovalene.

상기 금속 촉매는 구리, 니켈, 코발트, 철, 탄탈룸, 이리듐 및 루테늄 중에서 선택된 1종 이상을 포함할 수 있다.The metal catalyst may include at least one selected from copper, nickel, cobalt, iron, tantalum, iridium, and ruthenium.

상기 단계 (a)에서, 상기 코팅된 그래핀 전구체의 두께가 1 내지 100nm일 수 있다. In the step (a), the thickness of the coated graphene precursor may be 1 to 100 nm.

상기 그래핀 전구체의 두께를 조절하여 그래핀의 층수를 제어할 수 있다.By adjusting the thickness of the graphene precursor, the number of layers of graphene may be controlled.

상기 단계 (a)에서, 상기 코팅 방법이 스핀 코팅, 딥 코팅, 바 코팅, 스프레이 코팅 중에서 선택된 어느 하나의 방법으로 수행될 수 있다.In the step (a), the coating method may be performed by any one method selected from spin coating, dip coating, bar coating, and spray coating.

상기 단계 (c)가 200 내지 1,500℃에서 수행될 수 있다.The step (c) may be performed at 200 to 1,500°C.

상기 단계 (c)가 촉매의 화학기상증착에 의해 수행될 수 있다.The step (c) may be carried out by chemical vapor deposition of the catalyst.

상기 화학기상증착이 저압 화학기상증착(Low Pressure Chemical Vapor Deposition), 상압 화학기상증착(Atmospheric Pressure Chemical Vapor Deposition), 플라즈마 화학기상증착(Plasma-enhanced Chemical Vapor Deposition), 줄-히팅(Joul-heating) 화학기상증착, 및 마이크로웨이브 화학기상증착 중에서 선택된 어느 하나일 수 있다.The chemical vapor deposition is low pressure chemical vapor deposition (low pressure chemical vapor deposition), atmospheric pressure chemical vapor deposition (atmospheric pressure chemical vapor deposition), plasma-enhanced chemical vapor deposition (Plasma-enhanced Chemical Vapor Deposition), Joule-heating (Joul-heating) It may be any one selected from chemical vapor deposition, and microwave chemical vapor deposition.

상기 화학기상증착이 수소, 질소 또는 아르곤 분위기 하에서 수행될 수 있다.The chemical vapor deposition may be performed under an atmosphere of hydrogen, nitrogen or argon.

본 발명의 그래핀 적층체 및 그 제조방법은 종래기술과는 다르게 그래핀 적?V체를 이용함으로써 그래핀을 목적 기판으로의 전사(transfer)과정 없이 기판 위에 직접 성장시켜 전사 과정 중 발생할 수 있는 결함이 발생하지 않아 품질이 향상되는 효과가 있다.Unlike the prior art, the graphene laminate of the present invention and its manufacturing method use graphene V-body to grow graphene directly on the substrate without transferring to the target substrate, which can occur during the transfer process. There is an effect of improving the quality because no defect occurs.

또한, 우수한 열적, 기계적 및 화학적 안정성을 가지며 기판에 강한 계면 접착력을 가지는 효과가 있다.In addition, it has excellent thermal, mechanical and chemical stability, and has an effect of having strong interfacial adhesion to the substrate.

또한, 본 발명의 고품질의 그래핀 적층체를 적용한 유기전자소자의 전기적 특성이 우수한 효과가 있다.In addition, there is an effect of excellent electrical properties of the organic electronic device to which the high-quality graphene laminate of the present invention is applied.

도 1은 본 발명의 그래핀 적층체의 제조방법을 나타낸 흐름도이다.
도 2는 실시예 1에 따라 제조된 그래핀의 (a) 광학 현미경 이미지(왼) 및 I2D/IG 라만 매핑 데이터(Raman mapping data)(오), (b) 라만 스펙트럼, (c) UV/O3 노출 (검은색 원) 및 UV/O3 차단 (빨간색 원) 영역에 대응하는 AFM 이미지. (d) SAED 패턴 이미지를 나타낸 것이다.
도 3의 (a)는 실시예 1 및 대조예 1에 따라 제조된 그래핀의 모식도, (b)는 실시예 1(왼) 및 대조예 1(오)의 광학 현미경 이미지, (c)는 실시예 1 (검정색) 및 대조예 1 (적색)의 라만 스펙트럼, (d)는 실시예 1의 UV/O3 노출 전 (위)과 UV/O3 노출 후 (아래) TPN과 SiO2/Si 기판 사이의 계면에서의 Si2p XPS 분석 그래프, (e) 실시예 1의 UV/O3 노출 전 (위)과 UV/O3 노출 후 (아래) TPN과 SiO2/Si 기판 사이의 계면에서의 C1s XPS 분석 그래프이다.
도 4의 (a)는 성장 온도 900℃에 도달하기까지 성장시간에 따른 TPN 층의 두께 변화를 나타낸 그래프(tini: 가교 결합된 TPN 층의 초기 두께), (b)는 그래핀 성장 시간에 따른 그래핀의 평균 라만 스펙트럼 분석결과, (c)는 TOF-SIMS (time-of-flight secondary ion mass spectrometry) 분석결과, (d)는 기판 상의 가교 결합된 TPN 층의 내부로 Cu 증기 침투에 의한 기판 상에 직접 성장된 그래핀의 메커니즘이다.
도 5는 실시예 1(위) 및 비교예 1(아래)의 초음파 처리(a) 및 강산(H2SO4, pH = 1) 처리(b) 시간에 따른 광학 현미경 이미지(흰색 스케일바: 200μm), 실시예 1(흑색) 및 비교예 1(적색)의 초음파 처리(c) 및 강산처리(d) 했을 때의 커버리지(coverage) 변화 그래프, 실시예 1(흑색) 및 비교예 1(적색)의 초음파 처리(e) 및 강산처리(f) 했을 때의 전기 저항 변화 그래프를 나타낸 것이다.
도 6은 소자실시예 1의 아웃풋 커브(VG = 0V ~ -6V) (a), 소자실시예 1의 트랜스퍼 커브(VDS = -6V) (b), 실시예 1 및 비교예 1의 접촉 저항(c)을 나타낸 것이다.
도 7은 본 발명의 유기전자소자의 제조 공정을 나타낸 흐름도이다.
도 8은 본 발명의 유기전자소자의 구조를 나타낸 구조도이다.1 is a flow chart showing a method of manufacturing a graphene laminate of the present invention.
Figure 2 is a graphene prepared according to Example 1 (a) optical microscope image (left) and I 2D / I G Raman mapping data (O), (b) Raman spectrum, (c) UV AFM images corresponding to the /O 3 exposed (black circle) and UV/O 3 blocked (red circle) areas. (d) It shows the SAED pattern image.
Figure 3 (a) is a schematic diagram of graphene prepared according to Example 1 and Control Example 1, (b) is an optical microscope image of Example 1 (left) and Control Example 1 (o), (c) is implemented Raman spectra of Example 1 (black) and Control Example 1 (red), (d) are TPN and SiO 2 /Si substrates before (top) and after UV/O 3 exposure (bottom) UV/O 3 exposure of Example 1 Si 2p XPS analysis graph at the interface between, (e) C at the interface between the TPN and SiO 2 /Si substrate before (top) and after UV/O 3 exposure (bottom) in Example 1 UV/O 3 exposure 1s XPS analysis graph.
Figure 4 (a) is a graph showing the change in the thickness of the TPN layer according to the growth time until the growth temperature reaches 900 ℃ (t ini : initial thickness of the cross-linked TPN layer), (b) is graphene growth time The graphene average Raman spectrum analysis result, (c) is TOF-SIMS (time-of-flight secondary ion mass spectrometry) analysis result, (d) is by Cu vapor penetration into the crosslinked TPN layer on the substrate. It is the mechanism of graphene grown directly on the substrate.
5 is an optical microscope image (white scale bar: 200 μm) according to the ultrasonic treatment (a) and strong acid (H 2 SO 4 , pH = 1) treatment (b) time of Example 1 (top) and Comparative Example 1 (bottom) ), graphs of coverage changes when ultrasonic treatment (c) and strong acid treatment (d) of Example 1 (black) and Comparative Example 1 (red) were performed, Example 1 (black) and Comparative Example 1 (red) It shows the graph of the electric resistance change in the case of ultrasonic treatment (e) and strong acid treatment (f).
6 is an output curve of Device Example 1 (V G = 0V to -6V) (a), a transfer curve of Device Example 1 (V DS = -6V) (b), and contact of Example 1 and Comparative Example 1 It shows the resistance (c).
7 is a flow chart showing a manufacturing process of the organic electronic device of the present invention.
8 is a structural diagram showing the structure of the organic electronic device of the present invention.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하도록 한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those of ordinary skill in the art may easily implement the present invention.

그러나, 이하의 설명은 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.However, the following description is not intended to limit the present invention to a specific embodiment, and in describing the present invention, if it is determined that a detailed description of a related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted. .

본원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used herein are only used to describe specific embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In the present application, terms such as "comprise" or "have" are intended to designate the presence of features, numbers, steps, actions, elements, or a combination thereof described in the specification, but one or more other features or It is to be understood that the possibility of the presence or addition of numbers, steps, actions, elements, or combinations thereof is not preliminarily excluded.

이하, 본 발명의 그래핀 적층체에 대해 설명하도록 한다.Hereinafter, the graphene laminate of the present invention will be described.

본 발명은 기판; 상기 기판 상에 형성된 계면접착층(interfacial adhesion layer); 및 상기 계면접착층 상에 형성된 그래핀층;을 포함하고, 상기 계면접착층은 상기 기재와 상기 그래핀층을 접착하고, 실리콘-산소(Si-O) 결합, 실리콘-탄소(Si-C) 결합 및 실리콘-산소-탄소(Si-O-C) 결합 중 1종 이상을 포함하는 것인, 그래핀 적층체를 제공한다.The present invention is a substrate; An interfacial adhesion layer formed on the substrate; And a graphene layer formed on the interfacial adhesive layer, wherein the interfacial adhesive layer bonds the substrate and the graphene layer, and a silicon-oxygen (Si-O) bond, a silicon-carbon (Si-C) bond, and a silicon- It provides a graphene laminate that contains at least one of oxygen-carbon (Si-OC) bonds.

상기 계면접착층은 상기 기재와 상기 그래핀층을 접착하고, 실리콘-산소(Si-O) 결합, 실리콘-탄소(Si-C) 결합 및 실리콘-산소-탄소(Si-O-C) 결합을 포함할 수 있다.The interfacial adhesive layer bonds the substrate and the graphene layer, and may include a silicon-oxygen (Si-O) bond, a silicon-carbon (Si-C) bond, and a silicon-oxygen-carbon (Si-OC) bond. .

상기 계면접착층은 상기 실리콘-산소-탄소 결합을 포함하고, 상기 실리콘-산소-탄소 결합이 아래 구조식 1로 표시될 수 있다.The interfacial adhesive layer may include the silicon-oxygen-carbon bond, and the silicon-oxygen-carbon bond may be represented by Structural Formula 1 below.

[구조식 1][Structural Formula 1]

Six0yCz Si x 0 y C z

구조식 1에서, 0<x≤1, 0<y≤3, 0<z≤3이다.In Structural Formula 1, 0<x≦1, 0<y≦3, and 0<z≦3.

상기 그래핀층이 단일층 그래핀, 2중층 그래핀 및 다층 그래핀으로 이루어진 군에서 선택된 1종 이상을 포함할 수 있다.The graphene layer may include at least one selected from the group consisting of single layer graphene, double layer graphene, and multilayer graphene.

상기 기판이 실리콘(Si) 및 금속산화물 중 1종 이상을 포함할 수 있다.The substrate may include one or more of silicon (Si) and metal oxide.

상기 금속산화물은 실리콘 옥사이드(SiO2), 알루미늄 옥사이드(Al2O3), 하프늄 옥사이드(HfO3) 및 이산화 타이타늄(TiO2) 중에서 선택된 1종 이상을 포함할 수 있다. The metal oxide may include at least one selected from silicon oxide (SiO 2 ), aluminum oxide (Al 2 O 3 ), hafnium oxide (HfO 3 ), and titanium dioxide (TiO 2 ).

도 7은 본 발명의 유기전자소자의 제조 공정을 나타낸 흐름도이고, 도 8은 본 발명의 유기전자소자의 구조를 나타낸 구조도이다. 이하, 본 발명의 유기전자소자에 대해 설명하도록 한다.7 is a flowchart showing a manufacturing process of the organic electronic device of the present invention, and FIG. 8 is a structural diagram showing the structure of the organic electronic device of the present invention. Hereinafter, the organic electronic device of the present invention will be described.

본 발명은 상기 그래핀 적층체를 포함하는 유기전자소자를 제공한다.The present invention provides an organic electronic device including the graphene laminate.

상기 유기전자소자는 유기박막트랜지스터, 유기태양전지, 유기발광다이오드, 유기메모리소자, 멤리스터 및 베리스터 중에서 선택된 어느 하나일 수 있다.The organic electronic device may be any one selected from an organic thin film transistor, an organic solar cell, an organic light emitting diode, an organic memory device, a memristor, and a varistor.

도 1은 본 발명의 그래핀 적층체의 제조방법을 나타낸 흐름도이다.1 is a flow chart showing a method of manufacturing a graphene laminate of the present invention.

이하, 도 1을 참고하여, 본 발명의 그래핀 적층체의 제조방법에 대해 설명하도록 한다.Hereinafter, a method of manufacturing a graphene laminate of the present invention will be described with reference to FIG. 1.

먼저, first, 기판 상에On the substrate 그래핀Graphene 전구체를 코팅하여 By coating the precursor 그래핀Graphene 전구체가 코팅된 기판을 제조한다 (단계 a). A substrate coated with the precursor is prepared (step a).

상기 단계 (a) 이후에, (a') 상기 그래핀 전구체가 코팅된 기판 상에 섀도우 마스크를 위치시키는 단계; 를 추가로 포함할 수 있다.After the step (a), (a') placing a shadow mask on the substrate coated with the graphene precursor; It may further include.

상기 그래핀 전구체는 25℃, 1기압에서 고체상태이고, 치환 또는 비치환된 방향족 탄화수소이고, 상기 치환에 해당하는 치환기는 산소원자, C1 내지 C200 알킬기, C2 내지 C200의 알케닐기, C2 내지 C200의 알키닐기, C1 내지 C200 알킬렌기, C2 내지 C200의 알케닐렌기, C2 내지 C200의 알키닐렌기, 및 C6 내지 C200 아릴기로 이루어진 군에서 선택된 1종 이상을 포함할 수 있다.The graphene precursor is a solid state at 25° C., 1 atmosphere, and is a substituted or unsubstituted aromatic hydrocarbon, and the substituent corresponding to the substitution is an oxygen atom, a C1 to C200 alkyl group, a C2 to C200 alkenyl group, and a C2 to C200. It may include at least one selected from the group consisting of an alkynyl group, a C1 to C200 alkylene group, a C2 to C200 alkenylene group, a C2 to C200 alkynylene group, and a C6 to C200 aryl group.

상기 그래핀 전구체는 1,2,3,4-Tetraphenylnaphthalene(TPN), 안트라센(Anthracene), 파이렌(Pyrene), 나프탈렌(Naphthalene), 플루오란텐(Fluoranthene), 헥사페닐벤젠(Hexaphenylbenzene), 테트라페닐싸이클로펜타디에논(Tetraphenylcyclopentadienone), 디페닐아세틸렌(Diphenylacetylene), 페닐아세틸렌(Phenylacetylene), 트립티센(Triptycene), 테트라센(Tetracene), 크리센(Chrysene), 트리페닐렌(Triphenylene), 코로넨(Coronene), 펜타센(Pentacene), 코란눌렌(Corannulene) 및 오발렌(Ovalene) 중에서 선택된 1종 이상을 포함할 수 있다. The graphene precursor is 1,2,3,4-Tetraphenylnaphthalene (TPN), anthracene, pyrene, naphthalene, fluoranthene, hexaphenylbenzene, tetraphenyl Cyclopentadienone, Diphenylacetylene, Phenylacetylene, Triptycene, Tetracene, Chrysene, Triphenylene, Coronene ), Pentacene, Corannulene, and Ovalene.

상기 단계 (a) 에서, 상기 코팅된 그래핀 전구체의 두께가 1 내지 100nm일 수 있다.In the step (a), the thickness of the coated graphene precursor may be 1 to 100 nm.

상기 그래핀 전구체의 두께를 조절하여 그래핀의 층수를 제어할 수 있다.By adjusting the thickness of the graphene precursor, the number of layers of graphene may be controlled.

상기 단계 (a) 에서, 상기 코팅 방법이 스핀 코팅, 딥 코팅, 바 코팅, 스프레이 코팅 중에서 선택된 어느 하나의 방법으로 수행될 수 있다.In the step (a), the coating method may be performed by any one method selected from spin coating, dip coating, bar coating, and spray coating.

다음으로, 상기 Next, above 그래핀Graphene 전구체가 코팅된 Precursor coated 기판 상에On the substrate UV/O UV/O 33 를 조사하여 기판/계면접착층/가교된 그래핀 전구체를 제조한다 (단계 b).By irradiation to prepare a substrate/interface adhesive layer/crosslinked graphene precursor (step b).

마지막으로, 상기 기판/계면접착층/Finally, the substrate/interface adhesive layer/ 가교된Crosslinked 그래핀Graphene 전구체의 Precursor 가교된Crosslinked 그래핀Graphene 전구체 상에 금속 촉매를 위치시키고 열처리하여 기판/계면접착층/ The substrate/interface adhesive layer/ 그래핀층을Graphene layer 포함하는 그래핀 적층체를 제조한다 (단계 c). To prepare a graphene laminate containing (step c).

상기 금속 촉매는 구리, 니켈, 코발트, 철, 탄탈룸, 이리듐 및 루테늄 중에서 선택된 1종 이상을 포함할 수 있다. The metal catalyst may include at least one selected from copper, nickel, cobalt, iron, tantalum, iridium, and ruthenium.

상기 단계 (c)가 200 내지 1,500℃에서 수행될 수 있으며, 바람직하게는 800 내지 1,000℃에서 수행될 수 있다.The step (c) may be performed at 200 to 1,500°C, preferably 800 to 1,000°C.

상기 단계 (c)가 촉매의 화학기상증착에 의해 수행될 수 있다.The step (c) may be carried out by chemical vapor deposition of the catalyst.

상기 화학기상증착이 저압 화학기상증착(Low Pressure Chemical Vapor Deposition), 상압 화학기상증착(Atmospheric Pressure Chemical Vapor Deposition), 플라즈마 화학기상증착(Plasma-enhanced Chemical Vapor Deposition), 줄-히팅(Joul-heating) 화학기상증착, 및 마이크로웨이브 화학기상증착 중에서 선택된 어느 하나 일 수 있다.The chemical vapor deposition is low pressure chemical vapor deposition (low pressure chemical vapor deposition), atmospheric pressure chemical vapor deposition (atmospheric pressure chemical vapor deposition), plasma-enhanced chemical vapor deposition (Plasma-enhanced Chemical Vapor Deposition), Joule-heating (Joul-heating) It may be any one selected from chemical vapor deposition, and microwave chemical vapor deposition.

상기 화학기상증착이 수소, 질소 또는 아르곤 분위기 하에서 수행될 수 있다.The chemical vapor deposition may be performed under an atmosphere of hydrogen, nitrogen or argon.

[실시예] [Example]

이하, 본 발명의 바람직한 실시예를 들어 설명하도록 한다. 그러나 이는 예시를 위한 것으로서 이에 의하여 본 발명의 범위가 한정되는 것은 아니다.Hereinafter, a preferred embodiment of the present invention will be described. However, this is for illustrative purposes, and the scope of the present invention is not limited thereby.

실시예Example 1: One: 그래핀Graphene 적층체의Laminated 제조 Produce

그래핀의 전구체인 1,2,3,4-Tetraphenylnaphthalene (TPN)이 용해된 클로로포름 용액(20mg TPN/1ml CF)을 SiO2 / Si 기판 위에 스핀 코팅 장비를 이용하여 2,000 rpm, 60 sec 조건으로 약 10-20nm 두께를 지니는 얇은 박막을 형성하여 고체탄화수소(TPN)이 코팅된 SiO2 / Si 기판을 제조한다. A chloroform solution (20mg TPN/1ml CF) in which 1,2,3,4-Tetraphenylnaphthalene (TPN), which is a precursor of graphene, is dissolved on a SiO 2 / Si substrate using a spin coating equipment at 2,000 rpm, 60 sec. A thin film having a thickness of 10-20 nm is formed to prepare a SiO 2 /Si substrate coated with solid hydrocarbon (TPN).

다음으로, 상기 고체탄화수소(TPN)이 코팅된 SiO2 / Si 기판을 섀도우 마스크(Shadow mask)를 이용하여 선택적으로 UV/Ozone 노출될 수 있게 UV/Ozone 발생 장치에 올려 놓는다. 15W의 출력을 가지고 있는 184.9nm/253.7nm의 파장을 발생시키는 Lamp에 약 10-20분간 노출시킨다. UV/Ozone 노출은 TPN을 가교시키고, TPN과 SiO2/Si 기판 사이의 강한 상호 작용을 유도하여 주로 Si-O-C 결합으로 이루어진 계면접착층(IAL, interfacial adhesion layer)이 형성된다. 그 후, UV/Ozone 노출이 완료된 기판으로부터 섀도우 마스크를 분리시켰다.Next, the solid hydrocarbon (TPN)-coated SiO 2 /Si substrate is placed on a UV/Ozone generating device so that it can be selectively exposed to UV/Ozone using a shadow mask. Expose it to a lamp that generates a wavelength of 184.9nm/253.7nm with an output of 15W for about 10-20 minutes. UV/Ozone The exposure crosslinks the TPN and induces a strong interaction between the TPN and the SiO 2 /Si substrate, thereby forming an interfacial adhesion layer (IAL) mainly composed of Si-OC bonds. Thereafter, the shadow mask was separated from the substrate on which UV/Ozone exposure was completed.

이어서 섀도우 마스크가 분리된 기판을 화학기상증착(Chemical vapor deposition, CVD) 장비 안에 넣는다. 이 때 그래핀이 성장하는 온도에서 Cu vapor가 촉매로써 작용할 수 있게 Cu foil 조각을 샘플 위에 올려놓는다. 그 후, CVD 장치의 히터 온도상승률은 10℃/min으로 조절하였고, 동시에 H2 20 sccm, Ar 500 sccm을 흘려주어 내부의 압력을 약 5x10-1 Torr을 유지하였다. 그래핀의 성장 온도인 900℃에 도달하면 Ar 가스 밸브를 잠가, 순수 수소만 20 sccm 흘려준 뒤에 2 시간 가량 유지시켜준다. 성장이 끝난 후에는 냉각속도(cooling rate)를 -60℃/min으로 하여 빠르게 온도를 낮추었다. 실온에 도달한 것을 확인한 뒤에 샘플을 CVD의 챔버로부터 꺼내 그래핀 적층체를 제조하였다.Then, the substrate from which the shadow mask is separated is placed in a chemical vapor deposition (CVD) equipment. At this time, a piece of Cu foil is placed on the sample so that the Cu vapor can act as a catalyst at the temperature at which graphene grows. Thereafter, the heater temperature increase rate of the CVD apparatus was adjusted to 10°C/min, and at the same time, 20 sccm of H 2 and 500 sccm of Ar were flowed to maintain an internal pressure of about 5×10 −1 Torr. When the graphene growth temperature reaches 900°C, the Ar gas valve is closed, and only 20 sccm of pure hydrogen is flowed and maintained for 2 hours. After the growth was completed, the temperature was rapidly lowered by setting the cooling rate to -60°C/min. After confirming that the temperature reached room temperature, the sample was taken out of the CVD chamber to prepare a graphene laminate.

대조예Contrast 1: 계면접착층( 1: interfacial adhesive layer ( IALIAL , interfacial adhesion layer)이 제거된 , interfacial adhesion layer) 그래핀Graphene 적층체 Laminate

그래핀의 전구체인 1,2,3,4-Tetraphenylnaphthalene (TPN)이 용해된 클로로포름 용액(20mg TPN/1ml CF)을 SiO2 / Si 기판 위에 스핀 코팅 장비를 이용하여 2,000 rpm, 60 sec 조건으로 약 10-20nm 두께를 지니는 얇은 박막을 형성하여 고체탄화수소(TPN)이 코팅된 SiO2 / Si 기판을 제조한다. A chloroform solution (20mg TPN/1ml CF) in which 1,2,3,4-Tetraphenylnaphthalene (TPN), which is a precursor of graphene, is dissolved on a SiO 2 / Si substrate using a spin coating equipment at 2,000 rpm, 60 sec. A thin film having a thickness of 10-20 nm is formed to prepare a SiO 2 /Si substrate coated with solid hydrocarbon (TPN).

다음으로, 상기 고체탄화수소(TPN)이 코팅된 SiO2 / Si 기판을 섀도우 마스크(Shadow mask)를 이용하여 선택적으로 UV/Ozone 노출될 수 있게 UV/Ozone 발생 장치에 올려 놓는다. 15W의 출력을 가지고 있는 184.9nm/253.7nm의 파장을 발생시키는 Lamp에 약 10-20분간 노출시킨다. UV/Ozone 노출은 TPN을 가교시키고, TPN과 SiO2/Si 기판 사이의 강한 상호 작용을 유도하여 주로 Si-O-C 결합으로 이루어진 계면접착층(IAL, interfacial adhesion layer)이 형성된다. 그 후, UV/Ozone 노출이 완료된 기판으로부터 섀도우 마스크를 분리시켰다.Next, the solid hydrocarbon (TPN)-coated SiO 2 /Si substrate is placed on a UV/Ozone generating device so that it can be selectively exposed to UV/Ozone using a shadow mask. Expose it to a lamp that generates a wavelength of 184.9nm/253.7nm with an output of 15W for about 10-20 minutes. UV/Ozone The exposure crosslinks the TPN and induces a strong interaction between the TPN and the SiO 2 /Si substrate, thereby forming an interfacial adhesion layer (IAL) mainly composed of Si-OC bonds. Thereafter, the shadow mask was separated from the substrate on which UV/Ozone exposure was completed.

형성된 계면접착층(IAL, interfacial adhesion layer)을 제거하기 위하여 섀도우 마스크를 분리한 기판을 10vol% 불화 수소산 (pH = 1)에 10분 동안 침지시켰다. 계면접착층(IAL, interfacial adhesion layer)이 제거되고 남은 TPN층을 기판 SiO2 / Si 기판으로 옮긴 다음, CVD 챔버로 이동시키고, 10 sccm H2 가스로 120 분 동안 P = 5.3 Х 10-2 Torr에서 900 ℃로 가열하여 계면접착층(IAL, interfacial adhesion layer)이 제거된 그래핀 적층체를 제조하였다.In order to remove the formed interfacial adhesion layer (IAL), the substrate from which the shadow mask was separated was immersed in 10 vol% hydrofluoric acid (pH = 1) for 10 minutes. After the interfacial adhesion layer (IAL, interfacial adhesion layer) is removed, the remaining TPN layer is transferred to the substrate SiO 2 / Si substrate, and then moved to a CVD chamber, and P = 5.3 Х 10 -2 Torr for 120 minutes with 10 sccm H 2 gas. By heating at 900 ℃ to prepare a graphene laminate from which the interfacial adhesion layer (IAL, interfacial adhesion layer) was removed.

비교예Comparative example 1: 전사된 1: transcribed 그래핀Graphene

구리 포일 (Alfa Aesar, product number: 13382)을 석영 챔버에 두고, 50mTorr 압력에서 1시간 동안 10sccm (standard cubic centimeters per minute)의 수소 가스 하에서 1000℃로 가열하여 표면을 환원하였다. 다음은 45sccm의 메탄 가스를 300mTorr 압력에서 30분동안 흘려주었다. 이어서, 석영 챔버를 급속히 냉각시켜 구리 포일 위에 그래핀 박막(Pristine graphene)을 제조하였다. 성장한 단층 그래핀 박막을 PMMA 지지층을 사용하여 SiO2 / Si 기판 위에 전사하였다. Copper foil (Alfa Aesar, product number: 13382) was placed in a quartz chamber, and the surface was reduced by heating at 1000° C. under 10 sccm (standard cubic centimeters per minute) hydrogen gas for 1 hour at 50 mTorr pressure. Next, 45 sccm of methane gas was flowed at 300 mTorr for 30 minutes. Subsequently, the quartz chamber was rapidly cooled to prepare a graphene thin film (Pristine graphene) on the copper foil. The grown single-layer graphene thin film was transferred onto a SiO 2 /Si substrate using a PMMA support layer.

소자 device 실시예Example 1: 유기 1: organic 전계 효과Electric field effect 트랜지스터 제조 Transistor manufacturing

SiO2 / Si 기판 위에 스핀 코팅하는 대신에 Quartz 기판 위에 스핀 코팅하는 것을 제외하고는 실시예 1과 동일한 방법을 이용하여 Gate 전극을 제조하였다. 그 이후에 원자층 증착(Atomic layer deposition, ALD) 방법을 통하여 산화알루미늄(Aluminum oxide, Al2O3)을 약 10nm 정도 올려주었다. 뒤이어 SiO2 / Si 기판 위에 스핀 코팅하는 대신에 원자층 증착을 통하여 형성된 산화알루미늄 절연막 위에 스핀 코팅하는 것을 제외하고는 실시예 1과 동일한 방법을 이용하여 Source/Drain 전극을 제조하였다. 그 이후에 유기반도체인 PDBT-co-TT를 CF에 녹여 용액 (10mg/ml)을 만든 뒤에 스핀 코터 장비를 이용하여 유기 전계 효과 트랜지스터를 제조하였다. A gate electrode was manufactured in the same manner as in Example 1, except that instead of spin coating on a SiO 2 /Si substrate, spin coating was performed on a quartz substrate. After that, aluminum oxide (Al 2 O 3 ) was raised by about 10 nm through an atomic layer deposition (ALD) method. Subsequently, a source/drain electrode was manufactured in the same manner as in Example 1, except that instead of spin coating on the SiO 2 /Si substrate, spin coating was performed on the aluminum oxide insulating film formed through atomic layer deposition. Thereafter, PDBT-co-TT, an organic semiconductor, was dissolved in CF to prepare a solution (10mg/ml), and an organic field effect transistor was manufactured using a spin coater.

소자비교예Element comparison example 1: 유기 1: organic 전계 효과Electric field effect 트랜지스터 제조 Transistor manufacturing

실시예 1을 사용하는 대신에 비교예 1에 따라 제조된 그래핀을 사용한 것을 제외하고는 소자 실시예 1과 동일한 방법으로 유기 전계 효과 트랜지스터를 제조하였다.An organic field effect transistor was manufactured in the same manner as in Device Example 1, except that graphene prepared according to Comparative Example 1 was used instead of using Example 1.

[시험예] [Test Example]

시험예 1: 그래핀의 광학 / 표면 분석Test Example 1: Optical / surface analysis of graphene

도 2는 실시예 1에 따라 제조된 그래핀의 (a) 광학 현미경 이미지(왼) 및 I2D/IG 라만 매핑 데이터(Raman mapping data)(오), (b) 라만 스펙트럼, (c) UV/O3 노출 (검은색 원) 및 UV/O3 차단 (빨간색 원) 영역에 대응하는 AFM 이미지. (d) SAED 패턴 이미지를 나타낸 것이다. Figure 2 is a graphene prepared according to Example 1 (a) optical microscope image (left) and I 2D / I G Raman mapping data (O), (b) Raman spectrum, (c) UV AFM images corresponding to the /O 3 exposed (black circle) and UV/O 3 blocked (red circle) areas. (d) It shows the SAED pattern image.

도 2의 (a)를 참조하면, UV/O3 가 섀도우 마스크에 의해 차단된 TPN 필름 영역(빨간색 원)에서는 그래핀이 형성되지 않았고, UV/O3에 노출된 TPN 필름 영역(검은색 원)은 그래핀으로 변환된 것을 확인할 수 있었다.2A, graphene was not formed in the TPN film area (red circle) in which UV/O 3 was blocked by the shadow mask, and the TPN film area exposed to UV/O 3 (black circle) ) Was converted to graphene.

또한, (b)의 라만 스펙트럼 결과를 통해 UV/O3에 노출된 TPN 필름 영역은 D 피크 (1,350 cm-1), G 피크 (1,580 cm-1) 및 2D 피크 (2,685 cm- 1)가 나타나 그래핀의 특성을 보여주는 것을 확인할 수 있었다. In addition, through the Raman spectrum result of (b), the area of the TPN film exposed to UV/O 3 shows a D peak (1,350 cm -1 ), a G peak (1,580 cm -1 ), and a 2D peak (2,685 cm - 1 ). It was confirmed that it shows the properties of graphene.

또한, 그래핀의 표면 모폴로지는 2D 물질의 안정성과 증착되는 유기층의 모폴로지에 영향을 미치기 때문에 중요한데, (c)의 AFM 이미지를 통해 UV/O3에 노출된 TPN 필름 영역의 표면은 편평한 것을 확인할 수 있었다. 또한, UV/O3에 노출되지 않은 표면은 TPN이 남지 않고, 모두 승화되어 깨끗함을 알 수 있었다. 따라서 고체탄화수소(TPN)을 이용하여 기판 상에 직접 성장된 그래핀은 표면 모폴로지에 잔유물(residue)이 남지 않는 것을 알 수 있었다.In addition, the surface morphology of graphene is important because it affects the stability of the 2D material and the morphology of the deposited organic layer.The AFM image of (c) shows that the surface of the TPN film area exposed to UV/O 3 is flat. there was. In addition, it was found that the surface that was not exposed to UV/O 3 did not leave TPN, and all sublimated and were clean. Therefore, it was found that graphene grown directly on the substrate using solid hydrocarbon (TPN) did not leave a residue on the surface morphology.

또한, (e)의 전자 회절 패턴은 그래핀이 여러 층으로 구성되어 있어도 단일 육각형 패턴을 보여준다. 회절 패턴 데이터의 분석으로부터 실시예 1에 따라 제조된 그래핀이 고도의 AB-스택 배향을 가져 전기적으로 결합되어 있다고 추측할 수 있다.In addition, the electron diffraction pattern of (e) shows a single hexagonal pattern even though graphene is composed of several layers. From the analysis of the diffraction pattern data, it can be inferred that the graphene prepared according to Example 1 has a high AB-stack orientation and is electrically coupled.

시험예 2: UV/Ozone 노출에 따른 TPN과 기판의 경계 분석Test Example 2: Analysis of the boundary between TPN and substrate according to UV/Ozone exposure

도 3의 (a)는 실시예 1 및 대조예 1에 따라 제조된 그래핀의 모식도, (b)는 실시예 1(왼) 및 대조예 1(오)의 광학 현미경 이미지, (c)는 실시예 1 (검정색) 및 대조예 1 (적색)의 라만 스펙트럼, (d)는 실시예 1의 UV/O3 노출 전 (위)과 UV/O3 노출 후 (아래) TPN과 SiO2/Si 기판 사이의 계면에서의 Si2p XPS 분석 그래프, (e) 실시예 1의 UV/O3 노출 전 (위)과 UV/O3 노출 후 (아래) TPN과 SiO2/Si 기판 사이의 계면에서의 C1s XPS 분석 그래프이다.Figure 3 (a) is a schematic diagram of graphene prepared according to Example 1 and Control Example 1, (b) is an optical microscope image of Example 1 (left) and Control Example 1 (o), (c) is implemented Raman spectra of Example 1 (black) and Control Example 1 (red), (d) are TPN and SiO 2 /Si substrates before (top) and after UV/O 3 exposure (bottom) UV/O 3 exposure of Example 1 Si 2p XPS analysis graph at the interface between, (e) C at the interface between the TPN and SiO 2 /Si substrate before (top) and after UV/O 3 exposure (bottom) in Example 1 UV/O 3 exposure 1s XPS analysis graph.

도 3의 (a)를 참조하면, 낮은 승화점 때문에 TPN은 900℃의 성장 온도에서 쉽게 증발되었다. 따라서, 이 온도에서 그래핀을 성공적으로 전환시키기 위해서는 TPN 필름을 가교 결합시켜 타겟 기판에 접착시켜야 한다. UV/O3 노출은 TPN과 SiO2/Si 기판 사이의 강한 상호 작용을 유도하여 분자 화학 및 계면 화학을 변화시킨다. TPN과 SiO2/Si 기판 사이의 강한 상호 작용을 통해 형성된 계면접착층(IAL, interfacial adhesion layer)은 Si-O-C 결합으로 이루어져 있으며, 고온에서 매우 안정적이기 때문에 TPN을 기판에 효율적으로 결합시킬 수 있다.Referring to (a) of FIG. 3, because of the low sublimation point, TPN was easily evaporated at a growth temperature of 900°C. Therefore, in order to successfully convert graphene at this temperature, the TPN film must be crosslinked and adhered to the target substrate. UV/O 3 exposure induces a strong interaction between the TPN and the SiO 2 /Si substrate, changing the molecular and interfacial chemistry. The interfacial adhesion layer (IAL) formed through the strong interaction between TPN and SiO 2 /Si substrate is composed of Si-OC bonds, and is very stable at high temperatures, so that TPN can be efficiently bonded to the substrate.

도 3의 (b) 및 (c)를 참조하면, 계면접착층(IAL)이 제거된 대조예 1은 그래핀이 형성되지 않았지만, 계면접착층(IAL)을 갖는 실시예 1은 D 피크 (1,349 cm-1), G 피크 (1,565 cm-1) 및 2D 피크 (2,698 cm- 1)가 나타나 그래핀이 성공적으로 성장한 것을 확인할 수 있었다. 따라서, 계면접착층(IAL)이 TPN과 SiO2/Si 기판 사이의 계면 접착력을 강화시켜 기판 상에 그래핀을 직접 성장시킬 수 있다는 사실을 의미한다.Referring to (b) and (c) of Figure 3, the interface between the adhesive layer contrasting the (IAL) is removed, for example, 1 Yes but the pin is not formed in Example 1, having an interface bonding layer (IAL) of D peak (1,349 cm - 1 ), G peak (1,565 cm -1 ) and 2D peak (2,698 cm - 1 ) appeared, confirming that the graphene was successfully grown. Therefore, it means that the interface adhesive layer (IAL) enhances the interfacial adhesion between the TPN and the SiO 2 /Si substrate so that graphene can be directly grown on the substrate.

또한 (d) 및 (e)의 XPS 분석 그래프를 보면, UV/O3에 노출되기 전에는 SiO2 피크 (102.88eV)와 C-C / C-H (285.3eV) 및 C = C (284.5eV)의 피크가 주로 관찰되었으며, 이것은 기판과 TPN의 분자 구조와 일치한다. UV/O3에 노출된 후, SiOxCy (SiC (99.81eV), SiOC3 (100.86eV), SiO3C (102.06eV))의 피크가 증가하였고, 다양한 작용기 (C = O, C-O, Si- C)가 관찰되었다. In addition, looking at the XPS analysis graphs of (d) and (e), the peaks of SiO 2 (102.88 eV) and CC / CH (285.3 eV) and C = C (284.5 eV) are mainly pre-exposed to UV/O 3 . Observed, which is consistent with the molecular structure of the substrate and TPN. After exposure to UV/O 3 , the peak of SiO x C y (SiC (99.81 eV), SiOC 3 (100.86 eV), SiO 3 C (102.06 eV)) increased, and various functional groups (C = O, CO, Si-C) was observed.

따라서, UV/O3에 노출된 부분은 TPN과 SiO2 / Si 기판 사이에 계면접착층(IAL)이 형성되고, 계면접착층(IAL)은 성장 온도가 강한 Si-O-C 결합을 가지고 있어, 그래핀의 성장온도가 TPN의 승화점보다 온도가 높았음에도 불구하고, TPN이 그래핀으로 성공적으로 변환된 것을 알 수 있었다.Therefore, in the area exposed to UV/O 3 , an interfacial adhesive layer (IAL) is formed between the TPN and SiO 2 / Si substrate, and the interfacial adhesive layer (IAL) has a Si-OC bond with a strong growth temperature. Although the growth temperature was higher than the sublimation point of TPN, it was found that TPN was successfully converted to graphene.

시험예 3: 그래핀의 성장 분석Test Example 3: Analysis of growth of graphene

도 4의 (a)는 성장 온도 900℃에 도달하기까지 성장시간에 따른 TPN 층의 두께 변화를 나타낸 그래프(tini: 가교 결합된 TPN 층의 초기 두께), (b)는 그래핀의 성장 시간에 따른 그래핀의 평균 라만 스펙트럼 분석결과, (c)는 TOF-SIMS (time-of-flight secondary ion mass spectrometry) 분석결과, (d)는 기판 상의 가교 결합된 TPN 층의 내부로 Cu 증기 침투에 의한 기판 상에 직접 성장된 그래핀의 메커니즘이다.Figure 4 (a) is a graph showing the change in the thickness of the TPN layer according to the growth time until the growth temperature reaches 900 ℃ (t ini : initial thickness of the cross-linked TPN layer), (b) is the growth time of graphene The average Raman spectrum analysis result of graphene according to, (c) is the result of TOF-SIMS (time-of-flight secondary ion mass spectrometry) analysis, and (d) is the result of Cu vapor penetration into the crosslinked TPN layer on the substrate. It is the mechanism of graphene grown directly on the substrate.

도 4를 참조하면, 온도가 900℃의 성장 온도에 도달 할 때까지 UV/O3 에 노출 된 TPN 층의 두께는 30분 동안 UV/O3에 의해 생성된 작용기가 열에너지에 의해 제거되어 빠르게 감소했고, 흑연화(graphitization)이후, 두께가 조금 더 감소했다는 사실을 알 수 있었다. 라만 스펙트럼을 살펴보면, 초기의 Bare-TPN층은 날카로운 피크 (1,400 cm-1 및 1,600 cm- 1)를 보인다. 그러나, 30분 후의 피크는 비정질 탄소의 특성인 D-피크 (1,405 cm- 1)와 G-피크 (1,603 cm- 1)로 이동했다. 흑연화(graphitization)가 시작됨에 따라, 2D-피크 (2,700 cm- 1)가 나타나 그래핀이 성장하고 있음을 알 수 있었다.Referring to FIG. 4, the thickness of the TPN layer exposed to UV/O 3 until the temperature reaches a growth temperature of 900° C. is rapidly reduced as the functional groups generated by UV/O 3 are removed by thermal energy for 30 minutes. And, after graphitization, it was found that the thickness decreased slightly. Looking at the Raman spectrum, the initial Bare-TPN layer shows sharp peaks (1,400 cm -1 and 1,600 cm - 1 ). However, the peak after 30 minutes shifted to the D-peak (1,405 cm - 1 ) and G-peak (1,603 cm - 1 ), which are the characteristics of amorphous carbon. As graphitization began, a 2D-peak (2,700 cm - 1 ) appeared, indicating that graphene was growing.

또한, (c)의 TOF-SIMS 분석결과를 살펴보면, 성장 시간이 60분일 때, Cu (ICu)와 C(IC)의 TOF-SIMS 강도 비(ICu / IC)는 0.03으로 가교된 TPN 층의 탄소내에 Cu 클러스터의 존재를 나타낸다. 그러나, 그래핀 성장이 완료되면 (t = 120 분), Cu는 탄소에 대한 용해도가 낮기 때문에 ICu / IC는 거의 0이 되었다. 따라서, Cu 증기는 고체 탄소원을 그래핀으로 전환시키는데 도움이 될 수 있다. (d)의 메커니즘을 살펴보면, UV/O3 노출에 의해 기판 상에 형성된 가교된 TPN 층에 Cu 증기가 침투되고, 침투된 Cu 클러스터는 가교된 TPN 층을 유도하고, 탄소 원자의 흑연화를 통해 그래 핀을 형성한다. 완전히 흑연화 된 후, Cu 원자는 탄소에 대한 용해도가 낮기 때문에 탈출하여 기판 상에 직접 성장된 그래핀을 남겼다.In addition, looking at the TOF-SIMS analysis result of (c), when the growth time is 60 minutes, the TOF-SIMS intensity ratio (I Cu / I C ) of Cu (I Cu ) and C (I C ) is crosslinked to 0.03 It indicates the presence of Cu clusters in the carbon of the TPN layer. However, when graphene growth was completed (t = 120 min), I Cu / I C became almost zero because Cu has a low solubility in carbon. Thus, the Cu vapor can help convert a solid carbon source to graphene. Looking at the mechanism of (d), Cu vapor penetrates into the crosslinked TPN layer formed on the substrate by UV/O 3 exposure, and the penetrated Cu cluster induces the crosslinked TPN layer, and through graphitization of carbon atoms. Forms graphene. After complete graphitization, the Cu atoms escaped due to their low solubility in carbon, leaving graphene grown directly on the substrate.

시험예 4: 기계적 및 화학적 안정성 분석Test Example 4: Analysis of mechanical and chemical stability

도 5는 실시예 1(위) 및 비교예 1(아래)의 초음파 처리(a) 및 강산(H2SO4, pH = 1) 처리(b) 시간에 따른 광학 현미경 이미지(흰색 스케일바: 200μm), 실시예 1(흑색) 및 비교예 1(적색)의 초음파 처리(c) 및 강산처리(d) 했을 때의 커버리지(coverage) 변화 그래프, 실시예 1(흑색) 및 비교예 1(적색)의 초음파 처리(e) 및 강산처리(f) 했을 때의 전기 저항 변화 그래프를 나타낸 것이다. 전기 저항 변화는 2단자법으로 측정하였다.5 is an optical microscope image (white scale bar: 200 μm) according to the ultrasonic treatment (a) and strong acid (H 2 SO 4 , pH = 1) treatment (b) time of Example 1 (top) and Comparative Example 1 (bottom) ), graphs of coverage changes when ultrasonic treatment (c) and strong acid treatment (d) of Example 1 (black) and Comparative Example 1 (red) were performed, Example 1 (black) and Comparative Example 1 (red) It shows the graph of the electric resistance change in the case of ultrasonic treatment (e) and strong acid treatment (f). The change in electrical resistance was measured by the two-terminal method.

도 5의 (a) 및 (b)를 참조하면, 실시예 1에 따라 제조된 그래핀(DiGr)의 커버리지(coverage)는 최대 5 시간의 초음파 처리 후 변화가 거의 없었지만, 비교예 1에 따라 제조된 그래핀(TrGr)의 커버리지(coverage)는 5 시간 이내에 10% 미만으로 급격히 감소했다. 또한, 실시예 1에 따라 제조된 그래핀(DiGr)은 초기 커버리지를 5시간 동안 유지했지만 비교예 1에 따라 제조된 그래핀(TrGr)의 커버리지(coverage)는 급격히 감소했다. 5A and 5B, the coverage of graphene (DiGr) prepared according to Example 1 showed little change after ultrasonic treatment for up to 5 hours, but was prepared according to Comparative Example 1. The coverage of the graphene (TrGr) was sharply reduced to less than 10% within 5 hours. In addition, the graphene (DiGr) prepared according to Example 1 maintained the initial coverage for 5 hours, but the coverage of the graphene (TrGr) prepared according to Comparative Example 1 rapidly decreased.

도 5의 (c) 내지 (f)를 참조하면, 실시예 1에 따라 제조된 그래핀(DiGr)의 커버리지(coverage) 및 전기 저항은 침지 시간에 관계없이 일정했다. 그러나 침지 시간이 증가함에 따라 비교예 1에 따라 제조된 그래핀(TrGr)의 커버리지(coverage)는 급격히 감소했고, 전기 저항은 빠르게 증가하였다.Referring to FIGS. 5C to 5F, the coverage and electrical resistance of the graphene (DiGr) prepared according to Example 1 were constant regardless of the immersion time. However, as the immersion time increased, the coverage of the graphene (TrGr) prepared according to Comparative Example 1 rapidly decreased, and the electrical resistance increased rapidly.

따라서, 실시예 1에 따라 제조된 그래핀(DiGr)의 기계적 및 화학적 안정성이 높다는 것을 의미한다.Therefore, it means that the mechanical and chemical stability of the graphene (DiGr) prepared according to Example 1 is high.

시험예 5: 유기박막트랜지스터의 전기적 특성 분석Test Example 5: Analysis of electrical properties of organic thin film transistors

도 6은 소자실시예 1의 아웃풋 커브(VG = 0V ~ -6V) (a), 소자실시예 1의 트랜스퍼 커브(VDS = -6V) (b), 실시예 1 및 비교예 1의 접촉 저항(c)을 나타낸 것이다. 실시예 1 및 비교예 1의 그래핀을 전극으로 제조하여 접촉 저항을 비교하였다.6 is an output curve of Device Example 1 (V G = 0V to -6V) (a), a transfer curve of Device Example 1 (V DS = -6V) (b), and contact of Example 1 and Comparative Example 1 It shows the resistance (c). The graphene of Example 1 and Comparative Example 1 was prepared as an electrode and the contact resistance was compared.

도 6의 (a) 및 (b)를 참조하면, 소자실시예 1에 따라 제조된 유기 전계 효과 트랜지스터의 아웃풋(output) 특성은 낮은 드레인 전압에서 선형 전류 영역 (오믹 영역)을 갖는 p-형 트랜지스터의 전형적인 특성을 나타냈다. 이 특성은 그래핀 전극에서 PDBT-co-TT 반도체로의 정공 주입이 효율적이라는 것을 의미한다. 소자실시예 1에 따라 제조된 유기 전계 효과 트랜지스터의 캐리어 이동도 μ를 트랜스퍼 커브 특성 그래프로부터 계산했다.6A and 6B, the output characteristic of the organic field effect transistor manufactured according to Device Example 1 is a p-type transistor having a linear current region (ohmic region) at a low drain voltage. Exhibited typical characteristics of. This characteristic means that hole injection from the graphene electrode to the PDBT-co-TT semiconductor is efficient. The carrier mobility μ of the organic field effect transistor manufactured according to Device Example 1 was calculated from the transfer curve characteristic graph.

Figure 112018055817245-pat00001
Figure 112018055817245-pat00001

여기서, W[μm]는 채널 폭, L[μm]는 채널 길이, C[F/μm2]는 유전체층의 규격화 된 용량, VG [V]는 게이트 전압, VT [V]는 임계 전압이다. 포화 영역 (VDS = -6 V)에서 트랜스퍼 커브를 사용하여 계산된 μ는 0.112 cm2·V-1·s-1이었다. Here, W[μm] is the channel width, L[μm] is the channel length, C[F/μm 2 ] is the normalized capacity of the dielectric layer, V G [V] is the gate voltage, and V T [V] is the threshold voltage. . The μ calculated using the transfer curve in the saturation region (V DS = -6 V) was 0.112 cm 2 ·V -1 ·s -1 .

또한, 도 6의 (c)를 참조하면, 실시예 1 및 비교예 1의 접촉 저항은 50 ≤ L ≤ 300 μm의 트랜스퍼-라인 방법을 사용하여 계산되었다. 또한 하기의 식을 사용하여 각 VG에서 저항의 L = 0 교차점에서 RC를 추출했다.Further, referring to (c) of FIG. 6, the contact resistance of Example 1 and Comparative Example 1 was calculated using a transfer-line method of 50≦L≦300 μm. Further, R C was extracted at the intersection of L = 0 of the resistance at each V G using the following equation.

Figure 112018055817245-pat00002
Figure 112018055817245-pat00002

여기서 μ와 VT는 각각 고유 전계 효과 이동도와 문턱 전압이다. Rtotal[Ω]은 총 저항이고, Rch[Ω]는 채널 저항이다. Rtotal은 선형 정권에서 각 I-V 곡선의 기울기의 역으로부터 얻어졌다. RC는 RCW로서 채널 폭에 의해 표준화되었다. 실시예 1 은 비교예 1보다 RCW가 약간 낮았다. 그리고 실시예 1은 전사 공정이 필요하지 않아 PMMA 잔여물이 없어 반도체에 대한 전하 주입이 효율적이다. Where μ and V T are the intrinsic field effect mobility and threshold voltage, respectively. R total [Ω] is the total resistance, and R ch [Ω] is the channel resistance. R total was obtained from the inverse of the slope of each IV curve in the linear regime. R C is R C W, which is normalized by channel width. In Example 1, R C W was slightly lower than in Comparative Example 1. In addition, since Example 1 does not require a transfer process, there is no PMMA residue, so charge injection into the semiconductor is efficient.

따라서, 실시예 1의 전사 공정 없이 기판 위에 직접 성장된 그래핀이 유기 전계 효과 트랜지스터의 전극으로서 적절하며, 소자에 적용했을 때, 낮은 접촉 저항으로 우수한 전기적 특성을 나타낸다.Therefore, graphene grown directly on the substrate without the transfer process of Example 1 is suitable as an electrode of an organic field effect transistor, and when applied to a device, exhibits excellent electrical properties with low contact resistance.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is indicated by the claims to be described later rather than the detailed description, and all changes or modified forms derived from the meaning and scope of the claims and their equivalent concepts should be interpreted as being included in the scope of the present invention. do.

Claims (20)

기판;
상기 기판 상에 형성된 계면접착층(interfacial adhesion layer); 및
상기 계면접착층 상에 형성된 그래핀층;을 포함하고,
상기 계면접착층은 상기 기판과 상기 그래핀층을 접착하고, 실리콘-산소-탄소(Si-O-C) 결합을 포함하는 것인, 그래핀 적층체.Board;
An interfacial adhesion layer formed on the substrate; And
Including; a graphene layer formed on the interfacial adhesive layer,
The interfacial adhesive layer adheres the substrate and the graphene layer, and comprises a silicon-oxygen-carbon (Si-OC) bond. 제1항에 있어서,
상기 계면접착층은 실리콘-산소(Si-O) 결합 및 실리콘-탄소(Si-C) 결합을 추가로 포함하는 것을 특징으로 하는 그래핀 적층체.The method of claim 1,
The interfacial adhesive layer is a graphene laminate, characterized in that it further comprises a silicon-oxygen (Si-O) bond and a silicon-carbon (Si-C) bond. 제1항에 있어서,
상기 실리콘-산소-탄소 결합이 아래 구조식 1로 표시되는 것을 특징으로 하는 그래핀 적층체.
[구조식 1]
Six0yCz
구조식 1에서, 0<x≤1, 0<y≤3, 0<z≤3이다.The method of claim 1,
Graphene laminate, characterized in that the silicon-oxygen-carbon bond is represented by Structural Formula 1 below.
[Structural Formula 1]
Si x 0 y C z
In Structural Formula 1, 0<x≦1, 0<y≦3, and 0<z≦3. 제1항에 있어서,
상기 그래핀층이 단일층 그래핀, 2중층 그래핀 및 다층 그래핀으로 이루어진 군에서 선택된 1종 이상을 포함하는 것을 특징으로 하는 그래핀 적층체.The method of claim 1,
The graphene laminate, characterized in that the graphene layer comprises at least one selected from the group consisting of single-layer graphene, double-layer graphene, and multi-layer graphene. 제1항에 있어서,
상기 기판이 실리콘(Si) 및 금속산화물 중 1종 이상을 포함하는 것을 특징으로 하는 그래핀 적층체.The method of claim 1,
Graphene laminate, characterized in that the substrate comprises at least one of silicon (Si) and metal oxide. 제5항에 있어서,
상기 금속산화물은 실리콘 옥사이드(SiO2), 알루미늄 옥사이드(Al2O3), 하프늄 옥사이드(HfO3) 및 이산화 타이타늄(TiO2) 중에서 선택된 1종 이상을 포함하는 것을 특징으로 하는 그래핀 적층체.The method of claim 5,
The metal oxide is a graphene laminate comprising at least one selected from silicon oxide (SiO 2 ), aluminum oxide (Al 2 O 3 ), hafnium oxide (HfO 3 ) and titanium dioxide (TiO 2 ). 제 1항의 그래핀 적층체를 포함하는 유기전자소자.An organic electronic device comprising the graphene laminate of claim 1. 제7항에 있어서,
상기 유기전자소자는 유기박막트랜지스터, 유기태양전지, 유기발광다이오드, 유기메모리소자, 멤리스터 및 베리스터 중에서 선택된 어느 하나인 것을 특징으로 하는 유기전자소자.The method of claim 7,
The organic electronic device is an organic electronic device, characterized in that any one selected from an organic thin film transistor, an organic solar cell, an organic light emitting diode, an organic memory device, a memristor, and a varistor. (a) 기판 상에 그래핀 전구체를 코팅하여 그래핀 전구체가 코팅된 기판을 제조하는 단계;
(b) 상기 그래핀 전구체가 코팅된 기판 상에 UV/O3를 조사하여 기판/계면접착층/가교된 그래핀 전구체를 제조하는 단계; 및
(c) 상기 기판/계면접착층/가교된 그래핀 전구체의 가교된 그래핀 전구체 상에 금속 촉매를 위치시키고 열처리하여 기판/계면접착층/그래핀층을 포함하는 그래핀 적층체를 제조하는 단계;를
포함하는 그래핀 적층체의 제조방법.(a) coating a graphene precursor on a substrate to prepare a substrate coated with a graphene precursor;
(b) preparing a substrate/interface adhesive layer/crosslinked graphene precursor by irradiating UV/O 3 on the substrate coated with the graphene precursor; And
(c) preparing a graphene laminate comprising a substrate/interface adhesive layer/graphene layer by placing a metal catalyst on the crosslinked graphene precursor of the substrate/interface adhesive layer/crosslinked graphene precursor and heat treatment;
Method of producing a graphene laminate comprising. 제9항에 있어서,
상기 단계 (a) 이후에,
(a') 상기 그래핀 전구체가 코팅된 기판 상에 섀도우 마스크를 위치시키는 단계를 추가로 포함하는 것을 특징으로 하는 그래핀 적층체의 제조방법.The method of claim 9,
After step (a),
(a') A method of manufacturing a graphene laminate, further comprising positioning a shadow mask on the substrate coated with the graphene precursor. 제9항에 있어서,
상기 그래핀 전구체는 25℃, 1기압에서 고체상태이고, 치환 또는 비치환된 방향족 탄화수소이고,
상기 치환에 해당하는 치환기는 산소원자, C1 내지 C200 알킬기, C2 내지 C200의 알케닐기, C2 내지 C200의 알키닐기, C1 내지 C200 알킬렌기, C2 내지 C200의 알케닐렌기, C2 내지 C200의 알키닐렌기, 및 C6 내지 C200 아릴기로 이루어진 군에서 선택된 1종 이상을 포함하는 것을 특징으로 하는 그래핀 적층체의 제조방법. The method of claim 9,
The graphene precursor is in a solid state at 25° C., 1 atmosphere, and is a substituted or unsubstituted aromatic hydrocarbon,
Substituents corresponding to the substitution are oxygen atoms, C1 to C200 alkyl groups, C2 to C200 alkenyl groups, C2 to C200 alkynyl groups, C1 to C200 alkylene groups, C2 to C200 alkenylene groups, C2 to C200 alkynylene groups , And a method of producing a graphene laminate comprising at least one selected from the group consisting of C6 to C200 aryl groups. 제11항에 있어서,
상기 그래핀 전구체는 1,2,3,4-Tetraphenylnaphthalene(TPN), 안트라센(Anthracene), 파이렌(Pyrene), 나프탈렌(Naphthalene), 플루오란텐(Fluoranthene), 헥사페닐벤젠(Hexaphenylbenzene), 테트라페닐싸이클로펜타디에논(Tetraphenylcyclopentadienone), 디페닐아세틸렌(Diphenylacetylene), 페닐아세틸렌(Phenylacetylene), 트립티센(Triptycene), 테트라센(Tetracene), 크리센(Chrysene), 트리페닐렌(Triphenylene), 코로넨(Coronene), 펜타센(Pentacene), 코란눌렌(Corannulene) 및 오발렌(Ovalene) 중에서 선택된 1종 이상을 포함하는 것을 특징으로 하는 그래핀 적층체의 제조방법.The method of claim 11,
The graphene precursor is 1,2,3,4-Tetraphenylnaphthalene (TPN), anthracene, pyrene, naphthalene, fluoranthene, hexaphenylbenzene, tetraphenyl Cyclopentadienone, Diphenylacetylene, Phenylacetylene, Triptycene, Tetracene, Chrysene, Triphenylene, Coronene ), Pentacene, Corannulene, and Ovalene. 제9항에 있어서,
상기 금속 촉매는 구리, 니켈, 코발트, 철, 탄탈룸, 이리듐 및 루테늄 중에서 선택된 1종 이상을 포함하는 것을 특징으로 하는 그래핀 적층체의 제조방법.The method of claim 9,
The metal catalyst is a method of manufacturing a graphene laminate, characterized in that it contains at least one selected from copper, nickel, cobalt, iron, tantalum, iridium and ruthenium. 제9항에 있어서,
상기 단계 (a) 에서, 상기 코팅된 그래핀 전구체의 두께가 1 내지 100nm인 것을 특징으로 하는 그래핀 적층체의 제조방법.The method of claim 9,
In the step (a), the method of manufacturing a graphene laminate, characterized in that the thickness of the coated graphene precursor is 1 to 100 nm. 제14항에 있어서,
상기 그래핀 전구체의 두께를 조절하여 그래핀의 층수를 제어하는 것을 특징으로 하는 그래핀 적층체의 제조방법.The method of claim 14,
A method of manufacturing a graphene laminate, characterized in that the number of layers of graphene is controlled by controlling the thickness of the graphene precursor. 제9항에 있어서,
상기 단계 (a) 에서, 상기 코팅 방법이 스핀 코팅, 딥 코팅, 바 코팅, 스프레이 코팅 중에서 선택된 어느 하나의 방법인 것을 특징으로 하는 그래핀 적층체의 제조방법.The method of claim 9,
In the step (a), the coating method is any one method selected from spin coating, dip coating, bar coating, spray coating method for producing a graphene laminate. 제9항에 있어서,
상기 단계 (c)가 200 내지 1,500℃에서 수행되는 것을 특징으로 하는 그래핀 적층체의 제조방법. The method of claim 9,
The method of manufacturing a graphene laminate, wherein the step (c) is performed at 200 to 1,500°C. 제9항에 있어서,
상기 단계 (c)가 촉매의 화학기상증착에 의해 수행되는 것을 특징으로 하는 그래핀 적층체의 제조방법.The method of claim 9,
The method of manufacturing a graphene laminate, wherein the step (c) is performed by chemical vapor deposition of a catalyst. 제18항에 있어서,
상기 화학기상증착이 저압 화학기상증착(Low Pressure Chemical Vapor Deposition), 상압 화학기상증착(Atmospheric Pressure Chemical Vapor Deposition), 플라즈마 화학기상증착(Plasma-enhanced Chemical Vapor Deposition), 줄-히팅(Joul-heating) 화학기상증착, 및 마이크로웨이브 화학기상증착 중에서 선택된 어느 하나인 것을 특징으로 하는 그래핀 적층체의 제조방법.The method of claim 18,
The chemical vapor deposition includes Low Pressure Chemical Vapor Deposition, Atmospheric Pressure Chemical Vapor Deposition, Plasma-enhanced Chemical Vapor Deposition, and Joule-heating. Chemical vapor deposition, and a method for producing a graphene laminate, characterized in that any one selected from microwave chemical vapor deposition. 제18항에 있어서,
상기 화학기상증착이 수소, 질소 또는 아르곤 분위기 하에서 수행되는 것을 특징으로 하는 그래핀 적층체의 제조방법.The method of claim 18,
The method for producing a graphene laminate, characterized in that the chemical vapor deposition is carried out under an atmosphere of hydrogen, nitrogen or argon.
KR1020180065388A 2018-06-07 2018-06-07 Graphene laminate, method for preparing the same, and organic electronic device comprising the same KR102153100B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180065388A KR102153100B1 (en) 2018-06-07 2018-06-07 Graphene laminate, method for preparing the same, and organic electronic device comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180065388A KR102153100B1 (en) 2018-06-07 2018-06-07 Graphene laminate, method for preparing the same, and organic electronic device comprising the same

Publications (2)

Publication Number Publication Date
KR20190138977A KR20190138977A (en) 2019-12-17
KR102153100B1 true KR102153100B1 (en) 2020-09-07

Family

ID=69056799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180065388A KR102153100B1 (en) 2018-06-07 2018-06-07 Graphene laminate, method for preparing the same, and organic electronic device comprising the same

Country Status (1)

Country Link
KR (1) KR102153100B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002885B (en) * 2020-09-10 2022-03-01 中国空间技术研究院 Silicon-carbon composite material, preparation method thereof and lithium ion battery

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101271827B1 (en) * 2010-07-22 2013-06-07 포항공과대학교 산학협력단 Method of preparing carbon thin film

Also Published As

Publication number Publication date
KR20190138977A (en) 2019-12-17

Similar Documents

Publication Publication Date Title
JP7056964B2 (en) Devices with conductive coatings placed over the radiating region and methods for them
US20230165124A1 (en) Method for patterning a coating on a surface and device including a patterned coating
KR101878750B1 (en) Monolayer graphene comprising alkali metal, and electronic device comprising the same
EP2790227B1 (en) Graphene based field effect transistor
US7507618B2 (en) Method for making electronic devices using metal oxide nanoparticles
KR101685100B1 (en) Formation method of hexagonal boron nitride thick film on a substrate and hexagonal boron nitride thick film laminates thereby
KR101919423B1 (en) Graphene semiconductor, and electronic device comprising the same
TWI425689B (en) Electrically conductive feature fabrication process
Wan et al. Controlled Electrochemical Deposition of Large‐Area MoS2 on Graphene for High‐Responsivity Photodetectors
US11339499B2 (en) Method for epitaxial growth of single crystalline heterogeneous 2D materials and stacked structure
US10811254B2 (en) Method for fabricating metal chalcogenide thin films
JP5515073B2 (en) Electronic device and method for manufacturing electronic device
KR20100098380A (en) Atomic layer deposition process
TWI552191B (en) Connection structure and manufacturing method thereof, semiconductor device
Duan et al. High-performance flexible Ag nanowire electrode with low-temperature atomic-layer-deposition fabrication of conductive-bridging ZnO film
TW201205816A (en) Method of forming a semiconductor device
WO2019142035A1 (en) Large-scale synthesis of 2d semiconductors by epitaxial phase conversion
KR102153100B1 (en) Graphene laminate, method for preparing the same, and organic electronic device comprising the same
KR101649553B1 (en) Organic field-effect transistors, and method for preparing thereof
KR101807459B1 (en) Self-healing method of self-healing polymer using defect-healed reduced graphene oxide heater
KR100858930B1 (en) Method of manufacturing organic thin film transistor and the thin film transistor manufactured by the method
KR102218068B1 (en) Graphene laminate including flexible substrate, method for preparing the same, and organic electronic device comprising the same
KR102182163B1 (en) Method for manufacturing graphene-metal chalcogenide hybrid film, the film manufactured by the same, a Shottky barrier diode using the same and method for manufucturing the same
KR20170047483A (en) Functionalized graphene structures and method for manufacturing same
KR102270354B1 (en) A method for epitaxial growth of single crystalline heterogeneous 2D materials and stacked structure

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant