KR102140279B1 - Light emitting device and light emitting device package including the device - Google Patents

Light emitting device and light emitting device package including the device Download PDF

Info

Publication number
KR102140279B1
KR102140279B1 KR1020140058604A KR20140058604A KR102140279B1 KR 102140279 B1 KR102140279 B1 KR 102140279B1 KR 1020140058604 A KR1020140058604 A KR 1020140058604A KR 20140058604 A KR20140058604 A KR 20140058604A KR 102140279 B1 KR102140279 B1 KR 102140279B1
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
semiconductor layer
layer
disposed
Prior art date
Application number
KR1020140058604A
Other languages
Korean (ko)
Other versions
KR20150131642A (en
Inventor
문지형
김동진
김청송
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140058604A priority Critical patent/KR102140279B1/en
Publication of KR20150131642A publication Critical patent/KR20150131642A/en
Application granted granted Critical
Publication of KR102140279B1 publication Critical patent/KR102140279B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Abstract

실시 예의 발광 소자는 기판과, 기판 위에 배치된 복수의 발광 셀과, 복수의 발광 셀을 서로 연결하는 연결 전극 및 연결 전극에 의해 연결된 이웃하는 발광 셀과 연결 전극 사이에 배치된 제1 절연층을 포함하고, 복수의 발광 셀 각각은 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 및 발광 셀의 폭의 중앙에 발광 구조물의 두께 방향으로 블라인드 홀 형태로 형성되어 제1 도전형 반도체층을 노출시키는 적어도 하나의 전극 홀을 포함하고, 연결 전극은 적어도 하나의 전극 홀 내에 매립된 제1 절연층을 관통하여 이웃하는 발광 셀 중 하나의 제1 도전형 반도체층과 연결되고 이웃하는 발광 셀 중 다른 하나의 제2 도전형 반도체층과 연결된다.The light emitting device of the embodiment includes a substrate, a plurality of light emitting cells disposed on the substrate, and a first insulating layer disposed between a connecting electrode connecting the plurality of light emitting cells to each other and a neighboring light emitting cell connected by the connecting electrode and the connecting electrode. Each of the plurality of light emitting cells includes a light emitting structure including a first conductivity type semiconductor layer, an active layer and a second conductivity type semiconductor layer; And at least one electrode hole formed in the shape of a blind hole in the thickness direction of the light emitting structure in the center of the width of the light emitting cell to expose the first conductivity type semiconductor layer, and the connecting electrode is formed in the at least one electrode hole. It penetrates through the insulating layer and is connected to the first conductive semiconductor layer of one of the neighboring light emitting cells and connected to the second conductive semiconductor layer of the other of the neighboring light emitting cells.

Figure R1020140058604
Figure R1020140058604

Description

발광 소자 및 이를 포함하는 발광 소자 패키지{Light emitting device and light emitting device package including the device}Light emitting device and light emitting device package including the same {Light emitting device and light emitting device package including the device}

실시 예는 발광 소자 및 이를 포함하는 발광 소자 패키지에 관한 것이다.The embodiment relates to a light emitting device and a light emitting device package including the same.

질화갈륨(GaN)의 금속 유기화학기상 증착법 및 분자선 성장법 등의 발달을 바탕으로 고휘도 및 백색광 구현이 가능한 적색, 녹색 및 청색 LED(Light Emitting Diode)가 개발되었다.Red, green, and blue light emitting diodes (LEDs) capable of realizing high luminance and white light have been developed based on the development of gallium nitride (GaN) metal organic chemical vapor deposition and molecular beam growth.

이러한 LED는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다. 이러한 LED 소자의 핵심 경쟁 요소는 고효율ㆍ고출력칩 및 패키징 기술에 의한 고휘도의 구현이다.These LEDs do not contain environmentally harmful substances such as mercury (Hg) used in existing lighting fixtures such as incandescent lamps and fluorescent lamps, so they have excellent eco-friendliness, and have advantages such as long life and low power consumption characteristics. Is replacing it. The key competing element of these LED devices is the implementation of high brightness by high efficiency, high power chip and packaging technology.

고휘도를 구현하기 위해서 광추출 효율을 높이는게 중요하다. 광 추출 효율을 높이기 위하여 플립칩(flip-chip) 구조, 표면 요철 형성(surface texturing), 요철이 형성된 사파이어 기판(PSS:Patterned Sapphire Substrate), 광결정 (photonic crystal) 기술, 및 반사 방지막(anti-reflection layer) 구조 등을 이용한 다양한 방법들이 연구되고 있다.In order to realize high luminance, it is important to increase the light extraction efficiency. Flip-chip structure, surface texturing, patterned sapphire substrate (PSS), photonic crystal technology, and anti-reflection to increase light extraction efficiency layer) Various methods using structures and the like have been studied.

일반적으로 발광 소자는 기판 위에 위치하는 제1 도전형 반도체층, 활성층,및 제2 도전형 반도체층을 포함하는 발광 구조물과, 제1 도전형 반도체층에 제1 전원을 공급하는 제1 전극과, 제2 도전형 반도체층에 제2 전원을 공급하는 제2 전극을 포함할 수 있다.In general, a light emitting device includes a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer positioned on a substrate, a first electrode for supplying first power to the first conductivity type semiconductor layer, A second electrode for supplying a second power to the second conductivity-type semiconductor layer may be included.

전술한 발광 소자 및 이를 포함하는 발광 소자 패키지의 전기적 및 광학적 특성을 개선시키기 위한 많은 연구가 진행되고 있다.Many studies have been conducted to improve the electrical and optical characteristics of the above-described light emitting device and the light emitting device package including the same.

실시 예는 개선된 광학적 및 전기적 특성을 갖는 발광 소자 및 이를 포함하는 발광 소자 패키지를 제공한다.The embodiment provides a light emitting device having improved optical and electrical properties and a light emitting device package including the same.

실시 예의 발광 소자는, 기판; 상기 기판 위에 배치된 복수의 발광 셀; 복수의 발광 셀을 서로 연결하는 연결 전극; 및 상기 연결 전극에 의해 연결된 이웃하는 발광 셀과 상기 연결 전극 사이에 배치된 제1 절연층을 포함하고, 상기 복수의 발광 셀 각각은 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 및 상기 발광 셀의 폭의 중앙에 상기 발광 구조물의 두께 방향으로 블라인드 홀 형태로 형성되어 상기 제1 도전형 반도체층을 노출시키는 적어도 하나의 전극 홀을 포함하고, 상기 연결 전극은 상기 적어도 하나의 전극 홀 내에 매립된 상기 제1 절연층을 관통하여 상기 이웃하는 발광 셀 중 하나의 상기 제1 도전형 반도체층과 연결되고 상기 이웃하는 발광 셀 중 다른 하나의 상기 제2 도전형 반도체층과 연결될 수 있다.The light emitting device of the embodiment includes a substrate; A plurality of light emitting cells disposed on the substrate; A connecting electrode connecting a plurality of light emitting cells to each other; And a first insulating layer disposed between the adjacent light emitting cells connected by the connection electrode and the connection electrode, wherein each of the plurality of light emitting cells comprises a first conductivity type semiconductor layer, an active layer and a second conductivity type semiconductor layer. A light emitting structure comprising; And at least one electrode hole formed in the shape of a blind hole in the thickness direction of the light emitting structure in the center of the width of the light emitting cell to expose the first conductivity type semiconductor layer, and the connection electrode is the at least one electrode. Through the first insulating layer buried in the hole, the first conductive type semiconductor layer of one of the neighboring light emitting cells may be connected to the second conductive type semiconductor layer of the other of the neighboring light emitting cells. .

상기 발광 소자는 상기 복수의 발광 셀 중 어느 하나의 상기 적어도 하나의 전극 홀 내에 매립된 상기 제1 절연층을 관통하여 상기 제1 도전형 반도체층과 연결된 제1 전극부; 및 상기 복수의 발광 셀 중 다른 하나에 포함된 상기 제2 도전형 반도체층과 연결된 제2 전극부를 더 포함할 수 있다.The light emitting device may include a first electrode unit connected to the first conductive semiconductor layer through the first insulating layer embedded in the at least one electrode hole of any one of the plurality of light emitting cells; And a second electrode part connected to the second conductivity type semiconductor layer included in the other one of the plurality of light emitting cells.

상기 복수의 발광 셀 각각은 상기 제2 도전형 반도체층 위에 배치된 반사층을 더 포함할 수 있다.Each of the plurality of light emitting cells may further include a reflective layer disposed on the second conductivity type semiconductor layer.

상기 연결 전극은 상기 이웃하는 발광 셀 중 상기 다른 하나에 포함된 상기 반사층을 경유하여 상기 제2 도전형 반도체층과 연결되고, 상기 제2 전극부는 상기 복수의 발광 셀 중 상기 다른 하나에 포함된 상기 반사층을 경유하여 상기 제2 도전형 반도체층과 연결될 수 있다.The connection electrode is connected to the second conductive type semiconductor layer through the reflective layer included in the other one of the neighboring light emitting cells, and the second electrode part is included in the other one of the plurality of light emitting cells The second conductive type semiconductor layer may be connected to the second conductive type semiconductor layer through a reflective layer.

상기 복수의 발광 셀 각각에서, 상기 적어도 하나의 전극 홀의 개수, 상기 적어도 하나의 전극 홀의 크기, 상기 적어도 하나의 전극 홀이 복수의 전극 홀을 포함할 때 상기 복수의 전극 홀 간의 간격, 또는 상기 복수의 전극 홀이 배열되는 방향 중 적어도 하나는 해당하는 상기 발광 셀의 평면 형상, 평면 크기, 또는 원하는 전류 밀도 중 적어도 하나에 따라 결정될 수 있다.In each of the plurality of light emitting cells, the number of the at least one electrode hole, the size of the at least one electrode hole, the spacing between the plurality of electrode holes when the at least one electrode hole includes a plurality of electrode holes, or the plurality of At least one of the directions in which the electrode holes are arranged may be determined according to at least one of a planar shape, a planar size, or a desired current density of the corresponding light emitting cell.

상기 복수의 전극 홀은 제1 또는 제2 방향 중 적어도 하나의 방향으로 서로 등간격으로 이격되어 배치되고, 상기 제1 및 제2 방향 각각은 상기 두께 방향과 다른 방향일 수 있다. 상기 제1 방향과, 상기 제2 방향과, 상기 두께 방향은 서로 수직일 수 있다.The plurality of electrode holes are disposed at equal intervals from each other in at least one of the first or second directions, and each of the first and second directions may be a different direction from the thickness direction. The first direction, the second direction, and the thickness direction may be perpendicular to each other.

상기 복수의 전극 홀은 상기 발광 셀의 가로 폭 또는 세로 폭 중 적어도 하나의 중앙에 배열될 수 있다.The plurality of electrode holes may be arranged at the center of at least one of a horizontal width and a vertical width of the light emitting cell.

상기 복수의 전극 홀 중 서로 가장 가깝게 이웃하는 상기 전극 홀 간의 최단 이격 거리인 제1 거리의 절반은 상기 발광 셀의 가장 자리와 상기 전극 홀 사이의 최단 거리인 제2 거리에 해당할 수 있다. 또는, 제2 거리는 제1 거리보다 클 수 있다. 또는 제2 거리와 제1 거리는 동일할 수도 있다.Half of the first distance, which is the shortest distance between the electrode holes, which is the closest to each other, among the plurality of electrode holes may correspond to a second distance, which is the shortest distance between the edge of the light emitting cell and the electrode hole. Alternatively, the second distance may be greater than the first distance. Alternatively, the second distance and the first distance may be the same.

상기 제1 거리는 상기 이웃하는 전극 홀의 경계와 경계 사이의 최단 이격 거리에 해당하고, 상기 제2 거리는 상기 가장 자리와 상기 전극 홀의 경계 사이의 최단 거리에 해당할 수 있다. 또는, 상기 제1 거리는 상기 이웃하는 전극 홀의 중심과 중심 사이의 이격 거리에 해당하고, 상기 제2 거리는 상기 가장 자리와 상기 전극 홀의 중심 사이의 최단 거리에 해당할 수 있다.The first distance may correspond to a shortest distance between a boundary and a boundary of the neighboring electrode hole, and the second distance may correspond to a shortest distance between the edge and the boundary of the electrode hole. Alternatively, the first distance may correspond to a distance between the center and the center of the adjacent electrode hole, and the second distance may correspond to the shortest distance between the edge and the center of the electrode hole.

상기 전류 밀도가 낮을수록 상기 복수의 전극 홀 중 서로 가장 가깝게 이웃하는 상기 전극 홀 간의 최단 이격 거리를 증가시켜 결정할 수 있다.The lower the current density, the shorter the separation distance between the electrode holes that are closest to each other among the plurality of electrode holes may be determined.

이웃하는 연결 전극 사이의 가장 가까운 수평 이격 거리는 5 ㎛ 이상일 수 있다.The closest horizontal separation distance between neighboring connecting electrodes may be 5 μm or more.

상기 제1 절연층은 상기 이웃하는 발광 셀과 상기 연결 전극 사이에 배치된 제1 절연 세그먼트; 상기 복수의 발광 셀 중 상기 제1 및 제2 전극부가 배치되지 않은 제1 발광 셀 각각에서, 이웃하는 연결 전극 사이에 배치된 제2 절연 세그먼트; 상기 복수의 발광 셀 중 상기 제1 전극부가 배치된 제2 발광 셀에서, 상기 제1 전극부와 상기 연결 전극 사이에 배치된 제3 절연 세그먼트; 및 상기 복수의 발광 셀 중 상기 제2 전극부가 배치된 제3 발광 셀에서, 상기 제2 전극부와 상기 연결 전극 사이에 배치된 제4 절연 세그먼트를 포함할 수 있다.The first insulating layer may include a first insulating segment disposed between the neighboring light emitting cell and the connection electrode; A second insulating segment disposed between adjacent connection electrodes in each of the first light emitting cells in which the first and second electrode parts are not disposed among the plurality of light emitting cells; A third insulating segment disposed between the first electrode portion and the connection electrode in the second light emitting cell in which the first electrode portion is disposed among the plurality of light emitting cells; And a fourth insulating segment disposed between the second electrode portion and the connection electrode in the third light emitting cell in which the second electrode portion is disposed among the plurality of light emitting cells.

상기 발광 소자는, 상기 제2 내지 제4 절연 세그먼트의 상부와 상기 연결 전극의 상부에 배치된 제2 절연층을 더 포함하고, 상기 제1 및 제2 전극부는 상기 제1 및 제2 절연층을 관통하여 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층에 각각 연결될 수 있다.The light emitting device further includes a second insulating layer disposed on the second to fourth insulating segments and on the connection electrode, and the first and second electrode portions include the first and second insulating layers. Through it may be connected to the first conductivity type semiconductor layer and the second conductivity type semiconductor layer, respectively.

상기 발광 소자는, 상기 제1 절연층을 관통하며, 상기 제1 전극부와 상기 제1 도전형 반도체층 사이에 배치된 금속 전극을 더 포함할 수 있다.The light emitting device may further include a metal electrode passing through the first insulating layer and disposed between the first electrode part and the first conductivity type semiconductor layer.

상기 금속 전극과 상기 연결 전극 사이의 가장 가까운 수평 이격 거리는 5 ㎛ 이상일 수 있다.The closest horizontal separation distance between the metal electrode and the connection electrode may be 5 μm or more.

상기 금속 전극의 구성 물질과 상기 연결 전극의 구성 물질은 서로 동일할 수도 있고 서로 다를 수도 있다.The constituent material of the metal electrode and the constituent material of the connection electrode may be the same or different from each other.

상기 전극 홀은 원형의 평면 형상을 가질 수 있다.The electrode hole may have a circular planar shape.

다른 실시 예에 의한 발광 소자 패키지는, 서브 마운트; 상기 서브 마운트 상에 서로 이격되어 배치된 제1 및 제2 금속층; 상기 발광 소자; 및 상기 발광 소자와 상기 서브 마운트를 전기적으로 연결한 제1 및 제2 범프부를 포함할 수 있다.A light emitting device package according to another embodiment includes a sub-mount; First and second metal layers spaced apart from each other on the sub-mount; The light emitting element; And first and second bump portions electrically connecting the light emitting element and the sub-mount.

실시 예에 따른 발광 소자 및 이를 포함하는 발광 소자 패키지는 발광 셀의 두께 방향에 수직하는 폭 방향의 중앙에 적어도 하나의 전극 홀을 형성함으로써 캐리어를 균일하게 스프레딩시킬 수 있고, 특히 원형 평면 형상의 전극 홀을 가짐으로써 방사형으로 캐리어를 더욱 균일하게 스프레딩시킬 수 있어, 캐리어의 스프레딩에 영향을 받는 내부 양자 효율을 개선시켜 전기적 특성인 전기 전도도를 개선시킬 수 있을 뿐만 아니라 국소 가열되지 않아 신뢰성을 극대화시킬 수 있다. 또한, 실시 예에 따른 발광 소자 및 이를 포함하는 발광 소자 패키지의 경우, 전극 홀을 통해 연결 전극이 제1 도전형 반도체층과 연결되므로, 기존보다 연결 전극들 사이의 수평 이격 거리가 훨씬 작아질 수 있음으로써 발광 소자를 위해 할당된 작은 면적을 효율적으로 사용할 수 있도록 하며 즉, 발광 소자의 전체 폭을 줄일 수 있으며, 발광 소자의 평면 형상, 평면 크기 또는 원하는 전류 밀도 중 적어도 하나에 적합하도록 전극 홀의 개수, 전극 홀의 간격, 전극 홀의 크기 또는 복수의 전극 홀이 배열된 방향 중 적어도 하나를 조정할 수 있고, 특히 단위 발광 셀에 포함된 전극 홀의 개수와 크기를 조정함으로써 발광 소자의 전기적 특성 및/또는 광학적 특성을 선별적으로 집중하여 개선시킬 수 있다.The light emitting device according to the embodiment and the light emitting device package including the same can spread the carrier uniformly by forming at least one electrode hole in the center of the width direction perpendicular to the thickness direction of the light emitting cell, and in particular, in a circular flat shape By having an electrode hole, the carrier can be spread more uniformly in a radial direction, thereby improving the internal quantum efficiency affected by the spreading of the carrier, thereby improving the electrical conductivity, which is an electrical property, and also not relying on local reliability. Can be maximized. In addition, in the case of the light emitting device according to the embodiment and the light emitting device package including the same, since the connecting electrode is connected to the first conductive type semiconductor layer through the electrode hole, the horizontal separation distance between the connecting electrodes may be much smaller than before. By making it possible to efficiently use a small area allocated for the light emitting device, that is, to reduce the overall width of the light emitting device, the number of electrode holes to fit at least one of the planar shape, plane size, or desired current density of the light emitting device , It is possible to adjust at least one of the spacing of the electrode holes, the size of the electrode holes, or the direction in which the plurality of electrode holes are arranged, and in particular, by adjusting the number and size of the electrode holes included in the unit light emitting cell, electrical and/or optical characteristics of the light emitting device. Can be improved by selectively focusing.

도 1은 일 실시 예에 의한 발광 소자의 평면도를 나타낸다.
도 2는 도 1에 도시된 A-A'선을 따라 절개한 발광 소자의 단면도를 나타낸다.
도 3a는 도 1에 도시된 제2 발광 셀의 평면도를 나타낸다.
도 3b는 도 3a에 도시된 제2 발광 셀을 B-B'선을 따라 절개한 단면도를 나타낸다.
도 4a 내지 도 4h는 다른 실시 예에 의한 제2 발광 셀의 평면도를 나타낸다.
도 5는 또 다른 실시 예에 의한 제2 발광 셀의 평면도를 나타낸다.
도 6은 또 다른 실시 예에 의한 제2 발광 셀의 평면도를 나타낸다.
도 7은 도 1 및 도 2에 도시된 발광 소자의 회로도를 나타낸다.
도 8a 내지 도 8c는 실시 예에 의한 발광 소자의 평면도를 나타낸다.
도 9는 비교 예에 의한 발광 소자의 국부적인 단면도를 각각 나타낸다.
도 10a 내지 도 10g는 도 1 및 도 2에 예시된 발광 소자의 제조 방법을 설명하기 위한 공정 단면도이다.
도 11은 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지를 나타낸다.
도 12는 실시 예에 따른 발광 소자 패키지를 포함하는 헤드 램프를 나타낸다.
도 13은 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 조명 장치를 나타낸다.1 is a plan view of a light emitting device according to an embodiment.
2 is a cross-sectional view of a light emitting device cut along the line A-A' shown in FIG. 1.
3A is a plan view of the second light emitting cell shown in FIG. 1.
3B is a cross-sectional view of the second light emitting cell shown in FIG. 3A taken along the line B-B'.
4A to 4H are plan views of second light emitting cells according to other embodiments.
5 is a plan view of a second light emitting cell according to another embodiment.
6 is a plan view of a second light emitting cell according to another embodiment.
7 shows a circuit diagram of the light emitting device shown in FIGS. 1 and 2.
8A to 8C are plan views of light emitting devices according to embodiments.
9 shows local sectional views of light emitting devices according to comparative examples, respectively.
10A to 10G are process cross-sectional views illustrating a method of manufacturing the light emitting devices illustrated in FIGS. 1 and 2.
11 shows a light emitting device package including a light emitting device according to an embodiment.
12 shows a head lamp including a light emitting device package according to an embodiment.
13 shows a lighting device including a light emitting device or a light emitting device package according to an embodiment.

이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.Hereinafter, examples will be described to specifically describe the present invention, and the present invention will be described in detail with reference to the accompanying drawings. However, the embodiments according to the present invention may be modified in various other forms, and the scope of the present invention should not be interpreted as being limited to the embodiments described below. Embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art.

본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case of being described as being formed on "top (top)" or "bottom (bottom)" of each element, the top (top) or bottom (bottom) (on or under) includes both two elements directly contacting each other or one or more other elements formed indirectly between the two elements. In addition, when expressed as “up (up)” or “down (down)” (on or under), it may include the meaning of the downward direction as well as the upward direction based on one element.

또한, 이하에서 이용되는 "제1" 및 "제2," "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.In addition, relational terms such as "first" and "second," "top/top/top" and "bottom/bottom/bottom", as used hereinafter, may include any physical or logical relationship between such entities or elements, or It may be used only to distinguish one entity or element from another, without necessarily requiring or implying order.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity. Also, the size of each component does not entirely reflect the actual size.

도 1은 일 실시 예에 의한 발광 소자(100)의 평면도를 나타내고, 도 2는 도 1에 도시된 A-A'선을 따라 절개한 발광 소자(100)의 단면도를 나타낸다.1 is a plan view of a light emitting device 100 according to an embodiment, and FIG. 2 is a cross-sectional view of the light emitting device 100 cut along the line A-A' shown in FIG. 1.

도 1 및 도 2를 참조하면, 발광 소자(100)는 기판(110), N(여기서, N은 2 이상의 양의 정수)개의 발광 셀(또는, 발광 영역)(P1 내지 PN), M(여기서, 1 ≤ M ≤ N-1)개의 연결 전극(150-1 내지 150-M), 제1 절연층(162-1, 162-2, 164, 166-1, 166-2, 168-1, 168-2), 제1 전극부(172), 제2 전극부(174), 금속 전극(180) 및 제2 절연층(190)을 포함한다.1 and 2, the light emitting device 100 includes a substrate 110, N (where N is a positive integer of 2 or more) light emitting cells (or light emitting regions) (P1 to PN), and M (where , 1 ≤ M ≤ N-1) connecting electrodes 150-1 to 150-M, first insulating layers 162-1, 162-2, 164, 166-1, 166-2, 168-1, 168 -2), a first electrode portion 172, a second electrode portion 174, a metal electrode 180 and a second insulating layer 190.

이하, 실시 예의 이해를 돕기 위해, 도 1 및 도 2에 예시된 바와 같이 N=3인 것으로 가정하여 설명한다.Hereinafter, in order to help understanding of the embodiment, it will be described assuming that N=3 as illustrated in FIGS. 1 and 2.

복수의 발광 셀(P1, P2, P3)은 기판(110) 위에 배치된다.The plurality of light emitting cells P1, P2, and P3 are disposed on the substrate 110.

기판(110)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 또한 기판(110)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 예를 들어 기판(110)은 사파이어(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, GaAs 중 적어도 하나를 포함하는 물질일 수 있다. 이러한 기판(110)의 상면에는 요철 패턴(112)이 형성될 수 있다. 즉, 기판(110)은 요철 패턴을 갖는 PSS(Patterned Sapphire Substrate)일 수 있다. 이와 같이 기판(110)의 상면이 요철 패턴(112)을 가질 경우 광 추출 효율이 개선될 수 있다.The substrate 110 may be formed of a material suitable for semiconductor material growth, a carrier wafer. In addition, the substrate 110 may be formed of a material having excellent thermal conductivity, and may be a conductive substrate or an insulating substrate. For example, the substrate 110 may be a material including at least one of sapphire (Al 2 0 3 ), GaN, SiC, ZnO, Si, GaP, InP, Ga 2 0 3 , GaAs. The uneven pattern 112 may be formed on the upper surface of the substrate 110. That is, the substrate 110 may be a patterned sapphire substrate (PSS) having an uneven pattern. As described above, when the upper surface of the substrate 110 has the uneven pattern 112, light extraction efficiency may be improved.

비록 도 2에 도시되지는 않았지만, 버퍼층이 기판(110)과 발광 구조물(120) 사이에 배치되며, 3족-5족 원소의 화합물 반도체를 이용하여 형성될 수 있다. 버퍼층은 기판(110)과 발광 구조물(120) 사이의 격자 상수의 차이를 줄여주는 역할을 한다.Although not illustrated in FIG. 2, a buffer layer is disposed between the substrate 110 and the light emitting structure 120 and may be formed using a compound semiconductor of group 3-5. The buffer layer serves to reduce the difference in the lattice constant between the substrate 110 and the light emitting structure 120.

복수의 발광 셀(P1, P2, P3)은 도 1 및 도 2에 예시된 바와 같이 직렬 형태로 전기적으로 연결될 수 있지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면, 복수의 발광 셀(P1, P2, P3)은 병렬 형태로 전기적으로 연결될 수도 있다. 이하, 전기적으로 서로 연결되는 복수의 발광 셀(P1, P2, P3)을 순서대로 각각 제1, 제2 및 제3 발광 셀이라 칭한다.The plurality of light emitting cells P1, P2, and P3 may be electrically connected in series as illustrated in FIGS. 1 and 2, but embodiments are not limited thereto. That is, according to another embodiment, the plurality of light emitting cells P1, P2, and P3 may be electrically connected in parallel. Hereinafter, the plurality of light emitting cells P1, P2, and P3 electrically connected to each other are referred to as first, second, and third light emitting cells, respectively.

도 1 및 도 2를 참조하면, 제1 내지 제3 발광 셀(P1, P2, P3)은 경계 영역(S)에 의해 서로 구분될 수 있다. 따라서, 경계 영역(S)은 제1 내지 제3 발광 셀(P1, P2, P3) 사이 및 제1 내지 제3 발광 셀(P1, P2, P3) 둘레에 위치하는 영역일 수 있다. 경계 영역(S)은 발광 구조물(120)을 메사 식각(mesa etching)하여 기판(110)의 일부가 노출되는 영역을 포함할 수 있다.1 and 2, the first to third light emitting cells P1, P2, and P3 may be separated from each other by a boundary area S. Accordingly, the boundary area S may be an area located between the first to third light emitting cells P1, P2, and P3 and around the first to third light emitting cells P1, P2, and P3. The boundary region S may include a region in which a part of the substrate 110 is exposed by mesa etching the light emitting structure 120.

제1, 제2, 및 제3 발광 셀(P1, P2, P3) 각각의 면적은 동일할 수 있으나, 실시 예는 이에 한정되지 않는다. Each of the first, second, and third light emitting cells P1, P2, and P3 may have the same area, but embodiments are not limited thereto.

제1, 제2, 및 제3 발광 셀(P1, P2, P3) 각각은 발광 구조물(120), 반사층(132, 134) 및 전도층(142, 144)을 포함할 수 있다.Each of the first, second, and third light emitting cells P1, P2, and P3 may include a light emitting structure 120, reflective layers 132, 134, and conductive layers 142, 144.

먼저, 발광 구조물(120)은 빛을 발생하는 반도체층일 수 있으며, 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함한다. 기판(110) 상에 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)이 순차적으로 적층될 수 있다.First, the light emitting structure 120 may be a semiconductor layer that generates light, and includes a first conductivity type semiconductor layer 122, an active layer 124, and a second conductivity type semiconductor layer 126. The first conductive semiconductor layer 122, the active layer 124, and the second conductive semiconductor layer 126 may be sequentially stacked on the substrate 110.

제1 도전형 반도체층(122)은 3족-5족 또는 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 예컨대, 제1 도전형 반도체층(122)은 InxAlyGa1 -x- yN (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ x+y ≤1)의 조성식을 가지는 반도체일 수 있다. 예컨대, 제1 도전형 반도체층(122)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나를 포함할 수 있으며, n형 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다.The first conductivity type semiconductor layer 122 may be formed of a compound semiconductor such as a group 3-5 group or a group 2-6 group, and the first conductivity type dopant may be doped. For example, the first conductivity type semiconductor layer 122 is a semiconductor having a composition formula of In x Al y Ga 1 -x- y N (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ x+y ≤ 1) Can. For example, the first conductivity type semiconductor layer 122 may include any one of InAlGaN, GaN, AlGaN, InGaN, AlN, and InN, and an n-type dopant (eg, Si, Ge, Sn, etc.) may be doped. .

만일, 도 11에 예시된 바와 같이 도 1 및 도 2에 예시된 발광 소자(100)가 플립 칩 본딩 구조를 갖는 발광 소자 패키지(200)에 적용될 경우, 기판(110) 및 제1 도전형 반도체층(122)은 투광성을 갖는 물질을 포함할 수 있다.If the light emitting device 100 illustrated in FIGS. 1 and 2 is applied to the light emitting device package 200 having a flip chip bonding structure as illustrated in FIG. 11, the substrate 110 and the first conductivity type semiconductor layer 122 may include a light-transmitting material.

활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 배치되며, 제1 도전형 반도체층(122) 및 제2 도전형 반도체층(126)으로부터 각각 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.The active layer 124 is disposed between the first conductivity-type semiconductor layer 122 and the second conductivity-type semiconductor layer 126, and is respectively from the first conductivity-type semiconductor layer 122 and the second conductivity-type semiconductor layer 126. Light may be generated by energy generated in the process of recombination of provided electrons and holes.

활성층(124)은 반도체 화합물, 예컨대, 3족-5족 또는 2족-6족의 화합물 반도체일 수 있으며, 이중 접합 구조, 단일 우물 구조, 다중 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.The active layer 124 may be a semiconductor compound, for example, a compound semiconductor of group 3-5 or 2-6, double junction structure, single well structure, multiple well structure, quantum-wire structure, or It may be formed of a quantum dot (Quantum Dot) structure.

활성층(124)이 양자우물구조인 경우 예컨데, InxAlyGa1 -x- yN (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ x+y ≤ 1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0 ≤ a ≤ 1, 0 ≤ b ≤ 1, 0 ≤ a+b ≤ 1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 가질 수 있다. 우물층은 장벽층의 에너지 밴드 갭보다 낮은 밴드 갭을 갖는 물질일 수 있다.When the active layer 124 has a quantum well structure, for example, a well layer having a composition formula of In x Al y Ga 1 -x- y N (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ x+y ≤ 1) And In a Al b Ga 1 -a- b N (0 ≤ a ≤ 1, 0 ≤ b ≤ 1, 0 ≤ a+b ≤ 1) may have a single or quantum well structure with a barrier layer having a composition formula . The well layer may be a material having a band gap lower than the energy band gap of the barrier layer.

제2 도전형 반도체층(126)은 3족-5족 또는 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 예컨대, 제2 도전형 반도체층(126)은 InxAlyGa1 -x- yN (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ x+y ≤ 1)의 조성식을 갖는 반도체일 수 있다. 예를 들어 제2 도전형 반도체층(126)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나를 포함할 수 있으며, p형 도펀트(예컨대, Mg, Zn, Ca, Sr, Ba)가 도핑될 수 있다.The second conductivity type semiconductor layer 126 may be formed of a compound semiconductor such as a group 3-5 group or a group 2-6 group, and the second conductivity type dopant may be doped. For example, the second conductivity-type semiconductor layer 126 is a semiconductor having a composition formula of In x Al y Ga 1 -x- y N (0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ x+y ≤ 1) Can. For example, the second conductivity type semiconductor layer 126 may include any one of GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and p-type dopants (e.g. , Mg, Zn, Ca, Sr, Ba) may be doped.

활성층(124)과 제1 도전형 반도체층(122) 사이, 또는 활성층(124)과 제2 도전형 반도체층(126) 사이에는 도전형 클래드층(clad layer)(미도시)이 배치될 수도 있으며, 도전형 클래드층은 질화물 반도체(예컨대, AlGaN)로 형성될 수 있다.A conductive clad layer (not shown) may be disposed between the active layer 124 and the first conductive semiconductor layer 122 or between the active layer 124 and the second conductive semiconductor layer 126. , The conductive clad layer may be formed of a nitride semiconductor (eg, AlGaN).

실시 예에 의하면, 제1 도전형 반도체층(122)은 n형 반도체층이고, 제2 도전형 반도체층은 p형 반도체층일 수 있다. 이에 따라 발광 구조물(120)은 n-p 접합, p-n 접합, n-p-n 접합, 및 p-n-p 접합 구조 중 적어도 하나를 포함할 수 있다.According to an embodiment, the first conductivity type semiconductor layer 122 may be an n-type semiconductor layer, and the second conductivity type semiconductor layer may be a p-type semiconductor layer. Accordingly, the light emitting structure 120 may include at least one of an n-p junction, a p-n junction, an n-p-n junction, and a p-n-p junction structure.

한편, 반사층(132, 134)은 발광 구조물(120)의 제2 도전형 반도체층(126) 위에 배치되며, 단층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 반사층(132, 134)은 제1 층/제2 층/제3 층의 3중 다층 구조를 가질 수 있다. 반사층(132, 134)에서 제1 층은 광 반사의 역할을 수행하고, 제1 층 위에 배치된 제2 층은 장벽층의 역할을 수행하고, 제2 층 위에 배치된 제3 층은 패시베이션 접착 강화층의 역할을 수행할 수 있다.Meanwhile, the reflective layers 132 and 134 are disposed on the second conductive semiconductor layer 126 of the light emitting structure 120 and may have a single layer structure or a multi-layer structure. For example, the reflective layers 132 and 134 may have a triple layer structure of a first layer/second layer/third layer. In the reflective layers 132 and 134, the first layer serves as light reflection, the second layer disposed over the first layer acts as a barrier layer, and the third layer disposed over the second layer enhances passivation adhesion Can act as a layer.

또한, 반사층(132, 134)은 높은 반사도를 가질수록 바람직하며 예를 들어, 70% 이상의 반사도를 가질 수 있다. 즉, 반사층(132, 134)은 70% 이상의 반사도를 갖는 물질을 포함할 수 있다.In addition, the reflective layers 132 and 134 have higher reflectivity, and may have, for example, a reflectivity of 70% or more. That is, the reflective layers 132 and 134 may include a material having a reflectivity of 70% or more.

또한, 반사층(132, 134)은 전도층(142, 144)과 접착력(adhesion)이 우수한 물질을 포함할 수 있다.In addition, the reflective layers 132 and 134 may include a material having excellent adhesion to the conductive layers 142 and 144.

만일, 전도층(142, 144)이 생략될 경우, 반사층(132, 134)은 제2 도전형 반도체층(126)과 직접 접촉할 수 있다. 이 경우, 반사층(132, 134)은 제2 도전형 반도체층(126)과 오믹 접촉 가능한 물질을 포함할 수 있으며, 제2 도전형 반도체층(126)과 접착력이 우수한 물질을 포함할 수 있다.If the conductive layers 142 and 144 are omitted, the reflective layers 132 and 134 may directly contact the second conductive semiconductor layer 126. In this case, the reflective layers 132 and 134 may include a material capable of ohmic contact with the second conductive type semiconductor layer 126, and may include a material having excellent adhesion to the second conductive type semiconductor layer 126.

예를 들어, 반사층(132, 134)은 높은 전기 전도도를 갖는 반사 금속 또는 이들의 합금 예를 들어, Ni, Pd, Ru, Mg, Zn, Hf, Ag, Al, Au, Pt, Cu 또는 Rh 중 적어도 하나를 포함할 수 있다.For example, the reflective layers 132 and 134 may be a reflective metal having high electrical conductivity or an alloy thereof, for example, Ni, Pd, Ru, Mg, Zn, Hf, Ag, Al, Au, Pt, Cu or Rh It may include at least one.

또한, 반사층(132, 134)의 제2 두께(t2)가 두꺼울수록 고 전류 동작에 유리할 수 있다. 또한, 반사층(132, 134)의 제2 두께(t2)가 0.5 ㎚보다 작으면, 반사층(132, 134)의 반사도가 저하될 수 있다. 예를 들어, 반사층(132, 134)은 0.5 ㎚ 내지 4 ㎛, 예를 들어, 50 ㎚ 이상의 제2 두께(t2)를 가질 수 있다.In addition, the thicker the second thickness t2 of the reflective layers 132 and 134 may be advantageous for high current operation. In addition, when the second thickness t2 of the reflective layers 132 and 134 is less than 0.5 nm, the reflectivity of the reflective layers 132 and 134 may decrease. For example, the reflective layers 132 and 134 may have a second thickness t2 of 0.5 nm to 4 μm, for example, 50 nm or more.

한편, 전도층(142, 144)은 반사층(132, 134)과 제2 도전형 반도체층(126) 사이에 배치되며, 투광성을 가질 수 있다. 전도층(142, 144)은 전반사를 감소시킬 뿐만 아니라, 투광성이 좋다.Meanwhile, the conductive layers 142 and 144 are disposed between the reflective layers 132 and 134 and the second conductive semiconductor layer 126, and may have light transmission properties. The conductive layers 142 and 144 not only reduce total reflection, but also have good light transmission properties.

전도층(142, 144)은 발광 파장에 대해 투과율이 높은 투명한 산화물계 물질, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminium Zinc Oxide), ATO(Aluminium Tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다.The conductive layers 142 and 144 are transparent oxide-based materials having high transmittance with respect to the emission wavelength, such as Indium Tin Oxide (ITO), Tin Oxide (TO), Indium Zinc Oxide (IZO), Indium Zinc Tin Oxide (IZTO), Indium Aluminum Zinc Oxide (IAZO), Indium Gallium Zinc Oxide (IGZO), Indium Gallium Tin Oxide (IGTO), Aluminum Zinc Oxide (AZO), Aluminum Tin Oxide (ATO), Gallium Zinc Oxide (GTO), IrOx, RuOx, RuOx /ITO, Ni, Ag, Ni/IrOx/Au, or one or more of Ni/IrOx/Au/ITO can be implemented in a single layer or in multiple layers.

실시 예에 의하면, 전도층(142, 144) 위에 반사층(132, 134)이 배치되므로, 전도층(142, 144)의 제1 두께(t1)를 얇게 형성할 수 있다. 즉, 반사층(132, 134)의 제2 두께(t2)가 두꺼울수록 전도층(142, 144)의 제1 두께(t1)를 얇게 형성할 수 있다. 전도층(142, 144)의 제1 두께(t1)가 두꺼울수록 전도층(142, 144)에서의 광 흡수가 증가하고, 얇을수록 전도층(142, 144)에서의 광 흡수가 감소한다. 따라서, 실시 예에 의하면, 전도층(142, 144) 위에 반사층(132, 134)이 배치됨으로 인해, 전도층(142, 144)의 제1 두께(t1)를 얇게 형성할 수 있어, 발광 소자(100)의 광학적 특성이 개선될 수 있다.According to an embodiment, since the reflective layers 132 and 134 are disposed on the conductive layers 142 and 144, the first thickness t1 of the conductive layers 142 and 144 may be thinly formed. That is, the thicker the second thickness t2 of the reflective layers 132 and 134, the thinner the first thickness t1 of the conductive layers 142 and 144 may be. As the first thickness t1 of the conductive layers 142 and 144 is thicker, light absorption in the conductive layers 142 and 144 increases, and as it is thinner, light absorption in the conductive layers 142 and 144 decreases. Therefore, according to the embodiment, because the reflective layers 132 and 134 are disposed on the conductive layers 142 and 144, the first thickness t1 of the conductive layers 142 and 144 can be thinly formed. The optical properties of 100) can be improved.

또는, 전도층(142, 144)의 제1 두께(t1)는 반사층(132, 134)의 제2 두께(t2)와 상관성이 없을 수도 있다.Alternatively, the first thickness t1 of the conductive layers 142 and 144 may not be correlated with the second thickness t2 of the reflective layers 132 and 134.

전도층(142, 144)의 제1 두께(t1)가 1 ㎚보다 클 경우 전도층(142, 144)에서 광의 흡수가 증가될 수 있다. 제1 두께(t1)는 0.5 ㎚ 내지 4 ㎛, 바람직하게는 0.5 ㎚ 내지 80 ㎚ 예를 들어, 1 ㎚일 수 있으나, 실시 예는 이에 국한되지 않는다.When the first thickness t1 of the conductive layers 142 and 144 is greater than 1 nm, absorption of light may be increased in the conductive layers 142 and 144. The first thickness t1 may be 0.5 nm to 4 μm, preferably 0.5 nm to 80 nm, for example, 1 nm, but the embodiment is not limited thereto.

또한, 반사층(132, 134)이 제2 도전형 반도체층(126)과 오믹 접촉 가능한 물질을 포함할 경우, 제1, 제2, 및 제3 발광 셀(P1, P2, P3) 각각에서 전도층(142, 144)은 생략될 수 있다. 그러나, 반사층(132, 134)이 제2 도전형 반도체층(126)과 오믹 접촉할 수 있는 물질을 포함한다고 하더라도, 발광 소자(100)가 전도층(142, 144)을 포함할 경우, 발광 소자(100)의 신뢰성이 향상될 수 있다. 왜냐하면, 반사층(132, 134)으로부터 제2 도전형 반도체층(126)으로 향하는 캐리어의 침투를 전도층(142, 144)이 막아, 전도층(142, 144)이 일종의 캐리어 장벽층의 역할을 수행할 수 있기 때문이다.In addition, when the reflective layers 132 and 134 include a material capable of ohmic contact with the second conductivity type semiconductor layer 126, the conductive layers in the first, second, and third light emitting cells P1, P2, and P3, respectively (142, 144) may be omitted. However, even if the reflective layers 132 and 134 include a material capable of ohmic contact with the second conductivity type semiconductor layer 126, when the light emitting device 100 includes the conductive layers 142 and 144, the light emitting device The reliability of 100 can be improved. Because, the conductive layers 142 and 144 block the penetration of carriers from the reflective layers 132 and 134 to the second conductive semiconductor layer 126, and the conductive layers 142 and 144 act as a kind of carrier barrier layer. Because you can.

또한, 경우에 따라, 제1, 제2, 및 제3 발광 셀(P1, P2, P3) 각각에서 반사층(132, 134) 및 전도층(142, 144)이 모두 생략될 수도 있다.In addition, in some cases, the reflective layers 132 and 134 and the conductive layers 142 and 144 may be omitted in each of the first, second, and third light emitting cells P1, P2, and P3, respectively.

또한, 반사층(132, 134)이 배치된 제2 도전형 반도체층(126) 상부면(126A)의 제1 방향(X)으로의 제1 폭(W1), 전도층(142, 144)의 제1 방향(X)으로의 제2 폭(W2), 및 반사층(132, 134)의 제1 방향(X)으로의 제3 폭(W3)은 다음 수학식 1과 같이 서로 동일할 수 있다.In addition, the first width W1 in the first direction X of the upper surface 126A of the second conductive type semiconductor layer 126 on which the reflective layers 132 and 134 are disposed, is made of the conductive layers 142 and 144. The second width W2 in the first direction X and the third width W3 in the first direction X of the reflective layers 132 and 134 may be the same as in Equation 1 below.

Figure 112014045883164-pat00001
Figure 112014045883164-pat00001

여기서, 도 1을 참조하면, 제1 방향(X)은 제2 방향(Y)과 다르며, 제1 및 제2 방향(X, Y)은 서로 수직일 수 있다. 또한, 도 2를 참조하면, 제1 방향(X)은 발광 구조물(120)의 두께 방향인 제3 방향(Z)과 다르며, 제1 및 제3 방향(X, Z)은 서로 수직일 수 있다. 제1 및 제2 방향(X, Y)은 제3 방향(Z)과 다르며, 제3 방향(Z)에 대해 수직인 방향일 수 있다. 즉, 데카르트 좌표계를 기준으로, 제1, 제2 및 제3 방향은 각각은 X축, Y축, 및 Z축 방향에 각각 해당할 수 있다.Here, referring to FIG. 1, the first direction X is different from the second direction Y, and the first and second directions X and Y may be perpendicular to each other. In addition, referring to FIG. 2, the first direction X is different from the third direction Z which is a thickness direction of the light emitting structure 120, and the first and third directions X and Z may be perpendicular to each other. . The first and second directions X and Y are different from the third direction Z, and may be a direction perpendicular to the third direction Z. That is, based on the Cartesian coordinate system, the first, second, and third directions may respectively correspond to X-axis, Y-axis, and Z-axis directions.

또는, 제1, 제2 폭, 또는 제3 폭(W1, W2, W3) 중 적어도 하나는 서로 다를 수도 있다.Alternatively, at least one of the first, second, or third widths W1, W2, and W3 may be different from each other.

만일, 발광 소자(100)가 전도층(142, 144)을 포함하지 않을 경우, 다음 수학식 2와 같이 제1 폭(W1)은 제3 폭(W3) 이상일 수 있다.If the light emitting device 100 does not include the conductive layers 142 and 144, the first width W1 may be greater than or equal to the third width W3 as shown in Equation 2 below.

Figure 112014045883164-pat00002
Figure 112014045883164-pat00002

또는, 발광 소자(100)가 전도층(142, 144)을 포함할 경우, 다음 수학식 3과 같이 제2 폭(W2)은 제3 폭(W3) 이상일 수 있다.Alternatively, when the light emitting device 100 includes the conductive layers 142 and 144, the second width W2 may be greater than or equal to the third width W3 as shown in Equation 3 below.

Figure 112014045883164-pat00003
Figure 112014045883164-pat00003

또한, 다음 수학식 4와 같이 제1 폭(W1)은 제2 폭(W2) 이상이고, 제2 폭(W2)은 제3 폭(W3) 이상일 수 있다.In addition, as shown in Equation 4 below, the first width W1 may be greater than or equal to the second width W2, and the second width W2 may be greater than or equal to the third width W3.

Figure 112014045883164-pat00004
Figure 112014045883164-pat00004

또는, 다음 수학식 5와 같이 제1 폭(W)은 제2 폭(W2)보다 크고, 제2 폭(W2)은 제3 폭(W3) 이상일 수 있다.Alternatively, as shown in Equation 5 below, the first width W may be greater than the second width W2, and the second width W2 may be greater than or equal to the third width W3.

Figure 112014045883164-pat00005
Figure 112014045883164-pat00005

제1 내지 제3 폭(W1, W2, W3)이 수학식 1과 같은 관계를 가질 때 보다, 전술한 수학식 5와 같은 관계를 가질 때, 발광 소자(100)를 제조하는 공정 마진 및 신뢰성 측면에서 유리할 수 있다.Process margin and reliability aspects of manufacturing the light emitting device 100 when the first to third widths W1, W2, and W3 have the same relationship as in Equation 5 above Can be advantageous in

공정 설비에 따라 W1으로부터 W2를 차감한 제1 차값 또는 W2로부터 W3을 차감한 제2 차값은 달라질 수 있다. 제1 및 제2 차값 각각은 0보다 크고 40 ㎛ 이하 바람직하게는 10 ㎛ 내지 30 ㎛ 예를 들어, 1 ㎛ 내지 2 ㎛일 수 있다.Depending on the process equipment, the first difference value obtained by subtracting W2 from W1 or the second difference value obtained by subtracting W3 from W2 may vary. Each of the first and second difference values may be greater than 0 and 40 μm or less, preferably 10 μm to 30 μm, for example, 1 μm to 2 μm.

또한, 제1 내지 제3 폭(W1 내지 W3)은 전술한 반사층(132, 134)의 제2 두께(t2)와 상관성이 없을 수도 있다.Further, the first to third widths W1 to W3 may not be correlated with the second thickness t2 of the reflective layers 132 and 134 described above.

한편, M개의 연결 전극(150-1 내지 150-M)은 복수의 발광 셀(P1 내지 PN)을 전기적으로 연결하는 역할을 한다. 연결 전극(150-1 내지 150-M) 각각(150-m)(여기서 1 ≤ m ≤ M)은 제m 발광 셀(Pm)의 반사층(134)과 제m+1 발광 셀(Pm+1)의 제1 도전형 반도체층(122)을 전기적으로 연결한다.Meanwhile, the M connection electrodes 150-1 to 150-M serve to electrically connect the plurality of light emitting cells P1 to PN. Each of the connection electrodes 150-1 to 150-M (150-m) (where 1 ≤ m ≤ M) is the reflective layer 134 of the mth light emitting cell Pm and the m+1 light emitting cell (Pm+1) The first conductive type semiconductor layer 122 is electrically connected.

전술한 바와 같이 N=3인 것으로 가정하여 설명하였으므로, 이하 M=2인 것으로 가정하여 설명하며, 2개의 연결 전극(150-1, 150-2)이 제1, 제2, 및 제3 발광 셀(P1, P2, P3)을 연결하는 순서대로 각각 제1 및 제2 연결 전극이라 칭한다.As described above, assuming that N=3, the following description is assumed assuming that M=2, and the two connection electrodes 150-1, 150-2 are the first, second, and third light emitting cells. The first and second connecting electrodes are referred to as (P1, P2, and P3) in order of connection.

구체적으로, 제1 연결 전극(150-1)은 이웃하는 제1 및 제2 발광 셀(P1, P2) 중 어느 하나인 제1 발광 셀(P1)의 반사층(134)과 이웃하는 제1 및 제2 발광 셀(P1, P2) 중 다른 하나인 제2 발광 셀(P2)의 제1 도전형 반도체층(122)을 전기적으로 연결한다.Specifically, the first and second connection electrodes 150-1 adjacent to the reflective layer 134 of the first light emitting cell P1 which is one of the first and second light emitting cells P1 and P2 that are adjacent to each other The first conductive semiconductor layer 122 of the second light emitting cell P2, which is another one of the two light emitting cells P1 and P2, is electrically connected.

제2 연결 전극(150-2)은 이웃하는 제2 및 제3 발광 셀(P2, P3) 중 어느 하나인 제2 발광 셀(P2)의 반사층(134)과 이웃하는 제2 및 제3 발광 셀(P2, P3) 중 다른 하나인 제3 발광 셀(P3)의 제1 도전형 반도체층(122)을 전기적으로 연결한다.The second connection electrode 150-2 adjacent to the reflective layer 134 of the second light emitting cell P2 which is one of the second and third light emitting cells P2 and P3 adjacent to the second and third light emitting cells The first conductive semiconductor layer 122 of the third light emitting cell P3, which is another one of (P2, P3), is electrically connected.

제1 및 제2 연결 전극(150-1, 150-2) 각각은 반사층(134)과 전도층(144)을 경유하여 제2 도전형 반도체층(126)에 연결된다. 결국, 제1 및 제2 연결 전극(150-1, 150-2) 각각은 이웃하는 발광 셀 중 하나의 제1 도전형 반도체층(122)과 다른 하나의 제2 도전형 반도체층(126)을 전기적으로 연결하는 역할을 한다.Each of the first and second connection electrodes 150-1 and 150-2 is connected to the second conductivity-type semiconductor layer 126 via the reflective layer 134 and the conductive layer 144. As a result, each of the first and second connection electrodes 150-1 and 150-2 has one first conductivity type semiconductor layer 122 and another second conductivity type semiconductor layer 126 of neighboring light emitting cells. It serves to connect electrically.

만일, 제1, 제2, 및 제3 발광 셀(P1, P2, P3) 각각에서 반사층(132, 134)과 전도층(142, 144)이 생략된다면, 제1 및 제2 연결 전극(150-1, 150-2) 각각은 이웃하는 발광 셀 중 어느 하나의 제1 도전형 반도체층(122)과 다른 하나의 제2 도전형 반도체층(126)을 전기적으로 직접 연결할 수 있다.If the reflective layers 132 and 134 and the conductive layers 142 and 144 are omitted in each of the first, second, and third light emitting cells P1, P2, and P3, the first and second connecting electrodes 150- 1, 150-2) Each of the neighboring light-emitting cells may electrically directly connect one of the first conductivity-type semiconductor layers 122 and the other second conductivity-type semiconductor layer 126.

도 1 및 도 2에 예시된 실시 예의 경우, 제1 및 제2 연결 전극(150-1, 150-2)은 제1 전극부(172)가 위치하는 제1 발광 셀(P1)을 시점으로 하고, 제2 전극부(174)가 위치하는 제3 발광 셀(P3)을 종점으로 하여 제1, 제2, 및 제3 발광 셀(P1, P2, P3)을 전기적으로 서로 직렬 연결한다.In the case of the embodiment illustrated in FIGS. 1 and 2, the first and second connection electrodes 150-1 and 150-2 are the first light emitting cell P1 in which the first electrode unit 172 is located, , The first, second, and third light emitting cells P1, P2, and P3 are electrically connected in series with the third light emitting cell P3 where the second electrode unit 174 is located as an end point.

또한, 제1 및 제2 연결 전극(150-1, 150-2)은 제1 도전형 반도체층(122)과 오믹 접촉할 수 있는 물질을 포함할 수 있다. 예를 들어, 오믹 접촉할 수 있는 물질로서 AuBe 또는 AuZn 중 적어도 하나를 포함할 수 있지만, 실시 예는 제1 및 제2 연결 전극(150-1, 150-2)에 포함된 물질의 종류에 국한되지 않는다.Also, the first and second connection electrodes 150-1 and 150-2 may include a material capable of ohmic contact with the first conductivity type semiconductor layer 122. For example, as an ohmic contact material, at least one of AuBe or AuZn may be included, but the embodiment is limited to the type of material included in the first and second connection electrodes 150-1 and 150-2. Does not work.

만일, 제1 및 제2 연결 전극(150-1, 150-2)이 제1 도전형 반도체층(122)과 오믹 접촉하는 물질을 포함하지 않을 경우, 제1 및 제2 연결 전극(150-1, 150-2) 각각과 제1 도전형 반도체층(122) 사이에 별도의 오믹층(미도시)이 배치될 수도 있다.If the first and second connection electrodes 150-1 and 150-2 do not include a material that is in ohmic contact with the first conductivity type semiconductor layer 122, the first and second connection electrodes 150-1 , 150-2) A separate ohmic layer (not shown) may be disposed between each and the first conductivity type semiconductor layer 122.

또한, 제1 및 제2 연결 전극(150-1, 150-2)은 반사성 물질을 포함할 수 있다. 특히, 후술되는 제1 절연층(즉, 제1 절연 세그먼트)(162-1, 162-2)이 낮은 반사성을 갖는 물질을 포함할 경우, 제1 절연층(162-1, 162-2)의 반사성보다 높은 반사성을 갖는 물질로 제1 및 제2 연결 전극(150-1, 150-2)을 형성함으로써, 발광 소자(100)가 도 11에 예시된 발광 소자 패키지(200)에 적용될 때, 보다 많은 광을 기판(110)을 향한 음(-)의 제3 방향(Z)으로 반사시킬 수 있다.Also, the first and second connection electrodes 150-1 and 150-2 may include a reflective material. Particularly, when the first insulating layers (that is, the first insulating segments) 162-1 and 162-2 described later include a material having low reflectivity, the first insulating layers 162-1 and 162-2 When the first and second connecting electrodes 150-1 and 150-2 are formed of a material having a higher reflectivity than the reflectivity, when the light emitting device 100 is applied to the light emitting device package 200 illustrated in FIG. 11, more A lot of light can be reflected in the negative (-) third direction Z toward the substrate 110.

또한, 이웃하는 제1 및 제2 연결 전극(150-1, 150-2) 사이의 가장 가까운 제1 수평 이격 거리(sd1)는 5 ㎛ 이상일 수 있다. 여기서, 제1 수평 이격 거리(sd1)란, 이웃하는 제1 및 제2 연결 전극(150-1, 150-2)이 제1 방향(X)으로 이격된 최단 거리를 의미한다.Also, the closest first horizontal separation distance sd1 between neighboring first and second connection electrodes 150-1 and 150-2 may be 5 μm or more. Here, the first horizontal separation distance sd1 means the shortest distance in which the adjacent first and second connection electrodes 150-1 and 150-2 are spaced apart in the first direction X.

한편, 실시 예에 의하면, 제1, 제2, 및 제3 발광 셀(P1, P2, P3) 각각의 제1 방향(X)의 폭의 중앙에 제1 도전형 반도체층(122)의 일부를 노출시키는 적어도 하나의 전극 홀(또는, 접촉 홀)이 배치될 수 있다. 이하, 제1, 제2, 및 제3 발광 셀(P1, P2, P3)에 배치되는 전극 홀을 각각 제1, 제2, 및 제3 전극 홀(H1, H2, H3)이라 칭한다. 즉, 도 2를 참조하면, 제1 발광 셀(P1)에 제1 전극 홀(H1)이 배치되고, 제2 발광 셀(P2)에 제2 전극 홀(H2)이 배치되고, 제3 발광 셀(P3)에 제3 전극 홀(H3)이 배치될 수 있다. 도 1에서 'H'는 제1, 제2, 및 제3 전극 홀(H1, H2, H3) 각각을 의미한다.On the other hand, according to the embodiment, the first, second, and third light-emitting cells (P1, P2, P3) of each of the first conductivity type semiconductor layer 122 in the center of the width of the first direction (X) At least one electrode hole (or contact hole) to be exposed may be disposed. Hereinafter, electrode holes disposed in the first, second, and third light emitting cells P1, P2, and P3 are referred to as first, second, and third electrode holes H1, H2, and H3, respectively. That is, referring to FIG. 2, the first electrode hole H1 is disposed in the first light emitting cell P1, the second electrode hole H2 is disposed in the second light emitting cell P2, and the third light emitting cell A third electrode hole H3 may be disposed in (P3). In FIG. 1,'H' means each of the first, second, and third electrode holes H1, H2, and H3.

제1, 제2, 및 제3 전극 홀(H1, H2, H3)은 제1, 제2, 및 제3 발광 셀(P1, P2, P3) 각각에서 제2 도전형 반도체층(126), 활성층(124) 및 제1 도전형 반도체층(122)의 일부를 메사 식각하여 제1 도전형 반도체층(122)의 일부를 노출시킴으로써 형성될 수 있다. The first, second, and third electrode holes H1, H2, and H3 are the second conductive semiconductor layer 126 and the active layer in the first, second, and third light emitting cells P1, P2, and P3, respectively. It may be formed by exposing a part of the first conductive type semiconductor layer 122 by mesa etching the part of the 124 and the first conductive type semiconductor layer 122.

또한, 제1, 제2, 및 제3 전극 홀(H1, H2, H3) 각각은 제3 방향(Z)으로 블라인드 홀(blind hole) 형태로 형성될 수 있다.Further, each of the first, second, and third electrode holes H1, H2, and H3 may be formed in the form of a blind hole in the third direction Z.

이하, 도 2에 예시된 제1, 제2, 및 제3 전극 홀(H1, H2, H3)에 대해 보다 구체적으로 첨부된 도면을 참조하여 다음과 같이 살펴본다. 이때, 제1, 제2 및 제3 발광 셀(P1, P2, P3) 중 제2 발광 셀(P2)에 포함된 제2 전극 홀(H2)에 대해서만 도 3a 내지 도 6을 참조하여 설명하지만, 제1 및 제3 발광 셀(P1, P3) 각각에 포함된 제1 및 제3 전극 홀(H1, H3)에 대해서도 아래의 설명은 동일하게 적용될 수 있다.Hereinafter, the first, second, and third electrode holes H1, H2, and H3 illustrated in FIG. 2 will be described in detail with reference to the accompanying drawings. At this time, only the second electrode hole H2 included in the second light emitting cell P2 among the first, second, and third light emitting cells P1, P2, and P3 will be described with reference to FIGS. 3A to 6, The following description may also be applied to the first and third electrode holes H1 and H3 included in the first and third light emitting cells P1 and P3, respectively.

도 3a는 도 1에 도시된 제2 발광 셀(P2)의 평면도를 나타내고, 도 3b는 도 3a에 도시된 제2 발광 셀(P2)을 B-B'선을 따라 절개한 단면도를 나타낸다.3A is a plan view of the second light emitting cell P2 shown in FIG. 1, and FIG. 3B is a cross-sectional view of the second light emitting cell P2 shown in FIG. 3A taken along the line B-B'.

제2 발광 셀(P2)의 평면 형상에서 제2 전극 홀(H2)의 배치 및 크기를 중점적으로 살펴보기 위해, 설명의 편의상 도 1에 도시된 반사층(134)의 도시는 도 3a에서 생략되고, 도 3b에 도시된 제1 절연층(162-1), 제2 절연층(190), 및 제1 연결 전극(150-1)의 도시는 도 3a에서 생략되었다.In order to focus on the arrangement and size of the second electrode hole H2 in the planar shape of the second light emitting cell P2, the illustration of the reflective layer 134 shown in FIG. 1 is omitted in FIG. 3A for convenience of explanation, The illustration of the first insulating layer 162-1, the second insulating layer 190, and the first connecting electrode 150-1 illustrated in FIG. 3B is omitted in FIG. 3A.

또한, 도 3b에서 참조부호 '136'은 도 2에 도시된 반사층(132, 134)에 해당하고, 참조부호 '146'은 도 2에 도시된 전도층(142, 144)에 해당한다. 도 1 및 도 3a에 표기된 참조부호 '130'의 내부는 반사층(132, 134) 사이의 이격 공간에 해당하여 후술되는 제7 폭(W7)을 갖는다.In addition, reference numeral '136' in FIG. 3B corresponds to reflective layers 132 and 134 illustrated in FIG. 2, and reference numeral '146' corresponds to conductive layers 142 and 144 illustrated in FIG. 2. The inside of the reference numeral '130' indicated in FIGS. 1 and 3A has a seventh width W7 to be described later corresponding to the space between the reflective layers 132 and 134.

실시 예에 의하면, 제2 발광 셀(P2)에서, 제2 전극 홀(H2)의 개수와 크기, 제2 전극 홀(H2)이 복수 개일 때 복수 개의 제2 전극 홀(H2) 간의 간격, 또는 복수의 제2 전극 홀(H2)이 배열되는 방향 중 적어도 하나는 제2 발광 셀(P2)의 평면 형상, 평면 크기, 또는 원하는 전류 밀도 중 적어도 하나에 따라 결정될 수 있다. 이에 대해 상세히 살펴보면 다음과 같다.According to an embodiment, in the second light emitting cell P2, the number and size of the second electrode holes H2, the spacing between the plurality of second electrode holes H2 when the second electrode holes H2 are plural, or At least one of the directions in which the plurality of second electrode holes H2 are arranged may be determined according to at least one of a planar shape, a planar size, or a desired current density of the second light emitting cell P2. The details are as follows.

제2 발광 셀(P2)에 포함된 전극 홀의 개수는 단수 개일 수도 있고, 복수 개일 수도 있다. 예를 들어, 도 1, 도 2, 도 3a 및 도 3b에 예시된 바와 같이 제2 발광 셀(P2)은 복수 개(예를 들어, 2개)의 제2-1 및 제2-2 전극 홀(H21, H22)을 포함할 수 있다.The number of electrode holes included in the second light emitting cell P2 may be singular or plural. For example, as illustrated in FIGS. 1, 2, 3A, and 3B, the second light emitting cell P2 includes a plurality of (eg, two) 2-1 and 2-2 electrode holes. (H21, H22).

만일, 제2 발광 셀(P2)의 제1 방향(X)으로의 폭을 '가로 폭'이라 칭하고 'WX'로 표기하며, 제2 방향(Y)으로의 폭을 '세로 폭'이라 칭하고 'WY'로 표기한다. 제2 발광 셀(P2)에 포함된 제2-1 및 제2-2 전극 홀(H21, H22) 각각은 제2 발광 셀(P2)의 가로 폭(WX)의 중앙에 배치되어 있음을 알 수 있다. 그러나, 다른 실시 예에 의하면, 복수의 제2-1 및 제2-2 전극 홀(H21, H22) 각각은 제2 발광 셀(P2)의 세로 폭(WY)의 중앙에 배치될 수도 있다.If the width of the second light emitting cell P2 in the first direction X is referred to as'horizontal width' and is indicated as'WX', the width in the second direction Y is referred to as'vertical width' and ' WY'. It can be seen that each of the 2-1 and 2-2 electrode holes H21 and H22 included in the second light emitting cell P2 is disposed at the center of the horizontal width WX of the second light emitting cell P2. have. However, according to another embodiment, each of the plurality of 2-1 and 2-2 electrode holes H21 and H22 may be disposed at the center of the vertical width WY of the second light emitting cell P2.

도 3a 및 도 3b를 참조하면, 제2 발광 셀(P2)의 가로 폭(WX) 및 세로 폭(WY)은 다음 수학식 6 및 7과 같이 각각 표현될 수 있다.3A and 3B, the horizontal width WX and the vertical width WY of the second light emitting cell P2 may be expressed by Equations 6 and 7, respectively.

Figure 112014045883164-pat00006
Figure 112014045883164-pat00006

Figure 112014045883164-pat00007
Figure 112014045883164-pat00007

도 3a를 참조하면, 제2 발광 셀(P2)에서 가로 폭(WX)의 중앙에 배치된 제2-1 및 제2-2 전극 홀(H21, H22)은 제2 방향(Y)으로 서로 이격되어 등간격으로 배열될 수 있으나 실시 예는 이에 국한되지 않는다. 다른 실시 예에 의하면, 제2-1 및 제2-2 전극 홀(H21, H22)은 제1 또는 제2 방향(X, Y) 중 적어도 하나의 방향으로 서로 이격되어 등간격으로 배치될 수도 있다.Referring to FIG. 3A, the 2-1 and 2-2 electrode holes H21 and H22 disposed in the center of the horizontal width WX in the second light emitting cell P2 are spaced apart from each other in the second direction Y. It may be arranged at equal intervals, but the embodiment is not limited thereto. According to another embodiment, the 2-1 and 2-2 electrode holes H21 and H22 may be spaced apart from each other in at least one of the first or second directions (X and Y) and disposed at equal intervals. .

도 3a에 예시된 바와 같이 가로 축(WX) 중앙에 제2-1 및 제2-2 전극 홀(H21, H22)이 배치될 경우, 제2 발광 셀(P2)의 평면은 제2-1 및 제2-2 전극 홀(H21, H22)을 중심으로 제1 방향(X)에서 제1 및 제2 영역(A1, A2)으로 나뉘어 질 수 있다. 또한, 도 3b에 예시된 바와 같이 제2-1 및 제2-2 전극 홀(H21, H22)이 제2 방향(Y)으로 서로 이격되어 배치될 경우, 발광 셀(P2)의 단면은 제2-1 및 제2-2 전극 홀(H21, H22)을 중심으로 제2 방향(Y)에서 제3, 제4 및 제5 영역(A3, A4, A5)으로 나뉘어질 수 있다.As illustrated in FIG. 3A, when the 2-1 and 2-2 electrode holes H21 and H22 are disposed in the center of the horizontal axis WX, the plane of the second light emitting cell P2 is 2-1 and The second and second electrode holes H21 and H22 may be divided into first and second regions A1 and A2 in the first direction X. In addition, as illustrated in FIG. 3B, when the second and second electrode holes H21 and H22 are spaced apart from each other in the second direction Y, the cross-section of the light emitting cell P2 is second. The first, second, and second second electrode holes H21 and H22 may be divided into third, fourth, and fifth regions A3, A4, and A5 in the second direction Y.

제2 발광 셀(P2)에서 제2-1 및 제2-2 전극 홀(H21, H22)이 가로 폭(WX)의 중앙에 배치되므로, 제2-1 및 제2-2 전극 홀(H21, H22)의 좌측에 위치한 제1 영역(A1)의 제1 방향(X)으로의 제4 폭(W4)과 제2-1 및 제2-2 전극 홀(H21, H22)의 우측에 위치한 제2 영역(A2)의 제1 방향(X)으로의 제5 폭(W5)은 서로 동일할 수 있다. Since the 2-1 and 2-2 electrode holes H21 and H22 are disposed in the center of the horizontal width WX in the second light emitting cell P2, the 2-1 and 2-2 electrode holes H21, The fourth width W4 in the first direction X of the first area A1 located on the left side of H22) and the second located on the right side of the 2-1 and 2-2 electrode holes H21 and H22. The fifth width W5 in the first direction X of the region A2 may be the same.

전술한 바와 같이, 제2-1 및 제2-2 전극 홀(H21, H22)을 제2 발광 셀(P2)의 가로 폭(WX)의 중앙에 배열시키는 이유는, 도 2를 참조하면 제2 전극 홀(H2)을 통해 제1 연결 전극(150-1)에 의해 제1 도전형 반도체층(122)으로 공급된 캐리어(예를 들어, 전자)가 제1 영역(A1)의 발광 구조물(120)과 제2 영역(A2)의 발광 구조물(120)로 균일하게 스프레딩되도록 하기 위함이다. 비록 도시되지는 않았지만 다른 실시 예에 의하면, 동일한 이유로, 제2-1 및 제2-2 전극 홀(H21, H22)을 제2 발광 셀(P2)의 세로 폭(WY)의 중앙에 배열시킬 수도 있다.As described above, the reason for arranging the 2-1 and 2-2 electrode holes H21 and H22 in the center of the horizontal width WX of the second light emitting cell P2 is 2 nd. The carrier (eg, electron) supplied to the first conductive semiconductor layer 122 by the first connection electrode 150-1 through the electrode hole H2 is a light emitting structure 120 in the first region A1 ) And to spread uniformly to the light emitting structure 120 of the second region A2. Although not shown, according to another embodiment, for the same reason, the 2-1 and 2-2 electrode holes H21 and H22 may be arranged in the center of the vertical width WY of the second light emitting cell P2. have.

이하, 제2 발광 셀(P2)에서 서로 가장 가깝게 이웃하는 제2 전극 홀 간의 최단 이격 거리를 '제1 거리'라 칭한다. 예를 들어, 제2 발광 셀(P2)에서 서로 가장 가깝게 이웃하는 제2-1 및 제2-2 전극 홀(H21, H22) 간의 최단 이격 거리(d11)가 제1 거리에 해당할 수 있다. 도 3a의 경우, 제1 거리(d11)는 이웃하는 제2-1 전극 홀(H21)의 경계와 제2-2 전극 홀(H22)의 경계 사이의 최단 이격 거리인 것으로 도시되어 있다. 그러나, 도 3a에 도시된 바와 달리, 제1 거리(d11)는 제2-1 전극 홀(H21)의 중심과 제2-2 전극 홀(H22)의 중심 사이의 이격 거리에 해당할 수도 있다.Hereinafter, the shortest separation distance between the second electrode holes adjacent to each other in the second light emitting cell P2 is referred to as a'first distance'. For example, the shortest separation distance d11 between the 2-1 and 2-2 electrode holes H21 and H22 that are closest to each other in the second light emitting cell P2 may correspond to the first distance. In the case of FIG. 3A, the first distance d11 is illustrated as the shortest separation distance between the boundary of the neighboring 2-1 electrode hole H21 and the boundary of the 2-2 electrode hole H22. However, as illustrated in FIG. 3A, the first distance d11 may correspond to a separation distance between the center of the 2-1 electrode hole H21 and the center of the 2-2 electrode hole H22.

또한, 제2 발광 셀(P2)의 가장 자리(ET, ES)와 제2-1 및 제2-2 전극 홀(H21, H22) 중 어느 전극 홀 간의 최단 거리를 '제2 거리'라 정의한다.In addition, the shortest distance between the edge ET and ES of the second light emitting cell P2 and any one of the electrode holes H21 and H22 of the 2-1 and 2-2 is defined as a'second distance'. .

도 3a 및 도 3b에 예시된 바와 같이, 사각형 평면 형상을 갖는 제2 발광 셀(P2)은 제1 방향(X)으로 서로 대향하는 2개의 가장 자리(ES)와 제2 방향(Y)으로 서로 대향하는 2개의 가장 자리(ET)를 갖는다. As illustrated in FIGS. 3A and 3B, the second light emitting cells P2 having a quadrangular planar shape are mutually opposite to each other in two directions (ES) and second directions (Y) facing each other in the first direction (X). It has two opposite edges (ET).

예를 들어, 제2 발광 셀(P2)의 가장 자리(ES, ET)와 제2-1 및 제2-2 전극 홀(H21, H22) 간의 최단 거리(d12, d13)가 제2 거리에 해당할 수 있다. 도 3a 및 도 3b의 경우, 제2 거리(d12)는 가장 자리(ET)와 제2-1 전극 홀(H21)의 경계 사이의 최단 거리인 것으로 도시되어 있다. 그러나, 도 3a 및 도 3b에 도시된 바와 달리, 제2 거리(d12)는 가장 자리(ET)와 제2-1 전극 홀(H21)의 중심 사이의 최단 거리에 해당할 수도 있다. 마찬가지로, 제2 거리(d13)는 가장 자리(ET)와 제2-2 전극 홀(H22)의 경계 사이의 최단 거리인 것으로 도시되어 있지만, 가장 자리(ET)와 제2-2 전극 홀(H22)의 중심 사이의 최단 거리에 해당할 수도 있다.For example, the shortest distances d12 and d13 between the edges ES and ET of the second light emitting cell P2 and the second and second electrode holes H21 and H22 correspond to the second distance. can do. 3A and 3B, the second distance d12 is shown as the shortest distance between the edge ET and the boundary of the 2-1 electrode hole H21. However, unlike in FIGS. 3A and 3B, the second distance d12 may correspond to the shortest distance between the edge ET and the center of the 2-1 electrode hole H21. Similarly, the second distance d13 is shown as being the shortest distance between the edge of the edge ET and the second-2 electrode hole H22, but the edge ET and the second-2 electrode hole H22 ) May correspond to the shortest distance between the centers.

또한, 제2 발광 셀(P2)의 크기와 형상 등의 경우에 따라, 가장 자리(ES)와 제2-1 또는 제2-2 전극 홀(H21, H22) 사이의 제1 방향(X)으로의 최단 이격 거리인 제4 폭(W4) 또는 제5 폭(W5)이 제2 거리가 될 수도 있다.In addition, depending on the size and shape of the second light emitting cell P2, in the first direction X between the edge ES and the 2-1 or 2-2 electrode holes H21 and H22 The fourth distance W4 or the fifth width W5, which is the shortest separation distance, may be the second distance.

제4 폭(W4)이나 제5 폭(W5)은 제2 거리(d12, d13)와 다를 수 있다.The fourth width W4 or the fifth width W5 may be different from the second distances d12 and d13.

또한, 제2 거리인 d12와 d13는 서로 동일할 수도 있고 서로 다를 수도 있다. Further, the second distances d12 and d13 may be the same or different from each other.

또한, 제2 거리(d12, d13) 각각은 제1 거리(d11)의 절반보다 클 수도 있고, 제1 거리(d11)의 절반은 제2 거리(d12, d13) 각각에 해당할 수도 있다.Further, each of the second distances d12 and d13 may be greater than half of the first distance d11, and half of the first distance d11 may correspond to each of the second distances d12 and d13.

만일, 제1 거리(d11)의 절반이 제2 거리(d12, d13) 각각에 해당할 경우, 제3 영역(A3), 제4 영역(A4), 제5 영역(A5)으로 캐리어(예를 들어, 전자)가 균일하게 스프레딩될 수 있다. 즉, 도 3b를 참조하면, 제2-2 전극 홀(H22)을 통해 제1 도전형 반도체층(122)에 연결된 제1 연결 전극(150-1)으로부터 제3 영역(A3)으로 캐리어가 공급되는 량만큼 제4 영역(A4)의 좌측으로도 캐리어가 동일한 량으로 공급된다. 또한, 제2-1 전극 홀(H21)을 통해 제1 도전형 반도체층(122)에 연결된 제1 연결 전극(150-1)으로부터 제5 영역(A5)으로 캐리어가 공급되는 량만큼 제4 영역(A4)의 우측으로도 캐리어가 동일한 량으로 공급된다. 따라서, 제1 거리(d11)의 절반이 제2 거리(d12, d13)에 해당할 경우, 캐리어의 스프레딩이 균일해질 수 있다. If half of the first distance d11 corresponds to each of the second distances d12 and d13, a carrier (eg, a third area A3), a fourth area (A4), and a fifth area (A5) is provided. For example, the former) can be spread uniformly. That is, referring to FIG. 3B, a carrier is supplied from the first connection electrode 150-1 connected to the first conductivity type semiconductor layer 122 through the 2-2 electrode hole H22 to the third region A3. The carrier is supplied in the same amount to the left side of the fourth region A4 as much as the amount. In addition, the fourth region is equal to the amount of carrier being supplied from the first connecting electrode 150-1 connected to the first conductive semiconductor layer 122 through the 2-1 electrode hole H21 to the fifth region A5. The carrier is also supplied in the same amount to the right side of (A4). Therefore, when half of the first distance d11 corresponds to the second distances d12 and d13, spreading of the carrier may be uniform.

결국, 가로 축(WX)의 중앙에서 제2 방향(Y)으로 전술한 바와 같이 제2-1 및 제2-2 전극 홀(H21, H22)이 배치될 경우, 도 3a에 도시된 바와 같이, 제2-1 및 제2-2 전극 홀(H21, H22)을 중심으로 하는 전류 확산 범위(HS1, HS2)는 균일해질 수 있다.As a result, when the 2-1 and 2-2 electrode holes H21 and H22 are disposed as described above in the second direction Y in the center of the horizontal axis WX, as illustrated in FIG. 3A, The current spreading ranges HS1 and HS2 centered on the 2-1 and 2-2 electrode holes H21 and H22 may be uniform.

또한, 제2 발광 셀(P2)의 평면 형상, 평면 크기 또는 원하는 전류 밀도에 따라, 제2 전극 홀(H2)은 2개보다 더 많거나 더 적을 수 있으며 다양한 형태로 배치될 수 있다. 이에 대해 살펴보면 다음과 같다.In addition, depending on the planar shape, planar size, or desired current density of the second light emitting cell P2, the second electrode holes H2 may be more or less than two, and may be arranged in various shapes. Looking at this, it is as follows.

도 4a 내지 도 4h는 다른 실시 예에 의한 제2 발광 셀(P2)의 평면도를 나타낸다. 각 도면에서, 설명의 편의상, 제2 전극 홀만을 실선으로 표시하여 나타내고, 반사층(132, 134) 사이의 제7 폭(W7)을 갖는 이격 공간(130) 및 제8 폭(W8)을 갖는 연결 전극의 도시는 생략되었다. 또한, 도 4a 내지 도 4h 각각에서 점선으로 표시된 부분은 전류 확산 범위를 나타낸다.4A to 4H are plan views of second light emitting cells P2 according to other embodiments. In each drawing, for convenience of description, only the second electrode hole is indicated by a solid line, and a connection having a separation space 130 and an eighth width W8 having a seventh width W7 between the reflective layers 132 and 134 is provided. The illustration of the electrode is omitted. In addition, the part indicated by the dotted line in each of FIGS. 4A to 4H represents the current spreading range.

제2 발광 셀(P2)의 동일한 평면적에서 제2 전극 홀의 개수가 증가할수록 제2 전극 홀의 평면 크기는 작아질 수 있다. 도 4a를 참조하면, 제2 발광 셀(P2)은 3개의 제2-1, 제2-2, 및 제2-3 전극 홀(H21, H22, H23)을 포함할 수 있다. 만일, 도 3a에 도시된 제2 발광 셀(P2)과 도 4a에 도시된 제2 발광 셀(P2)의 평면 크기(가로 폭 x 세로 폭)가 서로 동일하다면, 도 4a에 도시된 제2 전극 홀(H21, H22, H23)의 크기는 도 3a에 도시된 제2 전극 홀(H21, H22)의 크기보다 작을 수 있다.As the number of second electrode holes increases in the same planar area of the second light emitting cell P2, the plane size of the second electrode holes may decrease. Referring to FIG. 4A, the second light emitting cell P2 may include three 2-1, 2-2, and 2-3 electrode holes H21, H22, and H23. If the plane size (horizontal width x vertical width) of the second light emitting cell P2 shown in FIG. 3A and the second light emitting cell P2 shown in FIG. 4A are equal to each other, the second electrode shown in FIG. 4A The sizes of the holes H21, H22 and H23 may be smaller than the sizes of the second electrode holes H21 and H22 shown in FIG. 3A.

또한, 도 3a에 도시된 제2 발광 셀(P2)과 마찬가지로, 도 4a에 예시된 제2 발광 셀(P2)에서 제2-1, 제2-2, 및 제2-3 전극 홀(H21, H22, H23)은 가로 폭(WX)의 중앙에 배치될 수 있다. 따라서, 제4 폭(W4)과 제5 폭(W5)은 서로 동일할 수 있다.In addition, as in the second light emitting cell P2 illustrated in FIG. 3A, the second light emitting cell P2 illustrated in FIG. 4A is provided with 2-1, 2-2, and 2-3 electrode holes H21, H22 and H23 may be disposed at the center of the horizontal width WX. Therefore, the fourth width W4 and the fifth width W5 may be the same.

또한, 제2-1, 제2-2, 및 제2-3 전극 홀(H21, H22, H23)의 제1 거리는 등간격일 수 있다. 즉, 제2-1 및 제2-2 전극 홀(H21, H22)의 제1 거리(d22)와 제2-2 및 제2-3 전극 홀(H22, H23)의 제1 거리(d23)는 동일할 수 있다. 그러나, 다른 실시 예에 의하면, d22와 d23는 실질적으로 동일할 수도 있다.Further, the first distances of the 2-1, 2-2, and 2-3 electrode holes H21, H22, and H23 may be equally spaced. That is, the first distance d22 of the 2-1 and 2-2 electrode holes H21 and H22 and the first distance d23 of the 2-2 and 2-3 electrode holes H22 and H23 are It can be the same. However, according to another embodiment, d22 and d23 may be substantially the same.

또한, 제1 거리(d22)의 절반은 제2 거리(d21)에 해당하고, 제1 거리(d23)의 절반은 제2 거리(d24)에 해당할 수 있다. 또한, 제2 거리(d21, d24)는 서로 동일할 수도 있고 서로 다를 수도 있다. 또한, 제2 거리(d21, 24)는 제4 폭(W4) 또는 제5 폭(W5)과 서로 다를 수 있다.Further, half of the first distance d22 may correspond to the second distance d21, and half of the first distance d23 may correspond to the second distance d24. Also, the second distances d21 and d24 may be the same or different from each other. Also, the second distances d21 and 24 may be different from the fourth width W4 or the fifth width W5.

도 4a에 예시된 바와 같이, 제2-1, 제2-2, 및 제2-3 전극 홀(H21, H22, H23)이 가로 폭(WX)의 중앙에 배치되고, 제1 거리(d22, d23)의 절반이 제2 거리(d21, d24)에 해당할 경우, 발광 구조물(120)로 캐리어(예를 들어, 전자)가 균일하게 스프레딩되어 공급될 수 있다. 따라서, 제2-1, 제2-2, 및 제2-3 전극 홀(H21, H22, H23)을 중심으로 하는 전류 확산 범위(HS1, HS2, HS3)는 균일해짐을 알 수 있다.As illustrated in FIG. 4A, the second-first, second-second, and second-third electrode holes H21, H22, and H23 are disposed at the center of the horizontal width WX, and the first distance d22, When half of d23) corresponds to the second distances d21 and d24, a carrier (for example, electrons) may be uniformly spread and supplied to the light emitting structure 120. Accordingly, it can be seen that the current spreading ranges HS1, HS2, and HS3 centering on the 2-1, 2-2, and 2-3 electrode holes H21, H22, and H23 become uniform.

또 다른 실시 예에 의하면, 도 4b 내지 도 4d 및 도 4f 내지 도 4h에 예시된 바와 같이, 제2 발광 셀(P2)은 제2 방향뿐만 아니라 제1 방향으로도 복수개로 배열된 제2 전극 홀을 포함할 수 있다.According to another embodiment, as illustrated in FIGS. 4B to 4D and 4F to 4H, the second light emitting cell P2 is a second electrode hole arranged in plural in the first direction as well as in the second direction. It may include.

도 4b 내지 도 4d 및 도 4f 내지 도 4h에 예시된 제2 발광 셀(P2)에서, 복수의 제2 전극 홀 사이의 제1 및 제2 방향(X, Y)으로의 최단 이격 거리인 제1 거리는 서로 동일하다.In the second light emitting cell P2 illustrated in FIGS. 4B to 4D and FIGS. 4F to 4H, the first being the shortest separation distance in the first and second directions (X, Y) between the plurality of second electrode holes The distances are the same.

또한, 도 4b 내지 도 4d 및 도 4f 내지 도 4h에 예시된 제2 발광 셀(P2)에서, 가장 자리(ES, ST)와 제2 전극 홀 사이의 최단 거리인 제2 거리는 제1 거리의 절반일 수 있다.In addition, in the second light emitting cell P2 illustrated in FIGS. 4B to 4D and 4F to 4H, the second distance, which is the shortest distance between the edges ES and ST, and the second electrode hole is half of the first distance. Can be

또한, 도 1, 도 3a, 도 4a 내지 도 4d에 예시된 제2 발광 셀(P2)의 평면 형상은 직사각형인 반면, 도 4e 내지 도 4h에 예시된 제2 발광 셀(P2)의 평면 형상은 정사각형이다. 따라서, 도 1, 도 3a 및 도 4a 내지 도 4d에 예시된 제2 발광 셀(P2)에서 제2 전극 홀들은 가로 폭의 중앙에 배치될 수 있지만, 도 4e 내지 도 4h에 예시된 제2 발광 셀(P2)에서 제2 전극 홀들은 가로 폭 및 세로 폭의 중앙에 배치될 수 있다.In addition, the planar shape of the second light emitting cell P2 illustrated in FIGS. 1, 3A and 4A to 4D is rectangular, while the flat shape of the second light emitting cell P2 illustrated in FIGS. 4E to 4H is It is square. Accordingly, the second electrode holes in the second light emitting cell P2 illustrated in FIGS. 1, 3A, and 4A to 4D may be disposed at the center of the horizontal width, but the second light emission illustrated in FIGS. 4E to 4H The second electrode holes in the cell P2 may be disposed at the centers of the horizontal width and the vertical width.

도 4b 내지 도 4h에 예시된 제2 발광 셀(P2)에서, 제1 거리, 제2 거리, 제3 거리, 제4 폭, 제5 폭, 제6 폭 간의 관계를 예시적으로 살펴보면 다음과 같다. 그러나, 실시 예는 이에 국한되지 않으며 전류 스프레딩이 균일하고 조밀할 수만 있다면, 제1 내지 제3 거리 및 제4 내지 제6 폭은 다양하게 설정될 수 있다. 여기서, '제3 거리'란, 제2 발광 셀(P2)의 가장 자리(ET, ES)와 복수의 제2 전극 홀 사이의 거리 중 제2 거리를 제외한 거리를 칭한다.In the second light emitting cell P2 illustrated in FIGS. 4B to 4H, the relationship between the first distance, the second distance, the third distance, the fourth width, the fifth width, and the sixth width is exemplarily described as follows. . However, the embodiment is not limited thereto, and if the current spreading can be uniform and dense, the first to third distances and fourth to sixth widths may be variously set. Here, the'third distance' refers to a distance excluding the second distance among the distances between the edges ET and ES of the second light emitting cell P2 and the plurality of second electrode holes.

먼저, 도 4b에 예시된 제2 발광 셀(P2)에서 제1 거리(d31, d34), 제2 거리[제4 폭(W41), 제5 폭(W51)], 및 제3 거리(d32, d33)은 다음 수학식 8과 같이 표현될 수 있지만, 실시 예는 이에 국한되지 않는다.First, the first distance (d31, d34), the second distance (fourth width (W41), fifth width (W51)), and the third distance (d32) in the second light emitting cell (P2) illustrated in Figure 4b d33) may be expressed by Equation 8 below, but the embodiment is not limited thereto.

Figure 112014045883164-pat00008
Figure 112014045883164-pat00008

또한, 도 4c에 예시된 제2 발광 셀(P2)에서 제1 거리(d41, d42, d43) 및 제2 거리[제4 폭(W42), 제5 폭(W52), d44, d45]는 다음 수학식 9와 같이 표현될 수 있지만, 실시 예는 이에 국한되지 않는다.In addition, the first distance (d41, d42, d43) and the second distance (fourth width (W42), fifth width (W52), d44, d45) in the second light emitting cell (P2) illustrated in Figure 4c is Although it may be expressed as Equation (9), the embodiment is not limited thereto.

Figure 112014045883164-pat00009
Figure 112014045883164-pat00009

또한, 도 4d에 예시된 제2 발광 셀(P2)에서 제1 거리(d51, d52, d53), 제2 거리[제4 폭(W43), 제5 폭(W53)], 및 제3 거리(d54, d55)는 다음 수학식 10과 같이 표현될 수 있지만, 실시 예는 이에 국한되지 않는다.In addition, the first distance (d51, d52, d53), the second distance (fourth width (W43), fifth width (W53)), and the third distance in the second light emitting cell (P2) illustrated in Figure 4d ( d54 and d55) may be expressed as in Equation 10 below, but the embodiment is not limited thereto.

Figure 112014045883164-pat00010
Figure 112014045883164-pat00010

만일, 도 4b 내지 도 4d에 예시된 제2 발광 셀(P2)의 평면적이 동일할 경우, 도 4c에 예시된 바와 같이 제2 전극 홀을 배치할 경우 도 4b 또는 도 4d에 예시된 바와 같이 제2 전극 홀을 배치할 때보다, 전류 스프레딩이 더 조밀하고 균일함을 알 수 있다.If the planar area of the second light emitting cell P2 illustrated in FIGS. 4B to 4D is the same, and the second electrode hole is disposed as illustrated in FIG. 4C, the second electrode hole may be disposed as illustrated in FIG. 4B or 4D. It can be seen that current spreading is more dense and uniform than when two electrode holes are arranged.

도 4b 내지 도 4d에 각각 예시된 제2 발광 셀(P2)의 평면적과 도 4a에 예시된 제2 발광 셀(P2)의 평면적이 동일할 경우 도 4b 내지 도 4d에 각각 예시된 제6 폭 예를 들어 도 4b에 도시된 제6 폭(W61)은 도 4a에 예시된 제6 폭(W6)보다 작을 수 있다.Examples of the sixth width illustrated in FIGS. 4B to 4D, respectively, when the planar area of the second light emitting cell P2 illustrated in FIGS. 4B to 4D and the second light emitting cell P2 illustrated in FIG. 4A are the same. For example, the sixth width W61 illustrated in FIG. 4B may be smaller than the sixth width W6 illustrated in FIG. 4A.

또한, 도 4e에 예시된 제2 발광 셀(P2)에서 제2 거리[제4 폭(W44), 제5 폭(W54), d61, d62]는 다음 수학식 11과 같이 표현될 수 있지만, 실시 예는 이에 국한되지 않는다.In addition, the second distance (fourth width (W44), fifth width (W54), d61, d62) in the second light emitting cell P2 illustrated in FIG. 4E may be expressed as Equation 11 below, Examples are not limited to this.

Figure 112014045883164-pat00011
Figure 112014045883164-pat00011

수학식 11에 의하면, 도 4e에 예시된 제2 발광 셀(P2)에서 가로 폭(WX)의 중앙과 세로 폭(WY)의 중앙에 제2 전극 홀이 배치됨을 알 수 있다.According to Equation 11, it can be seen that the second electrode hole is disposed in the center of the horizontal width WX and the center of the vertical width WY in the second light emitting cell P2 illustrated in FIG. 4E.

또한, 도 4f에 예시된 제2 발광 셀(P2)에서 제1 거리(d71, d74) 및 제2 거리[제4 폭(W45), 제5 폭(W55), d71, d73]는 다음 수학식 12와 같이 표현될 수 있지만, 실시 예는 이에 국한되지 않는다.In addition, the first distance (d71, d74) and the second distance (fourth width (W45), fifth width (W55), d71, d73) in the second light emitting cell (P2) illustrated in Figure 4f is the following equation 12, but the embodiment is not limited thereto.

Figure 112014045883164-pat00012
Figure 112014045883164-pat00012

또한, 도 4g에 예시된 제2 발광 셀(P2)에서 제1 거리(d85, d86, d87, d88) 및 제2 거리[제4 폭(W46), 제5 폭(W56), d82, d83]는 다음 수학식 13과 같이 표현될 수 있지만, 실시 예는 이에 국한되지 않는다.In addition, the first distance (d85, d86, d87, d88) and the second distance (fourth width (W46), fifth width (W56), d82, d83) in the second light emitting cell (P2) illustrated in Figure 4g May be expressed as in Equation 13 below, but the embodiment is not limited thereto.

Figure 112014045883164-pat00013
Figure 112014045883164-pat00013

도 4g에 예시된 제2 발광 셀(P2)은 도 4f에 도시된 제2 발광 셀(P2)의 중심에 위치한 제2 전극 홀을 더 포함하는 평면 형상을 갖는다. 전술한 수학식 13에서와 같이 네 귀퉁이에 근접하여 배치된 4개의 제2 전극 홀과 중심에 위치한 제2 전극 홀 간의 최단 이격 거리인 제1 거리(d85, d86, d87, d88)는 서로 동일하다.The second light emitting cell P2 illustrated in FIG. 4G has a planar shape further including a second electrode hole positioned at the center of the second light emitting cell P2 shown in FIG. 4F. As in Equation 13 above, the first distances d85, d86, d87, and d88, which are the shortest separation distances between the four second electrode holes disposed close to the four corners and the second electrode hole located in the center, are the same. .

또한, 중심에 위치한 제2 전극 홀을 제외한 4개의 제2 전극 홀 간의 최단 거리(d81, d84)는 서로 동일할 수 있다. 여기서, 제1 거리(d85)는 d81의 절반일 수 있다.Also, the shortest distances d81 and d84 between the four second electrode holes except for the second electrode hole located at the center may be the same. Here, the first distance d85 may be half of d81.

도 4g의 경우, 제1 거리(d85, d86, d87, d88) 각각은 제2 거리[제4 폭(W46), 제5 폭(W56), d82, d83]와 동일할 수 있다.4G, each of the first distances d85, d86, d87, and d88 may be the same as the second distance (fourth width W46, fifth width W56, d82, d83).

또한, 도 4h에 예시된 제2 발광 셀(P2)에서 제1 거리(d96, d97, d98, d99) 및 제2 거리[제4 폭(W47), 제5 폭(W57), d93, d94]는 다음 수학식 14와 같이 표현될 수 있지만, 실시 예는 이에 국한되지 않는다.In addition, the first distance (d96, d97, d98, d99) and the second distance (fourth width (W47), fifth width (W57), d93, d94) in the second light emitting cell (P2) illustrated in Figure 4h] May be expressed as in Equation 14 below, but the embodiment is not limited thereto.

Figure 112014045883164-pat00014
Figure 112014045883164-pat00014

만일, 도 4e 내지 도 4h에 도시된 제2 발광 셀(P2)의 평면적이 동일할 경우, 도 4e에 도시된 제2 전극 홀의 제6 폭(W62)은 도 4f 내지 도 4h에 도시된 제2 전극 홀의 제6 폭(예를 들어, 도 4f에 도시된 W63)보다 더 클 수 있다.If the planar areas of the second light emitting cells P2 shown in FIGS. 4E to 4H are the same, the sixth width W62 of the second electrode hole shown in FIG. 4E is the second shown in FIGS. 4F to 4H. It may be larger than the sixth width of the electrode hole (for example, W63 shown in FIG. 4F).

도 5는 또 다른 실시 예에 의한 제2 발광 셀(P2)의 평면도를 나타내고, 도 6은 또 다른 실시 예에 의한 제2 발광 셀(P2)의 평면도를 나타낸다. 도 5 및 도 6 각각에서, 실선은 제2 전극 홀을 나타내고, 점선은 전류 확산 범위를 나타낸다.5 is a plan view of a second light emitting cell P2 according to another embodiment, and FIG. 6 is a plan view of a second light emitting cell P2 according to another embodiment. 5 and 6, the solid line represents the second electrode hole, and the dotted line represents the current spreading range.

전술한 바와 같이, 제2 발광 셀(P2)의 평면 형상은 직사각형 또는 정사각일 수 있지만, 실시 예는 이에 국한되지 않는다. 또 다른 실시 예에 의하면, 제2 발광 셀(P2)의 평면 형상을 사각형 이외의 다각형 형상 또는 원형 형상을 가질 수 있다. As described above, the planar shape of the second light emitting cell P2 may be rectangular or square, but the embodiment is not limited thereto. According to another embodiment, the planar shape of the second light emitting cell P2 may have a polygonal shape or a circular shape other than a square shape.

즉, 도 1, 도 3a, 도 4a 내지 도 4d에 예시된 바와 같이 제2 발광 셀(P2)의 평면 형상은 직사각형 형태일 수도 있고, 도 4e 내지 도 4h에 예시된 바와 같이 제2 발광 셀(P2)의 평면 형상은 정사각형일 수도 있다.That is, as illustrated in FIGS. 1, 3A, 4A to 4D, the planar shape of the second light emitting cell P2 may have a rectangular shape, and the second light emitting cell (as illustrated in FIGS. 4E to 4H) The planar shape of P2) may be square.

또는, 도 5에 예시된 바와 같이, 제2 발광 셀(P2)의 평면 형상은 정육각형일 수 있다. 도 5에 예시된 제2 발광 셀(P2)에서 제1 거리(d101, d102, d103, d104, d105, d107, d108) 및 제2 거리(d106)는 다음 수학식 15와 같이 표현될 수 있지만, 실시 예는 이에 국한되지 않는다.Alternatively, as illustrated in FIG. 5, the planar shape of the second light emitting cell P2 may be a regular hexagon. In the second light emitting cell P2 illustrated in FIG. 5, the first distances d101, d102, d103, d104, d105, d107, d108 and the second distance d106 may be expressed as in Equation 15 below. The embodiment is not limited to this.

Figure 112014045883164-pat00015
Figure 112014045883164-pat00015

또는, 도 6에 예시된 바와 같이, 제2 발광 셀(P2)의 평면 형상은 정삼각형일 수 있다. 이 경우, 제1 및 제4 방향 각각으로 이격된 제2 전극 홀 간의 최단 이격 거리인 제1 거리(d111, d112)는 서로 동일하다.Alternatively, as illustrated in FIG. 6, the planar shape of the second light emitting cell P2 may be an equilateral triangle. In this case, the first distances d111 and d112, which are the shortest separation distances between the second electrode holes spaced in the first and fourth directions, are the same.

제2 발광 셀(P2)의 평면 형상이 도 3a 및 도 4a 내지 도 4d에 예시된 바와 같이 직사각형일때보다 도 4e 내지 도 4h에 예시된 바와 같이 정사각형이거나, 도 5에 예시된 바와 같이 정육면체이거나, 도 6에 예시된 바와 같이 정삼각형일 때, 각 도면에서 점선으로 표기된 전류 확산 범위가 조밀하게 균일하게 형성될 수 있다. 이와 같이 전류 확산 범위가 조밀하고 균일할 경우, 제2 발광 셀(P2)의 면적 이용률이 높아지므로, 한정된 면적에서 광 추출 효율의 개선을 극대화시킬 수 있다.The planar shape of the second light emitting cell P2 is a square as illustrated in FIGS. 4E to 4H, or a cube as illustrated in FIG. 5 than when it is rectangular as illustrated in FIGS. 3A and 4A to 4D, As illustrated in FIG. 6, in the case of an equilateral triangle, a current spreading range indicated by a dotted line in each figure may be densely and uniformly formed. As such, when the current diffusion range is dense and uniform, since the area utilization rate of the second light emitting cell P2 is increased, it is possible to maximize improvement of light extraction efficiency in a limited area.

또한, 제1 거리는 발광 소자(100)의 전류 밀도에 따라 결정될 수 있다. 예를 들어, 발광 소자(100)의 원하는 전류 밀도가 낮을수록 제1 거리를 증가시키고, 원하는 전류 밀도가 높을수록 제1 거리를 감소시켜 결정할 수 있다.Also, the first distance may be determined according to the current density of the light emitting device 100. For example, it may be determined by increasing the first distance as the desired current density of the light emitting device 100 is lower, and decreasing the first distance as the desired current density is higher.

또한, 메사 식각된 제2 전극 홀(H2)의 제1 방향(X)으로의 제6 폭(W6)과, 반사층(132, 134) 사이의 제1 방향(X)으로의 이격 거리인 제7 폭(W7)과, 제2 전극 홀(H2)에 배치된 제1 연결 전극(150-1)의 제1 방향(X)으로의 제8 폭(W8)은 반도체 소자(100)의 제조 공정 마진을 고려하여 결정될 수 있다. Further, the seventh width, which is the separation distance in the first direction X between the sixth width W6 of the second electrode hole H2 etched in the first direction X in the first direction X, and the reflective layers 132 and 134 The width W7 and the eighth width W8 in the first direction X of the first connection electrode 150-1 disposed in the second electrode hole H2 are the manufacturing process margin of the semiconductor device 100 It can be determined considering.

또한, 전술한 바와 같이, 도 1, 도 3a, 도 4a 내지 도 4h에 예시된 제2 전극 홀은 원형 평면 형상을 갖지만, 실시 예는 이에 국한되지 않는다. 다른 실시 예에 의하면, 제2 전극 홀은 다양한 평면 형상을 가질 수 있다.Further, as described above, the second electrode hole illustrated in FIGS. 1, 3A, and 4A to 4H has a circular planar shape, but the embodiment is not limited thereto. According to another embodiment, the second electrode hole may have various planar shapes.

한편, 도 2를 다시 참조하면, 제1 절연층은 제1 절연 세그먼트(162-1, 162-2), 제2 절연 세그먼트(164), 제3 절연 세그먼트(166-1, 166-2) 및 제4 절연 세그먼트(168-1, 168-2)를 포함할 수 있다.Meanwhile, referring to FIG. 2 again, the first insulating layer includes first insulating segments 162-1 and 162-2, second insulating segments 164, third insulating segments 166-1 and 166-2, and The fourth insulating segments 168-1 and 168-2 may be included.

제1 절연 세그먼트는 제1-1 절연 세그먼트(162-1) 및 제1-2 절연 세그먼트(162-2)를 포함한다.The first insulation segment includes a 1-1 insulation segment 162-1 and a 1-2 insulation segment 162-2.

제1-1 절연 세그먼트(162-1)는 제1 연결 전극(150-1)에 의해 연결된 이웃하는 제1 및 제2 발광 셀(P1, P2)과 제1 연결 전극(150-1) 사이에 배치된다. 예를 들어, 도 2를 참조하면, 제1-1 절연 세그먼트(162-1)는 제1 발광 셀(P1)에서 제1 연결 전극(150-1)에 의해 연결되지 않고 노출된 반사층(134)의 상부면 및 측부면 각각과 제1 연결 전극(150-1) 사이, 제3 폭(W3)이 제2 폭(W2)보다 작을 때 노출되는 전도층(144)의 상부면 및 측부면 각각과 제1 연결 전극(150-1) 사이, 및 발광 구조물(120)의 상부면 및 측부면 각각과 제1 연결 전극(150-1) 사이에 배치된다. The first-first insulating segment 162-1 is between neighboring first and second light-emitting cells P1 and P2 connected by the first connection electrode 150-1 and the first connection electrode 150-1. Is placed. For example, referring to FIG. 2, the 1-1 insulating segment 162-1 is the reflective layer 134 exposed in the first light emitting cell P1 without being connected by the first connecting electrode 150-1. Between the top and side surfaces of each and the first connection electrode 150-1, each of the top and side surfaces of the conductive layer 144 exposed when the third width W3 is smaller than the second width W2, It is disposed between the first connection electrode 150-1 and between the first and second connection electrodes 150-1 and the top and side surfaces of the light emitting structure 120.

또한, 제1-1 절연 세그먼트(162-1)는 기판(110)과 제1 연결 전극(150-1) 사이에도 배치된다.In addition, the 1-1 insulating segment 162-1 is also disposed between the substrate 110 and the first connecting electrode 150-1.

또한, 제1-1 절연 세그먼트(162-1)는 제2 발광 셀(P2)에서 반사층(132) 상부면 및 측부면 각각과 제1 연결 전극(150-1) 사이, 제3 폭(W3)이 제2 폭(W2)보다 작을 때 노출되는 전도층(142)의 상부면 및 측부면 각각과 제1 연결 전극(150-1) 사이, 발광 구조물(120)의 상부면 및 측부면 각각과 제1 연결 전극(150-1) 사이에 배치된다.In addition, the first-first insulating segment 162-1 has a third width W3 between each of the upper and side surfaces of the reflective layer 132 and the first connection electrode 150-1 in the second light emitting cell P2. Each of the upper and side surfaces of the conductive layer 142 exposed when the width is smaller than the second width W2 and the first connection electrode 150-1, respectively, the upper and side surfaces of the light emitting structure 120 and the It is disposed between one connection electrode 150-1.

따라서, 제1-1 절연 세그먼트(162-1)는 이웃하는 제1 및 제2 발광 셀(P1, P2)과 제1 연결 전극(150-1)을 서로 전기적으로 절연시킬 수 있다.Accordingly, the first-first insulating segment 162-1 may electrically insulate the adjacent first and second light-emitting cells P1 and P2 and the first connection electrode 150-1 from each other.

이와 비슷하게, 제1-2 절연 세그먼트(162-2)는 제2 연결 전극(150-1)에 의해 연결된 이웃하는 제2 및 제3 발광 셀(P2, P3)과 제2 연결 전극(150-2) 사이에 배치된다. 따라서, 제1-2 절연 세그먼트(162-2)는 이웃하는 제2 및 제3 발광 셀(P2, P3)과 제2 연결 전극(150-2)을 서로 전기적으로 절연시킬 수 있다.Similarly, the first and second insulating segments 162-2 are adjacent second and third light emitting cells P2 and P3 connected by the second connection electrode 150-1 and the second connection electrode 150-2. ). Accordingly, the 1-2 insulation segments 162-2 may electrically insulate the adjacent second and third light emitting cells P2 and P3 and the second connection electrode 150-2 from each other.

또한, 제2 절연 세그먼트(164)는 제1, 제2, 및 제3 발광 셀(P1, P2, P3) 중 제1 및 제2 전극부(172, 174)가 배치되지 않은 제2 발광 셀(P2)에서, 이웃하는 제1 및 제2 연결 전극(150-1, 150-2) 사이에 배치된다. 즉, 제2 절연 세그먼트(164)는 이웃하는 제1 및 제2 연결 전극(150-1, 150-2)을 서로 전기적으로 절연시키는 역할을 한다.Also, the second insulating segment 164 may include a second light emitting cell in which the first and second electrode parts 172 and 174 of the first, second, and third light emitting cells P1, P2, and P3 are not disposed ( At P2), it is disposed between neighboring first and second connecting electrodes 150-1 and 150-2. That is, the second insulating segment 164 serves to electrically insulate the adjacent first and second connecting electrodes 150-1 and 150-2 from each other.

발광 셀(P2)에서, 제1 연결 전극(150-1)은 제2 전극 홀(H2)에 매립된 제1-1 절연 세그먼트(162-1) 및 제2 절연 세그먼트(164)를 관통하여 제1 도전형 반도체층(122)과 전기적으로 연결된 형태를 갖는다. 이와 같이, 제1-1 절연 세그먼트(162-1) 및 제2 절연 세그먼트(164)는 제2 전극 홀(H2) 내에 매립되어 제1 연결 전극(150-1)을 메사 식각된 발광 구조물(120)과 전기적으로 절연시키는 역할을 한다.In the light emitting cell P2, the first connection electrode 150-1 penetrates through the first-first insulating segment 162-1 and the second insulating segment 164 embedded in the second electrode hole H2. 1 has a form electrically connected to the conductive semiconductor layer 122. As described above, the first-first insulating segment 162-1 and the second insulating segment 164 are buried in the second electrode hole H2 and mesa-etched the first connecting electrode 150-1. ) And electrically insulates them.

또한, 제3 절연 세그먼트(166-2)는 제3-1 절연 세그먼트(166-1) 및 제3-2 절연 세그먼트(166-2)를 포함한다. Also, the third insulating segment 166-2 includes a 3-1 insulating segment 166-1 and a 3-2 insulating segment 166-2.

제3-1 절연 세그먼트(166-1)는 후술되는 바와 같이 공정상 형성되는 부분으로서 생략될 수도 있다. 제3-2 절연 세그먼트(166-2)는 제1, 제2, 및 제3 발광 셀(P1, P2, P3) 중 제1 전극부(172)가 배치된 제1 발광 셀(P1)에서, 제1 전극부(172)와 제1 연결 전극(150-1) 사이에 배치된다.The 3-1 insulating segment 166-1 may be omitted as a part formed in the process as described later. The 3-2 insulating segment 166-2 is the first light emitting cell P1 in which the first electrode part 172 is disposed among the first, second, and third light emitting cells P1, P2, and P3, It is disposed between the first electrode part 172 and the first connection electrode 150-1.

또한, 도 2에 도시된 바와 같이, 발광 소자(100)는 금속 전극(180)을 더 포함할 수 있다. 금속 전극(180)은 제3 절연 세그먼트(166-1, 166-2)를 관통하며, 제1 전극부(172)와 제1 도전형 반도체층(122) 사이에 배치되며, 제1 전극 홀(H1)을 경유하여 제1 전극부(172)를 제1 도전형 반도체층(122)에 전기적으로 연결시킨다. 금속 전극(180)과 제1 연결 전극(150-1) 사이의 가장 가까운 제2 수평 이격 거리(sd2)는 5 ㎛ 이상일 수 있다. 또한, 금속 전극(180)의 구성 물질과 제1 및 제2 연결 전극(150-1, 150-2)의 구성 물질은 서로 동일할 수도 있고, 서로 다를 수도 있다.In addition, as illustrated in FIG. 2, the light emitting device 100 may further include a metal electrode 180. The metal electrode 180 penetrates through the third insulating segments 166-1 and 166-2 and is disposed between the first electrode part 172 and the first conductivity-type semiconductor layer 122, and the first electrode hole ( The first electrode part 172 is electrically connected to the first conductivity type semiconductor layer 122 via H1). The closest second horizontal separation distance sd2 between the metal electrode 180 and the first connection electrode 150-1 may be 5 μm or more. In addition, the constituent materials of the metal electrode 180 and the constituent materials of the first and second connection electrodes 150-1 and 150-2 may be the same or different from each other.

발광 소자(100)가 금속 전극(180)을 포함할 경우, 제3-2 절연 세그먼트(166-2)는 제1, 제2, 및 제3 발광 셀(P1, P2, P3) 중 제1 전극부(172)가 배치된 제1 발광 셀(P1)에서, 제1 방향(X)으로 금속 전극(180)과 제1 연결 전극(150-1) 사이에 배치되어, 이들(180, 150-1)을 전기적으로 절연시킨다.When the light emitting device 100 includes the metal electrode 180, the 3-2 insulating segment 166-2 is the first electrode among the first, second, and third light emitting cells P1, P2, and P3. In the first light emitting cell P1 in which the portion 172 is disposed, they are disposed between the metal electrode 180 and the first connection electrode 150-1 in the first direction X, and these 180, 150-1 ) Is electrically insulated.

또한, 제3-1 및 제3-2 절연 세그먼트(166-1, 166-2)는 제1 전극 홀(H1)의 형성시에 노출된 발광 구조물(120), 반사층(132, 134), 및 전도층(142, 144) 각각과 금속 전극(180)[또는, 금속 전극(180)이 생략될 경우 제1 전극부(172)] 사이에 배치된다. 따라서, 제1 발광 셀(P1)에서, 제3-1 및 제3-2 절연 세그먼트(166-1, 166-2)는 발광 구조물(120), 반사층(132, 134) 및 전도층(142, 144) 각각과 금속 전극(180)[또는, 금속 전극(180)이 생략될 경우 제1 전극부(172)]을 전기적으로 절연시킬 수 있다. In addition, the 3-1 and 3-2 insulating segments 166-1 and 166-2 include the light emitting structure 120, the reflective layers 132 and 134 exposed when the first electrode hole H1 is formed, and It is disposed between each of the conductive layers 142 and 144 and the metal electrode 180 (or the first electrode part 172 when the metal electrode 180 is omitted). Accordingly, in the first light emitting cell P1, the 3-1 and 3-2 insulating segments 166-1 and 166-2 include the light emitting structure 120, the reflective layers 132 and 134, and the conductive layer 142, 144) Each of the metal electrode 180 (or, if the metal electrode 180 is omitted, the first electrode part 172) may be electrically insulated.

또한, 제4 절연 세그먼트는 제4-1 절연 세그먼트(168-1) 및 제4-2 절연 세그먼트(168-2)를 포함한다. 제4-1 절연 세그먼트(168-1)는 후술되는 바와 같이 공정상 형성되는 부분으로서 생략될 수 있다. Further, the fourth insulating segment includes a 4-1 insulating segment 168-1 and a 4-2 insulating segment 168-2. The 4-1 insulating segment 168-1 may be omitted as a part formed in the process as described below.

제4-2 절연 세그먼트(168-2)는 제1, 제2, 및 제3 발광 셀(P1, P2, P3) 중 제2 전극부(174)가 배치된 제3 발광 셀(P3)에서, 제2 전극부(174)와 제2 연결 전극(150-2) 사이에 배치되어, 이들(174, 150-2)을 서로 전기적으로 절연시키는 역할을 한다.The 4-2 insulating segment 168-2 is the third light emitting cell P3 in which the second electrode part 174 is disposed among the first, second, and third light emitting cells P1, P2, and P3. It is disposed between the second electrode unit 174 and the second connection electrode 150-2, and serves to electrically insulate these 174 and 150-2 from each other.

또한, 제4-2 절연 세그먼트(168-2)는 제3 발광 셀(P3)의 반사층(134), 전도층(144) 및 발광 구조물(120) 각각과 제2 연결 전극(150-2)의 사이에 배치된다. 따라서, 제3 발광 셀(P3)에서, 제3 전극 홀(H3)의 형성시에 노출된 발광 구조물(120), 반사층(132, 134) 및 전도층(142, 144) 각각은 제1-2 절연 세그먼트(162-2)와 제4-2 절연 세그먼트(168-2)에 의해 제2 연결 전극(150-2)과 전기적으로 절연될 수 있다.In addition, the 4-2 insulating segment 168-2 of each of the reflective layer 134, the conductive layer 144 and the light emitting structure 120 of the third light emitting cell P3 and the second connection electrode 150-2 Is placed between. Therefore, in the third light emitting cell P3, each of the light emitting structures 120, the reflective layers 132, 134, and the conductive layers 142, 144 exposed at the time of formation of the third electrode hole H3 is first to second. The second connecting electrode 150-2 may be electrically insulated by the insulating segment 162-2 and the 4-2 insulating segment 168-2.

제2 연결 전극(150-2)은 제3 전극 홀(H3)에 매립된 제1-2 절연 세그먼트(162-2) 및 제4-2 절연 세그먼트(168-2)를 관통하여 제1 도전형 반도체층(122)에 연결되는 형태를 갖는다.The second connection electrode 150-2 penetrates through the first-2 insulating segment 162-2 and the fourth-2 insulating segment 168-2 buried in the third electrode hole H3 to form a first conductivity type. It has a form connected to the semiconductor layer 122.

한편, 제2 절연층(190)은 제1 및 제2 연결 전극(150-1, 150-2) 위와, 제2 절연 세그먼트(164) 위와, 제3 절연 세그먼트(166-1, 166-2) 위와, 제4 절연 세그먼트(168-1, 168-2) 위에 각각 배치된다. 도 1을 참조하면, 영역(192, 194)의 안쪽에는 제2 절연층(190)이 배치되지 않는다. Meanwhile, the second insulating layer 190 is on the first and second connection electrodes 150-1 and 150-2, on the second insulating segment 164, and on the third insulating segment 166-1 and 166-2. Above and above the fourth insulating segments 168-1 and 168-2, respectively. Referring to FIG. 1, the second insulating layer 190 is not disposed inside the regions 192 and 194.

제2 절연층(190)은 제3 발광 셀(P3)의 제4-1 절연 세그먼트(168-1)의 역할을 수행할 수 있다. 즉, 제4-1 절연 세그먼트(168-1)는 생략되고 제2 절연층(190)으로 대체될 수도 있다.The second insulating layer 190 may serve as the 4-1 insulating segment 168-1 of the third light emitting cell P3. That is, the 4-1 insulating segment 168-1 may be omitted and replaced with the second insulating layer 190.

제2 절연층(190)의 제3 두께(t3)가 두꺼울수록 다이 본딩(die bonding) 시의 충격에 견딜 수 있는 능력이 개선된다. 제2 절연층(190)의 제3 두께(t3)는 최소 1 ㎚ 내지 80 ㎚일 수 있으며, 예를 들어 1 ㎛ 일 수 있다.The thicker the third thickness t3 of the second insulating layer 190, the better the ability to withstand the impact during die bonding. The third thickness t3 of the second insulating layer 190 may be at least 1 nm to 80 nm, for example, 1 μm.

제1 절연층(162-1, 162-2, 164, 166-1, 166-2, 168-1, 168-2) 및 제2 절연층(190) 각각은 전기적인 절연성을 갖는 물질을 포함할 수 있으며, 광 투과도와 광 흡수가 적을수록 유리하다. 왜냐하면, 도 1 및 도 2에 예시된 발광 소자(100)가 도 11에 예시된 바와 같이 플립 칩 형태의 발광 소자 패키지(200)로 구현될 경우 기판(110) 쪽으로 많은 광이 출사될 수 있도록 하기 위함이다.Each of the first insulating layers 162-1, 162-2, 164, 166-1, 166-2, 168-1, and 168-2 and the second insulating layer 190 may include a material having electrical insulating properties. Can be, the less the light transmittance and light absorption, the more advantageous. Because, when the light emitting device 100 illustrated in FIGS. 1 and 2 is implemented as a flip chip type light emitting device package 200 as illustrated in FIG. 11, a lot of light can be emitted toward the substrate 110 It is for sake.

제1 절연층(162-1, 162-2, 164, 166-1, 166-2, 168-1, 168-2)과 제2 절연층(190) 각각은 서로 동일한 재질로 이루어질 수도 있고 서로 다른 재질로 이루어질 수도 있다.Each of the first insulating layers 162-1, 162-2, 164, 166-1, 166-2, 168-1, and 168-2 and the second insulating layer 190 may be made of the same material or different from each other. It may be made of a material.

제1 절연층(162-1, 162-2, 164, 166-1, 166-2, 168-1, 168-2) 및 제2 절연층(190) 각각은 Al2O3, SiO2, Si3N4, TiO2, 또는 AlN 중 적어도 하나로 형성될 수 있으며, 단층 또는 다층일 수 있다.Each of the first insulating layers 162-1, 162-2, 164, 166-1, 166-2, 168-1, and 168-2 and the second insulating layer 190 are Al 2 O 3 , SiO 2 , Si It may be formed of at least one of 3 N 4 , TiO 2 , or AlN, and may be a single layer or multiple layers.

또한, 도 1 및 도 2에 예시된 발광 소자(100)가 도 11에 도시된 바와 같이 발광 소자 패키지(200)에 적용될 경우, 제1 절연층(162-1, 162-2, 164, 166-1, 166-2, 168-1, 168-2) 또는 제2 절연층(190) 중 적어도 하나는 분산 브래그 반사층(DBR:Distributed Bragg Reflector)을 포함할 수 있다. 이 경우, 분산 브래그 반사층은 절연 기능을 수행할 수도 있고, 반사 기능을 수행할 수도 있다.In addition, when the light emitting device 100 illustrated in FIGS. 1 and 2 is applied to the light emitting device package 200 as illustrated in FIG. 11, the first insulating layers 162-1, 162-2, 164, and 166- 1, 166-2, 168-1, 168-2) or at least one of the second insulating layers 190 may include a distributed Bragg Reflector (DBR). In this case, the distributed Bragg reflective layer may perform an insulation function or a reflection function.

제1 절연층(162-1, 162-2, 164, 166-1, 166-2, 168-1, 168-2)이 제1 분산 브래그 반사층으로 구현될 경우, 제1 분산 브래그 반사층은 제1, 제2, 및 제3 발광 셀(P1, P2, P3)로부터 입사되는 빛을 반사시켜 기판(110)을 향해 진행하도록 할 수 있다. 따라서 제1 분산 브래그 반사층은 제1, 제2, 및 제3 발광 셀(P1, P2, P3)로부터 입사되는 빛이 제2 절연층(190)과 제1 및 제2 연결 전극(150-1, 150-2)에 흡수되는 것을 차단하기 때문에, 발광 효율이 개선될 수 있다.When the first insulating layer (162-1, 162-2, 164, 166-1, 166-2, 168-1, 168-2) is implemented as a first dispersion Bragg reflective layer, the first distributed Bragg reflective layer is the first , It is possible to reflect the light incident from the second and third light emitting cells (P1, P2, P3) to proceed toward the substrate (110). Therefore, in the first dispersion Bragg reflective layer, the light incident from the first, second, and third light emitting cells P1, P2, and P3 includes the second insulating layer 190 and the first and second connecting electrodes 150-1, Since it is prevented from being absorbed by 150-2), luminous efficiency can be improved.

또한, 제2 절연층(190)이 제2 분산 브래그 반사층으로 구현될 경우, 제2 분산 브래그 반사층은 제1, 제2, 및 제3 발광 셀(P1, P2, P3)로부터 입사되는 빛을 반사시킨다. 따라서, 제2 분산 브래그 반사층은 제1, 제2, 및 제3 발광 셀(P1, P2, P3)로부터 입사되는 빛이 제1 및 제2 전극부(172, 174)에 흡수되는 것을 차단하기 때문에, 발광 효율이 개선될 수 있다.In addition, when the second insulating layer 190 is implemented as a second dispersed Bragg reflective layer, the second dispersed Bragg reflective layer reflects light incident from the first, second, and third light emitting cells P1, P2, and P3. Order. Therefore, the second dispersion Bragg reflective layer blocks light incident from the first, second, and third light emitting cells P1, P2, and P3 from being absorbed by the first and second electrode parts 172 and 174. , The luminous efficiency can be improved.

제1 및 제2 분산 브래그 반사층 각각은 굴절률이 서로 다른 제1 층 및 제2 층이 교대로 적어도 1회 이상 적층된 구조일 수 있다. 제1 및 제2 분산 브래그 반사층 각각은 전기 절연 물질일 수 있다.Each of the first and second dispersion Bragg reflective layers may have a structure in which the first layer and the second layer having different refractive indices are alternately stacked at least once or more. Each of the first and second dispersion Bragg reflective layers may be an electrically insulating material.

예컨대, 제1 층은 TiO2와 같은 제1 유전체층이고, 제2 층은 SiO2와 같은 제2 유전체층을 포함할 수 있다. 예컨대, 제1 분산 브래그 반사층은 TiO2/SiO2층이 적어도 1회 이상 적층된 구조일 수 있다. 제1 층 및 제2 층 각각의 두께는 λ/4이고, λ는 발광 셀에서 발생하는 광의 파장일 수 있다.For example, the first layer may be a first dielectric layer such as TiO 2, and the second layer may include a second dielectric layer such as SiO 2 . For example, the first dispersion Bragg reflective layer may have a structure in which a TiO 2 /SiO 2 layer is stacked at least once. The thickness of each of the first layer and the second layer is λ/4, and λ may be a wavelength of light generated in the light emitting cell.

만일, 제2 절연층(190)이 DBR로 구현될 경우, 반사층(132, 134)이 생략되거나 다층 구조의 반사층(132, 134) 역할을 하는 제1 층만이 생략될 수도 있고, 제1 절연층(162-1, 162-2, 164, 166-1, 166-2, 168-1, 168-2)이 DBR로 구현되지 않아도 된다.If the second insulating layer 190 is implemented as a DBR, the reflective layers 132 and 134 may be omitted, or only the first layer serving as the multi-layered reflective layers 132 and 134 may be omitted, and the first insulating layer (162-1, 162-2, 164, 166-1, 166-2, 168-1, 168-2) need not be implemented with DBR.

한편, 제1 전극부(172)는 제1, 제2, 및 제3 발광 셀(P1, P2, P3) 중 어느 하나의 제1 도전형 반도체층(122)과 연결되고, 제2 전극부(174)는 제1, 제2, 및 제3 발광 셀(P1, P2, P3) 중 다른 하나의 반사층(또는, 반사층과 전도층이 생략될 경우 제2 도전형 반도체층)과 연결된다. 즉, 제2 전극부(174)는 반사층(134)과 전도층(144)을 경유하여 제2 도전형 반도체층(126)과 전기적으로 연결된다.Meanwhile, the first electrode part 172 is connected to the first conductive semiconductor layer 122 of any one of the first, second, and third light emitting cells P1, P2, and P3, and the second electrode part ( 174) is connected to the other of the first, second, and third light emitting cells (P1, P2, P3) of the other reflective layer (or the second conductive semiconductor layer if the reflective layer and the conductive layer is omitted). That is, the second electrode unit 174 is electrically connected to the second conductive type semiconductor layer 126 via the reflective layer 134 and the conductive layer 144.

도 1 및 도 2를 참조하면, 예를 들어, 제1 전극부(172)는 제1 발광 셀(P1)에 배치되어 제1 도전형 반도체층(122)과 연결될 수 있고, 제2 전극부(174)는 제3 발광 셀(P3)에 배치되어 반사층(134)[만일, 반사층(134)과 전도층(144)이 생략될 경우 제2 도전형 반도체층(126)]과 연결될 수 있다.1 and 2, for example, the first electrode part 172 may be disposed in the first light emitting cell P1 to be connected to the first conductive semiconductor layer 122, and the second electrode part ( 174 may be disposed on the third light emitting cell P3 to be connected to the reflective layer 134 (if the reflective layer 134 and the conductive layer 144 are omitted, the second conductive semiconductor layer 126).

발광 소자(100)가 금속 전극(180)을 더 포함할 경우, 제1 전극부(172)는 제2 절연층(190)을 관통한 후, 금속 전극(180)을 경유하여 제1 도전형 반도체층(122)과 연결될 수도 있다. When the light emitting device 100 further includes a metal electrode 180, the first electrode part 172 passes through the second insulating layer 190 and then passes through the metal electrode 180 to form a first conductivity type semiconductor. It may also be connected to layer 122.

그러나, 도 2에 예시된 금속 전극(180)이 생략되고 금속 전극(180)의 자리에 제1 전극부(172)가 배치될 경우, 제1, 제2, 및 제3 발광 셀(P1, P2, P3) 중에서 제1 전극부(172)가 배치된 제1 발광 셀(P1)에서, 제1 전극부(172)는 제2 절연층(190)과 제3 절연 세그먼트(166-1, 166-2)를 관통하는 형상으로 제1 도전형 반도체층(122)에 전기적으로 연결된다. 즉, 제1 전극부(172)는 제2 절연층(190)을 관통한 후 제1 전극 홀(H1)의 내부에 매립된 제3 절연 세그먼트(166-1, 166-2)를 관통하여 제1 도전형 반도체층(122)에 연결된다. 제1 전극 홀(H1) 내에서 제1 전극부(172)는 제8 폭(W8)을 갖는다.However, when the metal electrode 180 illustrated in FIG. 2 is omitted and the first electrode unit 172 is disposed in place of the metal electrode 180, the first, second, and third light emitting cells P1 and P2 , P3) in the first light emitting cell P1 in which the first electrode part 172 is disposed, the first electrode part 172 includes a second insulating layer 190 and a third insulating segment 166-1, 166- 2) is electrically connected to the first conductive semiconductor layer 122 in a shape that penetrates. That is, the first electrode part 172 penetrates through the second insulating layer 190 and then penetrates through the third insulating segments 166-1 and 166-2 embedded in the first electrode hole H1. It is connected to one conductive semiconductor layer 122. The first electrode part 172 in the first electrode hole H1 has an eighth width W8.

이와 같이, 발광 소자(100)가 금속 전극(180)을 포함하지 않을 경우, 제1 전극부(172)는 제2 절연층(190)과 제3 절연 세그먼트(166-1, 166-2)를 모두 관통해야 하므로 외형비가 커져서 제조 공정이 어려울 수도 있다. 그러나, 금속 전극(180)이 제1 전극부(172)와 제1 도전형 반도체층(122) 사이에 배치될 경우, 외형비가 작아져서 제조 공정이 수월해질 수 있다.As described above, when the light emitting device 100 does not include the metal electrode 180, the first electrode unit 172 includes the second insulating layer 190 and the third insulating segments 166-1 and 166-2. Since all of them must be penetrated, the manufacturing process may be difficult due to the large aspect ratio. However, when the metal electrode 180 is disposed between the first electrode portion 172 and the first conductivity-type semiconductor layer 122, the external ratio becomes small, so that the manufacturing process can be facilitated.

제2 전극부(174)는 제2 절연층(190)과 제4 절연 세그먼트(168-1, 168-2)을 관통하는 형상으로 반사층(134)[또는, 반사층(134)과 전도층(144)이 생략될 경우 제2 도전형 반도체층(126)]에 전기적으로 연결된다.The second electrode unit 174 has a shape that penetrates through the second insulating layer 190 and the fourth insulating segments 168-1 and 168-2, or the reflective layer 134 (or the reflective layer 134 and the conductive layer 144). ) Is omitted, the second conductivity type semiconductor layer 126] is electrically connected.

제1 및 제2 전극부(172, 174)를 통해 외부 전원이 발광 소자(100)로 공급될 수 있다. 제1 및 제2 전극부(172, 174)는 외부 전원이 공급되는 와이어(미도시)가 본딩되는 패드를 포함할 수도 있고 자신이 패드의 역할을 수행할 수도 있다.External power may be supplied to the light emitting device 100 through the first and second electrode parts 172 and 174. The first and second electrode parts 172 and 174 may include pads to which wires (not shown) to which external power is supplied are bonded, or may act as pads themselves.

또한, 제1 및 제2 전극부(172, 174) 각각은 유테틱 본딩(eutetic bonding) 물질 적용시 다이 패이스트(die paste)없이 다이 본딩 기능을 수행할 수 있다.In addition, each of the first and second electrode parts 172 and 174 may perform a die bonding function without die paste when applying an euttic bonding material.

도 1 및 도 2에 예시된 바와 같이, 제1 전극부(172)는 발광 소자(100)에서 첫 번째 발광 셀(P1)에 위치하고, 제2 전극부(174)는 발광 소자(100)에서 마지막 발광 셀(PN)(예: P3)에 위치할 수 있지만, 실시 예는 제1 및 제2 전극부(172, 174)의 배치 위치에 국한되지 않는다.1 and 2, the first electrode part 172 is located in the first light emitting cell P1 in the light emitting device 100, and the second electrode part 174 is last in the light emitting device 100 Although it may be located in the light emitting cell PN (eg, P3), the embodiment is not limited to the arrangement positions of the first and second electrode parts 172 and 174.

또한, 도 1을 참조하면, 제1 전극부(172)의 평면 형상은 사각형인 반면, 제2 전극부(174)의 평면 형상은 오른쪽 부분이 리세스(174A)를 갖는 사각형이다. 이와 같이, 제1 및 제2 전극부(172, 174)가 서로 다른 평면 형상을 가질 경우, 제1 및 제2 전극부(172, 174)는 쉽게 구분될 수 있다.In addition, referring to FIG. 1, the planar shape of the first electrode portion 172 is a quadrangular shape, while the planar shape of the second electrode portion 174 is a quadrangular shape in which the right portion has a recess 174A. As such, when the first and second electrode parts 172 and 174 have different plane shapes, the first and second electrode parts 172 and 174 can be easily distinguished.

전술한 제1 및 제2 연결 전극(150-1, 150-2), 제1 및 제2 전극부(172, 174) 및 금속 전극(180) 각각은 전기적 전도성을 갖는 금속 물질 예를 들어, Pt(Platinum), Ge(Germanium), Cu(Copper), Cr(Chromium), Ni(Nickel), Au(Gold), Ti(Titanium), Al(Aluminum), Ta(Tantalum), TaN(Tantalum Nitride), TiN(Titanium Nitride), Pd(Palladium), W(tungsten) 또는 WSi2(Tungstem silicide) 중 적어도 하나의 물질을 포함할 수 있다. 특히, 제1 및 제2 연결 전극(150-1, 150-2)은 그의 두께가 두꺼울수록, 전도도가 우수한 물질을 포함할수록, 그리고 제1 및 제2 절연층(162-1, 162-2, 164, 166-1, 166-2, 168-1, 168-2, 190)과 우수한 접착력을 갖는 물질을 포함할수록 바람직하다.Each of the above-described first and second connection electrodes 150-1 and 150-2, the first and second electrode parts 172 and 174, and the metal electrode 180 each has a metal material having electrical conductivity, for example, Pt (Platinum), Ge(Germanium), Cu(Copper), Cr(Chromium), Ni(Nickel), Au(Gold), Ti(Titanium), Al(Aluminum), Ta(Tantalum), TaN(Tantalum Nitride), It may include at least one material of TiN (Titanium Nitride), Pd (Palladium), W (tungsten) or WSi 2 (Tungstem silicide). In particular, the first and second connection electrodes 150-1 and 150-2 have thicker thicknesses, include materials having excellent conductivity, and the first and second insulating layers 162-1 and 162-2. 164, 166-1, 166-2, 168-1, 168-2, 190) and a material having excellent adhesion is preferred.

한편, 전술한 도 1 및 도 2에 예시된 발광 소자(100)가 후술되는 도 11에 예시된 바와 같이 플립 칩 형태의 패키지로 구현될 경우, 제2 절연층(190) 위의 제1 및 제2 전극부(172, 174) 사이에서 방열부(176)가 더 배치될 수도 있다. 방열부(176)는 제1 및 제2 전극부(172, 174)와 동일한 금속 재질을 포함할 수 있다. 이와 같이 방열부(176)가 배치될 경우 발광 소자(100)의 각 발광 셀(P1, P2, P3)에서 발생된 열이 더욱 빨리 소산될 수 있.On the other hand, when the light emitting device 100 illustrated in FIGS. 1 and 2 described above is implemented in a package in the form of a flip chip as illustrated in FIG. 11 to be described later, the first and the first on the second insulating layer 190 A heat dissipation unit 176 may be further disposed between the two electrode units 172 and 174. The heat dissipation unit 176 may include the same metal material as the first and second electrode units 172 and 174. When the heat dissipation unit 176 is disposed as described above, heat generated in each of the light emitting cells P1, P2, and P3 of the light emitting device 100 may be dissipated more quickly.

도 7은 도 1 및 도 2에 도시된 발광 소자(100)의 회로도를 나타낸다.7 shows a circuit diagram of the light emitting device 100 shown in FIGS. 1 and 2.

도 1, 도 2 및 도 7을 참조하면, 발광 소자(100)는 하나의 (-) 단자(또는, 제1 전극부 또는 제1 패드)(172)를 가지며, 하나의 (+) 단자(또는, 제2 전극부 또는 제2 패드)(174)를 가질 수 있다. 외부의 구동 전압이 제1 및 제2 전극부(172, 174)를 통해 공급되어 제1, 제2, 및 제3 발광 셀(P1, P2, P3)이 구동될 수 있다.1, 2 and 7, the light emitting device 100 has one (-) terminal (or a first electrode part or a first pad) 172, and one (+) terminal (or , A second electrode part or a second pad) 174. External driving voltages may be supplied through the first and second electrode units 172 and 174 to drive the first, second, and third light emitting cells P1, P2, and P3.

이상에서 실시 예의 이해를 돕기 위해, 발광 소자(100)는 3개(N=3)의 발광 셀(P1, P2, P3)과 2개의 연결 전극(150-1, 150-2)을 갖는 것으로 설명하였다. 그러나, 발광 소자(100)가 3개보다 많거나 적은 발광 셀 및 2개보다 많거나 적은 연결 전극을 갖는 경우에도 전술한 설명은 적용될 수 있다.In order to help understanding of the embodiment, the light emitting device 100 is described as having three (N=3) light emitting cells P1, P2, and P3 and two connecting electrodes 150-1 and 150-2. Did. However, even when the light emitting device 100 has more or less than 3 light emitting cells and more than 2 or more connecting electrodes, the above description can be applied.

예를 들어, 발광 소자(100)가 3개보다 많은 N개의 발광 셀을 포함할 경우, N개의 발광 셀 중에서 2개의 발광 셀은 도 1, 도 2 및 도 7에 도시된 제1 및 제3 발광 셀(P1, P3)에 각각 해당하고, 나머지 N-2개의 발광 셀은 도 1, 도 2 및 도 7에 도시된 제2 발광 셀(P2)에 해당할 수 있다.For example, when the light emitting device 100 includes more than three N light emitting cells, two light emitting cells among the N light emitting cells are the first and third light emitting shown in FIGS. 1, 2 and 7 Cells P1 and P3, respectively, and the remaining N-2 light emitting cells may correspond to the second light emitting cells P2 shown in FIGS. 1, 2, and 7.

이하, 각각이 다양한 평면 형상을 갖는 복수의(N ＞ 3) 발광 셀을 포함하는 발광 소자(100)의 다양한 실시 예의 평면도를 첨부된 도면을 참조하여 다음과 같이 설명한다.Hereinafter, a plan view of various embodiments of a light emitting device 100 including a plurality of (N>3) light emitting cells each having various planar shapes will be described with reference to the accompanying drawings.

도 8a 내지 도 8c는 실시 예에 의한 발광 소자의 평면도를 나타낸다.8A to 8C are plan views of light emitting devices according to embodiments.

도 8a를 참조하면, 발광 소자는 9개(N=9)의 사각 평면 형상의 발광 셀(P)을 갖는다. 복수의 발광 셀 각각(P)은 도 1, 도 3a, 도 4a 내지 도 4h에 예시된 발광 셀에 해당할 수 있다.Referring to FIG. 8A, the light emitting element has nine (N=9) square planar light emitting cells P. Each of the plurality of light emitting cells P may correspond to the light emitting cells illustrated in FIGS. 1, 3A, and 4A to 4H.

도 8b를 참조하면, 발광 소자는 16개(N=16)의 삼각 평면 형상의 발광 셀(P)을 갖는다. 복수의 발광 셀 각각(P)은 도 6에 예시된 정삼각형 평면 형상을 갖는 발광 셀에 해당할 수 있다.Referring to FIG. 8B, the light emitting element has 16 (N=16) triangular planar light emitting cells P. Each of the plurality of light emitting cells P may correspond to a light emitting cell having an equilateral triangle plane shape illustrated in FIG. 6.

도 8c를 참조하면, 발광 소자는 11개(N=11)개의 육각 평면 형상의 발광 셀(P)을 갖는다. 복수의 발광 셀 각각(P)은 도 5에 예시된 정육각형 평면 형상을 갖는 발광 셀에 해당할 수 있다.Referring to FIG. 8C, the light emitting element has 11 (N=11) hexagonal planar light emitting cells P. Each of the plurality of light emitting cells P may correspond to a light emitting cell having a regular hexagonal planar shape illustrated in FIG. 5.

도 8a 내지 도 8c 각각에서, 화살표 방향(CP)으로 전류가 흐를 수 있도록 M개의 연결 전극(미도시)이 각 발광 셀(P)을 연결함은 도 1 및 도 2를 참조하여 전술한 바와 같다. 즉, M개의 연결 전극 각각은 도 1 및 도 2에 도시된 제1 및 제2 연결 전극(150-1, 150-2)과 동일한 단면 및 평면 형상을 가질 수 있다.In each of FIGS. 8A to 8C, M connecting electrodes (not shown) connect each light emitting cell P so that current flows in the direction of the arrow CP, as described above with reference to FIGS. 1 and 2. . That is, each of the M connection electrodes may have the same cross-section and planar shape as the first and second connection electrodes 150-1 and 150-2 shown in FIGS. 1 and 2.

도 9는 비교 예에 의한 발광 소자의 국부적인 단면도를 각각 나타낸다.9 shows local sectional views of light emitting devices according to comparative examples, respectively.

도 9에 도시된 비교 예의 발광 소자는 기판(10), 3개의 발광 셀(P1, P2, P3), 절연층(42, 44) 및 연결 전극(50-1, 50-2)을 포함한다. The light emitting device of the comparative example shown in FIG. 9 includes a substrate 10, three light emitting cells P1, P2, and P3, insulating layers 42 and 44, and connection electrodes 50-1 and 50-2.

각 발광 셀(P1, P2, P3)은 발광 구조물(20), 제1 및 제2 전극부(32, 34)를 갖는다. 발광 구조물(20)은 제1 도전형 반도체층(22), 활성층(24) 및 제2 도전형 반도체층(26)을 포함한다.Each light emitting cell P1, P2, P3 has a light emitting structure 20, first and second electrode parts 32, 34. The light emitting structure 20 includes a first conductivity type semiconductor layer 22, an active layer 24 and a second conductivity type semiconductor layer 26.

도 9에서, 제1 발광 셀(P1)의 제2 전극부(34)와 제2 발광 셀(P2)의 제1 전극부(32)는 제1 연결 전극(50-1)에 의해 서로 전기적으로 연결되고, 제2 발광 셀(P2)의 제2 전극부(34)와 제3 발광 셀(P3)의 제1 전극부(32)는 제2 연결 전극(50-2)에 의해 서로 전기적으로 연결된다.In FIG. 9, the second electrode part 34 of the first light emitting cell P1 and the first electrode part 32 of the second light emitting cell P2 are electrically connected to each other by the first connection electrode 50-1. Connected, the second electrode portion 34 of the second light emitting cell P2 and the first electrode portion 32 of the third light emitting cell P3 are electrically connected to each other by the second connection electrode 50-2. do.

이때, 절연층(42)은 이웃하는 발광 셀(P1, P2)과 제1 연결 전극(50-1) 사이에 배치되고, 절연층(44)은 이웃하는 발광 셀(P2, P3)과 제2 연결 전극(50-2) 사이에 배치된다. 절연층(42)은 이웃하는 발광 셀(P1, P2)과 제1 연결 전극(50-1)을 서로 전기적으로 절연시키는 역할을 하고, 절연층(44)은 이웃하는 발광 셀(P2, P3)과 제2 연결 전극(50-2)을 서로 전기적으로 절연시키는 역할을 한다.At this time, the insulating layer 42 is disposed between the neighboring light emitting cells P1 and P2 and the first connection electrode 50-1, and the insulating layer 44 is adjacent to the neighboring light emitting cells P2 and P3. It is disposed between the connecting electrodes 50-2. The insulating layer 42 serves to electrically insulate the adjacent light emitting cells P1 and P2 and the first connection electrode 50-1 from each other, and the insulating layer 44 serves as the adjacent light emitting cells P2 and P3. And the second connection electrode 50-2 to electrically insulate each other.

제1 전극부(32)를 통해 제1 도전형 반도체층(22)을 경유하여 활성층(24)으로 전자가 공급되며, 제2 전극부(34)를 통해 제2 도전형 반도체층(26)을 경유하여 활성층(24)으로 정공이 공급될 수 있다. 그러나, 제1 전극부(32)를 통해 공급된 전자는 제1 도전형 반도체층(22)의 높은 저항으로 인해 제1 전극부(32)로부터 활성층(24)으로 이어지는 최단 코스로 더 많이 이동하는 경향이 있다. 이러한 캐리어 불균일한 스프레딩은 내부 양자 효율(Internal Quantum Efficiency)을 저하시키고 발광 셀에서 국소 가열을 유발하여 발광 소자의 신뢰성을 저하시킬 수 있다.Electrons are supplied to the active layer 24 via the first electrode type 32 through the first conductivity type semiconductor layer 22, and the second conductivity type semiconductor layer 26 is supplied through the second electrode part 34. Holes may be supplied to the active layer 24 via via. However, electrons supplied through the first electrode part 32 move more in the shortest course leading from the first electrode part 32 to the active layer 24 due to the high resistance of the first conductivity type semiconductor layer 22. Tend to Such carrier non-uniform spreading may reduce internal quantum efficiency and cause local heating in the light emitting cell, thereby deteriorating reliability of the light emitting device.

그러나, 도 2에 예시된 실시 예에 의한 발광 소자(100)의 경우, 제1, 제2, 및 제3 발광 셀(P1, P2, P3) 각각의 가로 폭(WX)의 중앙에 제1, 제2, 및 제3 전극 홀(H1, H2, H3)을 각각 형성하고, 제1, 제2, 및 제3 전극 홀(H1, H2, H3)을 통해 제1 및 제2 연결 전극(150-1, 150-2)이 제1 도전형 반도체층(122)에 연결된다. 그러므로, 도 9에 예시된 비교 예에 의한 발광 소자와 달리, 도 2에 예시된 실시 예에 의한 발광 소자(100)의 경우, 제1 및 제2 연결 전극(150-1, 150-2)을 통해 공급된 전자는 제1, 제2, 및 제3 전극 홀(H1, H2, H3)을 기준으로 좌측과 우측에 위치한 활성층(124)으로 균일하게 스프레딩될 수 있다. 따라서, 도 9에 예시된 비교 예와 비교할 때, 도 1 및 도 2에 예시된 실시 예에 의한 발광 소자(100)의 경우 내부 양자 효율이 개선되고 발광 소자(100)의 국소 가열이 방지되어, 신뢰성을 극대화시킬 수 있다.However, in the case of the light emitting device 100 according to the embodiment illustrated in FIG. 2, the first, second, and third light emitting cells P1, P2, and P3 have a first, centered width of each horizontal width WX, The second and third electrode holes H1, H2, and H3 are formed, respectively, and the first and second connection electrodes 150- through the first, second, and third electrode holes H1, H2, and H3 are formed. 1, 150-2) are connected to the first conductivity type semiconductor layer 122. Therefore, unlike the light emitting device according to the comparative example illustrated in FIG. 9, in the case of the light emitting device 100 according to the embodiment illustrated in FIG. 2, the first and second connection electrodes 150-1 and 150-2 are used. The electrons supplied through may be uniformly spread to the active layers 124 located on the left and right sides based on the first, second, and third electrode holes H1, H2, and H3. Therefore, when compared with the comparative example illustrated in FIG. 9, in the case of the light emitting device 100 according to the embodiment illustrated in FIGS. 1 and 2, internal quantum efficiency is improved and local heating of the light emitting device 100 is prevented, Reliability can be maximized.

또한, 도 9에 도시된 비교 예에 의한 발광 소자의 경우, 제1 및 제2 연결 전극(50-1, 50-2)이 서로 어느 정도의 거리(dc)만큼 이격되어야 한다. 그렇지 않을 경우, 제1 및 제2 연결 전극(50-1, 50-2)이 서로 전기적으로 단락되어 발광 소자의 오동작이 유발될 수 있다.In addition, in the case of the light emitting device according to the comparative example shown in FIG. 9, the first and second connection electrodes 50-1 and 50-2 must be spaced apart from each other by a certain distance (dc). Otherwise, the first and second connection electrodes 50-1 and 50-2 are electrically shorted to each other, which may cause malfunction of the light emitting device.

그러나, 도 1 및 도 2에 예시된 실시 예에 의한 발광 소자(100)의 경우, 제1, 제2, 및 제3 발광 셀(P1, P2, P3) 각각의 중앙에 형성된 제1, 제2, 및 제3 전극 홀(H1, H2, H3)을 통해 제1 도전형 반도체층(122)과 연결된 제1 및 제2 연결 전극(150-1, 150-2)은 제2 절연 세그먼트(164)에 의해 서로 전기적으로 절연된다. 따라서, 도 2에 예시된 제1 방향(X)으로의 제1 수평 이격 거리(sd1)는 도 9에 예시된 비교 예의 수평 이격 거리(dc)보다 훨씬 작아질 수 있다. 그러므로, 발광 소자(100)를 위해 할당된 면적을 효율적으로 사용할 수 있도록 하여, 발광 소자(100)의 수평 방향인 제1 방향(X)으로의 전체 폭이 줄어들 수 있다.However, in the case of the light emitting device 100 according to the embodiment illustrated in FIGS. 1 and 2, the first and second formed in the center of each of the first, second, and third light emitting cells P1, P2, and P3 , And the first and second connection electrodes 150-1 and 150-2 connected to the first conductivity type semiconductor layer 122 through the third electrode holes H1, H2 and H3, the second insulating segment 164 Are electrically isolated from each other. Accordingly, the first horizontal separation distance sd1 in the first direction X illustrated in FIG. 2 may be much smaller than the horizontal separation distance dc of the comparative example illustrated in FIG. 9. Therefore, the area allocated for the light emitting device 100 can be efficiently used, so that the entire width of the light emitting device 100 in the horizontal direction of the first direction X can be reduced.

이하, 도 1 및 도 2에 예시된 발광 소자(100)의 제조 방법을 첨부된 도 10a 내지 도 10g를 참조하여 설명하지만, 발광 소자(100)는 이러한 제조 방법에 국한되지 않으며 다른 제조 방법에 의해서도 제조될 수 있음은 물론이다.Hereinafter, a method of manufacturing the light emitting device 100 illustrated in FIGS. 1 and 2 will be described with reference to the attached FIGS. 10A to 10G, but the light emitting device 100 is not limited to such a manufacturing method and is also manufactured by other manufacturing methods. Of course, it can be manufactured.

도 10a 내지 도 10g는 도 1 및 도 2에 예시된 발광 소자(100)의 제조 방법을 설명하기 위한 공정 단면도이다.10A to 10G are process cross-sectional views illustrating a method of manufacturing the light emitting device 100 illustrated in FIGS. 1 and 2.

도 10a를 참조하면, 기판(100) 위에 요철 패턴(112)을 형성한다. 즉, PSS를 형성한다. 이후, 요철 패턴(112)을 갖는 기판(PSS) 위에 발광 구조물(120), 전도층(140) 및 반사층(130A)을 순차적으로 형성한다.Referring to FIG. 10A, an uneven pattern 112 is formed on the substrate 100. That is, PSS is formed. Thereafter, the light emitting structure 120, the conductive layer 140, and the reflective layer 130A are sequentially formed on the substrate PSS having the uneven pattern 112.

이후, 도 10b를 참조하면, 반사층(130A) 위에 제1 패턴 마스크(M1)를 형성한다. 제1 패턴 마스크(M1)는 도 2에 예시된 경계 영역(S)과 제1, 제2, 및 제3 전극 홀(H1, H2, H3)이 형성될 부분을 오픈시키는 개구를 갖는다.Thereafter, referring to FIG. 10B, a first pattern mask M1 is formed on the reflective layer 130A. The first pattern mask M1 has an opening that opens a boundary region S illustrated in FIG. 2 and a portion where the first, second, and third electrode holes H1, H2, and H3 are to be formed.

이후, 도 10c를 참조하면, 제1 패턴 마스크(M1)를 이용하여, 제1 도전형 반도체층(122)이 노출될 때까지 반사층(130A), 전도층(140) 및 발광 구조물(120)을 순차적으로 메사 식각하여 제1, 제2, 및 제3 전극 홀(H1, H2, H3)을 형성함과 동시에, 경계 영역(S)의 기판(110)이 노출될 때까지 제1 도전형 반도체층(122)을 식각한다. 이때, 제1, 제2, 및 제3 전극 홀(H1, H2, H3)의 제6 폭(W6)이 원하는 만큼 형성되도록 제1 패턴 마스크(M1)의 개구의 폭을 조정할 수 있다. 또한, 제1 내지 제3 폭(W1, W2, W3)이 전술한 수학식 1 내지 5에 기재된 값을 갖고, 원하는 정도로 제7 폭(W7)을 확보하기 위해, 서로 다른 식각 선택비를 갖는 물질로 반사층(130A), 전도층(140) 및 제2 도전형 반도체층(126)을 구현할 수 있다. 이후, 제1 패턴 마스크(M1)를 제거한다.Thereafter, referring to FIG. 10C, the reflective layer 130A, the conductive layer 140, and the light emitting structure 120 are formed using the first pattern mask M1 until the first conductive semiconductor layer 122 is exposed. The first, second, and third electrode holes H1, H2, and H3 are sequentially etched to form the first conductive semiconductor layer until the substrate 110 of the boundary region S is exposed. Etch (122). At this time, the widths of the openings of the first pattern mask M1 may be adjusted such that the sixth widths W6 of the first, second, and third electrode holes H1, H2, and H3 are formed as desired. In addition, the first to third widths W1, W2, and W3 have the values described in Equations 1 to 5 described above, and materials having different etching selectivity in order to secure the seventh width W7 to a desired degree The reflective layer 130A, the conductive layer 140, and the second conductive semiconductor layer 126 may be implemented. Thereafter, the first pattern mask M1 is removed.

또는, 제1 패턴 마스크(M1)를 이용하여 전술한 바와 같이 제1, 제2, 및 제3 전극 홀(H1, H2, H3)을 일차적으로 형성한 후, 제1 패턴 마스크(M1)를 제거하고, 제1, 제2, 및 제3 전극 홀(H1, H2, H3)을 덮고 경계 영역(S)이 형성될 부분을 노출시키는 개구를 갖는 별도의 패턴 마스크(미도시)를 식각 마스크로 이용하여 경계 영역(S)의 기판(110)이 노출될 때까지 제1 도전형 반도체층(122)을 식각할 수도 있다.Alternatively, the first, second, and third electrode holes H1, H2, and H3 are primarily formed as described above using the first pattern mask M1, and then the first pattern mask M1 is removed. And a separate pattern mask (not shown) having openings that cover the first, second, and third electrode holes H1, H2, and H3 and expose the portion where the boundary region S is to be formed, as an etching mask. By doing so, the first conductivity type semiconductor layer 122 may be etched until the substrate 110 of the boundary region S is exposed.

이후, 도 10d를 참조하면, 도 10c에 도시된 결과물의 상부에 제1 절연층(160)을 형성한다. 이후, 제2 패턴 마스크(M2)를 제1 절연층(160)의 상부에 형성한다. 제2 패턴 마스크(M2)는 도 2에 예시된 바와 같이 제1 및 제2 연결 전극(150-1, 150-2)과 금속 전극(180)이 연결될 반사층(132) 및 제1 도전형 반도체층(122)의 해당 부분을 노출시키는 개구를 갖는다. 이때, 제1, 제2, 및 제3 전극 홀(H1, H2, H3)에 매립된 제1 절연층(160)을 식각할 부분의 개구는 제8 폭(W8)을 가질 수 있다.Thereafter, referring to FIG. 10D, the first insulating layer 160 is formed on the resultant illustrated in FIG. 10C. Thereafter, a second pattern mask M2 is formed on the first insulating layer 160. As illustrated in FIG. 2, the second pattern mask M2 includes a reflective layer 132 to which the first and second connection electrodes 150-1 and 150-2 and the metal electrode 180 are to be connected, and a first conductivity type semiconductor layer. It has an opening that exposes that portion of 122. At this time, the opening of the portion to etch the first insulating layer 160 buried in the first, second, and third electrode holes H1, H2, and H3 may have an eighth width W8.

이후, 도 10e를 참조하면, 제2 패턴 마스크(M2)를 식각 마스크로 이용하여, 제1 절연층(160)을 식각하여 제1 절연 세그먼트(162-1, 162-2), 제2 절연 세그먼트(164), 제3 절연 세그먼트(166-1, 166-2) 및 제4 절연 세그먼트(168)를 형성한다. 이후, 제2 패턴 마스크(M2)를 제거한다. 이와 같이, 제1 절연 세그먼트(162-1, 162-2), 제2 절연 세그먼트(164), 제3 절연 세그먼트(166-1, 166-2) 및 제4 절연 세그먼트(168)는 하나의 제1 절연층(160)을 식각하여 획득되므로 동일한 절연 물질을 포함함을 알 수 있다.Thereafter, referring to FIG. 10E, the first insulating segments 162-1 and 162-2 are etched by etching the first insulating layer 160 using the second pattern mask M2 as an etch mask. (164), third insulating segments 166-1 and 166-2 and fourth insulating segments 168 are formed. Thereafter, the second pattern mask M2 is removed. As such, the first insulating segment 162-1, 162-2, the second insulating segment 164, the third insulating segment 166-1, 166-2, and the fourth insulating segment 168 are made of one single 1 Since the insulating layer 160 is obtained by etching, it can be seen that the same insulating material is included.

이후, 도 10f를 참조하면, 도 10e에서와 같이 제1, 제2, 및 제3 전극 홀(H1, H2, H3)에 매립된 제1 절연층(160)을 식각하여 제1 도전형 반도체층(122)이 노출된 관통 홀을 매립하면서 제1 절연층(162-1, 162-2, 164, 166-1, 166-2, 168)의 상부에 금속층(미도시)을 증착하여 형성한다. 이후, 금속층 위에 제2 절연 세그먼트(164), 제3 절연 세그먼트(166-1, 166-2) 및 제4 절연 세그먼트(168)을 노출시키는 개구를 갖는 제3 패턴 마스크(미도시)를 형성한다. 이후, 제3 패턴 마스크를 식각 마스크로 이용하여 금속층을 식각하여, 제1 및 제2 연결 전극(150-1, 150-2)과, 금속 전극(180)을 형성한다. 이후, 제3 패턴 마스크를 제거한다.Thereafter, referring to FIG. 10F, the first conductive semiconductor layer is etched by etching the first insulating layer 160 buried in the first, second, and third electrode holes H1, H2, and H3 as shown in FIG. 10E. A metal layer (not shown) is formed by depositing a metal layer (not shown) on the first insulating layers 162-1, 162-2, 164, 166-1, 166-2, and 168 while filling the through-hole through which the 122 is exposed. Thereafter, a third pattern mask (not shown) having openings exposing the second insulating segments 164, the third insulating segments 166-1, 166-2, and the fourth insulating segments 168 is formed on the metal layer. . Thereafter, the metal layer is etched using the third pattern mask as an etch mask to form the first and second connection electrodes 150-1 and 150-2 and the metal electrode 180. Thereafter, the third pattern mask is removed.

또는, 도 10e에 도시된 바와 같이 다수의 제1 내지 제4 절연 세그먼트(162-1, 162-2, 164, 166-1, 166-2, 168)를 형성한 후, 제2 패턴 마스크(M2)를 제거하기 이전에, 제1, 제2, 및 제3 전극 홀(H1, H2, H3)에서 제1 도전형 반도체층(122)을 노출시키는 관통 홀을 매립하면서 제2 패턴 마스크(M2) 상부에 금속층을 증착하여 형성할 수 있다. 이후, 제2 패턴 마스크(M2)와 그의 상부에 형성된 금속층을 함께 제거하면, 도 10f에 도시된 결과물이 형성될 수 있다.Alternatively, as shown in FIG. 10E, after forming the plurality of first to fourth insulating segments 162-1, 162-2, 164, 166-1, 166-2, and 168, the second pattern mask M2 ), the second pattern mask M2 while filling through holes exposing the first conductivity type semiconductor layer 122 in the first, second, and third electrode holes H1, H2, and H3 It can be formed by depositing a metal layer on top. Thereafter, when the second pattern mask M2 and the metal layer formed thereon are removed together, a result shown in FIG. 10F may be formed.

이후, 도 10g에 도시된 바와 같이, 제1 및 제2 연결 전극(150-1, 150-2), 제2 절연 세그먼트(164), 제3 절연 세그먼트(166-1, 166-2) 및 제4 절연 세그먼트(168) 위에 제2 절연층(190)을 형성하고, 제2 절연층(190)의 상부에 제1 및 제2 전극부(172, 174)가 연결될 금속 전극(180) 및 반사층(134)을 노출시키는 개구를 갖는 제4 패턴 마스크(M4)를 형성한다. 이후, 제4 패턴 마스크(M4)를 식각 마스크로 이용하여 제2 절연층(190)을 식각하여 해당하는 반사층(134) 및 금속 전극(180)을 노출시킨다. 이후, 제4 패턴 마스크(M4)를 제거한다.Thereafter, as illustrated in FIG. 10G, the first and second connecting electrodes 150-1 and 150-2, the second insulating segment 164, the third insulating segment 166-1 and 166-2, and 4 forming a second insulating layer 190 over the insulating segment 168, and the metal electrode 180 and the reflective layer to which the first and second electrode parts 172 and 174 are connected to the upper portion of the second insulating layer 190 ( A fourth pattern mask M4 having an opening exposing 134 is formed. Thereafter, the second insulating layer 190 is etched using the fourth pattern mask M4 as an etch mask to expose the corresponding reflective layer 134 and the metal electrode 180. Thereafter, the fourth pattern mask M4 is removed.

이후, 제4 패턴 마스크(M4)에 의한 식각으로 노출된 개구에 금속 물질을 매립하여 도 2에 도시된 바와 같이 제1 및 제2 전극부(172, 174)를 형성한다.Thereafter, a metal material is embedded in the opening exposed by etching by the fourth pattern mask M4 to form first and second electrode parts 172 and 174 as illustrated in FIG. 2.

이하, 도 1 및 도 2에 예시된 발광 소자(100)를 포함하는 발광 소자 패키지(200)에 대해 첨부된 도 11을 참조하여 다음과 같이 설명한다. 그러나, 도 1 및 도 2에 예시된 발광 소자(100)는 도 11에 도시된 바와 다른 형태로 발광 소자 패키지(200)에서 사용될 수 있다.Hereinafter, the light emitting device package 200 including the light emitting device 100 illustrated in FIGS. 1 and 2 will be described with reference to FIG. 11 as follows. However, the light emitting device 100 illustrated in FIGS. 1 and 2 may be used in the light emitting device package 200 in a form different from that shown in FIG. 11.

도 11은 실시 예에 따른 발광 소자(100)를 포함하는 발광 소자 패키지(200)를 나타낸다.11 shows a light emitting device package 200 including the light emitting device 100 according to the embodiment.

도 11을 참조하면, 발광 소자 패키지(200)는 발광 소자(100), 제1 범프부(212), 제2 범프부(214), 제1 금속층(222), 제2 금속층(224) 및 서브 마운트(submount)(230)를 포함한다.Referring to FIG. 11, the light emitting device package 200 includes a light emitting device 100, a first bump part 212, a second bump part 214, a first metal layer 222, a second metal layer 224, and subs And a mount 230.

서브 마운트(230)는 발광 소자(100)를 실장한다. 서브 마운트(230)는 패키지 몸체(package body) 또는 인쇄 회로 기판(Printed Circuit Board) 등으로 구현될 수 있으며, 발광 소자(100)가 플립 칩 본딩(flip chip bonding)될 수 있다면, 다양한 형태를 가질 수 있다.The sub-mount 230 mounts the light emitting device 100. The sub-mount 230 may be implemented as a package body or a printed circuit board, and if the light emitting device 100 can be flip chip bonded, it may have various forms. Can.

발광 소자(100)는 서브 마운트(230) 상에 배치되고, 제1 범프부(212) 및 제2 범프부(214)에 의하여 제1 및 제2 금속층(222, 224)과 각각 전기적으로 연결된다. 도 11에 도시된 발광 소자(100)는 도 1 및 도 2에 도시된 발광 소자(100)에 해당하지만, 실시 예는 이에 한정되는 것은 아니다.The light emitting device 100 is disposed on the submount 230 and is electrically connected to the first and second metal layers 222 and 224 by the first bump portion 212 and the second bump portion 214, respectively. . The light emitting device 100 illustrated in FIG. 11 corresponds to the light emitting device 100 illustrated in FIGS. 1 and 2, but embodiments are not limited thereto.

서브 마운트(230)는 폴리프탈아미드(PolyPhthal Amide, PPA), 액정 고분자(Liquid Crystal Polymer, LCP), 폴리아미드9T(PolyAmide9T, PA9T), 등과 같은 수지, 금속, 감광성 유리(photo sensitive glass), 사파이어, 세라믹, 인쇄회로기판(Printed Circuit Board) 등을 포함할 수 있다. 그러나 실시 예에 따른 서브 마운트(230)가 이러한 물질로 한정되는 것은 아니다.Sub-mount 230 is polyphthalamide (PolyPhthal Amide, PPA), liquid crystal polymer (Liquid Crystal Polymer, LCP), polyamide 9T (PolyAmide9T, PA9T), such as resin, metal, photosensitive glass (photo sensitive glass), sapphire , Ceramics, printed circuit boards, and the like. However, the sub-mount 230 according to the embodiment is not limited to these materials.

제1 금속층(222) 및 제2 금속층(224)은 서브 마운트(230) 상면에 제1 방향으로 서로 이격되어 배치된다. 여기서 서브 마운트(230)의 상면은 발광 소자(100)에 대향하는 면일 수 있다. 제1 금속층(222) 및 제2 금속층(224)은 전도성 금속, 예컨대, 알루미늄(Al) 또는 로듐(Rh)일 수 있다.The first metal layer 222 and the second metal layer 224 are spaced apart from each other in the first direction on the upper surface of the sub-mount 230. Here, the upper surface of the sub-mount 230 may be a surface facing the light emitting device 100. The first metal layer 222 and the second metal layer 224 may be conductive metal, for example, aluminum (Al) or rhodium (Rh).

제1 범프부(212) 및 제2 범프부(214)는 제1 금속층(222) 및 제2 금속층(224)과 발광 소자(100) 사이에 각각 배치된다. 제1 범프부(212)는 발광 소자(100)의 제1 전극부(172)와 제1 금속층(222)을 전기적으로 연결할 수 있다. 제2 범프부(214)는 발광 소자(100)의 제2 전극부(174)와 제2 금속층(224)을 전기적으로 연결할 수 있다.The first bump part 212 and the second bump part 214 are respectively disposed between the first metal layer 222 and the second metal layer 224 and the light emitting device 100. The first bump part 212 may electrically connect the first electrode part 172 and the first metal layer 222 of the light emitting device 100. The second bump part 214 may electrically connect the second electrode part 174 of the light emitting device 100 and the second metal layer 224.

발광 소자 패키지(200)가 도 11에 예시된 바와 같이 플립 칩 형태로 구현될 경우 광은 전도층(142, 144)을 통해 서브 마운트(230)쪽으로 아래를 향해 양(+)의 제3 방향(Z)으로 출사되는 대신에 기판(110)을 통해 위로 음(-)의 제3 방향(Z)으로 출사된다. 따라서, 이러한 발광 소자 패키지(200)의 광 추출 효율은 전도층(142, 144)의 제1 두께(t1)에 영향을 받지 않고, 전도층(142, 144)의 광 흡수 특성이나 저항 특성 등에 의해 영향을 받지 않을 수 있다. 게다가, 제1 및 제2 전극부(172, 174) 및 제6 폭(W6)을 갖는 메사 영역의 설계 시에 전도층(142, 144)의 특성에 따른 제약을 받지 않을 수 있다.When the light emitting device package 200 is implemented in the form of a flip chip as illustrated in FIG. 11, the light is directed downward toward the sub-mount 230 through the conductive layers 142 and 144 in the positive (+) third direction ( Instead of being emitted to Z), it is emitted through the substrate 110 in the third direction Z in the negative (-) direction. Therefore, the light extraction efficiency of the light emitting device package 200 is not affected by the first thickness t1 of the conductive layers 142 and 144, and may be affected by light absorption characteristics or resistance characteristics of the conductive layers 142 and 144. It may not be affected. In addition, the design of the mesa regions having the first and second electrode portions 172 and 174 and the sixth width W6 may not be restricted by the characteristics of the conductive layers 142 and 144.

또한, 도 11을 참조하면, 전도층(142, 144)의 아래에 반사층(132, 134)을 배치함으로써, 캐리어의 스프레딩이 개선되어 전기적인 특성이 개선될 수 있을 뿐만 아니라 전도층(142, 144)의 두께를 얇게 형성할 수 있어 반사도가 향상됨으로 발광 소자 패키지(200)의 광학적 특성이 개선될 수 있다.In addition, referring to FIG. 11, by disposing the reflective layers 132 and 134 under the conductive layers 142 and 144, the spreading of the carrier can be improved to improve the electrical properties as well as the conductive layers 142, 144) can be formed to be thin, the reflectivity is improved, the optical characteristics of the light emitting device package 200 can be improved.

또한, 발광 소자 패키지(200)가 도 11에 예시된 바와 같이 플립 칩 형태로 구현되고, 제1 전극부(172)를 통해 전자가 공급되고 제2 전극부(174)를 통해 정공이 공급된다고 가정하자. 이 경우, 전술한 바와 같이, 제1, 제2, 및 제3 폭(W1, W2, W3)이 동일하다면, 반사층(132, 134)은 제7 폭(W7)을 갖는 영역 이외에 전체를 덮을 수 있어, 제1, 제2, 및 제3 발광 셀(P1, P2, P3) 각각에서 정공의 스프레딩이 더욱 균일해질 수 있어, 전기적 특성 즉, 전기 전도도가 개선될 수 있다. 특히, 제1, 제2, 및 제3 전극 홀(H1, H2, H3)이 도시된 바와 같이 원형 평면 형상을 가질 경우 방사형으로 균일하게 캐리어가 스프레딩될 수 있다.In addition, it is assumed that the light emitting device package 200 is implemented in a flip chip form as illustrated in FIG. 11, electrons are supplied through the first electrode portion 172, and holes are supplied through the second electrode portion 174. lets do it. In this case, as described above, if the first, second, and third widths W1, W2, and W3 are the same, the reflective layers 132 and 134 may cover the entire area other than the area having the seventh width W7. Therefore, the spreading of holes in each of the first, second, and third light emitting cells P1, P2, and P3 may be more uniform, so that electrical characteristics, that is, electrical conductivity, can be improved. Particularly, when the first, second, and third electrode holes H1, H2, and H3 have a circular planar shape, carriers can be spread in a radially uniform manner.

또한, 발광 소자(100) 및 발광 소자 패키지(200)는 원하는 전류 밀도에 따라 전극 홀의 개수나 전극 홀의 간격이나 배열된 모습들을 조정할 수 있다.In addition, the light emitting device 100 and the light emitting device package 200 may adjust the number of electrode holes, the spacing of the electrode holes, or the arranged shapes according to a desired current density.

또한, 단위 발광 셀에 포함된 전극 홀의 개수가 증가하면 발광 소자의 전기적 특성이 개선되고, 전극 홀의 개수가 감소하면 발광 소자의 광학적 특성이 개선된다. 따라서, 이를 고려하여 전극 홀의 개수가 결정될 수 있다.In addition, when the number of electrode holes included in the unit light emitting cell increases, the electrical characteristics of the light emitting device are improved, and when the number of electrode holes is decreased, the optical properties of the light emitting device are improved. Accordingly, the number of electrode holes can be determined in consideration of this.

실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.A plurality of light emitting device packages according to an embodiment are arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, and the like, which are optical members, may be disposed on an optical path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit.

또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 장치로 구현될 수 있으며, 예를 들어, 조명 장치는 램프, 가로등을 포함할 수 있다.Another embodiment may be implemented as a display device, an indicator device, a lighting device including the light emitting device or the light emitting device package described in the above-described embodiments, for example, the lighting device may include a lamp, a street light.

도 12는 실시 예에 따른 발광 소자 패키지를 포함하는 헤드 램프(head lamp, 900)를 나타낸다.12 illustrates a head lamp 900 including a light emitting device package according to an embodiment.

도 12를 참조하면, 헤드 램프(900)는 발광 모듈(901), 리플렉터(reflector, 902), 쉐이드(903) 및 렌즈(904)를 포함한다.Referring to FIG. 12, the head lamp 900 includes a light emitting module 901, a reflector 902, a shade 903, and a lens 904.

발광 모듈(901)은 기판(미도시) 상에 배치되는 복수의 발광 소자 패키지들(미도시)을 포함할 수 있다. 이때 발광 소자 패키지는 도 11에 도시된 실시 예(200)일 수 있다.The light emitting module 901 may include a plurality of light emitting device packages (not shown) disposed on a substrate (not shown). In this case, the light emitting device package may be the embodiment 200 illustrated in FIG. 11.

리플렉터(902)는 발광 모듈(901)로부터 조사되는 빛(911)을 일정 방향, 예컨대, 전방(912)으로 반사시킨다.The reflector 902 reflects the light 911 emitted from the light emitting module 901 in a predetermined direction, for example, the front 912.

쉐이드(903)는 리플렉터(902)와 렌즈(904) 사이에 배치되며, 리플렉터(902)에 의하여 반사되어 렌즈(904)로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 부재로서, 쉐이드(903)의 일측부(903-1)와 타측부(903-2)는 서로 높이가 다를 수 있다.The shade 903 is disposed between the reflector 902 and the lens 904, and is a member that blocks or reflects a portion of light reflected by the reflector 902 to the lens 904 to form a light distribution pattern desired by the designer As, the height of one side portion 903-1 and the other side portion 903-2 of the shade 903 may be different from each other.

발광 모듈(901)로부터 조사되는 빛은 리플렉터(902) 및 쉐이드(903)에서 반사된 후 렌즈(904)를 투과하여 차체 전방을 향할 수 있다. 렌즈(904)는 리플렉터(902)에 의하여 반사된 빛을 전방으로 굴절시킬 수 있다.The light emitted from the light emitting module 901 may be reflected by the reflector 902 and the shade 903 and then pass through the lens 904 to face the vehicle body front. The lens 904 may refract light reflected by the reflector 902 in the forward direction.

도 13은 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 조명 장치(1000)를 나타낸다.13 shows a lighting device 1000 including a light emitting device or a light emitting device package according to an embodiment.

도 13을 참조하면, 조명 장치(1000)는 커버(1100), 광원 모듈(1200), 방열체(1400), 전원 제공부(1600), 내부 케이스(1700) 및 소켓(1800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치(1000)는 부재(1300)와 홀더(1500) 중 어느 하나 이상을 더 포함할 수 있다.Referring to FIG. 13, the lighting device 1000 may include a cover 1100, a light source module 1200, a heat radiator 1400, a power supply unit 1600, an inner case 1700 and a socket 1800. have. In addition, the lighting device 1000 according to the embodiment may further include any one or more of the member 1300 and the holder 1500.

광원 모듈(1200)은 도 2에 예시된 발광 소자(100) 또는 도 11에 도시된 발광 소자 패키지(200)를 포함할 수 있다.The light source module 1200 may include the light emitting device 100 illustrated in FIG. 2 or the light emitting device package 200 illustrated in FIG. 11.

커버(1100)는 벌브(bulb) 또는 반구의 형상일 수 있으며, 속이 비어 있고, 일 부분이 개구된 형상일 수 있다. 커버(1100)는 광원 모듈(1200)과 광학적으로 결합될 수 있다. 예를 들어, 커버(1100)는 광원 모듈(1200)로부터 제공되는 빛을 확산, 산란 또는 여기시킬 수 있다. 커버(1100)는 일종의 광학 부재일 수 있다. 커버(1100)는 방열체(1400)와 결합될 수 있다. 커버(1100)는 방열체(1400)와 결합하는 결합부를 가질 수 있다.The cover 1100 may be in the shape of a bulb or a hemisphere, the hollow may be hollow, and a portion may be opened. The cover 1100 may be optically coupled to the light source module 1200. For example, the cover 1100 may diffuse, scatter, or excite light provided from the light source module 1200. The cover 1100 may be a kind of optical member. The cover 1100 may be combined with the radiator 1400. The cover 1100 may have a coupling portion that engages the heat radiator 1400.

커버(1100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 커버(1100)의 내면의 표면 거칠기는 커버(1100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 광원 모듈(1200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.A milky white coating may be coated on the inner surface of the cover 1100. The milky white paint may include a diffusion material that diffuses light. The surface roughness of the inner surface of the cover 1100 may be greater than the surface roughness of the outer surface of the cover 1100. This is for light from the light source module 1200 to be sufficiently scattered and diffused to be emitted to the outside.

커버(1100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 커버(1100)는 외부에서 광원 모듈(1200)이 보이도록 투명할 수 있으나, 이에 한정되는 것은 아니고 불투명할 수 있다. 커버(1100)는 블로우(blow) 성형을 통해 형성될 수 있다.The material of the cover 1100 may be glass, plastic, polypropylene (PP), polyethylene (PE), polycarbonate (PC), or the like. Here, polycarbonate has excellent light resistance, heat resistance, and strength. The cover 1100 may be transparent so that the light source module 1200 is visible from the outside, but is not limited thereto and may be opaque. The cover 1100 may be formed through blow molding.

광원 모듈(1200)은 방열체(1400)의 일 면에 배치될 수 있으며, 광원 모듈(1200)로부터 발생한 열은 방열체(1400)로 전도될 수 있다. 광원 모듈(1200)은 광원부(1210), 연결 플레이트(1230) 및 커넥터(1250)를 포함할 수 있다.The light source module 1200 may be disposed on one surface of the heat radiator 1400, and heat generated from the light source module 1200 may be conducted to the heat radiator 1400. The light source module 1200 may include a light source unit 1210, a connection plate 1230, and a connector 1250.

부재(1300)는 방열체(1400)의 상면 위에 배치될 수 있고, 복수의 광원부(1210)와 커넥터(1250)가 삽입되는 가이드홈(1310)을 갖는다. 가이드홈(1310)은 광원부(1210)의 기판 및 커넥터(1250)와 대응 또는 정렬될 수 있다.The member 1300 may be disposed on the upper surface of the radiator 1400, and has a plurality of light source units 1210 and a guide groove 1310 into which the connector 1250 is inserted. The guide groove 1310 may correspond to or be aligned with the substrate and connector 1250 of the light source unit 1210.

부재(1300)의 표면은 광 반사 물질로 도포 또는 코팅된 것일 수 있다.The surface of the member 1300 may be coated or coated with a light reflective material.

예를 들면, 부재(1300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 부재(1300)는 커버(1100)의 내면에 반사되어 광원 모듈(1200)을 향하여 되돌아오는 빛을 다시 커버(1100) 방향으로 반사할 수 있다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.For example, the surface of the member 1300 may be coated or coated with a white paint. The member 1300 may reflect light reflected on the inner surface of the cover 1100 and return toward the light source module 1200 again in the direction of the cover 1100. Therefore, it is possible to improve the light efficiency of the lighting device according to the embodiment.

부재(1300)는 예로서 절연 물질로 이루어질 수 있다. 광원 모듈(1200)의 연결 플레이트(1230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 방열체(1400)와 연결 플레이트(1230) 사이에 전기적인 접촉이 이루어질 수 있다. 부재(1300)는 절연 물질로 구성되어 연결 플레이트(1230)와 방열체(1400)의 전기적 단락을 차단할 수 있다. 방열체(1400)는 광원 모듈(1200)로부터의 열과 전원 제공부(1600)로부터의 열을 전달받아 방열할 수 있다.The member 1300 may be made of an insulating material, for example. The connection plate 1230 of the light source module 1200 may include an electrically conductive material. Accordingly, electrical contact may be made between the radiator 1400 and the connection plate 1230. The member 1300 may be formed of an insulating material to block electrical shorts between the connection plate 1230 and the radiator 1400. The heat radiator 1400 may radiate heat by receiving heat from the light source module 1200 and heat from the power supply unit 1600.

홀더(1500)는 내부 케이스(1700)의 절연부(1710)의 수납홈(1719)을 막는다. 따라서, 내부 케이스(1700)의 절연부(1710)에 수납되는 전원 제공부(1600)는 밀폐될 수 있다. 홀더(1500)는 가이드 돌출부(1510)를 가질 수 있으며, 가이드 돌출부(1510)는 전원 제공부(1600)의 돌출부(1610)가 관통하는 홀을 가질 수 있다.The holder 1500 closes the storage groove 1719 of the insulating portion 1710 of the inner case 1700. Therefore, the power supply unit 1600 accommodated in the insulating portion 1710 of the inner case 1700 may be sealed. The holder 1500 may have a guide protrusion 1510, and the guide protrusion 1510 may have a hole through which the protrusion 1610 of the power supply unit 1600 passes.

전원 제공부(1600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈(1200)로 제공한다. 전원 제공부(1600)는 내부 케이스(1700)의 수납홈(1719)에 수납될 수 있고, 홀더(1500)에 의해 내부 케이스(1700)의 내부에 밀폐될 수 있다. 전원 제공부(1600)는 돌출부(1610), 가이드부(1630), 베이스(1650) 및 연장부(1670)를 포함할 수 있다.The power supply unit 1600 processes or converts an electrical signal provided from the outside and provides it to the light source module 1200. The power supply unit 1600 may be accommodated in the receiving groove 1719 of the inner case 1700, and may be sealed inside the inner case 1700 by the holder 1500. The power supply unit 1600 may include a protrusion 1610, a guide unit 1630, a base 1650 and an extension unit 1670.

가이드부(1630)는 베이스(1650)의 일 측에서 외부로 돌출된 형상을 가질 수 있다. 가이드부(1630)는 홀더(1500)에 삽입될 수 있다. 베이스(1650)의 일 면 위에는 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 광원 모듈(1200)의 구동을 제어하는 구동칩, 광원 모듈(1200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.The guide portion 1630 may have a shape protruding from the side of the base 1650 to the outside. The guide portion 1630 may be inserted into the holder 1500. A plurality of parts may be disposed on one surface of the base 1650. For example, a plurality of components include, for example, a DC converter that converts AC power provided from an external power source into DC power, a driving chip that controls the driving of the light source module 1200, and ESD (ElectroStatic) to protect the light source module 1200. discharge) protection element and the like, but is not limited thereto.

연장부(1670)는 베이스(1650)의 다른 일 측에서 외부로 돌출된 형상을 가질 수 있다. 연장부(1670)는 내부 케이스(1700)의 연결부(1750) 내부에 삽입될 수 있고, 외부로부터의 전기적 신호를 제공받을 수 있다. 예컨대, 연장부(1670)는 내부 케이스(1700)의 연결부(1750)와 폭이 같거나 작을 수 있다. 연장부(1670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결될 수 있고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(1800)에 전기적으로 연결될 수 있다.The extension 1670 may have a shape protruding from the other side of the base 1650 to the outside. The extension part 1670 may be inserted inside the connection part 1750 of the inner case 1700, and may receive an electrical signal from the outside. For example, the extension 1670 may be the same or smaller in width than the connection 1750 of the inner case 1700. Each end of the "+ wire" and "- wire" may be electrically connected to the extension 1670, and the other end of the "+ wire" and "- wire" may be electrically connected to the socket 1800. .

내부 케이스(1700)는 내부에 전원 제공부(1600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 전원 제공부(1600)가 내부 케이스(1700) 내부에 고정될 수 있도록 한다.The inner case 1700 may include a molding unit together with a power supply unit 1600 therein. The molding part is a part in which the molding liquid is hardened, so that the power supply unit 1600 can be fixed inside the inner case 1700.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The embodiments have been mainly described above, but this is merely an example and does not limit the present invention, and those of ordinary skill in the art to which the present invention pertains have not been exemplified above in a range that does not depart from the essential characteristics of the present embodiment. It will be appreciated that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be implemented by modification. And differences related to these modifications and applications should be construed as being included in the scope of the invention defined in the appended claims.

100: 발광 소자 110: 기판
112: 요철 패턴 120: 발광 구조물
122: 제1 도전형 반도체층 124: 활성층
126: 제2 도전형 반도체층 130: 이격 공간
130A, 132, 134, 136: 반사층 140, 142, 144, 146: 전도층
150-1, 150-2: 연결 전극 160: 제1 절연층
162-1, 162-1: 제1 절연 세그먼트 164: 제2 절연 세그먼트
166-1, 166-2: 제3 절연 세그먼트
168, 168-1, 168-2: 제4 절연 세그먼트
172: 제1 전극부 174: 제2 전극부
180: 금속 전극 190: 제2 절연층
200: 발광 소자 패키지 212: 제1 범프부
214: 제2 범프부 222: 제1 금속층
224: 제2 금속층 230: 서브 마운트
900: 헤드 램프 902: 리플렉터
903: 쉐이드 904: 렌즈
1000: 조명 장치 1100: 커버
1200: 광원 모듈 1400: 방열체
1600: 전원 제공부 1700: 내부 케이스
1800: 소켓100: light-emitting element 110: substrate
112: uneven pattern 120: light emitting structure
122: first conductive semiconductor layer 124: active layer
126: second conductivity type semiconductor layer 130: separation space
130A, 132, 134, 136: reflective layer 140, 142, 144, 146: conductive layer
150-1, 150-2: connecting electrode 160: first insulating layer
162-1, 162-1: first insulating segment 164: second insulating segment
166-1, 166-2: third insulating segment
168, 168-1, 168-2: fourth insulating segment
172: first electrode portion 174: second electrode portion
180: metal electrode 190: second insulating layer
200: light emitting device package 212: first bump portion
214: second bump portion 222: first metal layer
224: second metal layer 230: sub-mount
900: headlamp 902: reflector
903: shade 904: lens
1000: lighting device 1100: cover
1200: light source module 1400: radiator
1600: Power supply 1700: Inner case
1800: socket

Claims (23)

기판;
상기 기판 위에 배치된 복수의 발광 셀;
상기 복수의 발광 셀을 서로 연결하는 연결 전극; 및
상기 연결 전극에 의해 연결된 이웃하는 발광 셀과 상기 연결 전극 사이에 배치된 제1 절연층을 포함하고,
상기 복수의 발광 셀 각각은
제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 및
상기 발광 셀의 폭의 중앙에 상기 발광 구조물의 두께 방향으로 블라인드 홀 형태로 형성되어 상기 제1 도전형 반도체층을 노출시키는 적어도 하나의 전극 홀을 포함하고,
상기 연결 전극은 상기 이웃하는 발광 셀 중 하나에 포함되는 상기 적어도 하나의 전극 홀에 해당하는 제1 전극 홀 내에 매립된 상기 제1 절연층을 관통하여 상기 제1 도전형 반도체층과 연결되고 상기 이웃하는 발광 셀 중 다른 하나의 상기 제2 도전형 반도체층과 연결되고,
상기 복수의 발광 셀 각각에서, 상기 적어도 하나의 전극 홀의 개수, 상기 적어도 하나의 전극 홀의 크기, 상기 적어도 하나의 전극 홀이 복수의 전극 홀을 포함할 때 상기 복수의 전극 홀 간의 간격, 또는 상기 복수의 전극 홀이 배열되는 방향 중 적어도 하나는 해당하는 상기 발광 셀의 평면 형상, 평면 크기, 또는 원하는 전류 밀도 중 적어도 하나에 따라 결정되고,
상기 복수의 전극 홀은 제1 또는 제2 방향 중 적어도 하나의 방향으로 서로 등간격으로 이격되어 배치되고,
상기 제1 및 제2 방향 각각은 상기 두께 방향과 다른 방향이고,
상기 복수의 전극 홀은 상기 발광 셀의 가로 폭 또는 세로 폭의 중앙에 배열되고,
상기 복수의 전극 홀 중 서로 가장 가깝게 이웃하는 상기 전극 홀 간의 최단 이격 거리인 제1 거리의 절반은 상기 발광 셀의 가장 자리와 상기 전극 홀 사이의 최단 거리인 제2 거리에 해당하는 발광 소자.Board;
A plurality of light emitting cells disposed on the substrate;
Connection electrodes connecting the plurality of light emitting cells to each other; And
And a first insulating layer disposed between the adjacent light emitting cell connected by the connection electrode and the connection electrode,
Each of the plurality of light emitting cells
A light emitting structure including a first conductivity type semiconductor layer, an active layer and a second conductivity type semiconductor layer; And
It is formed in the form of a blind hole in the thickness direction of the light emitting structure in the center of the width of the light emitting cell and includes at least one electrode hole exposing the first conductivity type semiconductor layer,
The connection electrode passes through the first insulating layer embedded in the first electrode hole corresponding to the at least one electrode hole included in one of the neighboring light emitting cells, and is connected to the first conductive semiconductor layer and is connected to the neighboring electrode. Is connected to the second conductive semiconductor layer of the other of the light emitting cell,
In each of the plurality of light emitting cells, the number of the at least one electrode hole, the size of the at least one electrode hole, the spacing between the plurality of electrode holes when the at least one electrode hole includes a plurality of electrode holes, or the plurality of At least one of the directions in which the electrode holes are arranged is determined according to at least one of a planar shape, a planar size, or a desired current density of the corresponding light emitting cell,
The plurality of electrode holes are disposed at equal intervals from each other in at least one of the first or second directions,
Each of the first and second directions is a direction different from the thickness direction,
The plurality of electrode holes are arranged in the center of the horizontal or vertical width of the light emitting cell,
The half of the first distance, which is the shortest distance between the electrode holes, which is the closest to each other among the plurality of electrode holes, corresponds to a second distance that is the shortest distance between the edge of the light emitting cell and the electrode hole. 제1 항에 있어서, 상기 발광 소자는
상기 복수의 발광 셀 중 어느 하나의 상기 적어도 하나의 전극 홀에 해당하는 제2 전극 홀 내에 매립된 상기 제1 절연층을 관통하여 상기 제1 도전형 반도체층과 연결된 제1 전극부;
상기 복수의 발광 셀 중 다른 하나에 포함된 상기 제2 도전형 반도체층과 연결된 제2 전극부; 및
상기 제2 전극 홀에 매립된 상기 제1 절연층을 관통하며, 상기 제1 전극부와 상기 제1 도전형 반도체층 사이에 배치된 금속 전극을 더 포함하고,
상기 복수의 발광 셀 각각은
상기 제2 도전형 반도체층 위에 배치된 반사층을 더 포함하고,
상기 연결 전극은 상기 이웃하는 발광 셀 중 상기 다른 하나에 포함된 상기 반사층을 경유하여 상기 제2 도전형 반도체층과 연결되고,
상기 제2 전극부는 상기 복수의 발광 셀 중 상기 다른 하나에 포함된 상기 반사층을 경유하여 상기 제2 도전형 반도체층과 연결된 발광 소자.The method of claim 1, wherein the light emitting element
A first electrode part penetrating through the first insulating layer buried in a second electrode hole corresponding to the at least one electrode hole of the one of the plurality of light emitting cells and connected to the first conductivity type semiconductor layer;
A second electrode part connected to the second conductivity type semiconductor layer included in another one of the plurality of light emitting cells; And
Further comprising a metal electrode passing through the first insulating layer buried in the second electrode hole, and disposed between the first electrode portion and the first conductivity type semiconductor layer,
Each of the plurality of light emitting cells
Further comprising a reflective layer disposed on the second conductive semiconductor layer,
The connection electrode is connected to the second conductive type semiconductor layer through the reflective layer included in the other one of the neighboring light emitting cells,
The second electrode part is a light emitting device connected to the second conductive type semiconductor layer via the reflective layer included in the other one of the plurality of light emitting cells. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 기판;
상기 기판 위에 배치된 복수의 발광 셀;
상기 복수의 발광 셀을 서로 연결하는 연결 전극; 및
상기 연결 전극에 의해 연결된 이웃하는 발광 셀과 상기 연결 전극 사이에 배치된 제1 절연층을 포함하고,
상기 복수의 발광 셀 각각은
제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 및
상기 발광 셀의 폭의 중앙에 상기 발광 구조물의 두께 방향으로 블라인드 홀 형태로 형성되어 상기 제1 도전형 반도체층을 노출시키는 적어도 하나의 전극 홀을 포함하고,
상기 연결 전극은 상기 이웃하는 발광 셀 중 하나에 포함되는 상기 적어도 하나의 전극 홀에 해당하는 제1 전극 홀 내에 매립된 상기 제1 절연층을 관통하여 상기 제1 도전형 반도체층과 연결되고 상기 이웃하는 발광 셀 중 다른 하나의 상기 제2 도전형 반도체층과 연결되고,
상기 복수의 발광 셀 각각에서, 상기 적어도 하나의 전극 홀의 개수, 상기 적어도 하나의 전극 홀의 크기, 상기 적어도 하나의 전극 홀이 복수의 전극 홀을 포함할 때 상기 복수의 전극 홀 간의 간격, 또는 상기 복수의 전극 홀이 배열되는 방향 중 적어도 하나는 해당하는 상기 발광 셀의 평면 형상, 평면 크기, 또는 원하는 전류 밀도 중 적어도 하나에 따라 결정되고,
상기 복수의 전극 홀은 제1 또는 제2 방향 중 적어도 하나의 방향으로 서로 등간격으로 이격되어 배치되고,
상기 제1 및 제2 방향 각각은 상기 두께 방향과 다른 방향이고,
상기 복수의 전극 홀은 상기 발광 셀의 가로 폭 또는 세로 폭의 중앙에 배열되고,
상기 발광 셀의 가장 자리와 상기 전극 홀 간의 최단 거리인 제2 거리는 상기 복수의 전극 홀 중 서로 가장 가깝게 이웃하는 상기 전극 홀 간의 최단 이격 거리인 제1 거리 이상인 발광 소자.Board;
A plurality of light emitting cells disposed on the substrate;
Connection electrodes connecting the plurality of light emitting cells to each other; And
And a first insulating layer disposed between the adjacent light emitting cell connected by the connection electrode and the connection electrode,
Each of the plurality of light emitting cells
A light emitting structure including a first conductivity type semiconductor layer, an active layer and a second conductivity type semiconductor layer; And
It is formed in the form of a blind hole in the thickness direction of the light emitting structure in the center of the width of the light emitting cell and includes at least one electrode hole exposing the first conductivity type semiconductor layer,
The connection electrode passes through the first insulating layer embedded in the first electrode hole corresponding to the at least one electrode hole included in one of the neighboring light emitting cells, and is connected to the first conductive semiconductor layer and is connected to the neighboring electrode. Is connected to the second conductive semiconductor layer of the other of the light emitting cell,
In each of the plurality of light emitting cells, the number of the at least one electrode hole, the size of the at least one electrode hole, the spacing between the plurality of electrode holes when the at least one electrode hole includes a plurality of electrode holes, or the plurality of At least one of the directions in which the electrode holes are arranged is determined according to at least one of a planar shape, a planar size, or a desired current density of the corresponding light emitting cell,
The plurality of electrode holes are disposed at equal intervals from each other in at least one of the first or second directions,
Each of the first and second directions is a direction different from the thickness direction,
The plurality of electrode holes are arranged in the center of the horizontal or vertical width of the light emitting cell,
The second distance, which is the shortest distance between the edge of the light emitting cell and the electrode hole, is at least a first distance that is the shortest separation distance between the electrode holes that are closest to each other among the plurality of electrode holes. 삭제delete 제1 항 또는 제10 항에 있어서, 상기 제1 거리가 상기 이웃하는 전극 홀의 경계와 경계 사이의 최단 이격 거리에 해당할 때 상기 제2 거리는 상기 가장 자리와 상기 전극 홀의 경계 사이의 최단 거리에 해당하거나,
상기 제1 거리가 상기 이웃하는 전극 홀의 중심과 중심 사이의 이격 거리에 해당할 때 상기 제2 거리는 상기 가장 자리와 상기 전극 홀의 중심 사이의 최단 거리에 해당하는 발광 소자.11. The method of claim 1 or claim 10, When the first distance corresponds to the shortest distance between the boundary and the boundary of the adjacent electrode hole, the second distance corresponds to the shortest distance between the edge and the boundary of the electrode hole do or,
When the first distance corresponds to the distance between the center and the center of the adjacent electrode hole, the second distance corresponds to the shortest distance between the edge and the center of the electrode hole. 삭제delete 삭제delete 삭제delete 제1 항에 있어서, 상기 제1 절연층은
상기 이웃하는 발광 셀과 상기 연결 전극 사이에 배치된 제1 절연 세그먼트;
상기 복수의 발광 셀 중 상기 제1 및 제2 전극부가 배치되지 않은 제1 발광 셀 각각에서, 이웃하는 연결 전극 사이에 배치된 제2 절연 세그먼트;
상기 복수의 발광 셀 중 상기 제1 전극부가 배치된 제2 발광 셀에서, 상기 제1 전극부와 상기 연결 전극 사이에 배치된 제3 절연 세그먼트; 및
상기 복수의 발광 셀 중 상기 제2 전극부가 배치된 제3 발광 셀에서, 상기 제2 전극부와 상기 연결 전극 사이에 배치된 제4 절연 세그먼트를 포함하고,
상기 제2 내지 제4 절연 세그먼트의 상부와 상기 연결 전극의 상부에 배치된 제2 절연층을 더 포함하고,
상기 제1 및 제2 전극부는 상기 제1 및 제2 절연층을 관통하여 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층에 각각 연결된 발광 소자.The method of claim 1, wherein the first insulating layer
A first insulating segment disposed between the neighboring light emitting cell and the connection electrode;
A second insulating segment disposed between adjacent connection electrodes in each of the first light emitting cells in which the first and second electrode parts are not disposed among the plurality of light emitting cells;
A third insulating segment disposed between the first electrode portion and the connection electrode in the second light emitting cell in which the first electrode portion is disposed among the plurality of light emitting cells; And
In a third light emitting cell in which the second electrode part is disposed among the plurality of light emitting cells, a fourth insulating segment disposed between the second electrode part and the connection electrode,
Further comprising a second insulating layer disposed on the upper portion of the second to fourth insulating segments and the connecting electrode,
The first and second electrode portions pass through the first and second insulating layers and are respectively connected to the first conductive type semiconductor layer and the second conductive type semiconductor layer. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 서브 마운트;
상기 서브 마운트 상에 서로 이격되어 배치된 제1 및 제2 금속층;
상기 제1 항, 제2 항, 제10 항, 및 제16 항 중 어느 한 항에 기재된 발광 소자; 및
상기 발광 소자와 상기 서브 마운트를 전기적으로 연결한 제1 및 제2 범프부를 포함하는 발광 소자 패키지.Sub-mount;
First and second metal layers spaced apart from each other on the sub-mount;
The light emitting element according to any one of claims 1, 2, 10 and 16; And
A light emitting device package including first and second bump parts electrically connecting the light emitting device and the sub-mount.
KR1020140058604A 2014-05-15 2014-05-15 Light emitting device and light emitting device package including the device KR102140279B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140058604A KR102140279B1 (en) 2014-05-15 2014-05-15 Light emitting device and light emitting device package including the device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140058604A KR102140279B1 (en) 2014-05-15 2014-05-15 Light emitting device and light emitting device package including the device

Publications (2)

Publication Number Publication Date
KR20150131642A KR20150131642A (en) 2015-11-25
KR102140279B1 true KR102140279B1 (en) 2020-07-31

Family

ID=54845438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140058604A KR102140279B1 (en) 2014-05-15 2014-05-15 Light emitting device and light emitting device package including the device

Country Status (1)

Country Link
KR (1) KR102140279B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731473B (en) * 2019-11-15 2021-06-21 晶智達光電股份有限公司 Laser device
US11843077B2 (en) * 2020-02-11 2023-12-12 Seoul Viosys Co., Ltd. Unit pixel having light emitting device and displaying apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101021005B1 (en) 2010-03-10 2011-03-09 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device and light emitting device package
JP2012019217A (en) * 2010-07-08 2012-01-26 Samsung Led Co Ltd Semiconductor light-emitting device and method of manufacturing the same, illuminating device and backlight
JP5336594B2 (en) * 2009-06-15 2013-11-06 パナソニック株式会社 Semiconductor light emitting device, light emitting module, and lighting device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101900269B1 (en) * 2012-01-03 2018-09-20 엘지이노텍 주식회사 Light emitting device and light emitting apparatus having the same
KR101423717B1 (en) * 2013-02-08 2014-08-01 서울바이오시스 주식회사 Light emitting diode package having plurality of light emitting cells and method of fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5336594B2 (en) * 2009-06-15 2013-11-06 パナソニック株式会社 Semiconductor light emitting device, light emitting module, and lighting device
KR101021005B1 (en) 2010-03-10 2011-03-09 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device and light emitting device package
JP2012019217A (en) * 2010-07-08 2012-01-26 Samsung Led Co Ltd Semiconductor light-emitting device and method of manufacturing the same, illuminating device and backlight

Also Published As

Publication number Publication date
KR20150131642A (en) 2015-11-25

Similar Documents

Publication Publication Date Title
KR102162437B1 (en) Light emitting device and light emitting device package including the device
US9472742B2 (en) Light emitting device and light unit having the same
US9929327B2 (en) Light-emitting device package and light-emitting module including the same
US8766289B2 (en) Light emitting device
US8653547B2 (en) Light emitting device and light emitting device package
US9165977B2 (en) Light emitting device and light emitting device package including series of light emitting regions
US9761776B2 (en) Light emitting device, manufacturing method for the light emitting device, and lighting module having the light emitting device
KR102357188B1 (en) Light emitting device
US9153622B2 (en) Series of light emitting regions with an intermediate pad
US20180108812A1 (en) Light emitting device, light emitting device package including the device, and lighting apparatus including the package
US9496457B2 (en) Light emitting device and light emitting device package
KR101830719B1 (en) A light emitting device
US8686456B2 (en) Light emitting device, light emitting device package, and light unit
KR102140279B1 (en) Light emitting device and light emitting device package including the device
KR20170082889A (en) Light emitting device
KR102577887B1 (en) Light emitting device package
KR102268107B1 (en) Light emitting device
KR20190038105A (en) Light emitting device package and method of manufacturing the same
KR102639844B1 (en) Light emitting device
KR102631075B1 (en) Smeiconductor device
KR101843731B1 (en) Light emitting device
KR20140073945A (en) Light emitting device
KR20150113637A (en) Light emitting device and lighting system having the same
KR20140092037A (en) A light emitting device package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant