KR20140092037A - A light emitting device package - Google Patents

A light emitting device package Download PDF

Info

Publication number
KR20140092037A
KR20140092037A KR1020130004241A KR20130004241A KR20140092037A KR 20140092037 A KR20140092037 A KR 20140092037A KR 1020130004241 A KR1020130004241 A KR 1020130004241A KR 20130004241 A KR20130004241 A KR 20130004241A KR 20140092037 A KR20140092037 A KR 20140092037A
Authority
KR
South Korea
Prior art keywords
light emitting
conductive layer
layer
electrode
emitting device
Prior art date
Application number
KR1020130004241A
Other languages
Korean (ko)
Inventor
김성균
추성호
주현승
범희영
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130004241A priority Critical patent/KR20140092037A/en
Publication of KR20140092037A publication Critical patent/KR20140092037A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

An embodiment provides a light emitting device package comprising a light emitting device which has a substrate, a first semiconductor layer, an active layer, and a second semiconductor layer, divided into a plurality of light emitting cells, and placed under the substrate; and a submount which has at least one conductive layer and is located under the light emitting device. The light emitting cells are electrically separated from each other. At least one conductive layer connects the light emitting cells in series.

Description

발광 소자 패키지{A LIGHT EMITTING DEVICE PACKAGE}[0001] A LIGHT EMITTING DEVICE PACKAGE [0002]

실시 예는 발광 소자 패키지에 관한 것이다.An embodiment relates to a light emitting device package.

질화갈륨(GaN)의 금속 유기화학기상 증착법 및 분자선 성장법 등의 발달을 바탕으로 고휘도 및 백색광 구현이 가능한 적색, 녹색 및 청색 발광 다이오드(LED:Light Emitting Diode)가 개발되었다.Red, green, and blue light emitting diodes (LEDs) have been developed that can realize high brightness and white light based on the development of gallium nitride (GaN) metal organic chemical vapor deposition and molecular beam growth method.

이러한 LED는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다. 이러한 LED 소자의 핵심 경쟁 요소는 고효율 및 고출력 칩 및 패키징 기술에 의한 고휘도의 구현이다.These LEDs have excellent environmental friendliness because they do not contain harmful substances such as mercury (Hg) used in conventional lighting devices such as incandescent lamps and fluorescent lamps, and have advantages such as long lifetime and low power consumption characteristics. It is replacing. A key competitive element of such LED devices is high luminance implementation by high efficiency and high output chip and packaging technology.

고휘도를 구현하기 위해서 광 추출 효율을 높이는 것이 중요하다. 광 추출 효율을 높이기 위하여 플립 칩(flip-chip) 구조, 표면 요철 형성(surface texturing), 요철이 형성된 사파이어 기판(PSS:Patterned Sapphire Substrate), 광 결정(photonic crystal) 기술, 및 반사 방지막(anti-reflection layer) 구조 등을 이용한 다양한 방법들이 연구되고 있다.It is important to increase light extraction efficiency to realize high brightness. In order to increase the light extraction efficiency, a flip-chip structure, a surface texturing, a patterned sapphire substrate (PSS) with a concavo-convex pattern, a photonic crystal technology, and an anti- reflection layer structures have been studied.

일반적으로 발광 소자는 기판 위에 위치하는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물과, 제1 도전형 반도체층에 제1 전원을 공급하는 제1 전극과, 제2 도전형 반도체층에 제2 전원을 공급하는 제2 전극을 포함할 수 있다.In general, a light emitting device includes a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer disposed on a substrate, a first electrode that supplies a first power to the first conductive semiconductor layer, And a second electrode for supplying a second power to the two-conductivity type semiconductor layer.

실시 예는 단락 방지 및 발광 효율 및 신뢰성을 향상시킬 수 있는 발광 소자 패키지를 제공한다.Embodiments provide a light emitting device package capable of preventing short circuits and improving luminous efficiency and reliability.

실시 예는 기판, 및 제1 반도체층, 활성층, 및 제2 반도체층을 포함하고 복수의 발광 셀들로 구분되고 상기 기판 아래에 위치하는 발광 구조물을 포함하는 발광 소자; 및 적어도 하나의 도전층을 포함하고, 상기 발광 소자 아래에 위치하는 서브 마운트를 포함하고, 상기 복수의 발광 셀들 각각은 전기적으로 분리되고, 상기 적어도 하나의 도전층은 상기 복수의 발광 셀들을 직렬로 연결한다.A light emitting device includes a substrate, a light emitting structure including a first semiconductor layer, an active layer, and a second semiconductor layer, the light emitting structure being divided into a plurality of light emitting cells and positioned under the substrate; And a submount located below the light emitting device, wherein each of the plurality of light emitting cells is electrically separated, and the at least one conductive layer is formed by connecting the plurality of light emitting cells in series Connect.

상기 적어도 하나의 도전층은 서로 이격하는 제1 도전층, 제2 도전층, 및 연결 도전층을 포함하고, 상기 발광 소자는 상기 발광 셀들 각각의 제1 반도체층 상에 위치하는 제1 전극, 및 상기 발광 셀들 각각의 제2 반도체층 상에 위치하는 제2 전극을 더 포함할 수 있다.Wherein the at least one conductive layer includes a first conductive layer, a second conductive layer, and a connection conductive layer that are spaced apart from each other, the light emitting element includes a first electrode located on a first semiconductor layer of each of the light emitting cells, And a second electrode disposed on the second semiconductor layer of each of the light emitting cells.

상기 제1 도전층은 상기 발광 셀들 중 어느 하나 발광 셀의 제1 전극과 전기적으로 연결되고, 상기 제2 도전층은 발광 셀들 중 다른 어느 하나의 발광 셀의 제2 전극과 전기적으로 연결되고, 연결 도전층은 인접하는 2개의 발광 셀들 중 어느 하나의 제2 전극과 나머지 다른 하나의 제1 전극을 전기적으로 연결할 수 있다.Wherein the first conductive layer is electrically connected to the first electrode of the light emitting cell among the light emitting cells and the second conductive layer is electrically connected to the second electrode of the other one of the light emitting cells, The conductive layer may electrically connect any one of the two adjacent light emitting cells to the other one of the first electrodes.

상기 발광 셀들은 제1 내지 제n(n>1인 자연수) 발광 셀들이고, 상기 제1 도전층은 상기 제1 발광 셀의 제1 전극과 전기적으로 연결되고, 상기 제2 도전층은 상기 제n 발광 셀의 제2 전극과 전기적으로 연결되고, 상기 연결 도전층은 상기 제(n-1) 발광 셀의 제2 전극과 상기 제n 발광 셀의 제1 전극을 전기적으로 연결할 수 있다.The first conductive layer is electrically connected to the first electrode of the first light emitting cell, and the second conductive layer is electrically connected to the n < th > And the connection conductive layer may electrically connect the second electrode of the (n-1) th light emitting cell and the first electrode of the nth light emitting cell.

상기 발광 소자 패키지는 상기 제1 도전층과 제1 전극 사이, 상기 제2 도전층과 상기 제2 전극 사이, 상기 연결 도전층과 상기 제1 전극 사이, 및 상기 연결 도전층과 상기 제2 전극 사이에 위치하는 본딩부를 더 포함할 수 있다.Wherein the light emitting device package is provided between the first conductive layer and the first electrode, between the second conductive layer and the second electrode, between the connection conductive layer and the first electrode, and between the connection conductive layer and the second electrode. And a bonding portion disposed on the substrate.

상기 발광 소자 패키지는 상기 복수의 발광 셀들, 및 상기 발광 셀들 사이에 위치하는 상기 기판의 일 영역 상에 배치되는 절연층을 더 포함할 수 있다. 상기 절연층은 분산 브래그 반사층일 수 있다.The light emitting device package may further include the plurality of light emitting cells, and an insulating layer disposed on one side of the substrate positioned between the light emitting cells. The insulating layer may be a dispersion Bragg reflection layer.

상기 발광 소자 패키지는 측면과 바닥으로 이루어지는 캐비티(cavity)를 갖는 몸체; 상기 몸체 내에 서로 이격하여 위치하고, 상기 제1 도전층과 전기적으로 연결되는 제1 리드 프레임; 상기 몸체 내에 서로 이격하여 위치하고, 상기 제2 도전층과 전기적으로 연결되는 제2 리드 프레임; 및 상기 캐비티 내에 충진되는 수지층을 더 포함할 수 있으며, 상기 서브 마운트는 상기 캐비티 내에 위치할 수 있다.The light emitting device package includes a body having a cavity formed of a side surface and a bottom surface; A first lead frame spaced apart from each other in the body and electrically connected to the first conductive layer; A second lead frame spaced apart from the body and electrically connected to the second conductive layer; And a resin layer filled in the cavity, wherein the submount may be located in the cavity.

상기 발광 소자 패키지는 상기 패키지 몸체를 통과하여 상기 제1 도전층과 상기 제1 리드 프레임을 연결하는 제1 비아; 및 상기 패키지 몸체를 통과하여 상기 제2 도전층과 상기 제2 리드 프레임을 연결하는 제2 비아를 더 포함할 수 있다.Wherein the light emitting device package includes: a first via that connects the first conductive layer and the first lead frame through the package body; And a second via connecting the second conductive layer and the second lead frame through the package body.

실시 예는 단락 방지 및 발광 효율 및 신뢰성을 향상시킬 수 있다.The embodiment can improve the short circuit prevention and the luminous efficiency and reliability.

도 1은 실시 예에 따른 발광 소자 패키지의 제1 단면도를 나타낸다.
도 2는 실시 예에 따른 발광 소자 패키지의 제2 단면도를 나타낸다.
도 3은 실시 예에 따른 발광 소자 패키지의 제3 단면도를 나타낸다.
도 4는 실시 예에 따른 발광 소자 패키지에 포함되는 발광 소자의 평면도를 나타낸다.
도 5는 실시 예에 따른 발광 소자 패키지에 포함되는 서브 마운트의 평면도를 나타낸다.
도 6은 도 1 내지 도 3에 도시된 제1 본딩부 및 제2 본딩부의 일 실시 예를 나타낸다.
도 7은 다른 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 8은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다.
도 9는 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 10은 실시 예에 따른 발광 소자 패키지를 포함하는 해드 램프를 나타낸다.1 is a first sectional view of a light emitting device package according to an embodiment.
2 is a second sectional view of the light emitting device package according to the embodiment.
3 shows a third cross-sectional view of the light emitting device package according to the embodiment.
4 is a plan view of a light emitting device included in the light emitting device package according to the embodiment.
5 is a plan view of a submount included in the light emitting device package according to the embodiment.
FIG. 6 shows an embodiment of the first bonding part and the second bonding part shown in FIGS. 1 to 3. FIG.
7 shows a light emitting device package according to another embodiment.
8 is an exploded perspective view of a lighting device including a light emitting device package according to an embodiment.
9 shows a display device including a light emitting device package according to an embodiment.
10 shows a head lamp including the light emitting device package according to the embodiment.

이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be referred to as being "on" or "under" a substrate, each layer It is to be understood that the terms " on "and " under" include both " directly "or" indirectly " do. In addition, the criteria for the top / bottom or bottom / bottom of each layer are described with reference to the drawings.

도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시 예에 따른 발광 소자 패키지를 설명한다.In the drawings, dimensions are exaggerated, omitted, or schematically illustrated for convenience and clarity of illustration. Also, the size of each component does not entirely reflect the actual size. The same reference numerals denote the same elements throughout the description of the drawings. Hereinafter, a light emitting device package according to an embodiment will be described with reference to the accompanying drawings.

도 1은 실시 예에 따른 발광 소자 패키지(100)의 제1 단면도를 나타내고, 도 2는 실시 예에 따른 발광 소자 패키지(100)의 제2 단면도를 나타내고, 도 3은 실시 예에 따른 발광 소자 패키지의 제3 단면도를 나타내고, 도 4는 실시 예에 따른 발광 소자 패키지(100)에 포함되는 발광 소자(10)의 평면도를 나타내고, 도 5는 실시 예에 따른 발광 소자 패키지(100)에 포함되는 서브 마운트(20)의 평면도를 나타낸다.1 is a sectional view of a light emitting device package 100 according to an embodiment of the present invention. FIG. 2 is a sectional view of a light emitting device package 100 according to an embodiment. FIG. 4 is a plan view of the light emitting device 10 included in the light emitting device package 100 according to the embodiment. FIG. 5 is a sectional view of the light emitting device package 100 according to the embodiment. FIG. 7 shows a top view of the mount 20; FIG.

제1 단면도는 도 4에 도시된 발광 소자(10) 및 도 5에 도시된 서브 마운트를 AB 방향으로 절단한 도면이고, 제2 단면도는 도 4에 도시된 발광 소자(10) 및 도 5에 도시된 서브 마운트를 CD 방향으로 절단한 도면이고, 제3 단면도는 도 4에 도시된 발광 소자(10) 및 도 5에 도시된 서브 마운트를 EF 방향으로 절단한 도면이다.4 is a cross-sectional view taken along the line AB of the light emitting device 10 shown in Fig. 4 and the submount shown in Fig. 5, and the second cross-sectional view shows the light emitting device 10 shown in Fig. And the third cross-sectional view is a view in which the light emitting device 10 shown in Fig. 4 and the submount shown in Fig. 5 are cut in the EF direction.

도 1 내지 도 5를 참조하면, 발광 소자 패키지(100)는 발광 소자(10), 서브 마운트(20), 및 본딩부(410)를 포함한다.1 to 5, a light emitting device package 100 includes a light emitting device 10, a submount 20, and a bonding portion 410.

발광 소자(10)는 기판(110), 발광 구조물(120), 도전층(130), 제1 전극(142-1 내지 142-n, n>1인 자연수), 제2 전극(144-1 내지 144-n, n>1인 자연수), 및 절연층(130)을 포함할 수 있다.The light emitting device 10 includes a substrate 110, a light emitting structure 120, a conductive layer 130, first electrodes 142-1 through 142-n, a natural number of n> 1, 144-n, a natural number of n > 1), and an insulating layer 130.

기판(110)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 또한 기판(110)은 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다.The substrate 110 may be formed of a carrier wafer, a material suitable for semiconductor material growth. In addition, the substrate 110 may be formed of a material having excellent thermal conductivity, and may be a conductive substrate or an insulating substrate.

또한, 기판(110)은 투광성을 갖는 물질로 이루어질 수도 있으며, 발광 구조물(120)의 휨을 가져오지 않으면서, 스크라이빙(scribing) 공정 및 브레이킹(breading) 공정을 통해 별개의 칩으로 잘 분리시키기 위한 정도의 기계적 강도를 가질 수 있다.The substrate 110 may be made of a light-transmissive material and may be separated by a separate chip through a scribing process and a breading process without causing deflection of the light- And the like.

예컨대, 기판(110)은 사파이어(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, GaAs, Ge 중 적어도 하나를 포함하는 물질일 수 있다. 이러한 기판(110)의 상면에는 광추출을 향상시키기 위하여 요철 패턴(미도시)이 형성될 수 있다.For example, the substrate 110 may be a material including at least one of sapphire (Al 2 O 3 ), GaN, SiC, ZnO, Si, GaP, InP, Ga 2 O 3 , GaAs, An uneven pattern (not shown) may be formed on the upper surface of the substrate 110 to improve light extraction.

발광 구조물(120)은 기판(110) 상에 배치될 수 있으며, 제1 반도체층(122), 제2 반도체층(126), 및 제1 반도체층(122)과 제2 반도체층(126) 사이에 위치하는 활성층(124)을 포함할 수 있다. 제1 반도체층(122)과 제2 반도체층(126)은 서로 다른 도전형일 수 있다.The light emitting structure 120 may be disposed on the substrate 110 and may include a first semiconductor layer 122, a second semiconductor layer 126, and a second semiconductor layer 126 between the first semiconductor layer 122 and the second semiconductor layer 126 And an active layer 124 disposed on the active layer. The first semiconductor layer 122 and the second semiconductor layer 126 may be of different conductivity types.

제1 반도체층(122)은 3족 내지 5족 원소의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 제1 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, 예컨대 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나를 포함할 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다. 제1 반도체층(122)은 단층 또는 다층 구조를 가질 수 있으며, 이에 대해 한정하지는 않는다.The first semiconductor layer 122 may be formed of a compound semiconductor of Group 3 or Group 5 elements, and the first conductive type dopant may be doped. The first semiconductor layer 122 is a semiconductor material having a composition formula of Al x In y Ga (1-xy) N (0? X? 1, 0? Y? 1, 0? X + y? 1) And may be doped with an n-type dopant such as Si, Ge, Sn, Se, Te or the like. The dopant may be doped with a dopant such as Al, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP or AlGaInP. The first semiconductor layer 122 may have a single-layer structure or a multi-layer structure, but is not limited thereto.

활성층(124)은 단일 우물 구조(Double Hetero Structure), 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 활성층(124)은 3족 내지 5족 원소의 화합물 반도체일 수 있으며, 적어도 한 쌍의 우물층과 장벽층을 포함할 수 있다.The active layer 124 may include any one of a double heterostructure, a multi-well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum dot structure, or a quantum wire structure. The active layer 124 may be a compound semiconductor of Group 3 or Group 5 elements, and may include at least a pair of well layers and a barrier layer.

예를 들면 활성층(124)은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 적어도 하나를 포함하는 페어(pair) 구조를 가질 수 있으나 이에 한정되지는 않는다. 우물층은 장벽층보다 작은 에너지 밴드 갭을 갖는 물질로 이루어질 수 있다.For example, the active layer 124 may have a pair structure including at least one of InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs), / AlGaAs, GaP (InGaP) But is not limited thereto. The well layer may be made of a material having a smaller energy band gap than the barrier layer.

제2 반도체층(126)은 3족 내지 5족 원소의 화합물 반도체로 구현될 수 있으며, 예를 들어 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, 예컨대 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나를 포함할 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second semiconductor layer 126 may be formed of a compound semiconductor of Group 3 to Group 5 elements, for example, In x Al y Ga 1 -x- y N (0? X? 1, 0? GaN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP with a composition formula of 0? X + y? 1, A p-type dopant such as Zn, Ca, Sr, or Ba can be doped.

상술한 설명에서는 제1 반도체층(122)이 n형 반도체층을 포함하고, 제2 반도체층(126)이 p형 반도체층을 포함하는 것을 예시하였으나, 실시 예가 이에 한정되는 것은 아니다. 제1 반도체층(122)이 p형 반도체층을 포함할 수 있고, 제2 반도체층(126)이 n형 반도체층을 포함할 수도 있다.In the above description, the first semiconductor layer 122 includes the n-type semiconductor layer and the second semiconductor layer 126 includes the p-type semiconductor layer, but the embodiment is not limited thereto. The first semiconductor layer 122 may include a p-type semiconductor layer, and the second semiconductor layer 126 may include an n-type semiconductor layer.

또한 제2 반도체층(126) 아래에 n형 또는 p형 반도체층이 배치될 수도 있다. 이에 따라 발광 구조물(120)은 np, pn, npn, 또는 pnp 접합 구조 중 적어도 하나를 포함할 수 있다. 또한 제1 반도체층(122) 및 제2 반도체층(126) 내의 도펀트의 도핑 농도는 균일할 수도 있고, 불균일할 수도 있다. 즉 발광 구조물(120)의 구조는 다양하게 변형될 수 있다.An n-type or p-type semiconductor layer may be disposed under the second semiconductor layer 126. Accordingly, the light emitting structure 120 may include at least one of np, pn, npn, or pnp junction structures. In addition, the doping concentrations of the dopants in the first semiconductor layer 122 and the second semiconductor layer 126 may be uniform or non-uniform. That is, the structure of the light emitting structure 120 can be variously modified.

도 4를 참조하면, 발광 구조물(120)은 서로 이격하는 복수의 발광 셀들(S1 내지 Sn, n>1인 자연수)로 구분될 수 있다. 복수의 발광 셀들(S1 내지 Sn, n>1인 자연수) 사이에는 위치하는 기판(110)의 일 영역은 노출될 수 있다. 복수의 발광 셀들(S1 내지 Sn, n>1인 자연수) 각각은 제1 반도체층(122), 활성층(124), 및 제2 반도체층(126)이 적층된 구조일 수 있다. 복수의 발광 셀들(S1 내지 Sn, n>1인 자연수) 각각의 크기는 동일할 수 있으나, 이에 한정되는 것은 아니다. 즉 하나의 발광 칩(single LED chip)의 발광 구조물(120)은 복수의 발광 셀들(S1 내지 Sn, n>1인 자연수)로 구분될 수 있다.Referring to FIG. 4, the light emitting structure 120 may be divided into a plurality of light emitting cells (S1 to Sn, n> 1) spaced from each other. One region of the substrate 110 located between the plurality of light emitting cells (S1 to Sn, natural number of n> 1) may be exposed. The first semiconductor layer 122, the active layer 124, and the second semiconductor layer 126 may be stacked on each of the plurality of light emitting cells (S1 to Sn, n> 1). The size of each of the plurality of light emitting cells (S1 to Sn, natural number of n> 1) may be the same, but is not limited thereto. That is, the light emitting structure 120 of a single LED chip may be divided into a plurality of light emitting cells (S1 to Sn, natural number of n> 1).

제1 전극(142-1 내지 142-n, n>1인 자연수)은 발광 셀들(S1 내지 Sn, n>1인 자연수) 각각의 제1 반도체층(122) 상에 배치될 수 있다. 예컨대, 메사 식각(mesa etching) 등을 통하여 발광 셀들(S1 내지 Sn, n>1인 자연수) 각각은 제1 반도체층(122)의 일부를 노출할 수 있으며, 제1 전극(142-1 내지 142-n, n>1인 자연수)은 노출되는 제1 반도체층(122)의 일부 상에 배치될 수 있다. 제1 전극(142-1 내지 142-n, n>1인 자연수)과 제1 반도체층(122)은 오믹 접촉할 수 있다.The first electrodes 142-1 through 142-n and n> 1 may be disposed on the first semiconductor layer 122 of each of the light emitting cells S1 through Sn and n> 1. For example, each of the light emitting cells S1 to Sn and natural number n> 1 may expose a part of the first semiconductor layer 122 through mesa etching or the like, and the first electrodes 142-1 to 142 -n, n > 1) may be disposed on a part of the exposed first semiconductor layer 122. The first electrodes 142-1 through 142-n, n> 1) and the first semiconductor layer 122 may be in ohmic contact with each other.

제2 전극(144-1 내지 144-n, n>1인 자연수)은 발광 셀들(S1 내지 Sn, n>1인 자연수) 각각의 제2 반도체층(126) 상에 배치될 수 있다.The second electrodes 144-1 through 144-n and n> 1 may be disposed on the second semiconductor layer 126 of each of the light emitting cells S1 through Sn and n> 1.

전도층(130)은 제2 반도체층(126)과 제2 전극(144-1 내지 144-n, n>1인 자연수) 사이에 배치될 수 있다. 전도층(130)은 제2 반도체층(126)과 오믹 접촉할 수 있다. 이 경우 전도층(130)은 제2 반도체층(126)과 오믹 접촉하는 금속 물질, 예컨대, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, WTi, V 또는 이들의 합금 중 적어도 하나를 포함할 수 있다.The conductive layer 130 may be disposed between the second semiconductor layer 126 and the second electrodes 144-1 through 144-n, where n> 1. The conductive layer 130 may be in ohmic contact with the second semiconductor layer 126. In this case, the conductive layer 130 may be formed of a metal material in ohmic contact with the second semiconductor layer 126, for example, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, Ag, Cr, Mo, Nb, Al, Ni, Cu, WTi, V, or an alloy thereof.

전도층(130)은 제2 반도체층(126) 상에 배치될 수 있고, 전반사를 감소시키고, 투광성이 좋기 때문에 활성층(124)으로부터 제2 반도체층(126)으로 방출되는 빛의 추출 효율을 증가시킬 수 있다. 이를 위하여 전도층(130)은 발광 파장에 대해 투과율이 높은 투명한 산화물계 물질, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminium Zinc Oxide), ATO(Aluminium Tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다.The conductive layer 130 may be disposed on the second semiconductor layer 126 to reduce total reflection and improve light extraction efficiency of light emitted from the active layer 124 to the second semiconductor layer 126 . For this, the conductive layer 130 may be formed of a transparent oxide material having a high transmittance with respect to the emission wavelength, such as indium tin oxide (ITO), tin oxide (TO), indium zinc oxide (IZO), indium zinc tin oxide (Indium Gallium Tin Oxide), IGTO (Indium Gallium Tin Oxide), AZO (Aluminum Tin Oxide), ATO (Aluminum Tin Oxide), GZO (Gallium Zinc Oxide), IrOx, RuOx, RuOx / ITO, Ni, Ag, Ni / IrOx / Au or Ni / IrOx / Au / ITO.

절연층(150)은 복수의 발광 셀들(S1 내지 Sn, n>1인 자연수), 및 발광 셀들(S1 내지 Sn, n>1인 자연수) 사이에 위치하는 기판(110)의 노출되는 영역 상에 배치될 수 있다. 절연층(150)은 복수의 발광 셀들(S1 내지 Sn, n>1인 자연수)을 전기적으로 분리시킬 수 있다. 절연층(150)은 투광성 절연 물질, 예컨대, SiO2, SiOx, SiOxNy, Si3N4, 또는 Al2O3 로 형성될 수 있다. The insulating layer 150 is formed on the exposed region of the substrate 110 positioned between the plurality of light emitting cells S1 to Sn and n> 1 as natural numbers and the light emitting cells S1 to Sn and n> . The insulating layer 150 can electrically isolate the plurality of light emitting cells (S1 to Sn, natural water having n> 1). The insulating layer 150 is formed of a light-transmitting insulating material such as SiO 2 , SiO x , SiO x N y , Si 3 N 4 , or Al 2 O 3 .

예컨대, 절연층(150)은 복수의 발광 셀 들(S1 내지 Sn, n>1인 자연수)의 측면 및 상면 상에 배치될 수 있고, 발광 셀들(S1 내지 Sn, n>1인 자연수) 사이에 노출되는 기판(110)의 일 영역 상에 배치될 수 있다. 따라서 실시 예에 따른 발광 소자(10)의 발광 셀들(S1 내지 Sn, n>1인 자연수)은 서로 전기적으로 분리될 수 있다. For example, the insulating layer 150 may be disposed on the side surfaces and the upper surface of the plurality of light emitting cells (S1 to Sn, n> 1) and may be disposed between the light emitting cells S1 to Sn and natural numbers of n> May be disposed on a region of the substrate 110 to be exposed. Accordingly, the light emitting cells (S1 through Sn, n> 1 natural numbers) of the light emitting device 10 according to the embodiment can be electrically separated from each other.

절연층(150)은 굴절률이 서로 다른 적어도 두 개의 층이 교대로 적어도 1회 이상 적층된 구조를 갖는 분산 브래그 반사층(Distributed Bragg Reflective layer)일 수 있으며, 발광 소자(10)로부터 입사하는 빛을 반사시킬 수 있다.The insulating layer 150 may be a distributed Bragg reflective layer having a structure in which at least two layers having different refractive indexes are alternately stacked at least once, and light incident from the light emitting element 10 is reflected .

절연층(150)은 굴절률이 서로 다른 제1층 및 제2층이 교대로 1회 이상 적층된 구조일 수 있다. 제1층 및 제2층 각각의 두께는 λ/4이고, λ은 발광 소자에서 발생하는 광의 파장을 의미할 수 있다.The insulating layer 150 may have a structure in which a first layer and a second layer having different refractive indices are alternately stacked one or more times. The thickness of each of the first layer and the second layer is? / 4, and? Can denote the wavelength of light generated in the light emitting device.

예컨대, 제1층은 AlGaAs와 같은 반도체층 또는 TiO2와 같은 제1 유전체층을 포함할 수 있으며, 제2층은 AlAs와 같은 반도체층 또는 SiO2와 같은 제2 유전체층을 포함할 수 있다.For example, the first layer may include a first dielectric layer, such as a semiconductor layer or TiO 2, such as AlGaAs, a second layer may include a second dielectric layer such as SiO 2 or semiconductor layer, such as AlAs.

서브 마운트(20)는 발광 소자(10) 아래에 위치할 수 있으며, 발광 소자(10)는 서브 마운트(20)에 본딩(bonding)될 수 있다.The submount 20 may be positioned below the light emitting device 10 and the light emitting device 10 may be bonded to the submount 20.

서브 마운트(20)는 기판(210), 제1 도전층(220), 연결 도전층(230-1 내지 230-m, m≥1인 자연수), 및 제2 도전층(240)을 포함할 수 있다. The submount 20 may include a substrate 210, a first conductive layer 220, a connection conductive layer 230-1 through 230-m, a natural number m≥1, and a second conductive layer 240 have.

기판(210)은 폴리프탈아미드(PolyPhthal Amide, PPA), 액정 고분자(Liquid Crystal Polymer, LCP), 및 폴리아미드9T(PolyAmide9T, PA9T), 등과 같은 수지, 금속, 감광성 유리(photo sensitive glass), 사파이어, 세라믹, 인쇄회로기판(Printed Circuit Board) 등을 포함할 수 있으나, 이러한 물질로 한정되는 것은 아니다.The substrate 210 may be formed of a resin such as polyphthalamide (PPA), a liquid crystal polymer (LCP), and a polyamide 9T (PA9T), a metal, a photosensitive glass, , Ceramics, printed circuit boards (PCBs), and the like, but the present invention is not limited thereto.

제1 도전층(220), 연결 도전층(230-1 내지 230-m, m≥1인 자연수), 및 제2 도전층(240)은 기판(210) 상에 이격하여 배치될 수 있으며, 발광 소자(10)의 제1 전극(142-1 내지 142-n, n>1인 자연수) 및 제2 전극(144-1 내지 144-n, n>1인 자연수)과 전기적으로 연결될 수 있다. 예컨대, 기판(210)은 발광 셀들(S1 내지 Sn, n>1인 자연수)과 대응하는 복수의 영역들(P1 내지 Pn, n>1인 자연수)로 구분될 수 있다. 발광 셀들(S1 내지 Sn, n>1인 자연수) 중 어느 하나에 위치하는 제1 전극 및 제2 전극은 상기 복수의 영역들(P1 내지 Pn, n>1인 자연수) 중 대응하는 어느 하나에 위치하는 도전층에 본딩될 수 있다. 예컨대, 제1 발광 셀(S1)에 위치하는 제1 전극(142-1)은 제1 영역(P1)에 위치하는 제1 도전층(210)에 본딩될 수 있고, 제1 발광 셀(S1)에 위치하는 제2 전극(144-1)은 제1 영역(P1)에 위치하는 제1 연결 도전층(230-1)에 본딩될 수 있다. The first conductive layer 220, the connection conductive layers 230-1 to 230-m and the second conductive layer 240 may be spaced apart from the substrate 210, Can be electrically connected to the first electrodes 142-1 to 142-n of the element 10 and natural numbers of the second electrodes 144-1 to 144-n and n> 1. For example, the substrate 210 can be divided into a plurality of regions (P1 to Pn, n> 1) corresponding to the light emitting cells (S1 to Sn, n> 1 natural number). The first electrode and the second electrode located in any one of the light emitting cells S1 to Sn and n> 1 are disposed in any one of corresponding ones of the plurality of regions P1 to Pn, n> 1 To the conductive layer. For example, the first electrode 142-1 located in the first light emitting cell S1 may be bonded to the first conductive layer 210 located in the first region P1, The second electrode 144-1 located in the first region P1 may be bonded to the first connection conductive layer 230-1 located in the first region P1.

제1 도전층(220), 연결 도전층(230-1 내지 230-m, m≥1인 자연수), 및 제2 도전층(240)은 복수의 발광 셀들(S1 내지 Sn, n>1인 자연수)을 직렬 연결할 수 있다.The first conductive layer 220, the connection conductive layers 230-1 to 230-m and the second conductive layer 240 are formed of a plurality of light emitting cells S1 to Sn and n> ) Can be connected in series.

제1 도전층(220)은 복수의 발광 셀들(S1 내지 Sn, n>1인 자연수) 중 어느 하나의 발광 셀(예컨대, S1)의 제1 전극(142-1)과 전기적으로 연결될 수 있다.The first conductive layer 220 may be electrically connected to the first electrode 142-1 of any one of the light emitting cells (for example, S1) among the plurality of light emitting cells S1 to Sn and n> 1.

제2 도전층(240)은 복수의 발광 셀들(S1 내지 Sn, n>1인 자연수) 중 다른 어느 하나의 발광 셀(예컨대, S9)의 제2 전극(144-9)과 전기적으로 연결될 수 있다.The second conductive layer 240 may be electrically connected to the second electrode 144-9 of any one of the other light emitting cells (for example, S9) among the plurality of light emitting cells (S1 through Sn, n> 1) .

예컨대, 제1 도전층(220)에는 제1 전원 전압(예컨대, (-) 전압)이 공급될 수 있고, 제2 도전층(240)에는 제2 전원 전압(예컨대, (+) 전압)이 공급될 수 있다.For example, a first power supply voltage (e.g., (-) voltage) may be applied to the first conductive layer 220 and a second power supply voltage (e.g., (+) voltage) may be applied to the second conductive layer 240 .

연결 도전층(230-m, 예컨대, m=1)은 인접하는 2개의 발광 셀들(Sn-1 및 Sn, n>1인 자연수) 중 어느 하나(예컨대, S1)의 제2 전극(예컨대, 144-1)과 나머지 다른 하나(예컨대, S2)의 제1 전극(예컨대, 142-2)을 전기적으로 연결할 수 있다.The connection conductive layer 230-m (for example, m = 1) is connected to a second electrode (for example, 144) of any one of the two adjacent light emitting cells (Sn-1 and Sn, -1) and the first electrode (e.g., 142-2) of the other (e.g., S2).

예컨대, 제1 도전층(220)은 복수의 발광 셀들(S1 내지 Sn, n>1인 자연수) 중 첫 번째 발광 셀(예컨대, S1)의 제1 전극(142-1)과 전기적으로 연결될 수 있다.For example, the first conductive layer 220 may be electrically connected to the first electrode 142-1 of the first light emitting cell (for example, S1) of the plurality of light emitting cells (S1 through Sn, n> 1 natural number) .

제2 도전층(240)은 복수의 발광 셀들(S1 내지 Sn, n>1인 자연수) 중 마지막 번째 발광 셀(예컨대, S9)의 제2 전극(144-9)과 전기적으로 연결될 수 있다.The second conductive layer 240 may be electrically connected to the second electrode 144-9 of the last light emitting cell (e.g., S9) among the plurality of light emitting cells (S1 through Sn, n> 1 natural number).

제n-1 발광 셀(Sn-1, n>1인 자연수)의 제2 전극(예컨대, 144-(n-1))과 제n 발광 셀(Sn)의 제1 전극(예컨대, 142-n)은 연결 도전층(230-m, m≥1)에 의하여 전기적으로 연결될 수 있다.(For example, 142-n (n-1)) of the n-th light emitting cell (Sn) May be electrically connected by the connection conductive layer 230-m, m? 1.

복수의 발광 셀들(S1 내지 Sn, n>1인 자연수) 각각은 전기적으로 분리되지만, 서브 마운트(20)의 연결 도전층(230-1 내지 230-m, m≥1인 자연수)에 의하여 복수의 발광 셀들(S1 내지 Sn, n>1인 자연수)은 직렬로 연결될 수 있다.Each of the plurality of light emitting cells S1 to Sn and the natural number m> 1 is electrically separated, but the plurality of light emitting cells S1 to Sn, n> 1 are electrically separated from each other by the connection conductive layers 230-1 to 230- The light emitting cells (S1 to Sn, natural number of n> 1) may be connected in series.

도 5에 도시된 제1 도전층(220), 제2 도전층(240), 및 연결 도전층(230-1 내지 230-m, m≥1인 자연수)의 형태는 하나의 실시 예일 뿐이다. 제1 도전층(220) 및 제2 도전층(240) 각각의 위치 및 이에 대응하는 발광 셀은 다양하게 선택될 수 있다. 또한 발광 셀들(S1 내지 Sn, n>1인 자연수)을 어떤 형태로 직렬 연결하느냐에 따라 연결 도전층(230-1 내지 230-m, m≥1인 자연수)도 다양한 형태로 구현될 수 있다.The shapes of the first conductive layer 220, the second conductive layer 240, and the connection conductive layers 230-1 to 230-m (natural number of m? 1) shown in FIG. 5 are only one embodiment. The location of each of the first conductive layer 220 and the second conductive layer 240 and the corresponding light emitting cell may be selected variously. Also, the connection conductive layers 230-1 to 230-m and natural number m > = 1 can be implemented in various forms depending on how the light emitting cells S1 to Sn and the natural number of n> 1 are connected in series.

본딩부(410)는 제1 도전층(220)과 제1 전극(142-1) 사이, 제2 도전층(240)과 제2 전극(144-9) 사이, 연결 도전층(230-1 내지 230-m, m≥1인 자연수)과 제1 전극(예컨대, 142-2 내지 142-9), 및 연결 도전층(230-1 내지 230-m, m≥1인 자연수)과 제2 전극(144-1 내지 144-8) 사이에 위치하며, 양자를 본딩할 수 있다.The bonding portion 410 may be formed between the first conductive layer 220 and the first electrode 142-1, between the second conductive layer 240 and the second electrode 144-9, M 2) and the first electrode (e.g., 142-2 to 142-9) and the connection conductive layers 230-1 to 230-m (m & 144-1 to 144-8, and they can be bonded to each other.

도 4에는 본딩부(410)를 도시하고, 도 5에는 도 4의 본딩부(410)와 대응하여 본딩되는 제1 도전층(220), 제2 도전층(240), 및 연결 도전층(230-1 내지 230-m, m≥1인 자연수) 각각의 일 영역을 원형의 점선으로 도시한다.4 illustrates a bonding portion 410. FIG. 5 illustrates a first conductive layer 220, a second conductive layer 240, and a connection conductive layer 230, which are bonded correspondingly to the bonding portion 410 of FIG. -1 to 230-m, and m > = 1) is shown by a circular dotted line.

예컨대, 본딩부(410)는 제1 본딩부(412) 및 제2 본딩부(414)를 포함할 수 있다. 제1 본딩부(412)는 제1 전극(142-1)과 제1 도전층(220) 사이 및 제1 전극(142-2 내지 142-9)과 연결 도전층(230-1 내지 230-m, m≥1인 자연수) 사이를 연결할 수 있다. 제2 본딩부(414)는 제2 전극(144-9)과 제2 도전층(240) 사이, 및 제2 전극(144-1 내지 144-8)과 연결 도전층(230-1 내지 230-m, m≥1인 자연수) 사이를 연결할 수 있다.For example, the bonding portion 410 may include a first bonding portion 412 and a second bonding portion 414. [ The first bonding portion 412 is formed between the first electrode 142-1 and the first conductive layer 220 and between the first electrodes 142-2 to 142-9 and the connection conductive layers 230-1 to 230- , and m > = 1). The second bonding portion 414 is formed between the second electrode 144-9 and the second conductive layer 240 and between the second electrodes 144-1 through 144-8 and the connection conductive layers 230-1 through 230- m, and m > = 1).

예컨대, 본딩부(410)는 금속 범프(metal bump), 또는 솔더(solder) 형태로 구현될 수 있으며, 본딩부(410)에 의하여 발광 소자(10)는 서브 마운트(20)에 플립 칩 본딩될 수 있다.For example, the bonding portion 410 may be implemented as a metal bump or a solder, and the light emitting device 10 may be flip-chip bonded to the submount 20 by the bonding portion 410 .

도 6은 도 1 내지 도 3에 도시된 제1 본딩부(412) 및 제2 본딩부(414)의 일 실시 예를 나타낸다. 도 6을 참조하면, 제1 본딩부(412)는 제1 확산 방지 접착층(512), 제1 금속 범프(514), 및 제2 확산 방지 접착층(516)을 포함할 수 있다.FIG. 6 shows an embodiment of the first bonding portion 412 and the second bonding portion 414 shown in FIGS. Referring to FIG. 6, the first bonding portion 412 may include a first diffusion preventing bonding layer 512, a first metal bump 514, and a second diffusion preventing bonding layer 516.

제1 금속 범프(514)는 제1 전극(142-1)과 제1 도전층(220) 사이 및 제1 전극(142-2 내지 142-9)과 연결 도전층(230-1 내지 230-m, m≥1인 자연수) 사이에 위치할 수 있다. 제1 확산 방지층(512)은 제1 금속 범프(514)와 제1 전극(142-1 내지 142-9) 사이에 위치할 수 있고, 제2 확산 방지층(516)은 제1 금속 범프(514)와 제1 도전층(220) 사이 및 제1 금속 범프(514)와 연결 도전층(230-1 내지 230-m, m≥1인 자연수) 사이에 위치할 수 있다.The first metal bump 514 is formed between the first electrode 142-1 and the first conductive layer 220 and between the first electrodes 142-2 to 142-9 and the connection conductive layers 230-1 to 230- , m > = 1). The first diffusion barrier layer 512 may be located between the first metal bump 514 and the first electrodes 142-1 through 142-9 and the second diffusion barrier layer 516 may be located between the first metal bump 514 and the first metal bump 514. [ And between the first metal bump 514 and the connection conductive layers 230-1 through 230-m, m > = 1).

제2 본딩부(414)는 제3 확산 방지 접착층(522), 제2 금속 범프(524), 및 제4 확산 방지 접착층(526)을 포함할 수 있다. 제2 금속 범프(524)는 제2 전극(144-9)과 제2 도전층(240) 사이, 및 제2 전극(144-1 내지 144-8)과 연결 도전층(230-1 내지 230-m, m≥1인 자연수) 사이에 위치할 수 있다. 제3 확산 방지층(522)은 제2 금속 범프(524)와 제2 전극(144-1 내지 144-9) 사이에 위치할 수 있고, 제4 확산 방지층(526)은 제2 금속 범프(524)와 제2 도전층(240) 사이 및 제2 금속 범프(524)와 연결 도전층(230-1 내지 230-m, m≥1인 자연수) 사이에 위치할 수 있다.The second bonding portion 414 may include a third diffusion preventing bonding layer 522, a second metal bump 524, and a fourth diffusion preventing bonding layer 526. [ The second metal bump 524 is formed between the second electrode 144-9 and the second conductive layer 240 and between the second electrodes 144-1 through 144-8 and the connection conductive layers 230-1 through 230- m, m > = 1). The third diffusion barrier layer 522 may be located between the second metal bump 524 and the second electrode 144-1 through 144-9 and the fourth diffusion barrier layer 526 may be located between the second metal bump 524 and the second metal bump 524. [ And between the second metal bump 524 and the connection conductive layers 230-1 to 230-m, m > = 1).

제1 내지 제4 확산 방지 접착층(512, 516, 522, 526)은 접착력을 향상시킬 수 있고, 범프(514, 524)에 포함된 이온이 전극(142-1 내지 142-n, n>1인 자연수, 144-1 내지 144-n, n>1인 자연수)을 통하여 발광 구조물(120)로 침투 또는 확산하는 것을 방지할 수 있다.The first to fourth diffusion preventing adhesive layers 512, 516, 522 and 526 can improve the adhesive strength and the ions contained in the bumps 514 and 524 are electrically connected to the electrodes 142-1 to 142-n, Natural numbers, 144-1 to 144-n, and n> 1), it is possible to prevent penetration or diffusion of light into the light emitting structure 120.

제1 내지 제4 확산 방지 접착층(512, 516, 522, 526)은 Pt, Ti, W/Ti, Au 중 적어도 하나 또는 이들의 합금일 수 있다. 또한 제1 금속 범프(514) 및 제2 금속 범프(524)는 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 및 주석(Sn) 중 적어도 하나를 포함할 수 있다.The first to fourth diffusion preventing adhesive layers 512, 516, 522, and 526 may be at least one of Pt, Ti, W / Ti, and Au, or an alloy thereof. The first metal bump 514 and the second metal bump 524 may be formed of a material selected from the group consisting of titanium (Ti), copper (Cu), nickel (Ni), gold (Au), chromium (Cr), tantalum Pt), and tin (Sn).

실시 예는 발광 셀들(S1 내지 Sn, n>1인 자연수) 각각을 직렬 연결하기 위한 금속 연결층이 발광 소자 내에 존재하지 않기 때문에, 금속 연결층에 의한 발광 소자의 단락의 위험을 방지할 수 있다.Since the metal connecting layer for connecting the light emitting cells S1 to Sn and the natural number of n> 1 in series is not present in the light emitting device, the risk of short circuiting of the light emitting device due to the metal connecting layer can be prevented .

실시 예는 절연층(150)을 분산 브래그 반사층으로 구현함으로써, 광 추출 효율을 향상시킬 수 있다.In the embodiment, the light extraction efficiency can be improved by implementing the insulating layer 150 as a dispersion Bragg reflection layer.

또한 실시 예는 발광 셀들(S1 내지 Sn, n>1인 자연수)의 전극들(142-1 내지 142-n, n>1인 자연수, 144-1 내지 144-n, n>1인 자연수)이 도전층들(220, 230-1 내지 230-m, m≥1인 자연수)에 직접 본딩되기 때문에 방열 특성을 개선하여 광도 및 신뢰성을 향상시킬 수 있다.In addition, the embodiment also includes electrodes (142-1 to 142-n, natural numbers of n> 1, 144-1 to 144-n, natural number of n> 1) of light emitting cells (S1 to Sn, Is directly bonded to the conductive layers 220, 230-1 to 230-m and m > = 1, it is possible to improve the light-emitting characteristics and improve the lightness and reliability.

또한 실시 예는 직렬 연결된 복수의 발광 셀들(S1 내지 Sn,n>1인 자연수)을 포함하는 HV(High Voltage) 발광 구조를 갖기 때문에, 동일 전력에 대하여 동작 전류를 낮출 수 있기 때문에 발광 효율을 향상시킬 수 있다.Further, since the embodiment has a HV (High Voltage) light emitting structure including a plurality of light emitting cells (S1 to Sn, n> 1) connected in series, the operation current can be lowered for the same electric power, .

도 7은 다른 실시 예에 따른 발광 소자 패키지(200)를 나타낸다.7 shows a light emitting device package 200 according to another embodiment.

도 7을 참조하면, 발광 소자 패키지(200)는 패키지 몸체(610), 제1 리드 프레임(612), 제2 리드 프레임(614), 발광 소자(10), 서브 마운트(20), 본딩부(410), 비아 콘택(622, 624), 및 수지층(630)을 포함할 수 있다.7, the light emitting device package 200 includes a package body 610, a first lead frame 612, a second lead frame 614, a light emitting device 10, a submount 20, 410, via contacts 622, 624, and a resin layer 630.

패키지 몸체(610)는 일측 영역에 캐비티(cavity, 603)가 형성된 구조일 수 있다. 이때 캐비티(603)는 바닥(601)과 측벽(602)으로 이루어질 수 있으며, 측벽(602)은 경사지게 형성될 수 있다.The package body 610 may have a cavity 603 formed in one side thereof. At this time, the cavity 603 may include the bottom 601 and the side wall 602, and the side wall 602 may be formed to be inclined.

패키지 몸체(610)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 물질로 형성될 수 있으며, 복수 개의 층이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.The package body 610 may be formed of a material having good insulating or thermal conductivity, such as a silicon-based wafer level package, a silicon substrate, silicon carbide (SiC), aluminum nitride (AlN) Or a structure in which a plurality of layers are stacked. The embodiments are not limited to the material, structure, and shape of the body described above.

제1 리드 프레임(612) 및 제2 리드 프레임(614)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(610) 내에 배치될 수 있다.The first lead frame 612 and the second lead frame 614 may be disposed in the package body 610 such that they are electrically separated from each other in consideration of heat discharge or mounting of the light emitting device.

서브 마운트(20)는 패키지 몸체의 캐비티 내에 위치할 수 있다. 즉 서브 마운트(200는 패키지 몸체(610)의 바닥(601) 상에 배치될 수 있다. 서브 마운트(20)는 도 1 내지 도 5에서 설명한 바와 동일할 수 있으며, 중복을 피하기 위하여 설명을 생략한다. The submount 20 may be located within the cavity of the package body. That is, the submount 200 may be disposed on the bottom 601 of the package body 610. The submount 20 may be the same as that described in FIGS. 1 to 5, and a description thereof will be omitted in order to avoid redundancy .

발광 소자(10)는 서브 마운트(20) 상에 위치할 수 있으며, 복수의 발광 셀들(S1 내지 Sn, n>1인 자연수)의 제1 전극(142-1 내지 142-n, n>1인 자연수) 및 제2 전극(144-1 내지 144-n, n>1인 자연수)은 본딩부(410)에 의하여 서브 마운트(20)의 제1 도전층(220), 제2 도전층(240), 및 연결 도전층(230-1 내지 230-m, m≥1)과 전기적으로 연결될 수 있다.The light emitting element 10 may be located on the submount 20 and may include a first electrode 142-1 to 142-n, n> 1 of a plurality of light emitting cells S1 to Sn, And the second electrodes 144-1 through 144-n and n> 1 are electrically connected to the first conductive layer 220 and the second conductive layer 240 of the submount 20 by the bonding portion 410, And the connection conductive layers 230-1 to 230-m, m > = 1.

제1 비아(622)는 패키지 몸체(610)를 통과하여 제1 도전층(220)과 제1 리드 프레임(512)을 전기적으로 연결할 수 있고, 제2 비아(624)는 패키지 몸체(610)를 통과하여 제2 도전층(240)과 제2 리드 프레임(614)을 전기적으로 연결할 수 있다.The first via 622 may electrically connect the first conductive layer 220 and the first lead frame 512 through the package body 610 and the second via 624 may electrically connect the package body 610 The second conductive layer 240 and the second lead frame 614 can be electrically connected to each other.

수지층(630)은 패키지 몸체(610)의 캐비티(603) 내에 위치하는 발광 소자(10)를 포위하여 발광 소자(10)를 외부 환경으로부터 보호할 수 있다. 수지층(630)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어질 수 있다. 수지층(630)은 발광 소자(10)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체를 포함할 수 있다.The resin layer 630 surrounds the light emitting element 10 positioned in the cavity 603 of the package body 610 to protect the light emitting element 10 from the external environment. The resin layer 630 may be made of a colorless transparent polymer resin material such as epoxy or silicone. The resin layer 630 may include a phosphor to change the wavelength of light emitted from the light emitting device 10. [

도 8은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다. 도 8을 참조하면, 조명 장치는 광을 투사하는 광원(750)과, 광원의 열을 방출하는 방열부(740)와, 광원(750)과 방열부(740)를 수납하는 하우징(700)과, 광원(750)과 방열부(740)를 하우징(700)에 결합하는 홀더(760)를 포함한다.8 is an exploded perspective view of a lighting device including a light emitting device package according to an embodiment. 8, the illumination device includes a light source 750 that emits light, a heat dissipation unit 740 that emits heat from the light source, a housing 700 that houses the light source 750 and the heat dissipation unit 740, And a holder 760 coupling the light source 750 and the heat dissipating unit 740 to the housing 700.

하우징(700)은 전기 소켓(미도시)에 결합되는 소켓 결합부(710)와, 소켓 결합부(710)와 연결되고 광원(750)이 내장되는 몸체부(730)를 포함할 수 있다. 몸체부(730)에는 하나의 공기 유동구(720)가 관통하여 형성될 수 있다.The housing 700 may include a socket coupling portion 710 coupled to an electric socket (not shown), and a body portion 730 connected to the socket coupling portion 710 and having a light source 750 embedded therein. One air flow hole 720 may be formed through the body portion 730.

하우징(700)의 몸체부(730) 상에 복수 개의 공기 유동구(720)가 구비될 수 있으며, 공기 유동구(720)는 하나이거나, 복수 개일 수 있다. 공기 유동구(720)는 몸체부(730)에 방사상으로 배치되거나 다양한 형태로 배치될 수 있다.A plurality of air flow holes 720 may be provided on the body portion 730 of the housing 700 and one or more air flow holes 720 may be provided. The air flow port 720 may be disposed radially or in various forms on the body portion 730.

광원(750)은 기판(754) 상에 실장되는 복수 개의 발광 소자 패키지(752)를 포함할 수 있다. 기판(754)은 하우징(700)의 개구부에 삽입될 수 있는 형상일 수 있으며, 후술하는 바와 같이 방열부(740)로 열을 전달하기 위하여 열전도율이 높은 물질로 이루어질 수 있다.The light source 750 may include a plurality of light emitting device packages 752 mounted on the substrate 754. [ The substrate 754 may have a shape that can be inserted into the opening of the housing 700 and may be made of a material having a high thermal conductivity to transmit heat to the heat dissipating unit 740 as described later.

복수 개의 발광 소자 패키지(752)는 상술한 실시 예들(100, 200) 중 어느 하나일 수 있다. 광원(750)의 하부에는 홀더(760)가 구비되며, 홀더(760)는 프레임 및 다른 공기 유동구를 포함할 수 있다. 또한, 도시되지는 않았으나 광원(750)의 하부에는 광학 부재가 구비되어 광원(750)의 발광 소자 패키지(752)에서 투사되는 빛을 확산, 산란 또는 수렴시킬 수 있다.The plurality of light emitting device packages 752 may be any one of the embodiments 100 and 200 described above. A holder 760 is provided below the light source 750, and the holder 760 may include a frame and other air flow holes. Although not shown, an optical member may be provided under the light source 750 to diffuse, scatter, or converge light projected from the light emitting device package 752 of the light source 750.

도 9는 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다. 도 9를 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 상기 발광 모듈(830,835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850,860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840), 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.9 shows a display device including a light emitting device package according to an embodiment. 9, the display device 800 includes a bottom cover 810, a reflection plate 820 disposed on the bottom cover 810, light emitting modules 830 and 835 for emitting light, a reflection plate 820 A light guide plate 840 disposed in front of the light emitting module 830 and guiding the light emitted from the light emitting modules 830 and 835 to the front of the display device and prism sheets 850 and 860 disposed in front of the light guide plate 840, An image signal output circuit 872 connected to the display panel 870 and supplying an image signal to the display panel 870 and a display panel 870 disposed in front of the display panel 870, And a color filter 880 disposed therein. Here, the bottom cover 810, the reflection plate 820, the light emitting modules 830 and 835, the light guide plate 840, and the optical sheet may form a backlight unit.

발광 모듈은 기판(830) 상에 실장되는 발광 소자 패키지들(835)을 포함할 수 있다. 여기서, 기판(830)은 PCB 등이 사용될 수 있다. 발광 소자 패키지(835)는 실시 예들(100, 200) 중 어느 하나일 수 있다.The light emitting module may include light emitting device packages 835 mounted on the substrate 830. The substrate 830 may be a PCB or the like. The light emitting device package 835 may be any of the embodiments 100 and 200.

바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.The bottom cover 810 can house components within the display device 800. [ Also, the reflection plate 820 may be formed as a separate component as shown in the drawing, or may be provided on the rear surface of the light guide plate 840 or on the front surface of the bottom cover 810 in a state of being coated with a highly reflective material .

여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.Here, the reflection plate 820 can be made of a material having a high reflectance and can be used in an ultra-thin shape, and polyethylene terephthalate (PET) can be used.

그리고, 도광판(830)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.The light guide plate 830 may be formed of polymethyl methacrylate (PMMA), polycarbonate (PC), or polyethylene (PE).

그리고, 제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.The first prism sheet 850 may be formed of a light-transmissive and elastic polymeric material on one side of the support film, and the polymer may have a prism layer in which a plurality of three-dimensional structures are repeatedly formed. Here, as shown in the drawings, the plurality of patterns may be provided with a floor and a valley repeatedly as stripes.

그리고, 제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(1870)의 전면으로 고르게 분산하기 위함이다.In the second prism sheet 860, the direction of the floor and the valley on one side of the supporting film may be perpendicular to the direction of the floor and the valley on one side of the supporting film in the first prism sheet 850. This is for evenly distributing the light transmitted from the light emitting module and the reflective sheet to the front surface of the display panel 1870.

그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.Although not shown, a diffusion sheet may be disposed between the light guide plate 840 and the first prism sheet 850. The diffusion sheet may be made of polyester and polycarbonate-based materials, and the light incidence angle can be maximized by refracting and scattering light incident from the backlight unit. The diffusion sheet includes a support layer including a light diffusing agent, a first layer formed on the light exit surface (first prism sheet direction) and a light incidence surface (in the direction of the reflection sheet) . ≪ / RTI >

실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.In an embodiment, the diffusion sheet, the first prism sheet 850, and the second prism sheet 860 make up an optical sheet, which may be made of other combinations, for example a microlens array, A combination of one prism sheet and a microlens array, or the like.

디스플레이 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.The display panel 870 may include a liquid crystal display (LCD) panel, and may include other types of display devices that require a light source in addition to the liquid crystal display panel 860.

도 10은 실시 예에 따른 발광 소자 패키지를 포함하는 해드 램프(head lamp, 900)를 나타낸다. 도 10을 참조하면, 해드 램프(900)는 발광 모듈(901), 리플렉터(reflector, 902), 쉐이드(903), 및 렌즈(904)를 포함한다.10 shows a head lamp 900 including the light emitting device package according to the embodiment. 10, the head lamp 900 includes a light emitting module 901, a reflector 902, a shade 903, and a lens 904.

발광 모듈(901)은 기판(미도시) 상에 배치되는 복수의 발광 소자 패키지들(미도시)을 포함할 수 있다. 이때 발광 소자 패키지는 상술한 실시 예들(100, 200) 중 어느 하나일 수 있다.The light emitting module 901 may include a plurality of light emitting device packages (not shown) disposed on a substrate (not shown). Here, the light emitting device package may be any one of the embodiments 100 and 200 described above.

리플렉터(902)는 발광 모듈(901)로부터 조사되는 빛(911)을 일정 방향, 예컨대, 전방(912)으로 반사시킨다.The reflector 902 reflects the light 911 emitted from the light emitting module 901 in a predetermined direction, for example, toward the front 912.

쉐이드(903)는 리플렉터(902)와 렌즈(904) 사이에 배치되며, 리플렉터(902)에 의하여 반사되어 렌즈(904)로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 부재로서, 쉐이드(903)의 일측부(903-1)와 타측부(903-2)는 서로 높이가 다를 수 있다.The shade 903 is disposed between the reflector 902 and the lens 904 and reflects off or reflects a part of the light reflected by the reflector 902 toward the lens 904 to form a light distribution pattern desired by the designer. The one side portion 903-1 and the other side portion 903-2 of the shade 903 may have different heights from each other.

발광 모듈(901)로부터 조사되는 빛은 리플렉터(902) 및 쉐이드(903)에서 반사된 후 렌즈(904)를 투과하여 차체 전방을 향할 수 있다. 렌즈(904)는 리플렉터(902)에 의하여 반사된 빛을 전방으로 굴절시킬 수 있다.The light emitted from the light emitting module 901 can be reflected by the reflector 902 and the shade 903 and then transmitted through the lens 904 and directed toward the front of the vehicle body. The lens 904 can refract the light reflected by the reflector 902 forward.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments can be combined and modified by other persons having ordinary skill in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

10: 발광 소자 20: 서브 마운트
110, 210: 기판 120: 발광 구조물
122: 제1 반도체층 124: 활성층
126: 제2 반도체층 130: 전도층
142-1 내지 142-n: 제1 전극 144-1 내지 144-n: 제2 전극
220: 제1 도전층 230-1 내지 230-m: 연결 도전층
240: 제2 도전층 410: 본딩부.10: light emitting element 20: submount
110, 210: substrate 120: light emitting structure
122: first semiconductor layer 124: active layer
126: second semiconductor layer 130: conductive layer
142-1 to 142-n: first electrodes 144-1 to 144-n:
220: first conductive layers 230-1 to 230-m:
240: second conductive layer 410: bonding portion.

Claims (9)

기판, 및 제1 반도체층, 활성층, 및 제2 반도체층을 포함하고 복수의 발광 셀들로 구분되고 상기 기판 아래에 위치하는 발광 구조물을 포함하는 발광 소자; 및
적어도 하나의 도전층을 포함하고, 상기 발광 소자 아래에 위치하는 서브 마운트(submount)를 포함하고,
상기 복수의 발광 셀들 각각은 전기적으로 분리되고, 상기 적어도 하나의 도전층은 상기 복수의 발광 셀들을 직렬로 연결하는 발광 소자 패키지.A light emitting device comprising: a substrate; and a light emitting structure including a first semiconductor layer, an active layer, and a second semiconductor layer, the light emitting structure being divided into a plurality of light emitting cells and positioned below the substrate; And
A submount including at least one conductive layer and located under the light emitting element,
Wherein each of the plurality of light emitting cells is electrically separated, and the at least one conductive layer connects the plurality of light emitting cells in series. 제1항에 있어서,
상기 적어도 하나의 도전층은 서로 이격하는 제1 도전층, 제2 도전층, 및 연결 도전층을 포함하고,
상기 발광 소자는,
상기 발광 셀들 각각의 제1 반도체층 상에 위치하는 제1 전극, 및 상기 발광 셀들 각각의 제2 반도체층 상에 위치하는 제2 전극을 더 포함하는 발광 소자 패키지.The method according to claim 1,
Wherein the at least one conductive layer comprises a first conductive layer, a second conductive layer, and a connection conductive layer that are spaced apart from each other,
The light-
A first electrode located on a first semiconductor layer of each of the light emitting cells, and a second electrode located on a second semiconductor layer of each of the light emitting cells. 제2항에 있어서,
상기 제1 도전층은 상기 발광 셀들 중 어느 하나 발광 셀의 제1 전극과 전기적으로 연결되고, 상기 제2 도전층은 발광 셀들 중 다른 어느 하나의 발광 셀의 제2 전극과 전기적으로 연결되고, 연결 도전층은 인접하는 2개의 발광 셀들 중 어느 하나의 제2 전극과 나머지 다른 하나의 제1 전극을 전기적으로 연결하는 발광 소자 패키지.3. The method of claim 2,
Wherein the first conductive layer is electrically connected to the first electrode of the light emitting cell among the light emitting cells and the second conductive layer is electrically connected to the second electrode of the other one of the light emitting cells, Wherein the conductive layer electrically connects any one of the two adjacent light emitting cells to the other one of the first electrodes. 제2항에 있어서,
상기 발광 셀들은 제1 내지 제n(n>1인 자연수) 발광 셀들이고, 상기 제1 도전층은 상기 제1 발광 셀의 제1 전극과 전기적으로 연결되고, 상기 제2 도전층은 상기 제n 발광 셀의 제2 전극과 전기적으로 연결되고, 상기 연결 도전층은 상기 제(n-1) 발광 셀의 제2 전극과 상기 제n 발광 셀의 제1 전극을 전기적으로 연결하는 발광 소자 패키지.3. The method of claim 2,
The first conductive layer is electrically connected to the first electrode of the first light emitting cell, and the second conductive layer is electrically connected to the n < th > And the connection conductive layer electrically connects the second electrode of the (n-1) th light emitting cell and the first electrode of the nth light emitting cell. 제3항 또는 제4항에 있어서,
상기 제1 도전층과 제1 전극 사이, 상기 제2 도전층과 상기 제2 전극 사이, 상기 연결 도전층과 상기 제1 전극 사이, 및 상기 연결 도전층과 상기 제2 전극 사이에 위치하는 본딩부를 더 포함하는 발광 소자 패키지.The method according to claim 3 or 4,
A bonding portion positioned between the first conductive layer and the first electrode, between the second conductive layer and the second electrode, between the connection conductive layer and the first electrode, and between the connection conductive layer and the second electrode And a light emitting device package. 제5항에 있어서,
상기 복수의 발광 셀들, 및 상기 발광 셀들 사이에 위치하는 상기 기판의 일 영역 상에 배치되는 절연층을 더 포함하는 발광 소자 패키지.6. The method of claim 5,
Further comprising: a plurality of light emitting cells, and an insulating layer disposed on one side of the substrate, the insulating layer being positioned between the light emitting cells. 제6항에 있어서,
상기 절연층은 분산 브래그 반사층(Distributed Bragg Reflective layer)인 발광 소자 패키지.The method according to claim 6,
Wherein the insulating layer is a distributed Bragg reflective layer. 제5항에 있어서,
측면과 바닥으로 이루어지는 캐비티(cavity)를 갖는 몸체;
상기 몸체 내에 서로 이격하여 위치하고, 상기 제1 도전층과 전기적으로 연결되는 제1 리드 프레임;
상기 몸체 내에 서로 이격하여 위치하고, 상기 제2 도전층과 전기적으로 연결되는 제2 리드 프레임; 및
상기 캐비티 내에 충진되는 수지층을 더 포함하며,
상기 서브 마운트는 상기 캐비티 내에 위치하는 발광 소자 패키지.6. The method of claim 5,
A body having a cavity comprising a side surface and a bottom surface;
A first lead frame spaced apart from each other in the body and electrically connected to the first conductive layer;
A second lead frame spaced apart from the body and electrically connected to the second conductive layer; And
And a resin layer filled in the cavity,
And the submount is located in the cavity. 제8항에 있어서,
상기 패키지 몸체를 통과하여 상기 제1 도전층과 상기 제1 리드 프레임을 연결하는 제1 비아; 및
상기 패키지 몸체를 통과하여 상기 제2 도전층과 상기 제2 리드 프레임을 연결하는 제2 비아를 더 포함하는 발광 소자 패키지.9. The method of claim 8,
A first via connecting the first conductive layer and the first lead frame through the package body; And
And a second via connecting the second conductive layer and the second lead frame through the package body.
KR1020130004241A 2013-01-15 2013-01-15 A light emitting device package KR20140092037A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130004241A KR20140092037A (en) 2013-01-15 2013-01-15 A light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130004241A KR20140092037A (en) 2013-01-15 2013-01-15 A light emitting device package

Publications (1)

Publication Number Publication Date
KR20140092037A true KR20140092037A (en) 2014-07-23

Family

ID=51738891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130004241A KR20140092037A (en) 2013-01-15 2013-01-15 A light emitting device package

Country Status (1)

Country Link
KR (1) KR20140092037A (en)

Similar Documents

Publication Publication Date Title
US9165977B2 (en) Light emitting device and light emitting device package including series of light emitting regions
US9620682B2 (en) Light emitting device
US9337236B2 (en) Light emitting device having current blocking layer
KR102197082B1 (en) Light emitting device and light emitting device package including the same
KR101871372B1 (en) Light emitting device
KR101799451B1 (en) A light emitting device
KR20140057968A (en) Light emitting device and light emitting array
KR101992366B1 (en) Light emitting device
KR101830719B1 (en) A light emitting device
JP2011233897A (en) Light emitting device and light emitting device package
KR20160046198A (en) A light emitting device package
KR20140084580A (en) Light emitting device
KR101799450B1 (en) A light emitting device and a light emitting device package
KR20140029617A (en) A light emitting device package
KR102076240B1 (en) Light Emitting Device
KR20140092037A (en) A light emitting device package
KR101827977B1 (en) A light emitting device
KR102087937B1 (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application