KR102130171B1 - 반도체장치 및 반도체시스템 - Google Patents

반도체장치 및 반도체시스템 Download PDF

Info

Publication number
KR102130171B1
KR102130171B1 KR1020140003811A KR20140003811A KR102130171B1 KR 102130171 B1 KR102130171 B1 KR 102130171B1 KR 1020140003811 A KR1020140003811 A KR 1020140003811A KR 20140003811 A KR20140003811 A KR 20140003811A KR 102130171 B1 KR102130171 B1 KR 102130171B1
Authority
KR
South Korea
Prior art keywords
signal
command
code
response
abandoned
Prior art date
Application number
KR1020140003811A
Other languages
English (en)
Other versions
KR20150084135A (ko
Inventor
고복림
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140003811A priority Critical patent/KR102130171B1/ko
Priority to CN201410208692.9A priority patent/CN104778965B/zh
Priority to US14/283,407 priority patent/US9405313B2/en
Publication of KR20150084135A publication Critical patent/KR20150084135A/ko
Priority to US15/195,370 priority patent/US9696750B2/en
Application granted granted Critical
Publication of KR102130171B1 publication Critical patent/KR102130171B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체장치는 외부제어신호에 응답하여 외부커맨드로부터 모드레지스터라이트커맨드, 개시커맨드 및 종료커맨드를 생성하는 커맨드생성부; 상기 모드레지스터라이트커맨드에 응답하여 상기 외부커맨드로부터 정보신호를 추출하여 저장하고, 상기 정보신호를 출력하는 정보신호저장부; 상기 정보신호에 응답하여 종료신호를 생성하는 종료신호생성부; 및 상기 개시커맨드, 상기 종료커맨드 및 상기 종료신호에 응답하여 제어신호의 타이밍을 조절하기 위한 코드를 생성하는 코드생성부를 포함한다.

Description

반도체장치 및 반도체시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM}
본 발명은 반도체장치 및 반도체시스템을 포함하는 집적회로에 관한 것이다.
휴대용 컴퓨터, PDA, 휴대폰 등의 모바일 기기의 경우 휴대성이 높이기 위해 무게를 줄이는 것이 중요하다. 모바일 기기의 무게를 결정하는 중요 부품으로는 동작 전원을 공급하는 배터리가 있는데, 모바일 기기에서 사용되는 반도체장치의 소모전력을 감소시킬수록 배터리의 용량이 감소되므로, 반도체장치의 소모전력을 감소시킴으로써 모바일 기기의 무게를 줄일 수 있다. 모바일 기기의 경우 점차 다양한 서비스를 제공하는 멀티미디어 기기로 발전함에 따라 빠른 동작속도가 요구되고, 이에 따라 모바일 메모리 칩과 같은 반도체장치의 데이터 전송 속도는 모바일 기기의 동작속도를 결정하는 중요한 요소로 작용하고 있다.
최근, 반도체장치는 커맨드 및 어드레스를 다수의 핀들을 통해 커맨드 및 어드레스를 동시에 입력받는다. 이때, 다수의 핀들을 통해 입력받는 신호는 커맨드 및 어드레스에 관한 정보를 모두 포함하고, 커맨드디코더 및 어드레서디코더는 다수의 핀들을 통해 입력되는 신호를 디코딩하여 커맨드 및 어드레스를 추출한다.
동기식 반도체장치의 경우 커맨드 및 어드레스가 클럭에 동기되어 입력된다. DDR(Double Data Rate)방식의 반도체장치는 커맨드 및 어드레스를 클럭의 라이징에지(rising edge)와 폴링에지(falling edge)에 동기시켜 입력받고, SDR(Single Data Rate)방식의 반도체장치는 커맨드 및 어드레스를 클럭의 라이징에지(rising edge)에 동기시켜 입력받는다.
본 발명은 PVT 변동에 대한 정보를 포함하는 코드를 생성하는 반도체장치 및 반도체시스템을 제공한다.
이를 위해 본 발명은 외부제어신호에 응답하여 외부커맨드로부터 모드레지스터라이트커맨드, 개시커맨드 및 종료커맨드를 생성하는 커맨드생성부; 상기 모드레지스터라이트커맨드에 응답하여 상기 외부커맨드로부터 정보신호를 추출하여 저장하고, 상기 정보신호를 출력하는 정보신호저장부; 상기 정보신호에 응답하여 종료신호를 생성하는 종료신호생성부; 및 상기 개시커맨드, 상기 종료커맨드 및 상기 종료신호에 응답하여 제어신호의 타이밍을 조절하기 위한 코드를 생성하는 코드생성부를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 외부제어신호, 외부커맨드를 인가하고, 코드를 입력받아 제어신호의 타이밍을 조절하는 컨트롤러; 및 상기 외부제어신호에 응답하여 상기 외부커맨드로부터 개시커맨드, 종료커맨드 및 정보신호를 생성하고, 상기 정보신호에 응답하여 종료신호를 생성하며, 상기 개시커맨드, 상기 종료커맨드 및 상기 종료신호에 응답하여 상기 코드를 생성하는 반도체장치를 포함하는 반도체시스템을 제공한다.
본 발명에 의하면 PVT 변동에 대한 정보를 포함하는 코드를 생성하고, 코드에 따라 PVT 변동에 따른 제어신호의 타이밍을 용이하게 조절할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체시스템에 포함된 커맨드생성부의 동작을 설명하기 위한 표이다.
도 3은 도 1에 도시된 반도체시스템에 포함된 정보신호저장부에서 출력된 정보신호를 설명하기 위한 표이다.
도 4는 도 1에 도시된 반도체시스템에 포함된 종료신호생성부의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 5는 도 1에 도시된 반도체시스템에 포함된 코드생성부의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 6 및 도 7은 도 1에 도시된 반도체시스템의 동작을 설명하기 위한 타이밍도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1을 참고하면 본 실시예에 따른 반도체시스템은 컨트롤러(1) 및 반도체장치(2)로 구성된다. 반도체장치(2)는 커맨드생성부(21), 정보신호저장부(22), 종료신호생성부(23), 코드생성부(24), 코드저장부(25) 및 데이터입력부(26)로 구성된다.
컨트롤러(1)는 클럭인에이블신호(CKE) 및 칩선택신호(CS)에 응답하여 커맨드어드레스신호(CA<1:N>)를 반도체장치(2)에 인가한다. 클럭인에이블신호(CKE)는 내부클럭의 생성을 위해 인에이블되는 신호이다. 칩선택신호(CS)는 반도체장치(2)를 포함한 칩(미도시)을 선택하기 위해 인에이블되는 외부제어신호이다. 커맨드어드레스신호(CA<1:N>)는 외부커맨드 및 외부어드레스가 포함되어 동일한 핀(미도시)으로 전달된다. 실시예에 따라서 외부커맨드 및 외부어드레스가 별도의 신호로서 별도의 핀(미도시)을 통해 입력되도록 구현할 수도 있다. 컨트롤러(1)는 반도체장치(2)에서 생성된 코드(CODE<1:K>)를 입력받아 데이터스트로브신호(DQS)의 타이밍을 조절한다. 컨트롤러(1)는 코드(CODE<1:K>)에 따라 PVT 변동을 감지하여 데이터(DQ<1:J>)를 스트로빙하기 위한 제어신호인 데이터스트로브신호(DQS)의 타이밍을 조절한다. 컨트롤러(1)는 데이터(DQ<1:J>) 및 데이터스트로브신호(DQS)를 반도체장치(2)에 인가한다. PVT 변동은 반도체장치(2) 내부의 공정(Process), 전압(Voltage) 및 온도(Temperature) 조건이 변화함을 의미한다.
커맨드생성부(21)는 클럭인에이블신호(CKE) 및 칩선택신호(CS)와 함께 커맨드어드레스신호(CA<1:N>)의 로직레벨에 따라 선택적으로 인에이블되는 모드레지스터라이트커맨드(MRW), 개시커맨드(CMD_START), 종료커맨드(CMD_STOP) 및 모드레지스터리드커맨드(MRR)를 생성한다. 도 2에 도시된 바와 같이, 클럭인에이블신호(CKE)가 로직하이레벨('1')인 상태에서 칩선택신호(CS)가 로직로우레벨에서 로직하이레벨('0'->'1')로 천이하는 시점에서 제1 내지 제5 커맨드어드레스신호(CA<1:5>)가 '00000'의 로직레벨 조합으로 입력되는 경우 커맨드생성부(21)는 개시커맨드(CMD_START) 또는 종료커맨드(CMD_STOP)를 인에이블시키기 위한 설정신호(OP<1:7>)를 입력받는다. 즉, 커맨드생성부(21)는 칩선택신호(CS)가 로직로우레벨에서 로직하이레벨('0'->'1')로 천이하는 시점에서 제6 커맨드어드레스신호(CA<6>)로 설정신호(OP<7>)를 입력받고, 칩선택신호(CS)가 로직하이레벨에서 로직로우레벨('1'->'0')로 천이하는 시점에서 설정신호(OP<1:6>)를 제1 내지 제6 커맨드어드레스신호(CA<1:6>)로 입력받는다. 커맨드생성부(21)는 설정신호(OP<1:7>)의 로직레벨 조합이 '1001011'인 경우 인에이블된 개시커맨드(CMD_START)를 생성하고, 로직레벨 조합이 '1001101'인 경우 인에이블된 종료커맨드(CMD_STOP)를 생성한다. 모드레지스터라이트커맨드(MRW), 개시커맨드(CMD_START), 종료커맨드(CMD_STOP) 및 모드레지스터리드커맨드(MRR)가 인에이블되는 커맨드어드레스신호(CA<1:N>)의 로직레벨 조합은 실시예에 따라 다양하게 설정될 수 있다.
정보신호저장부(22)는 모드레지스터라이트커맨드(MRW)가 인에이블된 상태에서 커맨드어드레스신호(CA<1:N>)에서 정보신호(IS<1:M>)를 추출하여 저장하고, 출력한다. 정보신호(IS<1:M>)가 커맨드어드레스신호(CA<1:N>)에 포함되어 전송되는 방식은 실시예에 따라 다양하게 설정될 수 있다. 정보신호(IS<1:M>)는 종료신호(IS_STOP)가 인에이블되는 시점에 대한 정보를 포함한다. 예를 들어, 도 3에 도시된 바와 같이, 정보신호(IS<1:M>)가 '000···00'의 논리조합을 갖는 경우 종료신호(IS_STOP)는 디스에이블 상태를 유지하고, 정보신호(IS<1:M>)가 '000···01'의 논리조합을 갖는 경우 개시커맨드(CMD_START)가 인에이블된 시점부터 클럭(CLK)의 16 주기들이 경과된 시점에서 종료신호(IS_STOP)가 인에이블된다. 또한, 정보신호(IS<1:M>)가 '000···10'의 논리조합을 갖는 경우 개시커맨드(CMD_START)가 인에이블된 시점부터 클럭(CLK)의 32 주기들이 경과된 시점에서 종료신호(IS_STOP)가 인에이블되며, 정보신호(IS<1:M>)가 '111···11'의 논리조합을 갖는 경우 개시커맨드(CMD_START)가 인에이블된 시점부터 클럭(CLK)의 (2M-1)*16 주기들이 경과된 시점에서 종료신호(IS_STOP)가 인에이블된다. 종료신호(IS_STOP)가 인에이블되는 시점을 조절하기 위한 정보신호(IS<1:M>)의 로직레벨 조합도 실시예에 따라 다양하게 설정할 수 있다.
종료신호생성부(23)는 정보신호(IS<1:M>)에 따라 인에이블 시점이 조절되는 종료신호(IS_STOP)를 생성한다. 종료신호(IS_STOP)는 개시커맨드(CMD_START)가 입력되는 시점부터 정보신호(IS<1:M>)에 의해 설정되는 클럭(CLK)의 기설정된 주기 구간이 경과된 시점에서 인에이블된다. 종료신호생성부(23)는 정보신호(IS<1:M>)의 로직레벨에 따라 디스에이블상태를 유지하거나, 인에이블 시점이 조절되는 종료신호(IS_STOP)를 생성한다.
코드생성부(24)는 개시커맨드(CMD_START), 종료커맨드(CMD_STOP) 및 종료신호(IS_STOP)에 응답하여 카운트된 코드(CODE<1:K>)를 생성한다. 코드생성부(24)는 개시커맨드(CMD_START)가 인에이블되는 시점부터 코드(CODE<1:K>)를 카운팅하고, 종료커맨드(CMD_STOP) 또는 종료신호(IS_STOP)가 인에이블되는 시점에서 코드(CODE<1:K>)를 카운팅하는 동작을 중단한다. PVT 변동에 따라 코드(CODE<1:K>)를 카운팅하는 동작속도가 변동하여, 코드(CODE<1:K>)의 로직레벨이 설정된다.
코드저장부(25)는 코드생성부(24)로부터 출력되는 코드(CODE<1:K>)를 저장한다. 코드저장부(25)는 모드레지스터리드커맨드(MRR)가 인에이블되는 경우 코드(CODE<1:K>)를 컨트롤러(1)로 전달한다. 컨트롤러(1)는 코드(CODE<1:K>)에 따라 PVT 변동을 감지하여 데이터(DQ<1:J>)를 스트로빙하기 위한 제어신호인 데이터스트로브신호(DQS)의 타이밍을 조절한다.
데이터입력부(26)는 컨트롤러(1)에서 타이밍이 조절된 데이터스트로브신호(DQS)에 응답하여 데이터(DQ<1:J>)를 입력받아 내부데이터(DIN)를 생성한다. 실시예에 따라 컨트롤러(1)가 복수의 데이터를 스트로빙하는 데이터스트로브신호의 타이밍을 조절하여 반도체장치(2)로 인가할 수 있도록 구현할 수도 있다.
도 4를 참고하면 종료신호생성부(23)는 카운팅신호생성부(230) 및 종료감지부(234)를 포함한다. 카운팅신호생성부(230)는 클럭버퍼(231), 분주기(232) 및 카운터(233)를 포함한다. 클럭버퍼(231)는 개시커맨드(CMD_START)가 인에이블되는 경우 클럭(CLK)을 버퍼링하여 반전클럭(CLKB)을 생성한다. 분주기(232)는 반전클럭(CLKB)을 분주하여 분주클럭(CLK_DIV)을 생성한다. 카운터(233)는 분주클럭(CLK_DIV)에 동기하여 순차적으로 카운팅된 카운팅신호(CNT<1:K>)를 생성한다. 종료감지부(234)는 카운팅신호(CNT<1:K>) 및 정보신호(IS<1:M>)를 입력받고, 카운팅신호(CNT<1:K>)가 정보신호(IS<1:M>)에 대응하는 로직레벨 조합을 갖는 경우 인에이블되는 종료신호(IS_STOP)를 생성한다. 카운팅신호(CNT<1:K>) 및 정보신호(IS<1:M>)가 상호 대응하는 로직레벨 조합은 실시예에 따라 다양하게 설정할 수 있다.
도 5를 참고하면 코드생성부(24)는 신호합성부(241) 및 코드카운터(242)를 포함한다. 신호합성부(241)는 종료신호(IS_STOP) 및 종료커맨드(CMD_STOP)를 합성하여 합성종료신호(STOP_SUM)를 생성한다. 합성종료신호(STOP_SUM)는 종료신호(IS_STOP) 또는 종료커맨드(CMD_STOP)가 인에이블되는 경우 인에이블된다. 코드카운터(242)는 개시커맨드(CMD_START)가 인에이블되는 시점부터 코드(CODE<1:K>)를 카운팅하고, 합성종료신호(STOP_SUM)가 인에이블되는 시점에서 코드(CODE<1:K>)의 카운팅동작을 종료한다.
이상 살펴본 반도체시스템의 동작을 도 6 및 도 7을 참고하여 살펴보면 다음과 같다.
도 6에 도시된 바와 같이, 종료신호(IS_STOP)가 로직로우레벨로 디스에이블 상태를 유지하는 경우 코드(CODE<1:K>)는 개시커맨드(CMD_START)가 인에이블되는 T11 시점부터 종료커맨드(CMD_STOP)가 인에이블되는 T12 시점까지 카운팅된다. 앞서, 도 2에서 도시된 바와 같이, 정보신호(IS<1:M>)가 '000···00'의 논리조합을 갖는 경우 종료신호(IS_STOP)는 디스에이블 상태를 유지한다.
도 7에 도시된 바와 같이, 종료신호(IS_STOP)가 T22 시점에서 로직하이레벨로 인에이블되면 코드(CODE<1:K>)는 개시커맨드(CMD_START)가 인에이블되는 T21 시점부터 종료신호(IS_STOP)가 인에이블되는 T22 시점까지 카운팅된다. 앞서, 도 2에서 도시된 바와 같이, 종료신호(IS_STOP)의 인에이블 시점은 정보신호(IS<1:M>)의 로직레벨 조합에 따라 조절된다.
이상 살펴본 바와 같이, 본 실시예에 따른 반도체시스템은 칩선택신호(CS)에 응답하여 커맨드어드레스신호(CA<1:N>)를 통해 입력된 신호에 의해 기설정된 구간동안 코드(CODE<1:K>)를 카운팅한다. 코드(CODE<1:K>)를 카운팅하는 구간은 개시커맨드(CMD_START)가 인에이블되는 시점부터 종료커맨드(CMD_STOP)가 인에이블되는 시점까지로 설정되거나 개시커맨드(CMD_START)가 인에이블되는 시점부터 종료신호(IS_STOP)가 인에이블되는 시점까지로 설정될 수 있다. 코드(CODE<1:K>)를 카운팅하는 구간은 일정하게 설정되지만 PVT 변동에 따라 코드(CODE<1:K>)를 카운팅하는 동작 속도가 가변하므로, 코드(CODE<1:K>)의 로직레벨 조합이 가변한다. 컨트롤러(1)는 코드(CODE<1:K>)의 로직레벨 조합에 따라 반도체장치(2)의 PVT 변동을 감지하고, 데이터(DQ<1:J>)를 스트로빙하기 위한 제어신호인 데이터스트로브신호(DQS)의 타이밍을 조절한다.
1: 컨트롤러 2: 반도체장치
21: 커맨드생성부 22: 정보신호저장부
23: 종료신호생성부 24: 코드생성부
25: 코드저장부 26: 데이터입력부
230: 카운팅신호생성부 231: 클럭버퍼
232: 분주기 233: 카운터
234: 종료감지부 241: 신호합성부
242: 코드카운터

Claims (20)

  1. 외부제어신호에 응답하여 외부커맨드로부터 모드레지스터라이트커맨드, 개시커맨드 및 종료커맨드를 생성하는 커맨드생성부;
    상기 모드레지스터라이트커맨드에 응답하여 상기 외부커맨드로부터 정보신호를 추출하여 저장하고, 상기 정보신호를 출력하는 정보신호저장부;
    상기 정보신호에 응답하여 종료신호를 생성하는 종료신호생성부; 및
    상기 개시커맨드, 상기 종료커맨드 및 상기 종료신호에 응답하여 제어신호의 타이밍을 조절하기 위한 코드를 생성하는 코드생성부를 포함하는 반도체장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 외부제어신호는 상기 반도체장치를 포함하는 칩을 선택하기 위한 칩선택신호인 반도체장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 정보신호는 상기 종료신호가 인에이블되는 시점에 대한 정보를 포함하는 반도체장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 종료신호생성부는
    상기 개시커맨드가 인에이블되는 시점부터 카운팅되는 카운팅신호를 생성하는 카운팅신호생성부; 및
    상기 정보신호에 응답하여 상기 카운팅신호를 감지하여 상기 종료신호를 생성하는 종료감지부를 포함하는 반도체장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4 항에 있어서, 상기 종료감지부는 상기 카운팅신호가 상기 정보신호에 대응되는 로직레벨 조합을 갖는 경우에 상기 종료신호를 생성하는 반도체장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 코드생성부는
    상기 종료커맨드 및 상기 종료신호에 응답하여 합성종료신호를 생성하는 신호합성부; 및
    상기 개시커맨드 및 상기 합성종료신호에 응답하여 상기 코드를 카운팅하는 코드카운터를 포함하는 반도체장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6 항에 있어서, 상기 합성종료신호는 상기 종료커맨드 또는 상기 종료신호가 인에이블되는 경우 인에이블되는 반도체장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서, 상기 코드카운터는 상기 개시커맨드가 인에이블되는 시점부터 상기 코드를 카운팅하고, 상기 합성종료신호가 인에이블되는 시점에서 상기 코드의 카운팅 동작을 중단하는 반도체장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 커맨드생성부는 상기 외부제어신호에 응답하여 외부커맨드로부터 모드레지스터리드커맨드를 더 생성하는 반도체장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9 항에 있어서, 상기 코드를 저장하고, 상기 모드레지스터리드커맨드에 응답하여 상기 코드를 출력하는 코드저장부를 더 포함하는 반도체장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 제어신호는 상기 반도체장치에 입력되는 데이터를 스트로빙하기 위한 스트로빙신호인 반도체장치.
  12. 외부제어신호 및 외부커맨드를 생성하고, 코드를 입력받아 제어신호의 타이밍을 조절하는 컨트롤러; 및
    상기 외부제어신호에 응답하여 상기 외부커맨드로부터 개시커맨드, 종료커맨드 및 정보신호를 생성하고, 상기 정보신호에 응답하여 종료신호를 생성하며, 상기 개시커맨드, 상기 종료커맨드 및 상기 종료신호에 응답하여 상기 코드를 생성하는 반도체장치를 포함하는 반도체시스템.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서, 상기 제어신호는 상기 반도체장치에 입력되는 데이터를 스트로빙하기 위한 스트로빙신호인 반도체시스템.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서, 상기 반도체장치는 상기 외부제어신호에 응답하여 상기 외부커맨드로부터 모드레지스터리드커맨드를 생성하고, 상기 모드레지스터리드커맨드에 응답하여 상기 코드를 상기 컨트롤러로 전달하는 반도체시스템.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서, 상기 정보신호는 상기 종료신호가 인에이블되는 시점에 대한 정보를 포함하는 반도체시스템.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서, 상기 반도체장치는
    상기 외부제어신호에 응답하여 상기 외부커맨드로부터 모드레지스터라이트커맨드, 상기 개시커맨드 및 상기 종료커맨드를 생성하는 커맨드생성부;
    상기 모드레지스터라이트커맨드에 응답하여 상기 외부커맨드로부터 상기 정보신호를 추출하여 저장하고, 상기 정보신호를 출력하는 정보신호저장부;
    상기 정보신호에 응답하여 상기 종료신호를 생성하는 종료신호생성부; 및
    상기 개시커맨드, 상기 종료커맨드 및 상기 종료신호에 응답하여 상기 코드를 생성하는 코드생성부를 포함하는 반도체시스템.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서, 상기 종료신호생성부는
    상기 개시커맨드가 인에이블되는 시점부터 카운팅되는 카운팅신호를 생성하는 카운팅신호생성부; 및
    상기 정보신호에 응답하여 상기 카운팅신호를 감지하여 상기 종료신호를 생성하는 종료감지부를 포함하는 반도체시스템.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서, 상기 종료감지부는 상기 카운팅신호가 상기 정보신호에 대응되는 로직레벨 조합을 갖는 경우에 상기 종료신호를 생성하는 반도체시스템.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서, 상기 코드생성부는
    상기 종료커맨드 및 상기 종료신호에 응답하여 합성종료신호를 생성하는 신호합성부; 및
    상기 개시커맨드 및 상기 합성종료신호에 응답하여 상기 코드를 카운팅하는 코드카운터를 포함하는 반도체시스템.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 19 항에 있어서, 상기 코드카운터는 상기 개시커맨드가 인에이블되는 시점부터 상기 코드를 카운팅하고, 상기 합성종료신호가 인에이블되는 시점에서 상기 코드의 카운팅 동작을 중단하는 반도체시스템.
KR1020140003811A 2014-01-13 2014-01-13 반도체장치 및 반도체시스템 KR102130171B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140003811A KR102130171B1 (ko) 2014-01-13 2014-01-13 반도체장치 및 반도체시스템
CN201410208692.9A CN104778965B (zh) 2014-01-13 2014-05-16 半导体器件和包括其的半导体***
US14/283,407 US9405313B2 (en) 2014-01-13 2014-05-21 Semiconductor devices and semiconductor systems including the same
US15/195,370 US9696750B2 (en) 2014-01-13 2016-06-28 Semiconductor devices and semiconductor systems including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140003811A KR102130171B1 (ko) 2014-01-13 2014-01-13 반도체장치 및 반도체시스템

Publications (2)

Publication Number Publication Date
KR20150084135A KR20150084135A (ko) 2015-07-22
KR102130171B1 true KR102130171B1 (ko) 2020-07-03

Family

ID=53521322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140003811A KR102130171B1 (ko) 2014-01-13 2014-01-13 반도체장치 및 반도체시스템

Country Status (3)

Country Link
US (2) US9405313B2 (ko)
KR (1) KR102130171B1 (ko)
CN (1) CN104778965B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102337044B1 (ko) * 2015-07-27 2021-12-09 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR102608731B1 (ko) * 2016-05-13 2023-12-04 에스케이하이닉스 주식회사 뱅크 인터리빙 제어 장치 및 이를 포함하는 반도체 장치
CN107564563B (zh) 2016-06-30 2020-06-09 华邦电子股份有限公司 存储器装置及其操作方法
TWI614764B (zh) * 2016-06-30 2018-02-11 華邦電子股份有限公司 記憶體裝置及其操作方法
US10254782B2 (en) * 2016-08-30 2019-04-09 Micron Technology, Inc. Apparatuses for reducing clock path power consumption in low power dynamic random access memory
KR20200033691A (ko) * 2018-09-20 2020-03-30 에스케이하이닉스 주식회사 반도체장치
KR102662356B1 (ko) * 2021-05-25 2024-05-02 (주) 임베디드 솔루션 프로토콜 변환 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040097093A1 (en) 2002-09-02 2004-05-20 Hiroyuki Fukuyama Test circuit for semiconductor device
US20070076516A1 (en) 2005-10-05 2007-04-05 Elpida Memory, Inc. Semiconductor device with latency counter

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003050738A (ja) 2001-08-03 2003-02-21 Elpida Memory Inc キャリブレーション方法及びメモリシステム
KR101458381B1 (ko) * 2006-04-24 2014-11-07 샌디스크 테크놀로지스, 인코포레이티드 고성능 플래시 메모리 데이터 전송
JP5151106B2 (ja) * 2006-09-27 2013-02-27 富士通セミコンダクター株式会社 半導体メモリおよびシステム
KR100911201B1 (ko) * 2008-02-14 2009-08-06 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 스트로브 클럭 버퍼 및 그제어 방법
JP2010176783A (ja) * 2009-02-02 2010-08-12 Elpida Memory Inc 半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム
KR101163048B1 (ko) 2010-12-07 2012-07-05 에스케이하이닉스 주식회사 출력 타이밍 제어회로 및 그를 이용하는 반도체 장치
KR101930779B1 (ko) * 2012-04-04 2018-12-20 에스케이하이닉스 주식회사 반도체 메모리 회로 및 이를 이용한 데이터 처리 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040097093A1 (en) 2002-09-02 2004-05-20 Hiroyuki Fukuyama Test circuit for semiconductor device
US20070076516A1 (en) 2005-10-05 2007-04-05 Elpida Memory, Inc. Semiconductor device with latency counter

Also Published As

Publication number Publication date
US20160306381A1 (en) 2016-10-20
CN104778965B (zh) 2018-10-09
KR20150084135A (ko) 2015-07-22
US9696750B2 (en) 2017-07-04
US9405313B2 (en) 2016-08-02
US20150198968A1 (en) 2015-07-16
CN104778965A (zh) 2015-07-15

Similar Documents

Publication Publication Date Title
KR102130171B1 (ko) 반도체장치 및 반도체시스템
US10943630B2 (en) Clock synchronizing method of a multiple clock domain memory device
KR102472123B1 (ko) 반도체 시스템 및 그의 동작 방법
KR102125449B1 (ko) 트레이닝 방법을 수행하는 반도체장치 및 반도체시스템
US7816941B2 (en) Circuit and method for controlling termination impedance
US10014043B2 (en) Memory device having command window generator
US9236101B2 (en) Semiconductor devices including data aligner
US10600458B2 (en) Memory device and method of operating the same for latency control
KR100930415B1 (ko) 클럭 제어 회로 및 이를 포함하는 반도체 메모리 장치
US9318177B2 (en) Semiconductor devices and semiconductor systems including the same
US9576627B2 (en) Semiconductor device, semiconductor system, and method for use in operating the same based on operation mode information
KR101905894B1 (ko) 반도체칩 및 반도체시스템
US20140253188A1 (en) Divided clock generation device and divided clock generation method
US20050105376A1 (en) Data output control circuit
KR102671075B1 (ko) 반도체장치
KR102624198B1 (ko) 반도체장치
US10777242B2 (en) Semiconductor device and semiconductor system including the semiconductor device for aligning an internal data strobe signal using an offset code
KR20180063396A (ko) 지연 고정 루프(dll)를 구비하는 반도체 장치 및 반도체 시스템
US20190267058A1 (en) Semiconductor device, semiconductor system including the semiconductor device, and method of operating the semiconductor device and system
KR102628535B1 (ko) 반도체장치
KR102469171B1 (ko) 래치 회로, 리시버 회로, 이를 이용하는 반도체 장치 및 시스템

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant