KR102122210B1 - 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지 - Google Patents

방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지 Download PDF

Info

Publication number
KR102122210B1
KR102122210B1 KR1020190129694A KR20190129694A KR102122210B1 KR 102122210 B1 KR102122210 B1 KR 102122210B1 KR 1020190129694 A KR1020190129694 A KR 1020190129694A KR 20190129694 A KR20190129694 A KR 20190129694A KR 102122210 B1 KR102122210 B1 KR 102122210B1
Authority
KR
South Korea
Prior art keywords
layer
heat dissipation
insulating layer
metal layer
thickness
Prior art date
Application number
KR1020190129694A
Other languages
English (en)
Inventor
최윤화
조정훈
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR1020190129694A priority Critical patent/KR102122210B1/ko
Application granted granted Critical
Publication of KR102122210B1 publication Critical patent/KR102122210B1/ko
Priority to US16/923,093 priority patent/US11171074B2/en
Priority to CN202010686860.0A priority patent/CN112687640B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명의 일 실시예에 따른 방열 기판은 방열층(10), 상기 방열층(10) 위에 형성되는 절연층(20), 그리고 상기 절연층(20) 위에 형성되는 금속층(30)을 포함하고, 상기 방열층(10)의 양단부(10a, 10b) 및 상기 절연층(20)의 양단부(20a, 20b)의 각각은 상기 금속층(30)의 양단부(30a, 30b)보다 돌출된다.

Description

방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지{HEAT SINK BOARD, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR PACKAGE INCLUDING THE SAME}
본 발명은 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지에 관한 것으로, 보다 구체적으로는 외부 충격에 의한 손상을 최소화하고 제조 비용을 절감할 수 있는 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지에 관한 것이다.
일반적으로 반도체 패키지는 인쇄 회로 기판(Printed Circuit Board, PCB), 인쇄 회로 기판 위에 형성된 반도체 칩, 반도체 칩을 와이어 본딩(wire bonding)을 통해 외부와 전기적으로 연결하는 리드 프레임, 인쇄 회로 기판을 덮는 패키지 하우징을 포함한다.
여기서, 인쇄 회로 기판은 반도체 칩에서 발생하는 열을 외부로 방출하기 위한 방열 기판(heat sink board)으로 사용될 수 있다. 일반적으로 방열 기판(heat sink board)은 세라믹 절연 기판, 세라믹 절연 기판의 상부와 하부에 각각 형성된 상부 금속층 및 하부 금속층을 포함한다. 이러한 방열 기판은 방열을 위해 상부 금속층과 하부 금속층 사이에 위치하는 세라믹 절연 기판의 양단부가 상부 금속층 및 하부 금속층의 양단부보다 돌출되어 형성된다.
따라서, 상부 금속층 및 하부 금속층보다 외측으로 돌출된 세라믹 절연 기판은 외부 충격에 의해 손상되기 쉽다.
또한, 방열을 위해 사용되는 세라믹 절연 기판의 두께는 200um 내지 300um이 어야 하므로 방열 기판의 두께는 두꺼워지게 되므로 제조 비용이 증가하게 된다. 그리고, 보다 많은 열을 방출하기 위해 방열층 아래에 별도의 보조 방열 기판을 부착하는 경우에는 방열 기판의 두께는 더욱 두꺼워지게 되며 제조 비용도 증가하게 된다.
본 발명에서는 외부 충격에 의한 손상을 최소화하고 제조 비용을 절감할 수 있는 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지를 제공하고자 한다.
본 발명의 일 실시예에 따른 방열 기판은 방열층(10); 상기 방열층(10) 위에 형성되는 절연층(20); 그리고 상기 절연층(20) 위에 형성되는 금속층(30);을 포함하고, 상기 방열층(10)의 양단부(10a, 10b) 및 상기 절연층(20)의 양단부(20a, 20b)의 각각은 상기 금속층(30)의 양단부(30a, 30b)보다 돌출된다.
상기 방열층(10)의 양단부(10a, 10b)와 상기 절연층(20)의 양단부(20a, 20b)는 동일한 가상선 상에 위치하고, 상기 절연층(20)의 양단부(20a, 20b)는 상기 금속층(30)의 양단부(30a, 30b)보다 외측에 위치할 수 있다.
상기 방열층(10)의 양단부(10a, 10b)는 상기 절연층(20)의 양단부(20a, 20b)보다 외측에 위치하고, 상기 절연층(20)의 양단부(20a, 20b)는 상기 금속층(30)의 양단부(30a, 30b)보다 외측에 위치할 수 있다.
상기 절연층(20)의 일단부는 상기 금속층(30)의 일단부보다 5um 내지 8cm 더 외측으로 돌출할 수 있다.
상기 방열층(10)의 일단부는 상기 절연층(20)의 일단부보다 1um 내지 5cm 더 외측으로 돌출할 수 있다.
상기 방열층(10)은 금속 전도체 또는 부도체를 포함할 수 있다.
상기 절연층(20)은 보론 나이트라이드(Boron Nitride, BN), 세라믹(Al2O3), 알루미늄 나이트라이드(AlN) 및 실리콘 나이트라이드(Si3N4) 중에서 선택된 적어도 어느 하나를 포함할 수 있다.
상기 절연층(20)은 50% 내지 98%의 보론 나이트라이드를 포함할 수 있다.
상기 절연층(20)의 열 전도도는 5W 내지 30W일 수 있다.
상기 절연층(20)의 두께는 10um 내지 180um일 수 있다.
상기 방열층(10)의 두께는 1mm 내지 10mm이고, 상기 금속층(30)의 두께는 0.2mm 내지 1.5mm일 수 있다.
상기 방열층(10)의 두께는 상기 금속층(30)의 두께보다 두꺼울 수 있다.
상기 금속층(30)의 두께는 상기 방열층(10)의 두께보다 두꺼울 수 있다.
또한, 본 발명의 일 실시예에 따른 방열 기판의 제조 방법은 방열층(10) 위에 프린팅 공정 또는 코팅 공정을 진행하여 절연층(20)을 형성하는 단계; 그리고 상기 절연층(20) 위에 시트 형상의 금속층(30)을 부착하는 단계;를 포함하고, 상기 절연층(20)의 양단부(20a, 20b) 및 상기 방열층(10)의 양단부(10a, 10b)의 각각은 상기 금속층(30)의 양단부(30a, 30b)보다 돌출된다.
본 발명의 일 실시예에 따른 방열 기판의 제조 방법은 열경화 공정을 진행하여 상기 방열층(10) 및 상기 금속층(30)을 상기 절연층(20)에 접착시키는 단계를 더 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 반도체 패키지는 방열층(10), 상기 방열층(10) 위에 형성되는 절연층(20), 그리고 상기 절연층(20) 위에 형성되는 금속층(30)을 포함하는 방열 기판; 상기 금속층(30) 위에 위치하는 적어도 하나 이상의 반도체 칩(200); 상기 반도체 칩(200)과 연결되며 상기 반도체 칩(200)을 외부와 전기적으로 연결하는 복수개의 리드 프레임(300); 상기 방열 기판의 일부를 덮는 패키지 하우징;을 포함하고, 상기 방열층(10)의 양단부(10a, 10b) 및 상기 절연층(20)의 양단부(20a, 20b)의 각각은 상기 금속층(30)의 양단부(30a, 30b)보다 돌출된다.
상기 방열층(10)의 양단부(10a, 10b)와 상기 절연층(20)의 양단부(20a, 20b)는 동일한 가상선 상에 위치하고, 상기 절연층(20)의 양단부(20a, 20b)는 상기 금속층(30)의 양단부(30a, 30b)보다 외측에 위치할 수 있다.
상기 방열층(10)의 양단부(10a, 10b)는 상기 절연층(20)의 양단부(20a, 20b)보다 외측에 위치하고, 상기 절연층(20)의 양단부(20a, 20b)는 상기 금속층(30)의 양단부(30a, 30b)보다 외측에 위치할 수 있다.
상기 절연층(20)의 일단부는 상기 금속층(30)의 일단부보다 5um 내지 8cm 더 외측으로 돌출할 수 있다.
상기 방열층(10)의 일단부는 상기 절연층(20)의 일단부보다 1um 내지 5cm 더 외측으로 돌출할 수 있다.
상기 절연층(20)의 두께는 10um 내지 180um일 수 있다.
상기 방열층(10)의 두께는 1mm 내지 10mm이고, 상기 금속층(30)의 두께는 0.2mm 내지 1.5mm일 수 있다.
상기 방열 기판의 면적의 50% 이상은 상기 패키지 하우징의 외부로 노출될 수 있다.
복수개의 상기 반도체 칩(200)을 서로 전기적으로 연결하는 복수개의 연결 부재(400)를 더 포함하고, 상기 연결 부재(400)는 금속 클립 또는 금속 스페이서를 포함하고, 상기 연결 부재(400)는 상기 반도체 칩(200)의 칩 패드에 부착될 수 있다.
상기 반도체 칩(200)은 금속 산화막 반도체 전계효과 트랜지스터 (MOSFET), 절연 게이트 양극성 트랜지스터 (Insulated gate bipolar transistor,　IGBT) 및 다이오드(diode) 중에서 선택된 어느 하나를 포함할 수 있다.
상기 반도체 칩(200)은 실리콘(Si), 실리콘카바이드(SiC) 및 갈륨나이트라이드(GaN) 중에서 선택된 어느 하나로 이루어질 수 있다.
상기 패키지 하우징은 에폭시 몰딩 컴파운드 (Epoxy Molding Compound, EMC), 폴리부틸렌 테레프탈레이트(polybutylene terephthalate, PBT) 및 폴리페닐렌 설파이드(PolyPhenylene Sulfide, PPS) 중에서 선택된 어느 하나로 이루어질 수 있다.
본 발명의 일 실시예에 따른 방열 기판은 별도의 절연 기판을 사용하지 않고, 프린팅 공정 또는 코팅 공정을 진행하여 절연층을 형성하므로, 제조 비용을 절감할 수 있다.
또한, 절연층의 두께는 방열층 및 금속층 각각의 두께보다 작으며, 절연층의 양단부는 방열층의 양단부보다 외측으로 돌출되지 않으므로, 외부 충격에 의한 절연층의 손상을 최소화할 수 있다.
또한, 시트 형상의 방열층 및 금속층을 이용함으로써, 보다 두꺼운 방열층 및 금속층을 형성할 수 있어 제조 비용을 최소화하며 방열 효과를 최대화할 수 있다.
도 1은 본 발명의 일 실시예에 따른 방열 기판의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 방열 기판의 사시도이다.
도 3은 본 발명의 일 실시예에 따른 방열 기판의 제조 방법의 순서도이다.
도 4는 본 발명의 다른 실시예에 따른 방열 기판의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 패키지의 단면도이다.
도 6은 본 발명의 일 실시예에 따른 반도체 패키지의 사시도이다.
도 7은 도 6의 일부 분해 사시도이다.
도 8은 도 6의 리드 프레임에 연결된 금속 클립을 확대 도시한 사시도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1은 본 발명의 일 실시예에 따른 방열 기판의 단면도이고, 도 2는 본 발명의 일 실시예에 따른 방열 기판의 사시도이다.
도 1 및 도 2에 도시한 바와 같이, 본 발명의 일 실시예에 따른 방열 기판(100)은 방열층(heat sink layer)(10), 방열층(10) 위에 형성되는 절연층(20), 그리고 절연층(20) 위에 형성되는 금속층(30)을 포함한다.
방열층(10)은 금속 전도체 또는 열전도성을 가지는 부도체를 포함할 수 있다. 이러한 방열층(10)의 두께는 1mm 내지 10mm일 수 있다.
절연층(20)은 보론 나이트라이드(Boron Nitride, BN), 세라믹(Al2O3), 알루미늄 나이트라이드(AlN), 실리콘 나이트라이드(Si3N4) 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 특히, 절연층(20)이 보론 나이트라이드를 포함하는 경우, 절연층(20)은 50% 내지 98%의 보론 나이트라이드를 포함할 수 있다. 이러한 절연층(20)의 열 전도도는 5W 내지 30W일 수 있고, 절연층(20)의 두께는 10um 내지 180um일 수 있다.
금속층(30)의 두께는 0.2mm 내지 1.5mm일 수 있다. 이 때, 방열층(10)의 두께는 금속층(30)의 두께보다 두꺼울 수 있다. 이 경우 방열층(10)을 통해 보다 많은 열을 방출할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니며, 금속층(30)의 두께가 방열층(10)의 두께보다 두꺼울 수도 있다.
방열층(10)의 양단부(10a, 10b)는 금속층(30)의 양단부(30a, 30b)보다 외측으로 돌출될 수 있고, 절연층(20)의 양단부(20a, 20b)는 금속층(30)의 양단부(30a, 30b)보다 외측으로 돌출될 수 있다.
보다 구체적으로, 방열층(10)의 양단부(10a, 10b)와 절연층(20)의 양단부(20a, 20b)는 동일한 가상선(L1, L2) 상에 위치하고, 방열층(10)의 양단부(10a, 10b) 및 절연층(20)의 양단부(20a, 20b)는 모두 금속층(30)의 양단부(30a, 30b)보다 외측에 위치할 수 있다.
이 때, 방열층(10)의 일단부(10a) 또는 절연층(20)의 일단부(20a)는 금속층(30)의 일단부(30a)보다 5um 내지 8cm의 제1 돌출 길이(D1)만큼 더 외측으로 돌출할 수 있다. 동일하게, 방열층(10)의 타단부(10b) 또는 절연층(20)의 타단부(20b)는 금속층(30)의 타단부(30b)보다 5um 내지 8cm의 제2 돌출 길이(D2)만큼 더 외측으로 돌출할 수 있다.
여기서, 제1 돌출 길이(D1)와 제2 돌출 길이(D2)는 서로 동일하거나 다를 수 있다.
이와 같이, 절연층(20)의 두께는 방열층(10) 및 금속층(30) 각각의 두께보다 작으며, 절연층(20)의 양단부(20a, 20b)는 방열층(10)의 양단부(10a, 10b)보다 외측으로 돌출되지 않으므로, 외부 충격에 의한 절연층(20)의 손상을 최소화할 수 있다.
이하에서, 도 1 및 도 2에 도시된 본 발명의 일 실시예에 따른 방열 기판의 제조 방법에 대해 상세히 설명한다.
도 3은 본 발명의 일 실시예에 따른 방열 기판의 제조 방법의 순서도이다.
도 3에 도시한 바와 같이, 본 발명의 일 실시예에 따른 방열 기판의 제조 방법은 우선, 시트 형상의 방열층(10) 위에 프린팅 공정(printing process) 또는 코팅 공정(coating process)을 진행하여 절연층(20)을 형성한다(S10). 시트 형상의 방열층(10)을 이용함으로써, 보다 두꺼운 방열층(10)을 형성할 수 있어 제조 비용을 최소화하며 방열 효과를 최대화할 수 있다. 또한, 별도의 절연 기판을 사용하지 않고, 얇은 두께의 절연층(20)을 형성할 수 있으므로 제조 비용을 절감할 수 있다.
다음으로, 절연층(20) 위에 시트 형상의 금속층(30)을 부착한다(S20). 시트 형상의 금속층(30)을 이용함으로써, 보다 두꺼운 금속층(30)을 형성할 수 있어 제조 비용을 최소화하며 방열 효과를 최대화할 수 있다.
이 때, 방열층(10)의 양단부(10a, 10b)는 금속층(30)의 양단부(30a, 30b)보다 돌출될 수 있고, 절연층(20)의 양단부(20a, 20b)는 금속층(30)의 양단부(30a, 30b)보다 돌출될 수 있다.
다음으로, 열경화 공정을 진행하여 방열층(10) 및 금속층(30)을 각각 절연층(20)의 아래 및 위에 접착시킨다(S30).
한편, 상기 일 실시예에서는 방열층(10)의 양단부(10a, 10b)와 절연층(20)의 양단부(20a, 20b)가 동일한 가상선 상에 위치하고 있으나, 방열층(10)의 양단부(10a, 10b)가 절연층(20)의 양단부(20a, 20b)보다 외측에 위치하는 다른 실시예도 가능하다.
이하에서, 도 4를 참고하여, 본 발명의 다른 실시예에 따른 방열 기판에 대해 상세히 설명한다.
도 4는 본 발명의 다른 실시예에 따른 방열 기판의 단면도이다.
도 4에 도시된 다른 실시예는 도 1 및 2에 도시된 일 실시예와 비교하여 방열층과 절연층의 구조만을 제외하고 실질적으로 동일한 바 반복되는 설명은 생략한다.
도 4에 도시한 바와 같이, 본 발명의 다른 실시예에 따른 방열 기판(100)은 방열층(10), 방열층(10) 위에 형성되는 절연층(20), 그리고 절연층(20) 위에 형성되는 금속층(30)을 포함한다. 절연층(20)의 두께는 10um 내지 180um일 수 있다.
방열층(10)의 양단부(10a, 10b)는 금속층(30)의 양단부(30a, 30b)보다 돌출될 수 있고, 절연층(20)의 양단부(20a, 20b)는 금속층(30)의 양단부(30a, 30b)보다 돌출될 수 있다.
보다 구체적으로, 방열층(10)의 양단부(10a, 10b)는 절연층(20)의 양단부(20a, 20b)보다 외측에 위치하고, 절연층(20)의 양단부(20a, 20b)는 금속층(30)의 양단부(30a, 30b)보다 외측에 위치할 수 있다. 즉, 방열층(10)의 일단부(10a), 절연층(20)의 일단부(20a), 그리고 금속층(30)의 일단부(30a)는 함께 계단 형상을 가질 수 있다. 동일하게 방열층(10)의 타단부(10b), 절연층(20)의 타단부(20b), 그리고 금속층(30)의 타단부(30b)는 함께 계단 형상을 가질 수 있다.
이 때, 절연층(20)의 일단부(20a)는 금속층(30)의 일단부(30a)보다 5um 내지 8cm의 제1 돌출 길이(D1)만큼 더 외측으로 돌출할 수 있다. 동일하게, 절연층(20)의 타단부(20b)는 금속층(30)의 타단부(30b)보다 5um 내지 8cm의 제2 돌출 길이(D2)만큼 더 외측으로 돌출할 수 있다. 여기서, 제1 돌출 길이(D1)와 제2 돌출 길이(D2)는 서로 동일하거나 다를 수 있다.
또한, 방열층(10)의 일단부(10a)는 절연층(20)의 일단부(20a)보다 1um 내지 5cm의 제3 돌출 길이(D3)만큼 더 외측으로 돌출할 수 있다. 동일하게, 방열층(10)의 타단부(10b)는 절연층(20)의 타단부(20b)보다 1um 내지 5cm의 제4 돌출 길이(D4)만큼 더 외측으로 돌출할 수 있다. 여기서, 제3 돌출 길이(D3)와 제4 돌출 길이(D4)는 서로 동일하거나 다를 수 있다.
도 5는 본 발명의 일 실시예에 따른 반도체 패키지의 단면도이고, 도 6은 본 발명의 일 실시예에 따른 반도체 패키지의 사시도이며, 도 7은 도 6의 일부 분해 사시도이고, 도 8은 도 6의 리드 프레임에 연결된 금속 클립을 확대 도시한 사시도이다.
도 1 및 2, 도 5 내지 도 8에 도시한 바와 같이, 본 발명의 일 실시예에 따른 반도체 패키지는 방열 기판(100), 적어도 하나 이상의 반도체 칩(200), 복수개의 리드 프레임(300), 복수개의 연결 부재(400), 그리고 패키지 하우징(500)을 포함한다.
방열 기판(100)은 방열층(10), 방열층(10) 위에 형성되는 절연층(20), 그리고 절연층(20) 위에 형성되는 금속층(30)을 포함한다.
방열층(10)은 금속 전도체 또는 열전도성을 가지는 부도체를 포함할 수 있다. 이러한 방열층(10)의 두께는 1mm 내지 10mm일 수 있다.
절연층(20)은 보론 나이트라이드(Boron Nitride, BN), 세라믹(Al2O3), 알루미늄 나이트라이드(AlN), 실리콘 나이트라이드(Si3N4) 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 특히, 절연층(20)이 보론 나이트라이드를 포함하는 경우, 절연층(20)은 50% 내지 98%의 보론 나이트라이드를 포함할 수 있다. 이러한 절연층(20)의 열 전도도는 5W 내지 30W일 수 있고, 절연층(20)의 두께는 10um 내지 180um일 수 있다.
금속층(30)의 두께는 0.2mm 내지 1.5mm일 수 있다. 이 때, 방열층(10)의 두께는 금속층(30)의 두께보다 두꺼울 수 있다. 이 경우 방열층(10)을 통해 보다 많은 열을 방출할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니며, 금속층(30)의 두께가 방열층(10)의 두께보다 두꺼울 수도 있다.
방열층(10)의 양단부(10a, 10b)는 금속층(30)의 양단부(30a, 30b)보다 돌출될 수 있고, 절연층(20)의 양단부(20a, 20b)는 금속층(30)의 양단부(30a, 30b)보다 돌출될 수 있다. 보다 구체적으로, 방열층(10)의 양단부(10a, 10b)와 절연층(20)의 양단부(20a, 20b)는 동일한 가상선(L1, L2) 상에 위치하고, 방열층(10)의 양단부(10a, 10b) 및 절연층(20)의 양단부(20a, 20b)는 모두 금속층(30)의 양단부(30a, 30b)보다 외측에 위치할 수 있다. 이 때, 방열층(10)의 일단부(10a) 또는 절연층(20)의 일단부(20a)는 금속층(30)의 일단부(30a)보다 5um 내지 8cm의 제1 돌출 길이(D1)만큼 더 외측으로 돌출할 수 있다. 동일하게, 방열층(10)의 타단부(10b) 또는 절연층(20)의 타단부(20b)는 금속층(30)의 타단부(30b)보다 5um 내지 8cm의 제2 돌출 길이(D2)만큼 더 외측으로 돌출할 수 있다. 여기서, 제1 돌출 길이(D1)와 제2 돌출 길이(D2)는 서로 동일하거나 다를 수 있다.
이와 같이, 절연층(20)의 두께는 방열층(10) 및 금속층(30) 각각의 두께보다 작으며, 절연층(20)의 양단부(20a, 20b)는 방열층(10)의 양단부(10a, 10b)보다 외측으로 돌출되지 않으므로, 외부 충격에 의한 절연층(20)의 손상을 최소화할 수 있다.
도 5 내지 도 8에 도시된 본 발명의 일 실시예에 따른 반도체 패키지의 방열 기판은 도 1 및 2에 도시된 본 발명의 일 실시예에 따른 방열 기판을 적용하였으나, 반드시 이에 한정되는 것은 아니며, 도 4에 도시된 본 발명의 다른 실시예에 따른 방열 기판을 적용하는 것도 가능하다.
한편, 도 5 내지 도 8에 도시한 바와 같이, 반도체 칩(200)은 금속층(30) 위에 위치할 수 있다. 이러한 반도체 칩(200)은 전도성 접착제(220)를 이용하여 금속층(30)에 접착될 수 있다.
반도체 칩(200)은 금속 산화막 반도체 전계효과 트랜지스터 (MOSFET), 절연 게이트 양극성 트랜지스터 (Insulated gate bipolar transistor,　IGBT), 그리고 다이오드(diode) 중에서 선택된 어느 하나를 포함할 수 있다. 이러한 반도체 칩(200)은 실리콘(Si), 실리콘카바이드(SiC), 갈륨나이트라이드(GaN) 중에서 선택된 어느 하나로 이루어질 수 있다. 반도체 칩(200)에는 연결 부재(400)와 전기적으로 연결되기 위한 칩 패드(210)가 형성될 수 있다.
복수개의 연결 부재(400)는 복수개의 반도체 칩(200)을 서로 전기적으로 연결할 수 있다. 이러한 연결 부재(400)는 금속 클립 또는 금속 스페이서를 포함할 수 있으며, 도 8에는 금속 클립으로 이루어진 연결 부재(400)를 도시하고 있다. 연결 부재(400)는 반도체 칩(200)의 칩 패드(210)에 부착되어 전기적으로 연결될 수 있다.
리드 프레임(300)은 복수개의 연결 부재(400)를 통해 반도체 칩(200)과 연결되며 반도체 칩(200)을 외부와 전기적으로 연결시킬 수 있다.
이 때, 리드 프레임(300)은 초음파 웰딩 공정을 이용하여 방열 기판(100)의 금속층(30)에 별도의 전도성 접착제 없이 부착시킬 수 있다.
패키지 하우징(500)은 방열 기판(100)을 보호하기 위해 방열 기판(100)의 일부를 덮을 수 있다. 이 때, 방열 기판(100)의 면적의 50% 이상은 패키지 하우징(500)의 외부로 노출될 수 있다. 따라서, 방열 효과를 최대화할 수 있다. 이러한 패키지 하우징(500)은 에폭시 몰딩 컴파운드 (Epoxy Molding Compound, EMC), 폴리부틸렌 테레프탈레이트(polybutylene terephthalate, PBT), 폴리페닐렌 설파이드(PolyPhenylene Sulfide, PPS) 중에서 선택된 어느 하나로 이루어질 수 있다.
이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
10: 방열층 20: 절연층
30: 금속층 100: 방열 기판
200: 반도체 칩 300: 리드 프레임
400: 연결 부재 500: 패키지 하우징

Claims (27)

  1. 시트형상의 방열층(10);
    상기 방열층(10) 위에 프린팅 공정 또는 코팅 공정을 진행하여 10um 내지 180um의 두께로 형성되는 절연층(20); 그리고
    상기 절연층(20) 위에 형성되는 시트형상의 금속층(30);
    을 포함하고,
    상기 방열층(10)의 양단부(10a, 10b) 및 상기 절연층(20)의 양단부(20a, 20b)의 각각은 상기 금속층(30)의 양단부(30a, 30b)보다 돌출되고,
    상기 절연층(20)의 두께는 상기 방열층(10) 및 상기 금속층(30)의 두께보다 얇게 형성하고,
    상기 방열층(10)의 두께는 상기 금속층(30)의 두께보다 두껍게 형성하며,
    상기 방열층(10) 및 상기 금속층(30)은 상기 절연층(20)에 열경화 공정을 진행하여 접착되는, 방열 기판.
  2. 제 1 항에 있어서,
    상기 방열층(10)의 양단부(10a, 10b)와 상기 절연층(20)의 양단부(20a, 20b)는 동일한 가상선 상에 위치하고,
    상기 절연층(20)의 양단부(20a, 20b)는 상기 금속층(30)의 양단부(30a, 30b)보다 외측에 위치하는, 방열 기판.
  3. 제 1 항에 있어서,
    상기 방열층(10)의 양단부(10a, 10b)는 상기 절연층(20)의 양단부(20a, 20b)보다 외측에 위치하고,
    상기 절연층(20)의 양단부(20a, 20b)는 상기 금속층(30)의 양단부(30a, 30b)보다 외측에 위치하는, 방열 기판.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 절연층(20)의 일단부는 상기 금속층(30)의 일단부보다 5um 내지 8cm 더 외측으로 돌출하는, 방열 기판.
  5. 제 3 항에 있어서,
    상기 방열층(10)의 일단부는 상기 절연층(20)의 일단부보다 1um 내지 5cm 더 외측으로 돌출하는, 방열 기판.
  6. 제 1 항에 있어서,
    상기 방열층(10)은 금속 전도체 또는 부도체를 포함하는, 방열 기판.
  7. 제 1 항에 있어서,
    상기 절연층(20)은 보론 나이트라이드(Boron Nitride, BN), 세라믹(Al2O3), 알루미늄 나이트라이드(AlN) 및 실리콘 나이트라이드(Si3N4) 중에서 선택된 적어도 어느 하나를 포함하는, 방열 기판.
  8. 제 7 항에 있어서,
    상기 절연층(20)은 50% 내지 98%의 보론 나이트라이드를 포함하는, 방열 기판.
  9. 제 1 항에 있어서,
    상기 절연층(20)의 열 전도도는 5W 내지 30W인, 방열 기판.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 시트형상의 방열층(10) 위에 프린팅 공정 또는 코팅 공정을 진행하여 10um 내지 180um의 두께의 절연층(20)을 형성하는 단계; 그리고
    상기 절연층(20) 위에 시트 형상의 금속층(30)을 부착하는 단계;
    를 포함하고,
    상기 절연층(20)의 양단부(20a, 20b) 및 상기 방열층(10)의 양단부(10a, 10b)의 각각은 상기 금속층(30)의 양단부(30a, 30b)보다 돌출되고,
    상기 절연층(20)의 두께는 상기 방열층(10) 및 상기 금속층(30)의 두께보다 얇게 형성하고,
    상기 방열층(10)의 두께는 상기 금속층(30)의 두께보다 두껍게 형성하며,
    열경화 공정을 진행하여 상기 방열층(10) 및 상기 금속층(30)을 상기 절연층(20)에 접착시키는 단계를 더 포함하는, 방열 기판의 제조 방법.
  15. 삭제
  16. 시트형상의 방열층(10), 상기 방열층(10) 위에 프린팅 공정 또는 코팅 공정을 진행하여 10um 내지 180um의 두께로 형성되는 절연층(20), 그리고 상기 절연층(20) 위에 형성되는 시트형상의 금속층(30)을 포함하는 방열 기판;
    상기 금속층(30) 위에 위치하는 적어도 하나 이상의 반도체 칩(200);
    상기 반도체 칩(200)과 연결되며 상기 반도체 칩(200)을 외부와 전기적으로 연결하는 복수개의 리드 프레임(300);
    상기 방열 기판의 일부를 덮는 패키지 하우징;
    을 포함하고,
    상기 방열층(10)의 양단부(10a, 10b) 및 상기 절연층(20)의 양단부(20a, 20b)의 각각은 상기 금속층(30)의 양단부(30a, 30b)보다 돌출되고,
    상기 절연층(20)의 두께는 상기 방열층(10) 및 상기 금속층(30)의 두께보다 얇게 형성하고,
    상기 방열층(10)의 두께는 상기 금속층(30)의 두께보다 두껍게 형성하며,
    상기 방열층(10) 및 상기 금속층(30)은 상기 절연층(20)에 열경화 공정을 진행하여 접착되는, 반도체 패키지.
  17. 제 16 항에 있어서,
    상기 방열층(10)의 양단부(10a, 10b)와 상기 절연층(20)의 양단부(20a, 20b)는 동일한 가상선 상에 위치하고,
    상기 절연층(20)의 양단부(20a, 20b)는 상기 금속층(30)의 양단부(30a, 30b)보다 외측에 위치하는, 반도체 패키지.
  18. 제 16 항에 있어서,
    상기 방열층(10)의 양단부(10a, 10b)는 상기 절연층(20)의 양단부(20a, 20b)보다 외측에 위치하고,
    상기 절연층(20)의 양단부(20a, 20b)는 상기 금속층(30)의 양단부(30a, 30b)보다 외측에 위치하는, 반도체 패키지.
  19. 제 17 항 또는 제 18 항에 있어서,
    상기 절연층(20)의 일단부는 상기 금속층(30)의 일단부보다 5um 내지 8cm 더 외측으로 돌출하는, 반도체 패키지.
  20. 제 18 항에 있어서,
    상기 방열층(10)의 일단부는 상기 절연층(20)의 일단부보다 1um 내지 5cm 더 외측으로 돌출하는, 반도체 패키지.
  21. 삭제
  22. 삭제
  23. 제 16 항에 있어서,
    상기 방열 기판의 면적의 50% 이상은 상기 패키지 하우징의 외부로 노출되는, 반도체 패키지.
  24. 제 16 항에 있어서,
    복수개의 상기 반도체 칩(200)을 서로 전기적으로 연결하는 복수개의 연결 부재(400)를 더 포함하고,
    상기 연결 부재(400)는 금속 클립 또는 금속 스페이서를 포함하고,
    상기 연결 부재(400)는 상기 반도체 칩(200)의 칩 패드에 부착되는, 반도체 패키지.
  25. 제 16 항에 있어서,
    상기 반도체 칩(200)은 금속 산화막 반도체 전계효과 트랜지스터 (MOSFET), 절연 게이트 양극성 트랜지스터 (Insulated gate bipolar transistor,　IGBT) 및 다이오드(diode) 중에서 선택된 어느 하나를 포함하는, 반도체 패키지.
  26. 제 25 항에 있어서,
    상기 반도체 칩(200)은 실리콘(Si), 실리콘카바이드(SiC) 및 갈륨나이트라이드(GaN) 중에서 선택된 어느 하나로 이루어진, 반도체 패키지.
  27. 제 16 항에 있어서,
    상기 패키지 하우징은 에폭시 몰딩 컴파운드 (Epoxy Molding Compound, EMC), 폴리부틸렌 테레프탈레이트(polybutylene terephthalate, PBT) 및 폴리페닐렌 설파이드(PolyPhenylene Sulfide, PPS) 중에서 선택된 어느 하나로 이루어진, 반도체 패키지.
KR1020190129694A 2019-10-18 2019-10-18 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지 KR102122210B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190129694A KR102122210B1 (ko) 2019-10-18 2019-10-18 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지
US16/923,093 US11171074B2 (en) 2019-10-18 2020-07-08 Heat sink board, manufacturing method thereof, and semiconductor package including the same
CN202010686860.0A CN112687640B (zh) 2019-10-18 2020-07-16 散热板，其制造方法，以及包括其的半导体封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190129694A KR102122210B1 (ko) 2019-10-18 2019-10-18 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지

Publications (1)

Publication Number Publication Date
KR102122210B1 true KR102122210B1 (ko) 2020-06-12

Family

ID=71088310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190129694A KR102122210B1 (ko) 2019-10-18 2019-10-18 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지

Country Status (3)

Country Link
US (1) US11171074B2 (ko)
KR (1) KR102122210B1 (ko)
CN (1) CN112687640B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102312085B1 (ko) * 2019-11-08 2021-10-13 제엠제코(주) 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168769A (ja) * 2001-11-30 2003-06-13 Mitsubishi Electric Corp 電力用半導体装置
JP2004311650A (ja) * 2003-04-04 2004-11-04 Mitsubishi Materials Corp パワーモジュール用基板
JP2004356625A (ja) * 2003-05-06 2004-12-16 Fuji Electric Device Technology Co Ltd 半導体装置及びその製造方法
JP2005011922A (ja) * 2003-06-18 2005-01-13 Mitsubishi Electric Corp ヒートシンクを備えた両面銅貼り基板、およびこれを用いた半導体装置
JP2010238965A (ja) * 2009-03-31 2010-10-21 Mitsubishi Materials Corp パワーモジュール用基板、パワーモジュール用基板の製造方法及びパワーモジュール

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10393851B4 (de) * 2002-12-09 2007-11-29 Kabushiki Kaisha Toyota Chuo Kenkyusho Halbleiterelement-Wärmeableitungselement sowie Halbleitervorrichtung, in der dieses eingesetzt wird und Verfahren zu dessen Herstellung
US20070257343A1 (en) * 2006-05-05 2007-11-08 Hauenstein Henning M Die-on-leadframe (dol) with high voltage isolation
KR101077378B1 (ko) * 2010-06-23 2011-10-26 삼성전기주식회사 방열기판 및 그 제조방법
JP2012238737A (ja) * 2011-05-12 2012-12-06 Sanken Electric Co Ltd 半導体モジュール及びその製造方法
KR101289196B1 (ko) * 2011-09-14 2013-07-26 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
CN203690284U (zh) * 2014-01-20 2014-07-02 三垦电气株式会社 半导体装置
EP3460838B1 (en) * 2016-05-19 2021-02-24 Mitsubishi Materials Corporation Substrate for power modules
JP6759784B2 (ja) * 2016-07-12 2020-09-23 三菱電機株式会社 半導体モジュール
CN206806321U (zh) * 2017-05-16 2017-12-26 杰群电子科技（东莞）有限公司 一种无引线框架的半导体封装结构
WO2020121680A1 (ja) * 2018-12-10 2020-06-18 富士電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168769A (ja) * 2001-11-30 2003-06-13 Mitsubishi Electric Corp 電力用半導体装置
JP2004311650A (ja) * 2003-04-04 2004-11-04 Mitsubishi Materials Corp パワーモジュール用基板
JP2004356625A (ja) * 2003-05-06 2004-12-16 Fuji Electric Device Technology Co Ltd 半導体装置及びその製造方法
JP2005011922A (ja) * 2003-06-18 2005-01-13 Mitsubishi Electric Corp ヒートシンクを備えた両面銅貼り基板、およびこれを用いた半導体装置
JP2010238965A (ja) * 2009-03-31 2010-10-21 Mitsubishi Materials Corp パワーモジュール用基板、パワーモジュール用基板の製造方法及びパワーモジュール

Also Published As

Publication number Publication date
US20210118768A1 (en) 2021-04-22
CN112687640A (zh) 2021-04-20
US11171074B2 (en) 2021-11-09
CN112687640B (zh) 2024-06-11

Similar Documents

Publication Publication Date Title
CN107039289B (zh) 具有限定的热、机械和电特性的热接合材料
JP7213469B2 (ja) 半導体装置及びその製造方法
US9177888B2 (en) Electrically isolated power semiconductor package with optimized layout
US20080122067A1 (en) Heat spreader for an electrical device
CN108735689B (zh) 具有空间限制的导热安装体的芯片模块
US11004756B2 (en) Semiconductor device
US11348852B2 (en) Semiconductor device
JP7247574B2 (ja) 半導体装置
KR102511000B1 (ko) 반도체 패키지용 클립 구조체 및 이를 포함하는 반도체 패키지
KR102122210B1 (ko) 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지
CN116247008A (zh) 用于功率半导体模块布置结构的外壳
KR102312085B1 (ko) 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지
KR102378171B1 (ko) 커플드 반도체 패키지
KR102228938B1 (ko) 커플드 반도체 패키지
JP3894749B2 (ja) 半導体装置
EP4307359A1 (en) Power semiconductor module arrangement and method for producing the same
EP4084062A1 (en) Power semiconductor module arrangement
US20230378010A1 (en) Power semiconductor devices having moisture barriers
CN215991320U (zh) 线路板
CN117480602A (zh) 半导体模块
JP2024057500A (ja) 半導体装置
JP2022044158A (ja) 半導体モジュールの製造方法
KR100216731B1 (ko) 베릴리아 디비씨 기판을 사용한 전력 반도체 모듈
KR20150093500A (ko) 패키지 기판, 이를 이용한 반도체 패키지
JP2001237366A (ja) 半導体装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant