KR102119192B1 - 초고밀도 화소 집적도를 구현하는 화소 구조를 갖는 평판 표시장치 - Google Patents

초고밀도 화소 집적도를 구현하는 화소 구조를 갖는 평판 표시장치 Download PDF

Info

Publication number
KR102119192B1
KR102119192B1 KR1020130106685A KR20130106685A KR102119192B1 KR 102119192 B1 KR102119192 B1 KR 102119192B1 KR 1020130106685 A KR1020130106685 A KR 1020130106685A KR 20130106685 A KR20130106685 A KR 20130106685A KR 102119192 B1 KR102119192 B1 KR 102119192B1
Authority
KR
South Korea
Prior art keywords
sub
pixel
pixels
odd
thin film
Prior art date
Application number
KR1020130106685A
Other languages
English (en)
Other versions
KR20150028059A (ko
Inventor
이영장
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130106685A priority Critical patent/KR102119192B1/ko
Publication of KR20150028059A publication Critical patent/KR20150028059A/ko
Application granted granted Critical
Publication of KR102119192B1 publication Critical patent/KR102119192B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 초고밀도 화소 집적도를 구현하는 화소 구조를 갖는 평판 표시장치에 관한 것이다. 본 발명에 의한 평판 표시장치용 박막 트랜지스터 기판은, 기판 위에서 매트릭스 방식으로 배치된 마름모 형 서브 화소들; 상기 서브 화소들의 홀수 번째 행과 짝수 번째 행 사이에 가로 방향으로 배치된 게이트 배선; 상기 서브 화소들의 홀수 번째 열의 좌측부에 배치된 홀수 데이터 배선 및 상기 서브 화소들의 짝수 번째 열의 우측부에 배치된 짝수 데이터 배선; 상기 홀수 데이터 배선과 상기 게이트 배선의 교차부에 형성되어 상기 짝수 번째 열 서브 화소에 할당된 짝수 열 박막 트랜지스터; 상기 짝수 데이터 배선과 상기 게이트 배선의 교차부에 형성되어 상기 홀수 번째 열 서브 화소에 할당된 홀수 열 박막 트랜지스터; 그리고 상기 서브 화소들 내에 형성된 화소 전극들을 포함한다.

Description

초고밀도 화소 집적도를 구현하는 화소 구조를 갖는 평판 표시장치{Flat Panel Display Having Pixel Structure For Ultra High Pixel Density}
본 발명은 초고밀도 화소 집적도를 구현하는 화소 구조를 갖는 평판 표시장치에 관한 것이다. 특히, 본 발명은 1,000ppi(Pixel Per Inch) 정도의 초고밀도 화소 집적도를 구현할 수 있는 마름모 형(혹은, 다이아몬드 형) 화소 구조를 갖는 평판 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시장치(Flat Panel Display Device: FPD)로 급속히 발전해 왔다. 평판 표시장치에는 액정 표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광 표시장치(Organic Light Emitting Display Device: OLED) 및 전기영동 표시장치(Electrophoretic Display Device: ED)와 같은 다양한 평판 표시장치가 개발되어 활용되고 있다.
특히, 고속 구동 및 고품질의 영상 정보를 제공할 수 있는 능동 소자인, 박막 트랜지스터를 이용한 액티브 매트릭스 방식의 평판 표시장치들이 집중적으로 개발되고 있다. 액티브 매트릭스 액정 표시장치, 액티브 매트릭스 유기발광 표시장치 및 액티브 매트릭스 전기영동 표시장치가 대표적인 예이다. 이들 액티브 매트릭스 평판 표시장치는, 박막 트랜지스터들이 매트릭스 방식으로 배열된 박막 트랜지스터 기판을 구비하고 있다. 도 1은 액티브 매트릭스 방식으로 배열된 박막 트랜지스터들이 배치된, 일반적인 평판 표시장치용 박막 트랜지스터 기판의 구조를 나타내는 평면도이다.
도 1을 참조하면, 일반적으로 평판 표시장치용 박막 트랜지스터 기판은, 매트릭스 방식으로 배열된 사각형 구조를 갖는 단위 화소(P) 복수 개를 포함한다. 단위 화소(P) 하나는, 장방형의 형상을 갖는 적색(R), 녹색(G) 및 청색(B) 서브 화소(SP) 세 개를 포함한다. 즉, 다수 개의 서브 화소(SP)들이 매트릭스 방식으로 배열된 구조를 갖는다고 볼 수도 있다.
서브 화소(SP)들은 가로 방향으로 진행하는 다수 개의 게이트 배선(GL)들이 세로 방향으로 일정 간격을 두고 배열되고, 세로 방향으로 진행하는 다수 개의 데이터 배선(DL)들이 가로 방향으로 일정 간격을 두고 배열되어 형성하는 장방형의 공간에 의해 정의된다. 서브 단위 화소(P) 내에는 서브 단위 화소(P)의 내측 영역에서 최대한의 면적을 갖는 발광 영역을 정의하는 화소 전극(PXL)이 배치된다.
서브 단위 화소(P)의 한쪽 구석에는 게이트 배선(GL)에서 분기한 게이트 전극(G), 데이터 배선(DL)에서 분기한 소스 전극(S) 그리고, 소스 전극과 일정 거리 이격하여 대향하는 드레인 전극(D)을 포함하는 박막 트랜지스터(T)가 하나씩 배치된다. 드레인 전극(D)은 화소 전극(PXL)과 연결되어 있다. 박막 트랜지스터(T)의 게이트 전극(G)이 선택되면, 그 순간에 데이터 배선(DL)에 인가되는 화상 정보는 소스 전극(S) 및 드레인 전극(D)을 통해 화소 전극(PXL)으로 전달된다.
도 1과 같은 직사각형 모양의 서브 화소(SP) 구조에서는 화소 집적도를 고 집적화하는 데 한계가 있다. 도 2는 종래 기술에 의해 초고밀도 화소 집적화를 구현할 경우의 서브 화소의 구조를 나타내는 평면도이다. 도 2를 참조하여, 초고밀도 화소 집적도를 구현하는 경우에 대해서 설명한다.
초고밀도(예를 들어, 1,000ppi 해상도) 화소 집적도를 구현하기 위해서는, 박막 트랜지스터 기판의 크기에 따라 다소 차이가 있을 수 있지만, 서브 화소(SP)의 폭(W)은 약 8.47㎛이고 길이(L)은 약 25.4㎛로 설정할 수 있다. 즉, 화소(PXL) 하나는, 폭(Wp)이 약 25.4㎛이고 길이(Lp)가 약 25.4㎛인 정사각형의 모양을 갖는다.
그리고, 현재 안정된 공정에서 형성할 수 있는 배선의 폭이 약 2㎛인 것을 감안하면, 데이터 배선(GL)과 데이터 배선(GL) 사이의 공간은 약 6㎛ 정도만 남는다. 즉, 6㎛의 폭 안에 박막 트랜지스터(T)를 형성하여야 하는데, 실질적으로 이 공간 내에 채널 층을 형성하는 것은 불가능하다. 또한, 현재 공정에서 데이터 배선(DL)과 중첩하도록 형성하는 블랙 매트릭스의 경우, 정렬 마진 등을 고려할 때, 블랙 매트릭스 형성 공간으로 5㎛를 확보하여야 한다. 그러면, 화소 전극(PXL)에서 결정되는 발광 영역으로 약 3㎛ 정도만 확보할 수 있다. 이는 실질적으로 화소 전극(PXL) 패턴 및/또는 발광 영역을 형성할 수 없는 공간일 뿐 아니라, 형성하더라도 실질적으로 화소로서 사용할 수 없다.
이와 같이 현재 사용하고 있는 직사각형 형태의 서브 화소 구조로 수백ppi 수준의 고밀도 화소 집적도는 구현하여 왔지만, 1,000ppi 수준의 초고밀도 화소 집적도는 실현할 수 없다는 한계가 있다.
본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출 된 발명으로써, 초고밀도 화소 집적도를 구현하는 화소 구조를 갖는 평판 표시장치를 제공하는 데 있다. 본 발명의 다른 목적은, 초고밀도 화소 직접도를 구현함에 따라 크기가 작아진 능동 소자의 특성을 보완하기 위해 직렬로 연결된 두 개의 능동 소자를 구비한 평판 표시장치를 제공하는 데 있다.
상기 본 발명의 목적을 달성하기 위해, 본 발명에 의한 평판 표시장치용 박막 트랜지스터 기판은, 기판 위에서 매트릭스 방식으로 배치된 마름모 형 서브 화소들; 상기 서브 화소들의 홀수 번째 행과 짝수 번째 행 사이에 가로 방향으로 배치된 게이트 배선; 상기 서브 화소들의 홀수 번째 열의 좌측부에 배치된 홀수 데이터 배선 및 상기 서브 화소들의 짝수 번째 열의 우측부에 배치된 짝수 데이터 배선; 상기 홀수 데이터 배선과 상기 게이트 배선의 교차부에 형성되어 상기 짝수 번째 열 서브 화소에 할당된 짝수 열 박막 트랜지스터; 상기 짝수 데이터 배선과 상기 게이트 배선의 교차부에 형성되어 상기 홀수 번째 열 서브 화소에 할당된 홀수 열 박막 트랜지스터; 그리고 상기 서브 화소들 내에 형성된 화소 전극들을 포함한다.
상기 짝수 열 박막 트랜지스터는, 상기 홀수 데이터 배선과 접촉하는 소스 영역; 상기 소스 영역에서 연장되어 상기 게이트 배선을 중첩하는 채널 영역; 그리고 상기 짝수 번째 열 서브 화소로 연장되는 드레인 영역을 포함하는 것을 특징으로 한다.
상기 채널 영역은, 상기 게이트 배선에서 V자로 연결되는 두 부분을 중첩하여 직렬로 연결된 두 개의 채널 영역을 포함하는 것을 특징으로 한다.
상기 홀수 열 박막 트랜지스터는, 상기 짝수 데이터 배선과 접촉하는 소스 영역; 상기 소스 영역에서 연장되어 상기 게이트 배선을 중첩하는 채널 영역; 그리고 상기 홀수 번째 열 서브 화소로 연장되는 드레인 영역을 포함하는 것을 특징으로 한다.
상기 채널 영역은, 상기 게이트 배선에서 역 V자로 연결되는 두 부분을 중첩하여 직렬로 연결된 두 개의 채널 영역을 포함하는 것을 특징으로 한다.
상기 게이트 배선을 따라 이웃하는 세 개의 상기 서브 화소들을 선택하여, 적색, 녹색 및 청색 중 어느 하나를 배정하고, 상기 세 개의 서브 화소들을 하나의 단위 화소로 정의하는 것을 특징으로 한다.
상기 데이터 배선을 따라 이웃하는 세 개의 상기 서브 화소들을 선택하여, 적색, 녹색 및 청색 중 어느 하나를 배정하고, 상기 세 개의 서브 화소들을 하나의 단위 화소로 정의하는 것을 특징으로 한다.
상기 서브 화소들은, 행 별로 적색, 녹색 및 청색 중 어느 한 색상이 배정되는 방식 및 열 별로 적색, 녹색 및 청색 중 어느 한 색상이 배정되는 방식 중 어느 한 방식으로 배치되는 것을 특징으로 한다.
상기 마름모 형 서브 화소들은, 수평 대각선 대비 수직 대각선의 길이 비가 3:2인 비율을 갖는 마름모 형상을 갖는 것을 특징으로 한다.
상기 마름모 형 서브 화소들은, 수평 대각선의 길이가 25.4㎛ 이고, 수직 대각선의 길이가 16.54㎛ 인 것을 특징으로 한다.
본 발명에 의한 평판 표시장치용 박막 트랜지스터 기판은, 종래 기술과 동일한 화소 면적을 가지면서 1,000ppi 수준의 초고밀도 화소 집적도를 이룩할 수 있는 마름모 형 서브 화소 구조를 갖는다. 또한, 데이터 배선의 개수를 2/3으로 줄임으로써, 데이터 구동의 부하를 줄일 수 있다. 게이트 배선의 개수는 3/2로 증가하지만, 하나의 게이트 배선의 상변 및 하변에 배치되는 화소들을 모두 구동함으로써, 게이트 구동의 효율은 더 향상할 수 있다.
도 1은 액티브 매트릭스 방식으로 배열된 박막 트랜지스터들이 배치된, 일반적인 평판 표시장치용 박막 트랜지스터 기판의 구조를 나타내는 평면도.
도 2는 종래 기술에 의해 초고밀도 화소 집적화를 구현할 경우의 서브 화소의 구조를 나타내는 평면도.
도 3은 본 발명에 의한 초고밀도 화소 집적화를 구현하는 마름로 형 서브 화소 구조를 나타내는 평면도.
도 4는 본 발명에 의한 초고밀도 화소 집적화를 구현하는 마름모 형 서브 화소 구조를 갖는 평판 표시장치의 구조를 나타내는 평면도.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시 예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 3은 본 발명에 의한 초고밀도 화소 집적화를 구현하는 마름모 형 서브 화소 구조를 나타내는 평면도이다. 본 발명에 의한 서브 화소는 마름모 형태를 갖는다. 특히, 수평 대각선이 25.4㎛이고, 수직 대각선이 16.54㎛인 마름모 형상으로 서브 화소를 형성할 수 있다. 이 경우, 서브 화소(SP)의 면적은 16.54 x 25.4 / 2 = 201.1(㎛2)이 된다. 이는, 도 2에서 실질적으로 구현하지 못했던 종래 기술에 의한 화소 구조에서 서브 화소(SP)의 면적인 8.47 x 25.4 = 215.1(㎛2)와 유사한 면적을 갖는다.
또한, 마름모 형 단위 화소(SP)의 한 변의 길이는 약 15.15㎛가 된다. 따라서, 종래 기술에서와 같이, 마름모를 이루는 4 변 중 서로 평행하게 마주보는 두 변에 배선(DL)이 배치하더라도, 두 배선(DL)들 사이의 간격을 13㎛ 이상 확보할 수 있다. 더구나, 5㎛ 블랙 매트릭스 폭을 고려하더라도, 단위 화소(SP)의 최소 폭을 10㎛ 확보할 수 있다. 이는 박막 트랜지스터 및 화소 전극의 패턴을 형성할 수 있는 충분한 공간이 된다.
다시 말해, 본 발명에 의한 서브 화소는, 수평 대각선 대비 수직 대각선의 길이 비가 3:2인 비율을 갖는 마름모 형상을 갖는 것을 특징으로 한다. 그 결과, 폭 대비 길이의 비율이 1:3인 직사각형 모양의 서브 화소와 동일한 면적을 가지면서, 1,000ppi 수준의 초고밀도 화소 집적도를 이룩할 수 있다. 이상은, 본 발명에서 하나의 서브 화소 구성을 어떻게 이루는 지에 대해 설명하였다. 이하에서는 본 발명에 의한 초고밀도 화소 집적도를 구현하는 화소 구조를 갖는 평판 표시장치에 대해서 설명한다.
도 4는 본 발명에 의한 초고밀도 화소 집적화를 구현하는 마름모 형 서브 화소 구조를 갖는 평판 표시장치의 구조를 나타내는 평면도이다. 도 4를 참조하면, 본 발명에 의한 평판 표시장치는, 매트릭스 방식으로 배열된 마름모 형상을 갖는 다수 개의 서브 화소들을 포함한다. 마름모 형 서브 화소들은 서로 평행한 일변이 서로 인접하도록 배치된다. 그 결과, 복수 개의 마름모 형 서브 화소들이 지그재그 형태로 배열된다.
하나의 화소 행에는 마름모 형 서브 화소들이, 수평 대각선들이 동일 선상에 놓이도록 배치된다. 하나의 화소 행 아래에는 이웃하는 화소 행이 서로 엇갈려 배치된다. 예를 들어, 위에 있는 화소 행을 구성하는 서브 화소들의 우측 하단 변은 아래에 있는 화소 행을 구성하는 서브 화소 들의 좌측 상단 변과 평행하게 서로 대향하는 방식으로 배치된다. 이와 같이 복수 개의 마름모 형 서브 화소들에는 각각 마름모 형상을 갖는 화소 전극(PXL)이 배치된다.
홀수 번째 화소 행과 짝수 번째 화소 행이 한 쌍을 이루도록 그룹화된다. 그리고, 홀수 번째 화소 행과 짝수 번째 화소 행 사이에는 게이트 배선(GL)이 하나 배치된다. 게이트 배선(GL)은 이웃하는 한 쌍의 화소 행들 사이에서, 마름모 형 화소 전극(PXL)의 인접하는 변들을 따라 기판의 가로 방향으로 진행한다. 따라서, 게이트 배선(GL)은 갈매기 모양인 ∨형과 ∧형이 반복되어 배치된다.
홀수 번째 화소 열과 짝수 번째 화소 열이 한 쌍을 이루도록 그룹화된다. 그리고, 홀수 번째 화소 열의 좌측에 홀수 데이터 배선(DL1)이 배치되고, 짝수 번째 화소 열의 우측에 짝수 데이터 배선(DL2)이 배치된다. 데이터 배선(DL1, DL2)들은 기판의 세로 방향으로 진행하는 수직 배선 형상을 갖는다. 특히, 제1 데이터 배선(DL1)은 홀수 번째 화소 열의 좌측 일부와 중첩하도록, 그리고 제2 데이터 배선(DL2)은 짝수 번째 화소 열의 우측 일부와 중첩하도록 배치된다.
게이트 배선(GL)에서 꺾인 부위인 ∨ 모양으로 꺾인 부위 및 ∧ 모양으로 꺾인 부위에 박막 트랜지스터(T)가 배치된다. 특히, 본 발명에서는 초고밀도 화소 집적도를 이루기 때문에, 박막 트랜지스터의 크기를 최소화하는 것이 바람직하다. 따라서, 게이트 전극(G)을 게이트 배선(GL)에서 분기된 형상으로 만들지 않고, 게이트 배선(GL)의 일부분을 반도체 채널 층과 중첩시켜 게이트 전극(G)으로 사용하는 것이 바람직하다.
예를 들어, 게이트 배선(GL)과 데이터 배선(DL)이 교차하는 부위에 박막 트랜지스터(T)를 형성하고, 가장 근접하는 서브 화소(SP)에 형성된 화소 전극(PXL)에 박막 트랜지스터(T)를 연결할 수 있다. 도면으로 나타내지 않았지만, 홀수 데이터 배선(DL1)에서 연결되고, 게이트 배선(GL)을 가로질러 중첩한 후, 홀수 번째 행 홀수 번째 열의 서브 화소에 형성된 화소 전극(PXL)에 연결되는 반도체 층을 형성함으로써 박막 트랜지스터를 형성할 수 있다.
하지만, 본 발명에서 추구하는 초고밀도 화소 집적도를 갖는 평판 표시장치를 구현할 경우, 서브 화소의 크기가 작아지고, 더불어 박막 트랜지스터의 크기도 작아진다. 박막 트랜지스터가 작아지면, 화소를 구동하는 능동 소자의 효율이나 구동 성능이 저하될 수 있다. 물론 화소 전극의 크기도 작아지지만, 박막 트랜지스터가 차지할 수 있는 영역의 감소율이 더욱 심각할 수 있다. 이를 방지하기 위해, 제1 박막 트랜지스터(T1)와 제2 박막 트랜지스터(T2)가 직렬로 연결되도록 구성하는 것이 바람직하다.
예를 들어, 홀수 데이터 배선(DL1)과 게이트 배선(GL)의 ∨ 모양으로 꺾인 부위가 만나는 위치에서 짝수 번째 화소 열의 화소 전극(PXL)에 연결된 제1 박막 트랜지스터(T1)와 제2 박막 트랜지스터(T2)를 형성할 수 있다. 좀 더 구체적으로 설명하면, 홀수 데이터 배선(DL1)과 접촉하며, 게이트 배선(GL)의 ∨ 모양으로 꺾인 부위를 중첩하여 직렬 연결된 두 개의 채널 영역(도 4에서 빗금 친 영역)을 형성한 후, 짝수 행 짝수 열의 화소에 할당된 화소 전극(PXL)에 연결된 반도체 층(SE)이 배치될 수 있다. 한편, 짝수 데이터 배선(DL2)과 접촉하며, 게이트 배선의 ∧ 모양으로 꺾인 부위를 중첩하여 직렬 연결된 두 개의 채널 영역을 형성한 후, 홀수 행 홀수 열의 화소에 할당된 화소 전극(PXL)에 연결된 반도체 층(SE)이 배치될 수 있다.
여기에서 주의할 것은, 본 발명에 의한 마름모 형 서브 화소의 매트릭스 배열은 서로 엇갈리도록 배치되므로, 홀수 행 홀수 열 서브 화소와, 짝수행 짝수 열 서브 화소로만 구분된다. 즉, 홀수 행 짝수 열 서브 화소와 짝수 행 홀수 열 서브 화소를 할당할 수 없는 구조이다.
채널 영역은 게이트 배선(GL)을 마스크로 하여 반도체 층(SE)에 불순물을 주입함으로써 형성할 수 있다. 예를 들어, 반도체 층(SE) 중에서 게이트 배선(GL)과 중첩된 부분에는 불순물이 주입되지 않아 채널 층으로 형성되고, 불순물이 주입된 반도체 층(SE) 부분은 도체화되어 전극으로 작동할 수 있다.
또한, 게이트 배선(GL)이 꺾임 구조를 가지므로, 꺾이는 부분에서 반도체 층이 게이트 배선(GL)을 두 번 중첩할 수 있다. 이러한 형상적 특징을 이용하여, 직렬로 연결된 2 개의 박막 트랜지스터들(T1, T2)을 하나의 화소 전극(PXL)에 연결할 수 있다. 직렬로 연결된 두 개의 박막 트랜지스터들(T1, T2)을 이용하므로, 향상된 표시장치의 구동 성능을 확보할 수 있다.
이와 같은 구조에서는, 하나의 게이트 배선(GL)이 선택되면, 게이트 배선(GL)의 위쪽과 아래쪽에 배치된 홀수 행 화소 전극(PXL)과 짝수 행 화소 전극(PXL)이 모두 화상 정보를 표시한다. 따라서, 단위 단위 화소(P)를 정의하기 위한 서브 화소들(SP)은, 게이트 배선(GL)을 따라 이웃하는 세 개의 서브 화소들(SP)로 선택하는 방식으로 할당할 수 있다. 이 경우, 도 4에서 괄호 없이 R, G, B로 나타낸 것과 같이, 열 별로 적색, 녹색 및 청색 중 어느 한 색상이 할당되며, 적-녹-청색이 순차적으로 반복하는 구조를 갖는다.
예를 들어, n번째 행 n번째 열의 서브 화소를 적색(R) 서브 화소로, (n+1)번째 행 (n+1)번째 열의 서브 화소를 녹색(G) 서브 화소로, 그리고 n번째 행 (n+2)번째 열의 서브 화소를 청색(B) 서브 화소로 할당할 수 있다. 그리고, 이와 같이 게이트 배선(GL)을 따라 가로방향으로 연속으로 이웃하는 세 개의 서브 화소들을 하나의 단위 화소로 할당할 수 있다.
또 다른 방법으로는, 데이터 배선(DL)이 진행하는 행 방향으로 서로 이웃하는 세 개의 서브 화소들(SP)을 선택하여 하나의 단위 단위 화소(P)를 할당할 수도 있다. 즉, n번째 행, n번째 열의 서브 화소를 적색(R) 서브 화소로, (n+1)번째 행 (n+1)번째 열의 서브 화소를 녹색(G) 서브 화소로, 그리고 (n+2)번째 행 n번째 열의 서브 화소를 청색(B) 서브 화소로 할당할 수 있다. 이 경우, 도 4에서 괄호로 표기한 (R), (G), (B)와 같이, 행 별로 적색, 녹색 및 청색 중 어느 한 색상이 할당되며, 적-녹-청색이 순차적으로 반복하는 구조를 갖는다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.
P: 단위 화소 SP: 서브 화소
PXL: 화소 전극 GL: 게이트 배선
DL: 데이터 배선 T: 박막 트랜지스터
G: 게이트 전극 S: 소스 전극
D: 드레인 전극 Wp: 화소의 폭
Lp: 화소의 길이 W: 서브 화소의 폭
A: 채널 층 T1: 제1 박막 트랜지스터
T2: 제2 박막 트랜지스터

Claims (14)

  1. 기판 위에서 매트릭스 방식으로 배치된 마름모 형 서브 화소들;
    상기 서브 화소들의 홀수 번째 행과 짝수 번째 행 사이에 가로 방향으로 배치된 게이트 배선;
    상기 서브 화소들의 홀수 번째 열의 좌측부에 배치된 홀수 데이터 배선 및 상기 서브 화소들의 짝수 번째 열의 우측부에 배치된 짝수 데이터 배선;
    상기 홀수 데이터 배선과 상기 게이트 배선의 교차부에 형성되어 상기 짝수 번째 열 서브 화소에 할당된 짝수 열 박막 트랜지스터;
    상기 짝수 데이터 배선과 상기 게이트 배선의 교차부에 형성되어 상기 홀수 번째 열 서브 화소에 할당된 홀수 열 박막 트랜지스터; 그리고
    상기 서브 화소들 내에 형성된 화소 전극들을 포함하며,
    상기 짝수 열 박막 트랜지스터는 상기 짝수 번째 열 서브 화소에 연결된 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 포함하고, 상기 홀수 열 박막 트랜지스터는 상기 홀수 번째 열 서브 화소에 연결된 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 포함하고,
    상기 짝수 번째 열 서브 화소와 상기 홀수 번째 열 서브 화소 각각에서, 상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터는 상기 게이트 배선과 두 부분을 중첩하여 직렬로 연결된 두 개의 채널 영역을 포함하는 하나의 반도체 층을 포함하는 것을 특징으로 하는 평판 표시장치.
  2. 제 1 항에 있어서,
    상기 짝수 열 박막 트랜지스터는,
    상기 홀수 데이터 배선과 접촉하는 소스 영역;
    상기 소스 영역에서 연장되어 상기 게이트 배선을 중첩하는 채널 영역; 그리고
    상기 짝수 번째 열 서브 화소로 연장되는 드레인 영역을 포함하는 것을 특징으로 하는 평판 표시장치.
  3. 제 2 항에 있어서,
    상기 두 개의 채널 영역은, 상기 게이트 배선에서 V자로 연결되는 두 부분에 중첩하는 것을 특징으로 하는 평판 표시장치.
  4. 제 1 항에 있어서,
    상기 홀수 열 박막 트랜지스터는,
    상기 짝수 데이터 배선과 접촉하는 소스 영역;
    상기 소스 영역에서 연장되어 상기 게이트 배선을 중첩하는 채널 영역; 그리고
    상기 홀수 번째 열 서브 화소로 연장되는 드레인 영역을 포함하는 것을 특징으로 하는 평판 표시장치.
  5. 제 4 항에 있어서,
    상기 두 개의 채널 영역은, 상기 게이트 배선에서 역 V자로 연결되는 두 부분에 중첩하는 것을 특징으로 하는 평판 표시장치.
  6. 제 1 항에 있어서,
    상기 게이트 배선을 따라 이웃하는 세 개의 상기 서브 화소들을 선택하여, 적색, 녹색 및 청색 중 어느 하나를 배정하고, 상기 세 개의 서브 화소들을 하나의 단위 화소로 정의하는 것을 특징으로 하는 평판 표시장치.
  7. 제 1 항에 있어서,
    상기 데이터 배선을 따라 이웃하는 세 개의 상기 서브 화소들을 선택하여, 적색, 녹색 및 청색 중 어느 하나를 배정하고, 상기 세 개의 서브 화소들을 하나의 단위 화소로 정의하는 것을 특징으로 하는 평판 표시장치.
  8. 제 1 항에 있어서,
    상기 서브 화소들은, 행 별로 적색, 녹색 및 청색 중 어느 한 색상이 배정되는 방식 및 열 별로 적색, 녹색 및 청색 중 어느 한 색상이 배정되는 방식 중 어느 한 방식으로 배치되는 것을 특징으로 하는 평판 표시장치.
  9. 제 1 항에 있어서,
    상기 마름모 형 서브 화소들은,
    수평 대각선 대비 수직 대각선의 길이 비가 3:2인 비율을 갖는 마름모 형상을 갖는 것을 특징으로 하는 평판 표시장치.
  10. 제 1 항에 있어서,
    상기 마름모 형 서브 화소들은,
    수평 대각선의 길이가 25.4㎛ 이고, 수직 대각선의 길이가 16.54㎛ 인 것을 특징으로 하는 평판 표시장치.
  11. 제 1 항에 있어서,
    상기 짝수 열 박막 트랜지스터의 반도체 층은 상기 홀수 데이터 배선과 중첩하는 것을 특징으로 하는 평판 표시장치.
  12. 제 1 항에 있어서,
    상기 홀수 열 박막 트랜지스터의 반도체 층은 상기 짝수 데이터 배선과 중첩하는 것을 특징으로 하는 평판 표시장치.
  13. 제 2 항에 있어서,
    상기 짝수 열 박막 트랜지스터의 반도체 층은 상기 홀수 데이터 배선과 중첩하는 상기 홀수 번째 열 서브 화소의 화소 전극과 중첩하는 것을 특징으로 하는 평판 표시장치.
  14. 제 4 항에 있어서,
    상기 홀수 열 박막 트랜지스터의 반도체 층은 상기 짝수 데이터 배선과 중첩하는 상기 짝수 번째 열 서브 화소의 화소 전극과 중첩하는 것을 특징으로 하는 평판 표시장치.
KR1020130106685A 2013-09-05 2013-09-05 초고밀도 화소 집적도를 구현하는 화소 구조를 갖는 평판 표시장치 KR102119192B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130106685A KR102119192B1 (ko) 2013-09-05 2013-09-05 초고밀도 화소 집적도를 구현하는 화소 구조를 갖는 평판 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130106685A KR102119192B1 (ko) 2013-09-05 2013-09-05 초고밀도 화소 집적도를 구현하는 화소 구조를 갖는 평판 표시장치

Publications (2)

Publication Number Publication Date
KR20150028059A KR20150028059A (ko) 2015-03-13
KR102119192B1 true KR102119192B1 (ko) 2020-06-04

Family

ID=53023141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130106685A KR102119192B1 (ko) 2013-09-05 2013-09-05 초고밀도 화소 집적도를 구현하는 화소 구조를 갖는 평판 표시장치

Country Status (1)

Country Link
KR (1) KR102119192B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102547213B1 (ko) * 2015-06-15 2023-06-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102346086B1 (ko) * 2015-09-17 2022-01-03 엘지디스플레이 주식회사 보상용 박막 트랜지스터를 구비한 액정 표시장치
CN110767106B (zh) * 2018-09-30 2020-09-08 云谷（固安）科技有限公司 显示面板、显示屏及显示终端

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011081128A (ja) * 2009-10-06 2011-04-21 Mitsubishi Electric Corp 表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011081128A (ja) * 2009-10-06 2011-04-21 Mitsubishi Electric Corp 表示装置

Also Published As

Publication number Publication date
KR20150028059A (ko) 2015-03-13

Similar Documents

Publication Publication Date Title
US9583034B2 (en) Subpixel arrangement structure for display device
KR101307556B1 (ko) 표시장치와 그의 서브 픽셀 배열 구조
US10679535B2 (en) Liquid crystal display panel
CN114994973B (zh) 显示基板和显示装置
JP6624698B2 (ja) 画素配列構造、表示パネル及び表示装置
JP6474232B2 (ja) 表示装置
KR102345247B1 (ko) 유기발광표시장치
EP3382683B1 (en) Display
JP2021513093A (ja) 表示基板および表示装置
JP2021513670A (ja) ピクセル配列構造、表示基板及び表示装置
KR20110124915A (ko) 표시 장치
US10223954B2 (en) Array substrate and method for manufacturing the same, and display apparatus
US20070182685A1 (en) Display device
KR20150039403A (ko) 평판 표시 장치
JP6405561B2 (ja) 表示装置
CN108628044B (zh) 显示面板
CN107887404A (zh) Amoled像素结构及显示装置
CN109524449B (zh) 像素结构、显示基板和显示装置
CN104375340A (zh) 像素结构
TWI753482B (zh) 顯示面板
KR102119192B1 (ko) 초고밀도 화소 집적도를 구현하는 화소 구조를 갖는 평판 표시장치
JP3548844B2 (ja) カラー有機ｅｌディスプレイの駆動方法
JP4615244B2 (ja) カラー画像表示装置
KR20180061853A (ko) 유기 발광 다이오드 표시 장치
KR100825104B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right