KR102118905B1 - Solar cell including a tunnel oxide layer and method of manufacturing the same - Google Patents

Solar cell including a tunnel oxide layer and method of manufacturing the same Download PDF

Info

Publication number
KR102118905B1
KR102118905B1 KR1020180059120A KR20180059120A KR102118905B1 KR 102118905 B1 KR102118905 B1 KR 102118905B1 KR 1020180059120 A KR1020180059120 A KR 1020180059120A KR 20180059120 A KR20180059120 A KR 20180059120A KR 102118905 B1 KR102118905 B1 KR 102118905B1
Authority
KR
South Korea
Prior art keywords
layer
tunnel oxide
forming
electrode
oxide film
Prior art date
Application number
KR1020180059120A
Other languages
Korean (ko)
Other versions
KR20190134011A (en
Inventor
장효식
Original Assignee
충남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충남대학교산학협력단 filed Critical 충남대학교산학협력단
Priority to KR1020180059120A priority Critical patent/KR102118905B1/en
Publication of KR20190134011A publication Critical patent/KR20190134011A/en
Application granted granted Critical
Publication of KR102118905B1 publication Critical patent/KR102118905B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명의 터널 산화막을 포함하는 태양 전지의 제조 방법은, 제1 도전상 타입의 실리콘 기판을 준비하는 단계와, 상기 실리콘 기판의 상면에 제2 도전성 타입의 에미터층을 형성하는 단계와, 상기 실리콘 기판의 하면에 터널링 산화층을 형성하는 단계와, 상기 터널링 산화층을 어닐링하고, 오존 후처리 공정을 수행하여 터널 산화막을 형성하는 단계와, 상기 터널 산화막의 하면에 도핑 다결정 실리콘층을 형성하는 단계와, 상기 도핑 다결정 실리콘층의 하면에 제1 전극을 형성하는 단계와, 상기 에미터층과 전기적으로 접속되는 제2 전극을 형성하는 단계를 포함한다.The method for manufacturing a solar cell including the tunnel oxide film of the present invention includes preparing a first conductive phase type silicon substrate, forming a second conductive type emitter layer on the top surface of the silicon substrate, and the silicon. Forming a tunneling oxide layer on the bottom surface of the substrate, annealing the tunneling oxide layer, and performing an ozone post-treatment process to form a tunnel oxide film, and forming a doped polycrystalline silicon layer on the bottom surface of the tunnel oxide film, And forming a first electrode on the bottom surface of the doped polycrystalline silicon layer, and forming a second electrode electrically connected to the emitter layer.

Description

터널 산화막을 포함하는 태양 전지 및 이의 제조 방법{SOLAR CELL INCLUDING A TUNNEL OXIDE LAYER AND METHOD OF MANUFACTURING THE SAME}A solar cell including a tunnel oxide film and a manufacturing method therefor{SOLAR CELL INCLUDING A TUNNEL OXIDE LAYER AND METHOD OF MANUFACTURING THE SAME}

본 발명은 태양 전지에 관한 것으로, 보다 자세하게는 터널 산화막을 포함하는 태양 전지 및 이의 제조 방법에 관한 것이다.The present invention relates to a solar cell, and more particularly, to a solar cell including a tunnel oxide film and a method for manufacturing the same.

실리콘 태양 전지는 p-n 접합면을 갖는다. 상기 p-n 접합면에 빛이 조사되면 전자와 정공이 발생하며, 전자와 정공은 p 영역과 n 영역으로 이동하게 된다. 이때, p 영역과 n 영역 사이에 전위차(기전력)가 발생하고, 태양 전지에 부하를 연결하면 전류가 흐르게 된다.Silicon solar cells have a p-n junction. When light is irradiated on the p-n junction surface, electrons and holes are generated, and electrons and holes move to the p region and the n region. At this time, a potential difference (electromotive force) occurs between the p region and the n region, and current flows when a load is connected to the solar cell.

실리콘 태양 전지는 사용 재료의 종류에 따라서 결정계, 비정질계, 화합물계 등으로 분류되며, 결정계 실리콘 태양 전지는 단결정형 및 다결정형으로 분류된다. 단결정 실리콘 태양 전지는 기판의 품질이 좋기 때문에 고효율화가 용이하지만 기판의 제조 비용이 큰 단점이 있다. 이에 반하여 다결정 실리콘 태양 전지는 단결정 실리콘 태양 전지에 비해 상대적으로 기판의 품질이 좋지 않기 때문에 고효율화가 어려운 단점이 있다. 최근에는 공정 기술의 개발을 통하여 고효율화를 추진하고 있다.Silicon solar cells are classified into a crystalline system, an amorphous system, a compound system, and the like according to the type of material used, and a crystalline silicon solar cell is classified into a monocrystalline and polycrystalline. A single crystal silicon solar cell is easy to increase efficiency because the quality of the substrate is good, but the manufacturing cost of the substrate is large. On the other hand, polycrystalline silicon solar cells have a disadvantage that high efficiency is difficult because the quality of the substrate is relatively poor compared to single crystal silicon solar cells. Recently, it is promoting high efficiency through the development of process technology.

본 발명은 발전 효율이 증가되는 태양 전지 및 이의 제조 방법을 제공하는 것을 기술적 과제로 한다.An object of the present invention is to provide a solar cell with increased power generation efficiency and a method for manufacturing the same.

본 발명은 실리콘 산화막의 결함(sub-oxide state를 감소)이 감소된 태양 전지 및 이의 제조 방법을 제공하는 것을 기술적 과제로 한다.An object of the present invention is to provide a solar cell having a reduced defect (reducing the sub-oxide state) of a silicon oxide film and a manufacturing method thereof.

본 발명의 터널 산화막을 포함하는 태양 전지의 제조 방법은, 제1 도전상 타입의 실리콘 기판을 준비하는 단계와, 상기 실리콘 기판의 상면에 제2 도전성 타입의 에미터층을 형성하는 단계와, 상기 실리콘 기판의 하면에 터널링 산화층을 형성하는 단계와, 상기 터널링 산화층을 어닐링하고, 오존 후처리 공정을 수행하여 터널 산화막을 형성하는 단계와, 상기 터널 산화막의 하면에 도핑 다결정 실리콘층을 형성하는 단계와, 상기 도핑 다결정 실리콘층의 하면에 제1 전극을 형성하는 단계와, 상기 에미터층과 전기적으로 접속되는 제2 전극을 형성하는 단계를 포함한다.The method for manufacturing a solar cell including the tunnel oxide film of the present invention includes preparing a first conductive phase type silicon substrate, forming a second conductive type emitter layer on the top surface of the silicon substrate, and the silicon. Forming a tunneling oxide layer on the bottom surface of the substrate, annealing the tunneling oxide layer, and performing an ozone post-treatment process to form a tunnel oxide film, and forming a doped polycrystalline silicon layer on the bottom surface of the tunnel oxide film, And forming a first electrode on the bottom surface of the doped polycrystalline silicon layer, and forming a second electrode electrically connected to the emitter layer.

본 발명의 터널 산화막을 포함하는 태양 전지의 제조 방법은, 상기 에미터층의 상부에 패시베이션막을 형성하는 단계와, 상기 에미터층의 상부에 반사 방지막을 형성하는 단계를 포함한다.The method for manufacturing a solar cell including the tunnel oxide film of the present invention includes forming a passivation film on the emitter layer and forming an anti-reflection film on the emitter layer.

본 발명의 터널 산화막을 포함하는 태양 전지의 제조 방법은, 상기 터널링 산화층을 형성하는 단계에서, 질산을 이용하여 상기 터널링 산화층을 1nm 내지 2nm 두께로 형성한다.In the method of manufacturing a solar cell including the tunnel oxide film of the present invention, in the step of forming the tunneling oxide layer, the tunneling oxide layer is formed to a thickness of 1 nm to 2 nm using nitric acid.

본 발명의 터널 산화막을 포함하는 태양 전지의 제조 방법은, 300℃ 내지 600℃ 온도에서 상기 터널링 산화층에 오존 후처리 공정을 수행하고, 오존 농도는 1~25wt%로 공정을 진행할 수 있다.In the method of manufacturing a solar cell including the tunnel oxide film of the present invention, an ozone post-treatment process is performed on the tunneling oxide layer at a temperature of 300° C. to 600° C., and the ozone concentration can be performed at 1 to 25 wt%.

본 발명의 터널 산화막을 포함하는 태양 전지의 제조 방법은, 상기 실리콘 기판과 상기 터널 산화막의 계면의 SiOx의 조성이 실리콘(Si)보다 실리콘 산화층(SiO2)에 더 가깝도록 형성된다.In the method of manufacturing a solar cell including the tunnel oxide film of the present invention, the composition of SiOx at the interface between the silicon substrate and the tunnel oxide film is formed to be closer to the silicon oxide layer (SiO 2 ) than silicon (Si).

본 발명의 터널 산화막을 포함하는 태양 전지의 제조 방법은, 상기 제 1 도전성 타입은 n형 도전성 타입이며, 제 2 도전성 타입은 p형 도전성 타입일 수 있다.In the method of manufacturing a solar cell including the tunnel oxide film of the present invention, the first conductivity type may be an n-type conductivity type, and the second conductivity type may be a p-type conductivity type.

본 발명의 터널 산화막을 포함하는 태양 전지의 제조 방법은, 상기 제 1 전극은 200nm 내지 15㎛의 두께로 증착되고, 상기 도핑 다결정 실리콘층은 10nm 내지 500nm의 두께로 증착될 수 있다.In the method of manufacturing a solar cell including the tunnel oxide film of the present invention, the first electrode may be deposited to a thickness of 200 nm to 15 μm, and the doped polycrystalline silicon layer may be deposited to a thickness of 10 nm to 500 nm.

본 발명의 터널 산화막을 포함하는 태양 전지는, 제1 도전상 타입의 실리콘 기판과, 상기 실리콘 기판의 상면에 배치된 제2 도전성 타입의 에미터층과, 상기 실리콘 기판의 하면에 배치되고, 1nm 내지 2nm 두께를 가지는 터널 산화막과, 상기 터널 산화막의 하면에 배치된 도핑 다결정 실리콘층과, 상기 도핑 다결정 실리콘층의 하면에 배치된 제1 전극과, 상기 에미터층과 전기적으로 접속되는 제2 전극을 포함한다. 상기 실리콘 기판과 상기 터널 산화막의 계면의 SiOx의 조성이 실리콘(Si)보다 실리콘 산화층(SiO2)에 더 가깝도록 형성된다.The solar cell comprising the tunnel oxide film of the present invention includes a first conductive phase type silicon substrate, a second conductive type emitter layer disposed on the silicon substrate, and a bottom surface of the silicon substrate, 1 nm to A tunnel oxide film having a thickness of 2 nm, a doped polycrystalline silicon layer disposed on the lower surface of the tunnel oxide film, a first electrode disposed on the lower surface of the doped polycrystalline silicon layer, and a second electrode electrically connected to the emitter layer do. The composition of SiOx at the interface between the silicon substrate and the tunnel oxide film is formed to be closer to the silicon oxide layer (SiO 2 ) than silicon (Si).

본 발명의 터널 산화막을 포함하는 태양 전지는, 상기 에미터층의 상부에 배치된 패시베이션막 및 반사 방지막을 더 포함한다.The solar cell including the tunnel oxide film of the present invention further includes a passivation film and an anti-reflection film disposed on the emitter layer.

본 발명의 터널 산화막을 포함하는 태양 전지는, 상기 제 1 도전성 타입은 n형 도전성 타입이며, 제 2 도전성 타입은 p형 도전성 타입일 수 있다.In the solar cell including the tunnel oxide film of the present invention, the first conductivity type may be an n-type conductivity type, and the second conductivity type may be a p-type conductivity type.

본 발명의 터널 산화막을 포함하는 태양 전지는, 상기 도핑 다결정 실리콘층이 10nm 내지 500nm의 두께로 형성된다. 상기 제1 전극이 200nm 내지 15㎛의 두께로 형성된다.In the solar cell including the tunnel oxide film of the present invention, the doped polycrystalline silicon layer is formed to a thickness of 10 nm to 500 nm. The first electrode is formed to a thickness of 200nm to 15㎛.

본 발명은 발전 효율이 증가되는 태양 전지 및 이의 제조 방법을 제공할 수 있다.The present invention can provide a solar cell with increased power generation efficiency and a method for manufacturing the same.

본 발명은 실리콘 산화막의 결함(sub-oxide state를 감소)이 감소된 태양 전지 및 이의 제조 방법을 제공할 수 있다.The present invention can provide a solar cell having a reduced defect (reducing the sub-oxide state) of a silicon oxide film and a manufacturing method thereof.

본 발명은 Voc(open-circuit voltage)를 약 10mV를 증가시킬 수 있어, 태양 전지의 발전 효율을 향상시킬 수 있다.The present invention can increase the open-circuit voltage (Voc) by about 10 mV, thereby improving the power generation efficiency of the solar cell.

도 1은 본 발명의 실시 예에 따른 터널 산화막을 포함하는 태양 전지를 나타내는 도면이다.
도 2는 본 발명의 실시 예에 따른 터널 산화막을 포함하는 태양 전지의 제조 방법을 나타내는 도면이다.
도 3a 및 도 3b는 터널 산화막을 형성하는 방법을 나타내는 도면이다.
도 4a 및 도 4b는 도핑 다결정 실리콘층을 형성하는 방법을 나타내는 도면이다.
도 5a 및 도 5b는 제1 전극을 형성하는 방법을 나타내는 도면이다.1 is a view showing a solar cell including a tunnel oxide film according to an embodiment of the present invention.
2 is a view showing a method of manufacturing a solar cell including a tunnel oxide film according to an embodiment of the present invention.
3A and 3B are views showing a method of forming a tunnel oxide film.
4A and 4B are views showing a method of forming a doped polycrystalline silicon layer.
5A and 5B are views showing a method of forming a first electrode.

이하에서, 첨부된 도면을 참조하여, 본 발명의 실시 예들에 따른 터널 산화막을 포함하는 태양 전지 및 이의 제조 방법에 대하여 상세하게 설명한다.Hereinafter, a solar cell including a tunnel oxide film according to embodiments of the present invention and a method of manufacturing the same will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시 예에 따른 터널 산화막을 포함하는 태양 전지를 나타내는 도면이다.1 is a view showing a solar cell including a tunnel oxide film according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시 예에 따른 터널 산화막을 포함하는 태양 전지(100)는 실리콘 기판(110), 에미터층(120), 터널 산화막(130), 도핑 다결정 실리콘층(140), 제1 전극(150), 패시베이션막(160), 반사 방지막(170, ARC: anti-reflection coating) 및 제2 전극(180)을 포함할 수 있다.Referring to FIG. 1, a solar cell 100 including a tunnel oxide film according to an embodiment of the present invention includes a silicon substrate 110, an emitter layer 120, a tunnel oxide film 130, a doped polycrystalline silicon layer 140, It may include a first electrode 150, a passivation film 160, an anti-reflection film 170, an anti-reflection coating (ARC), and a second electrode 180.

실리콘 기판(110)은 태양 전지의 베이스 기판으로서, 제1 도전성 타입, 예를 들어 n형 도전성 타입의 불순물이 도핑된 반도체 기판이다. 실리콘 기판(110)이 n형의 도전성 타입을 가질 경우, 실리콘 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 포함할 수 있다. 실리콘 기판(110)의 전면에는 반사율을 감소시키기 위하여 산성 에칭과 같은 습식 에칭을 통하여 미세한 텍스쳐링 구조 또는 요철 구조(미도시)가 형성될 수 있다. The silicon substrate 110 is a base substrate of a solar cell, and is a semiconductor substrate doped with impurities of a first conductivity type, for example, an n-type conductivity type. When the silicon substrate 110 has an n-type conductivity type, the silicon substrate 110 may include impurities of a pentavalent element such as phosphorus (P), arsenic (As), and antimony (Sb). A fine texturing structure or an uneven structure (not shown) may be formed on the front surface of the silicon substrate 110 through wet etching such as acid etching to reduce reflectivity.

에미터층(120)은 빛이 입사되는 실리콘 기판(110)의 상면(front surface)에 배치될 수 있다. 에미터층(120)에는 제2 도전성 타입, 예를 들어, p형 도전성 타입의 불순물이 도핑될 수 있다.The emitter layer 120 may be disposed on the front surface of the silicon substrate 110 to which light is incident. The emitter layer 120 may be doped with impurities of a second conductivity type, for example, a p-type conductivity type.

에미터층(120)이 p형 도전성 타입을 가지는 경우, 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 포함할 수 있다. 이러한, 에미터층(120)은 실리콘 기판(110)에 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 확산시켜 일정 두께를 가지도록 형성할 수 있다.When the emitter layer 120 has a p-type conductivity type, impurities of trivalent elements such as boron (B), gallium (Ga), and indium (In) may be included. The emitter layer 120 may be formed to have a certain thickness by diffusing impurities of trivalent elements such as boron (B), gallium (Ga), and indium (In) on the silicon substrate 110.

실리콘 기판(110)과 에미터층(120)에 의해서 p-n 접합이 형성될 수 있다. p-n 접합에 의해 내부 전위차(built-in potential difference)가 발생할 수 있다. 실리콘 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되고, 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동할 수 있다. 따라서, 상기 실리콘 기판(110)이 n형이고 에미터층(120)이 p형일 경우, 분리된 전자는 실리콘 기판(110)쪽으로 이동하고 분리된 정공은 에미터층(120)쪽으로 이동할 수 있다.A p-n junction may be formed by the silicon substrate 110 and the emitter layer 120. The built-in potential difference can be caused by p-n junction. Electron-hole pairs, which are charges generated by light incident on the silicon substrate 110, are separated into electrons and holes, and electrons can move toward n-type and holes can move toward p-type. Accordingly, when the silicon substrate 110 is n-type and the emitter layer 120 is p-type, separated electrons may move toward the silicon substrate 110 and separated holes may move toward the emitter layer 120.

터널 산화막(130)은 실리콘 기판(110)의 하면(rear surface)에 배치될 수 있다. 터널 산화막(130)은 실리콘 기판(110)의 하면을 산화시켜 소정 두께(예로서, 1nm 내지 3nm)의 터널링 산화층을 형성한 후, 어닐링 공정 및 오존 후처리 공정을 수행하여 형성할 수 있다. 오존 후처리 공정은 300℃ 내지 600℃ 온도에서 수행할 수 있으며, 두께가 많이 증가되지 않도록 공정 시간 및 오존 농도를 조절할 수 있다. 터널 산화막(130)을 형성할 때, 공정 온도가 300℃ 미만이면 터널링 산화층이 균일하게 형성되지 않을 수 있다. 반대로 터널 산화막(130)을 형성할 때, 공정 온도가 600℃를 초과하면 터널링 산화층의 두께가 두꺼워져 최종적으로 터널 산화막(130)이 두꺼워질 수 있다.The tunnel oxide layer 130 may be disposed on a rear surface of the silicon substrate 110. The tunnel oxide layer 130 may be formed by oxidizing the lower surface of the silicon substrate 110 to form a tunneling oxide layer having a predetermined thickness (eg, 1 nm to 3 nm), and then performing an annealing process and an ozone post-treatment process. The ozone post-treatment process can be performed at a temperature of 300°C to 600°C, and the process time and ozone concentration can be adjusted so that the thickness does not increase significantly. When forming the tunnel oxide layer 130, the tunneling oxide layer may not be uniformly formed if the process temperature is less than 300°C. Conversely, when the tunnel oxide film 130 is formed, when the process temperature exceeds 600°C, the thickness of the tunneling oxide layer becomes thick, and finally, the tunnel oxide film 130 may be thickened.

산화제는 산소를 포함하는 산소 가스 또는 질산 등이 사용될 수 있으며, 후처리 산화제로 사용되는 오존은 활성 산소이므로 공정 온도를 낮출 수 있으며, 균일한 터널 산화막(130)을 형성할 수 있다. 터널 산화막(130)을 형성할 때, 오존 농도는 1~25wt% 범위가 적용될 수 이다. 터널 산화막(130)은 실리콘 기판(110)의 하면에 배치되어 전자를 통과시키고 정공을 차단하여 전자와 정공의 분리 효율을 증가시킬 수 있다. 또한, 터널 산화막(130)은 실리콘 기판(110)의 표면에 존재하는 댕글링 본드를 감소시켜 실리콘 기판(110)의 표면을 안정화 시킬 수 있다. 실리콘 기판(110)의 하면을 제외한 다른 부분을 마스킹 처리하고 터널 산화막(130)을 형성할 수 있다.The oxidizing agent may include oxygen gas containing oxygen or nitric acid, and ozone used as a post-treatment oxidizing agent is active oxygen, thereby lowering the process temperature, and forming a uniform tunnel oxide layer 130. When forming the tunnel oxide layer 130, the ozone concentration may be applied in a range of 1-25 wt%. The tunnel oxide layer 130 is disposed on the bottom surface of the silicon substrate 110 to pass electrons and block holes to increase separation efficiency between electrons and holes. In addition, the tunnel oxide layer 130 may stabilize the surface of the silicon substrate 110 by reducing dangling bonds present on the surface of the silicon substrate 110. A portion other than the bottom surface of the silicon substrate 110 may be masked and a tunnel oxide layer 130 may be formed.

구체적으로, 질산을 이용하여 터널링 산화층을 약 1nm 내지 2nm 두께로 형성하고, 쳄버 내에서 오존 후처리 공정을 수행할 수 있다. 이를 통해, 실리콘 기판(110)과 실리콘 산화층(SiO2) 계면의 SiOx의 조성이 실리콘 산화층(SiO2)에 더 가깝도록 형성되어 실리콘 산화막의 결함(sub-oxide state를 감소)을 감소시킬 수 있다. 즉, 오존 후처리를 통해서 실리콘 기판(110)과 터널 산화막(130)의 계면의 SiOx의 조성이 실리콘(Si)보다 실리콘 산화층(SiO2)에 더 가깝도록 형성되어, 터널 산화막(130)의 결함이 감소되어 Voc(open-circuit voltage)를 약 10mV를 증가시킬 수 있어, 결과적으로 태양 전지의 발전 효율을 향상시킬 수 있다.Specifically, a tunneling oxide layer may be formed to a thickness of about 1 nm to 2 nm using nitric acid, and an ozone post-treatment process may be performed in the chamber. Through this, the composition of SiOx at the interface between the silicon substrate 110 and the silicon oxide layer (SiO2) is formed to be closer to the silicon oxide layer (SiO 2 ), thereby reducing defects (reducing the sub-oxide state) of the silicon oxide film. That is, through the ozone post-treatment, the composition of SiOx at the interface between the silicon substrate 110 and the tunnel oxide film 130 is formed to be closer to the silicon oxide layer (SiO 2 ) than silicon (Si), and thus the defect of the tunnel oxide film 130 This decrease can increase the open-circuit voltage (Voc) by about 10 mV, and consequently improve the power generation efficiency of the solar cell.

터널 산화막(130)의 두께가 1nm 미만이면 표면 패시베이션 효과가 낮아져 전자와 정공을 분리시키는 효과가 감소될 수 있다. 반대로, 터널 산화막(130)의 두께가 2nm를 초과하면 전자의 터널링을 감소시키고, 터널 산화막(130)이 절연막으로 기능할 수 있다.When the thickness of the tunnel oxide layer 130 is less than 1 nm, the effect of separating electrons and holes may be reduced due to a low surface passivation effect. Conversely, when the thickness of the tunnel oxide layer 130 exceeds 2 nm, tunneling of electrons is reduced, and the tunnel oxide layer 130 may function as an insulating layer.

도핑 다결정 실리콘층(140)은 터널 산화막(130)의 하면에 배치될 수 있다. 터널 산화막(130)의 하부에 제2 도전성 타입으로 도핑된 도핑 비정질 실리콘층을 증착시킨 후, 어닐링 공정을 수행하여 도핑 다결정 실리콘층(140)이 형성될 수 있다. 여기서, 제1 전극(150)을 형성하기 위해 증착되는 알루미늄 금속층과 함께 도핑 비정질 실리콘층이 어닐링되어 도핑 다결정 실리콘층(140)이 형성될 수 있다. 도핑 다결정 실리콘층(140)은 n형의 도전성 타입의 불순물을 포함할 수 있으며, 예로서, 인(P), As, Sb등과 같은 5가 원소가 불순물로 사용될 수 있다.The doped polycrystalline silicon layer 140 may be disposed on the lower surface of the tunnel oxide layer 130. A doped polysilicon layer 140 may be formed by depositing a doped amorphous silicon layer doped with a second conductivity type under the tunnel oxide layer 130 and performing an annealing process. Here, the doped amorphous silicon layer may be annealed with the aluminum metal layer deposited to form the first electrode 150 to form the doped polycrystalline silicon layer 140. The doped polycrystalline silicon layer 140 may include n-type conductive type impurities, and for example, pentavalent elements such as phosphorus (P), As, and Sb may be used as impurities.

도핑 비정질 실리콘층은 10nm 내지 500nm의 두께로 형성될 수 있다. 도핑 비정질 실리콘층의 두께가 10nm 미만이면 도핑 다결정 실리콘층(140)의 두께가 얇아져 전극 역할을 충분히 수행하지 못할 수 있다. 또한, 상기 도핑 비정질 실리콘층의 두께가 500nm를 초과하면 공정 시간이 많이 소모될 수 있다. 이와 같이, 터널 산화막(130)을 사이두고 실리콘 기판(110)과 도핑 다결정 실리콘층(140)이 형성되어 있다. 따라서, n형 도전성 타입의 실리콘 기판(110)의 하면에 형성되는 터널 산화막(130)과 도핑 다결정 실리콘층(140)이 전자와 정공을 분리하고 재결합을 방지함으로써 태양 전지의 발전 효율을 증가시킬 수 있다.The doped amorphous silicon layer may be formed to a thickness of 10nm to 500nm. If the thickness of the doped amorphous silicon layer is less than 10 nm, the thickness of the doped polycrystalline silicon layer 140 may be thin, so that it may not sufficiently serve as an electrode. In addition, if the thickness of the doped amorphous silicon layer exceeds 500 nm, a lot of process time may be consumed. As such, the silicon substrate 110 and the doped polycrystalline silicon layer 140 are formed with the tunnel oxide film 130 interposed therebetween. Therefore, the tunnel oxide film 130 and the doped polycrystalline silicon layer 140 formed on the bottom surface of the n-type conductive type silicon substrate 110 can increase the power generation efficiency of the solar cell by separating electrons and holes and preventing recombination. have.

제1 전극(150)은 도핑 다결정 실리콘층(140)의 하면에 배치될 수 있다. 터널 산화막(130)의 하부에 알루미늄 금속층을 증착시킨 후, 어닐링 공정을 수행하여 제1 전극(150)이 형성될 수 있다. 제1 전극(150)은 알루미늄에 더하여 은(Ag)과 같은 도전성 금속을 더 포함할 수 있다. 알루미늄 금속층을 200nm 내지 15㎛의 두께로 증착시킨 후, 어닐링 공정을 수행하여 제1 전극(150)이 형성될 수 있다. 알루미늄 금속층의 두께가 200nm 미만이면 제1 전극(150)의 두께가 얇아져 전기 저항이 증가하는 문제가 있다. 반대로, 알루미늄 금속층의 두께가 15㎛를 초과하면 불필요하게 알루미늄 재료의 소모량이 증가되고 제조 비용이 증가하는 문제가 있다.The first electrode 150 may be disposed on the bottom surface of the doped polycrystalline silicon layer 140. After depositing an aluminum metal layer on the lower portion of the tunnel oxide layer 130, a first electrode 150 may be formed by performing an annealing process. The first electrode 150 may further include a conductive metal such as silver (Ag) in addition to aluminum. After the aluminum metal layer is deposited to a thickness of 200 nm to 15 μm, the first electrode 150 may be formed by performing an annealing process. When the thickness of the aluminum metal layer is less than 200 nm, the thickness of the first electrode 150 becomes thin, which increases the electrical resistance. Conversely, when the thickness of the aluminum metal layer exceeds 15 μm, there is a problem that the consumption of the aluminum material increases unnecessarily and the manufacturing cost increases.

이와 같이, 도핑 다결정 실리콘층(140)과 제1 전극(150)이 형성되어, 터널 산화막(130)과 도핑 다결정 실리콘층(140) 및 제1 전극(150)이 접합성을 향상시킬 수 있다. 도핑 다결정 실리콘층(140)과 제1 전극(150)이 직접 전기적으로 연결되어 태양 전지의 전기 저항을 감소시키고, 발전 효율을 향상시킬 수 있다.In this way, the doped polycrystalline silicon layer 140 and the first electrode 150 are formed, so that the tunnel oxide layer 130 and the doped polycrystalline silicon layer 140 and the first electrode 150 can improve bonding properties. The doped polycrystalline silicon layer 140 and the first electrode 150 are directly and electrically connected to reduce the electrical resistance of the solar cell and improve power generation efficiency.

패시베이션막(160)은 1nm 내지 50nm의 두께를 가질 수 있으며, 에미터층(120) 상면에 배치될 수 있다. 패시베이션막(160)은 원자층 증착법(Atomic Layer Deposition) 또는 플라즈마 강화 화학기상증착(Plasma Enhanced CVD)법에 의하여 산화 알루미늄(Al2O3)을 증착하여 형성할 수 있다.The passivation film 160 may have a thickness of 1 nm to 50 nm, and may be disposed on the top surface of the emitter layer 120. The passivation film 160 may be formed by depositing aluminum oxide (Al 2 O 3 ) by atomic layer deposition (Atomic Layer Deposition) or plasma enhanced chemical vapor deposition (Plasma Enhanced CVD).

패시베이션막(160) 상면에 반사 방지막(170)이 배치될 수 있다. 반사 방지막(170)은 SiNx:H막, SiON막과 같은 절연막을 단층 또는 복층으로 적층된 구조로 형성될 수 있다. SiNx:H 반사 방지막은 SiNx막 형성을 위한 소스 가스를 공급하면서 플라즈마 강화 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)법에 의하여 형성될 수 있다. 상기 SiON 반사방지막은 SiNx막 형성을 위한 소스 가스와 N2O가스를 함께 공급하면서 ICP 방식의 PECVD법에 의하여 형성될 수 있다. 상기 SiNx막은 100nm 내지 180nm로 형성될 수 있으며, SiON막은 80nm 내지 130nm로 형성될 수 있다.An anti-reflection layer 170 may be disposed on the passivation layer 160. The anti-reflection film 170 may be formed in a structure in which an insulating film such as a SiNx:H film or a SiON film is stacked in a single layer or multiple layers. The SiNx:H antireflection film may be formed by a plasma enhanced chemical vapor deposition (PECVD) method while supplying a source gas for forming the SiNx film. The SiON anti-reflection film may be formed by an ICP PECVD method while supplying a source gas and an N 2 O gas for forming a SiNx film. The SiNx film may be formed from 100 nm to 180 nm, and the SiON film may be formed from 80 nm to 130 nm.

도 1에서는 패시베이션막(160) 상면에 반사 방지막(170)이 배치되는 것으로 도시하고 설명했으나, 이에 한정되지 않고, 에미터층(120) 상면에 반사 방지막(170)이 배치되고, 반사 방지막(170) 상면에 패시베이션막(160)이 배치될 수도 있다.In FIG. 1, although the anti-reflection film 170 is illustrated and described on the passivation film 160, the anti-reflection film 170 is disposed on the top surface of the emitter layer 120, and the anti-reflection film 170 is not limited thereto. A passivation film 160 may be disposed on the top surface.

제2 전극(180)은 패시베이션막(160) 및 반사 방지막(170)이 형성되지 않은 부분을 이용하여 에미터층(120)과 전기적으로 연결되도록 배치될 수 있다. 또는 제2 전극(180)은 패시베이션막(160) 및 반사 방지막(170)의 일부를 식각하여 에미터층(120)과 전기적으로 연결되도록 배치될 수 있다. 제2 전극(180)은 알루미늄(Al), 니켈(Ni), 구리(Cu), 은(Ag), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 형성될 수 있다. 제2 전극(180)은 CVD(Chemical Vapor Deposition) 또는 PECVD(Plasma Enhanced CVD)와 같은 화학 기상 증착 공정, 스퍼터링 공정, 도금, 스크린 프린팅과 같은 페이스트 도포 공정에 의하여 형성될 수 있다. 제2 전극(180)은 정해진 방향으로 나란히 연장되는 복수의 전극으로 형성될 수 있다. 제2 전극(180)은 에미터층(120)쪽으로 이동한 전하, 예를 들어 정공을 수집할 수 있다.The second electrode 180 may be disposed to be electrically connected to the emitter layer 120 using portions where the passivation film 160 and the anti-reflection film 170 are not formed. Alternatively, the second electrode 180 may be disposed to be electrically connected to the emitter layer 120 by etching a portion of the passivation layer 160 and the anti-reflection layer 170. The second electrode 180 is aluminum (Al), nickel (Ni), copper (Cu), silver (Ag), tin (Sn), zinc (Zn), indium (In), titanium (Ti), gold (Au) ) And combinations thereof, and may be formed of at least one conductive material. The second electrode 180 may be formed by a chemical vapor deposition process such as CVD (Chemical Vapor Deposition) or PECVD (Plasma Enhanced CVD), a sputtering process, or a paste application process such as plating or screen printing. The second electrode 180 may be formed of a plurality of electrodes extending side by side in a predetermined direction. The second electrode 180 may collect charges, for example, holes, which have moved toward the emitter layer 120.

제2 전극(180)은 도전성 페이스트로 이루어질 수 있다. 제2 전극(180)은 패시베이션막(160) 및 반사 방지막(170)으로 노출되는 에미터층(120)에 도전성 페이스트를 도포하여 형성할 수 있다. 도전성 페이스트는 은(Ag) 또는 알루미늄(Al)을 포함하는 물질로 이루어질 수 있다. 또한, 제2 전극(180)은 저온 소성이 가능한 도전성 페이스트를 사용하여 형성할 수 있다. 제2 전극(180)이 저온 소성이 가능한 도전성 페이스트로 형성되는 경우에 고온에서 소성되는 도전성 페이스트로 형성되는 경우에 비하여 우수한 전기 전도도를 나타내므로, 전하 수집 효율을 개선할 수 있다.The second electrode 180 may be made of a conductive paste. The second electrode 180 may be formed by applying a conductive paste to the emitter layer 120 exposed by the passivation film 160 and the anti-reflection film 170. The conductive paste may be made of a material containing silver (Ag) or aluminum (Al). Further, the second electrode 180 may be formed using a conductive paste capable of low temperature firing. When the second electrode 180 is formed of a conductive paste capable of firing at a low temperature, it exhibits excellent electrical conductivity as compared with a case of a conductive paste fired at a high temperature, thereby improving charge collection efficiency.

도면에 도시하지 않았지만, 제2 전극(180) 상에는 제2 전극(180)과 교차하는 방향으로 복수의 집전부가 위치할 수 있으며, 집전부와 제2 전극(180)은 전기적 및 물리적으로 연결될 수 있다.Although not shown in the drawing, a plurality of current collectors may be positioned on the second electrode 180 in a direction crossing the second electrode 180, and the current collector and the second electrode 180 may be electrically and physically connected. have.

도 2는 본 발명의 실시 예에 따른 터널 산화막을 포함하는 태양 전지의 제조 방법을 나타내는 도면이다.2 is a view showing a method of manufacturing a solar cell including a tunnel oxide film according to an embodiment of the present invention.

도 1 및 도 2를 참조하면, 터널 산화막을 포함하는 태양 전지의 제조 방법은, 실리콘 기판(110)의 상면에 에미터층(120)을 형성하는 단계(S10), 실리콘 기판(110)의 하면에 터널링 산화층을 형성하는 단계(S20), 터널링 산화층에 오존 후처리를 진행하여 최종적으로 터널 산화막(120)을 형성하는 단계(S30), 터널 산화막(120) 하면에 도핑 비정질 실리콘층을 증착하는 단계(S40), 도핑 비정질 실리콘층에 열처리를 수행하여 도핑 다결정(폴리) 실리콘층을 형성하는 단계(S50), 도핑 다결정 실리콘층의 하면에 알루미늄 금속층을 형성하는 단계(S60), 어닐링 공정을 진행하여 제1 전극을 형성하는 단계(S70), 에미터층(120) 상에 패시베이션막(160)을 형성하는 단계(S80), 패시베이션막(160) 상에 반사 방지막(170)을 형성하는 단계(S90) 및 제2 전극(180)을 형성하는 단계(S100)를 포함할 수 있다.Referring to FIGS. 1 and 2, a method of manufacturing a solar cell including a tunnel oxide film includes: forming (S10) an emitter layer 120 on the top surface of the silicon substrate 110 and a bottom surface of the silicon substrate 110. Forming a tunneling oxide layer (S20), performing ozone post-treatment on the tunneling oxide layer, finally forming a tunnel oxide layer 120 (S30), and depositing a doped amorphous silicon layer on the lower surface of the tunnel oxide layer 120 ( S40), performing a heat treatment on the doped amorphous silicon layer to form a doped polycrystalline (poly) silicon layer (S50), forming an aluminum metal layer on the bottom surface of the doped polycrystalline silicon layer (S60), and performing an annealing process to remove 1 forming an electrode (S70), forming a passivation film 160 on the emitter layer 120 (S80), forming an anti-reflection film 170 on the passivation film 160 (S90), and A step of forming the second electrode 180 (S100) may be included.

구체적으로, 실리콘 기판(110)의 상면에 에미터층(120)을 형성할 수 있다(S10).Specifically, the emitter layer 120 may be formed on the top surface of the silicon substrate 110 (S10).

실리콘 기판(110)은 태양 전지의 베이스 기판으로서, 제1 도전성 타입, 예를 들어 n형 도전성 타입의 불순물이 도핑될 수 있다. 실리콘 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 포함할 수 있다. 실리콘 기판(110)의 전면에는 반사율을 감소시키기 위하여 산성 에칭과 같은 습식 에칭을 통하여 미세한 텍스쳐링 구조 또는 요철 구조를 형성하는 공정을 더 포함할 수 있다.The silicon substrate 110 is a base substrate of a solar cell, and impurities of a first conductivity type, for example, an n-type conductivity type, may be doped. The silicon substrate 110 may include impurities of a pentavalent element such as phosphorus (P), arsenic (As), and antimony (Sb). The front surface of the silicon substrate 110 may further include a process of forming a fine texturing structure or a concavo-convex structure through wet etching such as acid etching to reduce reflectivity.

에미터층(120)은 빛이 입사되는 실리콘 기판(110)의 상면(front surface)에 배치될 수 있다. 에미터층(120)에는 제2 도전성 타입, 예를 들어, p형 도전성 타입의 불순물이 도핑될 수 있다. 에미터층(120)이 p형 도전성 타입을 가지는 경우, 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 포함할 수 있다. 이러한, 에미터층(120)은 실리콘 기판(110)에 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 확산시켜 일정 두께를 가지도록 형성할 수 있다.The emitter layer 120 may be disposed on the front surface of the silicon substrate 110 to which light is incident. The emitter layer 120 may be doped with impurities of a second conductivity type, for example, a p-type conductivity type. When the emitter layer 120 has a p-type conductivity type, impurities of trivalent elements such as boron (B), gallium (Ga), and indium (In) may be included. The emitter layer 120 may be formed to have a certain thickness by diffusing impurities of trivalent elements such as boron (B), gallium (Ga), and indium (In) on the silicon substrate 110.

실리콘 기판(110)과 에미터층(120)에 의해서 p-n 접합이 형성될 수 있다. p-n 접합에 의해 내부 전위차(built-in potential difference)가 발생할 수 있다. 실리콘 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되고, 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동할 수 있다. 따라서, 상기 실리콘 기판(110)이 n형이고 에미터층(120)이 p형일 경우, 분리된 전자는 실리콘 기판(110)쪽으로 이동하고 분리된 정공은 에미터층(120)쪽으로 이동할 수 있다.A p-n junction may be formed by the silicon substrate 110 and the emitter layer 120. The built-in potential difference can be caused by p-n junction. Electron-hole pairs, which are charges generated by light incident on the silicon substrate 110, are separated into electrons and holes, and electrons can move toward the n-type and holes can move toward the p-type. Accordingly, when the silicon substrate 110 is n-type and the emitter layer 120 is p-type, separated electrons may move toward the silicon substrate 110 and separated holes may move toward the emitter layer 120.

도 3a 및 도 3b는 터널 산화막을 형성하는 방법을 나타내는 도면이다.3A and 3B are views showing a method of forming a tunnel oxide film.

도 1, 도 2, 도 3a 및 도 3b를 참조하면, 실리콘 기판(110)의 하면에 터널링 산화층(130a)을 형성할 수 있다(S20).1, 2, 3A and 3B, a tunneling oxide layer 130a may be formed on a lower surface of the silicon substrate 110 (S20).

챔버 내에 300℃ 내지 600℃의 공정 온도를 가하고, 챔버 내부에 산화제를 공급하여 터널링 산화층(130a)을 형성할 수 있다. 이때, 상기 공정 온도가 너무 낮게 되면, 터널링 산화층(130a)이 균일하지 않거나 불충분하게 형성될 수 있다. 또한, 상기 공정 온도가 너무 높게 되면, 터널링 산화층(130a)의 두께가 너무 두꺼워질 수 있다.A tunneling oxide layer 130a may be formed by applying a process temperature of 300°C to 600°C in the chamber and supplying an oxidizing agent inside the chamber. At this time, if the process temperature is too low, the tunneling oxide layer 130a may be uneven or insufficiently formed. In addition, when the process temperature is too high, the thickness of the tunneling oxide layer 130a may be too thick.

이어서, 챔버 내에서 터널링 산화층(130a)에 오존 후처리를 진행하여 최종 터널 산화막(130)을 형성할 수 있다(S30).Subsequently, the ozone post-treatment is performed on the tunneling oxide layer 130a in the chamber to form the final tunnel oxide layer 130 (S30 ).

터널 산화막(130)은 실리콘 기판(110)의 하면(rear surface)에 배치될 수 있다. 터널 산화막(130)은 1nm 내지 2nm의 두께를 가질 수 있으며, 어닐링 공정 이후에 터널링 산화층(130a)에 오존 후처리를 수행하여 형성될 수 있다. 오존 후처리 공정은 300℃ 내지 600℃ 온도에서 수행할 수 있으며, 터널 산화막(130)의 두께가 많이 증가되지 않도록 공정 시간 및 오존 농도를 조절할 수 있다. 터널 산화막(130)을 형성할 때, 공정 온도가 300℃ 미만이면 터널 산화막(130)이 균일하게 형성되지 않을 수 있다. 반대로 터널 산화막(130)을 형성할 때, 공정 온도가 600℃를 초과하면 터널 산화막(130)이 두꺼워질 수 있다.The tunnel oxide layer 130 may be disposed on a rear surface of the silicon substrate 110. The tunnel oxide layer 130 may have a thickness of 1 nm to 2 nm, and may be formed by performing ozone post-treatment on the tunneling oxide layer 130a after the annealing process. The ozone post-treatment process may be performed at a temperature of 300°C to 600°C, and the process time and ozone concentration may be adjusted so that the thickness of the tunnel oxide layer 130 is not increased significantly. When the tunnel oxide layer 130 is formed, the tunnel oxide layer 130 may not be uniformly formed when the process temperature is less than 300°C. Conversely, when the tunnel oxide film 130 is formed, the tunnel oxide film 130 may be thickened if the process temperature exceeds 600°C.

산화제는 산소를 포함하는 산소 가스 또는 질산 등이 사용될 수 있으며, 후처리 산화제로 사용되는 오존은 활성 산소이므로 공정 온도를 낮출 수 있으며, 균일한 터널 산화막(130)을 형성할 수 있다. 터널 산화막(130)을 형성할 때, 오존 농도는 1~25wt% 범위가 적용될 수 이다. 터널 산화막(130)은 실리콘 기판(110)의 하면에 배치되어 전자를 통과시키고 정공을 차단하여 전자와 정공의 분리 효율을 증가시킬 수 있다. 또한, 터널 산화막(130)은 실리콘 기판(110)의 표면에 존재하는 댕글링 본드를 감소시켜 실리콘 기판(110)의 표면을 안정화 시킬 수 있다. 실리콘 기판(110)의 하면을 제외한 다른 부분을 마스킹 처리하고 터널 산화막(130)을 형성할 수 있다.The oxidizing agent may include oxygen gas containing oxygen or nitric acid, and ozone used as a post-treatment oxidizing agent is active oxygen, thereby lowering the process temperature, and forming a uniform tunnel oxide layer 130. When forming the tunnel oxide layer 130, the ozone concentration may be applied in a range of 1-25 wt%. The tunnel oxide layer 130 is disposed on the bottom surface of the silicon substrate 110 to pass electrons and block holes to increase separation efficiency between electrons and holes. In addition, the tunnel oxide layer 130 may stabilize the surface of the silicon substrate 110 by reducing dangling bonds present on the surface of the silicon substrate 110. A portion other than the bottom surface of the silicon substrate 110 may be masked and a tunnel oxide layer 130 may be formed.

일 예로서, 질산을 이용하여 터널링 산화층을 약 1nm 내지 2nm 두께로 형성하고, 쳄버 내에서 오존 후처리 공정을 수행할 수 있다. 이를 통해, 실리콘 기판(110)과 실리콘 산화층(SiO2) 계면의 SiOx의 조성이 실리콘 산화층(SiO2)에 더 가깝도록 형성되어 실리콘 산화막의 결함(sub-oxide state를 감소)을 감소시킬 수 있다. 즉, 오존 후처리를 통해서 터널 산화막(130)의 결함이 감소되어 Voc(open-circuit voltage)를 약 10mV를 증가시킬 수 있어, 결과적으로 태양 전지의 발전 효율을 향상시킬 수 있다.As an example, a tunneling oxide layer may be formed to a thickness of about 1 nm to 2 nm using nitric acid, and an ozone post-treatment process may be performed in the chamber. This can be the composition of the interface SiOx silicon substrate 110 and the silicon oxide layer (SiO 2) is reduced to a silicon oxide layer is formed to more of a (SiO 2) (reducing the sub-oxide state) defects in the silicon oxide film . That is, through the ozone post-treatment, defects in the tunnel oxide layer 130 are reduced to increase the open-circuit voltage (Voc) by about 10 mV, and as a result, power generation efficiency of the solar cell can be improved.

터널 산화막(130)의 두께가 1nm 미만이면 표면 패시베이션 효과가 낮아져 전자와 정공을 분리시키는 효과가 감소될 수 있다. 반대로, 터널 산화막(130)의 두께가 2nm를 초과하면 전자의 터널링을 감소시키고, 터널 산화막(130)이 절연막으로 기능할 수 있다.When the thickness of the tunnel oxide layer 130 is less than 1 nm, the effect of separating electrons and holes may be reduced due to a low surface passivation effect. Conversely, when the thickness of the tunnel oxide layer 130 exceeds 2 nm, tunneling of electrons is reduced, and the tunnel oxide layer 130 may function as an insulating layer.

도 4a 및 도 4b는 도핑 다결정 실리콘층을 형성하는 방법을 나타내는 도면이다.4A and 4B are views showing a method of forming a doped polycrystalline silicon layer.

도 1, 도2, 도 4a 및 도 4b를 참조하면, 터널 산화막(130)의 하면에 도핑 비정질 실리콘층을 증착시킬 수 있다(S40).1, 2, 4A and 4B, a doped amorphous silicon layer may be deposited on the bottom surface of the tunnel oxide layer 130 (S40 ).

도핑 비정질 실리콘층(140a)은 제2 도전성 타입으로 도핑될 수 있다. 도핑 비정질 실리콘층(140a)은 PECVD(Plasma-Enhanced Chemical Vapor Deposition) 공정에 의하여 형성될 수 있다. 도핑 비정질 실리콘층(140a)은 증착 과정에서 인(P), As, Sb등과 같은 5가 원소가 함께 주입되어 형성될 수 있다. 도핑 비정질 실리콘층(140a)은 10nm 내지 500nm의 두께로 형성될 수 있다.The doped amorphous silicon layer 140a may be doped with a second conductivity type. The doped amorphous silicon layer 140a may be formed by a PECVD (Plasma-Enhanced Chemical Vapor Deposition) process. The doped amorphous silicon layer 140a may be formed by injecting pentavalent elements such as phosphorus (P), As, and Sb together during deposition. The doped amorphous silicon layer 140a may be formed to a thickness of 10 nm to 500 nm.

이어서, 도핑 비정질 실리콘층(140a)에 열처리를 수행하여 도핑 다결정 실리콘층(140)을 형성할 수 있다(S50).Subsequently, the doped polysilicon layer 140 may be formed by performing a heat treatment on the doped amorphous silicon layer 140a (S50 ).

도핑 다결정 실리콘층(140)은 증착 과정에서 주입된 5가 원소에 의하여 n형 실리콘층으로 형성된다. 어닐링 공정은 250℃ 내지 550℃의 온도 범위에서 진행될 수 있다.The doped polycrystalline silicon layer 140 is formed of an n-type silicon layer by a pentavalent element injected during deposition. The annealing process may be performed in a temperature range of 250°C to 550°C.

도 5a 및 도 5b는 제1 전극을 형성하는 방법을 나타내는 도면이다.5A and 5B are views showing a method of forming a first electrode.

도 2, 도 5a 및 도 5b를 참조하면, 도핑 다결정 실리콘층(S140)의 하면에 알루미늄 금속층(150a)을 형성할 수 있다(S60).2, 5A, and 5B, an aluminum metal layer 150a may be formed on the bottom surface of the doped polycrystalline silicon layer S140 (S60).

알루미늄 금속층(150a)은 순수한 알루미늄으로 형성될 수 있으며, 은(Ag)과 같은 도전성 금속을 더 포함하여 형성될 수 있다. 알루미늄 금속층(150a)은 CVD(Chemical Vapor Deposition) 또는 PECVD(Plasma Enhanced CVD)와 같은 화학 기상 증착 공정, 스퍼터링 공정을 통해 형성될 수 있다. 알루미늄 금속층(150a)은 알루미늄을 진공 증발시켜 코팅하는 진공 증착법에 의하여 형성될 수 있다. 이때, 알루미늄 금속층(150a)을 200nm 내지 15㎛의 두께로 증착할 수 있다.The aluminum metal layer 150a may be formed of pure aluminum, and may further include a conductive metal such as silver (Ag). The aluminum metal layer 150a may be formed through a chemical vapor deposition process, such as chemical vapor deposition (CVD) or plasma enhanced CVD (PECVD), or a sputtering process. The aluminum metal layer 150a may be formed by a vacuum evaporation method in which aluminum is evaporated and coated. At this time, the aluminum metal layer 150a may be deposited to a thickness of 200 nm to 15 μm.

이어서, 어닐링 공정을 진행하여 도핑 다결정 실리콘층(140)의 하면에 제1 전극(150)을 형성할 수 있다(S70).Subsequently, the first electrode 150 may be formed on the lower surface of the doped polycrystalline silicon layer 140 by performing an annealing process (S70 ).

S40 내지 S70에 의해서, 도핑 다결정 실리콘층(140)은 터널 산화막(130)의 하면에 배치될 수 있다. 도핑 다결정 실리콘층(140)의 하면에 제1 전극(150)이 배치될 수 있다.The doped polycrystalline silicon layer 140 may be disposed on the lower surface of the tunnel oxide layer 130 by S40 to S70. The first electrode 150 may be disposed on the bottom surface of the doped polycrystalline silicon layer 140.

도핑 비정질 실리콘층은 10nm 내지 500nm의 두께로 형성될 수 있다. 도핑 비정질 실리콘층의 두께가 10nm 미만이면 도핑 다결정 실리콘층(140)의 두께가 얇아져 전극 역할을 충분히 수행하지 못할 수 있다. 또한, 상기 도핑 비정질 실리콘층의 두께가 500nm를 초과하면 공정 시간이 많이 소모될 수 있다. 이와 같이, 터널 산화막(130)을 사이두고 실리콘 기판(110)과 도핑 다결정 실리콘층(140)이 형성되어 있다. 따라서, n형 도전성 타입의 실리콘 기판(110)의 하면에 형성되는 터널 산화막(130)과 도핑 다결정 실리콘층(140)이 전자와 정공을 분리하고 재결합을 방지함으로써 태양 전지의 발전 효율을 증가시킬 수 있다.The doped amorphous silicon layer may be formed to a thickness of 10nm to 500nm. If the thickness of the doped amorphous silicon layer is less than 10 nm, the thickness of the doped polycrystalline silicon layer 140 may be thin, so that it may not sufficiently serve as an electrode. In addition, if the thickness of the doped amorphous silicon layer exceeds 500 nm, a lot of process time may be consumed. As such, the silicon substrate 110 and the doped polycrystalline silicon layer 140 are formed with the tunnel oxide film 130 interposed therebetween. Therefore, the tunnel oxide film 130 and the doped polycrystalline silicon layer 140 formed on the bottom surface of the n-type conductivity type silicon substrate 110 can increase the power generation efficiency of the solar cell by separating electrons and holes and preventing recombination. have.

제1 전극(150)은 알루미늄에 더하여 은(Ag)과 같은 도전성 금속을 더 포함할 수 있다. 알루미늄 금속층을 200nm 내지 15㎛의 두께로 증착시킨 후, 어닐링 공정을 수행하여 제1 전극(150)이 형성될 수 있다. 알루미늄 금속층의 두께가 200nm 미만이면 제1 전극(150)의 두께가 얇아져 전기 저항이 증가하는 문제가 있다. 반대로, 알루미늄 금속층의 두께가 15㎛를 초과하면 불필요하게 알루미늄 재료의 소모량이 증가되고 제조 비용이 증가하는 문제가 있다.The first electrode 150 may further include a conductive metal such as silver (Ag) in addition to aluminum. After the aluminum metal layer is deposited to a thickness of 200 nm to 15 μm, the first electrode 150 may be formed by performing an annealing process. When the thickness of the aluminum metal layer is less than 200 nm, the thickness of the first electrode 150 becomes thin, which increases the electrical resistance. Conversely, when the thickness of the aluminum metal layer exceeds 15 μm, there is a problem that the consumption of the aluminum material increases unnecessarily and the manufacturing cost increases.

이와 같이, 도핑 다결정 실리콘층(140)과 제1 전극(150)이 형성되어, 터널 산화막(130)과 도핑 다결정 실리콘층(140) 및 제1 전극(150)이 접합성을 향상시킬 수 있다. 도핑 다결정 실리콘층(140)과 제1 전극(150)이 직접 전기적으로 연결되어 태양 전지의 전기 저항을 감소시키고, 발전 효율을 향상시킬 수 있다.In this way, the doped polycrystalline silicon layer 140 and the first electrode 150 are formed, so that the tunnel oxide layer 130 and the doped polycrystalline silicon layer 140 and the first electrode 150 can improve bonding properties. The doped polycrystalline silicon layer 140 and the first electrode 150 are directly and electrically connected to reduce the electrical resistance of the solar cell and improve power generation efficiency.

이어서, 에미터층(120)의 상면에 패시베이션막(160)을 형성할 수 있다(S80).Subsequently, a passivation layer 160 may be formed on the top surface of the emitter layer 120 (S80).

패시베이션막(160)은 1nm 내지 50nm의 두께를 가질 수 있으며, 에미터층(120) 상면에 배치될 수 있다. 패시베이션막(160)은 원자층 증착법(Atomic Layer Deposition) 또는 플라즈마 강화 화학기상증착(Plasma Enhanced CVD)법에 의하여 산화 알루미늄(Al2O3)을 증착하여 형성할 수 있다. 패시베이션막(160)은 소스로 Al(OC2H5)3 (Tri Methyl Aluminum; TMA)를 사용하며, 산소 공급원으로 수증기(H2O) 또는 오존(O3)를 사용하며, 공정 온도 100℃ 내지 450℃에서 진행될 수 있다. The passivation film 160 may have a thickness of 1 nm to 50 nm, and may be disposed on the top surface of the emitter layer 120. The passivation film 160 may be formed by depositing aluminum oxide (Al 2 O 3) by atomic layer deposition (Atomic Layer Deposition) or plasma enhanced chemical vapor deposition (Plasma Enhanced CVD). The passivation film 160 uses Al(OC2H5) 3 (Tri Methyl Aluminum; TMA) as a source, water vapor (H 2 O) or ozone (O 3 ) as an oxygen source, and the process temperature is 100°C to 450°C. Can be conducted at

이어서, 패시베이션막(160)의 상면에 반사 방지막(170)을 형성할 수 있다(S90).Subsequently, an anti-reflection layer 170 may be formed on the passivation layer 160 (S90 ).

반사 방지막(170)은 SiNx:H막, SiON막과 같은 절연막을 단층 또는 복층으로 적층된 구조로 형성될 수 있다. SiNx:H 반사 방지막은 SiNx막 형성을 위한 소스 가스를 공급하면서 플라즈마 강화 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)법에 의하여 형성될 수 있다. 상기 SiON 반사방지막은 SiNx막 형성을 위한 소스 가스와 N2O가스를 함께 공급하면서 ICP 방식의 PECVD법에 의하여 형성될 수 있다. 상기 SiNx막은 100nm 내지 180nm로 형성될 수 있으며, SiON막은 80nm 내지 130nm로 형성될 수 있다.The anti-reflection film 170 may be formed in a structure in which an insulating film such as a SiNx:H film or a SiON film is stacked in a single layer or multiple layers. The SiNx:H antireflection film may be formed by a plasma enhanced chemical vapor deposition (PECVD) method while supplying a source gas for forming the SiNx film. The SiON anti-reflection film may be formed by an ICP PECVD method while supplying a source gas and an N 2 O gas for forming a SiNx film. The SiNx film may be formed from 100 nm to 180 nm, and the SiON film may be formed from 80 nm to 130 nm.

도 1 및 도 2에서는 패시베이션막(160) 상면에 반사 방지막(170)을 형성하는 것으로 도시하고 설명했으나, 이에 한정되지 않고, 에미터층(120) 상면에 반사 방지막(170)을 형성하고, 반사 방지막(170) 상면에 패시베이션막(160)을 형성할 수 있다.1 and 2 are illustrated and described as forming the anti-reflection film 170 on the top surface of the passivation film 160, but are not limited thereto, and the anti-reflection film 170 is formed on the top surface of the emitter layer 120 and the anti-reflection film The passivation layer 160 may be formed on the upper surface.

이어서, 에미터층(120)과 전기적으로 연결되는 제2 전극(180)을 형성할 수 있다(S100).Subsequently, a second electrode 180 electrically connected to the emitter layer 120 may be formed (S100 ).

제2 전극(180)은 패시베이션막(160) 및 반사 방지막(170)이 형성되지 않은 부분을 이용하여 에미터층(120)과 전기적으로 연결되도록 형성될 수 있다. 또는 제2 전극(180)은 패시베이션막(160) 및 반사 방지막(170)의 일부를 식각하여 에미터층(120)과 전기적으로 연결되도록 형성될 수 있다. 제2 전극(180)은 알루미늄(Al), 니켈(Ni), 구리(Cu), 은(Ag), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 형성될 수 있다. 제2 전극(180)은 CVD(Chemical Vapor Deposition) 또는 PECVD(Plasma Enhanced CVD)와 같은 화학 기상 증착 공정, 스퍼터링 공정, 도금, 스크린 프린팅과 같은 페이스트 도포 공정에 의하여 형성될 수 있다. 제2 전극(180)은 정해진 방향으로 나란히 연장되는 복수의 전극으로 형성될 수 있다. 제2 전극(180)은 에미터층(120)쪽으로 이동한 전하, 예를 들어 정공을 수집할 수 있다.The second electrode 180 may be formed to be electrically connected to the emitter layer 120 using portions where the passivation layer 160 and the anti-reflection layer 170 are not formed. Alternatively, the second electrode 180 may be formed to be electrically connected to the emitter layer 120 by etching a portion of the passivation layer 160 and the anti-reflection layer 170. The second electrode 180 is aluminum (Al), nickel (Ni), copper (Cu), silver (Ag), tin (Sn), zinc (Zn), indium (In), titanium (Ti), gold (Au) ) And combinations thereof, and may be formed of at least one conductive material. The second electrode 180 may be formed by a chemical vapor deposition process such as CVD (Chemical Vapor Deposition) or PECVD (Plasma Enhanced CVD), a sputtering process, or a paste application process such as plating or screen printing. The second electrode 180 may be formed of a plurality of electrodes extending side by side in a predetermined direction. The second electrode 180 may collect charges, for example, holes, which have moved toward the emitter layer 120.

제2 전극(180)은 도전성 페이스트로 이루어질 수 있다. 제2 전극(180)은 패시베이션막(160) 및 반사 방지막(170)으로 노출되는 에미터층(120)에 도전성 페이스트를 도포하여 형성할 수 있다. 도전성 페이스트는 은(Ag) 또는 알루미늄(Al)을 포함하는 물질로 이루어질 수 있다. 또한, 제2 전극(180)은 저온 소성이 가능한 도전성 페이스트를 사용하여 형성할 수 있다. 제2 전극(180)이 저온 소성이 가능한 도전성 페이스트로 형성되는 경우에 고온에서 소성되는 도전성 페이스트로 형성되는 경우에 비하여 우수한 전기 전도도를 나타내므로, 전하 수집 효율을 개선할 수 있다.The second electrode 180 may be made of a conductive paste. The second electrode 180 may be formed by applying a conductive paste to the emitter layer 120 exposed by the passivation film 160 and the anti-reflection film 170. The conductive paste may be made of a material containing silver (Ag) or aluminum (Al). Further, the second electrode 180 may be formed using a conductive paste capable of low temperature firing. When the second electrode 180 is formed of a conductive paste capable of firing at a low temperature, it exhibits excellent electrical conductivity as compared with a case of a conductive paste fired at a high temperature, thereby improving charge collection efficiency.

도면에 도시하지 않았지만, 제2 전극(180) 상에는 제2 전극(180)과 교차하는 방향으로 복수의 집전부가 위치할 수 있으며, 집전부와 제2 전극(180)은 전기적 및 물리적으로 연결될 수 있다.Although not shown in the drawing, a plurality of current collectors may be positioned on the second electrode 180 in a direction crossing the second electrode 180, and the current collector and the second electrode 180 may be electrically and physically connected. have.

본 발명은 발전 효율이 증가되는 태양 전지 및 이의 제조 방법을 제공할 수 있다. 본 발명은 실리콘 산화막의 결함(sub-oxide state를 감소)이 감소된 태양 전지 및 이의 제조 방법을 제공할 수 있다. 본 발명은 Voc(open-circuit voltage)를 약 10mV를 증가시킬 수 있어, 태양 전지의 발전 효율을 향상시킬 수 있다.The present invention can provide a solar cell with increased power generation efficiency and a method for manufacturing the same. The present invention can provide a solar cell having a reduced defect (reducing the sub-oxide state) of a silicon oxide film and a manufacturing method thereof. The present invention can increase the open-circuit voltage (Voc) by about 10 mV, thereby improving the power generation efficiency of the solar cell.

이상에서 설명한 것은 본 발명에 의한 태양 전지 제조방법을 실시하기 위한 하나의 실시 예에 불과한 것으로서, 본 발명은 상기한 실시 예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is only one embodiment for carrying out the solar cell manufacturing method according to the present invention, the present invention is not limited to the above embodiment, and the subject matter of the present invention as claimed in the following claims Anyone who has ordinary knowledge in the field to which the present invention belongs without departing from the scope will be said to have the technical spirit of the present invention to the extent that various changes can be implemented.

100: 터널 산화막을 포함하는 태양 전지
110: 실리콘 기판 120: 에미터층
130: 터널 산화막 140: 도핑 다결정 실리콘층
140a: 도핑 비정질 실리콘층 150: 제1 전극
150a: 알루미늄 금속층 160: 패시베이션막
170: 반사 방지막 180: 제2 전극100: solar cell including a tunnel oxide film
110: silicon substrate 120: emitter layer
130: tunnel oxide film 140: doped polycrystalline silicon layer
140a: doped amorphous silicon layer 150: first electrode
150a: aluminum metal layer 160: passivation film
170: anti-reflection film 180: second electrode

Claims (11)

제1 도전상 타입의 실리콘 기판을 준비하는 단계;
상기 실리콘 기판의 상면에 제2 도전성 타입의 에미터층을 형성하는 단계;
상기 실리콘 기판의 하면을 산화시켜 터널링 산화층을 형성하는 단계;
상기 터널링 산화층을 어닐링하고, 오존 후처리 공정을 수행하여 터널 산화막을 형성하는 단계;
상기 터널 산화막의 하면에 도핑 다결정 실리콘층을 형성하는 단계;
상기 도핑 다결정 실리콘층의 하면에 제1 전극을 형성하는 단계; 및
상기 에미터층과 전기적으로 접속되는 제2 전극을 형성하는 단계;를 포함하며,
상기 터널링 산화층을 형성하는 단계에서,
질산을 이용하여 상기 터널링 산화층을 1nm 내지 2nm 두께로 형성하고,
1~25wt%의 오존 농도와 300℃ 내지 600℃ 온도에서 상기 터널링 산화층에 상기 오존 후처리 공정을 수행하여 상기 실리콘 기판과 상기 터널 산화막의 계면의 SiOx의 조성이 실리콘(Si)보다 실리콘 산화층(SiO2)에 더 가깝도록 형성되어 상기 터널 산화막의 결함을 감소시키는,
터널 산화막을 포함하는 태양 전지의 제조 방법.Preparing a first conductive phase type silicon substrate;
Forming a second conductive type emitter layer on the top surface of the silicon substrate;
Oxidizing a lower surface of the silicon substrate to form a tunneling oxide layer;
Annealing the tunneling oxide layer and performing an ozone post-treatment process to form a tunnel oxide film;
Forming a doped polycrystalline silicon layer on the bottom surface of the tunnel oxide film;
Forming a first electrode on the bottom surface of the doped polycrystalline silicon layer; And
And forming a second electrode electrically connected to the emitter layer.
In the step of forming the tunneling oxide layer,
The tunneling oxide layer is formed to a thickness of 1 nm to 2 nm using nitric acid,
The composition of SiOx at the interface between the silicon substrate and the tunnel oxide film is performed by performing the ozone post-treatment process on the tunneling oxide layer at an ozone concentration of 1 to 25 wt% and a temperature of 300°C to 600°C. 2 ) is formed closer to reduce defects in the tunnel oxide film,
A method of manufacturing a solar cell comprising a tunnel oxide film. 제1 항에 있어서,
상기 에미터층의 상부에 패시베이션막을 형성하는 단계; 및
상기 에미터층의 상부에 반사 방지막을 형성하는 단계;를 포함하는,
터널 산화막을 포함하는 태양 전지의 제조 방법.According to claim 1,
Forming a passivation film on top of the emitter layer; And
Including; forming an anti-reflection film on the emitter layer;
A method of manufacturing a solar cell comprising a tunnel oxide film. 삭제delete 삭제delete 삭제delete 제1 항에 있어서,
상기 제 1 도전성 타입은 n형 도전성 타입이며, 제 2 도전성 타입은 p형 도전성 타입인,
터널 산화막을 포함하는 태양 전지의 제조 방법.According to claim 1,
The first conductivity type is an n-type conductivity type, and the second conductivity type is a p-type conductivity type,
A method of manufacturing a solar cell comprising a tunnel oxide film. 제1 항에 있어서,
상기 제 1 전극은 200nm 내지 15㎛의 두께로 증착되고,
상기 도핑 다결정 실리콘층은 10nm 내지 500nm의 두께로 증착되는,
터널 산화막을 포함하는 태양 전지의 제조 방법.According to claim 1,
The first electrode is deposited to a thickness of 200nm to 15㎛,
The doped polycrystalline silicon layer is deposited to a thickness of 10nm to 500nm,
A method of manufacturing a solar cell comprising a tunnel oxide film. 삭제delete 삭제delete 삭제delete 삭제delete
KR1020180059120A 2018-05-24 2018-05-24 Solar cell including a tunnel oxide layer and method of manufacturing the same KR102118905B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180059120A KR102118905B1 (en) 2018-05-24 2018-05-24 Solar cell including a tunnel oxide layer and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180059120A KR102118905B1 (en) 2018-05-24 2018-05-24 Solar cell including a tunnel oxide layer and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20190134011A KR20190134011A (en) 2019-12-04
KR102118905B1 true KR102118905B1 (en) 2020-06-08

Family

ID=69004532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180059120A KR102118905B1 (en) 2018-05-24 2018-05-24 Solar cell including a tunnel oxide layer and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR102118905B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100894764B1 (en) * 2007-10-10 2009-04-24 주식회사 하이닉스반도체 Method of forming a semiconductor device
KR101768907B1 (en) * 2016-09-27 2017-08-18 충남대학교산학협력단 Method of fabricating Solar Cell

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100894764B1 (en) * 2007-10-10 2009-04-24 주식회사 하이닉스반도체 Method of forming a semiconductor device
KR101768907B1 (en) * 2016-09-27 2017-08-18 충남대학교산학협력단 Method of fabricating Solar Cell

Also Published As

Publication number Publication date
KR20190134011A (en) 2019-12-04

Similar Documents

Publication Publication Date Title
JP6526119B2 (en) Solar cell and method of manufacturing the same
KR101142861B1 (en) Solar cell and manufacturing method of the same
KR101991791B1 (en) Hybrid polysilicon heterojunction back contact cell
US9130078B2 (en) Solar cell and method for manufacturing the same
KR101768907B1 (en) Method of fabricating Solar Cell
US20110265866A1 (en) Solar cell and method for manufacturing the same
US20190355860A1 (en) Solar cell
KR20130050163A (en) Photovoltaic device and the manufacturing methode thereof
KR20200075640A (en) Tandem solar cell
US10522704B2 (en) Solar cell, method for manufacturing same
US20220077331A1 (en) Solar cell
US8927854B2 (en) Solar cell and method for manufacturing the same
US20100224238A1 (en) Photovoltaic cell comprising an mis-type tunnel diode
KR102218417B1 (en) Silicon solar cell including a carrier seletive thin layer and method of manufacturing the same
JP6345968B2 (en) Manufacturing method of solar cell
JP4693492B2 (en) Photoelectric conversion device and photovoltaic device using the same
KR102118905B1 (en) Solar cell including a tunnel oxide layer and method of manufacturing the same
CN116779721A (en) UV curing of solar cell light receiving surfaces
KR20190061325A (en) Carrier selective contact solar cell and method of fabricating thereof
CN109155341B (en) Solar cell manufacturing method, solar cell manufactured by the method, and substrate holder
KR102218629B1 (en) Silicon solar cell including a carrier seletive thin layer
KR20160053181A (en) Method for fabricating solar cell using carbon substrate
KR101507767B1 (en) Manufacturing Method of Solar Cell
CN213692066U (en) Solar cell and cell module
KR102118903B1 (en) Solar cell using a graphite substrate and graphene, and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right