KR102113628B1 - Driving circuit for display device - Google Patents
Driving circuit for display device Download PDFInfo
- Publication number
- KR102113628B1 KR102113628B1 KR1020130167651A KR20130167651A KR102113628B1 KR 102113628 B1 KR102113628 B1 KR 102113628B1 KR 1020130167651 A KR1020130167651 A KR 1020130167651A KR 20130167651 A KR20130167651 A KR 20130167651A KR 102113628 B1 KR102113628 B1 KR 102113628B1
- Authority
- KR
- South Korea
- Prior art keywords
- value
- data
- image data
- histogram
- unit
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/04—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using circuits for interfacing with colour displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 그리니쉬(greenish) 현상을 방지할 수 있는 표시장치용 구동회로에 관한 것으로, 인터페이스부로부터 입력된 한 프레임의 영상 데이터들에 대한 히스토그램을 생성하는 히스토그램생성부; 및, 상기 히스토그램생성부로부터의 히스토그램을 참조로 하여, 미리 설정된 상한 임계치보다 큰 계조값을 갖는 영상 데이터의 빈도수와, 미리 설정된 하한 임계치보다 작은 계조값을 갖는 영상 데이터의 빈도수를 파악하고, 그 파악된 결과를 근거로 한 수평기간 당 출력되는 기준 클럭펄스의 횟수를 제어하는 제어데이터의 값을 조절하여 상기 인터페이스부로 제공하는 클럭조절부를 포함함을 특징으로 한다.The present invention relates to a driving circuit for a display device capable of preventing a greenish phenomenon, a histogram generating unit generating a histogram of image data of one frame input from an interface unit; And, with reference to the histogram from the histogram generator, the frequency of the image data having a gradation value greater than a preset upper limit threshold and the frequency of the image data having a gradation value less than a preset lower limit threshold are grasped and grasped. It characterized in that it comprises a clock control unit provided to the interface unit by adjusting the value of the control data for controlling the number of reference clock pulses output per horizontal period based on the result.
Description
본 발명은 표시장치용 구동회로에 관한 것으로, 그리니쉬(greenish) 현상을 방지할 수 있는 표시장치용 구동회로에 대한 것이다.The present invention relates to a driving circuit for a display device, and to a driving circuit for a display device capable of preventing a greenish phenomenon.
한 프레임의 영상 데이터들간의 계조차가 큰 경우, 표시패널에 가해지는 로드(load)가 증가하게 된다. 이와 같은 경우 데이터 드라이버의 출력이 부족하게 되어 화소들의 화소 전압이 전체적으로 감소하게 되는 바, 이때 적색 화소, 녹색 화소 및 청색 화소 중 녹색 화소의 화소 전압이 다른 화소에 비하여 상대적으로 덜 감소하게 되어 이 녹색 화소가 다른 화소들에 비하여 더 밝은 색상을 나타내는 그리니쉬 현상이 발생된다.When the gradation difference between the image data of one frame is large, the load applied to the display panel increases. In this case, the output of the data driver is insufficient, and the pixel voltage of the pixels is reduced as a whole. At this time, the pixel voltage of the green pixel among the red pixels, the green pixels, and the blue pixels decreases relatively less than other pixels. A greenish phenomenon occurs in which a pixel exhibits a brighter color than other pixels.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 영상의 특성을 파악하여 그 영상이 패널의 로드를 증가시키는 패턴일 경우 프레임 구동 주파수(frame frequency)를 낮춤으로써 그리니쉬 현상을 방지할 수 있는 표시장치용 구동회로를 제공하는데 그 목적이 있다.The present invention has been devised to solve the above problems, and it is possible to prevent the greenish phenomenon by lowering the frame driving frequency when the image is a pattern that increases the load of the panel by grasping the characteristics of the image. An object of the present invention is to provide a driving circuit for a display device.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시장치용 구동회로는, 인터페이스부로부터 입력된 한 프레임의 영상 데이터들에 대한 히스토그램을 생성하는 히스토그램생성부; 및, 상기 히스토그램생성부로부터의 히스토그램을 참조로 하여, 미리 설정된 상한 임계치보다 큰 계조값을 갖는 영상 데이터의 빈도수와, 미리 설정된 하한 임계치보다 작은 계조값을 갖는 영상 데이터의 빈도수를 파악하고, 그 파악된 결과를 근거로 한 수평기간 당 출력되는 기준 클럭펄스의 횟수를 제어하는 제어데이터의 값을 조절하여 상기 인터페이스부로 제공하는 클럭조절부를 포함함을 특징으로 한다.A driving circuit for a display device according to the present invention for achieving the above object, a histogram generating unit for generating a histogram for the image data of one frame input from the interface unit; And, with reference to the histogram from the histogram generator, the frequency of the image data having a gradation value greater than a preset upper limit threshold and the frequency of the image data having a gradation value less than a preset lower limit threshold are grasped and grasped. It characterized in that it comprises a clock control unit provided to the interface unit by adjusting the value of the control data for controlling the number of reference clock pulses output per horizontal period based on the result.
상기 클럭조절부는, 상기 상한 임계치보다 큰 계조값을 갖는 영상 데이터의 수를 미리 설정된 상한 기준치와 비교하고, 상기 하한 임계치보다 작은 계조값을 갖는 영상 데이터의 수를 미리 설정된 하한 기준치와 비교하고, 그 비교 결과에 따라 상기 제어데이터의 값을 조절함을 특징으로 한다.The clock control unit compares the number of image data having a gradation value greater than the upper limit threshold with a preset upper limit reference value, and compares the number of image data having a gradation value smaller than the lower limit threshold value with a preset lower limit reference value. It is characterized in that the value of the control data is adjusted according to the comparison result.
상기 클럭조절부는, 상기 상한 임계치보다 큰 계조값을 갖는 영상 데이터의 수가 그 상한 기준치보다 크고, 그리고 상기 하한 임계치보다 작은 계조값을 갖는 영상 데이터의 수가 그 하한 기준치보다 작을 경우 상기 제어데이터의 값을 원래의 값보다 높이고; 상기 상한 임계치보다 큰 계조값을 갖는 영상 데이터의 수가 그 상한 기준치보다 작거나 같고, 또는 상기 하한 임계치보다 작은 계조값을 갖는 영상 데이터의 수가 그 하한 기준치보다 크거나 같을 경우 상기 제어데이터의 값을 원래의 값으로 유지함을 특징으로 한다.The clock control unit, if the number of image data having a gradation value greater than the upper limit threshold is greater than the upper limit reference value, and the number of image data having a gradation value less than the lower limit threshold value is less than the lower limit reference value, the value of the control data is set. Higher than the original value; If the number of image data having a gradation value greater than the upper limit threshold is less than or equal to the upper limit reference value, or the number of image data having a gradation value less than the lower limit threshold value is greater than or equal to the lower limit reference value, the value of the control data is originally It is characterized by maintaining the value of.
상기 클럭조절부로부터의 제어데이터 및 한 프레임의 영상 데이터들을 상기 인터페이스를 통해 공급받아 래치한 후 출력하는 인터페이스/데이터래치부; 상기 기준 클럭펄스를 생성하는 오실레이터; 상기 인터페이스/데이터래치부로부터의 제어데이터를 근거로 상기 오실레이터를 제어하여 상기 오실레이터로부터 출력되는 기준 클럭펄스의 주파수를 변조하는 커맨드디코더; 및, 상기 오실레이터로부터의 기준 클럭펄스와, 상기 커맨드디코더로부터의 수평동기신호 및 수직동기신호를 이용하여 데이터 제어신호 및 게이트 제어신호를 생성하는 타이밍신호생성부를 더 포함함을 특징으로 한다.An interface / data latch unit for receiving control data from the clock control unit and image data of one frame through the interface and latching and outputting it; An oscillator generating the reference clock pulse; A command decoder that modulates the frequency of the reference clock pulse output from the oscillator by controlling the oscillator based on the control data from the interface / data latch unit; And a timing signal generator for generating a data control signal and a gate control signal using a reference clock pulse from the oscillator and a horizontal sync signal and a vertical sync signal from the command decoder.
본 발명에 따른 표시장치용 구동회로에는 다음과 같은 효과가 있다.The driving circuit for a display device according to the present invention has the following effects.
본 발명에서는 영상의 히스토그램을 통해 그 영상의 특성을 파악함으로써 그 영상이 표시패널의 로드를 증가시키는 패턴인지를 파악한다. 그리고, 그러한 영상 패턴이 나타날 경우 프레임 구동 주파수(frame frequency)를 낮춤으로써 데이터 드라이버의 출력이 떨어지는 것을 방지한다. 이에 의해 그리니쉬 현상이 방지될 수 있다.In the present invention, by grasping the characteristics of the image through the histogram of the image, it is determined whether the image is a pattern that increases the load of the display panel. In addition, when such an image pattern appears, the output of the data driver is prevented from falling by lowering the frame driving frequency. Thereby, the greenish phenomenon can be prevented.
도 1은 본 발명의 실시예에 따른 표시장치용 구동회로를 나타낸 도면
도 2는 도 1의 콘텐츠기반휘도제어부에 대한 블록 구성도1 is a view showing a driving circuit for a display device according to an embodiment of the present invention
FIG. 2 is a block diagram of the content-based luminance control unit of FIG. 1.
도 1은 본 발명의 실시예에 따른 표시장치용 구동회로를 나타낸 도면이다.1 is a view showing a driving circuit for a display device according to an embodiment of the present invention.
본 발명의 실시예에 따른 표시장치용 구동회로(100)는 표시패널(DP)이 영상을 표시하는데 필요한 각종 신호들을 생성하는 바, 이를 위해 도 1에 도시된 바와 같이, 데이터 드라이버(DD), 게이트 드라이버(GD), 타이밍신호생성부(TSG), 커맨드디코더(CD), 오실레이터(OSC), 인터페이스부(IF), 인터페이스/데이터래치부(IF/DL), 콘텐츠기반휘도제어부(CABC)를 포함한다. 여기서 콘텐츠기판휘도제어부(CABC)내에는 클럭조절부(CC)가 내장되는 바, 이 클럭조절부(CC)는 그 콘텐츠기반휘도제어부(CABC) 외부에 별도로 설치될 수도 있다.The
표시패널(DP)은 다수의 화소들과, 이들 화소들이 영상을 표시하는데 필요한 각종 신호들을 전송하기 위한 다수의 데이터 라인들과 다수의 게이트 라인들을 포함한다.The display panel DP includes a plurality of pixels and a plurality of data lines and a plurality of gate lines for transmitting various signals necessary for these pixels to display an image.
화소들은 매트릭스(matrix) 형태로 그 표시패널(DP)의 표시부에 배열되어 있다. 이 화소들은 적색 영상을 표시하는 적색 화소, 녹색 영상을 표시하는 녹색 화소 및 청색 영상을 표시하는 청색 화소로 구분된다. 이때, 동일 게이트 라인에 접속되며 서로 인접하여 위치한 3개의 적색 화소, 녹색 화소 및 청색 화소는 하나의 단위 화소를 이룬다. 이 단위 화소는 적색 영상, 녹색 영상 및 청색 영상을 혼합하여 하나의 단위 영상을 표시한다.The pixels are arranged in the form of a matrix in the display portion of the display panel DP. These pixels are divided into a red pixel displaying a red image, a green pixel displaying a green image, and a blue pixel displaying a blue image. At this time, three red pixels, green pixels, and blue pixels connected to the same gate line and positioned adjacent to each other form one unit pixel. The unit pixel displays a single unit image by mixing a red image, a green image, and a blue image.
인터페이스부(IF)는 시스템으로부터 수평동기신호, 수직동기신호 및 영상 데이터들을 입력받고, 이들을 인터페이스/데이터래치부(IF/DL)로 전송한다. 아울러, 이 인터페이스부(IF)는 영상 데이터들을 휘도기반휘도제어부(CABC)로 공급한다. 이 인터페이스로 MIPI(Mobile Industry Processor Interface)가 사용될 수 있다.The interface unit IF receives horizontal synchronization signals, vertical synchronization signals, and image data from the system and transmits them to the interface / data latch unit IF / DL. In addition, the interface unit IF supplies image data to a luminance-based luminance control unit CABC. A MIPI (Mobile Industry Processor Interface) may be used as the interface.
클럭조절부(CC)는 표시패널(DP)의 로드(load)에 따라 프레임 구동 주파수를 변조하는 역할을 한다. 즉, 클럭조절부(CC)는 영상의 특성을 근거로 그 표시패널(DP)의 로드 정도를 파악한다. 이때, 이 클럭조절부(CC)는 히스토그램생성부로부터 제공된 히스토그램을 참조로 하여 영상의 특성을 파악한다. 이 히스토그램생성부는 콘텐츠기반휘도제어부내에 내장되어 있다.The clock adjusting unit CC modulates the frame driving frequency according to the load of the display panel DP. That is, the clock control unit CC grasps the load degree of the display panel DP based on the characteristics of the image. At this time, the clock adjusting unit (CC) grasps the characteristics of the image with reference to the histogram provided from the histogram generating unit. The histogram generating unit is built in the content-based luminance control unit.
도 2는 도 1의 콘텐츠기반휘도제어부(CABC)에 대한 블록 구성도이다.FIG. 2 is a block diagram of a content-based brightness control unit (CABC) of FIG. 1.
콘텐츠기반휘도제어부(CABC)는, 도 2에 도시된 바와 같이, 히스토그램생성부(HG), 휘도제어부(BC) 및 펄스폭제어부(PWM)를 포함한다.The content-based luminance control unit (CABC) includes a histogram generating unit (HG), a luminance controlling unit (BC), and a pulse width controlling unit (PWM), as shown in FIG. 2.
히스토그램생성부(HG)는 인터페이스부(IF)를 통해 공급된 한 프레임의 영상 데이터들을 분석하여 한 프레임 영상에 대한 히스토그램을 생성한다. 이 히스토그램은 한 프레임을 구성하는 영상 데이터들의 계조별 빈도수를 나타낸 것으로, 이를 통해 하나의 영상을 구성하는 영상 데이터들의 계조와 이들의 빈도수를 알 수 있다. 이러한 히스토그램을 통해, 그 영상이 높은 휘도를 갖는 영상 패턴인지, 또는 인접 화소들간의 계조차(휘도차)가 큰 도트 영상 패턴인지를 알 수 있다.The histogram generating unit HG analyzes image data of one frame supplied through the interface unit IF to generate a histogram for one frame image. This histogram shows the frequency of each grayscale of the image data constituting one frame, and through this, it is possible to know the grayscale of the image data constituting one image and their frequency. Through this histogram, it can be seen whether the image is a high-brightness image pattern, or whether a gradation difference (brightness difference) between adjacent pixels is a large dot image pattern.
클럭조절부(CC)는 히스토그램생성부로부터의 히스토그램을 참조로 하여, 미리 설정된 상한 임계치보다 큰 계조값을 갖는 영상 데이터의 빈도수와, 미리 설정된 하한 임계치보다 작은 계조값을 갖는 영상 데이터의 빈도수를 파악하고, 그 파악된 결과를 근거로 제어데이터의 값을 조절한다. 여기서, 제어데이터는 한 수평기간 당 출력되는 기준 클럭펄스의 횟수를 제어하는 데이터(일명 RTN)이다.The clock control unit CC grasps the frequency of the image data having a gradation value greater than a preset upper limit threshold and the frequency of the image data having a gradation value less than a preset lower limit threshold by referring to the histogram from the histogram generation unit. Then, the value of the control data is adjusted based on the identified result. Here, the control data is data that controls the number of reference clock pulses output per horizontal period (aka RTN).
클럭조절부(CC)는 상한 임계치보다 큰 계조값을 갖는 영상 데이터의 수를 미리 설정된 상한 기준치와 비교하고, 하한 임계치보다 작은 계조값을 갖는 영상 데이터의 수를 미리 설정된 하한 기준치와 비교하고, 그리고 그 비교 결과들에 따라 상기 제어데이터의 값을 조절한다. 예를 들어, 상한 임계치보다 큰 계조값을 갖는 영상 데이터의 수가 상한 기준치보다 크고, 그리고 하한 임계치보다 작은 계조값을 갖는 영상 데이터의 수가 하한 기준치보다 작을 때, 클럭조절부(CC)는 제어데이터의 값을 원래의 값보다 높인다. 반면, 상한 임계치보다 큰 계조값을 갖는 영상 데이터의 수가 상한 기준치보다 작거나 같고, 또는 하한 임계치보다 작은 계조값을 갖는 영상 데이터의 수가 하한 기준치보다 크거나 같을 때, 클럭조절부(CC)는 제어데이터의 값을 원래의 값으로 유지한다.The clock control unit CC compares the number of image data having a gradation value greater than the upper limit threshold with a preset upper limit reference value, compares the number of image data with a gradation value smaller than the lower limit threshold value to a preset lower limit reference value, and The value of the control data is adjusted according to the comparison results. For example, when the number of image data having a gradation value greater than the upper limit threshold is greater than the upper limit reference value, and the number of video data having a gradation value less than the lower limit threshold value is less than the lower limit reference value, the clock control unit CC controls the control data. Increase the value to the original value. On the other hand, when the number of image data having a gradation value greater than the upper limit threshold is less than or equal to the upper limit threshold value, or the number of video data having a gradation value less than the lower limit threshold value is greater than or equal to the lower limit threshold value, the clock control unit CC controls Keep the values of the data at their original values.
제어데이터의 값이 클수록 프레임 구동 주파수가 낮아지고, 반면 이 제어데이터의 값이 작을수록 프레임 구동 주파수는 높아지게 된다. 따라서, 표시하고자 하는 영상에 계조차가 큰 영상 데이터들이 포함되어 있어 표시패널(DP)의 로드가 높아질 것이 예상되면, 이를 방지하지 위해 클럭조절부(CC)는 그 제어데이터의 값을 증가시킨다. 반면, 표시패널(DP)의 로드를 높이지 않는 영상이 입력될 경우, 클럭조절부(CC)는 그 제어데이터의 값을 원래의 값 그대로 유지한다.The larger the control data value, the lower the frame drive frequency, while the smaller the control data value, the higher the frame drive frequency. Therefore, if the image to be displayed includes image data with a large gradation difference, and the load of the display panel DP is expected to increase, the clock control unit CC increases the value of the control data to prevent this. On the other hand, when an image that does not increase the load of the display panel DP is input, the clock control unit CC maintains the value of the control data as it is.
제어데이터의 값은 최초 미리 설정된 값을 갖는 바, 이 값은 영상의 특성에 따라 변조될 수도 있고, 또는 그 최초의 값 그대로 유지될 수도 있다.The value of the control data has an initial preset value, and this value may be modulated according to the characteristics of the image, or may be maintained as it is.
클럭조절부(CC)는 그 제어데이터를 인터페이스부(IF)로 공급한다. 그러면, 이 인터페이스부(IF)는 그 제어데이터와 함께, 시스템으로부터 입력 받은 수평동기신호, 수직동기신호 및 영상 데이터들을 인터페이스/데이터래치부(IF/DL)로 공급한다.The clock control unit CC supplies the control data to the interface unit IF. Then, the interface unit IF supplies the horizontal synchronization signal, vertical synchronization signal, and image data received from the system together with the control data to the interface / data latch unit IF / DL.
인터페이스/데이터래치부(IF/DL)는 제어데이터, 수평동기신호, 수직동기신호 및 영상 데이터들을 래치한 후 출력한다. 이때, 인터페이스/데이터래치부(IF/DL)는 영상 데이터들을 데이터 드라이버(DD)로 공급하고, 그리고 타이밍 관련 신호들, 즉 제어데이터, 수평동기신호 및 수직동기신호를 커맨드디코더(CD)로 출력한다.The interface / data latch unit IF / DL latches and outputs control data, horizontal synchronization signal, vertical synchronization signal, and image data. At this time, the interface / data latch unit IF / DL supplies image data to the data driver DD, and outputs timing-related signals, that is, control data, horizontal synchronization signal, and vertical synchronization signal to a command decoder (CD). do.
오실레이터(OSC)는 기준 클럭펄스를 생성하고, 이 기준 클럭펄스를 타이밍신호생성부(TSG)로 공급한다.The oscillator (OSC) generates a reference clock pulse and supplies the reference clock pulse to the timing signal generator (TSG).
커맨드디코더(CD)는 인터페이스/데이터래치부(IF/DL)로부터의 제어데이터를 근거로 오실레이터(OSC)의 동작을 제어한다. 즉, 이 커맨드디코더(CD)는 자신에게 입력된 제어데이터를 근거로 오실레이터(OSC)의 동작을 제어함으로써 그 오실레이터(OSC)로부터 출력되는 기준 클럭펄스의 주파수가 변조되도록 한다. 제어데이터의 값이 클수록 기준 클럭펄스의 주파수는 낮아진다.The command decoder CD controls the operation of the oscillator OSC based on the control data from the interface / data latch unit IF / DL. That is, the command decoder (CD) controls the operation of the oscillator (OSC) based on the control data input to itself, so that the frequency of the reference clock pulse output from the oscillator (OSC) is modulated. The larger the control data value, the lower the frequency of the reference clock pulse.
한편, 이 커맨드디코더(CD)는 수평동기신호 및 수직동기신호를 타이밍신호생성부(TSG)로 공급한다.On the other hand, the command decoder (CD) supplies the horizontal synchronization signal and the vertical synchronization signal to the timing signal generator (TSG).
타이밍신호생성부(TSG)는 커맨드디코더(CD)로부터 공급된 수평동기신호 및 수직동기신호와, 그리고 오실레이터(OSC)로부터 공급된 기준 클럭펄스를 동기화시키고, 동기화된 이들 수평동기신호, 수직동기신호, 기준 클럭펄스를 이용하여 데이터 제어신호 및 게이트 제어신호를 생성한다. 이 기준 클럭펄스의 주파수가 변조되면, 이를 근거로 생성된 데이터 제어신호 및 게이트 제어신호의 주파수(즉, 프레임 구동 주파수) 역시 변조된다. The timing signal generator (TSG) synchronizes the horizontal synchronizing signal and the vertical synchronizing signal supplied from the command decoder (CD), and the reference clock pulse supplied from the oscillator (OSC), and synchronizes these horizontal synchronizing signals and vertical synchronizing signals. , A data control signal and a gate control signal are generated using a reference clock pulse. When the frequency of this reference clock pulse is modulated, the frequencies of the data control signal and the gate control signal (ie, frame drive frequency) generated based on this are also modulated.
데이터 제어신호는 소스클럭펄스신호(source clock pulse signal), 소스스타트펄스신호(source start pulse signal), 소스아웃풋인에이블신호(source output enable signal) 및 극성반전제어신호를 포함한다. 이 데이터 제어신호는 데이터 드라이버(DD)로 공급된다.The data control signal includes a source clock pulse signal, a source start pulse signal, a source output enable signal, and a polarity inversion control signal. This data control signal is supplied to the data driver DD.
게이트 제어신호는 게이트스타트펄스신호(gate start pulse signal), 게이트쉬프트클럭신호(gate shift clock signal), 게이트아웃풋인에이블신호(gate output enable signal)를 포함한다. 이 게이트 제어신호는 게이트 드라이버(GD)로 공급된다.The gate control signal includes a gate start pulse signal, a gate shift clock signal, and a gate output enable signal. This gate control signal is supplied to the gate driver GD.
게이트 드라이버(GD)는 타이밍신호생성부(TSG)로부터의 게이트 제어신호에 따라 게이트 신호들을 생성하고 이들을 표시패널(DP)의 게이트 라인들로 순차적으로 공급함으로써 그 게이트 라인들을 구동한다.The gate driver GD drives the gate lines by generating gate signals according to the gate control signal from the timing signal generator TSG and sequentially supplying them to the gate lines of the display panel DP.
데이터 드라이버(DD)는 타이밍신호생성부(TSG)로부터의 데이터 제어신호에 따라 영상 데이터들을 샘플링한 후에, 매 수평기간마다 한 수평라인에 해당하는 샘플링 영상 데이터들을 래치하고 래치된 한 수평라인의 영상 데이터들을 데이터 라인들로 공급한다. 이때, 이 데이터 드라이버(DD)는 감마기준전압발생부로부터 제공된 감마기준전압들을 이용하여 다수의 감마전압들을 생성하고, 그리고 이 감마전압들을 이용하여 그 디지털 영상 데이터를 아날로그 신호로 변환하여 데이터 라인들로 공급한다.The data driver DD samples the image data according to the data control signal from the timing signal generator TSG, latches the sampled image data corresponding to one horizontal line every horizontal period, and latches the image of one horizontal line. Supply data to data lines. At this time, the data driver DD generates a plurality of gamma voltages using the gamma reference voltages provided from the gamma reference voltage generator, and converts the digital image data into analog signals using the gamma voltages to form data lines. To supply.
한편, 도 2에서 휘도제어부(BC)는 그 히스토그램을 근거로 휘도제어신호를 생성하며, 펄스폭제어부(PWM)는 그 휘도제어신호에 따라 발광제어신호의 듀티비를 조절하여 출력한다. 이 발광제어신호는 백라이트 유닛에 구비된 발광다이오드들로 공급된다.Meanwhile, in FIG. 2, the luminance control unit BC generates a luminance control signal based on the histogram, and the pulse width control unit PWM adjusts and outputs the duty ratio of the light emission control signal according to the luminance control signal. The light emission control signal is supplied to light emitting diodes provided in the backlight unit.
이와 같이 본 발명에서는 영상의 특성에 따라 제어데이터의 값을 조절하여 표시패널의 로드를 감소시킴으로써 그리니쉬 현상을 방지할 수 있다.As described above, in the present invention, the greening phenomenon can be prevented by reducing the load of the display panel by adjusting the value of the control data according to the characteristics of the image.
본 발명에서의 구동회로는 액정표시장치, 플라즈마표시장치, 발광다이오드표시장치 등과 같은 표시장치에 적용될 수 있다.The driving circuit in the present invention can be applied to display devices such as liquid crystal display devices, plasma display devices, and light emitting diode display devices.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and it is common in the technical field to which the present invention pertains that various substitutions, modifications and changes are possible without departing from the spirit of the present invention. It will be clear to those who have the knowledge of
CC: 클럭조절부 BC: 휘도제어부
HG: 히스토그램생성부 PWM: 펄스폭제어부
CABC: 콘텐츠기반휘도제어부CC: Clock control unit BC: Luminance control unit
HG: Histogram generation unit PWM: Pulse width control unit
CABC: Content-based brightness control
Claims (4)
상기 히스토그램생성부로부터의 히스토그램을 참조로 하여, 미리 설정된 상한 임계치보다 큰 계조값을 갖는 영상 데이터의 빈도수와, 미리 설정된 하한 임계치보다 작은 계조값을 갖는 영상 데이터의 빈도수를 파악하고, 그 파악된 결과를 근거로 한 수평기간 당 출력되는 기준 클럭펄스의 횟수를 제어하는 제어데이터의 값을 조절하여 상기 인터페이스부로 제공하는 클럭조절부를 포함하고,
상기 클럭조절부는,
상기 상한 임계치보다 큰 계조값을 갖는 영상 데이터의 수가 그 상한 기준치보다 크고, 그리고 상기 하한 임계치보다 작은 계조값을 갖는 영상 데이터의 수가 그 하한 기준치보다 작을 경우 상기 제어데이터의 값을 원래의 값보다 높이고;
상기 상한 임계치보다 큰 계조값을 갖는 영상 데이터의 수가 그 상한 기준치보다 작거나 같고, 또는 상기 하한 임계치보다 작은 계조값을 갖는 영상 데이터의 수가 그 하한 기준치보다 크거나 같을 경우 상기 제어데이터의 값을 원래의 값으로 유지함을 특징으로 하는 표시장치용 구동회로.A histogram generating unit generating a histogram of image data of one frame input from the interface unit; And,
With reference to the histogram from the histogram generator, the frequency of the image data having a gradation value greater than a preset upper limit threshold and the frequency of the image data having a gradation value less than a preset lower limit threshold are grasped, and the identified result It includes a clock control unit to provide the interface unit by adjusting the value of the control data for controlling the number of reference clock pulses output per horizontal period based on,
The clock control unit,
If the number of image data having a gradation value greater than the upper limit threshold is greater than the upper limit reference value, and the number of image data having a gradation value less than the lower limit threshold value is less than the lower limit reference value, the value of the control data is increased higher than the original value. ;
If the number of image data having a gradation value greater than the upper limit threshold is less than or equal to the upper limit reference value, or the number of image data having a gradation value less than the lower limit threshold value is greater than or equal to the lower limit reference value, the value of the control data is originally A driving circuit for a display device, characterized in that the value is maintained.
상기 클럭조절부로부터의 제어데이터 및 한 프레임의 영상 데이터들을 상기 인터페이스를 통해 공급받아 래치한 후 출력하는 인터페이스/데이터래치부;
상기 기준 클럭펄스를 생성하는 오실레이터;
상기 인터페이스/데이터래치부로부터의 제어데이터를 근거로 상기 오실레이터를 제어하여 상기 오실레이터로부터 출력되는 기준 클럭펄스의 주파수를 변조하는 커맨드디코더; 및,
상기 오실레이터로부터의 기준 클럭펄스와, 상기 커맨드디코더로부터의 수평동기신호 및 수직동기신호를 이용하여 데이터 제어신호 및 게이트 제어신호를 생성하는 타이밍신호생성부를 더 포함함을 특징으로 하는 표시장치용 구동회로.According to claim 1,
An interface / data latch unit which receives control data from the clock control unit and image data of one frame through the interface and latches the output;
An oscillator generating the reference clock pulse;
A command decoder for modulating the frequency of a reference clock pulse output from the oscillator by controlling the oscillator based on the control data from the interface / data latch unit; And,
And a timing signal generator configured to generate a data control signal and a gate control signal using a reference clock pulse from the oscillator and a horizontal synchronization signal and a vertical synchronization signal from the command decoder. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130167651A KR102113628B1 (en) | 2013-12-30 | 2013-12-30 | Driving circuit for display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130167651A KR102113628B1 (en) | 2013-12-30 | 2013-12-30 | Driving circuit for display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150078362A KR20150078362A (en) | 2015-07-08 |
| KR102113628B1 true KR102113628B1 (en) | 2020-05-21 |
Family
ID=53790909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130167651A KR102113628B1 (en) | 2013-12-30 | 2013-12-30 | Driving circuit for display device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102113628B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107509241A (en) * | 2017-09-29 | 2017-12-22 | 珠海市魅族科技有限公司 | A kind of data processing method and subscriber terminal equipment |
| WO2024029778A1 (en) * | 2022-08-04 | 2024-02-08 | 삼성전자 주식회사 | Electronic device comprising display and method for operating same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008193285A (en) * | 2007-02-02 | 2008-08-21 | Mitsubishi Electric Corp | Video display device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002189456A (en) * | 2000-12-20 | 2002-07-05 | Fujitsu Ltd | Liquid crystal display device |
| KR101255702B1 (en) * | 2006-06-28 | 2013-04-17 | 엘지디스플레이 주식회사 | Liquid crystal display and method for driving the same |
-
2013
- 2013-12-30 KR KR1020130167651A patent/KR102113628B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008193285A (en) * | 2007-02-02 | 2008-08-21 | Mitsubishi Electric Corp | Video display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150078362A (en) | 2015-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6735725B2 (en) | OLED display, data driver, and data driver driving method | |
| KR101219143B1 (en) | Liquid crystal display apparatus and method of driving thereof | |
| KR101146408B1 (en) | Display and Driving Method thereof | |
| KR102293840B1 (en) | Liquid Crystal Display and Driving Method of the Same | |
| KR101117368B1 (en) | Circuit arrangement and method for driving segmented led backlights in particular | |
| EP2555184A1 (en) | Liquid crystal display device and liquid crystal display method | |
| US10033957B2 (en) | Liquid crystal display device | |
| KR20150078980A (en) | Organic light emitting diode display device and driving method the same | |
| KR20150070559A (en) | Display device and luminance control method thereof | |
| KR20090115431A (en) | Driving circuit of back light and method for driving the same | |
| KR102627276B1 (en) | Display Device and Driving Method of the same | |
| US20160143103A1 (en) | Backlight unit | |
| KR102355517B1 (en) | Organic light emitting display device and driving method thereof | |
| US20090085845A1 (en) | Method and apparatus for driving led dot matrix | |
| KR102435424B1 (en) | Display Device having Duty Driving Function and Driving Method thereof | |
| US9877364B2 (en) | Backlight unit | |
| KR102113628B1 (en) | Driving circuit for display device | |
| JP2009175627A (en) | Image display device and electronic apparatus | |
| US11205373B2 (en) | Display apparatus to mitigate dimming phenomenon and control method thereof | |
| US20110057964A1 (en) | Image display apparatus and method for controlling the same | |
| JP2005165296A (en) | Driving method for liquid crystal display device | |
| KR20150033213A (en) | Back light unit and liquid crystal display device using the same and driving method thereof | |
| TWI838932B (en) | Display device and driving method thereof | |
| KR101731644B1 (en) | Pico projector having a function to drive R,G,B LEDs(light-emittig diodes) at the same time | |
| JP2008026678A (en) | Passive matrix type display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |