KR102108196B1 - 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법 - Google Patents

성장 기판이 분리된 자외선 발광소자 및 그 제조 방법 Download PDF

Info

Publication number
KR102108196B1
KR102108196B1 KR1020130037255A KR20130037255A KR102108196B1 KR 102108196 B1 KR102108196 B1 KR 102108196B1 KR 1020130037255 A KR1020130037255 A KR 1020130037255A KR 20130037255 A KR20130037255 A KR 20130037255A KR 102108196 B1 KR102108196 B1 KR 102108196B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
light emitting
emitting device
ultraviolet light
Prior art date
Application number
KR1020130037255A
Other languages
English (en)
Other versions
KR20140121070A (ko
Inventor
한창석
김화목
고미소
이아람차
서대웅
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020130037255A priority Critical patent/KR102108196B1/ko
Priority to CN201480020081.XA priority patent/CN105103310B/zh
Priority to PCT/KR2014/002568 priority patent/WO2014163323A1/en
Publication of KR20140121070A publication Critical patent/KR20140121070A/ko
Priority to US14/875,578 priority patent/US9520533B2/en
Application granted granted Critical
Publication of KR102108196B1 publication Critical patent/KR102108196B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

자외선 발광소자 및 그 제조 방법이 개시된다. 상기 제조 방법은, 기판 상에 AlxGa(1-x)N을 포함하는 제1 초격자층을 형성하고; 상기 제1 초격자층 상에 AlzGa(1-z)N을 포함하는 희생층을 형성하고; 상기 희생층을 부분적으로 제거하고; 상기 희생층 상에 에피층을 형성하고; 상기 에피층으로부터 상기 기판을 분리하는 것을 포함하되, 상기 희생층은 공동을 포함하며, 상기 기판은 희생층에서 상기 에피층으로부터 분리되고, 상기 에피층을 형성하는 것은, n형 AluGa(1-u)N을 포함하는 n형 반도체층을 형성하는 것을 포함하며, 0＜u≤z≤x＜1일 수 있다. 이에 따르면, 자외선 파장의 광을 방출하면서, 기판이 분리된 발광소자를 제공할 수 있다.

Description

성장 기판이 분리된 자외선 발광소자 및 그 제조 방법{DEEP ULTRAVIOLET LIGHT EMITTING DEVICE SEPARATED FROM GROWTH SUBSTRATE AND METHOD FOR FABRICATING THE SAME}
본 발명은 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법에 관한 것으로, 특히, 자외선 광을 방출하며, 성장 기판으로부터 분리되어 형성된 자외선 발광소자 및 그 제조 방법에 관한 것이다.
발광소자는 전자와 정공의 재결합으로 발생되는 광을 발하는 무기 반도체 소자로서, 최근, 디스플레이, 자동차 램프, 일반 조명, 광통신 기기 등의 여러 분야에서 사용되고 있다. 특히, 자외선 발광소자는 UV 경화, 살균, 백색 광원, 의학 분야, 및 장비 부속 부품 등으로 이용될 수 있어서, 그 이용 범위가 증가하고 있다.
발광 소자는 일반적으로 n형 반도체층과 p형 반도체층 사이에 위치하는 활성층을 갖는다. 자외선 발광소자는 상대적으로 짧은 피크 파장의 광(일반적으로, 400nm이하의 피크 파장)을 방출하여야 하므로, 질화물계 반도체를 이용할 경우, 20% 이상의 Al 함량을 갖는 AlGaN을 이용한다. 상기 자외선 발광소자의 n형 및 p형 질화물 반도체층의 밴드갭 에너지가 자외선광의 에너지보다 작은 경우, 활성층에서 방출된 자외선광이 발광소자 내의 n형 및 p형 질화물 반도체층에 흡수된다. 이 경우에 발광소자의 발광 효율은 매우 저하된다. 따라서 자외선 발광소자의 활성층뿐만 아니라, 발광소자의 광 방출 방향에 위치하는 다른 반도체층도 20% 이상의 Al 함량을 가져야한다. 자외선 발광소자를 제조함에 있어서, 일반적으로 사파이어 기판을 성장기판으로 이용한다.
그런데, 사파이어 기판 상에 AlxGa(1-x)N (0.2 ≤ x ≤ 1)층을 성장시키면, 높은 Al 함량으로 인해 열적, 구조적 변형으로 인하여 크랙 또는 브레이킹이 발생한다. 이는 사파이어 기판과 AlxGa(1-x)N (0.2 ≤ x ≤ 1)층 간의 격자 부정합 및/또는 열팽창 계수 차이에서 기인한다. 종래에는 이와 같은 문제가 발생하는 것을 최소화하기 위하여, 사파이어 기판 상에 고온 성장된 AlN 층을 형성하거나, AlN/AlGaN 초격자층을 형성한 후에 AlxGa(1-x)N (0.2 ≤ x ≤ 1)를 포함하는 N형 반도체층, 활성층, 및 P형 반도체층을 형성하여 발광소자를 제조하고 있다.
한편, 사파이어 기판을 반도체층들로부터 분리하기 위하여 레이저 리프트 오프(Laser Lift-off) 기술이 주로 사용된다. 자외선 발광소자에 있어서, 레이저 리프트 오프 기술을 이용하여 사파이어 기판을 분리하는 경우, 반도체층들과 사파이어 기판 사이에 위치하는 AlN 층이나 AlN/AlGaN 초격자층에서 레이저를 투과시키지 않고 대부분을 흡수하는 것이 바람직하다. AlN 층이나 AlN/AlGaN 초격자층에서 레이저를 투과시키면, 사파이어 기판이 잘 분리되지 않고, 또한 상부의 반도체층에서 레이저를 흡수할 수도 있다. 상부의 반도체층들이 레이저를 흡수하면 반도체층들이 열분해될 수 있어서, 발광소자의 불량을 야기할 수 있다.
그런데, 레이저 리프트 오프 기술에서 주로 이용하는 엑시머 레이저들의 파장은 AlN의 밴드갭 에너지보다 장파장이거나 거의 유사한 파장을 갖는다. 예를 들어, KrF 엑시머 레이저는 그 파장이 248nm여서 AlN층을 투과하게 되므로 이용이 어렵다. 또한, ArF 엑시머 레이저는 그 파장이 193nm로 AlN층에 흡수될 수 있으나, AlN의 밴드갭 에너지에 대응하는 파장(약 200nm)과 차이가 크지 않아 레이저의 일부는 AlN층 또는 AlN/AlGaN 초격자층을 투과해버릴 가능성이 있으며, ArF 엑시머 레이저의 펄스 에너지(pulse energy)가 낮아서 기판을 분리하기에 충분한 에너지를 제공하지 못한다.
이와 같은 이유로, 종래의 자외선 발광소자는 수평형이나 플립칩 형태로만 제조되어 왔다. 수평형이나 플립칩 형태의 자외선 발광소자는 그 구조적인 제한으로 인하여 광 효율 및 광량이 저하된다. 따라서, 종래의 자외선 발광소자는 다양한 용도에 따라 요구될 수 있는 정도의 충분한 광량을 제공하지 못한다.
본 발명이 해결하고자 하는 과제는, 자외선 발광소자의 제조 방법에 있어서, 기판을 용이하게 분리하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 기판이 분리되어 높은 광량을 갖는 자외선 발광소자를 제공하는 것이다.
본 발명의 일 실시예에 따른 자외선 발광소자 제조 방법은, 기판 상에 AlxGa(1-x)N을 포함하는 제1 초격자층을 형성하고; 상기 제1 초격자층 상에 AlzGa(1-z)N을 포함하는 희생층을 형성하고; 상기 희생층을 부분적으로 제거하고; 상기 희생층 상에 에피층을 형성하고; 상기 에피층으로부터 상기 기판을 분리하는 것을 포함하되, 상기 희생층은 공동을 포함하며, 상기 기판은 희생층에서 상기 에피층으로부터 분리되고, 상기 에피층을 형성하는 것은, n형 AluGa(1-u)N을 포함하는 n형 반도체층을 형성하는 것을 포함하며, 0＜u≤z≤x＜1 일 수 있다.
본 실시예에 따르면, 자외선 영역의 피크 파장의 광을 방출하며, 성장 기판이 분리된 발광소자를 제조할 수 있다. 따라서, 자외선 발광소자의 광량을 매우 향상시킬 수 있다.
상기 n형 반도체층을 형성하는 것은, 상기 희생층 상에 제1 n형 반도체층을 제1 온도에서 형성하고; 상기 제1 n형 반도체층 상에 제2 n형 반도체층을 제2 온도에서 형성하고; 상기 제2 n형 반도체층 상게 제3 n형 반도체층을 제3 온도에서 형성하는 것을 포함할 수 있고, 상기 제2 온도는 상기 제1 및 제3 온도와 다른 온도일 수 있다.
상기 제1 온도는 제3 온도 이하의 온도이고, 상기 제3 온도는 상기 제2 온도 미만의 온도일 수 있다. 나아가, 상기 제1 온도는 1000 내지 1100℃일 수 있고, 상기 제2 온도는 1150 내지 1200℃일 수 있으며, 상기 제3 온도는 1100 내지 1150℃일 수 있고, 상기 제3 온도는 상기 제2 온도 미만일 수 있다.
한편, 상기 희생층을 형성하기 전에, 제1 초격자층 상에 AlyGa(1-y)N을 포함하는 제2 초격자층을 형성하는 것을 더 포함할 수 있고, 0＜u≤z≤y≤x＜1일 수 있다.
상기 x는 0.75 내지 0.85이고, 상기 z는 0.55 내지 0.65이고, 상기 u는 0.45 내지 0.55일 수 있다.
또한, 상기 제1 초격자층은 AlN층과 AlxGa(1-x)N층의 반복 적층 구조를 포함할 수 있다.
상기 기판은 사파이어 기판, GaN 기판, 또는 AlN 기판일 수 있다.
한편, 상기 제조 방법은, 상기 제1 초격자층을 형성하기 전에, 상기 기판 상에 버퍼층을 형성하는 것을 더 포함할 수 있으며, 상기 버퍼층은 AlN을 포함할 수 있다.
몇몇 실시예들에 있어서, 상기 희생층은 n형 불순물을 포함할 수 있고, 상기 희생층을 부분적으로 제거하는 것은, 상기 희생층 상에 마스크 패턴을 형성하고; 상기 희생층을 전기화학식각하여 미세 공동을 형성하는 것을 포함할 수 있다.
상기 에피층을 형성하는 동안, 적어도 일부의 상기 미세 공동들이 합쳐져 상기 희생층에 상기 공동이 형성될 수 있다.
한편, 상기 희생층 내의 n형 불순물 농도는 3×1018 /cm3 내지 3×1019 /cm3일 수 있다.
또한, 상기 기판을 상기 에피층으로부터 분리하는 것은, 상기 마스크 패턴을 식각 용액을 이용하여 화학 식각하는 것을 포함할 수 있다.
몇몇 실시예들에 있어서, 상기 기판을 상기 에피층으로부터 분리하는 것은, 상기 희생층에 응력을 가하는 것을 포함할 수 있다.
상기 제조 방법은, 상기 기판을 상기 에피층으로부터 분리하기 전에, 상기 에피층 상에 2차 기판을 형성하는 것을 더 포함할 수 있고, 나아가, 상기 기판이 분리된 에피층 및 2차 기판을 복수의 영역으로 분할하는 것을 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 자외선 발광소자 제조용 템플릿은, 기판; 상기 기판 상에 위치하며, AlxGa(1-x)N을 포함하는 제1 초격자층; 및 상기 제1 초격자층 상에 위치하며, AlzGa(1-z)N을 포함하는 희생층을 포함하되, 0＜z≤x＜1일 수 있다.
상기 템플릿은, 상기 제1 초격자층과 상기 희생층 사이에 위치하며, AlyGa(1-y)N을 포함하는 제2 초격자층을 더 포함할 수 있고, 0＜z≤y≤x＜1일 수 있다.
또한, 상기 기판과 제1 초격자층 사이에 위치하는 AlN 버퍼층을 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 자외선 발광소자는, p형 AlGaN을 포함하는 p형 반도체층; 상기 p형 반도체층 상에 위치하며, AlGaN을 포함하는 활성층; 상기 활성층 상에 위치하며, n형 AluGa(1-u)N을 포함하는 n형 반도체층을 포함하고, 상기 활성층에서 방출되는 광은 n형 반도체층의 표면을 통해 외부로 방출될 수 있다.
상기 u는 0.45 내지 0.55일 수 있다.
상기 발광소자는, 상기 광이 방출되는 n형 반도체층의 표면에 형성된 러프니스를 더 포함할 수 있다.
또한, 상기 발광소자는, 상기 p형 반도체층 아래에 위치하는 2차 기판을 더 포함할 수 있다.
나아가, n형 전극 및 p형 전극을 더 포함할 수 있고,
상기 2차 기판의 폭은 상기 p형 반도체층의 폭보다 넓으며, 상기 2차 기판의 상면 일부분이 노출되고, 상기 n형 전극은 상기 n형 반도체층 상에 위치하고, 상기 p형 전극은 상기 2차 기판 상면의 노출된 부분 상에 위치할 수 있다.
상기 광은 200 내지 400nm의 피크 파장을 가질 수 있다.
본 발명은 자외선 발광소자 제조용 템플릿 및 그것을 제조하는 방법을 제공하고, 상기 템플릿을 이용하여 기판이 분리된 자외선 발광소자를 제조하는 방법을 제공한다. 이에 따르면, 자외선 발광소자를 제조하는 것에 있어서도, 기판을 에피층으로부터 용이하게 분리할 수 있다. 또한, 기판을 분리하는 경우에도 반도체층들에 가해지는 응력을 최소화할 수 있고, 우수한 결정질의 반도체층들을 제공할 수 있다.
또한, 상기 제조 방법에 의해 제조된 자외선 발광소자를 제공할 수 있고, 이에 따라 높은 자외선 광량을 갖는 발광소자를 제공할 수 있다.
도 1 내지 도 14는 본 발명의 일 실시예에 따른 기판이 분리된 자외선 발광소자 제조 방법을 설명하기 위한 단면도들이고,
특히, 도 1 내지 도 4는 본 발명의 일 실시예에 따른 자외선 발광소자 제조용 템플릿 및 그 제조 방법을 설명하기 위한 단면도들이며,
도 5 내지 도 14는 본 발명의 일 실시예에 따른 자외선 발광소자 및 그 제조 방법을 설명하기 위한 단면도들이다.
도 15는 본 발명의 또 다른 실시예에 따른 기판이 분리된 플립칩 형태의 자외선 발광소자를 설명하기 위한 단면도이다.
도 16은 본 발명의 또 다른 실시예에 따른 기판이 분리된 비아홀(via-hole) 형태의 자외선 발광소자를 설명하기 위한 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1 내지 도 14는 본 발명의 일 실시예에 따른 기판이 분리된 자외선 발광소자 제조 방법을 설명하기 위한 단면도들이다. 이하, 설명되는 질화물 반도체층들은 다양한 방법으로 형성될 수 있으며, 예를 들어, MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapor Phase Epitaxy) 등의 기술을 이용하여 성장될 수 있다.
먼저, 도 1 내지 도 4는 본 발명의 일 실시예에 따른 자외선 발광소자 제조용 템플릿 및 그 제조 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 기판(110) 상에 버퍼층(120)을 형성할 수 있다.
기판(110)은 질화물 반도체층을 성장시키기 위한 기판이면 한정되지 않으며, 예를 들어, 사파이어 기판, 실리콘 카바이드 기판, 스피넬 기판, GaN 기판, AlN 기판 등일 수 있다. 특히, 본 실시예에 있어서, 기판(110)은 사파이어 기판, AlN 기판일 수 있다.
버퍼층(120)은 기판(110) 상에 약 500nm의 두께로 성장될 수 있다. 버퍼층(120)은 (Al, Ga, In)N을 포함하는 질화물층일 수 있고, 특히, AlN을 포함할 수 있다. 버퍼층(120)은 후속 공정에서 질화물층들을 성장시키기 위한 핵층 역할을 할 수 있고, 또한, 기판(110)과 버퍼층(120) 상에 성장되는 질화물층들 간의 격자 부정합을 완화하는 기능을 할 수도 있으며, 전위와 같은 결함발생을 완화하는 기능을 할 수도 있다.
다만, 기판이 GaN 기판 또는 AlN 기판과 같은 질화물 기판인 경우, 상기 버퍼층(120)은 생략될 수도 있다.
도 2를 참조하면, 버퍼층(120) 상에 제1 초격자층(131)을 형성한다.
제1 초격자층(131)은, 예를 들어, 약 1200 내지 1300nm의 두께로 형성될 수 있고, 2종 이상의 물질층들이 적층 또는 반복 적층되어 형성될 수 있다. 제1 초격자층(131)은 AlxGa(1-x)N (0＜x＜1)을 포함할 수 있으며, 나아가 AlN를 더 포함할 수 있고, 또한, AlN층과 AlxGa(1-x)N층(0＜x＜1)의 반복 적층 구조를 포함할 수 있다.
도 3을 참조하면, 제1 초격자층(131) 상에 제2 초격자층(133)을 더 형성할 수 있다. 제2 초격자층(133)은, 예를 들어, 약 1200 내지 1300 nm의 두께로 형성될 수 있고, 제1 초격자층(131)에 비해 상대적으로 더 얇게 형성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 제2 초격자층(133)은 AlyGa(1-y)N (0＜y＜1)을 포함할 수 있으며, 나아가 AlN를 더 포함할 수 있고, 또한, AlN층과 AlyGa(1-y)N층(0＜y＜1)의 반복 적층 구조를 포함할 수 있다.
제1 및 제2 초격자층(131, 133)은 기판(110)과 후속 공정에서 성장되는 반도체층들 상호 간의 격자 부정합을 감소시킬 수 있고, 또한, 격자 부정합에 따라 발생하는 응력을 완화시킬 수 있다. 이에 따라, 본 발명의 발광소자의 n형 반도체층(161), 활성층(163) 및 p형 반도체층(165) 등에 발생할 수 있는 크랙 등을 방지할 수 있다.
이어서, 도 4를 참조하면, 제2 초격자층(133) 상에 희생층(140)을 형성한다.
희생층(140)은 AlzGa(1-z)N (0＜z＜1)을 포함할 수 있고, 나아가, n형 불순물을 포함하는 n형 AlzGa(1-z)N층(0＜z＜1)일 수 있다. n형 불순물은 Si일 수 있고, 이때 도핑 농도는, 예를 들어, 3×1018 /cm3 내지 3×1019 /cm3일 수 있다. 특히, 희생층(140)이 n형 AlzGa(1-z)N (0＜z＜1)을 포함하는 경우, 후속 공정에서 전기화학식각(ECE)을 이용하여 희생층(140)에 미세 공동(141) 및 공동(145)을 형성할 수 있다.
제1 초격자층(131), 제2 초격자층(133) 및 희생층(140)에 있어서, 각각은 AlxGa(1-x)N, AlyGa(1-y)N 및 AlzGa(1-z)N을 포함할 수 있고, 이때, x, y, z의 관계는 0＜z≤y≤x＜0일 수 있다. 예를 들어, x는 0.75 내지 0.85, y는 0.65 내지 0.75, z는 0.55 내지 0.65일 수 있다. 즉, 기판(110)에서 먼 쪽에 형성된 층일수록 낮은 Al 조성비를 가질 수 있다.
이와 같이, 제1 초격자층(131), 제2 초격자층(133) 및 희생층(140)에 포함된 AlGaN의 Al 조성비를 순차적으로 적어지도록 조절함으로써, 격자 부정합 및 그에 따른 응력을 최소화할 수 있다. 예를 들어, 버퍼층(120)이 AlN(Al 조성비 = 1.0)인 경우, 제1 초격자층(131)(Al 조성비 = 0.80), 제2 초격자층(133)(Al 조성비 = 0.70), 희생층(140)(Al 조성비 = 0.60) 순으로 Al 조성비를 순차적으로 감소시킴으로써, 희생층(140)에 발생하는 격자 부정합의 빈도를 감소시킬 수 있으며, 격자 부정합으로 발생되는 응력을 완화시킬 수 있다. 따라서, 희생층(140) 상에 형성되는 에피층(160)의 결정질을 향상시킬 수 있어서, 제조된 발광소자의 발광 효율을 향상시킬 수 있다.
다만, 제1 초격자층(131), 제2 초격자층(133) 및 희생층(140)에 포함된 AlGaN의 Al 조성비는 상술한 내용에 한정되지 않으며, 기판(110)의 종류와 에피층(160)의 Al 조성비 등에 따라 다양하게 적용될 수 있다.
나아가, 상기 제조 방법은, 제1 초격자층(131)과 제2 초격자층(133) 사이 및/또는 제2 초격자층(133)과 희생층(140) 사이에 스트레스 완화층(미도시)을 더 포함할 수 있다.
상기 스트레스 완화층은 AlGaN을 포함할 수 있으며, 제1 초격자층(131)과 제2 초격자층(133) 사이 및/또는 제2 초격자층(133)과 희생층(140) 사이에 위치하여, 격자 부정합에 따른 스트레스를 완화시킬 수 있다. 따라서, 스트레스 완화층의 Al 조성비는 상, 하부에 배치된 각각의 층들의 Al 조성비의 사이 값을 가질 수 있다. 예를 들어, 제1 초격자층(131)(Al 조성비 = 0.80)과 제2 초격자층(133)(Al 조성비 = 0.70) 사이에 스트레스 완화층을 더 형성하는 경우, 상기 스트레스 완화층의 Al 조성비는 0.70 내지 0.80일 수 있다.
또한, 상기 스트레스 완화층은 단일층일 수 있으며, Al 조성비가 순차적으로 변화하는 다중층을 포함할 수도 있고, Al 조성비가 연속적으로 변화하는 그레이딩층을 포함할 수도 있다.예를 들어, 스트레스 완화층이 Al 조성비가 순차적으로 변화하는 다중층을 포함하는 경우, 제1 초격자층(131)(Al 조성비 = 0.80)과 제2 초격자층(133)(Al 조성비 = 0.70) 사이에 Al 조성비가 각각 0.72, 0.74, 0.76, 0.78인 4개의 층이 형성될 수 있다. 한편, 스트레스 완화층이 Al 조성비가 연속적으로 변화하는 그레이딩층을 포함하는 경우, 제1 초격자층(131)(Al 조성비 = 0.80)과 제2 초격자층(133)(Al 조성비 = 0.70) 사이에 Al 조성비가 0.70에서 0.80까지 연속적으로 변화하는 층이 형성될 수 있다. 다만, 상술한 스트레스 완화층의 조성비는 예시에 지나지 않으며, 제1 초격자층(131), 제2 초격자층(133) 및 희생층(140)의 Al 조성비에 따라 다양하게 조절될 수 있다.
이에 따라, 기판(110), 제1 초격자층(131) 및 희생층(133)을 포함하는 자외선 발광소자 제조용 템플릿이 제공된다. 상기 자외선 발광소자 제조용 템플릿은 버퍼층(120) 및 제2 초격자층(133)을 더 포함할 수 있다. 각각의 구성에 대한 설명은 상술한 바와 동일하므로, 자세한 설명은 생략한다.
이어서, 도 5 내지 도 14는 본 발명의 일 실시예에 따른 기판이 분리된 자외선 발광소자 및 그 제조 방법을 설명하기 위한 단면도들이며, 상기 제조 방법은 도 1 내지 도 4를 참조하여 설명한 자외선 발광소자 제조용 템플릿을 이용할 수 있다.
도 5를 참조하면, 희생층(140) 상에 마스크 패턴(150)을 형성하고, 희생층(140)을 부분적으로 제거하여 미세 공동(141)을 형성할 수 있다.
희생층(140) 상에 형성되는 마스크 패턴(150)은 도 5에 도시된 바와 같이, 오프닝 영역 및 마스킹 영역을 포함한다. 상기 오프닝 영역을 통해 희생층(140)의 상면 일부가 노출된다. 마스크 패턴(150)은 SiO2를 포함할 수 있다. 마스크 패턴(150)은 전자빔증발(E-beam evaporation)과 같은 기술을 이용하여 희생층(140) 상에 SiO2를 전체적으로 증착한 후, 패터닝 공정을 통해 오프닝 영역을 형성함으로써 제공될 수 있다. 다만, 마스크 패턴(150)은 상기 방법 외에 다양한 방법으로 형성될 수 있고, 예컨대, 리프트 오프 공정을 이용할 수도 있다.
오프닝 영역을 포함하는 마스크 패턴(150)을 형성한 후, 전기화학식각(ECE)을 이용하여 희생층(140)을 부분적으로 제거할 수 있다. 전기화학식각을 통해서, 희생층(140)에 미세 공동(141)을 형성할 수 있으며, 상기 미세 공동(141)은 도 5에 도시된 바와 같이 상기 오프닝 영역 아래에 주로 형성된다.
전기화학식각 공정은, 옥살산 용액과 같은 식각 용액에 희생층(140)을 침지시키고, 희생층(140)에 소정의 전압을 인가함으로써 수행될 수 있다. 예를 들어, 상기 전기화학식각 공정은 10~60V 범위의 전압을 연속적으로 인가하여 수행될 수 있고, 또는, 둘 이상의 단계로 서로 다른 전압을 인가하여 수행될 수도 있다. 전기화학식각 공정에서의 용액의 조성 및 농도, 전압 인가 시간, 인가 전압, 전압 인가 단계수 등을 선택적으로 적용하여, 미세 공동(141)의 크기를 조절할 수 있다. 이에 따라, 다양한 크기로 형성된 미세 공동(141)이 형성될 수 있다.
이어서, 도 6을 참조하면, 희생층(140) 상에 마스크 패턴(150)을 덮는 n형 반도체층(161)을 형성한다.
n형 반도체층(161)은 MOVCD 등의 기술을 이용하여, 예를 들어, 약 3000nm 이상의 두께로 성장될 수 있으며, 마스크 패턴(150)의 오프닝 영역 아래의 희생층(140)을 시드로 하여 ELO 성장(Epitaxial Lateral Overgrowth)될 수 있다. 이에 따라, n형 반도체층(161)은 마스크 패턴(150)을 덮을 수 있다. n형 반도체층(161)은 AluGa(1-u)N(0＜u＜1)을 포함할 수 있고, 나아가, Si와 같은 n형 불순물을 포함할 수 있다. 상기 AluGa(1-u)N(0＜u＜1)의 u는 x, y, z 보다 작거나 같은 것이 바람직하며(0＜u≤z≤y≤x＜1), 예를 들어, u 는 0.45 내지 0.55일 수 있다. 따라서, 제1 초격자층(131), 제2 초격자층(133), 희생층(140) 및 n형 반도체층(161)의 Al 조성비가 순차적으로 작아지도록 각각의 층들이 형성될 수 있고, 이에 따라, n형 반도체층(161)의 격자 부정합에 의해 발생되는 응력의 크기를 최소화할 수 있다. 다만, 상기 u가 상기 범위 내로 한정되는 것은 아니며, z 보다 낮은 값을 갖는 범위에서 발광소자의 피크 파장에 따라 자유롭게 선택될 수 있다.
한편, n형 반도체층(161)은 다양한 온도에서 성장된 다수의 층들을 포함할 수 있다. 도 6에 도시된 바와 같이, 제1 온도에서 형성된 제1 n형 반도체층(1611), 제2 온도에서 형성된 제2 n형 반도체층(1612), 및 제3 온도에서 형성된 제3 n형 반도체층(1613)을 포함할 수 있다. 제1 온도는 제3 온도 이하의 온도일 수 있고, 상기 제3 온도는 제2 온도 미만의 온도일 수 있다. 또한, 제2 온도는 제1 및 제3 온도와 다른 온도인 것이 바람직하다.
예를 들어, 제1 n형 반도체층(1611)은 1000 내지 1100℃의 온도 및 50 내지 200 torr의 압력에서 성장될 수 있고, 제2 n형 반도체층(1612)은 1150 내지 1200℃의 온도 및 50 내지 200 torr의 압력에서 성장될 수 있으며, 제3 n형 반도체층(1613)은 1100 내지 1150℃의 온도 및 50 내지 200 torr의 압력에서 성장될 수 있다. 제1 n형 반도체층(1611)은 상대적으로 가장 낮은 온도에서 성장되므로, 크랙 등의 발생없이 용이하게 반도체층을 성장시킬 수 있으나, 낮은 성장온도로 인하여 제2 및 제3 n형 반도체층(1612, 1613)에 비해 결정질이 다소 떨어질 수 있다. 그러나, 제1 n형 반도체층(1611) 상에 상대적으로 가장 높은 온도에서 성장되는 제2 n형 반도체층(1612)을 형성하여, 결정질을 향상시킬 수 있다. 이에 따라, 제2 n형 반도체층(1612) 상에 형성된 제3 n형 반도체층(1613)의 결정질이 우수해질 수 있다. 따라서, 제3 n형 반도체층(1613) 상에 형성되는 활성층(163)이 우수한 결정성을 가질 수 있어서, 발광소자의 발광 효율이 향상될 수 있다.
제1 내지 제3 n형 반도체층들(1611, 1612, 1613)은 AluGa(1-u)N(0＜u＜1)을 포함할 수 있고, 각각의 반도체층들의 Al 조성비는 동일할 수 있다. 다만, 본 발명은 이에 한정되지 않고, 각각의 반도체층들에 대한 Al 조성비는 다양하게 선택될 수도 있다.
한편, 희생층(140) 상에 n형 반도체층(161)이 성장되는 동안, 희생층(140) 내의 미세 공동(141)들이 서로 합쳐지거나 및/또는 성장하여 공동(145)이 형성될 수 있다. 따라서, n형 반도체층(161)의 성장과 함께 상기 희생층(140)은 공동(145)을 포함할 수 있다. 도시된 바와 같이, 상기 공동(145)은 마스크 패턴(150)의 오프닝 영역에 주로 형성되며, 부분적으로 마스킹 영역 아래에도 형성될 수 있다.
다음, 도 7을 참조하면, n형 반도체층(161) 상에 활성층(163) 및 p형 반도체층(165)을 성장하여 에피층(160)을 형성한다.
활성층(163)은 서로 교대로 적층된 장벽층들(미도시)과 우물층들(미도시)을 포함하도록 형성될 수 있다. 상기 장벽층은 AlvGa(1-v)N (0.30≤v≤0.50)층을 포함할 수 있고, 상기 우물층은 AlwGa(1-w)N (0.20≤w≤0.40)층을 포함할 수 있다. 이때, 전자를 효과적으로 우물층에 가두기 위하여 w＜v이다. w가 상기의 범위를 갖도록 형성됨으로써, 본 제조 방법에 의해 제조된 발광소자는 자외선 피크 파장의 광을 방출할 수 있다.
덧붙여, 장벽층들 중 n형 반도체층(161)에 가장 가까운 장벽층은 다른 장벽층들에 비해 Al 함량이 더 높을 수 있다. 상기 n형 반도체층(161)에 가장 가까운 장벽층을 다른 장벽층들보다 더 넓은 밴드갭을 갖도록 형성함으로써 전자의 이동 속도를 감소시켜 전자의 오버플로우를 효과적으로 방지할 수 있다.
p형 반도체층(165)은 MOCVD와 같은 기술을 이용하여, 예를 들어, 약 300nm의 두께로 성장될 수 있다. p형 반도체층(165)은 AlGaN을 포함할 수 있고, 이때 Al의 조성비는 활성층(163)에서 방출되는 광의 피크 파장에 따라 결정될 수 있다. 다시 말해서, 활성층(163)에서 방출된 자외선 광이 p형 반도체층(165)에 흡수되지 않도록, p형 반도체층(165)의 Al 조성비는 상기 자외선 광의 피크 파장에 대응하는 에너지 이상의 밴드갭 에너지를 갖도록 결정될 수 있다.
나아가, p형 반도체층(165)은 오믹 컨택 저항을 낮추기 위한 델타 도핑층(미도시)을 더 포함할 수 있다.
도 8을 참조하면, 에피층(160) 상에 금속층(170)을 형성한다.
상기 금속층(170)은 반사 금속층(미도시) 및 베리어 금속층(미도시)을 포함할 수 있다. 베리어 금속층은 반사 금속층을 덮도록 형성될 수 있다.
상기 반사 금속층은 증착 및 리프트 오프 기술 등을 통해서 형성될 수 있다. 반사 금속층은 광을 반사시키는 역할을 할 수 있고, 또한, 에피층(160)과 전기적으로 연결된 전극 역할을 할 수도 있다. 따라서, 반사 금속층은 자외선에 대해 높은 반사도를 가지면서 오믹 접촉을 형성할 수 있는 물질을 포함하는 것이 바람직하다. 상기 반사 금속층은, 예를 들어, Ni, Pt, Pd, Rh, W, Ti, Al, Ag 및 Au 중 적어도 하나를 포함하는 금속을 포함할 수 있다.
한편, 상기 베리어 금속층은 반사 금속층과 다른 물질의 상호 확산을 방지한다. 이에 따라, 상기 반사 금속층의 손상에 의한 접촉 저항 증가 및 반사도 감소를 방지할 수 있다. 베리어 금속층은 Ni, Cr, Ti을 포함할 수 있으며, 다중층으로 형성될 수 있다.
이어서, 도 9를 참조하면, 금속층(170) 상에 지지 기판(190)을 형성할 수 있고, 나아가, 지지 기판(190)과 금속층(170)을 접합하는 본딩층(160)을 형성할 수 있다. 이에 따라, 금속층(170), 본딩층(160) 및 지지 기판(190)을 포함하는 2차 기판(200)을 형성할 수 있다.
지지 기판(190)은 절연성 기판, 도전성 기판 또는 회로 기판일 수 있다. 예를 들어, 지지 기판(170)은 사파이어 기판, 질화갈륨 기판, 유리 기판, 실리콘카바이드 기판, 실리콘 기판, 금속 기판, 세라믹 기판일 수 있다.
상기 본딩층(180)은 금속 물질을 포함할 수 있고, 예를 들어, AuSn을 포함할 수 있다. AuSn을 포함하는 본딩층은 지지 기판(190)과 금속층(170)을 공정 본딩(Eutectic Bonding)할 수 있다. 지지 기판(190)이 도전성 기판인 경우, 본딩층은 금속층(170)과 지지 기판(190)을 전기적으로 연결한다.
이 후, 도 10에 도시된 바와 같이, 희생층(140)에서 기판(110)을 에피층(160)으로부터 분리한다.
기판(110)을 에피층(160)으로부터 분리하는 것은 화학적 리프트 오프 또는 응력 리프트 오프를 이용하는 것을 포함할 수 있다. 본 실시예에서는 화학적 리프트 오프를 이용하여 기판(110)을 에피층(160)으로부터 분리하는 것을 개시하고 있으나, 본 발명은 이에 한정되지 않으며, 희생층(140)에 응력을 가하여 기판(110)을 분리하는 것 역시 본 발명의 범위에 포함된다.
기판(110)을 분리하는 방법을 구체적으로 설명하면, 먼저, 식각 용액을 이용하여 마스크 패턴(150)을 제거한다. 상기 식각 용액은 공동(145)을 이동 채널로 이용하여 기판(110) 상에 전체적으로 확장하고, 공동(145)에 인접하는 마스크 패턴(150)을 화학적으로 식각한다. 상기 식각 용액은 BOE(Buffered Oxide Etchant), 또는 HF 등일 수 있다. 마스크 패턴(150)이 식각됨으로써, n형 반도체층(161)과 희생층(140) 간의 결합이 약화되어 기판(110)이 자연 분리될 수 있다. 나아가, 기판(110) 분리를 용이하게 하기 위하여, 마스크 패턴(150) 식각 후 희생층(140)에 소정의 응력을 더 가할 수도 있다.
본 실시예에 따르면, 희생층(140)에 공동(145)을 형성하기 위한 공정으로 전기화학식각 공정을 이용한다. 그러나, 본 발명은 이에 한정되지 않으며, 희생층(140)에 공동을 형성하는 다른 다양한 방법들이 이용될 수도 있다. 예를 들어, 희생층(140)을 부분적으로 식각하여 돌출부 및 오목부를 형성하고, 상기 돌출부로부터 n형 반도체층(161)을 ELO 성장시켜 공동을 만드는 방법 등이 이용될 수도 있다.
도 11은 기판(110) 분리된 후의 2차 기판(200) 및 반도체층들을 도시하며, 도 10에 도시된 것에서 상하가 반대로 도시되어 있다.
기판(110)을 분리하면, n형 반도체층(161) 상에 돌출부(161a) 및 오목부(161b)가 형성된다.
기판(110) 분리 후, n형 반도체층(161) 상에 잔류하는 희생층(120)을 건식 식각 등으로 제거할 수 있다. 또한, 기판(110) 분리 과정에서 n형 반도체층(161) 표면에 부분적으로 손상이 발생할 수 있으므로, 기판(110) 분리 후 습식 또는 건식 식각을 이용하여 손상된 부분을 제거할 수 있다. n형 반도체층(161) 표면이 식각되면, 상기 돌출부(161a) 및 오목부(161b)의 경사가 완만해질 수 있다.
도 12를 참조하면, n형 반도체층(161) 표면의 거칠기를 증가시켜 러프니스(R)를 형성할 수 있다. 상기 러프니스(R)는 습식 식각 등을 이용하여 형성할 수 있으며, 예컨대, PEC(Photo-Enhanced Chemical) 식각, 황인산 용액을 이용한 식각 등일 수 있다. 러프니스(R)의 크기는 식각 조건에 따라 다양하게 결정되며, 예컨대, 평균 높이가 0.5㎛ 이하일 수 있다. 러프니스(R)를 형성함으로써, 본 발명의 자외선 발광소자의 광 추출 효율을 향상시킬 수 있다.
도 13을 참조하면, 에피층(160)을 패터닝하여, 소자 분할 영역(210)을 형성한다. 상기 패터닝은 건식 식각을 이용하여 수행될 수 있다. 소자 분할 영역(210)을 형성함으로써, 2차 기판(200) 상면의 일부분이 노출될 수 있으며, 에피층(160)은 적어도 하나 이상의 소자 영역(250)으로 분할될 수 있다.
한편, 도시되지 않았지만, 소자 영역(250)의 상면 및 측면을 덮는 패시베이션층(미도시)을 더 형성할 수 있다. 패시베이션층은 발광소자를 외부로부터 보호할 수 있고, 또한, n형 반도체층(161) 표면의 러프니스(R) 상에 형성되어 그 경사를 완만하게 하여 광 추출 효율을 향상시킬 수 있다.
이어서, n형 전극(310) 및 p형 전극(320)을 형성하고, 2차 기판(200)에서 소자 분할 영역(210) 아래 영역을 분할하면, 도 14에 도시된 바와 같은, 성장 기판이 분리된 수직형 자외선 발광소자(300)가 제공된다. 상기 발광소자(300)는 200 내지 400nm의 피크 파장의 광을 방출할 수 있으며, 나아가, 200 내지 340nm의 피크 파장의 광을 방출할 수 있다.
2차 기판(200)을 분할시, 각 발광소자(300)의 2차 기판(200)의 폭이 소자 영역(250)의 폭보다 넓어지도록 분할할 수 있다. 이에 따라, 2차 기판(200)의 노출 영역 상에 p형 전극(320)을 형성하고, 2차 기판(200)을 분할할 수 있다.
본 발명의 기판이 분리된 자외선 발광소자 제조 방법에 따르면, 제1 및 제2 초격자층(131, 133), 희생층(140), 및 제1 내지 제3 n형 반도체층(161)을 형성하여 발광 소자를 제조하는 방법을 제공하여, 화학적 리프트 오프 또는 응력 리프트 오프를 이용하여 기판(110)을 용이하게 분리할 수 있는 방법이 제공된다. 따라서, 종래에 기판이 분리된 자외선 발광소자를 제조하기 어려웠던 문제를 해결할 수 있다.
따라서, 본 발명에 따른 자외선 발광소자(300)는 기판(110)이 제거되어, 활성층(163)에서 방출된 광이 n형 반도체층(161) 표면을 통해 바로 방출되므로, 광량이 매우 향상될 수 있다.
도 15는 본 발명의 또 다른 실시예에 따른 기판이 분리된 플립칩 형태의 자외선 발광소자를 설명하기 위한 단면도이다.
도 15를 참조하면, 상기 발광소자는 에피층(160), 2차 기판(410), n형 전극(440), 및 p형 전극(420)을 포함할 수 있다. 나아가, 상기 발광소자는 n형 범프(450) 및 p형 범프(430)를 더 포함할 수 있다. 또한, 상기 에피층(160)은 n형 반도체층(161), 활성층(163) 및 p형 반도체층(165)을 포함할 수 있다. 특히, 본 실시예의 발광소자는 플립칩 형태이며, 성장 기판이 제거되어 있다.
본 실시예에 있어서, 에피층(160)은 도 5 내지 도 14를 참조하여 설명한 바와 대체로 유사하므로, 자세한 설명은 생략한다.
다만, 본 실시예의 에피층(160)은 메사 식각되어 n형 반도체층(161)의 일부 하면이 노출된 점에서 차이가 있으며, 또한, n형 반도체층(161)의 노출된 하면에 n형 전극(440)이 형성될 수 있다. p형 전극(420)은 p형 반도체층(165) 상에 형성될 수 있으며, 각각의 전극들(420, 440) 상에는 범프들(430, 450)이 형성될 수 있다. 상기 전극들(420, 450) 및 범프들(430, 450)에 의해 발광소자가 2차 기판(410)에 전기적으로 연결될 수 있다. 이때, 2차 기판(410)은 PCB기판일 수 있으나, 이에 한정되는 것은 아니며, 발광소자를 전기적으로 연결할 수 있는 기판이면 한정되지 않는다. 예를 들어, 리드 프레임을 포함하는 절연 기판일 수도 있다.
또한, p형 반도체층(165) 하면에는 반사층(미도시)이 더 형성될 수 있으며, 이에 따라, 발광소자의 상면으로 방출되는 광량을 증가시킬 수 있다.
이하, 플립칩과 관련된 주지 기술 내용에 관한 설명은 생략한다.
도 16은 본 발명의 또 다른 실시예에 따른 기판이 분리된 비아홀(via-hole) 형태의 자외선 발광소자를 설명하기 위한 단면도이다.
도 16의 발광소자는 도 15를 참조하여 설명한 발광소자와 대체로 유사하며, 이하 차이점에 대해서만 설명한다.
도 16을 참조하면, 에피층(160)의 일부가 제거되어 n형 반도체층(161)의 하면 일부가 노출된다. 특히, 에피층(160)의 가운데 부분의 p형 반도체층(165)의 일부, 활성층(163)의 일부, 및 n형 반도체층(161)의 일부가 제거되어 홀이 형성될 수 있다.
p형 반도체층(165)의 하면 상에 p형 전극(510)이 형성될 수 있고, n형 전극(520)은 하면이 노출된 n형 반도체층(161) 하면 상에 형성될 수 있다. 이때, 상기 n형 전극(520)은 적어도 상기 홀의 깊이보다 큰 높이로 형성되어 p형 반도체층(165)의 하면보다 아래로 돌출될 수 있다. p형 전극(510) 및 n형 전극(520)은 반사층(미도시)을 포함할 수 있으며, 이에 따라, 발광소자의 상면으로 방출되는 광량을 증가시킬 수 있다.
나아가, 상기 발광소자는 n형 전극(520)을 둘러싸는 절연층(530)을 더 포함할 수 있으며, 이에 따라, n형 전극(520)과 p형 전극(510)은 전기적으로 절연될 수 있다.
이상에서, 본 발명의 다양한 실시예들에 대하여 설명하였지만, 상술한 다양한 실시예들 및 특징들에 본 발명이 한정되는 것은 아니고, 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하다. 특히, 본 발명은 상술한 실시예들에 한정되지 않고, 다양한 방법으로 기판이 분리된 자외선 발광소자 및 그 제조 방법을 포함한다.

Claims (26)

  1. 기판 상에 AlxGa(1-x)N을 포함하는 제1 초격자층을 형성하고;
    상기 제1 초격자층 상에 AlzGa(1-z)N을 포함하는 희생층을 형성하고;
    상기 희생층을 부분적으로 제거하고;
    상기 희생층 상에 에피층을 형성하고;
    상기 에피층으로부터 상기 기판을 분리하는 것을 포함하되,
    상기 희생층은 공동을 포함하며, 상기 기판은 희생층에서 상기 에피층으로부터 분리되고,
    상기 에피층을 형성하는 것은, n형 AluGa(1-u)N을 포함하는 n형 반도체층을 형성하는 것을 포함하며,
    0＜u≤z≤x＜1 인 자외선 발광소자 제조 방법.
  2. 청구항 1에 있어서,
    상기 n형 반도체층을 형성하는 것은,
    상기 희생층 상에 제1 n형 반도체층을 제1 온도에서 형성하고;
    상기 제1 n형 반도체층 상에 제2 n형 반도체층을 제2 온도에서 형성하고;
    상기 제2 n형 반도체층 상게 제3 n형 반도체층을 제3 온도에서 형성하는 것을 포함하되,
    상기 제2 온도는 상기 제1 및 제3 온도와 다른 온도인 자외선 발광소자 제조 방법.
  3. 청구항 2에 있어서,
    상기 제1 온도는 제3 온도 이하의 온도이고, 상기 제3 온도는 상기 제2 온도 미만의 온도인 자외선 발광소자 제조 방법.
  4. 청구항 3에 있어서,
    상기 제1 온도는 1000 내지 1100℃ 이고, 상기 제2 온도는 1150 내지 1200℃ 이고, 상기 제3 온도는 1100 내지 1150℃이며, 상기 제3 온도는 상기 제2 온도 미만인 자외선 발광소자 제조 방법.
  5. 청구항 1에 있어서,
    상기 희생층을 형성하기 전에, 제1 초격자층 상에 AlyGa(1-y)N을 포함하는 제2 초격자층을 형성하는 것을 더 포함하며,
    0＜u≤z≤y≤x＜1 인 자외선 발광소자 제조 방법.
  6. 청구항 1 또는 청구항 5에 있어서,
    상기 x는 0.75 내지 0.85이고, 상기 z는 0.55 내지 0.65이고, 상기 u는 0.45 내지 0.55인 자외선 발광소자 제조 방법.
  7. 청구항 1에 있어서,
    상기 제1 초격자층은 AlN층과 AlxGa(1-x)N층의 반복 적층 구조를 포함하는 자외선 발광소자 제조 방법.
  8. 청구항 1에 있어서,
    상기 기판은 사파이어 기판, GaN 기판, 또는 AlN 기판인 자외선 발광소자 제조 방법.
  9. 청구항 1에 있어서,
    상기 제1 초격자층을 형성하기 전에, 상기 기판 상에 버퍼층을 형성하는 것을 더 포함하는 자외선 발광소자 제조 방법.
  10. 청구항 9에 있어서,
    상기 버퍼층은 AlN을 포함하는 자외선 발광소자 제조 방법.
  11. 청구항 1에 있어서,
    상기 희생층은 n형 불순물을 포함하고,
    상기 희생층을 부분적으로 제거하는 것은,
    상기 희생층 상에 마스크 패턴을 형성하고;
    상기 희생층을 전기화학식각하여 미세 공동을 형성하는 것을 포함하는 자외선 발광소자 제조 방법.
  12. 청구항 11에 있어서,
    상기 에피층을 형성하는 동안, 적어도 일부의 상기 미세 공동들이 합쳐져 상기 희생층에 상기 공동이 형성되는 자외선 발광소자 제조 방법.
  13. 청구항 11에 있어서,
    상기 희생층 내의 n형 불순물 농도는 3×1018 /cm3 내지 3×1019 /cm3인 자외선 발광소자 제조 방법.
  14. 청구항 11에 있어서,
    상기 기판을 상기 에피층으로부터 분리하는 것은, 상기 마스크 패턴을 식각 용액을 이용하여 화학 식각하는 것을 포함하는 자외선 발광소자 제조 방법.
  15. 청구항 1 또는 청구항 11에 있어서,
    상기 기판을 상기 에피층으로부터 분리하는 것은, 상기 희생층에 응력을 가하는 것을 포함하는 자외선 발광소자 제조 방법.
  16. 청구항 1에 있어서,
    상기 기판을 상기 에피층으로부터 분리하기 전에, 상기 에피층 상에 2차 기판을 형성하는 것을 더 포함하는 자외선 발광소자 제조 방법.
  17. 청구항 16에 있어서,
    상기 기판이 분리된 에피층 및 2차 기판을 복수의 영역으로 분할하는 것을 더 포함하는 자외선 발광소자 제조 방법.
  18. 기판;
    상기 기판 상에 위치하며, AlxGa(1-x)N을 포함하는 제1 초격자층;
    상기 제1 초격자층 상에 위치하며, AlzGa(1-z)N을 포함하는 희생층; 및
    상기 희생층 상에 배치된 마스크 패턴을 포함하되,
    0＜z≤x＜1 이고,
    상기 희생층은 부분적으로 제거된 미세 공동을 갖는 자외선 발광소자 제조용 템플릿.
  19. 청구항 18에 있어서,
    상기 제1 초격자층과 상기 희생층 사이에 위치하며, AlyGa(1-y)N을 포함하는 제2 초격자층을 더 포함하고,
    0＜z≤y≤x＜1 인 자외선 발광소자 제조용 템플릿.
  20. 청구항 18에 있어서,
    상기 기판과 제1 초격자층 사이에 위치하는 AlN 버퍼층을 더 포함하는 자외선 발광소자 제조용 템플릿.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
KR1020130037255A 2013-04-05 2013-04-05 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법 KR102108196B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130037255A KR102108196B1 (ko) 2013-04-05 2013-04-05 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법
CN201480020081.XA CN105103310B (zh) 2013-04-05 2014-03-26 与生长衬底分离的紫外线发光装置及其制造方法
PCT/KR2014/002568 WO2014163323A1 (en) 2013-04-05 2014-03-26 Ultraviolet light emitting device separated from growth substrate and method of fabricating the same
US14/875,578 US9520533B2 (en) 2013-04-05 2015-10-05 Ultraviolet light emitting device separated from growth substrate and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130037255A KR102108196B1 (ko) 2013-04-05 2013-04-05 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140121070A KR20140121070A (ko) 2014-10-15
KR102108196B1 true KR102108196B1 (ko) 2020-05-08

Family

ID=51658565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130037255A KR102108196B1 (ko) 2013-04-05 2013-04-05 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법

Country Status (4)

Country Link
US (1) US9520533B2 (ko)
KR (1) KR102108196B1 (ko)
CN (1) CN105103310B (ko)
WO (1) WO2014163323A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870280B (zh) * 2015-01-21 2019-07-09 展晶科技(深圳)有限公司 发光二极管晶粒
EP4178317A1 (en) * 2015-07-23 2023-05-10 Seoul Semiconductor Co., Ltd. Display apparatus
US9444019B1 (en) * 2015-09-21 2016-09-13 Epistar Corporation Method for reusing a substrate for making light-emitting device
JP6431013B2 (ja) * 2016-09-21 2018-11-28 シャープ株式会社 窒化アルミニウム系半導体深紫外発光素子
RU2719339C1 (ru) * 2017-02-15 2020-04-17 Соко Кагаку Ко., Лтд. Способ изготовления нитридного полупроводникового излучающего ультрафиолетовое излучение элемента и нитридный полупроводниковый излучающий ультрафиолетовое излучение элемент
US20180277713A1 (en) * 2017-03-21 2018-09-27 Glo Ab Red light emitting diodes having an indium gallium nitride template layer and method of making thereof
US10217895B2 (en) 2017-06-22 2019-02-26 Epistar Corporation Method of forming a light-emitting device
CN111095483B (zh) 2017-09-15 2023-11-28 加利福尼亚大学董事会 利用切割技术移除衬底的方法
KR101986040B1 (ko) * 2018-01-25 2019-06-04 고려대학교 산학협력단 마스크 패턴 및 질화물계 물질의 선택적 성장을 이용한 광소자 제조 방법
CN111063773B (zh) * 2019-12-13 2021-08-27 深圳第三代半导体研究院 衬底、led及其制造方法
CN110957407B (zh) * 2019-12-13 2021-04-09 深圳第三代半导体研究院 衬底、led及其制造方法
JP7325850B2 (ja) * 2020-03-24 2023-08-15 中国科学院蘇州納米技術与納米▲ファン▼生研究所 超可撓性透明半導体薄膜及びその製造方法
WO2024116794A1 (ja) * 2022-11-30 2024-06-06 日亜化学工業株式会社 発光素子の製造方法及び発光素子

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110017976A1 (en) * 2008-03-27 2011-01-27 Nitek, Inc Ultraviolet light emitting diode/laser diode with nested superlattice

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3525061B2 (ja) * 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
US6958497B2 (en) * 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
JP4879614B2 (ja) * 2006-03-13 2012-02-22 住友化学株式会社 ３−５族窒化物半導体基板の製造方法
JP5187610B2 (ja) * 2006-03-29 2013-04-24 スタンレー電気株式会社 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
US8110425B2 (en) * 2007-03-20 2012-02-07 Luminus Devices, Inc. Laser liftoff structure and related methods
US20110220867A1 (en) * 2008-03-27 2011-09-15 Asif Khan Superlattice free ultraviolet emitter
US8373152B2 (en) * 2008-03-27 2013-02-12 Lg Innotek Co., Ltd. Light-emitting element and a production method therefor
CN102047454B (zh) * 2008-04-16 2013-04-10 Lg伊诺特有限公司 发光器件及其制造方法
KR101220407B1 (ko) * 2010-12-14 2013-01-21 (재)한국나노기술원 반도체 발광 소자
US20120309172A1 (en) * 2011-05-31 2012-12-06 Epowersoft, Inc. Epitaxial Lift-Off and Wafer Reuse
KR101781438B1 (ko) * 2011-06-14 2017-09-25 삼성전자주식회사 반도체 발광소자의 제조방법
JP2013120829A (ja) * 2011-12-07 2013-06-17 Sharp Corp 窒化物半導体紫外発光素子
JP5292456B2 (ja) * 2011-12-28 2013-09-18 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体素子およびその製造方法
US8866149B2 (en) * 2012-02-17 2014-10-21 The Regents Of The University Of California Method for the reuse of gallium nitride epitaxial substrates
US9136673B2 (en) * 2012-07-20 2015-09-15 The Regents Of The University Of California Structure and method for the fabrication of a gallium nitride vertical cavity surface emitting laser

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110017976A1 (en) * 2008-03-27 2011-01-27 Nitek, Inc Ultraviolet light emitting diode/laser diode with nested superlattice

Also Published As

Publication number Publication date
CN105103310A (zh) 2015-11-25
CN105103310B (zh) 2018-02-16
US20160035935A1 (en) 2016-02-04
WO2014163323A1 (en) 2014-10-09
US9520533B2 (en) 2016-12-13
KR20140121070A (ko) 2014-10-15

Similar Documents

Publication Publication Date Title
KR102108196B1 (ko) 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법
JP4295669B2 (ja) 半導体素子の製造方法
US9882085B2 (en) Method for separating epitaxial layers from growth substrates, and semiconductor device using same
US8004006B2 (en) Nitride semiconductor light emitting element
US8519412B2 (en) Semiconductor light-emitting device and method for manufacturing thereof
US20050199891A1 (en) Nitride-based semiconductor light-emitting device
US20140339566A1 (en) Semiconductor device and method of fabricating the same
TWI559573B (zh) 發光二極體
EP1768194B1 (en) Method of manufacturing nitride semiconductor device
KR20120004159A (ko) 기판구조체 및 그 제조방법
JP4015865B2 (ja) 半導体装置の製造方法
US9048348B2 (en) Method of separating substrate and method of fabricating semiconductor device using the same
KR101111748B1 (ko) 수직구조 질화갈륨계 반도체 발광소자의 제조방법
KR20230060507A (ko) Led 디바이스 및 led 디바이스를 제조하는 방법
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
KR102347387B1 (ko) 자외선 발광 소자
KR20150015760A (ko) 발광 소자 제조용 템플릿 및 자외선 발광소자 제조 방법
JP2009123836A (ja) 窒化物半導体発光素子
JP2007142345A (ja) 窒化物半導体発光素子
KR20140074040A (ko) 발광 다이오드 및 그것을 제조하는 방법
KR101012638B1 (ko) 수직형 질화물계 발광소자의 제조방법
KR101679397B1 (ko) 수직형 발광 소자 제조 방법
KR20210034073A (ko) 반도체 콘택 층을 구비한 광전자 반도체 소자 및 상기 광전자 반도체 소자를 제조하기 위한 방법
KR101436385B1 (ko) 3족 질화물 반도체 발광소자
CN113809206A (zh) 半导体结构及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right