KR102106722B1 - Method for manufacturing epitaxial silicon carbide single crystal wafer - Google Patents

Method for manufacturing epitaxial silicon carbide single crystal wafer Download PDF

Info

Publication number
KR102106722B1
KR102106722B1 KR1020187000978A KR20187000978A KR102106722B1 KR 102106722 B1 KR102106722 B1 KR 102106722B1 KR 1020187000978 A KR1020187000978 A KR 1020187000978A KR 20187000978 A KR20187000978 A KR 20187000978A KR 102106722 B1 KR102106722 B1 KR 102106722B1
Authority
KR
South Korea
Prior art keywords
single crystal
silicon carbide
crystal substrate
epitaxial
carbide single
Prior art date
Application number
KR1020187000978A
Other languages
Korean (ko)
Other versions
KR20180016585A (en
Inventor
다카시 아이고
와타루 이토
다츠오 후지모토
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20180016585A publication Critical patent/KR20180016585A/en
Application granted granted Critical
Publication of KR102106722B1 publication Critical patent/KR102106722B1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

오프 각도가 작은 탄화규소 단결정 기판 상에, 고품질로 기저면 전위가 적은 탄화규소 단결정 박막을 갖는 에피택셜 탄화규소 단결정 웨이퍼를 제조하는 방법을 제공한다. 열 CVD법에 의해 탄화규소 단결정 기판 상에 탄화규소를 에피택셜 성장시켜 에피택셜 탄화규소 단결정 웨이퍼를 제조하는 방법이며, 상기 제조 방법은 에피택셜 성장로 내에 에칭 가스를 흐르게 해서 탄화규소 단결정 기판의 표면을 산술 평균 조도 Ra값이 0.5㎚ 이상 3.0㎚ 이하가 되도록 에칭한 후, 에피택셜 성장을 개시하고, 탄화규소 단결정 기판의 표면에 있어서의 기저면 전위의 95％ 이상을 관통 칼날상 전위로 변환하는 것을 특징으로 한다.Provided is a method of manufacturing an epitaxial silicon carbide single crystal wafer having a silicon carbide single crystal thin film having a low base surface potential with high quality on a silicon carbide single crystal substrate having a small off angle. A method of manufacturing an epitaxial silicon carbide single crystal wafer by epitaxially growing silicon carbide on a silicon carbide single crystal substrate by thermal CVD, wherein the manufacturing method is performed by flowing an etching gas in an epitaxial growth furnace to surface the silicon carbide single crystal substrate. After etching so that the arithmetic average roughness Ra value is 0.5 nm or more and 3.0 nm or less, epitaxial growth is started, and converting 95% or more of the base surface dislocation on the surface of the silicon carbide single crystal substrate into a through-blade dislocation. It is characterized by.

Figure 112018003437370-pct00005
Figure 112018003437370-pct00005

Description

에피택셜 탄화규소 단결정 웨이퍼의 제조 방법Method for manufacturing epitaxial silicon carbide single crystal wafer

본 발명은 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing an epitaxial silicon carbide single crystal wafer.

탄화규소(SiC)는 내열성 및 기계적 강도가 우수하고, 물리적, 화학적으로 안정적이므로, 내환경성 반도체 재료로서 주목받고 있다. 또한, 최근 들어, 고주파 고 내압 전자 디바이스 등의 기판으로서 SiC 단결정 기판의 수요가 높아지고 있다.Since silicon carbide (SiC) has excellent heat resistance and mechanical strength, and is physically and chemically stable, it has attracted attention as an environmentally resistant semiconductor material. In addition, in recent years, demand for SiC single crystal substrates as substrates such as high-frequency, high-voltage-resistant electronic devices has increased.

SiC 단결정 기판을 사용하여, 전력 디바이스, 고주파 디바이스 등을 제작하는 경우에는, 통상 기판 상에 열 CVD법(열 화학 증착법)이라 불리는 방법을 사용하여 SiC 박막을 에피택셜 성장시키거나, 이온 주입법에 의해 직접 도펀트를 타입하는 것이 일반적이다. 그러나, 후자의 경우에는, 주입 후에 고온에서의 어닐이 필요하므로, 에피택셜 성장에 의한 박막 형성이 다용되고 있다.When a power device, a high-frequency device, or the like is manufactured using a SiC single crystal substrate, a SiC thin film is epitaxially grown using a method called thermal CVD (thermal chemical vapor deposition) on the substrate, or by ion implantation. It is common to type the dopant directly. However, in the latter case, since annealing at a high temperature is required after injection, thin film formation by epitaxial growth is widely used.

여기서, SiC 에피택셜 막 상에 존재하는 결함으로서는 삼각형 결함, 캐럿 결함, 코멧 결함 등이 있고, 이들은 소위 킬러 결함으로서 디바이스의 특성을 열화시키는 것으로 알려져 있다. 또한 최근 들어, 에피택셜 막 중의 기저면 전위가 디바이스 특성에 영향을 미치는 것으로 문제가 되고 있다. 이 기저면 전위는 SiC 단결정 기판 중에 존재하고 있지만 일부가 에피택셜 성장층으로 이어진 것이지만, 통상 2개의 부분 전위로 분해하고, 그 사이에 적층 결함을 수반하고 있는 것이 알려져 있다(비특허문헌 1 참조). 또한, 디바이스 내부에 이 적층 결함이 존재하면 신뢰성에 악영향을 주기 때문에(비특허문헌 2 참조), 에피택셜 성장층 내의 기저면 전위의 저감이 중요한 과제가 되고 있다.Here, the defects present on the SiC epitaxial film include triangular defects, carat defects, comet defects, and the like, which are known to degrade device characteristics as so-called killer defects. In addition, recently, it has been a problem that the base surface potential in the epitaxial film affects device characteristics. Although this base surface dislocation is present in the SiC single crystal substrate, a part of it is continued to the epitaxial growth layer, but it is known that it is usually decomposed into two partial dislocations and involves lamination defects therebetween (see Non-Patent Document 1). In addition, since the presence of this lamination defect inside the device adversely affects the reliability (see Non-Patent Document 2), reduction of the base surface dislocation in the epitaxial growth layer has become an important subject.

도 1은, SiC 단결정 기판 중에 존재하는 기저면 전위의 모식도이며, 부호 1이 기저면 전위를 나타내고 있다. 이러한 SiC 단결정 기판 상에 SiC의 에피택셜 성장이 개시될 때, 전위는 기저면 상(b 방향)을 진행하기 보다도 에피택셜 성장 방향(a 방향)으로 진행한 쪽이 자기가 갖는 탄성 에너지가 작아지기 때문에(전위의 길이가 짧아지기) 때문에, 버거스 벡터가 동등한 칼날상 전위로 변환되기 쉬워진다. 그 결과, 일반적으로, SiC 단결정 기판의 기저면 전위의 90 내지 93％ 정도는 기판/에피택셜 막 계면에서 관통 칼날상 전위로 변환된다. 그러나, 예를 들어 (0001)면에 대해 4°의 오프 각도를 갖는 4°오프 기판 중의 기저면 전위 밀도는 4000개/㎠ 정도이기 때문에, 변환되지 않고 7 내지 10％ 정도 에피택셜 막 중에 남는(이어진) 기저면 전위 밀도는 280 내지 400개/㎠ 정도가 된다.1 is a schematic diagram of a base surface potential present in a SiC single crystal substrate, and reference numeral 1 indicates a base surface potential. When the epitaxial growth of SiC is started on such a SiC single crystal substrate, the electric potential of magnetism is smaller in the one that has progressed in the epitaxial growth direction (a direction) than in the base surface image (b direction). Because (the length of the electric potential becomes shorter), the Burger's vector is easily converted into an equivalent blade-like electric potential. As a result, generally, about 90 to 93% of the base surface potential of the SiC single crystal substrate is converted into a through-blade potential at the substrate / epitaxial film interface. However, since the base surface dislocation density in a 4 ° off substrate having, for example, a 4 ° off angle with respect to the (0001) plane is about 4000 pieces / cm 2, it is not converted and remains in the epitaxial film about 7 to 10% (continued) ) The base surface dislocation density is about 280 to 400 / cm 2.

한편, 디바이스의 전극의 크기는 현재 한 변이 2 내지 3mm인 정사각형 정도 이상이 되므로, 하나의 디바이스에 적어도 10개의 기저면 전위가 포함되어 있음으로써, 디바이스 특성 및 수율을 떨어뜨리는 요인으로 된다. 기저면 전위 밀도를 낮추는 효과적인 방법은, 기판의 오프 각도를 보다 작게 하는 것이지만, 기판 상에 존재하는 스텝의 수가 감소하기 때문에, 에피택셜 성장 시에 소위 스텝 플로우(step-flow) 성장이 일어나기 어려워진다. 그 결과, 상술한 킬러 결함이 증가하고, 이에 따른 디바이스 특성이나 수율의 열화가 문제가 된다.On the other hand, since the size of the electrode of the device is more than a square of 2 to 3 mm on one side, at least 10 base surface potentials are included in one device, thereby deteriorating device characteristics and yield. An effective method of lowering the base surface dislocation density is to make the off angle of the substrate smaller, but since the number of steps present on the substrate decreases, so-called step-flow growth is unlikely to occur during epitaxial growth. As a result, the above-mentioned killer defects increase, resulting in deterioration of device characteristics and yield.

따라서, 이후 디바이스에의 응용이 기대되는 에피택셜 SiC 단결정 웨이퍼이지만, 기저면 전위로부터 관통 칼날상 전위로의 변환 효율을 더욱 올리고, 기판으로부터 에피택셜 성장층으로 이어지는 기저면 전위를 저감시키고, 또한 킬러 결함의 증가를 억제시킬 필요가 있다. 상술한 바와 같이, 기판의 오프 각도를 보다 작게 하여 기저면 전위 밀도를 낮추는 방법도 있지만, 현상의 기술에서는 킬러 결함을 디바이스 실용 레벨까지 억제시키기 위해서는 4°오프 정도의 기판을 사용하는 것이 한계이며, 그 결과 에피택셜 막 중에 잔존하는 기저면 전위의 저감이 불충분해져, 디바이스 특성의 열화나 수율의 저하가 발생되어 버린다.Therefore, it is an epitaxial SiC single crystal wafer that is expected to be applied to a device afterwards, but further increases the conversion efficiency from the base surface potential to the through-edge potential, reduces the base surface potential from the substrate to the epitaxial growth layer, and also eliminates killer defects. It is necessary to suppress the increase. As described above, there is a method of lowering the base surface dislocation density by making the off angle of the substrate smaller, but in the development technique, it is limited to use a substrate of about 4 ° off in order to suppress the killer defect to the practical level of the device. As a result, the reduction in the underlying surface potential remaining in the epitaxial film becomes insufficient, resulting in deterioration of device characteristics and a decrease in yield.

또한, SiC 단결정 기판을 용융 KOH로 에칭하고, 그 위에 에피택셜 성장을 행함으로써, 해당 기판의 기저면 전위가 관통 칼날상 전위로 변환하는 것이 알려져 있다(비특허문헌 3 참조). 그러나, 이러한 방법에서는 SiC 단결정 기판의 에칭과 SiC의 에피택셜 성장을 개별로 행할 필요가 있어서 처리가 번잡해지는 것 외에도, 용융 KOH에 의해 깊은 에칭 자국이 형성되기 때문에 그 후의 에피택셜 성장에서도 이 자국이 남고, 평활한 표면이 얻어지지 않는다. 또한, 에피택셜 성장층과 SiC 단결정 기판의 계면에서의 기저면 전위로부터 관통 칼날상 전위에의 변환 효율을 충분히 높이기가 어렵다.Further, it is known that the base surface potential of the substrate is converted into a through-blade potential by etching the SiC single crystal substrate with molten KOH and performing epitaxial growth thereon (see Non-Patent Document 3). However, in this method, the etching of the SiC single crystal substrate and the epitaxial growth of the SiC need to be performed separately, and in addition to the complicated processing, since the deep etching marks are formed by the molten KOH, the marks also appear in subsequent epitaxial growth. Remains, and a smooth surface is not obtained. In addition, it is difficult to sufficiently increase the conversion efficiency from the base surface potential at the interface between the epitaxial growth layer and the SiC single crystal substrate to the through-blade potential.

특허문헌 1에는 탄화규소 단결정 기판 상에, 탄화규소 단결정 박막으로 이루어지고 표면 조도의 Ra값이 0.5㎚ 이상 1.0㎚ 이하인 적어도 하나의 억제층을 형성하고, 결함의 발생을 억제하는 방법을 개시하고 있다. 특허문헌 1은, 표면 조도의 Ra값을 상기 범위 내로 함으로써, 스텝에 도입되는 원자의 수를 증가시키고, 스텝 플로우가 촉진되는 것을 개시한다. 그러나, 특허문헌 1에는 탄화규소 단결정 기판의 에칭과, 기저면 전위의 감소와의 관계에 대해 개시도 시사도 없다. 또한, 특허문헌 1에는 기저면 전위가 관통 칼날상 전위로 변환되는 변환율의 정량적인 평가가 행하여지지 않는다.Patent Literature 1 discloses a method of forming at least one suppression layer made of a silicon carbide monocrystalline thin film and having a Ra value of 0.5 nm or more and 1.0 nm or less on a silicon carbide single crystal substrate, and suppressing the occurrence of defects. . Patent Document 1 discloses that by setting the Ra value of the surface roughness within the above range, the number of atoms introduced into the step is increased, and the step flow is promoted. However, Patent Document 1 has neither disclosure nor suggestion as to the relationship between the etching of the silicon carbide single crystal substrate and the reduction of the underlying surface potential. Further, in Patent Document 1, quantitative evaluation of the conversion rate at which the base surface potential is converted into a through-blade potential is not performed.

특허문헌 2에는 수소 에칭 처리된 탄화규소 단결정 기판의 표면 상에, 탄화규소 결정으로 이루어지는 버퍼층을 에피택셜 성장시켜 버퍼층을 형성하고, 상기 버퍼층의 표면을 수소 에칭 처리하고, 상기 버퍼층의 표면 상에 탄화규소 결정을 에피택셜 성장시켜 마무리층을 형성하는 공정이 개시되어 있다. 상기 버퍼층 형성 공정에 의해, 탄화규소 단결정 기판으로부터의 기저면 결함의 전파가 억제되어, 수소 에칭 처리된 버퍼층의 표면 상에 마무리층을 형성함으로써, 상기 탄화규소 단결정 기판에 기인하는 기저면 전위의 전파가 더욱 저감되고, 또한, 상기 버퍼층에 기인하는 결함도 저감된 마무리층을 형성할 수 있는 것이 개시되어 있다. 그러나, 특허문헌 2에 개시된 제조 방법에서는 버퍼층의 수소 에칭을 생략한 경우, 반도체 기판의 생산 수율이 낮아질 우려가 있다.In Patent Document 2, a buffer layer made of silicon carbide crystals is epitaxially grown on a surface of a silicon carbide single crystal substrate subjected to hydrogen etching to form a buffer layer, and the surface of the buffer layer is subjected to hydrogen etching, and carbonization is performed on the surface of the buffer layer. A process for forming a finishing layer by epitaxially growing a silicon crystal is disclosed. Propagation of the underlying surface defects from the silicon carbide single crystal substrate is suppressed by the buffer layer forming process, and by forming a finishing layer on the surface of the hydrogen-etched buffer layer, propagation of the underlying surface potential caused by the silicon carbide single crystal substrate is further improved. It is disclosed that it is possible to form a finish layer that is reduced and also has reduced defects due to the buffer layer. However, in the manufacturing method disclosed in Patent Document 2, when the hydrogen etching of the buffer layer is omitted, there is a fear that the production yield of the semiconductor substrate is lowered.

특허문헌 3에는 (0001)면에 대해 <11-20> 방향 또는 <1-100> 방향 중 어느 것인 오프각 방향에 있어서의 오프각이 0.1° 이상 10° 이하이고, 단결정 탄화규소를 포함하는 베이스 기판에 탄화규소층을 형성시키는 탄화규소 잉곳의 제조 방법이 개시되어 있다. 그러나, 특허문헌 3에는 상기 베이스 기판의 에칭과, 기저면 전위의 감소와의 관계에 대해 개시도 시사도 없다. 또한, 특허문헌 3에는 기저면 전위가 관통 칼날상 전위로 변환되는 변환율의 정량적인 평가가 행하여지지 않는다.In Patent Document 3, the off-angle in the off-angle direction which is either the <11-20> direction or the <1-100> direction with respect to the (0001) plane is 0.1 ° or more and 10 ° or less, and includes single crystal silicon carbide A method of manufacturing a silicon carbide ingot for forming a silicon carbide layer on a base substrate is disclosed. However, Patent Document 3 has neither disclosure nor suggestion as to the relationship between the etching of the base substrate and the reduction of the underlying surface potential. Further, in Patent Document 3, quantitative evaluation of the conversion rate at which the base surface dislocation is converted into a through-blade dislocation is not performed.

일본 특허 공개 제2008-74664호 공보Japanese Patent Publication No. 2008-74664 일본 특허 공개 제2009-218575호 공보Japanese Patent Publication No. 2009-218575 일본 특허 공개 제2012-240892호 공보Japanese Patent Publication No. 2012-240892

X.J.Ning et al.: Journal of American Ceramics Soc. Vol.80(1997) p.1645.X.J.Ning et al .: Journal of American Ceramics Soc. Vol. 80 (1997) p. 1645. H. Fujiwara et al.: Applied Physics Letters Vol.87(2005) 051912H. Fujiwara et al .: Applied Physics Letters Vol. 87 (2005) 051912 Z. Zhang et al.: Applied Physics Letters Vol.87151913(2005)Z. Zhang et al .: Applied Physics Letters Vol. 87151913 (2005)

본 발명은 실용적인 오프 각도의 SiC 단결정 기판을 사용한 에피택셜 성장에 있어서, 에피택셜 성장층 중에 잔존하는 기저면 전위를 저감한 고품질 에피택셜 막을 갖는 에피택셜 SiC 단결정 웨이퍼를 얻을 수 있는 에피택셜 SiC 단결정 웨이퍼의 제조 방법을 제공하는 것이다.In the epitaxial growth using a practical off-angle SiC single crystal substrate, the present invention provides an epitaxial SiC single crystal wafer capable of obtaining an epitaxial SiC single crystal wafer having a high quality epitaxial film with a reduced base surface potential remaining in the epitaxial growth layer. It is to provide a manufacturing method.

본 발명자들은 상기 과제를 해결하기 위하여 예의 검토한 결과, 열 CVD법에 의해 SiC 단결정 기판 상에 SiC를 에피택셜 성장시켜 에피택셜 SiC 단결정 웨이퍼를 제조할 때, 이하와 같이 하여 에피택셜 성장층 중에 잔존하는 기저면 전위를 저감할 수 있음을 알아냈다.When the present inventors studied earnestly to solve the above problems, when producing epitaxial SiC single crystal wafers by epitaxially growing SiC on a SiC single crystal substrate by thermal CVD, they remain in the epitaxial growth layer as follows. It has been found that the underlying surface potential can be reduced.

즉, 에피택셜 성장 전에 성장로 내에 에칭 가스를 흐르게 해서 SiC 단결정 기판을 에칭하여, 그 표면에 기저면 전위를 기점으로 한 짧은 스텝 번칭을 형성함으로써, SiC 단결정 기판의 표면 산술 평균 조도 Ra값을 소정의 값으로 하고 나서, 에피택셜 성장을 개시함으로써, SiC 단결정 기판의 표면의 기저면 전위를 효과적으로 관통 칼날상 전위로 변환할 수 있다. 또한, 상술한 기저면 전위로부터 관통 칼날상 전위로의 변환을 안정적으로 행하기 위하여, 소정의 버퍼층을 형성함으로써, 기저면 전위를 보다 저감하고, 게다가 킬러 결함의 증가를 억제할 수 있는 것을 본 발명자들은 알아내어 본 발명을 완성했다.That is, the surface arithmetic average roughness Ra value of the SiC single crystal substrate is predetermined by etching the SiC single crystal substrate by flowing an etching gas into the growth furnace before epitaxial growth, and forming a short step bunching with the base surface potential as a starting point on the surface. By setting it as a value and then starting epitaxial growth, the underlying surface potential of the surface of the SiC single crystal substrate can be effectively converted into a through-blade potential. In addition, the present inventors know that by forming a predetermined buffer layer to stably convert the above-described base surface potential to a through-blade potential, the base surface potential can be further reduced and the increase in killer defects can be suppressed. Take out to complete the present invention.

본 발명의 요지는 하기한 바와 같다.The gist of the present invention is as follows.

(1) 에피택셜 성장로 내에 규소계 재료 가스 및 탄소계 재료 가스를 흐르게 하고, 열 CVD법에 의해 탄화규소 단결정 기판 상에 탄화규소를 에피택셜 성장시켜 에피택셜 탄화규소 단결정 웨이퍼를 제조하는 방법이며, 에피택셜 성장을 개시하기 전에, 에피택셜 성장로 내에 에칭 가스를 흐르게 하고, 탄화규소 단결정 기판의 표면을 산술 평균 조도 Ra값이 0.5㎚ 이상 3.0㎚ 이하가 되도록 미리 에칭하는 것을 특징으로 하는 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법.(1) A method of manufacturing an epitaxial silicon carbide single crystal wafer by flowing a silicon-based material gas and a carbon-based material gas in an epitaxial growth furnace and epitaxially growing silicon carbide on a silicon carbide single crystal substrate by thermal CVD. , Before starting epitaxial growth, an etching gas is flowed into the epitaxial growth furnace, and the surface of the silicon carbide single crystal substrate is previously etched so that the arithmetic average roughness Ra value is 0.5 nm or more and 3.0 nm or less. Method for manufacturing silicon carbide single crystal wafer.

(2) 상기 에칭의 후, 규소계 재료 가스 및 탄소계 재료 가스를 상기 에피택셜 성장로 내에 공급하고, 상기 에칭된 상기 탄화규소 단결정 기판의 표면 상에 탄화규소를 에피택셜 성장시켜 버퍼층을 형성하고, 계속하여 상기 버퍼층 상에 탄화규소를 에피택셜 성장시켜 디바이스 동작층을 형성할 때에, 상기 버퍼층을 형성했을 때의 상기 규소계 재료 가스 및 상기 탄소계 재료 가스의 Si 원자수에 대한 C 원자수의 비 C/Si보다도 높은 C/Si로 하는 것을 특징으로 하는 (1)에 기재된 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법.(2) After the etching, a silicon-based material gas and a carbon-based material gas are supplied into the epitaxial growth furnace, and silicon carbide is epitaxially grown on the surface of the etched silicon carbide single crystal substrate to form a buffer layer. When the device operation layer is formed by epitaxially growing silicon carbide on the buffer layer, the number of C atoms relative to the number of Si atoms in the silicon-based material gas and the carbon-based material gas when the buffer layer is formed A method for producing the epitaxial silicon carbide single crystal wafer according to (1), characterized in that C / Si is higher than the ratio C / Si.

(3) 상기 C/Si를 0.3 이상 0.6 이하로 해서, 상기 규소계 재료 가스 및 상기 탄소계 재료 가스를 상기 에피택셜 성장로 내에 공급하고, 1600℃ 이상 1700℃ 이하의 성장 온도, 및, 2kPa 이상 10kPa 이하의 성장 압력으로, 탄화규소를 상기 탄화규소 단결정 기판 상에 에피택셜 성장시켜 두께 0.5㎛ 이상 1㎛ 이하인 버퍼층을 형성하는 것을 특징으로 하는 (2)에 기재된 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법.(3) The C / Si is 0.3 or more and 0.6 or less, and the silicon-based material gas and the carbon-based material gas are supplied into the epitaxial growth furnace, and a growth temperature of 1600 ° C. or more and 1700 ° C. or less, and 2 kPa or more A method for producing an epitaxial silicon carbide single crystal wafer according to (2), characterized by forming a buffer layer having a thickness of 0.5 µm or more and 1 µm or less by epitaxially growing silicon carbide on the silicon carbide single crystal substrate at a growth pressure of 10 kPa or less. .

(4) 상기 C/Si를 1.0 이상 2.0 이하의 C/Si비로 해서, 상기 규소계 재료 가스 및 상기 탄소계 재료 가스를 상기 에피택셜 성장로 내에 공급하고, 1600℃ 이상 1700℃ 이하의 성장 온도, 및, 2kPa 이상 10kPa 이하의 성장 압력으로, 상기 디바이스 동작층을 형성하는 것을 특징으로 하는 (2) 또는 (3)에 기재된 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법.(4) C / Si ratio of 1.0 or more and 2.0 or less and C / Si ratio, the silicon-based material gas and the carbon-based material gas are supplied into the epitaxial growth furnace, and a growth temperature of 1600 ° C or more and 1700 ° C or less, And a method for manufacturing the epitaxial silicon carbide single crystal wafer according to (2) or (3), wherein the device operation layer is formed at a growth pressure of 2 kPa or more and 10 kPa or less.

(5) 상기 에칭 가스가 수소 가스를 포함하는 것을 특징으로 하는 (1) 내지 (4) 중 어느 것에 기재된 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법.(5) The method for producing an epitaxial silicon carbide single crystal wafer according to any one of (1) to (4), wherein the etching gas contains hydrogen gas.

(6) 상기 탄화규소 단결정 기판은, (0001)면에 대해 <11-20> 방향으로 기울인 오프 각도가 2° 이상 4° 이하인 것을 특징으로 하는 (1) 내지 (5) 중 어느 것에 기재된 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법.(6) The epitaxial substrate according to any one of (1) to (5), wherein the silicon carbide single crystal substrate has an off angle inclined in the <11-20> direction with respect to the (0001) plane of 2 ° or more and 4 ° or less. Method for manufacturing silicon carbide single crystal wafer.

(7) 상기 탄화규소 단결정 기판의 표면에 있어서의 기저면 전위의 95％ 이상이 상기 버퍼층과 상기 탄화규소 단결정 기판의 계면에서 관통 칼날상 전위로 변환되는 것을 특징으로 하는 (1) 내지 (6) 중 어느 것에 기재된 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법.(7) Of (1) to (6), characterized in that at least 95% of the underlying surface potential on the surface of the silicon carbide single crystal substrate is converted into a through-edge potential at the interface between the buffer layer and the silicon carbide single crystal substrate. The manufacturing method of the epitaxial silicon carbide single crystal wafer as described in any one.

본 발명에 따르면, 예를 들어 4° 정도의 실용적인 오프 각도를 갖는 SiC 단결정 기판 상에서의 에피택셜 막에 있어서, 그 중에 잔존하는 기저면 전위를 저감한 고품질의 에피택셜 SiC 단결정 웨이퍼를 제공하는 것이 가능하다. 또한, 본 발명의 제조 방법에서는 CVD법을 사용하기 때문에, 장치 구성이 용이하고 제어성에도 우수하며, 균일성, 재현성이 높은 에피택셜 막을 얻을 수 있다. 또한, 본 발명의 에피택셜 SiC 단결정 웨이퍼를 사용한 디바이스는 기저면 전위 밀도가 저감된 고품질 에피택셜 막 상에 형성되기 때문에, 그 특성 및 수율이 향상된다.According to the present invention, it is possible to provide a high-quality epitaxial SiC single crystal wafer with reduced base surface potential remaining in the epitaxial film on a SiC single crystal substrate having a practical off-angle of about 4 °, for example. . In addition, since the CVD method is used in the production method of the present invention, it is possible to obtain an epitaxial film having a high device uniformity, excellent controllability, and high uniformity and reproducibility. In addition, since the device using the epitaxial SiC single crystal wafer of the present invention is formed on a high quality epitaxial film with a reduced base surface dislocation density, its properties and yield are improved.

도 1은 종래 기술에 의해 SiC 에피택셜 성장을 개시했을 때의 SiC 단결정 기판의 기저면 전위의 거동을 나타내는 도면이다.
도 2는 종래 기술에 의한 SiC 에피택셜 막의 성장 시퀀스를 나타내는 도면이다.
도 3은 본 발명의 에칭을 행한 후에 SiC 에피택셜 성장을 행하는 성장 시퀀스를 나타내는 도면이다.
도 4는 본 발명의 일례에 의해 성장 전처리 에칭을 행한 직후의 SiC 단결정 기판의 표면 상태를 광학 현미경에 의해 관찰한 사진이다.
도 5의 (a) 내지 (c)는, 본 발명의 방법에 의해 기판의 기저면 전위의 관통 칼날상 전위에의 변환이 촉진되는 것을 나타내는 도면이다.
도 6은 본 발명의 예에 따른 SiC 에피택셜 막의 성장 시퀀스를 나타내는 도면이다.
도 7a는 본 발명에 의해 SiC 단결정 기판의 기저면 전위가 관통 칼날상 전위로 변환되는 데 있어서의 버퍼층의 평탄성이 영향을 미치는 것을 나타내는 도면이며, 버퍼층의 평탄성이 유지하지 못하는 경우를 나타낸다.
도 7b는 본 발명에 의해 SiC 단결정 기판의 기저면 전위가 관통 칼날상 전위로 변환되는 데 있어서의 버퍼층의 평탄성이 영향을 미치는 것을 나타내는 도면이며, 버퍼층의 평탄성이 유지되는 경우를 나타낸다.
도 8은 에피택셜 막의 표면을 용융 KOH로 에칭했을 때에 나타나는 에치 피트를 나타내는 광학 현미경 사진.1 is a view showing the behavior of the underlying surface potential of a SiC single crystal substrate when starting SiC epitaxial growth by the prior art.
2 is a view showing a growth sequence of a SiC epitaxial film according to the prior art.
3 is a view showing a growth sequence for performing SiC epitaxial growth after the etching of the present invention.
Fig. 4 is a photograph of the surface of the SiC single crystal substrate immediately after the growth pretreatment etching is performed by an example of the present invention, observed by an optical microscope.
5 (a) to 5 (c) are diagrams showing that the conversion of the base surface potential of the substrate to the through-blade potential is accelerated by the method of the present invention.
6 is a view showing a growth sequence of a SiC epitaxial film according to an example of the present invention.
Fig. 7A is a diagram showing that the flatness of the buffer layer affects the conversion of the base surface potential of the SiC single crystal substrate into a through-edge potential according to the present invention, and shows a case where the flatness of the buffer layer cannot be maintained.
Fig. 7B is a diagram showing that the flatness of the buffer layer affects the conversion of the base surface potential of the SiC single crystal substrate to the through-edge potential according to the present invention, and shows the case where the flatness of the buffer layer is maintained.
8 is an optical micrograph showing etch pits that appear when the surface of the epitaxial film is etched with molten KOH.

이하, 본 발명의 구체적인 내용에 대해 설명하지만, 이하의 실시 형태에 한정되지 않는다.Hereinafter, although the specific content of this invention is demonstrated, it is not limited to the following embodiment.

본 발명의 에피택셜 SiC 단결정 웨이퍼의 제조 방법에 있어서의 에피택셜 성장으로 적합하게 사용할 수 있는 장치는 횡형의 열 CVD 장치이다. CVD법은 장치 구성이 간단하고 가스의 on/off로 성장을 제어할 수 있으므로, 에피택셜 막의 제어성, 재현성이 우수한 성장 방법이다.An apparatus that can be suitably used for epitaxial growth in the method for producing an epitaxial SiC single crystal wafer of the present invention is a horizontal thermal CVD apparatus. The CVD method is a growth method that is superior in controllability and reproducibility of the epitaxial film because the device configuration is simple and growth can be controlled by on / off of the gas.

먼저, 참고를 위해 종래의 에피택셜 막 성장의 제조 방법을 이용한 SiC 단결정 기판 상으로의 에피택셜 성장에 대해 설명한다. 도 2에서, 종래의 에피택셜 막 성장을 행할 때의 전형적인 성장 시퀀스를 가스의 도입 타이밍과 함께 나타낸다.First, for reference, epitaxial growth onto a SiC single crystal substrate using a conventional method for producing epitaxial film growth will be described. In Fig. 2, a typical growth sequence when performing conventional epitaxial film growth is shown along with the gas introduction timing.

에피택셜 성장로에 SiC 단결정 기판을 세트하고, 성장로 내를 진공 배기한 후, 수소 가스를 도입하여 압력을 5k 내지 20kPa로 조정한다. 그 후, 압력을 일정하게 유지하면서 수소 가스 유량과 성장로의 온도를 높이고, 성장 온도인 1550℃ 내지 1650℃에 도달한 후, 매분 100L 내지 200L의 수소 가스 중에서 t1의 시간 SiC 단결정 기판 표면의 에칭을 행한다. 수소 가스를 사용한 이 에칭은 SiC 단결정 기판의 표면에 형성된 산화막의 제거나 가공 등에 의한 변질층의 제거 등을 목적으로 하는 것이며, 에칭 시간(t1)은 통상 10분 정도이다. 또한, 이 때에 에칭되는 SiC 단결정 기판의 양(두께)은 10 내지 50㎚ 정도이고, 에칭 후의 SiC 단결정 기판의 표면 조도 Ra값은 0.1 내지 0.2㎚정도이다. 또한, 표면 조도 Ra는 JIS B0601-1994에 규정의 산술 평균 조도를 나타낸다.After the SiC single crystal substrate is set in the epitaxial growth furnace, and the inside of the growth furnace is evacuated, hydrogen gas is introduced to adjust the pressure to 5 k to 20 kPa. Thereafter, while maintaining the pressure constant, the hydrogen gas flow rate and the temperature of the growth furnace were increased, and after reaching the growth temperature of 1550 ° C to 1650 ° C, etching of the surface of the SiC single crystal substrate at time t1 in 100L to 200L of hydrogen gas per minute Do it. This etching using hydrogen gas is for the purpose of removing the deteriorated layer by removing or processing an oxide film formed on the surface of the SiC single crystal substrate, and the etching time t1 is usually about 10 minutes. Further, the amount (thickness) of the SiC single crystal substrate to be etched at this time is about 10 to 50 nm, and the surface roughness Ra value of the SiC single crystal substrate after etching is about 0.1 to 0.2 nm. In addition, the surface roughness Ra represents the arithmetic mean roughness specified in JIS B0601-1994.

에칭 종료 후, 재료 가스인 SiH4와 C3H8을 에피택셜 성장로에 도입하여 성장을 개시한다. SiH4 유량은 매분 100 내지 150㎤, C3H8 유량은 매분 50 내지 70㎤이며(재료 가스 중의 Si 원자수에 대한 C 원자수의 비(C/Si비)는 1 내지 2정도), 성장 속도는 매시 내지 10㎛이다. 이 성장 속도는 통상 이용되는 에피택셜층의 막 두께가 10㎛정도이므로, 생산성을 고려하여 결정된 것이다. 그리고, 일정 시간 성장시켜, 원하는 막 두께가 얻어진 시점에서 SiH4와 C3H8의 도입을 멈추고, 수소 가스만 흐르게 한 상태에서 온도를 낮춘다. 온도가 상온까지 내려간 후, 수소 가스의 도입을 멈추고, 성장실 내를 진공 배기하고, 불활성 가스를 성장실에 도입하여, 성장실을 대기압으로 되돌리고 나서, SiC 단결정 기판을 꺼낸다.After the etching is finished, the material gases SiH 4 and C 3 H 8 are introduced into the epitaxial growth furnace to start growth. The flow rate of SiH 4 is 100 to 150 cm 3 per minute, and the flow of C 3 H 8 is 50 to 70 cm 3 per minute (the ratio of the number of C atoms to the number of Si atoms in the material gas (C / Si ratio) is about 1 to 2), growing The speed is hourly to 10 μm. The growth rate was determined in consideration of productivity since the thickness of the epitaxial layer used in general was about 10 µm. Then, by growing for a certain period of time, the introduction of SiH 4 and C 3 H 8 is stopped when the desired film thickness is obtained, and the temperature is lowered in a state where only hydrogen gas flows. After the temperature has decreased to room temperature, the introduction of hydrogen gas is stopped, the inside of the growth chamber is evacuated, an inert gas is introduced into the growth chamber, the growth chamber is returned to atmospheric pressure, and the SiC single crystal substrate is taken out.

(본 발명에 있어서의 에피택셜 SiC 단결정 웨이퍼의 제조 방법)(Method for manufacturing epitaxial SiC single crystal wafer in the present invention)

다음에, 본 발명에 있어서의 에피택셜 SiC 단결정 웨이퍼의 제조 방법에 대해, 도 3의 성장 시퀀스를 사용하여 설명한다.Next, a method of manufacturing the epitaxial SiC single crystal wafer in the present invention will be described using the growth sequence in FIG. 3.

[실시 형태 1][Embodiment 1]

(에칭 공정)(Etching process)

SiC 단결정 기판을 에피택셜 성장로에 세트하고, SiC 단결정 기판의 표면의 에칭을 개시할 때까지의 조건은 도 2에 도시된 내용과 동일하다. 따라서, 사용하는 에칭 가스, 에칭 가스의 압력 조건, 에칭 시의 온도, 가스 유량은, 종래 기술에 있어서의 에칭 공정의 조건과 동일하다. 단, 에칭 시간 t2는 0.5 내지 1.5시간 정도로 하고, SiC 단결정 기판의 표면에 기저면 전위를 기점으로 한 짧은 스텝 번칭이 형성되도록 한다. 에칭양은 500㎚ 내지 1000㎚정도이다. 이 에칭양은, 이하에서 나타내는 짧은 스텝 번칭을 발생시키기 위하여 필요한 양이며, 과도하게 적으면 스텝 번칭 밀도가 부족하여 충분한 기저면 전위의 변환 효율이 얻어지지 않고, 너무 많으면 표면 거칠음이 발생하고, 이 경우도 기저면 전위의 변환 효율이 내려간다.The conditions until the SiC single crystal substrate was set in the epitaxial growth furnace and etching of the surface of the SiC single crystal substrate was started are the same as those shown in FIG. 2. Therefore, the etching gas to be used, the pressure conditions of the etching gas, the temperature at the time of etching, and the gas flow rate are the same as those of the etching process in the prior art. However, the etching time t2 is set to about 0.5 to 1.5 hours, and short step bunching is formed on the surface of the SiC single crystal substrate with the base surface potential as a starting point. The etching amount is about 500 nm to 1000 nm. This etching amount is an amount necessary for generating the short step bunching shown below, and if it is excessively small, the step bundling density is insufficient to obtain sufficient conversion efficiency of the base surface potential, and if too large, surface roughness occurs, and in this case, too The conversion efficiency of the base surface potential decreases.

에칭 후의 SiC 단결정 기판의 표면의 상태를 나타내는 사진을 도 4에 나타낸다. 도 4에서 관찰되는 길이 0.5 내지 1㎜ 정도의 세로선(지면의 상하 방향의 선)의 짧은 스텝 번칭을 나타내고, 이 선의 부분이 볼록 형상으로 되어 있다. 이 짧은 스텝 번칭의 중앙에는 SiC 단결정 기판의 기저면 전위가 존재하고 있는 것이 확인되며, 기저면 전위 주변의 결정 상태가 변화하므로, 에칭의 진행이 느려지고, 기저면 전위 주변의 부분이 볼록 형상이 되었다고 생각된다. 이 상황을 도 5에서 설명한다.Fig. 4 shows a photograph showing the state of the surface of the SiC single crystal substrate after etching. The short step bunching of a vertical line (line in the vertical direction of the ground) of about 0.5 to 1 mm in length observed in Fig. 4 is shown, and the portion of this line is convex. It is confirmed that the base surface potential of the SiC single crystal substrate is present at the center of this short step bunching, and since the crystal state around the base surface potential changes, the progress of etching is slowed, and it is considered that the portion around the base surface potential has become convex. This situation will be described in FIG. 5.

도 5의 (a)는 도 1과 동일한 상태를 나타내며, 에칭 전, 혹은 종래 기술과 같이 거의 에칭이 행해지지 않는 경우의 SiC 단결정 기판 표면의 단면 모식도이다. 부호 1이 SiC 단결정 기판의 기저면 전위이며, 부호 2가 기저면 전위 주변에서 결정 상태가 변화하는 스텝이다.5 (a) shows the same state as in FIG. 1, and is a schematic cross-sectional view of the surface of a SiC single crystal substrate before etching or when etching is hardly performed as in the prior art. Reference numeral 1 is a base surface potential of the SiC single crystal substrate, and reference 2 is a step in which the crystal state changes around the base surface potential.

에칭 진행 중의 상태를 도 5의 (b)에 모식적으로 니타낸다. 기저면 전위의 표면 출구 근방의 스텝 2'는 결정 상태가 변화하기 때문에, 에칭에 의한 후퇴량이 작고, 스텝 3은 기저면 전위가 존재하지 않는 통상의 결정 상태이므로, 스텝 2'보다도 후퇴량은 커진다. 그리고, 에칭 종료 시에는 도 5의 (c)에 도시된 바와 같이, 기저면 전위의 표면 출구 근방의 스텝 2'(도 5의 (b))는 거의 에칭되지 않지만, 통상의 결정 상태의 스텝 3(도 5의 (b))은 에칭되어, 상기 스텝 2'의 에칭 후의 스텝 2”의 위치까지 후퇴하는(도 5의 (c)의 부호 3') 것과 같이, 에칭 종료 후, 기저면 전위가 표면에 나오는 부분에서, 복수의 스텝이 합체하여 단차가 커지고 있다. 이 결과, 도 4에 도시된 바와 같은 짧은 스텝 번칭이 형성된 것이라고 생각된다.The state in progress of etching is schematically shown in Fig. 5B. Since the crystal state of step 2 'in the vicinity of the surface exit of the base surface potential changes, the amount of retraction due to etching is small, and step 3 is a normal crystal state in which there is no base surface potential, so the amount of retraction is larger than step 2'. And, at the end of the etching, as shown in Fig. 5 (c), step 2 '(Fig. 5 (b)) near the surface exit of the base surface potential is hardly etched, but step 3 (in a normal crystal state) 5 (b)) is etched, and the base surface dislocation is applied to the surface after the etching is completed, as retracted to the position of step 2 ”after etching in step 2 '(symbol 3' in FIG. 5 (c)). In the part that comes out, a plurality of steps are combined to increase the step. As a result, it is considered that short step bunching as shown in Fig. 4 was formed.

도 3에 있어서의 에칭 시간 t2와 짧은 스텝 번칭이 발생된 에칭 후의 SiC 단결정 기판의 표면 조도 Ra값과의 관계를 사전에 구할 수 있다. 에칭 시간 t2와 표면 조도 Ra값의 관계에 기초하여, Ra값이 0.5㎚ 이상 3.0㎚ 이하가 되는 에칭 시간 t2를 0.5 내지 1.5시간(hour) 정도로 해도 된다. t2를 0.5 내지 1.5시간 정도로 함으로써, 에칭양이 500㎚ 내지 1000㎚가 되고, 그때의 Ra가 0.5㎚ 내지 3.0㎚이다. 따라서 Ra가 이 범위를 벗어난 경우, 혹은 에칭 시간이 0.5 내지 1.5시간을 만족시키지 않는 경우, 상술한 에칭양이 500㎚ 이상 1000㎚ 이하가 아닌 경우와 마찬가지로, 기저면 전위의 변환 효율이 개선되지 않는다.The relationship between the etching time t2 in FIG. 3 and the surface roughness Ra value of the SiC single crystal substrate after etching in which short step bunching has occurred can be obtained in advance. Based on the relationship between the etching time t2 and the surface roughness Ra value, the etching time t2 in which the Ra value is 0.5 nm or more and 3.0 nm or less may be about 0.5 to 1.5 hours (hour). By setting t2 to about 0.5 to 1.5 hours, the etching amount is 500 nm to 1000 nm, and Ra at that time is 0.5 nm to 3.0 nm. Therefore, when Ra is out of this range, or when the etching time does not satisfy 0.5 to 1.5 hours, the conversion efficiency of the base surface potential is not improved, as in the case where the above-mentioned etching amount is not 500 nm or more and 1000 nm or less.

도 3에 나타낸 바와 같이, 에칭 후는 도 2의 경우와 마찬가지의 수순으로 SiC의 에피택셜 성장을 행할 수 있다. 이와 같이, SiC 단결정 기판의 표면 조도 Ra값이 0.5㎚ 이상 3.0㎚ 이하가 되도록 에칭을 실시하여 에피택셜 성장을 행함으로써, 4° 정도의 오프각을 갖는 SiC 단결정 기판 상의 에피택셜 막에 있어서, 막 중에 잔존하는 기저면 전위를 SiC 단결정 기판 중의 값의 5％ 이하까지 저감한 양호한 에피택셜 막이 얻어지게 된다.3, after etching, epitaxial growth of SiC can be performed in the same procedure as in the case of FIG. In this way, by performing an epitaxial growth by etching so that the surface roughness Ra value of the SiC single crystal substrate is 0.5 nm or more and 3.0 nm or less, in the epitaxial film on the SiC single crystal substrate having an off angle of about 4 °, the film A favorable epitaxial film is obtained in which the underlying surface potential remaining in the medium is reduced to 5% or less of the value in the SiC single crystal substrate.

이것을 다시 도 5의 (c)를 이용하여 설명한다. 도 1에서 설명한 바와 같이, Ra값이 0.5㎚ 이상 3.0㎚ 이하가 되는 에칭을 행하지 않은 상태에서도, 통상 SiC 단결정 기판의 기저면 전위의 대부분은 관통 칼날상 전위로 변환된다. 그러나, 도 5의 (c)의 부호 1'로 나타낸 기저면 전위에 주목하면, 상기 Ra값이 되도록 에칭한 후에는 이 전위의 출구에 있어서의 테라스(즉, 스텝 2”상의 테라스 2”a)가 확산되기 때문에, 기저면 전위는 기저면 방향(도 1의 b 방향)으로는 더욱 진행하기 어렵고, 보다 관통 칼날상 전위로 변환되기 쉬워진다. 즉, 기저면 전위는 도 1에 도시된 a 방향으로 진행하기 쉬워진다. 이와 같이 SiC 단결정 기판의 에칭에 의해 기저면 전위 근방에 형성된 스텝의 집합부(10)가 SiC 단결정 기판의 기저면 전위를 보다 효율적으로 관통 칼날상 전위로 변환하는 것을 알아내어, 그것이 필연적으로 짧은 스텝 번칭을 수반하기 때문에 표면의 Ra값과 변환 효율이 관련된 것이 본 발명에 연결되어 있다.This will be described again with reference to Fig. 5C. As described in Fig. 1, even when etching in which the Ra value is 0.5 nm or more and 3.0 nm or less is not performed, most of the underlying surface potential of the SiC single crystal substrate is normally converted to a through-edge potential. However, when paying attention to the base surface potential indicated by reference numeral 1 'in Fig. 5C, after etching so as to have the above Ra value, the terrace at the outlet of this potential (i.e., terrace 2 "a on Step 2") Since it diffuses, the base surface dislocation is more difficult to progress in the base surface direction (b direction in FIG. 1), and it is more likely to be converted into a dislocation through the blade. That is, the base surface potential is likely to advance in the a direction shown in FIG. 1. As described above, it was found that the gathering portion 10 of the steps formed near the base surface potential by etching the SiC single crystal substrate more efficiently converts the base surface potential of the SiC single crystal substrate to a through-blade potential, which inevitably leads to short step bunching. Since it involves, the value of Ra of the surface and the conversion efficiency are linked to the present invention.

본 발명에 따르면, 기저면 전위가 관통 칼날상 전위로 변환하는 변환율은 종래 90 내지 93％ 정도였던 것에 반해, 95％ 이상으로 할 수 있다. 또한, Ra값에 관해서 그 값이 과도하게 작을 경우, 이러한 전위의 변환 효과의 개선이 확인되지 않고, 반대로 과도하게 크면 테라스 부분도 에칭되기 때문에, 전위가 변환되지 않고 기저면 방향(도 1의 b 방향)으로 진행될 확률이 올라간다고 생각되며, Ra값에는 최적값이 존재한다.According to the present invention, the conversion rate at which the base surface potential is converted to a through-blade phase potential is about 90 to 93%, whereas it can be 95% or more. Further, when the value of Ra is excessively small, the improvement in the effect of converting such dislocation is not confirmed. On the contrary, when the value is excessively large, the terrace portion is also etched, so that the dislocation is not converted and the base surface direction (b direction in FIG. 1) ), It is thought that the probability of proceeding increases, and an optimal value exists in the Ra value.

이 SiC 단결정 기판의 에칭은 에피택셜 성장로 내에 에칭 가스를 흐르게 해서 행하면 되고, 대표적으로는 수소 가스를 에칭 가스로서 사용할 수 있고, 매분 100 내지 200L 정도의 유량으로 에칭을 행하게 하면 된다. 수소 가스 이외에도, 예를 들어 헬륨이나 아르곤 등을 에칭 가스로 사용하게 해도 된다. 또한, 에칭 시의 온도나 압력에 대해서는 도 2나 도 3에서 나타낸 바와 같은 성장로 내의 조건을 채용할 수 있고, 구체적으로는 온도는 1500℃ 이상 1700℃ 이하인 것이 좋고, 압력은 1kPa 이상 20kPa 이하인 것이 좋다.Etching of the SiC single crystal substrate may be performed by flowing an etching gas in the epitaxial growth furnace. Typically, hydrogen gas can be used as the etching gas, and etching may be performed at a flow rate of about 100 to 200 L per minute. In addition to hydrogen gas, helium or argon may be used as an etching gas, for example. In addition, for the temperature and pressure at the time of etching, conditions in the growth furnace as shown in Figs. 2 and 3 can be employed. Specifically, the temperature is preferably 1500 ° C or more and 1700 ° C or less, and the pressure is 1kPa or more and 20kPa or less good.

[실시 형태 2][Embodiment 2]

(버퍼층의 형성 공정)(Process for forming a buffer layer)

본 발명의 제2 실시 형태에서는 제1 실시 형태에서의 SiC 단결정 기판의 에칭 후에, 에피택셜 성장로 내에 규소계 및 탄소계의 재료 가스를 흐르게 해서 SiC를 에피택셜 성장시켜, 버퍼층과 디바이스 동작층을 형성하는 수순에 대해, 도 6의 성장 시퀀스를 사용하여 설명한다. SiC 단결정 기판을 세트하고, SiC 단결정 기판 표면의 에칭이 종료될 때까지는 도 3과 동일하다. 에칭 종료 후, 재료 가스인 SiH4와 C3H8을 도입하여 성장을 개시하지만, 먼저, 버퍼층을 형성하고, 계속해서, 디바이스 동작층을 형성한다. 이 버퍼층은 관통 칼날상 전위에의 변환을 촉진시키고, 기저면 전위를 저감시키는 역할을 주로 담당하고, 디바이스 동작층은 디바이스의 형성에 사용되는 것이다.In the second embodiment of the present invention, after the SiC single crystal substrate in the first embodiment is etched, SiC is epitaxially grown by flowing a silicon-based and carbon-based material gas into the epitaxial growth furnace, thereby forming a buffer layer and a device operation layer. The formation procedure will be described using the growth sequence in FIG. 6. The SiC single crystal substrate is set, and it is the same as FIG. 3 until the etching of the surface of the SiC single crystal substrate is completed. After the etching is completed, the material gases SiH 4 and C 3 H 8 are introduced to start growth, but first, a buffer layer is formed, and then a device operation layer is formed. This buffer layer mainly plays a role of promoting conversion to the dislocation of the penetrating blade and reducing the underlying surface dislocation, and the device operation layer is used for forming the device.

이와 같이 에피택셜 성장 개시 시에 버퍼층을 형성함으로써, 디바이스 동작층을 성장시킨 후의 에피택셜 막에 있어서, 막 중에 잔존하는 기저면 전위가 효과적으로 저감된 양호한 막이 얻어지게 된다. 이것은, 상세하게는 하기에서 설명한 바와 같이, 버퍼층으로서 에피택셜 막을 낮은 C/Si비로 성장시켜, SiC 단결정 기판 상에 평탄성이 높은 에피택셜 막을 형성함으로써, SiC 단결정 기판 표면의 기저면 전위가 안정적으로 관통 칼날상 전위로 변환하기 때문이다. 이것을 도 7a, 7b에서 설명한다.By forming the buffer layer at the start of epitaxial growth in this way, in the epitaxial film after growing the device operation layer, a good film is obtained in which the underlying surface potential remaining in the film is effectively reduced. This is, as described in detail below, by growing an epitaxial film as a buffer layer at a low C / Si ratio to form an epitaxial film with high flatness on a SiC single crystal substrate, the underlying surface potential of the SiC single crystal substrate surface is stably penetrated through the blade This is because it is converted into a phase potential. This will be described in Figs. 7A and 7B.

도 7a는 에칭 종료 후의 SiC 단결정 기판 상에 디바이스 동작층을 형성하는 경우와 마찬가지의 C/Si비로 에피택셜층(4)을 성장시킨 경우를 나타내지만, SiC 단결정 기판의 기저면 전위(1)의 근방에서 짧은 스텝 번칭이 발생하고 있는 부분 2”에서는 결정 상태가 흐트러지기 때문에 스텝 플로우 성장이 진행되기 어려워진다. 그 결과, 특히 성장 초기에 있어서 막 두께가 증가되고, 부호 5에 나타내는 바와 같이 에지 부분이 고조되고, 반대로 그 하부 6에서는 저변으로 하여 막 두께가 감소한다. 이와 같이 되면, SiC 단결정 기판의 기저면 전위(1)는, b 방향으로 진행한 쪽이 짧아지는 상황이 발생하기 때문에, 기저면 전위인 채로 에피택셜 막에 잔존하게 되고, 성장전 에칭을 최적화한 효과가 저감된다. 이러한 상태의 버퍼층에서는 표면의 Ra값은 3㎚를 초과하고 있다.Fig. 7A shows a case where the epitaxial layer 4 is grown at a C / Si ratio similar to the case of forming the device operation layer on the SiC single crystal substrate after the etching is finished, but in the vicinity of the base surface potential 1 of the SiC single crystal substrate In step 2 ”where short step bunching is occurring, the crystal state is disturbed, making step flow growth difficult to progress. As a result, in particular, the film thickness is increased at the early stage of growth, the edge portion is raised as indicated by reference numeral 5, and, conversely, the film thickness is reduced at the bottom 6. In this case, the base surface potential 1 of the SiC single crystal substrate remains short in the epitaxial film while maintaining the base surface potential because the side in the b direction shortens, and the effect of optimizing etching before growth is obtained. Is reduced. In the buffer layer in this state, the Ra value of the surface exceeds 3 nm.

한편, 도 7b와 같이, 에칭 종료 후의 SiC 단결정 기판에 대해 에피택셜층을 낮은 C/Si비로 성장시킴으로써, 평탄성이나 균일성이 높은 에피택셜 막(4)을 형성시킬 수 있다. 이에 의해, 스텝의 집합부(10)가 발생하고 있는 부분 2”에서도 부호 4와 같은 평탄한 상태가 되어 있다고 생각되며, 상기 에피택셜 막(4)은 에칭 등을 행하지 않아도 기저면 전위(1')가 관통 칼날상 전위로 변환하기 쉬운 상태로 유지된다. 즉, 에칭으로 짧은 스텝 번칭을 수반하는 스텝의 집합부(10)를 형성하고, 기저면 전위의 변환 효율을 올린 SiC 단결정 기판에 대해, 그 효과를 보다 확실하게 하기 위해서는 낮은 C/Si비로 성장하고, 평탄성이 높은 에피택셜 막(4)을 버퍼층으로서 형성하는 것이 중요해진다. 이 경우의 버퍼층의 표면 Ra값은 1 내지 3㎚이다.On the other hand, as shown in Fig. 7B, the epitaxial film 4 having high flatness and uniformity can be formed by growing the epitaxial layer at a low C / Si ratio with respect to the SiC single crystal substrate after the etching is completed. As a result, it is considered that the part 2 ”in which the gathering portion 10 of the step is generated is also in a flat state as indicated by reference numeral 4, and the epitaxial film 4 has a base surface potential 1 'even without etching or the like. It remains easy to convert to a dislocation on the penetrating blade. That is, for a SiC single crystal substrate in which a step 10 with short step bunching is formed by etching, and the conversion efficiency of the base surface potential is increased, the effect is further increased at a low C / Si ratio, It is important to form the epitaxial film 4 with high flatness as a buffer layer. The surface Ra value of the buffer layer in this case is 1 to 3 nm.

본 발명에 의해, 4° 정도라고 한 실용적인 오프 각도를 갖는 SiC 단결정 기판 상의 에피택셜 막에 있어서, 막 중에 잔존하는 기저면 전위를 저감시킨 양호한 에피택셜 막이 얻어지게 된다. 에칭 종료 후의 SiC 단결정 기판에 대해 성장시키는 버퍼층의 두께는 에칭에 의해 짧은 스텝 번칭을 형성한 SiC 단결정 기판의 기저면 전위의 변환을 완료할 수 있는 두께로 하기 때문에 0.5㎛ 이상 1㎛ 이하이다. 이 버퍼층은 낮은 C/Si비로 성장하기 때문에 두꺼워지면 성장 시간이 길어지며, 또한, C/Si비의 요동에 의한 성장 막의 안정성이 문제가 되는 것 등을 고려하여, 막 두께의 상한을 정하고 있다.According to the present invention, in an epitaxial film on a SiC single crystal substrate having a practical off-angle of about 4 °, a good epitaxial film with a reduced base surface potential remaining in the film is obtained. The thickness of the buffer layer to be grown on the SiC single crystal substrate after the completion of etching is 0.5 µm or more and 1 µm or less because the thickness of the SiC single crystal substrate having short step bunching by etching is used to complete conversion of the base surface potential. Since the buffer layer grows at a low C / Si ratio, the thicker the longer the growth time, and the upper limit of the film thickness is determined in consideration of the problem of stability of the growth film due to fluctuation of the C / Si ratio.

또한, 버퍼층을 성장할 때의 재료 가스 중의 Si 원자수에 대한 C 원자수의 비(C/Si비)는 0.3 이상 0.6 이하이다. 이것은 상술한 바와 같이, 스텝 플로우 성장을 촉진하기 위하여 필요하며, 0.6보다 크면 그 효과가 작아지고, 0.3보다 작으면 Si 드롭렛의 발생이 문제가 되기 때문이다. 예를 들어, 규소계의 재료 가스로서 SiH4를 사용하고, 탄소계의 재료 가스로서 C3H8을 사용하는 경우, 버퍼층을 성장시킬 때의 SiH4 유량은 매분 50 내지 60㎤이며, C3H8 유량은 매분 6 내지 10㎤이다.In addition, the ratio (C / Si ratio) of C atoms to Si atoms in the material gas when growing the buffer layer is 0.3 or more and 0.6 or less. This is because, as described above, it is necessary to promote step flow growth, and if it is larger than 0.6, the effect becomes small, and if it is smaller than 0.3, generation of Si droplets becomes a problem. For example, when SiH 4 is used as the silicon-based material gas and C 3 H 8 is used as the carbon-based material gas, the SiH 4 flow rate when growing the buffer layer is 50 to 60 cm 3 per minute, and C 3 The H 8 flow rate is 6 to 10 cm 3 per minute.

또한, 버퍼층의 에피택셜 막의 성장 온도에 관해서는 1600℃ 미만이면 막의 품질을 저하시키고, 1700℃를 초과하면 표면으로부터의 원자의 재증발이 커지는 점에서, 에피택셜 막의 성장 온도는 1600℃ 이상 1700℃ 이하로 한다. 성장 시의 압력도 막의 품질에 영향을 주고, 과도하게 낮으면 표면 조도가 증가되며, 너무 높으면 Si 드롭렛의 발생이 문제가 되기 때문에 버퍼층을 형성할 때의 압력은 2kPa 이상 10kPa 이하로 한다.In addition, the growth temperature of the epitaxial film of the buffer layer is less than 1600 ° C, the quality of the film is lowered, and when it exceeds 1700 ° C, the re-evaporation of atoms from the surface increases, and the growth temperature of the epitaxial film is 1600 ° C or more and 1700 ° C. It shall be as follows. The pressure at the time of growth also affects the quality of the film, and if it is excessively low, the surface roughness increases, and if it is too high, the occurrence of Si droplets becomes a problem, so the pressure when forming the buffer layer is 2 kPa or more and 10 kPa or less.

[실시 형태 3][Embodiment 3]

(디바이스 동작층의 형성 공정)(Process for forming a device operation layer)

제3 실시 형태에서는 제2 실시 형태에 따른 버퍼층 형성 후, 디바이스 동작층이 사용되는 디바이스의 용도에 따른 성장 조건으로 성장시킨다. 또한, 버퍼층 형성 공정과 디바이스 동작층 사이에 상기 버퍼층을 에칭하는 공정을 넣지 않고, 상기 버퍼층을 형성했을 때의 규소계 재료 가스 및 탄소계 재료 가스의 C/Si보다도 높은 C/Si값으로, 규소계 재료 가스 및 탄소계 재료 가스를 흐르게 하고, 상기 버퍼층 상에 직접적으로 탄화규소를 에피택셜 성장시켜 디바이스 동작층을 형성한다.In the third embodiment, after the buffer layer according to the second embodiment is formed, the device operation layer is grown under growing conditions according to the use of the device. Further, a C / Si value higher than C / Si of the silicon-based material gas and the carbon-based material gas at the time of forming the buffer layer is performed without putting a process of etching the buffer layer between the buffer layer forming process and the device operation layer. A device operating layer is formed by flowing a sub-based material gas and a carbon-based material gas and epitaxially growing silicon carbide directly on the buffer layer.

구체적으로는 재료 가스 중의 Si 원자수에 대한 C 원자수의 비(C/Si비)는 1.0 이상 2.0 이하인 것이 좋고, 성장 온도는 1600℃ 이상 1700℃ 이하인 것이 좋고, 성장 압력은 2kPa 이상 10kPa 이하인 것이 좋다. 이 디바이스 동작층의 두께에 대해서도 용도 등에 따라 적절히 설정할 수 있지만, 적합하게는 5㎛ 이상 50㎛ 이하인 것이 좋다. 또한, 버퍼층이나 디바이스 동작층의 형성에 사용하는 재료 가스로서, 상기의 성장 시퀀스에서는 SiH4와 C3H8의 경우를 예시했지만, 재료 가스는 이에 제한되지 않고, 예를 들어 규소계의 재료 가스로서 SiHCl3, SiH2Cl2, SiCl4 등을 사용하거나, 탄소계의 재료 가스로서 C2H4, CH4 등을 사용할 수 있다. 또한, 이들 에피택셜 막을 성장할 때에 N2 등의 도핑 가스와 함께 흐르도록 해도 물론 상관없다.Specifically, the ratio of the number of C atoms to the number of Si atoms in the material gas (C / Si ratio) is preferably 1.0 or more and 2.0 or less, the growth temperature is preferably 1600 ° C or more and 1700 ° C or less, and the growth pressure is 2kPa or more and 10kPa or less good. The thickness of the device operation layer can also be appropriately set depending on the application and the like, but is preferably 5 μm or more and 50 μm or less. Incidentally, as the material gas used for the formation of the buffer layer or the device operation layer, SiH 4 and C 3 H 8 have been exemplified in the above growth sequence, but the material gas is not limited to this, for example, a silicon-based material gas. As SiHCl 3 , SiH 2 Cl 2 , SiCl 4 or the like, or C 2 H 4 , CH 4 or the like can be used as a carbonaceous material gas. In addition, these may be epitaxially to flow with a doping gas such as N 2 when the epitaxial growth film is not matter of course.

본 발명에서 사용하는 SiC 단결정 기판의 오프 각도에 대해서는 바람직하게는 (0001)면에 대해 <11-20> 방향으로 기울인 오프 각도가 2° 이상 4° 이하인 것이 좋다. 오프 각도가 4°보다 크면 기판 내의 기저면 전위가 오프 각도가 부여된 표면과 교차하는 각도가 커지고, 에피택셜 성장 시에 기저면 방향(도 1에서의 b 방향)으로 진행해도 그것과 수직 방향(도 1에서의 a 방향)으로 진행되어도 전위의 길이가 별로 변함없기 때문에 본 발명의 효과가 나타나기 어렵다. 반대로, 2°보다 작으면 초기 상태에서의 기저면 전위의 수가 적은 데다가, 테라스가 과도하게 넓은 것에 의한 스텝 플로우 성장의 저해 등의 악영향이 커진다.For the off-angle of the SiC single crystal substrate used in the present invention, preferably, the off-angle inclined in the <11-20> direction with respect to the (0001) plane is preferably 2 ° or more and 4 ° or less. If the off angle is greater than 4 °, the angle at which the base surface potential in the substrate intersects the surface to which the off angle is applied increases, and even if it progresses in the base surface direction (b direction in FIG. 1) during epitaxial growth, it is perpendicular to it (FIG. In the a direction), the effect of the present invention is unlikely to appear because the length of the dislocation does not change much. Conversely, if it is less than 2 °, the number of base surface dislocations in the initial state is small, and adverse effects such as inhibition of step flow growth due to the excessively wide terrace are large.

이와 같이 성장시킨 에피택셜 SiC 단결정 웨이퍼 상에 적합하게 형성되는 디바이스로서는 특별히 제한은 없지만, 예를 들어 쇼트키 배리어 다이오드, PIN다이오드, MOS 다이오드, MOS 트랜지스터 등을 들 수 있고, 그 중에서도 전력 제어용으로 사용되는 디바이스를 얻는 데에 적합하다.The device suitably formed on the epitaxial SiC single crystal wafer grown in this way is not particularly limited, and examples thereof include Schottky barrier diodes, PIN diodes, MOS diodes, and MOS transistors, among others, used for power control. It is suitable for obtaining a device.

실시예Example

이하, 실시예 등에 기초하여 본 발명을 구체적으로 설명하지만, 본 발명은 이들 내용에 제한되는 것은 아니다.Hereinafter, the present invention will be specifically described based on examples and the like, but the present invention is not limited to these contents.

(참고예 1)(Reference Example 1)

먼저, SiC 단결정 기판의 표면을 산술 평균 조도 Ra값이 0.5㎚ 이상 3.0㎚ 이하가 되도록 에칭한 후 버퍼층을 마련하지 않고, 직접 디바이스 동작층을 형성한 예를 참고예 1 내지 4로서 나타낸다.First, the surface of the SiC single crystal substrate is etched so that the arithmetic average roughness Ra value is 0.5 nm or more and 3.0 nm or less, and an example in which a device operation layer is directly formed without providing a buffer layer is shown as Reference Examples 1 to 4.

4인치(100㎜) 웨이퍼용 SiC 단결정 잉곳으로부터, 약 400㎛의 두께로 슬라이스하고, 거친 연삭과 다이아몬드 지립에 의한 통상 연마 및 화학 기계 연마(CMP)를 실시하고, 4H형의 폴리 타입을 가진 SiC 단결정 기판의 Si면에 이하와 같은 에피택셜 성장을 실시했다. 이 SiC 단결정 기판은 (0001)면에 대해 <11-20> 방향으로 기울인 오프 각도가 4°이다.SiC for 4 inch (100 mm) wafer SiC single crystal ingot, sliced to a thickness of about 400 µm, subjected to normal grinding and chemical mechanical polishing (CMP) by rough grinding and diamond abrasive grains, and SiC having a 4H polytype The following epitaxial growth was performed on the Si surface of the single crystal substrate. This SiC single crystal substrate has an off angle of 4 ° inclined in the <11-20> direction with respect to the (0001) plane.

성장의 순서로서는 도 6의 성장 시퀀스와 같이 하고, 구체적으로는 에피택셜 성장로에 상기 SiC 단결정 기판을 세트하여, 성장로 내를 진공 배기한 후, 수소 가스를 도입하면서 압력을 10kPa로 조정했다. 그 후, 압력을 일정하게 유지하면서 수소 가스의 유량과 성장로의 온도를 높이고, 최종적으로 수소 가스는 매분 150L, 성장로의 온도는 1635℃로 했다. 그 후 압력을 2kPa로 조정하여 수소 가스 중에서 SiC 단결정 기판의 에칭을 40분 행했다. 이 때, 미리 동일 조건에서 에칭한 SiC 단결정 기판의 표면을 원자간력 현미경(AFM)으로 관찰한 결과에 기초하면, 이 에칭 후의 SiC 단결정 기판의 표면 조도 Ra값은 0.5㎚가 된다. 에칭 후, 성장로의 온도를 1650℃로 올리고, SiH4 유량을 매분 150㎤, C3H8 유량을 매분 65㎤로 하여 성장을 개시하고, 에피택셜층의 두께가 10㎛가 될 때까지 성장시켰다(C/Si비는 1.3). 성장한 에피택셜층은 디바이스 동작을 위한 디바이스 동작층이며, 기저면 전위의 변환 효율을 더욱 높이기 위한 버퍼층은 성장시키지 않고 있다.The growth sequence was the same as the growth sequence in Fig. 6, specifically, the SiC single crystal substrate was set in an epitaxial growth furnace, and the inside of the growth furnace was evacuated, and then the pressure was adjusted to 10 kPa while introducing hydrogen gas. Thereafter, while maintaining the pressure constant, the flow rate of the hydrogen gas and the temperature of the growth furnace were increased, and finally, the hydrogen gas was 150 L per minute and the temperature of the growth furnace was 1635 ° C. After that, the pressure was adjusted to 2 kPa to etch the SiC single crystal substrate in hydrogen gas for 40 minutes. At this time, based on the results of observing the surface of the SiC single crystal substrate etched under the same conditions in advance with an atomic force microscope (AFM), the surface roughness Ra value of the SiC single crystal substrate after this etching is 0.5 nm. After etching, the temperature of the growth furnace was raised to 1650 ° C., the growth was started with a flow rate of SiH 4 of 150 cm 3 per minute and a flow rate of C 3 H 8 of 65 cm 3 per minute, and the epitaxial layer was grown to a thickness of 10 μm. (C / Si ratio is 1.3). The grown epitaxial layer is a device operation layer for device operation, and the buffer layer for further increasing the conversion efficiency of the base surface potential is not grown.

이와 같이 하여 에피택셜 성장을 행한 막을 용융 KOH로 에칭하고, 에치 피트가 나타난 디바이스 동작층의 표면의 광학 현미경 사진을 도 8에 나타낸다. 도 8의 사진의 화살표가 기저면 전위에 의한 에치 피트이며, 다른 피트는 관통 나선 전위 혹은 관통 칼날상 전위에 의한 것이다. 이러한 방법에 의해, 얻어진 에피택셜 막 내의 기저면 전위 밀도를 평가하고, SiC 단결정 기판의 기저면 전위 밀도와 비교한 바, 이 참고예 1에서는 SiC 단결정 기판 표면의 기저면 전위에서 에피택셜 막에 이어진 것은 전체의 3.5％였다. 즉, SiC 단결정 기판 표면의 기저면 전위의 96.5％가 변환된 것이 되고, 이들은 관통 칼날상 전위로 변환했다고 생각된다. 또한, 에피택셜 막의 성장 조건이나 변환 효율에 대해 통합한 것을 표 1, 2에 나타낸다.The thus-epitaxially grown film is etched with molten KOH, and an optical micrograph of the surface of the device operation layer showing the etch pits is shown in FIG. 8. The arrow in the picture in FIG. 8 is an etch pit due to the underlying surface dislocation, and the other pit is caused by a through spiral dislocation or a through blade dislocation. By evaluating the base surface dislocation density in the obtained epitaxial film by this method and comparing it with the base surface dislocation density of the SiC single crystal substrate, in Reference Example 1, the entire surface of the SiC single crystal substrate leading to the epitaxial film was It was 3.5%. That is, it is considered that 96.5% of the base surface potential of the SiC single crystal substrate surface has been converted, and these have been converted to through-blade phase potential. In addition, Table 1 and Table 2 show integration of growth conditions and conversion efficiency of the epitaxial film.

(참고예 2)(Reference Example 2)

참고예 1과 마찬가지로 슬라이스, 거친 연삭, 연마를 행한, 4H형의 폴리 타입을 가진 4인치(100㎜)의 SiC 단결정 기판의 Si면에 에피택셜 성장을 실시했다. SiC 단결정 기판의 오프각은 4°이다(오프 방향은 참고예 1과 같다). 수소 가스 중에서의 에칭 개시까지는 참고예 1과 마찬가지이지만, 이 참고예 2에서는 에칭 시간을 60분으로 하고, 에칭 후의 SiC 단결정 기판의 표면 조도 Ra값이 1.3㎚가 되도록 했다. 에칭 후는 참고예 1과 마찬가지로 에피택셜 성장을 행했다(버퍼층의 형성은 없음). 성장 후의 에피택셜 막을 용융 KOH로 에칭하고, 에치 피트에 의한 전위 밀도의 평가를 실시한 바, SiC 단결정 기판 표면의 기저면 전위의 변환율은 97％였다.In the same manner as in Reference Example 1, epitaxial growth was performed on the Si surface of a 4 inch (100 mm) SiC single crystal substrate having a 4H type poly type, which had been sliced, rough ground, and polished. The off angle of the SiC single crystal substrate is 4 ° (the off direction is the same as in Reference Example 1). Until the start of etching in hydrogen gas, it was the same as in Reference Example 1, but in this Reference Example 2, the etching time was set to 60 minutes, and the surface roughness Ra value of the SiC single crystal substrate after etching was set to 1.3 nm. After etching, epitaxial growth was performed in the same manner as in Reference Example 1 (no formation of a buffer layer). When the epitaxial film after growth was etched with molten KOH and the dislocation density was evaluated by etch pitting, the conversion rate of the underlying surface dislocation on the surface of the SiC single crystal substrate was 97%.

(참고예 3)(Reference Example 3)

참고예 1과 마찬가지로 슬라이스, 거친 연삭, 연마를 행한, 4H형의 폴리 타입을 가진 4인치(100㎜)의 SiC 단결정 기판의 Si면에 에피택셜 성장을 실시했다. 기판의 오프각은 4°이다(오프 방향은 참고예 1과 동일하다). 수소 가스 중에서의 에칭 개시까지는 참고예 1과 동일하지만, 이 참고예 3에서는 에칭 시간을 80분으로 하고, 에칭 후의 SiC 단결정 기판의 표면 조도 Ra값이 3.0㎚가 되도록 했다. 에칭 후는 참고예 1과 마찬가지로 에피택셜 성장을 행했다(버퍼층의 형성은 없음). 성장 후의 에피택셜 막을 용융 KOH로 에칭하고, 에치 피트에 의한 전위 밀도의 평가를 실시한 바, SiC 단결정 기판 표면의 기저면 전위의 변환율은 97％였다.In the same manner as in Reference Example 1, epitaxial growth was performed on the Si surface of a 4 inch (100 mm) SiC single crystal substrate having a 4H type poly type, which had been sliced, rough ground, and polished. The off angle of the substrate is 4 ° (the off direction is the same as in Reference Example 1). Until the start of etching in hydrogen gas, it was the same as in Reference Example 1, but in this Reference Example 3, the etching time was set to 80 minutes, and the surface roughness Ra value of the SiC single crystal substrate after etching was set to 3.0 nm. After etching, epitaxial growth was performed in the same manner as in Reference Example 1 (no formation of a buffer layer). When the epitaxial film after growth was etched with molten KOH and the dislocation density was evaluated by etch pitting, the conversion rate of the underlying surface dislocation on the surface of the SiC single crystal substrate was 97%.

(참고예 4)(Reference Example 4)

참고예 1과 마찬가지로 슬라이스, 거친 연삭, 연마를 행한, 4H형의 폴리 타입을 가진 4인치(100㎜)의 SiC 단결정 기판의 Si면에 에피택셜 성장을 실시했다. SiC 단결정 기판의 오프각이 2°인 것 이외는 수소 가스에 의한 에칭, 에칭 후의 SiC 단결정 기판의 Ra값 및 에피택셜 성장의 조건은 참고예 1과 동일하다(버퍼층의 형성은 없음). 성장 후의 에피택셜 막을 용융 KOH로 에칭하고, 에치 피트에 의한 전위 밀도의 평가를 실시한 바, SiC 단결정 기판 표면의 기저면 전위의 변환율은 96％였다.In the same manner as in Reference Example 1, epitaxial growth was performed on the Si surface of a 4 inch (100 mm) SiC single crystal substrate having a 4H type poly type, which had been sliced, rough ground, and polished. The conditions of the etching with hydrogen gas, the Ra value of the SiC single crystal substrate and the epitaxial growth after etching, except that the off-angle of the SiC single crystal substrate is 2 °, are the same as in Reference Example 1 (no buffer layer is formed). When the epitaxial film after growth was etched with molten KOH and the dislocation density was evaluated by etch pitting, the conversion rate of the underlying surface dislocation on the surface of the SiC single crystal substrate was 96%.

(실시예 1)(Example 1)

참고예 1과 마찬가지로 슬라이스, 거친 연삭, 연마를 행한, 4H형의 폴리 타입을 가진 4인치(100㎜)의 SiC 단결정 기판의 Si면에 에피택셜 성장을 실시했다. SiC 단결정 기판의 오프각은 4°이다(오프 방향은 참고예 1과 동일하다). 수소 가스에 의한 에칭이나, 에칭 후의 SiC 단결정 기판의 Ra값은 참고예 1과 동일하다. 에칭 후, 성장로의 온도를 1650℃로 올리고, 버퍼층을 성장시켰다. 성장 조건은 SiH4 유량이 매분 50㎤, C3H8 유량이 매분 6.7㎤(C/Si비는 0.4)이며, 성장 압력은 6kPa로서, 막 두께 0.5㎛의 SiC 에피택셜 막을 얻었다.In the same manner as in Reference Example 1, epitaxial growth was performed on the Si surface of a 4 inch (100 mm) SiC single crystal substrate having a 4H type poly type, which had been sliced, rough ground, and polished. The off-angle of the SiC single crystal substrate is 4 ° (the off-direction is the same as in Reference Example 1). The Ra value of the etching with hydrogen gas or the SiC single crystal substrate after etching is the same as in Reference Example 1. After etching, the temperature of the growth furnace was raised to 1650 ° C, and the buffer layer was grown. The growth conditions were a SiH 4 flow rate of 50 cm 3 per minute, a C 3 H 8 flow rate of 6.7 cm 3 per minute (C / Si ratio of 0.4), a growth pressure of 6 kPa, and a SiC epitaxial film having a thickness of 0.5 μm was obtained.

버퍼층을 성장시킨 후, SiH4 유량을 매분 150㎤, C3H8 유량을 매분 65㎤로 하고(C/Si비는 1.3), 압력을 2kPa로 해서, 디바이스 동작을 위한 에피택셜층(디바이스 동작층)을 10㎛ 성장시켰다. 그리고, 성장 후의 에피택셜 막을 용융 KOH로 에칭하고, 에치 피트에 의한 전위 밀도의 평가를 실시한 바, SiC 단결정 기판 표면의 기저면 전위의 변환율은 98.5％였다.After growing the buffer layer, the SiH 4 flow rate is 150 cm 3 per minute, the C 3 H 8 flow rate is 65 cm 3 per minute (C / Si ratio is 1.3), and the pressure is 2 kPa, and an epitaxial layer for device operation (device operation) Layer) was grown to 10 μm. Then, the epitaxial film after growth was etched with molten KOH, and the dislocation density was evaluated by etch pitting. As a result, the conversion rate of the underlying surface dislocation on the surface of the SiC single crystal substrate was 98.5%.

(실시예 2)(Example 2)

참고예 1과 마찬가지로 슬라이스, 거친 연삭, 연마를 행한, 4H형의 폴리 타입을 가진 4인치(100㎜)의 SiC 단결정 기판의 Si면에 에피택셜 성장을 실시했다. SiC 단결정 기판의 오프각은 4°이다(오프 방향은 참고예 1과 같다). 수소 가스에 의한 에칭이나, 에칭 후의 SiC 단결정 기판의 Ra값은 참고예 2와 동일하다. 에칭 후, 성장로의 온도를 1650℃로 올리고, 버퍼층을 성장시켰다. 성장 조건은 SiH4 유량이 매분 50㎤, C3H8 유량이 매분 5㎤(C/Si비는 0.3)이며, 성장 압력은 6kPa로서, 막 두께 0.8㎛의 SiC 에피택셜 막을 얻었다.In the same manner as in Reference Example 1, epitaxial growth was performed on the Si surface of a 4 inch (100 mm) SiC single crystal substrate having a 4H type poly type, which had been sliced, rough ground, and polished. The off-angle of the SiC single crystal substrate is 4 ° (the off-direction is the same as in Reference Example 1). The Ra value of the etching with hydrogen gas or the SiC single crystal substrate after etching is the same as in Reference Example 2. After etching, the temperature of the growth furnace was raised to 1650 ° C, and the buffer layer was grown. The growth conditions were a SiH 4 flow rate of 50 cm 3 per minute, a C 3 H 8 flow rate of 5 cm 3 per minute (a C / Si ratio of 0.3), a growth pressure of 6 kPa, and a SiC epitaxial film having a film thickness of 0.8 μm was obtained.

버퍼층을 성장시킨 후, SiH4 유량을 매분 150㎤, C3H8 유량을 매분 65㎤로 하고(C/Si비는 1.3), 압력을 2kPa로 해서, 디바이스 동작을 위한 에피택셜층(디바이스 동작층)을 10㎛ 성장시켰다. 그리고, 성장 후의 에피택셜 막을 용융 KOH로 에칭하고, 에치 피트에 의한 전위 밀도의 평가를 실시한 바, SiC 단결정 기판 표면의 기저면 전위의 변환율은 98％였다.After growing the buffer layer, the SiH 4 flow rate is 150 cm 3 per minute, the C 3 H 8 flow rate is 65 cm 3 per minute (C / Si ratio is 1.3), and the pressure is 2 kPa, and an epitaxial layer for device operation (device operation) Layer) was grown to 10 μm. Then, the epitaxial film after growth was etched with molten KOH, and the dislocation density was evaluated by etch pitting. As a result, the conversion rate of the underlying surface dislocation on the surface of the SiC single crystal substrate was 98%.

(실시예 3)(Example 3)

참고예 1과 마찬가지로 슬라이스, 거친 연삭, 연마를 행한, 4H형의 폴리 타입을 가진 4인치(100㎜)의 SiC 단결정 기판의 Si면에 에피택셜 성장을 실시했다. SiC 단결정 기판의 오프각은 4°이다(오프 방향은 참고예 1과 동일하다). 수소 가스에 의한 에칭이나, 에칭 후의 SiC 단결정 기판의 Ra값은 참고예 3과 동일하다. 에칭 후, 성장로의 온도를 1650℃로 올리고, 버퍼층을 성장시켰다. 성장 조건은 SiH4 유량이 매분 50㎤, C3H8 유량이 매분 10㎤(C/Si비는 0.6)이며, 성장 압력은 6kPa로서, 막 두께 1㎛의 SiC 에피택셜 막을 얻었다.In the same manner as in Reference Example 1, epitaxial growth was performed on the Si surface of a 4 inch (100 mm) SiC single crystal substrate having a 4H type poly type, which had been sliced, rough ground, and polished. The off-angle of the SiC single crystal substrate is 4 ° (the off-direction is the same as in Reference Example 1). The Ra value of the etching with hydrogen gas or the SiC single crystal substrate after etching is the same as in Reference Example 3. After etching, the temperature of the growth furnace was raised to 1650 ° C, and the buffer layer was grown. The growth conditions were a SiH 4 flow rate of 50 cm 3 per minute, a C 3 H 8 flow rate of 10 cm 3 per minute (a C / Si ratio of 0.6), a growth pressure of 6 kPa, and a SiC epitaxial film having a film thickness of 1 μm was obtained.

버퍼층을 성장시킨 후, SiH4 유량을 매분 150㎤, C3H8 유량을 매분 65㎤로 하고(C/Si비는 1.3), 압력을 2kPa로 해서, 디바이스 동작을 위한 에피택셜층(디바이스 동작층)을 10㎛ 성장시켰다. 성장 후의 에피택셜 막을 용융 KOH로 에칭하고, 에치 피트에 의한 전위 밀도의 평가를 실시한 바, SiC 단결정 기판 표면의 기저면 전위의 변환율은 97.8％였다.After growing the buffer layer, the SiH 4 flow rate is 150 cm 3 per minute, the C 3 H 8 flow rate is 65 cm 3 per minute (C / Si ratio is 1.3), and the pressure is 2 kPa, and an epitaxial layer for device operation (device operation) Layer) was grown to 10 μm. When the epitaxial film after growth was etched with molten KOH and the dislocation density was evaluated by etch pitting, the conversion rate of the underlying surface dislocation on the surface of the SiC single crystal substrate was 97.8%.

(실시예 4)(Example 4)

참고예 1과 마찬가지로 슬라이스, 거친 연삭, 연마를 행한, 4H형의 폴리 타입을 가진 4인치(100㎜)의 SiC 단결정 기판의 Si면에 에피택셜 성장을 실시했다. SiC 단결정 기판의 오프각이 2°인 이외는 실시예 1과 동일하게 하여 에칭, 에피택셜 막의 성장을 실시했다. 성장 후의 에피택셜 막을 용융 KOH로 에칭하고, 에치 피트에 의한 전위 밀도의 평가를 실시한 바, SiC 단결정 기판 표면의 기저면 전위의 변환율은 97.5％였다.In the same manner as in Reference Example 1, epitaxial growth was performed on the Si surface of a 4 inch (100 mm) SiC single crystal substrate having a 4H type poly type, which had been sliced, rough ground, and polished. Etching and epitaxial film growth were performed in the same manner as in Example 1 except that the off-angle of the SiC single crystal substrate was 2 °. When the epitaxial film after growth was etched with molten KOH, and the dislocation density was evaluated by etch pitting, the conversion rate of the underlying surface dislocation on the surface of the SiC single crystal substrate was 97.5%.

(비교예 1)(Comparative Example 1)

참고예 1과 마찬가지로 슬라이스, 거친 연삭, 연마를 행한, 4H형의 폴리 타입을 가진 4인치(100㎜)의 SiC 단결정 기판의 Si면에 에피택셜 성장을 실시했다. SiC 단결정 기판의 오프각은 4°이다(오프 방향은 참고예 1과 동일하다). 수소 가스 중에서의 에칭까지는 참고예 1과 동일하지만, 에칭 시간을 10분으로 하고, 에칭 후의 SiC 단결정 기판의 표면 조도 Ra값이 0.2㎚가 되도록 했다. 에칭 후는 참고예 1과 동일하게 에피택셜 성장을 실시했다(버퍼층의 형성은 없음). 성장 후의 에피택셜 막을 용융 KOH로 에칭하고, 에치 피트에 의한 전위 밀도의 평가를 실시한 바, SiC 단결정 기판 표면의 기저면 전위의 변환율은 91％이며, 참고예에 비하여 변환 효율은 뒤떨어졌다.In the same manner as in Reference Example 1, epitaxial growth was performed on the Si surface of a 4 inch (100 mm) SiC single crystal substrate having a 4H type poly type, which had been sliced, rough ground, and polished. The off-angle of the SiC single crystal substrate is 4 ° (the off-direction is the same as in Reference Example 1). The etching in hydrogen gas was the same as in Reference Example 1, but the etching time was set to 10 minutes, and the surface roughness Ra value of the SiC single crystal substrate after etching was set to 0.2 nm. After etching, epitaxial growth was performed in the same manner as in Reference Example 1 (no formation of a buffer layer). When the epitaxial film after growth was etched with molten KOH and the dislocation density was evaluated by etch pitting, the conversion rate of the base surface dislocation on the surface of the SiC single crystal substrate was 91%, and the conversion efficiency was inferior to the reference example.

(비교예 2)(Comparative Example 2)

참고예 1과 마찬가지로 슬라이스, 거친 연삭, 연마를 행한, 4H형의 폴리 타입을 가진 4인치(100㎜)의 SiC 단결정 기판의 Si면에 에피택셜 성장을 실시했다. SiC 단결정 기판의 오프각은 4°이다(오프 방향은 참고예 1과 동일하다). 수소 가스 중에서의 에칭까지는 참고예 1과 동일하지만, 에칭 시간을 100분으로 하고, 에칭 후의 SiC 단결정 기판의 표면 조도 Ra값이 4㎚가 되도록 했다. 에칭 후는 참고예 1과 마찬가지로 에피택셜 성장을 실시했다(버퍼층의 형성은 없음). 성장 후의 에피택셜 막을 용융 KOH로 에칭하고, 에치 피트에 의한 전위 밀도의 평가를 실시한 바, SiC 단결정 기판 표면의 기저면 전위의 변환율은 90.5％이며, 참고예에 비하여 변환 효율은 뒤떨어졌다.In the same manner as in Reference Example 1, epitaxial growth was performed on the Si surface of a 4 inch (100 mm) SiC single crystal substrate having a 4H type poly type, which had been sliced, rough ground, and polished. The off-angle of the SiC single crystal substrate is 4 ° (the off-direction is the same as in Reference Example 1). The etching in hydrogen gas was the same as in Reference Example 1, but the etching time was set to 100 minutes, and the surface roughness Ra value of the SiC single crystal substrate after etching was set to 4 nm. After etching, epitaxial growth was performed in the same manner as in Reference Example 1 (no formation of a buffer layer). When the epitaxial film after growth was etched with molten KOH and the dislocation density was evaluated by etch pitting, the conversion rate of the base surface dislocation on the surface of the SiC single crystal substrate was 90.5%, and the conversion efficiency was inferior to the reference example.

(비교예 3)(Comparative Example 3)

참고예 1과 마찬가지로 슬라이스, 거친 연삭, 연마를 행한, 4H형의 폴리 타입을 가진 4인치(100㎜)의 SiC 단결정 기판의 Si면에 에피택셜 성장을 실시했다. SiC 단결정 기판의 오프각은 4°이다(오프 방향은 참고예 1과 같다). 수소 가스에 의한 에칭이나, 에칭 후의 SiC 단결정 기판의 Ra값은 참고예 1과 동일하다. 에칭 후, 성장로의 온도를 1650℃로 올리고, 버퍼층을 성장시켰다. 성장 조건은 SiH4 유량이 매분 50㎤, C3H8 유량이 매분 16.7㎤(C/Si비는 1.0)이며, 성장 압력은 6kPa로서, 막 두께 0.5㎛의 SiC 에피택셜 막을 얻었다.In the same manner as in Reference Example 1, epitaxial growth was performed on the Si surface of a 4 inch (100 mm) SiC single crystal substrate having a 4H type poly type, which had been sliced, rough ground, and polished. The off-angle of the SiC single crystal substrate is 4 ° (the off-direction is the same as in Reference Example 1). The Ra value of the etching with hydrogen gas or the SiC single crystal substrate after etching is the same as in Reference Example 1. After etching, the temperature of the growth furnace was raised to 1650 ° C, and the buffer layer was grown. The growth conditions were a SiH 4 flow rate of 50 cm 3 per minute, a C 3 H 8 flow rate of 16.7 cm 3 per minute (C / Si ratio of 1.0), a growth pressure of 6 kPa, and a SiC epitaxial film having a thickness of 0.5 μm was obtained.

버퍼층을 성장시킨 후, SiH4 유량을 매분 150㎤, C3H8 유량을 매분 65㎤로 하고(C/Si비는 1.3), 압력을 2kPa로 해서, 디바이스 동작을 위한 에피택셜층(디바이스 동작층)을 10㎛ 성장시켰다. 성장 후의 에피택셜 막을 용융 KOH로 에칭하고, 에치 피트에 의한 전위 밀도의 평가를 실시한 바, SiC 단결정 기판 표면의 기저면 전위의 변환율은 93.5％였다. 이것은, 버퍼층 성장 시의 C/Si비가 높고, 막의 평탄성이 악화되었으므로, 변환 효율이 저하되었다고 생각된다.After growing the buffer layer, SiH 4 The epitaxial layer (device operating layer) for device operation was grown to 10 µm with a flow rate of 150 cm 3 per minute and a C 3 H 8 flow rate of 65 cm 3 per minute (C / Si ratio of 1.3) and a pressure of 2 kPa. When the epitaxial film after growth was etched with molten KOH, and the dislocation density was evaluated by etch pitting, the conversion rate of the underlying surface dislocation on the surface of the SiC single crystal substrate was 93.5%. It is considered that the conversion efficiency was lowered because the C / Si ratio at the time of buffer layer growth was high and the film flatness deteriorated.

(비교예 4)(Comparative Example 4)

참고예 1과 마찬가지로 슬라이스, 거친 연삭, 연마를 행한, 4H형의 폴리 타입을 가진 4인치(100㎜)의 SiC 단결정 기판의 Si면에 에피택셜 성장을 실시했다. SiC 단결정 기판의 오프각은 4°이다(오프 방향은 참고예 1과 동일하다). 수소 가스에 의한 에칭이나, 에칭 후의 SiC 단결정 기판의 Ra값은 참고예 1과 동일하다. 에칭 후, 성장로의 온도를 1650℃로 올리고, 버퍼층을 성장시켰다. 성장 조건은 SiH4 유량이 매분 50㎤, C3H8 유량이 매분 6.7㎤(C/Si비는 0.4)이며, 성장 압력은 6kPa로서, 막 두께 2㎛의 SiC 에피택셜 막을 얻었다.In the same manner as in Reference Example 1, epitaxial growth was performed on the Si surface of a 4 inch (100 mm) SiC single crystal substrate having a 4H type poly type, which had been sliced, rough ground, and polished. The off-angle of the SiC single crystal substrate is 4 ° (the off-direction is the same as in Reference Example 1). The Ra value of the etching with hydrogen gas or the SiC single crystal substrate after etching is the same as in Reference Example 1. After etching, the temperature of the growth furnace was raised to 1650 ° C, and the buffer layer was grown. The growth conditions were a SiH 4 flow rate of 50 cm 3 per minute, a C 3 H 8 flow rate of 6.7 cm 3 per minute (C / Si ratio of 0.4), a growth pressure of 6 kPa, and a SiC epitaxial film having a film thickness of 2 μm was obtained.

버퍼층을 성장시킨 후, SiH4 유량을 매분 150㎤, C3H8 유량을 매분 65㎤로 하고(C/Si비는 1.3), 압력을 2kPa로 해서, 디바이스 동작을 위한 에피택셜층(디바이스 동작층)을 10㎛ 성장시켰다. 성장 후의 에피택셜 막을 용융 KOH로 에칭하고, 에치 피트에 의한 전위 밀도의 평가를 실시한 바, SiC 단결정 기판 표면의 기저면 전위의 변환율은 93％였다. 이것은, 버퍼층의 막 두께가 크게 성장 시간이 길어졌기 때문에, C/Si비의 요동에 의해 막의 평탄성이 악화되며, 변환 효율이 저하되었다고 생각된다.After growing the buffer layer, the SiH 4 flow rate is 150 cm 3 per minute, the C 3 H 8 flow rate is 65 cm 3 per minute (C / Si ratio is 1.3), and the pressure is 2 kPa, and an epitaxial layer for device operation (device operation) Layer) was grown to 10 μm. When the epitaxial film after growth was etched with molten KOH and the dislocation density was evaluated by etch pitting, the conversion rate of the underlying surface dislocation on the surface of the SiC single crystal substrate was 93%. This is considered to be because the film thickness of the buffer layer greatly increased the growth time, and the flatness of the film deteriorated due to fluctuation of the C / Si ratio, and the conversion efficiency was lowered.

(비교예 5)(Comparative Example 5)

참고예 1과 마찬가지로 슬라이스, 거친 연삭, 연마를 행한, 4H형의 폴리 타입을 가진 4인치(100㎜)의 SiC 단결정 기판의 Si면에 에피택셜 성장을 실시했다. SiC 단결정 기판의 오프각은 4°이다(오프 방향은 참고예 1과 동일하다). 수소 가스에 의한 에칭이나, 에칭 후의 SiC 단결정 기판의 Ra값은 참고예 1과 동일하다. 에칭 후, 성장로의 온도를 1580℃로 내리고, 버퍼층을 성장시켰다. 성장 조건은 SiH4 유량이 매분 50㎤, C3H8 유량이 매분 6.7㎤(C/Si비는 0.4)이며, 성장 압력은 6kPa로서, 막 두께 0.5㎛의 SiC 에피택셜 막을 얻었다.In the same manner as in Reference Example 1, epitaxial growth was performed on the Si surface of a 4 inch (100 mm) SiC single crystal substrate having a 4H type poly type, which had been sliced, rough ground, and polished. The off-angle of the SiC single crystal substrate is 4 ° (the off-direction is the same as in Reference Example 1). The Ra value of the etching with hydrogen gas or the SiC single crystal substrate after etching is the same as in Reference Example 1. After etching, the temperature of the growth furnace was lowered to 1580 ° C, and the buffer layer was grown. The growth conditions were a SiH 4 flow rate of 50 cm 3 per minute, a C 3 H 8 flow rate of 6.7 cm 3 per minute (a C / Si ratio of 0.4), a growth pressure of 6 kPa, and a SiC epitaxial film having a thickness of 0.5 μm was obtained.

버퍼층을 성장시킨 후, 성장로의 온도를 1650℃로 올리고, SiH4 유량을 매분 150㎤, C3H8 유량을 매분 65㎤로 하고(C/Si비는 1.3), 압력을 2kPa로 해서, 디바이스 동작을 위한 에피택셜층(디바이스 동작층)을 10㎛ 성장시켰다. 성장 후의 에피택셜 막을 용융 KOH로 에칭하고, 에치 피트에 의한 전위 밀도의 평가를 실시한 바, SiC 단결정 기판 표면의 기저면 전위의 변환율은 91％였다. 이것은, 버퍼층을 낮은 온도에서 성장시켰기 때문에, 스텝 플로우 성장이 균일하게 진행하지 않고 막의 평탄성이 악화되어, 변환 효율이 저하되었다고 생각된다.After growing the buffer layer, the temperature of the growth furnace was raised to 1650 ° C., the flow rate of SiH 4 was 150 cm 3 per minute, the flow rate of C 3 H 8 was 65 cm 3 per minute (C / Si ratio was 1.3), and the pressure was 2 kPa. The epitaxial layer for device operation (device operation layer) was grown to 10 mu m. When the epitaxial film after growth was etched with molten KOH and the dislocation density was evaluated by etch pitting, the conversion rate of the underlying surface dislocation on the surface of the SiC single crystal substrate was 91%. This is considered to be that since the buffer layer was grown at a low temperature, step flow growth did not proceed uniformly, and the flatness of the film deteriorated and conversion efficiency was lowered.

(비교예 6)(Comparative Example 6)

참고예 1과 마찬가지로 슬라이스, 거친 연삭, 연마를 행한, 4H형의 폴리 타입을 가진 4인치(100㎜)의 SiC 단결정 기판의 Si면에 에피택셜 성장을 실시했다. SiC 단결정 기판의 오프각은 4°이다(오프 방향은 참고예 1과 동일하다). 수소 가스에 의한 에칭이나, 에칭 후의 SiC 단결정 기판의 Ra값은 참고예 1과 동일하다. 에칭 후, 성장로의 온도를 1720℃로 올리고, 버퍼층을 성장시켰다. 성장 조건은 SiH4 유량이 매분 50㎤, C3H8 유량이 매분 6.7㎤(C/Si비는 0.4)이며, 성장 압력은 6kPa로서, 막 두께 0.5㎛의 SiC 에피택셜 막을 얻었다.In the same manner as in Reference Example 1, epitaxial growth was performed on the Si surface of a 4 inch (100 mm) SiC single crystal substrate having a 4H type poly type, which had been sliced, rough ground, and polished. The off-angle of the SiC single crystal substrate is 4 ° (the off-direction is the same as in Reference Example 1). The Ra value of the etching with hydrogen gas or the SiC single crystal substrate after etching is the same as in Reference Example 1. After etching, the temperature of the growth furnace was raised to 1720 ° C, and the buffer layer was grown. The growth conditions were a SiH 4 flow rate of 50 cm 3 per minute, a C 3 H 8 flow rate of 6.7 cm 3 per minute (a C / Si ratio of 0.4), a growth pressure of 6 kPa, and a SiC epitaxial film having a thickness of 0.5 μm was obtained.

버퍼층을 성장시킨 후, 성장로의 온도를 1650℃로 내리고, SiH4 유량을 매분 150㎤, C3H8 유량을 매분 65㎤로 하고(C/Si비는 1.3), 압력을 2kPa로 해서, 디바이스 동작을 위한 에피택셜층(디바이스 동작층)을 10㎛ 성장시켰다. 성장 후의 에피택셜 막을 용융 KOH로 에칭하고, 에치 피트에 의한 전위 밀도의 평가를 실시한 바, SiC 단결정 기판 표면의 기저면 전위의 변환율은 90.5％였다. 이것은, 버퍼층을 높은 온도에서 성장시켰기 때문에, 표면으로부터의 원자의 재증발이 크고 막의 평탄성이 악화되어, 변환 효율이 저하되었다고 생각된다.After growing the buffer layer, the temperature of the growth furnace was lowered to 1650 ° C., the flow rate of SiH 4 was 150 cm 3 per minute, the flow rate of C 3 H 8 was 65 cm 3 per minute (C / Si ratio was 1.3), and the pressure was 2 kPa. The epitaxial layer for device operation (device operation layer) was grown to 10 mu m. When the epitaxial film after growth was etched with molten KOH and the dislocation density was evaluated by etch pitting, the conversion rate of the underlying surface dislocation on the surface of the SiC single crystal substrate was 90.5%. This is considered to be because, since the buffer layer was grown at a high temperature, the re-evaporation of atoms from the surface was large, the flatness of the film was deteriorated, and the conversion efficiency was lowered.

(비교예 7)(Comparative Example 7)

참고예 1과 마찬가지로 슬라이스, 거친 연삭, 연마를 행한, 4H형의 폴리 타입을 가진 4인치(100㎜)의 SiC 단결정 기판의 Si면에 에피택셜 성장을 실시했다. SiC 단결정 기판의 오프각은 4°이다(오프 방향은 참고예 1과 동일하다). 수소 가스에 의한 에칭이나, 에칭 후의 SiC 단결정 기판의 Ra값은 참고예 1과 동일하다. 에칭 후, 성장로의 온도를 1650℃로 올리고, 버퍼층을 성장시켰다. 성장 조건은 SiH4 유량이 매분 50㎤, C3H8 유량이 매분 6.7㎤(C/Si비는 0.4)이며, 성장 압력은 1.5kPa로서, 막 두께 0.5㎛의 SiC 에피택셜 막을 얻었다.In the same manner as in Reference Example 1, epitaxial growth was performed on the Si surface of a 4 inch (100 mm) SiC single crystal substrate having a 4H type poly type, which had been sliced, rough ground, and polished. The off-angle of the SiC single crystal substrate is 4 ° (the off-direction is the same as in Reference Example 1). The Ra value of the etching with hydrogen gas or the SiC single crystal substrate after etching is the same as in Reference Example 1. After etching, the temperature of the growth furnace was raised to 1650 ° C, and the buffer layer was grown. The growth conditions were a SiH 4 flow rate of 50 cm 3 per minute, a C 3 H 8 flow rate of 6.7 cm 3 per minute (C / Si ratio of 0.4), and a growth pressure of 1.5 kPa, to obtain a SiC epitaxial film having a thickness of 0.5 μm.

버퍼층을 성장시킨 후, SiH4 유량을 매분 150㎤, C3H8 유량을 매분 65㎤로 하고(C/Si비는 1.3), 압력을 2kPa로 해서, 디바이스 동작을 위한 에피택셜층(디바이스 동작층)을 10㎛ 성장시켰다. 성장 후의 에피택셜 막을 용융 KOH로 에칭하고, 에치 피트에 의한 전위 밀도의 평가를 실시한 바, SiC 단결정 기판 표면의 기저면 전위의 변환율은 91％였다. 이것은, 버퍼층을 낮은 압력으로 성장시킨 것에 의한 표면 조도에 의해 막의 평탄성이 악화되어, 변환 효율이 저하되었다고 생각된다.After growing the buffer layer, the SiH 4 flow rate is 150 cm 3 per minute, the C 3 H 8 flow rate is 65 cm 3 per minute (C / Si ratio is 1.3), and the pressure is 2 kPa, and an epitaxial layer for device operation (device operation) Layer) was grown to 10 μm. When the epitaxial film after growth was etched with molten KOH and the dislocation density was evaluated by etch pitting, the conversion rate of the underlying surface dislocation on the surface of the SiC single crystal substrate was 91%. It is considered that the flatness of the film deteriorated due to the surface roughness caused by growing the buffer layer at a low pressure, and the conversion efficiency was lowered.

(비교예 8)(Comparative Example 8)

참고예 1과 마찬가지로 슬라이스, 거친 연삭, 연마를 행한, 4H형의 폴리 타입을 가진 4인치(100㎜)의 SiC 단결정 기판의 Si면에 에피택셜 성장을 실시했다. SiC 단결정 기판의 오프각은 4°이다(오프 방향은 참고예 1과 동일하다). 수소 가스에 의한 에칭이나, 에칭 후의 SiC 단결정 기판의 Ra값은 참고예 1과 동일하다. 에칭 후, 성장로의 온도를 1650℃로 올리고, 버퍼층을 성장시켰다. 성장 조건은 SiH4 유량이 매분 50㎤, C3H8 유량이 매분 6.7㎤(C/Si비는 0.4)이며, 성장 압력은 12kPa로서, 막 두께 0.5㎛의 SiC 에피택셜 막을 얻었다.In the same manner as in Reference Example 1, epitaxial growth was performed on the Si surface of a 4 inch (100 mm) SiC single crystal substrate having a 4H type poly type, which had been sliced, rough ground, and polished. The off-angle of the SiC single crystal substrate is 4 ° (the off-direction is the same as in Reference Example 1). The Ra value of the etching with hydrogen gas or the SiC single crystal substrate after etching is the same as in Reference Example 1. After etching, the temperature of the growth furnace was raised to 1650 ° C, and the buffer layer was grown. The growth conditions were a SiH 4 flow rate of 50 cm 3 per minute, a C 3 H 8 flow rate of 6.7 cm 3 per minute (C / Si ratio of 0.4), a growth pressure of 12 kPa, and a SiC epitaxial film having a thickness of 0.5 μm was obtained.

버퍼층을 성장시킨 후, SiH4 유량을 매분 150㎤, C3H8 유량을 매분 65㎤로 하고(C/Si비는 1.3), 압력을 2kPa로 해서, 디바이스 동작을 위한 에피택셜층(디바이스 동작층)을 10㎛ 성장했다. 성장 후의 에피택셜 막을 용융 KOH로 에칭하고, 에치 피트에 의한 전위 밀도의 평가를 실시한 바, SiC 단결정 기판 표면의 기저면 전위의 변환율은 91.2％였다. 이것은, 버퍼층을 높은 압력으로 성장시킨 것에 의한 Si 드롭렛의 발생에 의해 막의 평탄성이 악화되어, 변환 효율이 저하되었다고 생각된다.After growing the buffer layer, the SiH 4 flow rate is 150 cm 3 per minute, the C 3 H 8 flow rate is 65 cm 3 per minute (C / Si ratio is 1.3), and the pressure is 2 kPa, and an epitaxial layer for device operation (device operation) Layer) to 10 μm. When the epitaxial film after growth was etched with molten KOH and the dislocation density was evaluated by etch pitting, the conversion rate of the underlying surface dislocation on the surface of the SiC single crystal substrate was 91.2%. It is considered that the flatness of the film deteriorated due to the generation of Si droplets by growing the buffer layer at a high pressure, and the conversion efficiency was lowered.

상기 참고예 1 내지 4, 실시예 1 내지 4 및 비교예 1 내지 8의 조건과 평가 결과를 표 1 및 표 2에 나타낸다.The conditions and evaluation results of Reference Examples 1 to 4, Examples 1 to 4 and Comparative Examples 1 to 8 are shown in Tables 1 and 2.

Figure 112018003437370-pct00001
Figure 112018003437370-pct00001

Figure 112018003437370-pct00002
Figure 112018003437370-pct00002

본 발명에 의하면, SiC 단결정 기판 상에의 에피택셜 성장에 있어서, 기저면 전위가 적은 고품질 에피택셜 막을 갖는 에피택셜 SiC 단결정 웨이퍼를 작성하는 것이 가능하다. 그로 인해, 이와 같은 에피택셜 SiC 단결정 웨이퍼 상에 전자 디바이스를 형성하면, 디바이스의 특성 및 수율이 향상되는 것을 기대할 수 있다.According to the present invention, in epitaxial growth on a SiC single crystal substrate, it is possible to prepare an epitaxial SiC single crystal wafer having a high quality epitaxial film with a small base surface potential. Therefore, when forming an electronic device on such an epitaxial SiC single crystal wafer, it can be expected that the characteristics and yield of the device are improved.

Claims (8)

에피택셜 성장로 내에 규소계 재료 가스 및 탄소계 재료 가스를 흐르게 하고, 열 CVD법에 의해 탄화규소 단결정 기판 상에 탄화규소를 에피택셜 성장시켜 에피택셜 탄화규소 단결정 웨이퍼를 제조하는 방법이며,
에피택셜 성장을 개시하기 전에, 에피택셜 성장로 내에 에칭 가스를 흐르게 하고, 상기 탄화규소 단결정 기판의 표면을 산술 평균 조도 Ra값이 0.5㎚ 이상 3.0㎚ 이하가 되도록 상기 탄화규소 단결정 기판의 표면을 500㎚ 내지 1000㎚ 에칭하고,
상기 탄화규소 단결정 기판의 표면에 기저면 전위를 기점으로 길이 0.5 내지 1㎜로 볼록 형상인 스텝 번칭을 형성하는 것을 특징으로 하는 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법.A method of producing an epitaxial silicon carbide single crystal wafer by flowing a silicon-based material gas and a carbon-based material gas in an epitaxial growth furnace and epitaxially growing silicon carbide on a silicon carbide single crystal substrate by thermal CVD,
Before starting epitaxial growth, an etching gas is flowed into the epitaxial growth furnace, and the surface of the silicon carbide single crystal substrate is 500 so that the surface of the silicon carbide single crystal substrate has an arithmetic average roughness Ra value of 0.5 nm or more and 3.0 nm or less. Etched from nm to 1000 nm,
A method of manufacturing an epitaxial silicon carbide single crystal wafer, wherein convex step stepping is formed on the surface of the silicon carbide single crystal substrate with a base surface potential of 0.5 to 1 mm in length. 제1항에 있어서, 상기 에칭의 후, 규소계 재료 가스 및 탄소계 재료 가스를 상기 에피택셜 성장로 내에 공급하고, 상기 에칭된 상기 탄화규소 단결정 기판의 표면 상에 탄화규소를 에피택셜 성장시켜 버퍼층을 형성하고,
계속하여 상기 버퍼층 상에 탄화규소를 에피택셜 성장시켜 디바이스 동작층을 형성할 때에, 상기 버퍼층을 형성했을 때의 상기 규소계 재료 가스 및 상기 탄소계 재료 가스의 Si 원자수에 대한 C 원자수의 비 C/Si보다도 높은 C/Si로 하는 것을 특징으로 하는 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법.The buffer layer according to claim 1, wherein after the etching, a silicon-based material gas and a carbon-based material gas are supplied into the epitaxial growth furnace, and silicon carbide is epitaxially grown on the surface of the etched silicon carbide single crystal substrate. To form,
When the device operation layer is formed by epitaxially growing silicon carbide on the buffer layer, the ratio of the number of C atoms to the number of Si atoms in the silicon-based material gas and the carbon-based material gas when the buffer layer is formed A method for producing an epitaxial silicon carbide single crystal wafer, characterized in that C / Si is higher than C / Si. 제2항에 있어서, 상기 C/Si를 0.3 이상 0.6 이하로 해서, 상기 규소계 재료 가스 및 상기 탄소계 재료 가스를 상기 에피택셜 성장로 내에 공급하고, 1600℃ 이상 1700℃ 이하의 성장 온도, 및, 2kPa 이상 10kPa 이하의 성장 압력으로, 탄화규소를 상기 탄화규소 단결정 기판 상에 에피택셜 성장시켜 두께 0.5㎛ 이상 1㎛ 이하인 버퍼층을 형성하는 것을 특징으로 하는 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법.The method according to claim 2, wherein the C / Si is 0.3 or more and 0.6 or less, the silicon-based material gas and the carbon-based material gas are supplied into the epitaxial growth furnace, and a growth temperature of 1600 ° C or more and 1700 ° C or less, and , A method of manufacturing an epitaxial silicon carbide single crystal wafer, wherein silicon carbide is epitaxially grown on the silicon carbide single crystal substrate at a growth pressure of 2 kPa or more and 10 kPa or less to form a buffer layer having a thickness of 0.5 μm or more and 1 μm or less. 제2항에 있어서, 상기 C/Si를 1.0 이상 2.0 이하로 해서, 상기 규소계 재료 가스 및 상기 탄소계 재료 가스를 상기 에피택셜 성장로 내에 공급하고, 1600℃ 이상 1700℃ 이하의 성장 온도, 및, 2kPa 이상 10kPa 이하의 성장 압력으로, 상기 디바이스 동작층을 형성하는 것을 특징으로 하는 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법.The method according to claim 2, wherein the C / Si is 1.0 or more and 2.0 or less, the silicon-based material gas and the carbon-based material gas are supplied into the epitaxial growth furnace, and a growth temperature of 1600 ° C or more and 1700 ° C or less, and , A method for manufacturing an epitaxial silicon carbide single crystal wafer, wherein the device operation layer is formed at a growth pressure of 2 kPa or more and 10 kPa or less. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 에칭 가스가 수소 가스를 포함하는 것을 특징으로 하는 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법.The method for manufacturing an epitaxial silicon carbide single crystal wafer according to any one of claims 1 to 4, wherein the etching gas contains hydrogen gas. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 탄화규소 단결정 기판은 (0001)면에 대해 <11-20> 방향으로 기울인 오프 각도가 2° 이상 4° 이하인 것을 특징으로 하는 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법.The epitaxial carbonization according to any one of claims 1 to 4, wherein the silicon carbide single crystal substrate has an off angle inclined in the <11-20> direction with respect to the (0001) plane of 2 ° or more and 4 ° or less. Method for manufacturing a silicon single crystal wafer. 제5항에 있어서, 상기 탄화규소 단결정 기판은 (0001)면에 대해 <11-20> 방향으로 기울인 오프 각도가 2° 이상 4° 이하인 것을 특징으로 하는 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법.The method of claim 5, wherein the silicon carbide single crystal substrate has an off angle inclined in the <11-20> direction with respect to the (0001) plane of 2 ° or more and 4 ° or less. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 탄화규소 단결정 기판의 표면에 있어서의 기저면 전위의 95％ 이상이 상기 버퍼층과 상기 탄화규소 단결정 기판의 계면에서 관통 칼날상 전위로 변환되는 것을 특징으로 하는 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법.The method according to any one of claims 2 to 4, wherein at least 95% of the underlying surface potential on the surface of the silicon carbide single crystal substrate is converted into a through-blade potential at the interface between the buffer layer and the silicon carbide single crystal substrate. A method for producing an epitaxial silicon carbide single crystal wafer characterized by the above-mentioned.
KR1020187000978A 2015-07-29 2016-07-29 Method for manufacturing epitaxial silicon carbide single crystal wafer KR102106722B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-149742 2015-07-29
JP2015149742 2015-07-29
PCT/JP2016/072421 WO2017018533A1 (en) 2015-07-29 2016-07-29 Method for producing epitaxial silicon carbide single-crystal wafer

Publications (2)

Publication Number Publication Date
KR20180016585A KR20180016585A (en) 2018-02-14
KR102106722B1 true KR102106722B1 (en) 2020-05-04

Family

ID=57884506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187000978A KR102106722B1 (en) 2015-07-29 2016-07-29 Method for manufacturing epitaxial silicon carbide single crystal wafer

Country Status (6)

Country Link
US (1) US10626520B2 (en)
EP (1) EP3330415A4 (en)
JP (1) JP6524233B2 (en)
KR (1) KR102106722B1 (en)
CN (1) CN107709635B (en)
WO (1) WO2017018533A1 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10714572B2 (en) * 2016-10-04 2020-07-14 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing a silicon carbide semiconductor device
WO2018123148A1 (en) * 2016-12-27 2018-07-05 住友電気工業株式会社 Silicon carbide epitaxial substrate and method for producing silicon carbide semiconductor device
US11261539B2 (en) 2017-03-22 2022-03-01 Toyo Tanso Co., Ltd. Method for manufacturing reformed sic wafer, epitaxial layer-attached sic wafer, method for manufacturing same, and surface treatment method
CN113227465B (en) * 2018-11-05 2024-03-29 学校法人关西学院 SiC semiconductor substrate, and method and apparatus for manufacturing the same
JP2020170816A (en) * 2019-04-05 2020-10-15 三菱電機株式会社 Silicon carbide epitaxial wafer and manufacturing method therefor, and electric power conversion system
WO2020230602A1 (en) * 2019-05-10 2020-11-19 アダマンド並木精密宝石株式会社 Diamond crystal substrate and production method for diamond crystal substrate
EP4012077A4 (en) * 2019-08-06 2023-09-20 Kwansei Gakuin Educational Foundation Sic substrate production method
WO2021025085A1 (en) * 2019-08-06 2021-02-11 学校法人関西学院 SiC SUBSTRATE, SiC EPITAXIAL SUBSTRATE, SiC INGOT AND PRODUCTION METHODS THEREOF
CN112420803A (en) * 2019-08-23 2021-02-26 比亚迪股份有限公司 Silicon carbide substrate, method for producing same, and semiconductor device
US20220359667A1 (en) * 2019-09-27 2022-11-10 Kwansei Gakuin Educational Foundation Sic substrate, sic substrate production method, sic semiconductor device, and sic semiconductor device production method
CN111029278B (en) * 2019-12-10 2021-06-29 长江存储科技有限责任公司 Wafer processing method and system
WO2021223557A1 (en) * 2020-05-06 2021-11-11 眉山博雅新材料有限公司 Crystal preparation apparatus and growth method
JP2022020995A (en) * 2020-07-21 2022-02-02 三菱電機株式会社 Manufacturing method of silicon carbide epitaxial wafer
KR102434780B1 (en) 2021-06-17 2022-08-22 주식회사 쎄닉 Silicon carbide wafer and semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130062628A1 (en) * 2011-09-10 2013-03-14 Semisouth Laboratories, Inc. Methods for the epitaxial growth of silicon carbide
US20130217213A1 (en) * 2010-11-17 2013-08-22 Nippon Steel & Sumitomo Metal Corporation Production process of epitaxial silicon carbide single crystal substrate
WO2014150400A1 (en) * 2013-03-15 2014-09-25 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial sic using an in-situ etch process

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4954654B2 (en) 2006-09-21 2012-06-20 新日本製鐵株式会社 Epitaxial silicon carbide single crystal substrate and manufacturing method thereof
CN101802273B (en) * 2007-09-12 2013-04-17 昭和电工株式会社 Epitaxial SIC single crystal substrate and method for manufacturing epitaxial SIC single crystal substrate
JP5504597B2 (en) * 2007-12-11 2014-05-28 住友電気工業株式会社 Silicon carbide semiconductor device and manufacturing method thereof
JP2009218575A (en) 2008-02-12 2009-09-24 Toyota Motor Corp Method of manufacturing semiconductor substrate
JP4987792B2 (en) * 2008-04-17 2012-07-25 新日本製鐵株式会社 Epitaxial silicon carbide single crystal substrate manufacturing method
EP2394787B1 (en) * 2009-02-04 2019-05-29 Hitachi Metals, Ltd. Manufacturing method for a silicon carbide monocrystal substrate
US9464366B2 (en) * 2009-08-20 2016-10-11 The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC
JP4959763B2 (en) * 2009-08-28 2012-06-27 昭和電工株式会社 SiC epitaxial wafer and manufacturing method thereof
JP4887418B2 (en) * 2009-12-14 2012-02-29 昭和電工株式会社 Method for manufacturing SiC epitaxial wafer
WO2012093684A1 (en) * 2011-01-06 2012-07-12 日立金属株式会社 Method for forming identification marks on silicon carbide single crystal substrate, and silicon carbide single crystal substrate
JP5803265B2 (en) 2011-05-20 2015-11-04 住友電気工業株式会社 Silicon carbide substrate and method for manufacturing silicon carbide ingot
JP5961357B2 (en) * 2011-09-09 2016-08-02 昭和電工株式会社 SiC epitaxial wafer and manufacturing method thereof
WO2013078219A1 (en) * 2011-11-23 2013-05-30 University Of South Carolina Method of growing high quality, thick sic epitaxial films by eliminating silicon gas phase nucleation and suppressing parasitic deposition
JP5865777B2 (en) * 2012-05-16 2016-02-17 三菱電機株式会社 Method for manufacturing silicon carbide epitaxial wafer
US9018639B2 (en) * 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
JP6151581B2 (en) * 2013-06-13 2017-06-21 東洋炭素株式会社 Surface treatment method for single crystal SiC substrate and method for manufacturing single crystal SiC substrate
TWI600081B (en) 2012-11-16 2017-09-21 Toyo Tanso Co Ltd Surface treatment method of single crystal silicon carbide substrate and single crystal silicon carbide substrate
JP2014154666A (en) * 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd Silicon carbide semiconductor substrate manufacturing method and silicon carbide semiconductor device manufacturing method
JP6012841B2 (en) 2013-02-13 2016-10-25 三菱電機株式会社 Method for manufacturing SiC epitaxial wafer
JP6052465B2 (en) * 2014-02-28 2016-12-27 新日鐵住金株式会社 Method for manufacturing epitaxial silicon carbide wafer
JP6311384B2 (en) * 2014-03-24 2018-04-18 三菱電機株式会社 Method for manufacturing silicon carbide semiconductor device
EP3171392A4 (en) * 2014-07-16 2018-01-10 Nippon Steel & Sumitomo Metal Corporation Method for producing epitaxial silicon carbide wafers
KR102136000B1 (en) * 2015-02-18 2020-07-20 쇼와 덴코 가부시키가이샤 Method for producing silicon carbide single crystal epitaxial wafer and silicon carbide single crystal epitaxial wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130217213A1 (en) * 2010-11-17 2013-08-22 Nippon Steel & Sumitomo Metal Corporation Production process of epitaxial silicon carbide single crystal substrate
US20130062628A1 (en) * 2011-09-10 2013-03-14 Semisouth Laboratories, Inc. Methods for the epitaxial growth of silicon carbide
WO2014150400A1 (en) * 2013-03-15 2014-09-25 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial sic using an in-situ etch process

Also Published As

Publication number Publication date
JPWO2017018533A1 (en) 2018-05-10
EP3330415A4 (en) 2019-03-20
CN107709635B (en) 2021-02-26
US20180216251A1 (en) 2018-08-02
EP3330415A1 (en) 2018-06-06
CN107709635A (en) 2018-02-16
WO2017018533A1 (en) 2017-02-02
KR20180016585A (en) 2018-02-14
JP6524233B2 (en) 2019-06-05
US10626520B2 (en) 2020-04-21

Similar Documents

Publication Publication Date Title
KR102106722B1 (en) Method for manufacturing epitaxial silicon carbide single crystal wafer
JP6237848B2 (en) Method for manufacturing silicon carbide single crystal substrate for epitaxial silicon carbide wafer and silicon carbide single crystal substrate for epitaxial silicon carbide wafer
JP4850960B2 (en) Epitaxial silicon carbide single crystal substrate manufacturing method
JP4954654B2 (en) Epitaxial silicon carbide single crystal substrate and manufacturing method thereof
JP4842094B2 (en) Epitaxial silicon carbide single crystal substrate manufacturing method
JP6742477B2 (en) Epitaxial silicon carbide single crystal wafer manufacturing method and epitaxial silicon carbide single crystal wafer
JP5786759B2 (en) Method for manufacturing epitaxial silicon carbide wafer
US9957639B2 (en) Method for producing epitaxial silicon carbide wafer
KR20140136703A (en) Epitaxial wafer

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right