KR102093419B1 - 프로브 카드 - Google Patents

Abstract

실시예는 프로브 카드에 관한 것이다.
구체적으로는, 이러한 프로브 카드는 프로브 카드에 있어서, 그의 공간 변환기의 하부의 상부 플레이트와 하부 플레이트 사이의 내부공간에 세라믹 플레이트가 결합된 임피던스 매칭부를 포함한다. 그리고, 이러한 각 부분을 모두 관통하여 프로브 핀이 형성됨으로써, 프로브 헤드의 임피던스 매칭이 가능하도록 한다.
그래서, 이러한 상태 하에서, 그 상부 플레이트와 하부 플레이트는 세라믹으로 되어서, 거기에 전체적으로 전도성 물질에 의해 전도층을 형성하는 것을 특징으로 한다.
따라서, 이를 통해 그 세라믹의 상부 플레이트와 하부 플레이트에 전체적으로 전도층이 형성되어서 임피던스 매칭부와 연계해서 임피던스 매칭이 잘 됨으로써, 임피던스 매칭이 향상된다. 따라서, 이에 따라 외부 또는 내부에서 발생하는 노이즈를 차폐하고, 임피던스 매칭범위를 확장시킴으로써, 전술한 본 출원인의 이전 기술보다 신호의 손실 없이 데이터 전송을 원활히 할 수 있다.

Description

프로브 카드{Probe Card}

본 명세서에 개시된 내용은 반도체 소자의 검사를 하는 프로브 카드에 관한 것이다. 보다 상세하게, 이러한 반도체 소자 검사시, 30um이하의 파인-피치(fine-pitch)/패드 등에 적용 가능한 프로브 카드에 관한 것이다.

본 명세서에서 달리 표시되지 않는 한, 이 섹션에 설명되는 내용들은 이 출원의 청구항들에 대한 종래 기술이 아니며, 이 섹션에 포함된다고 하여 종래 기술이라고 인정되는 것은 아니다.

일반적으로, 프로브 카드는 특정 반도체 제조 공정(Fabrication Facility : FAB)이 완료된 웨이퍼 상에 있는 각각의 반도체 소자들을 검사하기 위한 것이다.

이러한 프로브 카드는 프로브 핀들을 이용하여 각각의 테스트하려는 반도체 소자의 패드에 접촉시킨 후 테스트 시스템의 전기적 신호를 반도체 소자에 전달하여 웨이퍼의 양품과 불량품을 구분하는데 사용되는 핵심 장치이다.

반도체 소자의 전기적 특성을 테스트하는 공정, 예컨대 EDS(Electric Die Sorting) 공정은 반도체 소자에 대한 전기적인 특성을 테스트함으로써 불량 여부를 판별하여 수율을 증대시킨다. 그리고, 또한 결함을 가진 반도체 소자의 조기 제거로 인해서 조립 및 패키지 검사에서 소요되는 원가를 절감하도록 한다.

이와 같은, 반도체 웨이퍼 상에 형성된 반도체 소자를 검사하는 장비는 테스터와, 프로브 시스템으로 이루어져 있으며, 프로브 시스템에는 반도체 소자의 전극 패드와 기계적으로 접촉되는 프로브 카드가 설치된다.

한편, 반도체 소자가 고집적화됨에 따라 전극 패드들의 간격 및 크기 역시 감소하고 있다. 프로브 카드에 구비된 프로브 핀들은 전극 패드들에 물리적으로 접촉하는 구조라는 점에서, 이러한 패드 구조의 변화는 프로브 핀들의 구조 및 배치와 관련된 기술적 어려움 들을 유발한다.

그래서, 인접하는 프로브 핀들은 전기적 간섭 및 단락을 방지할 수 있도록 최소한의 이격 거리를 확보하면서 배열돼야 한다.

그리고, 이에 더하여 공간 변환기(space transformer)는 이러한 프로브 핀의 미세 피치를 형성하기 위해 기판과 프로브 핀 사이에 기판 상의 단자 간 간격과 프로브 핀 간의 간격의 차이를 보상해 준다.

한국 공개특허 10-2017-0112769호. 그리고, 한편 본 출원인은 이러한 상황을 배경으로 해서, 그러한 반도체 소자의 불량을 검사하기 위한 프로브 카드에서 임피던스 매칭이 가능하도록 하는 기술을 개발하였었다. 부가적으로, 이러한 기술은 그러한 프로브 카드의 공간 변환기의 하부의 상부 플레이트와 하부 플레이트 사이의 내부공간에 세라믹 플레이트가 결합되어 형성된 임피던스 매칭부가 구비된다. 또한, 다른 한편으로 최근에는 시스템화된 대규모 집적회로(System Large Scale Integration : System LSI) 제품의 속도, 다기능 보유 등의 성능 고도화에 따라 테스트의 중요성이 대두되고 있다. 그리고, 이에 더하여 새로운 설계/공정 개발 등으로 칩 사이즈는 점점 작아지고, 이에 대응하여 30um 이하의 파인-피치가 출현하고, 패드 사이즈 역시 작아지는 추세이다. 그래서, 이러한 추세에 맞추어 30um이하 등의 파인-피치에 적용 가능한 프로브 카드를 개발할 필요가 있다.

개시된 내용은, 반도체 소자를 검사할 때, 임피던스 매칭 범위를 확장시키고, 노이즈를 차폐하여, 신호의 손실을 줄일 수 있는 프로브 카드를 제공하고자 한다.

실시예에 따른 프로브 카드는,

먼저 전술한 본 출원인의 기술 내용을 적용해서, 프로브 카드에 있어서, 그의 공간 변환기의 하부의 상부 플레이트와 하부 플레이트 사이의 내부공간에 세라믹 플레이트가 결합된 임피던스 매칭부를 포함한다. 그리고, 이러한 각 부분을 모두 관통하여 프로브 핀이 형성됨으로써, 프로브 헤드의 임피던스 매칭이 가능하도록 한다.

그래서, 이러한 상태 하에서, 그 상부 플레이트와 하부 플레이트는 세라믹으로 되어서, 거기에 전체적으로 전도성 물질에 의해 전도층을 형성하는 것을 특징으로 한다.

실시예들에 의하면, 외부 또는 내부에서 발생하는 노이즈를 차폐하고, 임피던스 매칭범위를 확장시킴으로써, 전술한 본 출원인의 이전 기술보다 신호의 손실 없이 데이터 전송을 원활히 할 수 있다.

도 1은 일실시예에 적용된 프로브 카드의 저면 사시도
도 2는 일실시예에 적용된 프로브 카드의 저면도
도 3은 일실시예에 적용된 프로브 카드의 측면 단면도
도 4는 도 1의 일부 확대도
도 5는 일실시예에 적용된 프로브 카드를 개략적으로 나타낸 측면 단면도
도 6은 일실시예에 적용된 프로브 카드의 임피던스 매칭부를 개략적으로 나타낸 측면 단면도
도 7은 일실시예에 적용된 프로브 카드의 공간 변환기를 개략적으로 나타낸 측면 단면도
도 8은 일실시예에 적용된 프로브 카드의 다른 구성의 공간 변환기를 개략적으로 나타낸 측면 단면도
도 9 내지 도 13은 일실시예에 따른 프로브 카드의 임피던 매칭부에 따른 플레이트의 전도층 형성 동작을 순서대로 도시한 도면
도 14는 일실시예에 따른 프로브 카드의 동작을 순서대로 도시한 플로우 챠트

이하, 첨부된 도면을 참조하여 일실시예에 적용된 프로브 카드의 바람직한 실시예에 대하여 설명한다.

도 1 내지 도 3을 참조하면, 일실시예에 적용된 프로브 카드(10)는, 기본적으로 전술한 본 출원인의 이전의 출원 기술에 적용된 프로브 카드의 구조와 동일하다. 구체적으로는, 그 프로브 카드(10)는 프로브 기판(200), 프로브 기판(200)의 하부에 결합되는 공간 변환기(400)를 포함한다. 그리고, 이에 더하여 그 공간 변환기(400) 하부에 결합되어 반도체 소자에 접촉하는 프로브 핀(680)이 구비된 프로브 헤드(600)를 포함한다.

삭제

도 5를 참조하면, 그 프로브 기판(200)은 상부는 외부의 테스터와 연결되고, 하부는 프로브 헤드(600)가 결합된 공간 변환기(400)가 결합되는 구성이다. 그래서, 그 프로브 기판(200)은 가운데에 개구부(220)가 형성되고, 표면에 다수의 채널이 형성되며, 내부에 내부배선(240)이 형성될 수 있다.

도 5 및 도 7을 참조하면, 그 공간 변환기(400)는 프로브 핀(680)의 미세 피치를 형성하기 위해 프로브 기판(200)과 프로브 핀(680) 사이에 프로브 기판(200) 상의 단자 간 간격과 프로브 핀(680) 간의 간격의 차이를 보상해주는 구성이다. 그래서, 그 공간 변환기(400)는 프로브 기판(200)의 하부에 결합되고 복수의 제1홀(422)이 형성되는 서브 기판(420); 및 서브 기판(420)에 형성된 제1홀(422)에 결합되는 복수의 전도성 로드(440)를 포함한다.

그 전도성 로드(440)의 상부는 프로브 기판(200)에 형성된 채널의 전극 또는 내부배선(240)과 와이어(460)로 연결되고, 전도성 로드(440)의 하부는 프로브 핀(680)의 상부와 연결된다.

그 전도성 로드(440)는 종래 서브 기판(420)에 형성된 제1홀(422)을 통과하던 와이어(460)가 단선되거나 단락되는 것을 방지하기 위한 구성이다. 그래서, 서브 기판(420)의 제1홀(422)에 에폭시를 주원료로 하는 접착제 등으로 고정될 수 있다.

또한, 그 전도성 로드(440)는 상부면과 하부면에 단단하고 내식성이 뛰어난 니켈(Ni) 도금층을 형성할 수 있고, 니켈 도금층 위에 니켈 도금층의 산화방지를 위해 금(Au) 도금층을 추가로 형성할 수 있다.

도 4 내지 도 5를 참조하면, 그 프로브 헤드(600)는, 아래의 기본적인 구조를 구비한다. 구체적으로는, 그 프로브 헤드(600)는 공간 변환기(400)의 하부에 결합되고 하부 내측에 제1설치홈이 형성되는 상부 플레이트(620)를 포함한다. 그리고, 그 프로브 헤드(600)는 그 상부 플레이트(620)의 하부에 결합되고 상부 내측에 제2설치홈이 형성되는 하부 플레이트(640); 제1설치홈과 제2설치홈이 마주보며 형성하는 내부공간에 결합되는 임피던스 매칭부(660);를 포함한다. 또한, 그 프로브 헤드(600)는 그 상부 플레이트(620)와 임피던스 매칭부(660) 및 하부 플레이트(640)를 관통하여 결합되는 복수의 프로브 핀(680);을 포함한다.

프로브 헤드(600)는 프로브 카드(10)의 가장 아래에 위치하는 구성으로서, 복수의 프로브 핀(680)이 반도체 소자와 접촉할 수 있다.

상부 플레이트(620)의 제1설치홈과 하부 플레이트(640) 제2설치홈은 서로 마주보며 내부공간을 형성하게 되고, 여기에 임피던스 매칭부(660)가 설치된다.

상부 플레이트(620)와 하부 플레이트(640)에는 복수의 프로브 핀(680)이 통과할 수 있도록 상하로 복수의 홀이 형성된다.

도 6을 참조하면, 그 임피던스 매칭부(660)는, 상부 플레이트의 제1설치홈과 하부 플레이트의 제2설치홈이 마주보며 형성하는 내부공간에 결합된다.

그래서, 그 임피던스 매칭부(660)는 복수의 프로브 핀이 상부 플레이트와 하부 플레이트를 관통하여 형성되어서, 프로브 헤드의 임피던스 매칭이 가능하도록 한다. 이러한 경우, 그 복수의 프로브 핀은 다수의 반도체 소자를 동시에 검사할 수 있고, 검사를 위한 반도체 소자의 위치에 따라서 프로브 핀의 배치를 결정할 수 있다.

그리고, 이러한 경우 추가적으로, 상기 임피던스 매칭부(660)는 자체적으로서 플레이트(661)를 관통하여 공간(662)을 형성한다.

또한, 이에 더하여 이러한 임피던스 매칭부(660)는 프로브 기판에 대해 지지하는 복수의 포고 핀(663)으로 조립되어서, 버티컬 임피던스 매칭이 원활히 이루어지도록 한다. 그리고, 이러한 경우 그 포고 핀(663)은 전도성 금속으로 형성된다. 그래서, 이에 따라 조립이 됨으로써 완충하면서 지지할 수 있고, 전기적으로 연결할 수 있다.

도 7을 참조하면, 이러한 버티컬 임피던스 매칭을 향상하기 위해서, 그 기본적인 구조에 더해서 추가적으로 상기의 상부 플레이트와 하부 플레이트는 일실시예에 따라 그의 플레이트에 전체적으로 전도성 물질로 된 전도층이 형성된다.

구체적으로는, 그 상부 플레이트와 하부 플레이트가 그 플레이트에 대해서 외형의 세라믹 플레이트에 전도성 물질에 따라 전체적으로 전도층이 형성되도록 한다.

그래서, 이에 따라 그 세라믹 플레이트에 전체적으로 전도층이 형성되어서 하부의 임피던스 매칭부의 세라믹 플레이트 등과 연계해서 임피던스 매칭이 잘 된다. 그래서, 이에 따라 전술한 기존의 출원된 임피던스 매칭부만이 있는 경우보다 임피던스 매칭이 향상된다.

따라서, 기존의 본 출원인의 임피던스 매칭부만이 있는 경우보다 신호의 손실 없이 원활하게 데이터 전송이 가능하고, 효율적으로 외부 노이즈를 차단한다.

또한, 이러한 경우 이에 더하여 그 세라믹의 상부 플레이트와 하부 플레이트는 그 전도층에서 그 프로브 핀이 관통되는 영역이 인터페이스할 피치의 크기에 따라 상이한 임피던스 매칭 거리만큼 트리밍된다. 그리고, 이러한 경우 추가적으로, 그 세라믹의 상부 플레이트와 하부 플레이트는 그 트리밍에 더해서 상부와 하부가 트리밍되도록 함으로써 이루어진다.

따라서, 보다 효과적으로 신호의 손실 없이 원활하게 데이터 전송이 가능하고, 효율적으로 외부 노이즈를 차단한다.

도 8을 참조하면, 도 7의 그 버티컬 임피던스 매칭을 위한 프로브 헤드의 구조에 따른 플레이트의 구성과 다르게 또 그에 따른 추가적인 구성으로서, 일실시예에 따라 그 임피던스 매칭부는 아래의 플레이트의 구성을 구비한다.

구체적으로는, 이러한 임피던스 매칭부는 도 7과 같이, 먼저 프로브 핀이 관통하는 복수의 제1홀이 형성되는 상부 세라믹 플레이트(661"-1)를 포함한다.

그리고, 이에 더하여 그 임피던스 매칭부는 그 상부 세라믹 플레이트(661"-1)의 하부에 적층되고 프로브 핀이 관통하는 복수의 제2홀이 형성되는 복수의 그라운드 플레이트(661"-2)를 포함한다. 예를 들어, 이러한 경우 그 그라운드 플레이트(661"-2)는 BeCu 또는 SUS로 이루어진다. 또한, 이러한 경우, 그 임피던스 매칭부는 복수의 그라운드 플레이트(661"-2)의 소재, 두께, 개수, 프로브 핀과의 접촉면적에 따라서 임피던스 매칭부의 임피던스가 변하므로, 필요에 따라서 임피던스 매칭부의 임피던스를 조절하여 결정할 수 있다.

또한, 이에 따라 추가적으로, 그 임피던스 매칭부는 복수의 그라운드 플레이트(661"-2)의 하부에 결합되고 프로브 핀이 관통하는 복수의 제3홀이 형성되는 하부 세라믹 플레이트(661"-3)를 포함한다.

그래서, 이에 따라 전술한 세라믹 플레이트에 전체적으로 전도층이 형성되어진 구조와 연계해서 임피던스 매칭이 잘 됨으로써 기존의 출원된 임피던스 매칭부가 있는 경우보다 임피던스 매칭이 향상된다.

따라서, 기존의 본 출원인의 임피던스 매칭부가 있는 경우보다 신호의 손실 없이 원활하게 데이터 전송이 가능하고, 효율적으로 외부 노이즈를 차단한다.

한편, 이러한 일실시예에 따른 임피던스 매칭부의 구조와는 다르게, 다른 실시예에 따라 그 임피던스 매칭부는 아래의 구성을 구비한다.

구체적으로는, 그 임피던스 매칭부는 프로브 핀이 관통하는 복수의 제2홀이 형성되는 상부 세라믹 플레이트와 상부 세라믹 플레이트의 하부에 적층되고 프로브 핀이 관통하는 복수의 제3홀이 형성되는 복수의 그라운드 플레이트를 포함한다.

그리고, 그 임피던스 매칭부는 복수의 그라운드 플레이트 사이에 삽입되고 프로브 핀이 관통하는 복수의 제4홀이 형성되는 하나 이상의 중간 세라믹 플레이트를 포함한다. 또한, 그 임피던스 매칭부는 그 복수의 그라운드 플레이트의 하부에 결합되고 프로브 핀이 관통하는 복수의 제5홀이 형성되는 하부 세라믹 플레이트를 포함해서 된다.

도 9 내지 도 13을 참조하면, 이러한 일실시예에 따른 상부 플레이트와 하부 플레이트는 각기 먼저 반도체 소자 검사시, 전체적으로 전도성 물질로 도금되어서 버티컬 임피던스 매칭이 향상되도록 한다.

여기에서, 구체적으로는 그 상부 플레이트와 하부 플레이트는 각기 도 9에서 머시너블 세라믹으로 플레이트의 외형을 가공해서 도 10과 같이 외형의 세라믹 플레이트에 전체적으로 도전층을 형성한다. 예를 들어, 그 도전층 형성 방법은 스퍼터링, 전착도금, 무전해도금 등이다. 그리고, 이러한 상태에서 도 11에서와 같이 그 도전층에서 드릴류 가공으로 인하여 내벽이 도전층이 없어지는 미세홀을 형성한다. 이러한 경우, 그 미세홀은 프로브 핀이 관통되는 영역이다. 그래서, 다음으로 레이저를 이용하여 그 미세홀 주변을 임피던스 매칭 거리만큼 레이저로 트리밍함으로써(도 12 참조), 버티컬 임피던스 매칭에 따른 전도층이 형성되도록 한다. 이러한 경우, 그 임피던스 매칭 거리는 인터페이스할 피치의 크기에 따라 상이하게 정해진다. 그리고, 이에 더하여 이러한 레이저 트리밍에 의해 상부·하부 모두 실시해서 일실시예에 따른 플레이트에 전체적으로 전도성 물질로 된 전도층이 형성되어 임피던스 매칭이 향상되는 구조가 되도록 한다. 그래서, 이러한 세라믹 플레이트에 전도층이 형성된 임피던스 매칭 향상 구조가 그 하부의 임피던스 매칭부와 연계되어 임피던스 매칭이 잘 됨으로써 임피던스 매칭을 향상한다.

도 14를 참조하면, 일실시예의 프로브 카드의 동작은 먼저 프로브 기판, 프로브 기판의 하부에 결합되는 공간 변환기 및 공간 변환기 하부에 결합되어 반도체 소자에 접촉하는 프로브 핀이 구비된 프로브 헤드를 포함한 프로브 카드인 것이다.

이러한 상태에서, 그에 적용된 상기 프로브 헤드는 공간 변환기의 하부에 결합되고 하부 내측에 제1설치홈이 형성되는 상부 플레이트를 형성한다(S141). 그리고, 그 상부 플레이트의 하부에 결합되고 상부 내측에 제2설치홈이 형성되는 하부 플레이트를 형성한다(S142). 다음, 그 제1설치홈과 제2설치홈이 마주보며 형성하는 내부공간에 세라믹 플레이트가 결합되는 임피던스 매칭부를 형성한다(S143). 그래서, 그 상부 플레이트와 임피던스 매칭부 및 하부 플레이트를 관통하여 형성되는 복수의 프로브 핀을 포함하여, 프로브 헤드의 임피던스 매칭이 가능하도록 한다(S144).

그리고, 이러한 경우 일실시예에 따라 그 임피던스 매칭을 향상할 수 있도록 상기의 상부 플레이트와 하부 플레이트는 플레이트에 전체적으로 전도성 물질에 따라 도금되어 전도층을 형성한다. 그래서, 이에 더하여 그 프로브 핀이 관통되는 영역이 인터페이스할 다수의 상이한 피치의 크기에 따라 상이한 임피던스 매칭 거리만큼 트리밍하고 상부와 하부가 트리밍되도록 함으로써 버티컬 임피던스 매칭이 향상되도록 한다.

따라서, 이를 통해 이러한 구조가 이전에 출원한 임피던스 매칭부와 연계해서 임피던스 매칭이 잘 되어서 버티컬 임피던스 매칭이 향상된다. 그래서, 이에 따라 이전에 출원한 임피던스 매칭부만이 있는 경우보다 신호의 손실 없이 원활하게 데이터 전송이 가능하고, 효율적으로 외부 노이즈를 차단한다.

그리고, 이에 더하여 일실시예에 따른 프로브 카드의 동작은 프로브 기판에 대해 지지하는 복수의 포고 핀으로 조립한다(S145).

그래서, 추가적으로 버티컬 임피던스 매칭이 원활히 이루어지도록 한다. 그리고, 이러한 경우 그 포고 핀은 전도성 금속으로 형성된다. 그래서, 이에 따라 조립이 됨으로써 완충하면서 지지할 수 있고, 전기적으로 연결할 수 있다.

이상과 같이, 일실시예는 프로브 카드에 있어서, 그의 공간 변환기의 하부의 상부 플레이트와 하부 플레이트 사이의 내부공간에 세라믹 플레이트가 결합된 임피던스 매칭부를 포함한다. 그리고, 이러한 각 부분을 모두 관통하여 프로브 핀이 형성됨으로써, 프로브 헤드의 임피던스 매칭이 가능하도록 한다.

그래서, 이러한 상태 하에서, 그 상부 플레이트와 하부 플레이트는 세라믹 플레이트로 되어서, 거기에 전체적으로 전도성 물질에 의해 전도층을 형성한다.

따라서, 이렇게 그 세라믹의 상부 플레이트와 하부 플레이트에 전체적으로 전도층이 형성되어서 임피던스 매칭부와 연계해서 임피던스 매칭이 잘 됨으로써 이전의 출원된 임피던스 매칭부가 있는 경우보다 임피던스 매칭이 향상된다.

그리고, 이에 따라 외부 또는 내부에서 발생하는 노이즈를 차폐하고, 임피던스 매칭범위를 확장시킴으로써, 전술한 본 출원인의 이전 기술보다 신호의 손실 없이 데이터 전송을 원활히 할 수 있다.

* 도면의 주요 부분에 대한 부호의 설명 *
10: 프로브 카드
200: 프로브 기판 240: 내부배선
400: 공간 변환기
600: 프로브 헤드 620: 상부 플레이트
640: 하부 플레이트 660: 임피던스 매칭부
661: 플레이트 662 : 공간
663 : 포고 핀
680: 프로브 핀

Claims (4)

1. 프로브 기판, 프로브 기판의 하부에 결합되는 공간 변환기 및 공간 변환기 하부에 결합되어 반도체 소자에 접촉하는 프로브 핀이 구비된 프로브 헤드를 포함하는 프로브 카드에 있어서,
   상기 프로브 헤드는,
   공간 변환기의 하부에 결합되고 하부 내측에 제1설치홈이 형성되는 상부 플레이트;
   상부 플레이트의 하부에 결합되고 상부 내측에 제2설치홈이 형성되는 하부 플레이트;
   제1설치홈과 제2설치홈이 마주보며 형성하는 내부공간에 세라믹 플레이트가 결합되는 임피던스 매칭부; 및
   상부 플레이트와 임피던스 매칭부 및 하부 플레이트를 관통하여 결합되는 복수의 프로브 핀을 포함하되,
   상기 상부 플레이트와 상기 하부 플레이트는
   각기 세라믹으로 플레이트의 외형을 가공해서 전체적으로 도전층을 형성하되, 내벽이 도전층이 없어지도록 상기 프로브 핀이 관통되는 영역인 미세홀을 형성하고, 상기 미세홀의 주변을 임피던스 매칭 거리만큼 트리밍하고 상부와 하부가 트리밍해서 된 것을 특징으로 하는 프로브 카드.
2. 삭제
3. 제1항에 있어서,
   상기 임피던스 매칭부는,
   프로브 핀이 관통하는 복수의 홀이 형성되는 상부 세라믹 플레이트;
   상부 세라믹 플레이트의 하부에 적층되고 프로브 핀이 관통하는 복수의 홀이 형성되는 복수의 그라운드 플레이트; 및
   복수의 그라운드 플레이트의 하부에 결합되고 프로브 핀이 관통하는 복수의 홀이 형성되는 하부 세라믹 플레이트를 포함해서 된 것을 특징으로 하는 프로브 카드.
4. 제1항에 있어서,
   상기 임피던스 매칭부는
   프로브 핀이 관통하는 복수의 제2홀이 형성되는 상부 세라믹 플레이트;
   상부 세라믹 플레이트의 하부에 적층되고 프로브 핀이 관통하는 복수의 제3홀이 형성되는 복수의 그라운드 플레이트;
   복수의 그라운드 플레이트 사이에 삽입되고 프로브 핀이 관통하는 복수의 제4홀이 형성되는 하나 이상의 중간 세라믹 플레이트; 및
   복수의 그라운드 플레이트의 하부에 결합되고 프로브 핀이 관통하는 복수의 제5홀이 형성되는 하부 세라믹 플레이트를 포함해서 된 것을 특징으로 하는 프로브 카드.
   

Images