KR102085649B1 - 발광 반도체를 상호 접속하기 위한 오버레이 회로 구조체 - Google Patents

발광 반도체를 상호 접속하기 위한 오버레이 회로 구조체 Download PDF

Info

Publication number
KR102085649B1
KR102085649B1 KR1020190076505A KR20190076505A KR102085649B1 KR 102085649 B1 KR102085649 B1 KR 102085649B1 KR 1020190076505 A KR1020190076505 A KR 1020190076505A KR 20190076505 A KR20190076505 A KR 20190076505A KR 102085649 B1 KR102085649 B1 KR 102085649B1
Authority
KR
South Korea
Prior art keywords
les
array
chips
heat sink
interconnect structure
Prior art date
Application number
KR1020190076505A
Other languages
English (en)
Other versions
KR20190079598A (ko
Inventor
아룬 비루파크샤 고우다
도날드 폴 커닝햄
샤크티 싱 차우한
Original Assignee
제너럴 일렉트릭 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제너럴 일렉트릭 캄파니 filed Critical 제너럴 일렉트릭 캄파니
Priority to KR1020190076505A priority Critical patent/KR102085649B1/ko
Publication of KR20190079598A publication Critical patent/KR20190079598A/ko
Application granted granted Critical
Publication of KR102085649B1 publication Critical patent/KR102085649B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

발광 반도체(LES)를 패키징하기 위한 시스템 및 방법이 개시된다. 히트싱크(14) 및 히트싱크(14) 상에 장착되고 그에 전기적으로 접속된 LES 칩(12)의 어레이를 포함하는 LES 디바이스(10)가 제공되고, 각각의 LES 칩은 접속 패드(28) 및 수신된 전력에 응답하여 그로부터 광을 방출하도록 구성된 발광 영역(32)을 포함한다. LES 디바이스(10)는 각각의 LES 칩 상에 위치되고 그에 전기적으로 접속되어 LES 칩(12)의 어레이의 제어된 동작을 제공하는 가요성 상호 접속 구조체(18)를 포함하고, 가요성 상호 접속 구조체(18)는 히트싱크(14)의 형상에 합치하도록 구성된 가요성 유전성 필름(24) 및 가요성 유전성 필름(24) 상에 형성되고 LES 칩(12)의 접속 패드(28)에 전기적으로 접속되도록 가요성 유전성 필름(24) 내에 형성된 비아(24)를 통해 연장되는 금속 상호 접속 구조체(22)를 추가로 포함한다.

Description

발광 반도체를 상호 접속하기 위한 오버레이 회로 구조체{OVERLAY CIRCUIT STRUCTURE FOR INTERCONNECTING LIGHT EMITTING SEMICONDUCTORS}
본 발명의 실시예는 일반적으로 발광 반도체 디바이스를 패키징하기 위한 구조체 및 방법에 관한 것으로서, 더 구체적으로는 발광 반도체 디바이스를 상호 접속하기 위한 가요성 오버레이 회로 구조체에 관한 것이다.
전력 반도체 디바이스는 예를 들어 스위칭 모드 전원과 같은 전력 전자 회로 내의 스위치 또는 정류기로서 사용된 반도체 디바이스이다. 대부분의 전력 반도체 디바이스는 단지 교환 모드(commutation mode)(즉, 이들은 온 또는 오프임)에서 사용되고, 따라서 이를 위해 최적화된다. 일 이러한 디바이스는 반도체 발광 디바이스이고, 현저한 예는 발광 다이오드(LED)이다. LED는 인가된 전압 또는 전류에 응답하여 방사선을 방출하도록 패키징된 반도체 칩이다. 이들 LED는 자동차, 디스플레이, 안전/비상 및 방향성 영역 조명과 같은 다수의 상업적 용례에 사용된다. LED는 가시선, 초자외선 또는 적외선 방사선을 방출하는 임의의 재료를 사용하여 제조될 수 있다. 현재, LED는 통상적으로 절연 금속 기판 상에 조립된다. 절연 금속 기판(IMS)은 유전성 재료의 얇은 층(예를 들어, 에폭시계 층) 및 구리의 층에 의해 커버된 금속 베이스플레이트(예를 들어, 알루미늄 베이스플레이트)를 포함하고, 베이스플레이트는 이어서 히트싱크에 부착되어 냉각을 제공한다. LED 칩/다이의 일 면은 이어서 IMS 구리에 납땜되거나 은 접착되고, 다른 단자/면은 IMS에 와이어본딩된다. 대안적으로, LED 칩은 이어서 IMS에 납땜될 수 있는 제1 레벨 패키지 내에 패키징될 수 있다. 이 제1 레벨 패키지에서, LED 칩의 일 면은 기판(금속화된 세라믹 또는 폴리머) 상의 패드에 납땜되거나 은 다이 접착되고, 다른 단자/면은 동일 기판 상의 다른 패드에 와이어본드를 경유하여 부착된다. 이 제1 패키지는 선택적으로 열 슬러그를 포함할 수 있다.
그러나, IMS 상의 LED의 어레이를 조립하고 IMS에 LED 칩/다이의 와이어본딩하는 현존하는 방법에 다수의 결점이 존재하는 것으로 인식된다. 예를 들어, LED는 라운드 램프 전구, 투광 조명(flood light), 원통형 플래시라이트(flashlight) 등과 같은 조명 제품을 포함하는 만곡 표면 또는 형상을 갖는 다양한 제품에 사용을 위해 제조될 수 있다는 것이 공지되어 있다. 이러한 제품에서, LED 칩/다이를 만곡 표면 IMS에 와이어본딩하는 것이 곤란할 수 있다. 다른 예로서, LED의 어레이가 일반적인 백열 조명에서 통상적인 형상과 같은 더 복잡한 형상으로 적용되거나 구현되는 것이 바람직할 수 있을 때, IMS의 형상 팩터(form factor)는 단지 방향성 광원으로서 사용하는데 LED의 어레이의 용례 또는 구현예를 제한한다는 것이 인식된다. 또 다른 예로서, IMS 내의 유전성 재료의 층은 LED의 어레이의 성능 및/또는 효율에 악영향을 미칠 수도 있는 불필요한 열 저항을 추가할 수 있다는 것이 인식된다.
따라서, 표준 IMS 상의 실장과 연관된 제약 및 결점이 없는 반도체 발광 디바이스 패키지를 제공하는 것이 바람직하다. 이러한 반도체 발광 디바이스 패키지가 복수의 복잡한 형상에 적응 가능하고 합치 가능하게 하고 와이어본드와 연관된 제한을 제거하는 것이 더 바람직하다.
본 발명의 실시예는 발광 반도체 칩의 어레이를 접속하기 위한 가요성 상호 접속 구조체를 제공함으로써 전술된 결점을 극복한다.
본 발명의 일 양태에 따르면, 발광 반도체(LES) 디바이스는 히트싱크와, 히트싱크 상에 장착되고 그에 전기적으로 접속된 LES 칩의 어레이를 포함하고, 각각의 LES 칩은 정면 및 이면을 포함하고, 정면은 수신된 전력에 응답하여 그로부터 광을 방출하도록 구성된 발광 영역을 포함하고, 정면과 이면 중 적어도 하나는 그 위에 접속 패드를 포함한다. LES 디바이스는 각각의 LES 칩 상에 위치되고 그에 전기적으로 접속되어 LES 칩의 어레이의 제어된 동작을 제공하는 가요성 상호 접속 구조체를 또한 포함하고, 가요성 상호 접속 구조체는 히트싱크의 형상에 합치하도록 구성된 가요성 유전성 필름 및 가요성 유전성 필름 상에 형성된 금속 상호 접속 구조체를 추가로 포함하고, 금속 상호 접속 구조체는 LES 칩의 접속 패드에 전기적으로 접속되도록 가요성 유전성 필름을 통해 형성된 비아를 통해 연장한다.
본 발명의 다른 양태에 따르면, 다방향성 조명 디바이스는 만곡 프로파일을 갖는 히트싱크 및 그에 전기적으로 접속되기 위해 히트싱크에 부착된 발광 반도체(LES) 칩의 어레이를 포함하고, LES 칩의 어레이는 히트싱크의 것에 실질적으로 정합하는 만곡 프로파일을 갖도록 배열되고, 각각의 LES 칩은 접속 패드 및 수신된 전력에 응답하여 그로부터 광을 방출하도록 구성된 발광 영역을 포함하는 정면을 포함한다. 다방향성 조명 디바이스는 LES 칩의 어레이 상에 위치되고 LES 칩의 각각에 전기적으로 접속되는 가요성 상호 접속 구조체를 또한 포함하고, 가요성 상호 접속 구조체는 LES 칩의 어레이의 만곡 프로파일에 합치하도록 구성된 가요성 유전성 필름 및 가요성 유전성 필름 상에 형성된 금속 상호 접속 구조체를 추가로 포함하고, 금속 상호 접속 구조체는 LES 칩의 접속 패드에 전기적으로 접속되도록 가요성 유전성 필름을 통해 형성된 비아를 통해 연장한다.
본 발명의 또 다른 양태에 따르면, 발광 반도체(LES) 디바이스를 형성하는 방법은 LES 어레이를 형성하는 복수의 LES 칩을 제공하는 단계 및 LES 어레이 내의 복수의 LES 칩의 각각에 가요성 유전성 필름을 접속하는 단계를 포함하고, 가요성 유전성 필름은 LES 어레이의 프로파일에 실질적으로 합치하기 위해 굴곡되도록 구성된다. 방법은 가요성 유전성 필름 상에 금속 상호 접속 구조체를 형성하여 복수의 LES 칩을 전기적으로 접속하는 단계를 또한 포함하고, 금속 상호 접속 구조체는 LES 칩의 접촉 패드에 전기적으로 접속되기 위해 가요성 유전성 필름 내의 비아를 통해 연장한다. 방법은 복수의 LES 칩이 히트싱크에 전기적으로 접속되고 LES 어레이가 히트싱크의 프로파일에 정합하는 프로파일을 갖도록 히트싱크에 복수의 LES 칩을 고정하는 단계를 추가로 포함한다.
이들 및 다른 장점 및 특징은 첨부 도면과 관련하여 제공된 본 발명의 바람직한 실시예의 이하의 상세한 설명으로부터 더 즉시 이해될 수 있을 것이다.
도면은 본 발명을 수행하기 위해 현재 고려되는 실시예를 도시한다.
도 1은 본 발명의 실시예에 따른 원통형 히트싱크 주위에 위치된 LED 칩의 어레이 및 가요성 상호 접속 구조체를 포함하는 발광 반도체(LES) 디바이스의 단면도.
도 2는 본 발명의 실시예에 따른 반경방향 내향으로 본 도 1의 LES 디바이스의 부분의 평면도.
도 3은 본 발명의 실시예에 따른 도 2의 LES 디바이스의 부분의 다른 평면도.
도 4는 본 발명의 실시예에 따른 도 1의 LES 디바이스의 LES 칩 및 가요성 상호 접속 구조체의 개략 단면도.
도 5는 본 발명의 다른 실시예에 따른 도 1의 LES 디바이스의 LES 칩 및 가요성 상호 접속 구조체의 개략 단면도.
도 6은 본 발명의 다른 실시예에 따른 LES 디바이스의 LES 칩 및 가요성 상호 접속 구조체의 개략 단면도.
본 발명의 실시예는 가요성 상호 접속 구조체를 갖는 발광 반도체(LES) 디바이스를 제공한다. 가요성 상호 접속 구조체는 다양한 복잡한 형상의 LED 칩의 어레이의 배열을 제공하고, 이러한 복잡한 형상 주위에 합치되도록 구성되는 가요성 상호 접속 구조체는 LES 칩에 강인한 상호 접속을 여전히 제공할 것이다. 가요성 상호 접속 구조체는 LES 디바이스 내의 전통적인 절연 금속 기판(IMS) 및 와이어본드의 필요성을 제거한다. 본 발명의 실시예에 따르면, LES 디바이스는 발광 다이오드(LED) 칩 또는 다른 적합한 비-다이오드형 발광 반도체 칩을 구비할 수 있고, 모든 이러한 실시예는 본 발명의 범주 내에 있는 것으로 고려된다.
도 1을 참조하면, 발광 반도체(LES) 디바이스(10)가 본 발명의 실시예에 따라 도시된다. LES 디바이스(10)는 LES 디바이스(10)에 의해 발생될 원하는 조명 커버리지를 제공하기 위해 지정된 패턴 및 형상으로 배열된 LES 칩 또는 다이(12)의 어레이를 포함한다. 본 발명의 예시적인 실시예에 따르면, LES 칩(12)은 발광 다이오드(LED) 칩의 형태이지만, LES 칩(12)은 또한 다른 적합한 비-다이오드형 발광 반도체 칩일 수도 있는 것이 인식된다. LES 칩(12)의 어레이는 도 1에 도시된 바와 같이 원통형 방식으로 배열될 수 있어 다방향성 조명 디바이스를 제공하고, 또는 임의의 다른 원하는 방식/패턴으로 배열될 수 있다. 도 1에 도시된 실시예에 따르면, LES 디바이스(10)는 360도 영역 또는 범위에 걸쳐 조명을 제공하는 다방향성 조명 디바이스의 형태여서[즉, LES 칩(12)은 360도 영역에 걸쳐 광을 방출하도록 위치되고/배열됨], LES 디바이스(10)는 예를 들어 백열 전구형 조명 디바이스와 유사하게 구성되고/구조된다. 그러나, LES 칩(12)의 어레이는 라운드 램프 전구, 투광 조명 또는 원통형 플래시라이트에서 발견될 수 있는 바와 같은 임의의 수의 배열로 제공될 수 있다는 것이 인식된다. 도 1에 도시된 바와 같이, LES 칩(12)의 어레이는 히트싱크(14) 둘레에 위치되고, 예를 들어 땜납 또는 은 에폭시층(16)을 경유하여 그에 고정된다. 히트싱크(14)는 LES 디바이스(10)의 동작 중에 발생되는 열을 그로부터 유인함으로써 LES 칩(12)의 어레이에 냉각을 제공하기 위해 알루미늄 또는 다른 적합한 재료로 형성될 수 있다. 히트싱크(14)는 공기 또는 액체가 그를 통해 통과되어 냉각을 향상시킬 수 있는 핀 또는 채널을 또한 포함할 수 있다.
냉각 메커니즘으로서 작용하는 것에 추가하여, 히트싱크(14)는 또한 LES 디바이스(10)의 구성에 따라 LES 디바이스의 캐소드 또는 애노드의 부분을 형성하여, 이에 의해 LES 칩(12)을 위한 캐소드 또는 애노드 접속부로서 기능한다. 즉, LES 칩(12)이 이들 사이의 유전층(예를 들어, 절연 금속 기판)의 포함 없이 히트싱크(14)에 직접 부착되기 때문에[땜납/은 에폭시층(16)을 경유하여], 도 1의 종래의 디바이스에서와 같이, 히트싱크(14)는 캐소드 또는 애노드 접속부로서 기능할 수 있다.
LES 디바이스(10) 내에는 LES 칩(12)의 어레이의 제어 LES 동작을 제공하도록 기능하는 가요성 상호 접속 구조체(18)이다. 가요성 상호 접속 구조체(18)는 그로부터 광이 LES 디바이스의 동작 중에 방출되는 LES 칩(11)의 정면(20)에서 LES 디바이스(10)의 외향 지향면 상에 형성된다. 가요성 상호 접속 구조체(18)는 일반적으로 LES 칩(12)의 어레이가 배열되는 형상/패턴에 합치한다. 따라서, 예를 들어 도 1에 도시된 바와 같이, 가요성 상호 접속 구조체(18)는 원통형으로 형성된 히트싱크(14) 상에 장착된 LES 칩(12)의 어레이의 것에 정합하는 일반적으로 원형/원통형 프로파일을 갖는다.
가요성 상호 접속 구조체(18)의 더 상세한 LES 도면이 도 2 내지 도 4에 제공된다. 이 도면들에 도시된 바와 같이, 가요성 상호 접속 구조체(18)는 가요성 필름(24) 상에 형성되고 패터닝된 복수의 금속 상호 접속부(22)(즉, 구리 트레이스)를 포함한다. 본 발명의 실시예에 따르면, 가요성 필름(24)은 유전성 재료로 구성되고 폴리이미드, 에폭시, 파랄린, 실리콘 등과 같은 이러한 재료로 형성될 수 있다. 일 실시예에 따르면, 가요성 필름(24)은 Kapton
Figure 112019065586701-pat00001
, Ultem
Figure 112019065586701-pat00002
, 폴리테트라플루오로에틸렌(PTFE), Upilex
Figure 112019065586701-pat00003
, 폴리설폰 재료(예를 들어, Udel
Figure 112019065586701-pat00004
, Radel
Figure 112019065586701-pat00005
) 또는 액정 폴리머(LCP) 또는 폴리이미드 재료와 같은 다른 폴리머 필름으로 형성되는 사전 형성된 라미네이트 시트 또는 필름의 형태이다. 따라서, 본 발명의 일 실시예에서, 가요성 필름(24)은 어레이 내의 각각의 LES 칩(12)에 직접적으로 부착하기 위해 접착 특성을 갖도록 형성되고/제공될 수 있다. 그러나, 대안적으로, 개별 접착층(도시 생략)이 가요성 유전성 필름(24)과 LES 칩(12)의 어레이 사이에 포함되어 부품들을 함께 부착할 수 있는 것이 인식된다.
도 4에 도시된 바와 같이, 가요성 필름(24)은 선택적으로 패터닝되어 그 내부에 복수의 비아(26)를 형성한다. 비아(26)는 접속 패드(28)를 노출시키기 위해, LES 칩(12)으로의 전기 접속부가 그를 통해 형성될 수 있는 LES 칩(12) 상에 형성된 접속 패드(즉, 접촉 패드)(28)에 대응하는 위치에 형성된다. 본 발명의 일 실시예에 따르면, 비아(26)는 LES 칩(12) 상의 가요성 필름(24)의 도포 후에 수행되는 레이저 융삭 또는 레이저 드릴링 프로세스를 경유하여 가요성 필름(24)을 통해 형성된다. 대안적으로, 비아/개구(26)는 LES 칩(12) 상의 그 도포에 앞서 수행된 레이저 융삭 또는 레이저 드릴링 프로세스를 경유하여 가요성 필름(24) 내에 사전 형성될 수 있다. 본 발명의 부가의 실시예에 따르면, 비아(26)는 플라즈마 에칭, 포토-데피니션(photo-definition) 또는 기계적 드릴링 프로세스를 포함하는 다른 방법을 경유하여 형성될 수 있는 것이 또한 인식된다.
도 4에 더 도시된 바와 같이, 가요성 상호 접속 구조체(18)의 금속 상호 접속부(22)는 가요성 필름(24)의 상부면을 따라 형성되고 또한 비아(26)의 각각 내에 형성되어 LES 칩(12) 상의 접속 패드(28)로 그를 통해 아래로 연장한다. 금속 상호 접속부(22)는 따라서 접속 패드(28)로의 직접적인 금속 및 전기적 접속부를 형성한다. 일 실시예에 따르면, 금속 상호 접속부(22)는 예를 들어 스퍼터링 또는 전해도금 프로세스를 경유하여 금속층/재료를 도포함으로써 형성되고, 이어서 이후에 도포된 금속 재료를 원하는 형상을 갖는 금속 상호 접속부(22)로 패터닝한다. 일 실시예에 따르면, 금속 상호 접속부(22)는 스퍼터링 프로세스를 경유하여 티타늄 접착층 및 구리 시드층을 도포하고, 이어서 그 위에 부가의 구리를 전해도금하여 금속 상호 접속부(22)의 두께를 증가시키고 구리 트레이스를 형성함으로써 형성된다.
도 2 내지 도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따르면, 금속 상호 접속부(22) 및 가요성 필름(24)의 모두는 그 내부에 복수의 개구(30)를 또한 포함하도록 형성되고 패터닝된다. 개구(30)는 LES 칩(12)에 인접한 영역에서 가요성 상호 접속 구조체(18) 내에 형성되고, 개구(30)는 그를 통해 LES 칩(12)의 정면(20) 상의 능동 영역(즉, 발광 영역)이 노출되는 윈도우를 형성한다. 윈도우/개구(30)는 본 발명의 실시예에 따르면, 능동 영역(32)을 보호하기 위해 캡슐화제(예를 들어, 실리콘)로 LES를 충전하거나 개방 유지할 수 있다. LES 칩(12)의 능동 영역(32)으로부터 방출된 광은 따라서 가요성 필름(24) 또는 금속 상호 접속부(22)로부터의 임의의 간섭 없이 가요성 상호 접속 구조체(18)의 윈도우(30)를 통해 통과하도록 허용된다. 본 발명의 실시예에 따르면, 금속 상호 접속부(22)는 그 외부면 상에 코팅된 반사 재료(34)(예를 들어, 알루미늄 등)의 필름을 포함하도록 형성된다. 코팅된 필름(34)은 LES 디바이스(10) 내의 반사를 최대화하고 광학 손실을 감소시키기 위해, 관심 파장 체제의 높은 스펙트럼 반사율을 갖도록 구성된다. LES 디바이스(10)의 광학 성능은 따라서 금속 상호 접속부(22) 상의 반사 필름(34)의 포함에 의해 향상될 수 있다.
본 발명의 다른 실시예에 따르면, 도 5에 도시된 바와 같이, 가요성 상호 접속 구조체(18)의 가요성 필름(24)은 그 내부에 형성된 임의의 개구[개구(30)와 같은] 없이 연속층의 형태로 제공된다. 이러한 실시예에서, 가요성 필름(24)은 광이 그를 통해 통과하도록 허용하는(즉, 높은 광투과율) 투명한 유전성 재료로부터 형성된다. 투명한 가요성 필름(24)이 제조되는 재료는 주위 매체와의 그 계면에서 반사를 최소화하기 위해 주위 매체(즉, 공기 또는 실리콘 캡슐화제)의 광학 특성에 정합하도록 더 선택되어야 한다. 더 구체적으로, 투명한 가요성 필름(24)은 필름 내의 내부 전반사(TIR)가 회피되고 입사각이 TIR을 회피하기 위해 임계각보다 낮도록 구성된다.
따라서, LES 칩(12)의 능동 영역(32)으로부터 방출된 광은 그로부터 임의의 간섭 없이 가요성 상호 접속 구조체(18)의 가요성 필름(24)을 통해 통과하도록 허용된다. 본 발명의 실시예에 따르면, 투명한 가요성 필름(24)은 어레이 내의 각각의 LES 칩(12)에 직접 부착하기 위해 접착 특성을 가질 수 있다. 그러나, 대안적으로, 개별 투명한 접착층(도시 생략)은 투명한 가요성 필름(24)과 LES 칩(12)의 어레이 사이에 포함되어 부품들을 함께 부착할 수 있고, 접착제는 투명한 필름의 광학 특성에 밀접하게 정합하는 광학 특성을 갖는 것이 인식된다. 가요성 필름(24)은 따라서 유전성 재료의 연속층으로서 형성될 수 있지만, 금속 상호 접속부(22)가 LES 칩(12)의 능동 영역(32)에 인접한 영역 내에 윈도우/개구를 형성하도록 형성되고 패터닝되어, 금속 상호 접속부(22)가 능동 영역(32)으로부터 방출된 광과 간섭하지 않게 되는 것이 인식된다.
이제, 도 6을 참조하면, LES 디바이스(10)의 부가의 실시예가 도시되어 있고, 여기서 LES 칩(12)은 그 정면보다는 그 이면/후면 상에 접촉 패드(28)를 포함한다. 이러한 실시예에서, 가요성 상호 접속 구조체(18)는 LES 칩(12)의 어레이의 이면을 따라 형성되고 LES 칩(12)과 히트싱크(14) 사이에 위치된다. 가요성 상호 접속 구조체(18)는 가요성 필름(24) 상에 형성되고 패터닝된 금속 상호 접속부(22)를 포함하고, 상호 접속부는 LES 칩(12) 상의 접속 패드(28)로 그를 통해 연장되도록 필름(24) 내에 형성된 비아(26)를 통해 연장한다. 도 6의 실시예에서, 금속 상호 접속부(22)는 히트싱크(14)와의 전기 상호 접속부로서 기능하고 또한 LES 칩(12)과 히트싱크(14) 사이의 '열 확산기'(즉, 열적 재분배층)로서 기능한다. 도 6에 도시된 바와 같이, 이중층 POL 상호 접속 구조체(18)를 제공하기 위해, 제2 가요성 유전성 필름층 또는 땜납 마스크와 같은 부가의 층(36)이 상호 접속 구조체(18)에 추가된다. 실리콘 캡슐화제(38)가 LES 칩(12)의 발광면 상에 위치되어 그에 보호를 제공한다.
유리하게는, LES 디바이스(10) 내의 가요성 상호 접속 구조체(18)의 합체는 다양한 복잡한 형상의 LES 칩(12)의 어레이의 배열을 제공한다. 즉, 가요성 상호 접속 구조체(18)는 예를 들어 일반적인 백열 조명에서 통상적인 형상과 같은 복잡한 형상 주위에 합치할 수 있고, 가요성 상호 접속 구조체(18)는 여전히 LES 칩(12)에 강인한 상호 접속을 제공한다. 가요성 상호 접속 구조체(18)는 또한 LES 디바이스 내의 전통적인 와이어본드 및 절연 금속 기판(IMS)의 필요성을 배제하여, 이에 의해 LES 어레이(12)와 LES 드라이버 전자 기기 사이의 낮은 저항 및 낮은 인덕턴스 상호 접속부를 제공한다. IMS의 제거에 의해, LES 칩(12)이 이들 사이의 유전층의 존재 없이 히트싱크(14) 상에 직접 장착되기 때문에, LES 디바이스(10) 내의 열 저항은 감소되고, 따라서 향상된 열적 성능 및 높은 루멘 출력을 갖는 LES 디바이스(10)를 제공한다.
따라서, 본 발명의 일 실시예에 따르면, 발광 반도체(LES) 디바이스는 히트싱크 및 히트싱크에 장착되고 그에 전기적으로 접속된 LES 칩의 어레이를 포함하고, 각각의 LES 칩은 정면 및 이면을 포함하고, 정면은 수신된 전력에 응답하여 그로부터 광을 방출하도록 구성된 발광 영역을 포함하고 정면 및 이면 중 적어도 하나는 그 위에 접속 패드를 포함한다. LES 디바이스는 각각의 LES 칩 위에 위치되고 LES 칩의 어레이의 제어 LES 동작을 제공하는 각각의 LES 칩에 전기적으로 접속된 가요성 상호 접속 구조체를 또한 포함하고, 가요성 상호 접속 구조체는 히트싱크의 형상에 합치하도록 구성된 가요성 유전성 필름 및 가요성 유전성 필름 상에 형성된 금속 상호 접속 구조체를 추가로 포함하고, 금속 상호 접속 구조체는 LES 칩의 접속 패드에 전기적으로 접속되도록 가요성 유전성 필름을 통해 형성된 비아를 통해 연장된다.
본 발명의 다른 실시예에 따르면, 다방향성 조명 디바이스는 만곡 프로파일을 갖는 히트싱크 및 그에 전기적으로 접속되기 위해 히트싱크에 부착된 발광 반도체(LES) 칩의 어레이를 포함하고, LES 칩의 어레이는 히트싱크의 것에 실질적으로 정합하는 만곡 프로파일을 갖도록 배열되고, 각각의 LES 칩은 수신된 전력에 응답하여 그로부터 광을 방출하도록 구성된 발광 영역 및 접속 패드를 포함하는 정면을 포함한다. 다방향성 조명 디바이스는 LES 칩의 어레이 상에 위치되고 LES 칩의 각각에 전기적으로 접속되는 가요성 상호 접속 구조체를 또한 포함하고, 가요성 상호 접속 구조체는 LES 칩의 어레이의 만곡 프로파일에 합치하도록 구성된 가요성 유전성 필름 및 가요성 유전성 필름 상에 형성된 금속 상호 접속 구조체를 추가로 포함하고, 금속 상호 접속 구조체는 LES 칩의 접속 패드에 전기적으로 접속되도록 가요성 유전성 필름을 통해 형성된 비아를 통해 연장한다.
본 발명의 또 다른 실시예에 따르면, 발광 반도체(LES) 디바이스를 형성하는 방법은 LES 어레이를 형성하는 복수의 LES 칩을 제공하는 단계 및 LES 어레이 내의 복수의 LES 칩의 각각에 가요성 유전성 필름을 접속하는 단계를 포함하고, 가요성 유전성 필름은 LES 어레이의 프로파일에 실질적으로 합치하기 위해 굴곡되도록 구성된다. 방법은 가요성 유전성 필름 상에 금속 상호 접속 구조체를 형성하여 복수의 LES 칩을 전기적으로 접속하는 단계를 또한 포함하고, 금속 상호 접속 구조체는 LES 칩의 접촉 패드에 전기적으로 접속되기 위해 가요성 유전성 필름 내의 비아를 통해 연장한다. 방법은 복수의 LES 칩이 히트싱크에 전기적으로 접속되고 LES 어레이가 히트싱크의 프로파일에 정합하는 프로파일을 갖도록 히트싱크에 복수의 LES 칩을 고정하는 단계를 추가로 포함한다.
본 발명이 단지 제한된 수의 실시예와 관련하여 상세히 설명되었지만, 본 발명은 이러한 개시된 실시예에 한정되는 것은 아니라는 것이 즉시 이해되어야 한다. 오히려, 본 발명은 지금까지 설명되지 않았지만 본 발명의 사상 및 범주에 적당한 임의의 수의 변형, 변경, 치환 또는 등가 배열을 합체하도록 수정될 수 있다. 부가적으로, 본 발명의 다양한 실시예가 설명되었지만, 본 발명의 양태는 단지 설명된 실시예의 일부만을 포함할 수 있다는 것이 이해되어야 한다. 따라서, 본 발명은 상기 설명에 의해 한정되는 것으로서 이해되지 않고, 단지 첨부된 청구범위의 범주에 의해서만 한정된다.
10: 발광 반도체(LES) 디바이스 12: LED 칩
14: 히트싱크 16: 에폭시층
18: 가요성 상호 접속 구조체 22: 금속 상호 접속부
24: 가요성 필름 26: 비아
28: 접속 패드 30: 개구

Claims (25)

  1. 발광 반도체(a light emitting semiconductor; LES) 디바이스로서,
    히트싱크와,
    상기 히트싱크 상에 장착되고 상기 히트싱크에 전기적으로 접속된 LES 칩의 어레이- 각각의 LES 칩은 정면 및 후면을 포함하고, 상기 정면은 수신된 전력에 응답하여 광을 방출하도록 구성된 발광 영역을 포함하고, 상기 정면과 상기 후면 중 적어도 하나는 접속 패드를 포함함 -와,
    각각의 LES 칩 상에 배치되고 상기 각각의 LES 칩에 전기적으로 접속되어 상기 LES 칩의 어레이의 제어된 동작을 제공하는 가요성 상호 접속 구조체를 포함하되,
    상기 가요성 상호 접속 구조체는
    상기 히트싱크의 형상에 합치하도록 구성된 가요성의 유전성 필름- 상기 가요성의 유전성 필름은 상기 LES 칩 각각의 상기 정면 또는 상기 후면 중 하나에 부착됨 -과,
    상기 가요성의 유전성 필름 상에 형성된 금속 상호 접속 구조체 - 상기 금속 상호 접속 구조체는 상기 LES 칩의 접속 패드와의 직접적인 금속성 전기적 연결을 형성하도록 상기 가요성의 유전성 필름을 통과하며 형성된 비아를 통해 연장함 -를 포함하고,
    상기 LES 칩의 어레이와 상기 히트싱크 사이에 유전체 층 없이, 상기 LES 칩의 어레이가 상기 히트싱크에 직접 부착되는
    LES 디바이스.
  2. 제 1 항에 있어서,
    상기 히트싱크는 곡선의 표면 또는 평평한 표면 중 하나를 갖도록 구성되고, 상기 LES 칩의 어레이는 상기 히트싱크의 상기 표면을 따라 정렬되는
    LES 디바이스.
  3. 제 1 항에 있어서,
    상기 히트싱크 상에 장착된 상기 LES 칩의 어레이가 360도 영역에 걸쳐 광을 방출하게 위치하도록 상기 히트싱크는 원형 형상을 갖도록 구성되는
    LES 디바이스.
  4. 제 1 항에 있어서,
    상기 금속 상호 접속 구조체는 각각의 LES 칩의 발광 영역의 위치에 대응하는 개구를 내부에 포함하도록 패터닝되는
    LES 디바이스.
  5. 제 1 항에 있어서,
    상기 히트싱크는 상기 LES 디바이스 내에서 애노드 접속부 또는 캐소드 접속부로서 기능하도록 구성되는
    LES 디바이스.
  6. 제 1 항에 있어서,
    상기 LES 칩의 어레이를 상기 히트싱크에 고정시키기 위해 상기 히트 싱크와 상기 LES 칩의 어레이 사이에, 전기 전도성의 납땜 물질, 전기 전도성의 접착제, 소결된 은 중 하나를 더 포함하는
    LES 디바이스.
  7. 제 1 항에 있어서,
    상기 가요성의 유전성 필름은 상기 LES 칩의 어레이에 부착되도록 구성되는
    LES 디바이스.
  8. 제 1 항에 있어서,
    상기 가요성의 유전성 필름은 각각의 LES 칩의 발광 영역의 위치에 대응하여 내부에 형성된 복수의 개구를 포함하는
    LES 디바이스.
  9. 제 1 항에 있어서,
    상기 가요성의 유전성 필름은 각각의 LES 칩의 발광 영역으로부터 방출된 광이 자신을 통과하는 것을 허용하도록 구성된 투명한 필름을 포함하는
    LES 디바이스.
  10. 제 1 항에 있어서,
    상기 접속 패드는 상기 LES 칩의 정면 상에 형성되고, 상기 가요성 상호 접속 구조체는 상기 LES 칩의 정면 상에 위치하는
    LES 디바이스.
  11. 제 1 항에 있어서,
    상기 접속 패드는 상기 LES 칩의 후면 상에 형성되고, 상기 가요성 상호 접속 구조체는 상기 LES 칩의 후면 상에 위치하고, 상기 금속 상호 접속 구조체는 상기 LES 칩과 상기 히트싱크를 전기적으로 접속시키고 상기 LES 칩과 상기 히트싱크 사이에 열 확산기(a heat spreader)를 포함하는
    LES 디바이스.
  12. 제 1 항에 있어서,
    상기 금속 상호 접속 구조체는 자신의 외부면(an outer surface) 상에 코팅된 반사 필름을 포함하고, 상기 반사 필름은 상기 LES 디바이스 내에서 반사를 최대화하고 광학 손실을 감소시키기 위해 상기 금속 상호 접속 구조체의 스펙트럼 반사율(a spectral reflectance)을 증가시키도록 구성되는
    LES 디바이스.
  13. 삭제
  14. 다방향성 조명 디바이스로서,
    히트싱크와,
    상기 히트싱크에 전기적으로 접속되도록 상기 히트싱크에 부착된 발광 반도체(LES) 칩의 어레이- 각각의 LES 칩은 접속 패드 및 수신된 전력에 응답하여 광을 방출하도록 구성된 발광 영역을 포함하는 정면을 포함함 -와,
    상기 LES 칩의 어레이 상에 위치하고 상기 LES 칩 각각에 전기적으로 접속된 가요성 상호 접속 구조체를 포함하되,
    상기 가요성 상호 접속 구조체는
    상기 LES 칩의 어레이에 합치하도록 구성된 가요성의 유전성 필름- 상기 가요성의 유전성 필름은 상기 LES 칩 각각의 상기 정면 또는 후면 중 하나에 부착됨 -과,
    상기 가요성의 유전성 필름 상에 형성된 금속 상호 접속 구조체- 상기 금속 상호 접속 구조체는 상기 LES 칩의 상기 접속 패드와의 직접적인 금속성 전기적 연결을 형성하도록 상기 가요성의 유전성 필름을 통과하며 형성된 비아를 통해 연장함 -를 포함하고,
    상기 LES 칩의 어레이와 상기 히트싱크 사이에 절연 금속 기판(IMS)을 사용하지 않고 상기 LES 칩의 어레이가 상기 히트싱크에 직접 부착되고, 상기 가요성 상호 접속 구조체는 와이어본딩(wirebond) 접속으로부터 자유로운
    다방향성 조명 디바이스.
  15. 제 14 항에 있어서,
    상기 히트싱크는 곡선의 프로파일 및 평평한 프로파일 중 하나를 가지며, 상기 LES 칩의 어레이는 상기 히트싱크의 프로파일과 일치하는 곡선의 프로파일 및 평평한 프로파일 중 하나를 갖도록 정렬되는
    다방향성 조명 디바이스.
  16. 제 14 항에 있어서,
    상기 가요성의 유전성 필름은 각각의 LES 칩의 상기 발광 영역의 인접 위치에 형성된 복수의 개구를 포함하고, 상기 금속 상호 접속 구조체는 상기 가요성의 유전성 필름의 개구에 대응하는 개구를 내부에 포함하도록 패터닝되는
    다방향성 조명 디바이스.
  17. 제 14 항에 있어서,
    상기 히트싱크는 상기 다방향성 조명 디바이스 내에서 애노드 접속부 또는 캐소드 접속부로서 기능하도록 구성되는
    다방향성 조명 디바이스.
  18. 제 14 항에 있어서,
    상기 LES 칩의 어레이를 상기 히트싱크에 고정시키기 위해 상기 히트싱크와 상기 LES 칩의 어레이 사이에, 전기 전도성의 물질을 더 포함하는
    다방향성 조명 디바이스.
  19. 제 14 항에 있어서,
    상기 히트싱크 상에 장착된 상기 LES 칩의 어레이가 360도 영역에 걸쳐 광을 방출하게 위치하도록 상기 히트싱크는 원형 형상을 갖도록 구성되는
    다방향성 조명 디바이스.
  20. 삭제
  21. 제 14 항에 있어서,
    상기 가요성 상호 접속 구조체는 상기 LES 칩의 어레이와 상기 히트싱크 사이에서, 상기 LES 칩의 어레이의 후면 상에 위치하고,
    상기 가요성 상호 접속 구조체는 상기 LES 칩의 어레이를 상기 히트싱크에 전기적으로 연결하고 상기 LES 칩의 어레이와 상기 히트싱크 사이에서 열 확산기로서 기능하도록 구성된
    다방향성 조명 디바이스.
  22. 발광 반도체(LES) 디바이스를 형성하는 방법으로서,
    각각이 정면 및 후면을 포함하는 복수의 LES 칩을 제공하는 단계- 상기 복수의 LES 칩은 LES 어레이를 형성함 -와,
    상기 복수의 LES 칩 각각의 상기 정면 또는 상기 복수의 LES 칩 각각의 상기 후면 상에서 가요성의 유전성 필름을 상기 LES 어레이 내의 상기 복수의 LES 칩에 고정시키는 단계- 상기 가요성의 유전성 필름은 상기 LES 어레이의 프로파일에 합치하게 휘어지도록 구성됨 -와,
    상기 복수의 LES 칩을 전기적으로 연결하기 위한 금속 상호 접속 구조체를 상기 가요성의 유전성 필름 상에 형성하는 단계- 상기 금속 상호 접속 구조체는 상기 LES 칩의 접촉 패드와의 직접적인 금속성 전기적 연결을 형성하도록 상기 가요성의 유전성 필름 내의 비아를 통해 연장함 -와,
    상기 복수의 LES 칩이 히트싱크에 전기적으로 연결되고 상기 LES 어레이가 상기 히트싱크의 프로파일과 일치하는 프로파일을 갖도록, 상기 히트싱크에 상기 복수의 LES 칩을 고정시키는 단계를 포함하는
    LES 디바이스 형성 방법.
  23. 제 22 항에 있어서,
    상기 히트싱크 상에 상기 복수의 LES 칩을 고정시키는 단계는 상기 복수의 LES 칩을 상기 히트싱크에 납땜으로 부착하는 단계를 포함하는
    LES 디바이스 형성 방법.
  24. 제 22 항에 있어서,
    상기 히트싱크는 평평하지 않은 곡선의 프로파일을 갖고, 상기 LES 어레이는 대응하는 평평하지 않은 곡선의 프로파일을 가져, 상기 LES 어레이는 다방향 패턴으로 발광하도록 구성된
    LES 디바이스 형성 방법.
  25. 제 22 항에 있어서,
    각각의 LES 칩의 발광 영역의 인접 위치에서 상기 가요성의 유전성 필름 내에 복수의 개구를 형성하는 단계를 더 포함하는
    LES 디바이스 형성 방법.
KR1020190076505A 2019-06-26 2019-06-26 발광 반도체를 상호 접속하기 위한 오버레이 회로 구조체 KR102085649B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190076505A KR102085649B1 (ko) 2019-06-26 2019-06-26 발광 반도체를 상호 접속하기 위한 오버레이 회로 구조체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190076505A KR102085649B1 (ko) 2019-06-26 2019-06-26 발광 반도체를 상호 접속하기 위한 오버레이 회로 구조체

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020120108608A Division KR101995538B1 (ko) 2012-09-28 2012-09-28 발광 반도체를 상호 접속하기 위한 오버레이 회로 구조체

Publications (2)

Publication Number Publication Date
KR20190079598A KR20190079598A (ko) 2019-07-05
KR102085649B1 true KR102085649B1 (ko) 2020-03-06

Family

ID=67225189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190076505A KR102085649B1 (ko) 2019-06-26 2019-06-26 발광 반도체를 상호 접속하기 위한 오버레이 회로 구조체

Country Status (1)

Country Link
KR (1) KR102085649B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124524A (ja) * 2001-10-09 2003-04-25 Lumileds Lighting Us Llc 高束のｌｅｄアレイ
JP2004172578A (ja) * 2002-09-02 2004-06-17 Matsushita Electric Ind Co Ltd 発光装置
JP2010040364A (ja) * 2008-08-06 2010-02-18 Panasonic Corp 照明用光源

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124524A (ja) * 2001-10-09 2003-04-25 Lumileds Lighting Us Llc 高束のｌｅｄアレイ
JP2004172578A (ja) * 2002-09-02 2004-06-17 Matsushita Electric Ind Co Ltd 発光装置
JP2010040364A (ja) * 2008-08-06 2010-02-18 Panasonic Corp 照明用光源

Also Published As

Publication number Publication date
KR20190079598A (ko) 2019-07-05

Similar Documents

Publication Publication Date Title
US7679099B2 (en) Low thermal resistance high power LED
EP1806789B1 (en) Lighting apparatus comprising light emitting diodes and liquid crystal display comprising the lighting apparatus
US7964883B2 (en) Light emitting diode package assembly that emulates the light pattern produced by an incandescent filament bulb
EP2760058B1 (en) Led module and led lamp employing same
US20050116235A1 (en) Illumination assembly
US20130250585A1 (en) Led packages for an led bulb
JP2003152225A (ja) 発光装置
JP2004207367A (ja) 発光ダイオード及び発光ダイオード配列板
US20160208987A1 (en) Led module
US10070531B2 (en) Overlay circuit structure for interconnecting light emitting semiconductors
US20100084673A1 (en) Light-emitting semiconductor packaging structure without wire bonding
JP2005150408A (ja) 発光素子搭載用パッケージおよび光源装置
US10957832B2 (en) Electronics package for light emitting semiconductor devices and method of manufacturing thereof
US10784423B2 (en) Light emitting device
JP6030905B2 (ja) 発光半導体を相互接続するためのオーバーレイ回路構造
KR102085649B1 (ko) 발광 반도체를 상호 접속하기 위한 오버레이 회로 구조체
KR100751084B1 (ko) 발광소자
KR101995538B1 (ko) 발광 반도체를 상호 접속하기 위한 오버레이 회로 구조체
JP6541629B2 (ja) 発光半導体を相互接続するためのオーバーレイ回路構造
EP2713396B1 (en) Overlay circuit structure for interconnecting semiconductor light emitting devices and method of manufacturing the same
JP2000235808A (ja) 光源装置
KR101123241B1 (ko) 고방열 특성을 갖는 발광 다이오드 모듈 및 그 제조 방법
KR101163645B1 (ko) 고출력 발광 다이오드 모듈 및 그 제조 방법
CN103715330B (zh) 用于互连发光半导体的覆盖式电路结构

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant