KR102083222B1 - 노이즈 입력에 강인한 수신기 - Google Patents

노이즈 입력에 강인한 수신기 Download PDF

Info

Publication number
KR102083222B1
KR102083222B1 KR1020160098699A KR20160098699A KR102083222B1 KR 102083222 B1 KR102083222 B1 KR 102083222B1 KR 1020160098699 A KR1020160098699 A KR 1020160098699A KR 20160098699 A KR20160098699 A KR 20160098699A KR 102083222 B1 KR102083222 B1 KR 102083222B1
Authority
KR
South Korea
Prior art keywords
signal
input
output
offset
logic circuit
Prior art date
Application number
KR1020160098699A
Other languages
English (en)
Other versions
KR20180015339A (ko
Inventor
김민오
김수환
정덕균
Original Assignee
에스케이하이닉스 주식회사
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 서울대학교산학협력단 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160098699A priority Critical patent/KR102083222B1/ko
Priority to US15/620,432 priority patent/US10056904B2/en
Publication of KR20180015339A publication Critical patent/KR20180015339A/ko
Application granted granted Critical
Publication of KR102083222B1 publication Critical patent/KR102083222B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45051—Two or more differential amplifiers cascade coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Noise Elimination (AREA)

Abstract

본 기술에 의한 수신기는 입력 신호와 제 1 옵셋 신호를 비교하여 제 1 신호를 출력하는 제 1 입력 버퍼; 입력 신호와 제 2 옵셋 신호를 비교하여 제 2 신호를 출력하는 제 2 입력 버퍼; 및 제 1 신호와 제 2 신호를 조합하여 듀티비가 보정된 출력 신호를 제공하는 신호 믹서를 포함한다.

Description

노이즈 입력에 강인한 수신기{RECEIVER RESILIENT TO NOISE INPUT}
본 발명은 수신기에 관한 것으로서 보다 구체적으로는 입력단에 인가되는 노이즈에 의한 오작동 가능성을 줄인 수신기에 관한 것이다.
도 1은 종래의 수신기의 문제를 나타내는 도면이다.
도 1(A)는 종래의 수신기(10)를 나타낸다.
수신기(10)는 제 1 입력 신호(V1)와 제 2 입력 신호(V2)의 차이에 대응하는 차동 신호(V1-V2)를 증폭하여 출력 신호(OUT)를 제공한다.
수신기(10)는 제 1 입력 신호(V1)가 제 2 입력 신호(V2)보다 큰 경우 하이 레벨(예를 들어 전원 전압) 신호를 출력하고 그렇지 않은 경우 로우 레벨(예를 들어 0V) 신호를 출력한다.
도 1(B)는 도 1(A)의 문제점을 나타낸다.
도시된 바와 같이 정상적인 신호가 입력되는 구간에서는 두 입력 신호(V1, V2)의 차이에 따라 출력 신호(OUT)가 출력된다.
신호가 입력되지 않는 구간에서 노이즈가 수신기(10)의 입력단에 인가될 수 있다.
노이즈가 두 입력단에 유사하게 인가되는 경우에는 수신기(10)의 두 입력 신호의 차이가 실질적으로 0이 되어 노이즈에 의한 오작동이 발생하지 않는다.
그러나 두 입력단과 연결된 채널 특성 등의 차이로 인하여 노이즈가 두 입력단에 유사하게 인가되지 않는 경우에는 두 입력 신호(V1, V2)의 차이가 일시적으로 커질 수 있다.
이 경우 수신기(10)는 노이즈를 증폭하여 출력할 수 있으며 수신기(10)의 출력 신호를 이용하는 다른 시스템의 오작동을 유발할 수 있다.
KR 10-0834119 B1 US 8358162 B2
본 기술은 입력단에 인가되는 노이즈에 의하여 출력 신호에 노이즈가 발생하는 현상을 방지할 수 있는 수신기를 제공한다.
본 발명의 일 실시예에 의한 수신기는 입력 신호와 제 1 옵셋 신호를 비교하여 제 1 신호를 출력하는 제 1 입력 버퍼; 입력 신호와 제 2 옵셋 신호를 비교하여 제 2 신호를 출력하는 제 2 입력 버퍼; 및 제 1 신호와 제 2 신호를 조합하여 듀티비가 보정된 출력 신호를 제공하는 신호 믹서를 포함한다.
본 발명에 의한 수신기는 정상적인 신호가 입력되지 않는 경우 입력단에 인가되는 노이즈가 증폭되어 출력되는 현상을 방지한다.
도 1은 종래 기술에 의한 수신기의 문제점을 설명하는 도면.
도 2는 본 발명의 일 실시예에 의한 수신기의 블록도.
도 3은 도 2의 입력 버퍼의 동작을 설명하는 도면.
도 4는 도 2의 신호 믹서의 회로도.
도 5는 도 4의 신호 믹서의 동작을 설명하는 도면.
도 6은 본 발명의 효과를 설명하는 도면.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 개시한다.
도 2는 본 발명의 일 실시예에 의한 수신기의 블록도이다.
본 발명의 일 실시예에 의한 수신기(1000)는 제 1 입력 버퍼(110), 제 2 입력 버퍼(120), 신호 믹서(200)를 포함한다.
제 1 입력 버퍼(110)와 제 2 입력 신호(120)는 옵셋을 고려하여 제 1 입력 신호(V1)와 제 2 입력 신호(V2)의 차이에 대응하는 차동 신호(V1-V2)를 증폭하여 제 1 신호(OUT1)와 제 2 신호(OUT2)를 출력한다.
제 1 입력 버퍼(110)는 양의 값을 가지는 제 1 옵셋(Vo1)을 가지고, 제 2 입력 버퍼(120)는 제 1 입력 버퍼(110)와 반대로 음의 값을 가지는 제 2 옵셋(-Vo2)을 가진다.
일 실시예에서 제 1 입력 버퍼(110)와 제 2 입력 버퍼(120)에 인가되는 옵셋의 크기(Vo1, -Vo2)는 제 1 신호(OUT1)와 제 2 신호(OUT2)의 듀티비가 서로 역의 값을 가지도록 설정된다.
예를 들어 제 1 신호(OUT1)의 듀티비가 4:6이면 제 2 신호(OUT2)의 듀티비는 6:4가 되도록 Vo1, Vo2의 값을 정한다.
Vo1, Vo2의 값은 시뮬레이션이나 실험을 통해 값을 정할 수 있다.
일 실시예에서 Vo1, Vo2의 크기는 동일할 수 있다.
신호 믹서(200)는 제 1 신호(OUT1)와 제 2 신호(OUT2)를 합성하여 듀티비가 5:5인 출력 신호(OUT)를 제공한다.
도 3은 제 1 입력 버퍼(110)와 제 2 입력 버퍼(120)의 동작을 설명하는 파형도이다.
도 3(A)는 제 1 입력 버퍼(110)와 제 2 입력 버퍼(120)를 나타낸 다이어그램이다.
즉 제 1 입력 버퍼(110)와 제 2 입력 버퍼(120)는 제 1 입력 신호(V1)와 제 2 입력 신호(V2)의 차이에 대응하는 차동 신호(V1-V2)와 옵셋 신호(Vo)를 고려하여 출력 신호(V3)를 생성한다.
도 3(B)는 옵셋 신호(Vo)의 값이 0인 경우를 나타낸다.
옵셋 신호(Vo)의 값이 0인 경우 입력 신호(V1-V2)가 0V가 되는 시점을 기준으로 출력 신호(V3)가 천이한다.
이에 따라 출력 신호(V3)의 듀티비는 제 1 입력 신호(V1), 제 2 입력 신호(V2)의 듀티비와 같이 5:5가 된다.
도 3(C)는 옵셋 신호(Vo)가 양의 값(Vo1)을 가지는 경우이다.
옵셋 신호(Vo)의 값이 양(Vo1)인 경우 차동 신호(V1 - V2)가 +Vo1가 되는 시점을 기준으로 출력 신호(V3)의 레벨이 천이한다.
이에 따라 출력 신호(V3)에서 하이 레벨의 폭은 상대적으로 줄어들고 로우 레벨의 폭은 상대적으로 커진다.
이 과정에서 차동 신호(V1-V2)의 크기가 Vol보다 작은 노이즈는 모두 제거될 수 있다.
도 3(C)에서 출력 신호(V3)의 듀티비는 4:6이 되는 것으로 가정하였다.
도 3(D)는 옵셋 신호(VO)가 음의 값(-Vo2)을 가지는 경우이다.
옵셋 신호(VO)의 값이 음(-Vo2)인 경우 차동 신호(V1 - V2)가 - Vo2가 되는 시점을 기준으로 출력 신호(V3)가 천이한다.
이에 따라 출력 신호(V3)에서 하이 레벨의 폭은 상대적으로 증가하고 로우 레벨의 폭은 상대적으로 감소한다.
이 과정에서 차동 신호(V1-V2)의 크기가 Vo2보다 작은 노이즈는 모두 제거될 수 있다.
도 3(D)에서 출력 신호(V3)의 듀티비는 6:4가 되는 것으로 가정하였다.
이상에서 설명한 바와 같이 제 1 입력 버퍼(110)와 제 2 입력 버퍼(120)는 옵셋 신호를 고려하여 신호를 출력함으로써 정상적인 신호가 인가되지 않는 경우 노이즈를 억제하게 된다.
그러나 정상적인 신호가 인가되는 경우 제 1 입력 버퍼(110)에서 출력되는 제 1 신호(OUT1)와 제 2 입력 버퍼(120)에서 출력되는 제 2 신호(OUT2)는 듀티비가 왜곡된다.
신호 믹서(200)는 제 1 신호(OUT1)와 제 2 신호(OUT2)를 이용하여 듀티비가 보정된 출력 신호(OUT)를 생성한다.
도 4(A)는 도 2의 신호 믹서(200)의 회로도이고, 도 4(B)는 도 4(A)의 동작을 나타내는 진리표이다.
신호 믹서(200)는 제 1 입력 버퍼(110)에서 출력된 제 1 신호(OUT1)와 제 2 입력 버퍼(120)에서 출력된 제 2 신호(OUT2)를 믹싱하여 듀티비가 보정된 출력 신호(OUT, OUTB)를 제공한다.
신호 믹서(200)는 제 1 논리 회로(210), 제 2 논리 회로(220), 제 3 논리 회로(230)를 포함한다.
제 1 논리 회로(210)는 제 1 신호(OUT1)와 제 2 신호(OUT2)를 AND 연산하여 출력한다.
제 2 논리 회로(220)는 제 1 신호(OUT1)과 제 2 신호(OUT2)를 NOR 연산하여 출력한다.
제 3 논리 회로(230)는 제 1 논리 회로(210)의 출력이 셋 입력(S)에 인가되고 제 2 논리 회로(220)의 출력이 리셋 입력(R)에 인가되는 RS 래치이다.
도 4(B)를 참조하면 제 1 신호(OUT1)와 제 2 신호(OUT2)가 모두 0인 경우 신호 믹서(200)의 출력(OUT)은 0이 된다.
이때 제 1 신호(OUT1)가 1로 변하면 제 1 논리 회로(210)의 출력은 0으로 유지되고, 제 2 논리 회로(220)의 출력은 0으로 바뀐다.
이에 따라 제 3 논리 회로(230)의 출력(OUT)은 0을 유지한다.
이 상태에서 제 2 신호(OUT2)가 1로 변하면 제 1 논리 회로(210)의 출력은 1로 변하고, 제 2 논리 회로(220)의 출력은 0으로 유지된다.
이에 따라 제 3 논리 회로(230)의 출력(OUT)은 1로 변한다.
이 상태에서 제 1 신호(OUT1)가 0으로 변하면 제 1 논리 회로(210)의 출력은 0으로 변하고, 제 2 논리 회로(220)의 출력은 0으로 유지된다.
이에 따라 제 3 논리 회로(230)의 출력(OUT)은 1을 유지한다.
이 상태에서 제 2 신호(OUT2)가 0으로 변하면 제 1 논리 회로(210)의 출력은 0으로 변하고, 제 2 논리 회로(220)의 출력은 1로 변한다.
이에 따라 제 3 논리 회로(230)의 출력(OUT)은 0으로 변한다.
이와 같이 제 1 신호(OUT1)와 제 2 신호(OUT2) 중 하나는 1이고 다른 하나는 0인 경우 출력 신호(OUT)는 이전 상태를 유지한다.
도 5는 신호 믹서(200)의 동작을 설명하는 파형도이다.
본 실시예에서 제 1 신호(OUT1)는 4:6의 듀티비를 가지고 제 2 신호(OUT2)는 6:4의 듀티비를 가진다.
t0에서 제 1 신호(OUT1)가 0이고 제 2 신호(OUT2)가 0이므로 출력 신호(OUT)는 0이다.
t1에서 제 2 신호(OUT2)가 1로 변하였으나 제 1 신호(OUT1)는 0을 유지하므로 출력 신호(OUT)는 0을 유지한다.
t2에서 제 1 신호(OUT1)가 1로 변하여 출력 신호(OUT)가 천이하기 시작하여 t3에서 1이 된다.
t4에서 제 1 신호(OUT1)가 0으로 천이하기 시작하여 t5에서 제 1 신호(OUT1)가 0이 된다.
t5에서 제 1 신호(OUT1)는 1이고 제 2 신호(OUT2)는 0을 유지하므로 출력 신호(OUT)는 1을 유지한다.
t6에서 제 2 신호(OUT2)가 0이 되었을 때 출력 신호(OUT)가 천이하기 시작하여 t7에서 0이 된다.
이후 전술한 동작이 반복된다. 즉 출력 신호(OUT)는 제 1 신호(OUT1)가 1이 되면 1로 천이하고 제 2 신호(OUT2)가 0이 되면 0으로 천이하는 동작이 반복된다.
이러한 동작을 통해 출력 신호(OUT)의 듀티비는 5:5로 수렴한다.
t8 이후는 제 1 입력 신호(V1)와 제 2 입력 신호(V2)에 정상적인 신호가 입력되지 않는 경우의 동작을 설명한다.
노이즈가 없는 경우 일반적인 조건에서 출력 신호(OUT)는 0을 유지한다.
차동 신호(V1-V2)가 제 1 옵셋(Vo1)보다 작은 조건에서 제 1 입력 버퍼(110)는 로우 레벨의 제 1 신호(OUT1)를 출력한다.
차동 신호(V1-V2)가 제 1 옵셋(Vo1)보다는 작지만 제 2 옵셋(-Vo2)보다 큰 조건에서 제 2 입력 버퍼(120)는 하이 레벨의 제 2 신호(OUT1)를 출력한다.
이에 따라 제 1 신호(OUT1)가 여전히 0을 유지함에도 불구하고 제 2 신호(OUT2)가 1로 상승할 수 있다.
t9에서 제 1 신호(OUT1)는 0을 유지하나 제 2 신호(OUT2)는 1로 상승하기 시작하고 t10에서 제 2 신호(OUT2)는 1이 된다.
t8에서 출력 신호(OUT)는 0의 값을 가지므로 t10에서 제 2 신호(OUT2)가 1이 되더라도 제 1 신호(OUT1)가 여전히 1의 값을 가지므로 출력 신호(OUT)는 0을 유지한다.
도 6은 본 발명의 효과를 설명하는 도면이다.
도 1과 같이 종래의 수신기의 경우(10)에는 제 1 입력 신호(V1)와 제 2 입력 신호(V2) 모두에 정상적인 신호가 입력되지 않는 구간에서 입력단에 인가되는 노이즈가 증폭되어 출력될 수 있다.
그러나 본 발명의 일 실시예에 의한 수신기(1000)에서는 정상적인 신호가 없는 구간에서 출력단에 노이즈가 발생하지 않아 수신기(1000)의 출력 신호(OUT)를 이용하는 다른 장치의 오작동을 방지할 수 있다.
또한 정상적인 신호가 입력되는 구간에서는 신호 믹싱을 통해 듀티비를 일정하게 조절하여 노이즈 제거 과정에서 발생할 수 있는 신호의 왜곡을 방지할 수 있다.
이상은 본 발명의 실시예를 개시하기 위한 것으로서 이상의 개시에 의해 본 발명의 권리범위가 한정되는 것은 아니다. 본 발명의 권리범위는 특허청구범위에 문언적으로 기재된 범위와 그 균등범위에 의해 정해진다.
10: 수신기
110: 제 1 입력 버퍼
120: 제 2 입력 버퍼
200: 신호 믹서
210: 제 1 논리 회로
220: 제 2 논리 회로
230: 제 3 논리 회로

Claims (9)

  1. 입력 신호와 제 1 옵셋 신호를 비교하여 제 1 신호를 출력하는 제 1 입력 버퍼;
    상기 입력 신호와 제 2 옵셋 신호를 비교하여 제 2 신호를 출력하는 제 2 입력 버퍼; 및
    상기 제 1 신호와 상기 제 2 신호를 조합하여 듀티비가 보정된 출력 신호를 제공하는 신호 믹서
    를 포함하되,
    상기 제 1 입력 버퍼에서 상기 입력 신호와 비교되는 제 1 기준 신호의 레벨은 상기 제 1 옵셋 신호에 따라 제 1 전압 레벨로 변경되고,
    상기 제 2 입력 버퍼에서 상기 입력 신호와 비교되는 제 2 기준 신호의 레벨은 상기 제 2 옵셋 신호에 따라 제 2 전압 레벨로 변경되고,
    상기 입력 신호는 제 1 입력 신호와 제 2 입력 신호의 차이에 대응하는 차동 신호이며,
    상기 제 1 입력 신호와 상기 제 2 입력 신호의 차이가 상기 제 1 옵셋 신호의 크기보다 작은 경우 상기 제 1 입력 버퍼는 상기 입력 신호에 포함된 노이즈를 제거하고, 상기 제 1 입력 신호와 상기 제 2 입력 신호의 차이가 상기 제 2 옵셋 신호의 크기보다 작은 경우 상기 제 2 입력 버퍼는 상기 입력 신호에 포함된 노이즈를 제거하는 수신기.
  2. 청구항 1에 있어서, 상기 제 1 입력 버퍼는 상기 입력 신호가 상기 제 1 옵셋 신호보다 큰 경우 제 1 레벨의 신호를 출력하고 그렇지 않은 경우 제 2 레벨의 신호를 출력하고, 상기 제 2 입력 버퍼는 상기 입력 신호가 상기 제 2 옵셋 신호보다 큰 경우 상기 제 1 레벨의 신호를 출력하고 그렇지 않은 경우 상기 제 2 레벨의 신호를 출력하는 수신기.
  3. 청구항 1에 있어서, 상기 제 1 옵셋 신호와 상기 제 2 옵셋 신호는 반대의 부호를 가지는 수신기.
  4. 청구항 1에 있어서, 상기 제 1 신호와 상기 제 2 신호의 듀티비는 서로 역의 관계에 있는 수신기.
  5. 청구항 3에 있어서, 상기 제 1 옵셋 신호와 상기 제 2 옵셋 신호의 크기는 동일한 수신기.
  6. 삭제
  7. 청구항 1에 있어서, 상기 신호 믹서는 상기 제 1 신호와 상기 제 2 신호가 동일한 레벨을 가지는 경우 상기 동일한 레벨의 상기 출력 신호를 출력하고, 상기 제 1 신호와 상기 제 2 신호가 서로 다른 레벨을 가지는 경우 상기 출력 신호의 현재 값을 유지하는 수신기.
  8. 청구항 1에 있어서, 상기 신호 믹서는
    상기 제 1 신호와 상기 제 2 신호를 논리 조합하는 제 1 논리 회로;
    상기 제 1 신호와 상기 제 2 신호를 논리 조합하는 제 2 논리 회로; 및
    상기 제 1 논리 회로와 상기 제 2 논리 회로의 출력에 따라 상기 출력 신호를 생성하는 제 3 논리 회로
    를 포함하는 수신기.
  9. 청구항 8에 있어서, 상기 제 1 논리 회로는 AND 게이트이고, 상기 제 2 논리 회로는 NOR 게이트이고 상기 제 3 논리 회로는 SR 래치인 수신기.
KR1020160098699A 2016-08-03 2016-08-03 노이즈 입력에 강인한 수신기 KR102083222B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160098699A KR102083222B1 (ko) 2016-08-03 2016-08-03 노이즈 입력에 강인한 수신기
US15/620,432 US10056904B2 (en) 2016-08-03 2017-06-12 Receiver resilient to noise input

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160098699A KR102083222B1 (ko) 2016-08-03 2016-08-03 노이즈 입력에 강인한 수신기

Publications (2)

Publication Number Publication Date
KR20180015339A KR20180015339A (ko) 2018-02-13
KR102083222B1 true KR102083222B1 (ko) 2020-03-02

Family

ID=61069645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160098699A KR102083222B1 (ko) 2016-08-03 2016-08-03 노이즈 입력에 강인한 수신기

Country Status (2)

Country Link
US (1) US10056904B2 (ko)
KR (1) KR102083222B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160164479A1 (en) * 2014-12-05 2016-06-09 Samsung Electronics Co., Ltd. Buffer circuit robust to variation of reference voltage signal

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2520174A1 (fr) * 1982-01-15 1983-07-22 Lignes Telegraph Telephon Systeme de transmission de signaux numeriques sur fibre optique
US5448279A (en) * 1992-11-30 1995-09-05 Tohoku Ricoh Co., Ltd. Rewriteable card, printing apparatus for printing the card and a method of judging the life of the same
JP3202196B2 (ja) * 1998-08-25 2001-08-27 沖電気工業株式会社 出力回路と入力回路
US6275107B1 (en) * 1998-10-29 2001-08-14 Fujitisu Limited Differential amplifier circuit and pull up-type differential driver
US6252435B1 (en) * 2000-10-05 2001-06-26 Pericom Semiconductor Corp. Complementary differential amplifier with resistive loads for wide common-mode input range
US6590429B2 (en) * 2001-07-16 2003-07-08 Samsung Electronics Co., Ltd. Data receivers for reproducing data input signals and methods for detecting data signals in data input receivers
US6924682B1 (en) * 2003-10-10 2005-08-02 Advanced Micro Devices, Inc. Latch circuit with metastability trap and method therefor
KR100699862B1 (ko) * 2005-08-26 2007-03-27 삼성전자주식회사 반도체 장치의 이중 기준 입력 수신기 및 이의 입력 데이터신호 수신방법
KR100834119B1 (ko) 2006-10-31 2008-06-02 삼성전자주식회사 Ｍｏｓｆｅｔ회로 구조 및 상기 ｍｏｓｆｅｔ 회로 구조를채용한 ｃｍｏｓ 증폭기
US20080186057A1 (en) * 2007-02-01 2008-08-07 Texas Instruments Incorporated Low frequency detector including common input voltage sensor
JP4412508B2 (ja) * 2007-10-04 2010-02-10 Ｎｅｃエレクトロニクス株式会社 半導体回路
JP5293320B2 (ja) * 2009-03-23 2013-09-18 富士通セミコンダクター株式会社 受信回路
KR101743062B1 (ko) 2010-03-17 2017-06-05 삼성전자주식회사 버퍼 회로 및 상기 버퍼를 이용한 듀티 보정 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160164479A1 (en) * 2014-12-05 2016-06-09 Samsung Electronics Co., Ltd. Buffer circuit robust to variation of reference voltage signal

Also Published As

Publication number Publication date
US20180041209A1 (en) 2018-02-08
US10056904B2 (en) 2018-08-21
KR20180015339A (ko) 2018-02-13

Similar Documents

Publication Publication Date Title
US7154294B2 (en) Comparators capable of output offset calibration
JP4473885B2 (ja) 光受信回路
US20100301913A1 (en) CMOS Clock Receiver with Feedback Loop Error Corrections
US20090261878A1 (en) Method and apparatus for amplifying a time difference
US10425051B2 (en) Analog multiplexer core circuit and analog multiplexer circuit
US10469061B1 (en) Quadrature clock generator and method thereof
JP2006222748A (ja) コンパレータ回路
US7342418B2 (en) Low voltage differential signal receiver
TW201027294A (en) Signal receiver and voltage compensation method thereof
KR102083222B1 (ko) 노이즈 입력에 강인한 수신기
JP2011124647A (ja) 可変利得増幅器
KR100956784B1 (ko) 오프셋 조정회로 및 방법
KR102304514B1 (ko) 증폭 회로
US9191006B1 (en) Current-limited level shift circuit
EP3358744B1 (en) Transconductance amplifier and phase shifter
EP3675358B1 (en) High-speed decision device
JP2011066751A (ja) 帰還増幅器および帰還増幅方法
US11563434B2 (en) Digital driver using an analog operational amplifier
US11063567B2 (en) Input circuit with wide range input voltage compatibility
US10979040B2 (en) Square wave generating method and square wave generating circuit
US8971447B1 (en) Variable delay of data signals
US10305625B2 (en) Data recovery circuit
US20150244367A1 (en) Method and Apparatus for Equalizing a Level Shifted Signal
US7215173B2 (en) Low-swing level shifter
JP2009055351A (ja) 増幅回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant