KR102079317B1 - Patterning Method Using Selective Surface Treatment That Improves Performance of Thin-Film Transistor Fabricated By Solution Process - Google Patents

Patterning Method Using Selective Surface Treatment That Improves Performance of Thin-Film Transistor Fabricated By Solution Process Download PDF

Info

Publication number
KR102079317B1
KR102079317B1 KR1020180047648A KR20180047648A KR102079317B1 KR 102079317 B1 KR102079317 B1 KR 102079317B1 KR 1020180047648 A KR1020180047648 A KR 1020180047648A KR 20180047648 A KR20180047648 A KR 20180047648A KR 102079317 B1 KR102079317 B1 KR 102079317B1
Authority
KR
South Korea
Prior art keywords
region
base
hydrophobic material
thin film
insulating layer
Prior art date
Application number
KR1020180047648A
Other languages
Korean (ko)
Other versions
KR20190123846A (en
Inventor
하태준
강병철
유병수
Original Assignee
광운대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광운대학교 산학협력단 filed Critical 광운대학교 산학협력단
Priority to KR1020180047648A priority Critical patent/KR102079317B1/en
Publication of KR20190123846A publication Critical patent/KR20190123846A/en
Application granted granted Critical
Publication of KR102079317B1 publication Critical patent/KR102079317B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H01L51/0048—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Abstract

본 실시예들은 소수성 물질을 도포하고 마스크를 이용하여, 자외선을 조사함으로써 소수성 물질을 분해하고 표면을 개질한 후 친수성 물질을 증착함으로써, 전자 소자의 성능을 개선하는 패터닝 방법 및 박막 패턴을 제공한다.The present embodiments provide a patterning method and a thin film pattern for improving the performance of an electronic device by applying a hydrophobic material and using a mask to decompose the hydrophobic material by irradiating ultraviolet rays, modifying the surface, and depositing a hydrophilic material.

Description

용액 공정 기반의 박막 트랜지스터의 성능을 향상시키는 선택적인 표면 처리를 이용한 패터닝 방법 {Patterning Method Using Selective Surface Treatment That Improves Performance of Thin-Film Transistor Fabricated By Solution Process}Patterning Method Using Selective Surface Treatment That Improves Performance of Thin-Film Transistor Fabricated By Solution Process}

본 실시예가 속하는 기술 분야는 용액 공정에 기반한 박막 패터닝 방법 및 박막 패턴에 관한 것이다.The technical field to which the present embodiment belongs is related to a thin film patterning method and a thin film pattern based on a solution process.

이 부분에 기술된 내용은 단순히 본 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.The contents described in this section merely provide background information on the present embodiment and do not constitute a prior art.

패터닝 공정은 기생 전류(Parasitic Leakage)나 상호 간섭을 최소화하기 위한 전기적 고립(Isolation)을 구현하기 위해서 사용되는 반도체 소자 제작 공정에 필수적인 공정 중 하나이다. 이러한 패터닝 공정은 기존에는 주로 노광 장비를 이용한 리소그래피(Photolithography)나 전자 빔 장비를 이용한 이빔리소그래피(E-Beam Lithography) 공정을 통하여 진행한다.The patterning process is one of the essential steps in the fabrication process of semiconductor devices used to realize parasitic leakage or electrical isolation to minimize mutual interference. The patterning process is conventionally performed through lithography (Photolithography) using exposure equipment or E-Beam Lithography process using electron beam equipment.

그러나 이러한 패터닝 공정 기술은 복잡하며 값비싼 공정 비용이 요구된다. 또한 공정이 진행되는 도중 발생하는 기판과 반도체 층 계면 사이에 감광제(Photoresist) 또는 현상액(Developer)과 같은 유기 잔여물은 소자의 성능을 저하시킨다.However, these patterning process techniques are complex and require expensive process costs. In addition, organic residue, such as a photoresist or developer, between the substrate and the semiconductor layer interface that occurs during the process degrades the device performance.

본 발명의 실시예들은 플루오르 탄소 중합체에 의한 소수성 처리와 자외선에 의한 친수성 처리를 적용함으로써, 기판의 표면 에너지를 변화시켜 표면을 개질함으로써 선택적인 표면 처리를 하는데 발명의 주된 목적이 있다.Embodiments of the present invention have a primary object of selective surface treatment by modifying the surface by varying the surface energy of the substrate by applying hydrophobic treatment with fluorocarbon polymer and hydrophilic treatment with ultraviolet light.

본 발명의 실시예들은 소수성 물질을 도포하고 마스크를 이용하여 자외선을 조사함으로써 소수성 물질을 분해하고 표면을 개질한 후 친수성 물질을 증착함으로써, 친수성 물질을 포함하는 전자 소자의 성능을 개선하는 데 발명의 다른 목적이 있다.Embodiments of the present invention improve the performance of an electronic device including a hydrophilic material by applying a hydrophobic material and irradiating ultraviolet rays with a mask to decompose the hydrophobic material, modify the surface, and then deposit a hydrophilic material. There is another purpose.

본 발명의 명시되지 않은 또 다른 목적들은 하기의 상세한 설명 및 그 효과로부터 용이하게 추론할 수 있는 범위 내에서 추가적으로 고려될 수 있다.Still other objects of the present invention may be additionally considered within the scope that can be easily inferred from the following detailed description and effects thereof.

본 실시예의 일 측면에 의하면 베이스에 소수성 물질을 증착하는 단계, 마스크를 이용하여 상기 소수성 물질을 선택적으로 패터닝하여 상기 소수성 물질이 증착된 영역을 광을 차단하지 않은 제1 영역과 상기 광을 차단하는 제2 영역으로 구분하는 단계, 상기 베이스 및 상기 소수성 물질을 자외선 처리하여 상기 제1 영역에 위치하는 소수성 물질을 제거하고 상기 제1 영역에서 상기 베이스를 노출시키는 단계, 및 상기 제1 영역에 용액으로 된 친수성 물질을 증착하는 단계를 포함하는 용액 공정에 기반한 패터닝 방법을 제공한다.According to an aspect of the present embodiment, the step of depositing a hydrophobic material on the base, selectively patterning the hydrophobic material by using a mask to block the light and the first region that does not block the region in which the hydrophobic material is deposited Dividing the base and the hydrophobic material into ultraviolet light to remove the hydrophobic material located in the first area and to expose the base in the first area, and to the solution in the first area. A patterning method based on a solution process comprising the step of depositing a hydrophilic material is provided.

본 실시예의 다른 측면에 의하면, 베이스, 상기 베이스에 증착되며 상기 베이스를 은닉하는 영역을 형성하는 소수성 물질, 및 상기 소수성 물질과 작용하여 상기 베이스가 노출된 영역에 증착된 친수성 물질을 포함하는 박막 패턴을 제공한다.According to another aspect of the present embodiment, a thin film pattern including a base, a hydrophobic material deposited on the base and forming a region hiding the base, and a hydrophilic material deposited on the exposed region of the base by working with the hydrophobic material. To provide.

이상에서 설명한 바와 같이 본 발명의 실시예들에 의하면, 용액 공정 기반으로 박막 패턴을 제작함으로써, 고가의 장비없이 전자 소자를 저비용으로 대량 생산할 수 있고, 유기 잔여물을 남기지 않으면서 대면적 증착 및 균일한 박막 형성이 가능한 효과가 있다.As described above, according to the embodiments of the present invention, by manufacturing a thin film pattern based on a solution process, it is possible to mass-produce an electronic device at low cost without expensive equipment, and to deposit and uniform a large area without leaving organic residue. It is possible to form a thin film.

여기에서 명시적으로 언급되지 않은 효과라 하더라도, 본 발명의 기술적 특징에 의해 기대되는 이하의 명세서에서 기재된 효과 및 그 잠정적인 효과는 본 발명의 명세서에 기재된 것과 같이 취급된다.Even if the effects are not explicitly mentioned herein, the effects described in the following specification and the tentative effects expected by the technical features of the present invention are treated as described in the specification of the present invention.

도 1 및 도 2는 본 발명의 실시예들에 따른 패터닝 방법을 예시한 흐름도이다.
도 3은 본 발명의 일 실시예에 따른 패터닝 방법을 예시한 도면이다.
도 4는 도 3의 (e)에서 액적의 접촉각을 예시한 도면이다.
도 5는 도 3의 (f)에서 친수성 물질의 표면을 예시한 도면이다.
도 6a 내지 도 6c는 본 발명의 다른 실시예들에 따른 박막 패턴을 예시한 도면이다.
도 7은 베이스 및 소수성 물질에서 UV 처리 전과 후의 접촉각 및 표면 에너지를 예시한 표이다.
도 8a는 고체 및 액체 간의 접촉각을 예시한 도면이고, 도 8b는 UV 조사시 친수화 과정을 예시한 도면이다.
도 9는 SiO2, Al2O3, 및 Teflon-AF 박막에서 UV 처리 전과 후의 접촉각을 예시한 도면이다.
도 10은 SiO2, Al2O3, 및 Teflon-AF 박막에서 UV 처리 시간에 따른 접촉각의 변화와 UV 처리 후 시간 경과에 따른 접촉각의 변화를 예시한 도면이다.
도 11은 SiO2 기판에 증착된 SWCNT, UV와 플루오르 탄소 중합체에 의한 선택적 친수성 영역에 증착된 SWCNT, 및 UV와 플루오르 탄소 중합체에 의한 선택적 소수성 영역에 증착된 SWCNT의 AFM 이미지를 예시한 도면이다.
도 12는 본 발명의 실시예들에 따른 SWCNT 증착 방법을 이용한 TFT 소자의 전달 특성, 전계 효과 이동도, 및 문턱 전압 통계를 예시한 그래프이다.1 and 2 are flowcharts illustrating a patterning method according to embodiments of the present invention.
3 is a diagram illustrating a patterning method according to an embodiment of the present invention.
4 is a diagram illustrating the contact angle of the droplet in (e) of FIG.
FIG. 5 is a diagram illustrating a surface of a hydrophilic material in FIG. 3F.
6A to 6C illustrate thin film patterns according to other embodiments of the present invention.
7 is a table illustrating the contact angle and surface energy before and after UV treatment in base and hydrophobic materials.
FIG. 8A illustrates a contact angle between a solid and a liquid, and FIG. 8B illustrates a hydrophilization process upon UV irradiation.
9 illustrates contact angles before and after UV treatment in SiO 2 , Al 2 O 3 , and Teflon-AF thin films.
FIG. 10 is a diagram illustrating a change in contact angle with UV treatment time and a change in contact angle with time after UV treatment in SiO 2 , Al 2 O 3 , and Teflon-AF thin films.
FIG. 11 illustrates AFM images of SWCNTs deposited on SiO 2 substrates, SWCNTs deposited on selective hydrophilic regions by UV and fluorocarbon polymers, and SWCNTs deposited on selective hydrophobic regions by UV and fluorocarbon polymers.
12 is a graph illustrating transfer characteristics, field effect mobility, and threshold voltage statistics of a TFT device using a SWCNT deposition method according to embodiments of the present invention.

이하, 본 발명을 설명함에 있어서 관련된 공지기능에 대하여 이 분야의 기술자에게 자명한 사항으로서 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하고, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다.Hereinafter, in the following description of the present invention, if it is determined that the subject matter of the present invention may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted and some embodiments of the present invention will be omitted. It will be described in detail through an exemplary drawing.

본 명세서에 기재된 실시예들은 박막 트랜지스터, 디스플레이, 스마트 기기 등의 분야에 적용이 가능하다. 본 실시예들은 용액 공정에 기반하여 박막 소자를 제작하고, 소자의 표면을 개질(Modification)하여 표면 에너지의 선택적 변화를 유도한다. 본 실시예들은 소자의 표면을 개질하기 위하여 자외선(Ultraviolet Light, UV) 조사와 플루오르-탄소 중합체(fluorocarbon copolymer)의 도포를 이용한다.Embodiments described herein are applicable to the field of thin film transistors, displays, smart devices and the like. The present embodiments fabricate a thin film device based on a solution process, and modify the surface of the device to induce a selective change in surface energy. The embodiments use ultraviolet light (UV) irradiation and the application of a fluorocarbon copolymer to modify the surface of the device.

도 1 내지 도 3은 본 발명의 실시예들에 따른 패터닝 방법을 예시한 도면이다.1 to 3 illustrate a patterning method according to embodiments of the present invention.

용액 공정에 기반한 패터닝 방법은 저온 용액 공정을 이용하여 박막 패턴을 제작한다. 패터닝 방법은 베이스에 소수성 물질을 증착하는 단계(S110), 마스크를 이용하여 소수성 물질을 선택적으로 패터닝하는 단계(S120), 베이스 및 소수성 물질을 자외선 처리하는 단계(S130), 및 친수성 물질을 증착하는 단계(S140)를 포함한다. The patterning method based on the solution process produces a thin film pattern using a low temperature solution process. The patterning method includes depositing a hydrophobic material on a base (S110), selectively patterning a hydrophobic material using a mask (S120), UV treatment of the base and the hydrophobic material (S130), and depositing a hydrophilic material. Step S140 is included.

베이스(310)는 실리콘(Si)뿐만 아니라 실리콘 다이옥사이드(Silicone Dioxide, SiO2), 유리 등의 다양한 강성기판 및 폴리이미드(Polyimide, PI), 폴리디메틸실록산(Polydimethylsiloxane, PDMS), 에코플렉스(Ecoflex), 폴리에틸렌테레프탈레이트(Polyethyleneterephthalate, PET), 폴리스티렌(Polystyrene, PS), 폴리카보네이트(Polycarbonate, PC), 폴리비스페놀 A(Polybisphenol A), 폴리에틸렌(Polyethylene) 등과 같은 유연 기판, 또는 이들의 조합을 포함할 수 있다.The base 310 is not only silicon (Si) but also various rigid substrates such as silicon dioxide (SiO 2 ), glass, polyimide (PI), polydimethylsiloxane (PDMS), and ecoflex (Ecoflex). , Flexible substrates such as polyethylene terephthalate (PET), polystyrene (PS), polycarbonate (PC), polybisphenol A, polyethylene, and the like, or a combination thereof. have.

베이스에 소수성 물질을 증착하는 단계(S110)는 베이스 위에 소수성 물질을 포함하는 용액을 코팅한다. 코팅은 스핀 코팅(spin-coating), 딥 코팅(dip-coating), 드롭 캐스팅(drop-casting), 스크린 프린팅(screen printing), 바 프린팅(bar printing), 롤투롤(roll-to-roll), 롤투플레이트(roll-to-plate), 잉크젯 프린팅(ink-jet printing), 마이크로접촉 프린팅 (micro-contact printing), 스프레이, 슬롯 다이(Slot Die) 등 다양한 방법으로 증착이 가능하다. Depositing a hydrophobic material on the base (S110) coats a solution containing a hydrophobic material on the base. Coatings can be spin-coated, dip-coating, drop-casting, screen printing, bar printing, roll-to-roll, The deposition may be performed in various ways such as roll-to-plate, ink-jet printing, micro-contact printing, spraying, slot die, and the like.

소수성 물질을 포함하는 용액을 2000 내지 4000 rpm, 40 내지 60 sec에서 코팅할 수 있다. 소수성 물질을 포함하는 용액을 100℃ 내지 200℃의 온도 범위에서 10분 이상으로 열처리하여 소수성 박막(320)을 형성할 수 있다.Solutions comprising hydrophobic materials can be coated at 2000 to 4000 rpm, 40 to 60 sec. The solution containing the hydrophobic material may be heat-treated at least 10 minutes in a temperature range of 100 ° C. to 200 ° C. to form the hydrophobic thin film 320.

소수성 물질은 물 분자를 미는 물질이다. 예컨대, 소수성 물질은 플루오르 계열의 물질일 수 있으며, 플루오르-탄소 중합체(Fluorocarbon Copolymer)일 수 있다. 플루오르-탄소 중합체의 경우 C-F 결합이 들어있는 각종 물질을 사용할 수 있으며 Teflon-AF(Amorphous Fluoropolymer)라는 물질을 사용할 수 있다.Hydrophobic substances are substances that push water molecules. For example, the hydrophobic material may be a fluorine-based material, and may be a fluoro-carbon copolymer. In the case of fluoro-carbon polymers, various materials containing C-F bonds can be used, and a material called Teflon-AF (Amorphous Fluoropolymer) can be used.

마스크(330)를 이용하여 소수성 물질을 선택적으로 패터닝하는 단계(S120)는 광의 경로 흐름에 마스크를 위치시켜 광을 차단한다. 패터닝하는 단계(S120)는 소수성 물질이 증착된 영역을 광을 차단하지 않은 제1 영역(301)과 광을 차단하는 제2 영역(302)으로 구분한다. 마스크는 소수성 박막에 접촉하여 위치하거나 소수성 박막으로부터 이격되어 광의 경로 흐름 상에 위치할 수 있다. 마스크는 광을 투과할 수 없는 다양한 물질일 수 있다. 예컨대, 마스크는 Cr, Al, Ti, 검은 테이프 등 다양한 재료를 이용하여 제작할 수 있다.Selectively patterning the hydrophobic material using the mask 330 (S120) blocks the light by placing the mask in the path flow of light. The patterning step S120 divides the region in which the hydrophobic material is deposited into a first region 301 that does not block light and a second region 302 that blocks light. The mask may be located in contact with the hydrophobic thin film or on a path flow of light spaced apart from the hydrophobic thin film. The mask may be a variety of materials that are not able to transmit light. For example, the mask can be manufactured using various materials such as Cr, Al, Ti, and black tape.

베이스 및 소수성 물질을 자외선 처리하는 단계(130)는 제1 영역에 위치하는 소수성 물질을 제거하고 제1 영역에서 베이스를 노출시킨다. 제1 영역에서 노출된 베이스의 표면 에너지를 변화시키고, 제2 영역에 증착된 소수성 물질의 표면 에너지를 변화시킨다. Ultraviolet treatment of the base and the hydrophobic material 130 removes the hydrophobic material located in the first region and exposes the base in the first region. The surface energy of the base exposed in the first region is varied and the surface energy of the hydrophobic material deposited in the second region is varied.

자외선 처리하는 단계(130)는 마스크를 이용하여 선택적으로 패터닝한 소수성 박막(320)에 UV 오존의 산소 플라즈마(Oxygen Plasma)를 이용하여 에칭한다. 아세톤, 메탄올, 이소프로필알콜(IPA) 용액 등으로 10분간 클리닝 한 뒤. UV Ozone 처리를 하여 표면의 -OH기 생성을 통한 친수성 표면을 생성한다. 베이스에 붙어 있는 유기 오염물은 화학적으로 C-H, -C=C-, -C-O, -C-Cl 등의 여러 가지 화학 결합을 하고 있다. 이러한 화학 결합은 자신의 결합 에너지보다 강한 에너지 충격을 받으면 CO2, H2O 등으로 분해되거나 -OH, -CHO, -COOH와 같이 친수성기로 전환된다.In the ultraviolet treatment step 130, the hydrophobic thin film 320 selectively patterned using a mask is etched using an oxygen plasma of UV ozone. After cleaning for 10 minutes with acetone, methanol, isopropyl alcohol (IPA) solution. UV ozone treatment produces a hydrophilic surface by -OH groups on the surface. Organic contaminants attached to the base are chemically bound to various chemical bonds such as C-H, -C = C-, -C-O, and -C-Cl. These chemical bonds are decomposed into CO 2, H 2 O, or the like when converted into hydrophilic groups such as —OH, —CHO, and —COOH when subjected to an energy impact stronger than their binding energy.

마스크의 역할은 플루오르-탄소 중합체와 UV에 의한 플라즈마가 직접적으로 접촉하는 것을 막아준다. UV에 의한 플라즈마와 직접적으로 접촉한 플루오르-탄소 중합체는 결합 구조가 깨지면서 분해되고 분해된 영역은 베이스 표면이 드러나게 된다. The role of the mask is to prevent direct contact of the fluoro-carbon polymer with the plasma by UV. Fluorine-carbon polymers in direct contact with the plasma by UV will break the bonding structure and the degraded areas will reveal the base surface.

베이스와 플루오르-탄소 중합체 막의 표면 에너지는 매우 다르다. 노출된 베이스 영역(303)은 친수성의 특성을 갖거나 친수성이 강화된다. 즉, UV 조사 후 베이스(303)의 표면은 선택적으로 친수성으로 개질된다. 플루오르-탄소 중합체 영역(304)는 높은 소수성의 특성을 갖는다. 제2 영역에 증착된 소수성 물질은 소수성이 유지된다. 도 4의 (a)는 도 3의 (e)의 제1 영역인 SiO2 막에서 CNT 액적의 접촉각을 예시하고 있고, 도 4의 (b)는 도 3의 (e)의 제2 영역인 플루오르 탄소 중합체 막에서 CNT 액적의 접촉각을 예시하고 있다. UV 조사한 후 CNT를 박막 위에 위치시키면 DI water보다 접촉각이 증가한다. 예컨대, SWCNT의 접촉각은 120°로 증가할 수 있다.The surface energy of the base and the fluoro-carbon polymer film is very different. The exposed base region 303 has hydrophilicity or is enhanced hydrophilicity. That is, after UV irradiation, the surface of the base 303 is selectively modified to be hydrophilic. Fluoro-carbon polymer region 304 has a high hydrophobic character. The hydrophobic material deposited in the second region remains hydrophobic. FIG. 4A illustrates the contact angle of CNT droplets in the SiO 2 film, which is the first region of FIG. 3E, and FIG. 4B is the fluorine, which is the second region of FIG. 3E. The contact angle of CNT droplets in the carbon polymer membrane is illustrated. If the CNT is placed on the thin film after UV irradiation, the contact angle is higher than that of DI water. For example, the contact angle of the SWCNT can be increased to 120 °.

친수성 물질을 증착하는 단계(S140)는 마스크(330)가 제거된 소수성 박막(320)에서 제1 영역(305)과 제2 영역(306)에 용액으로 된 친수성 물질(340)을 증착한다. 친수성 물질을 포함하는 용액은 탄소나노튜브(Carbon Nano Tube, CNT), 그래핀(Graphene), 산화 환원 그래핀(Reduced Graphene Oxide, RGO), 또는 이들의 조합으로 된 탄소 동소체 물질일 수 있다. CNT는 단일벽 탄소나노튜브(single wall nanotubes, SWCNT) 또는 다중벽 탄소나노튜브(MWCNT) 등 다양한 분산 용액이 사용될 수 있다. 도 5의 (a)는 습윤성을 갖지 않는 차단막(520a, 525a)에 의해 형성된 베이스(210a) 영역에서 주입한 용액의 표면을 예시하고 있고, 도 5의 (b)는 소수성 물질(520a, 525a)에 의해 형성된 베이스(510b) 영역에 주입한 친수성 용액(530b)의 표면을 예시하고 있다.In the deposition of the hydrophilic material (S140), the hydrophilic material 340, which is a solution, is deposited on the first region 305 and the second region 306 in the hydrophobic thin film 320 from which the mask 330 is removed. The solution containing the hydrophilic material may be a carbon allotrope of carbon nanotubes (CNT), graphene, graphene oxide (Reduced Graphene Oxide, RGO), or a combination thereof. CNTs may be used in various dispersion solutions such as single wall nanotubes (SWCNT) or multiwall carbon nanotubes (MWCNT). FIG. 5A illustrates the surface of the solution injected in the region of the base 210a formed by the blocking films 520a and 525a having no wettability, and FIG. 5B shows the hydrophobic materials 520a and 525a. The surface of the hydrophilic solution 530b injected into the area of the base 510b formed by the above is illustrated.

제1 영역에 친수성 물질을 증착하는 단계(S140)에서 친수성 물질은 액적을 형성하고, 액적과 제1 영역에서 노출된 베이스 간의 접촉각을 감소시킨다. 제2 영역에 친수성 물질을 위치시키지 않고 제1 영역에만 친수성 물질을 위치시켜, 친수성 물질을 밀집시킨다.In the deposition of the hydrophilic material on the first region (S140), the hydrophilic material forms a droplet and reduces the contact angle between the droplet and the base exposed in the first region. The hydrophilic material is concentrated in the first area without placing the hydrophilic material in the second area.

도 2를 참조하면, 본 실시예에 따라 패터닝 방법은 용액 공정 기반으로 박막 트랜지스터를 제작할 수 있다. 박막 트랜지스터를 제작하는 방법은 기판 기판 또는 유연층에 게이트 전극을 형성하고 절연층을 형성하는 단계(S210), 절연층에 소수성 물질을 증착하는 단계(S220), 마스크를 이용하여 소수성 물질을 선택적으로 패터닝하는 단계(S230), 절연층 및 소수성 물질을 자외선 처리하는 단계(S240), 절연층에 친수성 물질을 도포하여 전도층을 형성하는 단계(S250), 및 절연층 및/또는 전도층에 소스 전극 및 드레인 전극을 증착하는 단계(S260)를 포함한다.Referring to FIG. 2, the patterning method according to the present embodiment may manufacture a thin film transistor based on a solution process. The method of manufacturing a thin film transistor may include forming a gate electrode on a substrate substrate or a flexible layer and forming an insulating layer (S210), depositing a hydrophobic material on an insulating layer (S220), and selectively selecting a hydrophobic material using a mask. Patterning step (S230), UV treatment of the insulating layer and hydrophobic material (S240), applying a hydrophilic material to the insulating layer to form a conductive layer (S250), and the source electrode on the insulating layer and / or conductive layer And depositing a drain electrode (S260).

베이스는 절연층일 수 있다. 절연층을 형성하는 단계(S210)는 전도층을 부착하기 위한 절연 용액을 유연층에 코팅하고 100℃ 내지 200℃의 온도 범위에서 열처리한다. 절연층을 형성하는 단계(S210)는 작용기를 갖는 물질을 이용하여 절연층을 표면 처리하여 절연층을 기능화할 수 있다 절연층을 형성하는 단계(S210)는 작용기를 갖는 물질을 포함하는 용액에 절연층을 침지하여 연결층을 형성할 수 있다. 저온 용액 공정 기반의 균일한 불규칙 네트워크(random network) 형태의 탄소 나노튜브를 증착하기 위해서 전처리 공정을 통해 친수성화된 기판에 아민기(-NH2)를 갖는 APTES(3-(aminopropyl)triethoxysilane)로 표면처리를 하여 기판에 흡착량과 균일성을 향상시킨다. 연결층은 아민기를 갖는 폴리라이신(Poly-L-Lysine), APTES(3-Aminopropyltriethoxysilane), 또는 이들의 조합을 포함할 수 있다.The base may be an insulating layer. Forming the insulating layer (S210) is coated with an insulating solution for attaching the conductive layer to the flexible layer and heat-treated at a temperature range of 100 ℃ to 200 ℃. The forming of the insulating layer (S210) may surface-treat the insulating layer using a material having a functional group to functionalize the insulating layer. The forming of the insulating layer (S210) may be insulated from a solution containing a functional group. The connection layer can be formed by immersing the layer. In order to deposit carbon nanotubes in the form of uniform random networks based on low temperature solution process, APTES (3- (aminopropyl) triethoxysilane) having an amine group (-NH 2 ) on a hydrophilized substrate was subjected to a pretreatment process. Surface treatment improves the adsorption amount and uniformity on the substrate. The connection layer may include polylysine (Poly-L-Lysine) having an amine group, 3-Aminopropyltriethoxysilane (APTES), or a combination thereof.

전도층을 형성하는 단계(S250)는 절연층, 기능화된 절연층, 또는 연결층에 전도 용액을 도포하여 전도층을 형성한다. 전도 용액을 도포하는 과정은 스핀 코팅(spin-coating), 딥 코팅(dip-coating), 드롭 캐스팅(drop-casting), 스크린 프린팅(screen printing), 바 프린팅(bar printing), 롤투롤(roll-to-roll), 롤투플레이트(roll-to-plate), 잉크젯 프린팅(ink-jet printing), 마이크로접촉 프린팅 (micro-contact printing) 등 다양한 방법으로 증착이 가능하다. 전도성 물질이 포함된 용액을 스프레이 공정을 통하여 도포하고, 일정 시간 동안 대기한다. 예컨대, 30분 내지 3시간 동안 대기한다. 작용기(아민기)에 의한 물리적/화학적 결합을 견고하게 한다. 전도 용액 또는 전도층은 탄소나노튜브(Carbon Nano Tube, CNT), 그래핀(Graphene), 산화 환원 그래핀(Reduced Graphene Oxide, RGO), 또는 이들의 조합으로 된 고분자 물질일 수 있다.In the forming of the conductive layer (S250), the conductive layer is applied to the insulating layer, the functionalized insulating layer, or the connection layer to form the conductive layer. The process of applying the conductive solution is spin-coating, dip-coating, drop-casting, screen printing, bar printing, roll-to-roll Deposition is possible by various methods such as to-roll, roll-to-plate, ink-jet printing, and micro-contact printing. The solution containing the conductive material is applied through a spray process, and waits for a predetermined time. For example, wait for 30 minutes to 3 hours. Strengthen physical / chemical bonds by functional groups (amine groups). The conductive solution or conductive layer may be a carbon nanotube (CNT), graphene, graphene, reduced graphene oxide (RGO), or a combination thereof.

전도층을 형성하는 단계(S250)는 정제된 여과수를 이용하여 린싱(Rinsing)하거나 건조공기를 이용하여 블로잉(Blowing)하는 단계를 추가로 포함할 수 있다. 여과수(DI water)는 마이크로 필터(Micro filter)를 통해 불순물을 거르고 역삼투막(RO Membrane) 필터를 거쳐 최종적으로 이온교환수지(Resin)을 통과시킨다. 린싱(Rinsing)하거나 블로잉(Blowing)하는 단계(S270)를 수행하지 않으면, 트랜지스터에서 OFF 전류가 상승하여 트랜지스터의 동작에 악영향을 줄 수 있다.Forming the conductive layer (S250) may further include the step of rinsing using purified filtered water or blowing using dry air. DI water filters impurities through a micro filter and finally passes an ion exchange resin through a RO membrane membrane filter. If the step (S270) of rinsing or blowing is not performed, the OFF current may increase in the transistor, which may adversely affect the operation of the transistor.

소스 전극 및 드레인 전극을 증착하는 단계(S260)는 절연층 및 전도층 중에서 적어도 하나에 소스 전극 및 드레인 전극을 이격시켜 증착한다. 예컨대, E-beam 증착(evaporation)을 이용하여 50 nm의 Au 증착을 통해 소스 전극 및 드레인 전극을 형성할 수 있다. 전극은 Au, Ag, Pd, Pt, Mn, Fe, Ni, Co, Ti 등의 금속이나 유기물질 등의 전도성 물질로 구현될 수 있다.In the deposition of the source electrode and the drain electrode (S260), the source electrode and the drain electrode are spaced apart from each other on at least one of the insulating layer and the conductive layer. For example, the source electrode and the drain electrode may be formed through 50 nm Au deposition using E-beam evaporation. The electrode may be made of a conductive material such as a metal such as Au, Ag, Pd, Pt, Mn, Fe, Ni, Co, Ti, or an organic material.

이하에서는 도 6a 내지 도 6c를 참조하여, 박막 패턴을 설명하기로 한다.Hereinafter, the thin film pattern will be described with reference to FIGS. 6A to 6C.

도 6a는 소수성 박막을 갖는 하부 게이트 방식의 박막 트랜지스터이고, 도 6b는 연결층을 갖는 박막 트랜지스터이고, 도 6c는 소수성 박막 위에 전극을 형성하는 박막 트랜지스터이다. 박막 트랜지스터는 보호층을 포함할 수 있고, 상부 게이트 방식으로 형성될 수 있고, 절연층과 연결된 소스/드레인 전극을 가질 수도 있고, 전도층의 일면에 형성된 전극들을 갖질 수도 있다. 도 6a 내지 도 6c에서 각 층 또는 전극이 사각형으로 표시되어 있으나, 곡선, 경사면, 코너 등을 포함할 수 있다. 도 6a 내지 도 6c의 박막 트랜지스터 간에 중복되는 설명은 생략하기로 한다.6A is a bottom gate thin film transistor having a hydrophobic thin film, FIG. 6B is a thin film transistor having a connection layer, and FIG. 6C is a thin film transistor forming an electrode on the hydrophobic thin film. The thin film transistor may include a protective layer, may be formed in an upper gate manner, may have a source / drain electrode connected to the insulating layer, and may have electrodes formed on one surface of the conductive layer. 6A to 6C, each layer or electrode is represented by a rectangle, but may include a curved line, an inclined plane, a corner, and the like. The overlapping description between the thin film transistors of FIGS. 6A to 6C will be omitted.

도 6a를 참조하면, 하부 게이트 방식의 박막 트랜지스터는 절연층(610a), 소수성 막(620a, 625a), 전도층(630a), 소스 전극(640a), 드레인 전극(650a), 게이트 전극(660a), 및 기판(670a)을 포함한다.Referring to FIG. 6A, a bottom gate thin film transistor includes an insulating layer 610a, hydrophobic films 620a and 625a, a conductive layer 630a, a source electrode 640a, a drain electrode 650a, and a gate electrode 660a. And a substrate 670a.

전도층(630a)은 전자 이동 통로를 형성한다. 전도층(630a)은 탄소나노튜브(Carbon Nano Tube, CNT), 그래핀(Graphene), 산화 환원 그래핀(Reduced Graphene Oxide, RGO), 또는 이들의 조합으로 된 탄소 동소체 물질일 수 있다.The conductive layer 630a forms an electron transport passage. The conductive layer 630a may be a carbon allotrope of carbon nanotube (CNT), graphene, reduced graphene oxide (RGO), or a combination thereof.

소스 전극(640a)은 전도층(630a)에 연결되어 전자를 공급한다. 드레인 전극(650a)은 전도층에 연결되어 전자를 받는다. 게이트 전극(660a)은 전도층에 전자가 흐르거나 흐르지 않게 조절한다. 전극은 금속, 유기물질 등의 전도성 물질로 구현될 수 있다.The source electrode 640a is connected to the conductive layer 630a to supply electrons. The drain electrode 650a is connected to the conductive layer to receive electrons. The gate electrode 660a controls whether or not electrons flow in the conductive layer. The electrode may be implemented with a conductive material such as a metal or an organic material.

절연층(610a)은 전도층(630a)과 게이트 전극(660a)을 분리하며, 전도층이 결합되도록 기능화된다. 절연층(350a)은 작용기를 갖는 물질에 의해 표면 처리되어 있다. 작용기를 갖는 물질은 아민기를 갖는 폴리라이신(Poly-L-Lysine), APTES(3-Aminopropyltriethoxysilane), 또는 이들의 조합을 포함할 수 있다.The insulating layer 610a separates the conductive layer 630a and the gate electrode 660a and is functionalized to couple the conductive layers. The insulating layer 350a is surface treated with a material having a functional group. The material having a functional group may include polylysine (Poly-L-Lysine) having an amine group, 3-Aminopropyltriethoxysilane (APTES), or a combination thereof.

베이스(670a)은 절연층(610a), 게이트 전극(660a), 전도층(630a), 소스 전극(640a), 및 드레인 전극(650a) 중에서 적어도 하나에 연결된다. The base 670a is connected to at least one of the insulating layer 610a, the gate electrode 660a, the conductive layer 630a, the source electrode 640a, and the drain electrode 650a.

도 6b를 참조하면, 박막 트랜지스터는 절연층(610b), 연결층(615b), 소수성 막(620b, 625b), 전도층(630b), 소스 전극(640b), 드레인 전극(650b), 게이트 전극(660b), 및 기판(670b)을 포함한다. 도 6b에 도시된 박막 트랜지스터에서 절연층(610b) 및 전도층(630b)은 작용기를 갖는 물질을 포함하는 연결층(615b)에 의해 연결된다. 연결층(615b)은 아민기를 갖는 폴리라이신(Poly-L-Lysine), APTES(3-Aminopropyltriethoxysilane), 또는 이들의 조합을 포함할 수 있다.Referring to FIG. 6B, a thin film transistor includes an insulating layer 610b, a connection layer 615b, hydrophobic films 620b and 625b, a conductive layer 630b, a source electrode 640b, a drain electrode 650b, and a gate electrode ( 660b) and a substrate 670b. In the thin film transistor illustrated in FIG. 6B, the insulating layer 610b and the conductive layer 630b are connected by a connection layer 615b including a material having a functional group. The connection layer 615b may include polylysine (Poly-L-Lysine) having an amine group, 3-Aminopropyltriethoxysilane (APTES), or a combination thereof.

도 6c를 참조하면, 박막 트랜지스터는 절연층(610c), 소수성 막(620c, 625c), 전도층(630c), 소스 전극(640c), 드레인 전극(650c), 게이트 전극(660c), 및 기판(670c)을 포함한다. 소스 전극(640c)은 소수성 막(620c)에 연결될 수 있고, 드레인 전극(650c)은 소수성 막(625c)에 연결될 수 있다.Referring to FIG. 6C, the thin film transistor includes an insulating layer 610c, hydrophobic films 620c and 625c, a conductive layer 630c, a source electrode 640c, a drain electrode 650c, a gate electrode 660c, and a substrate ( 670c). The source electrode 640c may be connected to the hydrophobic film 620c, and the drain electrode 650c may be connected to the hydrophobic film 625c.

이하에서는 도 7 내지 도 10을 참조하여, 베이스 및 소수성 물질에서 UV 처리 전과 후의 접촉각에 관하여 설명하기로 한다.Hereinafter, the contact angles of the base and the hydrophobic material before and after the UV treatment will be described with reference to FIGS. 7 to 10.

도 7은 베이스 및 소수성 물질에서 UV 처리 전과 후의 접촉각 및 표면 에너지를 예시한 표이고, 도 8a는 고체 및 액체 간의 접촉각 및 계면 자유 에너지를 예시한 도면이고, 도 8b는 UV 조사시 친수화 과정을 예시한 도면이고, 도 9는 SiO2, Al2O3, 및 Teflon-AF 박막에서 UV 처리 전과 후의 접촉각을 예시한 도면이다. FIG. 7 is a table illustrating contact angles and surface energies before and after UV treatment in base and hydrophobic materials, FIG. 8A illustrates contact angles and interfacial free energy between solid and liquid, and FIG. 8B illustrates the hydrophilization process upon UV irradiation. 9 is a diagram illustrating contact angles before and after UV treatment in SiO 2 , Al 2 O 3 , and Teflon-AF thin films.

도 7 및 도 9를 참조하면, UV 조사 전에 SiO2, Al2O3, 및 Teflon-AF 박막 위에 DI water를 떨어뜨렸을 때 형성되는 접촉각은 SiO2는 56°, Al2O3는 52°, Teflon-AF는 105°로 측정되었다. 플루오르 탄소 중합체로 형성된 막은 높은 소수성 표면 특성을 가지며 전자 소자가 외부의 물 및 산소 분자와 물리 화학적 상호 작용이 일어나는 것을 방지하기 위한 봉지층으로 활용이 가능하다. Referring to FIGS. 7 and 9, when the DI water is dropped on the SiO 2 , Al 2 O 3 , and Teflon-AF thin films before UV irradiation, the contact angle formed is 56 ° for SiO 2 , 52 ° for Al 2 O 3 , Teflon-AF was measured at 105 °. Membranes formed of fluorocarbon polymers have high hydrophobic surface properties and can be used as encapsulation layers to prevent physicochemical interaction with external water and oxygen molecules.

UV 조사 후에, SiO2의 접촉각은 23°, Al2O3 의 접촉각은 19°로 크게 감소하였으며, UV 조사가 박막의 표면 특성에 영향을 줌을 의미한다. 고체와 액체 사이 표면 에너지는 표면과 액적 사이 약해진 계면 장력으로 인한 친수성도의 증가에 의해 줄어든다. 도 7의 표를 참조하면, SiO2 박막과 Al2O3 박막은 고체와 액체 사이 표면 에너지가 UV 조사에 의해 감소하며, 이는 SiO2 박막과 Al2O3 박막이 기존과 비교하여 훨씬 더 친수성 성질을 가지게 됨을 의미한다.After UV irradiation, the contact angle of SiO 2 decreased to 23 ° and the contact angle of Al 2 O 3 to 19 °, indicating that UV irradiation affects the surface properties of the thin film. The surface energy between the solid and the liquid is reduced by an increase in hydrophilicity due to the weakened interfacial tension between the surface and the droplets. Referring to the table of FIG. 7, the SiO 2 thin film and the Al 2 O 3 thin film have a surface energy between the solid and the liquid reduced by UV irradiation, which is much more hydrophilic than the SiO 2 thin film and the Al 2 O 3 thin film. It means having a property.

액체와 기체 사이 표면 에너지는 떨어뜨린 액체의 종류에 의해 결정되고, 고체와 액체 사이 표면에너지, 고체와 기체 사이 표면에너지는 영의 방정식과 안토나우의 법칙에 근거하여 결정된다. 영의 방정식은 수학식 1과 같이 표현되고, 계면 자유 에너지 사이의 관계는 수학식 2와 같이 표현된다.The surface energy between the liquid and the gas is determined by the type of liquid dropped, and the surface energy between the solid and the liquid, and the surface energy between the solid and the gas are determined based on the equation of zero and Antonow's law. The equation of zero is expressed as Equation 1, and the relationship between the interfacial free energy is expressed as Equation 2.

Figure 112018040920996-pat00001
Figure 112018040920996-pat00001

Figure 112018040920996-pat00002
Figure 112018040920996-pat00002

수학식 1 및 2에서 γsl, γsv, 및 γlv는 각각 고체/액체, 고체/기체, 액체/기체의 계면 자유 에너지를 나타낸다. 박막의 습윤성은 접촉각 측정을 통하여 양적으로 계산된 표면에너지에 의하여 확인할 수 있다. Γ sl , γ sv , and γ lv in Equations 1 and 2 represent interfacial free energies of solid / liquid, solid / gas, and liquid / gas, respectively. The wettability of the thin film can be confirmed by the surface energy calculated quantitatively through the contact angle measurement.

도 8b를 참조하면, 기판 위 UV 조사에 의한 현상에 대한 메커니즘을 나타낸다. C-H, -C-O, 그리고 -C-Cl 등의 화학적 결합과 같은 유기 오염 물질들이 기존 기판에 형성되어 있다. 제조된 박막이 UV 조사에 의하여 표면 처리될 때 대기의 산소 분자가 개별적인 산소 원자로 분해되고, 그 산소 원자가 기존 대기 중의 산소 분자와 결합하여 오존 분자가 형성된다. 오존 분자가 산소 분자와 활성 산소 원자로 분해된다. 형성된 활성 산소 원자는 매우 불안정하여 다른 분자들과 상호 작용하는 경향이 있다. 이러한 과정에 의해, 유기 오염 물질의 산화와 -OH, -CHO, -COOH와 같은 친수성기 형성이 이루어지면서 CO2 및 H2O 분자가 생성되고 친수성 성질을 갖는 표면을 획득할 수 있다.Referring to FIG. 8B, a mechanism for development by UV irradiation on a substrate is shown. Organic contaminants such as chemical bonds such as CH, -CO, and -C-Cl are formed on existing substrates. When the prepared thin film is surface treated by UV irradiation, oxygen molecules in the atmosphere are decomposed into individual oxygen atoms, and the oxygen atoms are combined with oxygen molecules in the existing atmosphere to form ozone molecules. Ozone molecules are broken down into oxygen molecules and free radicals. The formed active oxygen atoms are very unstable and tend to interact with other molecules. By this process, the oxidation of organic pollutants and the formation of hydrophilic groups such as -OH, -CHO, and -COOH can be carried out to generate CO 2 and H 2 O molecules and obtain a surface having hydrophilic properties.

도 10의 (a)는 SiO2, Al2O3, 및 Teflon-AF 박막에서 UV 처리 시간에 따른 접촉각의 변화를 나타낸다. UV 조사하면 하이드록시기(-OH)의 변화로 SiO2 및 Al2O3의 접촉각이 1~2 분 내에 감소하나 플루오르 탄소 중합체의 접촉각은 약간 감소하고 거의 유지한다. 도 10의 (b)는 유전체(절연체)의 친수성 변화율을 나타낸다. UV 조사 시간이 진행되더라도 플루오르 탄소 중합체의 표면 특성이 유지됨을 파악할 수 있다.10 (a) shows the change of contact angle with UV treatment time in SiO 2 , Al 2 O 3 , and Teflon-AF thin films. Under UV irradiation, the contact angle of SiO 2 and Al 2 O 3 decreases within 1 to 2 minutes due to the change of the hydroxyl group (-OH), but the contact angle of the fluorocarbon polymer is slightly decreased and maintained almost. 10B shows the rate of change of hydrophilicity of the dielectric (insulator). It can be seen that the surface properties of the fluorocarbon polymer are maintained even with the UV irradiation time.

도 10의 (c)는 SiO2, Al2O3, 및 Teflon-AF 박막에서 UV 처리 후 대기(Air)에서 시간 경과에 따른 접촉각의 변화를 나타내고, 도 10의 (d)는 유전체(절연체)의 친수성 변화율을 나타낸다. UV 처리된 후에도 플루오르 탄소 중합체의 표면 특성이 유지됨을 파악할 수 있다.10 (c) shows the change of contact angle over time in the air after UV treatment in SiO 2 , Al 2 O 3 , and Teflon-AF thin film, and FIG. 10 (d) shows a dielectric (insulator). The rate of change of hydrophilicity is shown. It can be seen that the surface properties of the fluorocarbon polymer are retained even after UV treatment.

도 11의 (a)는 SiO2 기판에 증착된 SWCNT의 AFM(Atomic Force Microscope) 이미지이고, 도 11의 (b)는 UV와 플루오르 탄소 중합체에 의한 선택적 친수성 영역에 증착된 SWCNT의 AFM 이미지이고, 도 11의 (c)는 UV와 플루오르 탄소 중합체에 의한 선택적 소수성 영역에 증착된 SWCNT의 AFM 이미지이다.FIG. 11A is an atomic force microscope image of SWCNT deposited on a SiO 2 substrate, and FIG. 11B is an AFM image of SWCNT deposited on a selective hydrophilic region by UV and fluorocarbon polymers. FIG. 11C is an AFM image of SWCNT deposited in selective hydrophobic region by UV and fluorocarbon polymers.

도 11의 (a)에서는 본 실시예의 패터닝 방법이 적용되지 않았으며, 기판 전체가 같은 표면에너지를 가지고 있다. SWCNT는 다소 고르게 분산되어 증착되어 있음을 알 수 있다. In FIG. 11A, the patterning method of the present embodiment is not applied, and the entire substrate has the same surface energy. It can be seen that the SWCNTs are somewhat evenly distributed and deposited.

본 실시예에 의하면 기판 위에 도포된 SWCNT 분산 용액은 소수성 영역에서 친수성 영역으로 이동하게 된다. 도 11의 (b)와 같이 분산된 SWCNT는 친수성 영역으로 모이면서 증착된 SWCNT의 양이 증가하게 된다. 필연적으로 도 11의 (c)와 같이 소수성 영역에는 SWCNT가 증착되지 않는다. According to this embodiment, the SWCNT dispersion solution applied on the substrate moves from the hydrophobic region to the hydrophilic region. As illustrated in (b) of FIG. 11, the dispersed SWCNTs are collected in the hydrophilic region, and the amount of SWCNTs deposited is increased. Inevitably, SWCNTs are not deposited in the hydrophobic region as shown in FIG.

본 실시예에 의하면 자연스러운 패턴을 형성할 수 있으며, 분산액 기반의 재료를 이용한 전자 소자 제작할 수 있고, 선택적으로 용액을 한곳에 집중시켜 고품질의 박막을 형성할 수 있다.According to the present embodiment, a natural pattern can be formed, an electronic device using a dispersion-based material can be manufactured, and a high quality thin film can be formed by selectively concentrating a solution in one place.

도 12는 본 발명의 실시예들에 따른 SWCNT 증착 방법을 이용한 TFT 소자의 전달 특성, 전계 효과 이동도, 및 문턱 전압 통계를 예시한 그래프이다.12 is a graph illustrating transfer characteristics, field effect mobility, and threshold voltage statistics of a TFT device using a SWCNT deposition method according to embodiments of the present invention.

도 12의 (a)를 참조하면, 본 패터닝 기술을 적용한 샘플은 off 전류를 유지하면서 on 전류가 소폭 상승하였다. 이는 패터닝에 의하여 기생 전류(Parasitic Leakage)나 상호간섭을 최소화하기 위한 전기적 고립(Isolation)이 제대로 이루어져 off 전류의 변화가 없다는 것을 의미한다. 또한 상대적으로 고집적된 SWCNT로 인하여 on 전류는 소폭 상승하였음을 알 수 있다. Referring to FIG. 12A, the sample to which the present patterning technique is applied has slightly increased on current while maintaining off current. This means that there is no change in off current due to the proper isolation of parasitic currents to minimize parasitic currents or interference by patterning. It can also be seen that the on current is slightly increased due to the relatively high concentration of SWCNT.

도 12의 (b)를 참조하면, 30개의 샘플 각각 이동도를 보여준다. 기존의 패터닝 공정을 적용한 샘플들의 경우 평균 이동도가 10 cm2/V-s이며 0~20 cm2/V-s 범위에서 고르게 분산되어 있어 소자 간에 통일성이 떨어지는 반면 본 패터닝 공정을 적용한 샘플의 경우 평균 이동도는 15 cm2/V-s이며 평균 중심으로 밀집되어 분포가 이루어져 통일성 면에서 훨씬 우수한 특성을 보여준다. Referring to FIG. 12B, each of 30 samples shows mobility. The average mobility is 10 cm 2 / Vs for samples using the conventional patterning process and is uniformly distributed in the range of 0 to 20 cm 2 / Vs, resulting in less uniformity between devices, while the average mobility for samples with this patterning process is It is 15 cm 2 / Vs and is distributed in the center of the mean, which makes the distribution much better in terms of uniformity.

도 12의 (c)를 참조하면, 본 패터닝 공정에 의한 성능 개선을 보여준다. 문턱 전압의 경우 기존 패터닝 공정을 적용한 샘플은 1.0 ~ 3.0 V 사이 전반적으로 분산도가 매우 높게 분포되어 있어 소자 간에 통일성이 매우 떨어지는 반면 본 패터닝 공정을 적용할 경우 1.0 V를 평균을 중심으로 소자 간에 특성이 밀집되어 있는 것을 확인할 수 있다. Referring to Figure 12 (c), it shows a performance improvement by this patterning process. In the case of threshold voltage, the sample using the conventional patterning process has a very high dispersion between 1.0 and 3.0 V, so the unity between devices is very low.However, when the patterning process is applied, the characteristics of 1.0 V are averaged between devices. It can be seen that this is concentrated.

이러한 성능의 개선은 본 패터닝 공정에 의해 분산액의 분포에 상관없이 일정한 지역에 분산액이 밀집되면서 성능 개선과 동시에 통일성을 확보할 수 있음을 알 수 있다.This improvement in performance can be seen that the dispersion is concentrated in a certain region regardless of the distribution of the dispersion by the patterning process, it is possible to improve the performance and uniformity at the same time.

본 박막 패턴이 적용된 전자 장치에 포함된 복수의 구성요소들은 상호 결합되어 적어도 하나의 모듈로 구현될 수 있다. 구성요소들은 장치 내부의 소프트웨어적인 모듈 또는 하드웨어적인 모듈을 연결하는 통신 경로에 연결되어 상호 간에 유기적으로 동작한다. 이러한 구성요소들은 하나 이상의 통신 버스 또는 신호선을 이용하여 통신한다.The plurality of components included in the electronic device to which the thin film pattern is applied may be combined with each other to be implemented as at least one module. The components are connected to a communication path connecting a software module or a hardware module inside the device and operate organically with each other. These components communicate using one or more communication buses or signal lines.

전자 장치는 하드웨어, 펌웨어, 소프트웨어 또는 이들의 조합에 의해 로직회로 내에서 구현될 수 있고, 범용 또는 특정 목적 컴퓨터를 이용하여 구현될 수도 있다. 장치는 고정배선형(Hardwired) 기기, 필드 프로그램 가능한 게이트 어레이(Field Programmable Gate Array, FPGA), 주문형 반도체(Application Specific Integrated Circuit, ASIC) 등을 이용하여 구현될 수 있다. 또한, 장치는 하나 이상의 프로세서 및 컨트롤러를 포함한 시스템온칩(System on Chip, SoC)으로 구현될 수 있다.The electronic device may be implemented in a logic circuit by hardware, firmware, software, or a combination thereof, or may be implemented using a general purpose or special purpose computer. The device may be implemented using a hardwired device, a field programmable gate array (FPGA), an application specific integrated circuit (ASIC), or the like. The device may also be implemented as a System on Chip (SoC) including one or more processors and controllers.

전자 장치는 하드웨어적 요소가 마련된 컴퓨팅 디바이스에 소프트웨어, 하드웨어, 또는 이들의 조합하는 형태로 탑재될 수 있다. 컴퓨팅 디바이스는 각종 기기 또는 유무선 통신망과 통신을 수행하기 위한 통신 모뎀 등의 통신장치, 프로그램을 실행하기 위한 데이터를 저장하는 메모리, 프로그램을 실행하여 연산 및 명령하기 위한 마이크로프로세서 등을 전부 또는 일부 포함한 다양한 장치를 의미할 수 있다.The electronic device may be mounted on a computing device provided with hardware elements in the form of software, hardware, or a combination thereof. The computing device may include various or all communication devices such as a communication modem for performing communication with various devices or wired / wireless communication networks, a memory for storing data for executing a program, a microprocessor for executing and operating a program, and the like. It can mean a device.

도 1 및 도 2에서는 각각의 과정을 순차적으로 실행하는 것으로 기재하고 있으나 이는 예시적으로 설명한 것에 불과하고, 이 분야의 기술자라면 본 발명의 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 도 1 및 도 2에 기재된 순서를 변경하여 실행하거나 또는 하나 이상의 과정을 병렬적으로 실행하거나 다른 과정을 추가하는 것으로 다양하게 수정 및 변형하여 적용 가능할 것이다.1 and 2 are described as sequentially executing each process, but this is merely an example, and those skilled in the art will appreciate that the process of FIG. 1 and FIG. 2 does not depart from the essential characteristics of the embodiments of the present invention. Various modifications and variations may be applicable to changing the order described, or to executing one or more processes in parallel or adding other processes.

본 실시예들은 본 실시예의 기술 사상을 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The present embodiments are for explaining the technical idea of the present embodiment, and the scope of the technical idea of the present embodiment is not limited by these embodiments. The scope of protection of the present embodiment should be interpreted by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present embodiment.

310: 베이스
320: 소수성 물질
330: 마스크
340: 친수성 물질310: base
320: hydrophobic material
330: mask
340: hydrophilic material

Claims (19)

베이스에 소수성 물질을 증착하는 단계;
마스크를 이용하여 상기 소수성 물질을 선택적으로 패터닝하여 상기 소수성 물질이 증착된 영역을 광을 차단하지 않은 제1 영역과 상기 광을 차단하는 제2 영역으로 구분하는 단계;
상기 베이스 및 상기 소수성 물질을 자외선 처리하여 상기 제1 영역에 위치하는 소수성 물질을 제거하고 상기 제1 영역에서 상기 베이스를 노출시키며, 상기 제1 영역에서 노출된 베이스의 표면 에너지를 변화시키고, 상기 제2 영역에 증착된 소수성 물질의 표면 에너지를 변화시키는 단계; 및
상기 제1 영역에 용액으로 된 친수성 물질을 증착하는 단계;를 포함하며,
상기 제1 영역에서 노출된 베이스는 친수성이 강화되고, 상기 제2 영역에 증착된 소수성 물질은 소수성이 유지되는 것을 특징으로 하는 용액 공정에 기반한 패터닝 방법.Depositing a hydrophobic material on the base;
Selectively patterning the hydrophobic material using a mask to divide the region on which the hydrophobic material is deposited into a first region that does not block light and a second region that blocks the light;
UV treatment of the base and the hydrophobic material to remove the hydrophobic material located in the first region, to expose the base in the first region, to change the surface energy of the exposed base in the first region, Varying the surface energy of the hydrophobic material deposited in the two regions; And
Depositing a hydrophilic material in solution in the first region;
The base exposed in the first region is hydrophilic, and the hydrophobic material deposited in the second region is hydrophobic, the patterning method based on the solution process, characterized in that. 삭제delete 삭제delete 제1항에 있어서,
상기 제1 영역에 친수성 물질을 증착하는 단계에서,
상기 친수성 물질은 액적을 형성하고, 상기 액적과 상기 제1 영역에서 노출된 베이스 간의 접촉각을 감소시키며, 상기 제2 영역에 친수성 물질을 위치시키지 않고 상기 제1 영역에만 상기 친수성 물질을 위치시켜, 상기 친수성 물질을 밀집시키는 것을 특징으로 하는 용액 공정에 기반한 패터닝 방법.The method of claim 1,
Depositing a hydrophilic material in the first region,
The hydrophilic material forms a droplet, reduces the contact angle between the droplet and the base exposed in the first region, and places the hydrophilic material in only the first region without placing a hydrophilic substance in the second region, A patterning method based on a solution process, characterized by compacting hydrophilic materials. 제1항에 있어서,
상기 베이스는 절연층이고, 기판 또는 상기 기판에 증착된 유연층에 게이트 전극을 형성하고, 절연층을 형성하는 단계;
상기 절연층에 상기 친수성 물질을 도포하여 전도층을 형성하는 단계; 및
상기 절연층 및 상기 전도층 중에서 적어도 하나에 소스 전극 및 드레인 전극을 증착하는 단계
를 추가로 포함하는 용액 공정에 기반한 패터닝 방법.The method of claim 1,
The base is an insulating layer, forming a gate electrode on a substrate or a flexible layer deposited on the substrate, and forming an insulating layer;
Applying a hydrophilic material to the insulating layer to form a conductive layer; And
Depositing a source electrode and a drain electrode on at least one of the insulating layer and the conductive layer;
Patterning method based on the solution process further comprising. 제5항에 있어서,
상기 절연층을 형성하는 단계는,
상기 전도층을 부착하기 위한 절연 용액을 상기 유연층에 코팅하고 100℃ 내지 200℃의 온도 범위에서 열처리하는 것을 특징으로 하는 용액 공정에 기반한 패터닝 방법.The method of claim 5,
Forming the insulating layer,
The process for patterning based on a solution process, characterized in that the coating the insulating layer for attaching the conductive layer to the flexible layer and heat treatment in a temperature range of 100 ℃ to 200 ℃. 제5항에 있어서,
상기 절연층을 형성하는 단계는,
작용기를 갖는 물질을 이용하여 상기 절연층을 표면 처리하여 상기 절연층을 기능화하는 것을 특징으로 하는 용액 공정에 기반한 패터닝 방법.The method of claim 5,
Forming the insulating layer,
A method of patterning based on a solution process, characterized in that the insulating layer is functionalized by surface treating the insulating layer using a material having a functional group. 제7항에 있어서,
상기 절연층을 형성하는 단계는 상기 작용기를 갖는 물질을 포함하는 용액에 상기 절연층을 침지하여 연결층을 형성하고,
상기 연결층은 아민기를 갖는 폴리라이신(Poly-L-Lysine), APTES(3-Aminopropyltriethoxysilane), 또는 이들의 조합을 포함하는 것을 특징으로 하는 용액 공정에 기반한 패터닝 방법.The method of claim 7, wherein
The forming of the insulating layer may include forming a connection layer by immersing the insulating layer in a solution containing the functional group.
The linking layer is a solution process based on a solution process, characterized in that it comprises a poly lysine (Poly-L-Lysine) having an amine, APTES (3-Aminopropyltriethoxysilane), or a combination thereof. 제5항에 있어서,
상기 전도층은 탄소나노튜브(Carbon Nano Tube, CNT), 그래핀(Graphene), 산화 환원 그래핀(Reduced Graphene Oxide, RGO), 또는 이들의 조합으로 된 탄소 동소체 물질인 것을 특징으로 하는 용액 공정에 기반한 패터닝 방법.The method of claim 5,
The conductive layer is a carbon allotrope of carbon nanotube (CNT), graphene (Graphene), reduced graphene oxide (Reduced Graphene Oxide, RGO), or a combination thereof. Based patterning method. 제5항에 있어서,
상기 전도층을 형성하는 단계는,
정제된 여과수를 이용하여 린싱(Rinsing)하거나 건조공기를 이용하여 블로잉(Blowing)하는 단계를 추가로 포함하는 것을 특징으로 하는 용액 공정에 기반한 패터닝 방법.The method of claim 5,
Forming the conductive layer,
Rinsing using purified filtered water or blowing using dry air, the patterning method based on a solution process, characterized in that it further comprises. 박막 패턴에 있어서,
베이스;
상기 베이스에 증착되며 상기 베이스를 은닉하는 영역을 형성하는 소수성 물질; 및
상기 소수성 물질과 작용하여 상기 베이스가 노출된 영역에 증착된 친수성 물질을 포함하며,
마스크를 이용하여 상기 소수성 물질을 선택적으로 패터닝하여 상기 소수성 물질이 증착된 영역을 광을 차단하지 않은 제1 영역과 상기 광을 차단하는 제2 영역으로 구분하는 공정과 상기 베이스 및 상기 소수성 물질을 자외선 처리하여 상기 제1 영역에 위치하는 소수성 물질을 제거하고 상기 제1 영역에서 상기 베이스를 노출시키며, 상기 제1 영역에서 노출된 베이스의 표면 에너지를 변화시키고, 상기 제2 영역에 증착된 소수성 물질의 표면 에너지를 변화시키는 공정을 통해 상기 박막 패턴이 형성되며,
상기 제1 영역에서 노출된 베이스는 친수성이 강화되고, 상기 제2 영역에 증착된 소수성 물질은 소수성이 유지되는 것을 특징으로 하는 박막 패턴.In the thin film pattern,
Base;
A hydrophobic material deposited on the base and forming a region hiding the base; And
A hydrophilic material that acts with the hydrophobic material and is deposited in an area where the base is exposed,
Selectively patterning the hydrophobic material by using a mask to classify the region on which the hydrophobic material is deposited into a first region that does not block light and a second region that blocks the light; Treatment to remove the hydrophobic material located in the first region, to expose the base in the first region, to change the surface energy of the base exposed in the first region, and to remove the hydrophobic material deposited in the second region. The thin film pattern is formed through a process of changing surface energy,
The base exposed in the first region is enhanced hydrophilicity, and the hydrophobic material deposited in the second region is characterized in that the hydrophobicity is maintained. 제11항에 있어서,
상기 소수성 물질은 플루오르 계열의 물질인 것을 특징으로 하는 박막 패턴.The method of claim 11,
The hydrophobic material is a thin film pattern, characterized in that the fluorine-based material. 제12항에 있어서,
상기 소수성 물질은 플루오르 탄소 중합체인 것을 특징으로 하는 박막 패턴.The method of claim 12,
The hydrophobic material is a thin film pattern, characterized in that the fluorocarbon polymer. 제11항에 있어서,
상기 베이스 및 상기 소수성 물질은 자외선 처리하여 표면 에너지가 변화되어 상기 베이스가 노출된 영역의 접촉각이 감소되고, 상기 베이스를 은닉하는 영역의 소수성 물질 위에 상기 친수성 물질이 위치하지 않고, 상기 베이스가 노출된 영역에 상기 친수성 물질을 위치시켜, 상기 친수성 물질이 밀집된 것을 특징으로 하는 박막 패턴.The method of claim 11,
The base and the hydrophobic material are UV-treated to change the surface energy so that the contact angle of the area where the base is exposed is reduced, and the hydrophilic material is not positioned on the hydrophobic material in the area hiding the base, and the base is exposed. The hydrophilic material is located in a region, the thin film pattern, characterized in that the hydrophilic material is dense. 제11항에 있어서,
상기 친수성 물질은 전자 이동 통로를 형성하는 전도층이며,
상기 박막 패턴은, 상기 전도층에 연결되어 전자를 공급하는 소스(Source) 전극과 상기 전도층에 연결되어 상기 전자를 받는 드레인(Drain) 전극, 상기 전도층에 상기 전자가 흐르거나 흐르지 않게 조절하는 게이트(Gate) 전극를 추가로 포함하며,
상기 베이스는 절연층이고, 상기 절연층은 상기 전도층과 상기 게이트 전극을 분리하며 상기 전도층이 결합되도록 기능화되며,
상기 박막 패턴은 트랜지스터로 기능하는 것을 특징으로 하는 박막 패턴.The method of claim 11,
The hydrophilic material is a conductive layer forming an electron transport passage,
The thin film pattern may include a source electrode connected to the conductive layer to supply electrons, a drain electrode connected to the conductive layer to receive the electrons, and controlling the electrons to flow or not flow in the conductive layer. Further comprising a gate electrode,
The base is an insulating layer, the insulating layer is functionalized to separate the conductive layer and the gate electrode and to couple the conductive layer,
The thin film pattern is characterized in that it functions as a transistor. 제15항에 있어서,
상기 절연층 및 상기 전도층은 작용기를 갖는 물질을 포함하는 연결층에 의해 연결된 것을 특징으로 하는 박막 패턴.The method of claim 15,
The insulating layer and the conductive layer is a thin film pattern, characterized in that connected by a connection layer containing a material having a functional group. 제16항에 있어서,
상기 연결층은 아민기를 갖는 폴리라이신(Poly-L-Lysine), APTES(3-Aminopropyltriethoxysilane), 또는 이들의 조합을 포함하는 것을 특징으로 하는 박막 패턴.The method of claim 16,
The connection layer is a thin film pattern comprising a polylysine (Poly-L-Lysine) having an amine group, 3-Aminopropyltriethoxysilane (APTES), or a combination thereof. 제15항에 있어서,
상기 전도층은 탄소나노튜브(Carbon Nano Tube, CNT), 그래핀(Graphene), 산화 환원 그래핀(Reduced Graphene Oxide, RGO), 또는 이들의 조합으로 된 탄소 동소체 물질인 것을 특징으로 하는 박막 패턴.The method of claim 15,
The conductive layer is a carbon allotrope of carbon nanotubes (Carbon Nano Tube, CNT), graphene (Graphene), reduced graphene (Reduced Graphene Oxide, RGO), or a combination thereof. 제15항에 있어서,
상기 전도층은 정제된 여과수 또는 건조공기에 의해 세정된 것을 특징으로 하는 박막 패턴.The method of claim 15,
The conductive layer is a thin film pattern, characterized in that washed by purified filtered water or dry air.
KR1020180047648A 2018-04-25 2018-04-25 Patterning Method Using Selective Surface Treatment That Improves Performance of Thin-Film Transistor Fabricated By Solution Process KR102079317B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180047648A KR102079317B1 (en) 2018-04-25 2018-04-25 Patterning Method Using Selective Surface Treatment That Improves Performance of Thin-Film Transistor Fabricated By Solution Process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180047648A KR102079317B1 (en) 2018-04-25 2018-04-25 Patterning Method Using Selective Surface Treatment That Improves Performance of Thin-Film Transistor Fabricated By Solution Process

Publications (2)

Publication Number Publication Date
KR20190123846A KR20190123846A (en) 2019-11-04
KR102079317B1 true KR102079317B1 (en) 2020-02-19

Family

ID=68577963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180047648A KR102079317B1 (en) 2018-04-25 2018-04-25 Patterning Method Using Selective Surface Treatment That Improves Performance of Thin-Film Transistor Fabricated By Solution Process

Country Status (1)

Country Link
KR (1) KR102079317B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102389403B1 (en) * 2020-06-10 2022-04-20 국민대학교산학협력단 Manufacturing method of unclonable security device and unclonable security device thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101001248B1 (en) * 2007-08-09 2010-12-17 주식회사 엘지화학 A Method for Forming Metal Pattern by Using Surface Characteristics and Metal Patten Formed Thereby
KR101107601B1 (en) * 2009-12-24 2012-01-25 한국생산기술연구원 Method for forming a transparent conductive film for a flexible substrate using low-temperature and selective atomic layer forming process
KR20140123734A (en) * 2013-04-15 2014-10-23 한국기계연구원 A method of manufacturing wiring substrate using sintering step

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
논문1

Also Published As

Publication number Publication date
KR20190123846A (en) 2019-11-04

Similar Documents

Publication Publication Date Title
US9954175B2 (en) Carbon nanotube-graphene hybrid transparent conductor and field effect transistor
CN104681126A (en) Transparent Electrode Laminate
US20190001360A1 (en) Apparatus and method for aerosol deposition of nanoparticles on a substrate
JP2007116132A (en) Method of manufacturing substrate
JP2007088474A (en) Method for producing substrate with different hydrophilic and/or oleophilic areas on identical surface
KR20130079327A (en) Selective nanoparticle assembly systems and methods
TW200919557A (en) Laminate structure, electronic device, and display device
JP2023052190A (en) Alignment of carbon nanotubes in confined channels
KR102079317B1 (en) Patterning Method Using Selective Surface Treatment That Improves Performance of Thin-Film Transistor Fabricated By Solution Process
JP4652866B2 (en) Organic transistor
KR101182522B1 (en) fabrication method of nano pattern and fabrication method for TFT and LCD using the same
JP4250444B2 (en) Manufacturing method of conductive member and conductive member
US20220373882A1 (en) Fast Fluidic Assembly Method for Nanoscale and Microscale Printing
EP1560958A4 (en) Dispersed growth of nanotubes on a substrate
KR100963204B1 (en) Fabricating Method Of Flexible Transparent Electrode
JP5449736B2 (en) Bottom gate type organic thin film transistor and manufacturing method thereof
JP2015192066A (en) Method of manufacturing organopolysiloxane film with recessed part, method of manufacturing laminate, and method of manufacturing transistor
US20220364931A1 (en) Bolometer and method for manufacturing same
US20050233065A1 (en) Conductive member and process of producing the same
JP5071643B2 (en) Manufacturing method of electronic device
JP2022174894A (en) Bolometer and method for manufacturing the same
JP2006303199A (en) Method for forming pattern and organic thin film transistor
KR100841457B1 (en) Method for preparing nano-circuit including V2O5 nanowire pattern
US20220364928A1 (en) Bolometer and method for manufacturing same
JP5017339B2 (en) Manufacturing method of organic transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant