KR102063669B1 - Protection device for high speed signal and electronic apparatus with the same - Google Patents

Abstract

고속신호용 전자소자가 제공된다. 본 발명의 일 실시예에 따른 고속신호용 전자소자는, 신호 전송라인과 접지를 연결하는 방호소자와, 상기 신호 전송라인과 직렬연결되어 ESD 및 EOS를 감쇄시키며, 신호 전송라인을 통해 전송되는 신호의 감쇄를 방지하는 하이패스 필터를 포함한다. 이에 의하면, 신호입력단자와 내부 칩인 신호처리부 사이의 고속신호라인에 직렬 커패시터를 적용함으로써, 고속 데이터 신호의 감쇄 없이 ESD와 EOS를 차단할 수 있다. An electronic device for a high speed signal is provided. The high-speed signal electronic device according to an embodiment of the present invention, a protection device for connecting the signal transmission line and the ground, and connected in series with the signal transmission line to attenuate the ESD and EOS, the signal of the signal transmitted through the signal transmission line It includes a high pass filter to prevent attenuation. Accordingly, by applying a series capacitor to the high speed signal line between the signal input terminal and the signal processor which is an internal chip, ESD and EOS can be blocked without attenuation of the high speed data signal.

Description

고속신호용 보호소자 및 이를 구비한 전자장치{Protection device for high speed signal and electronic apparatus with the same}Protection device for high speed signal and electronic apparatus with the same

본 발명은 정전방전 보호에 관한 것으로, 더욱 상세하게는 고속신호를 사용하는 장치의 ESD 및 EOS의 방호에 적당한 고속신호용 보호소자 및 이를 구비한 전자장치에 관한 것이다.The present invention relates to electrostatic discharge protection, and more particularly, to a high-speed signal protection element suitable for the protection of ESD and EOS of a device using a high-speed signal and an electronic device having the same.

최근의 전자장치들에 사용되는 고집적 IC는 내부에 충분한 정전방전 기능을 구현하기가 어렵다. 따라서 IC의 전원 또는 신호 입력단에 정전방전 기능을 구현하고 있다.Highly integrated ICs used in modern electronic devices have difficulty implementing sufficient electrostatic discharge functions therein. Therefore, the electrostatic discharge function is implemented in the IC power supply or signal input terminal.

또한 USB, HDMI 등의 데이터 전송 방식들은 기술의 향상에 따라 신호 전송 속도가 점점 증가하고 있다. In addition, data transmission methods such as USB and HDMI are increasing in signal transmission speed as technology improves.

신호 전송 속도의 증가는 주파수의 증가를 뜻하며, 종래 ESD 또는 EOS 차단을 위한 필터의 대역은 ESD 및 EOS를 차단할 수는 있으나, 주파수 대역이 유사한 고속 전송 데이터를 감쇄시킬 수 있다. 따라서 데이터 전송 속도의 증가에 부합하는 정전방전 보호 대책의 마련이 요구되고 있다.An increase in the signal transmission rate means an increase in frequency, and the band of a filter for blocking an ESD or EOS may block ESD and EOS, but may attenuate high-speed transmission data having similar frequency bands. Therefore, there is a need for provision of an electrostatic discharge protection measure corresponding to an increase in data transmission speed.

KRKR 10-127276210-1272762 BB

본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 고속신호라인에 직렬 커패시터를 적용하여 전송 신호의 감쇄를 방지함과 아울러 ESD 및 EOS를 차단할 수 있는 고속신호용 보호소자 및 이를 이용한 전자장치를 제공하는데 그 목적이 있다.The present invention has been made in view of the above, and provides a high speed signal protection device capable of preventing attenuation of transmission signals and blocking ESD and EOS by applying a series capacitor to a high speed signal line, and an electronic device using the same. Its purpose is to.

또한, 본 발명은 분기 저항을 사용하여 EOS를 바이패스시켜 내부 회로를 보호할 수 있는 고속신호용 보호소자 및 이를 이용한 전자장치를 제공하는데 다른 목적이 있다.In addition, another object of the present invention is to provide a high-speed signal protection device capable of protecting the internal circuit by bypassing EOS using a branch resistor and an electronic device using the same.

아울러 본 발명은 고속신호라인에서 ESD 및 EOS를 차단하는 보호소자를 복합소자로 제공하여, 부피의 증가를 방지하고, 적용이 용이하도록 하는 고속신호용 보호소자 및 이를 이용한 전자장치를 제공하는데 또 다른 목적이 있다.In addition, the present invention provides a protection device for blocking ESD and EOS in a high-speed signal line as a composite device, to provide a high-speed signal protection device and an electronic device using the same to prevent the increase of the volume, easy to apply There is this.

상술한 과제를 해결하기 위한 본 발명은, 신호 전송라인과 접지를 연결하는 방호소자와, 상기 신호 전송라인과 직렬연결되어 ESD 및 EOS를 감쇄시키며, 신호 전송라인을 통해 전송되는 신호의 감쇄를 방지하는 하이패스 필터를 포함하는 고속신호용 보호소자를 제공한다.The present invention for solving the above problems, a protective element for connecting the signal transmission line and the ground, and connected in series with the signal transmission line to attenuate the ESD and EOS, to prevent attenuation of the signal transmitted through the signal transmission line A high speed signal protection device including a high pass filter is provided.

본 발명의 다른 측면에 따르면, 신호입력단자와 신호처리부의 사이의 신호 전송라인과 접지를 연결하는 방호소자와, 상기 신호 전송라인과 직렬연결되어 ESD 및 EOS를 감쇄시키며, 신호 전송라인을 통해 전송되는 신호의 감쇄를 방지하는 하이패스 필터를 포함하는 전자장치를 제공한다.According to another aspect of the present invention, a protective element for connecting the signal transmission line and the ground between the signal input terminal and the signal processing unit, and connected in series with the signal transmission line to attenuate the ESD and EOS, and transmitted through the signal transmission line An electronic device including a high pass filter for preventing attenuation of a signal to be provided is provided.

본 발명의 바람직한 실시예에 의하면, 상기 하이패스 필터는, 상기 신호 전송라인과 직렬 연결되는 커패시터와 저항을 포함할 수 있다.According to a preferred embodiment of the present invention, the high pass filter may include a capacitor and a resistor connected in series with the signal transmission line.

또한, 상기 커패시터의 커패시턴스는, 10 내지 1000nF일 수 있다.In addition, the capacitance of the capacitor may be 10 to 1000 nF.

또한, 상기 저항의 저항값은, 2 내지 5Ω일 수 있다.In addition, the resistance value of the resistor may be 2 to 5Ω.

또한, 상기 하이패스 필터는, 상기 커패시터와 상기 저항의 접점을 접지에 연결하는 인덕터를 더 포함할 수 있다.In addition, the high pass filter may further include an inductor connecting the contact point of the capacitor and the resistor to ground.

또한, 상기 인덕터의 인덕턴스는, 40 내지 48μH일 수 있다.Inductance of the inductor may be 40 to 48 μH.

또한, 상기 하이패스 필터는, 상기 커패시터와 상기 저항의 접점을 접지에 연결하는 바이패스 저항을 더 포함할 수 있다.In addition, the high pass filter may further include a bypass resistor connecting the contact point of the capacitor and the resistor to ground.

또한, 상기 바이패스 저항의 저항값은, 900Ω 내지 1kΩ일 수 있다.In addition, the resistance value of the bypass resistor may be 900Ω to 1kΩ.

또한, 상기 하이패스 필터와 상기 방호소자는, 적층형 단일 칩이거나, 개별 소자가 결합된 블록타입 칩이거나, 반도체칩일 수 있다.In addition, the high pass filter and the protection device may be a stacked single chip, a block type chip in which individual devices are combined, or a semiconductor chip.

본 발명에 의하면, 신호입력단자와 내부 칩인 신호처리부 사이의 고속신호라인에 직렬 커패시터를 적용하여, 하이패스 필터를 구성함으로써, 고속 데이터 신호의 감쇄 없이 ESD와 EOS를 차단할 수 있다.According to the present invention, by applying a series capacitor to a high speed signal line between a signal input terminal and a signal processing unit which is an internal chip, and configuring a high pass filter, ESD and EOS can be blocked without attenuation of the high speed data signal.

또한, 본 발명은 상기 직렬 커패시터와 함께 분기 저항을 적용하여, EOS전류를 선택적으로 접지로 바이패스시킴으로써, 과전류에 의한 신호처리부의 손상을 방지할 수 있다.In addition, the present invention by applying a branch resistor in conjunction with the series capacitor, by selectively bypassing the EOS current to the ground, it is possible to prevent damage to the signal processing unit due to overcurrent.

또한, 본 발명은 상기 직렬 커패시터 또는 상기 분기 저항을 포함하는 보호소자를 복합소자로 제공하여, 단일한 상기 복합소자를 신호라인에 직렬연결함으로써, 보호소자의 적용에 의해 회로의 부피가 증가하는 것을 방지함과 아울러 기존의 회로 설계를 변경하지 않고도 용이하게 적용할 수 있다.In addition, the present invention provides a protective device including the series capacitor or the branch resistor as a composite device, by connecting the single composite device in series to the signal line, the volume of the circuit is increased by the application of the protection device In addition, it can be easily applied without changing the existing circuit design.

도 1은 본 발명의 일 실시예에 따른 고속신호용 보호소자의 전기적 결합관계 도면,
도 2는 본 발명의 일 실시예에 따른 고속신호용 보호소자의 등가회로도,
도 3은 본 발명의 일 실시예에 적용되는 저항의 특성 그래프,
도 4는 본 발명의 일 실시예에 적용되는 커패시터의 특성 그래프,
도 5는 도 2의 고속신호용 보호소자의 단면도,
도 6은 본 발명에서 정전용량에 따른 ESD 특성 테스트 결과표,
도 7은 본 발명의 다른 실시예에 따른 고속신호용 보호소자의 등가회로도,
도 8은 본 발명의 다른 실시예에 적용되는 인덕터의 특성 그래프,
도 9는 본 발명의 다른 실시예에 따른 고속신호용 보호소자의 등가회로도,
도 10은 본 발명에 적용될 수 있는 저항과 바이패스 저항의 저항값에 따른 클램프 전압의 테스트 결과표, 그리고
도 11은 바이패스 저항의 특성 그래프이다.1 is an electrical coupling relationship diagram of a high speed signal protection device according to an embodiment of the present invention;
2 is an equivalent circuit diagram of a high speed signal protection device according to an embodiment of the present invention;
3 is a characteristic graph of a resistor applied to an embodiment of the present invention;
4 is a characteristic graph of a capacitor applied to an embodiment of the present invention,
5 is a cross-sectional view of the high speed signal protection device of FIG.
Figure 6 is a ESD characteristic test result table according to the capacitance in the present invention,
7 is an equivalent circuit diagram of a high speed signal protection device according to another embodiment of the present invention;
8 is a characteristic graph of an inductor applied to another embodiment of the present invention;
9 is an equivalent circuit diagram of a high speed signal protection device according to another embodiment of the present invention;
10 is a test result table of the clamp voltage according to the resistance value of the resistance and the bypass resistance that can be applied to the present invention, and
11 is a characteristic graph of the bypass resistance.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 부가한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. The drawings and description are to be regarded as illustrative in nature and not restrictive. Like reference numerals designate like elements throughout the specification.

본 발명의 일 실시예에 따른 고속신호용 보호소자(100)는 도 1에 도시된 바와 같이, 신호입력단자(210)와 신호처리부(220)의 사이의 신호 전송라인(230)에 위치한다.As shown in FIG. 1, the high speed signal protection device 100 according to an exemplary embodiment of the present invention is positioned in the signal transmission line 230 between the signal input terminal 210 and the signal processing unit 220.

상기 신호입력단자(210)는 전자장치(200)의 외부에 일부가 노출되어 외부 케이블이 연결될 수 있도록 하는 것으로, USB, HDMI, HML 또는 고속데이터의 전송이 가능한 기타의 전송규격에 만족하는 단자일 수 있다. 바람직하게는 USB 3.0 이상 등 적어도 4Gbps 이상의 속도를 가지는 고속 데이터 전송규격에 만족하는 단자로 한다.The signal input terminal 210 is a part that is exposed to the outside of the electronic device 200 so that an external cable can be connected, and is a terminal that satisfies USB, HDMI, HML, or other transmission standard capable of high-speed data transmission. Can be. Preferably, the terminal satisfies a high-speed data transfer standard having a speed of at least 4 Gbps, such as USB 3.0 or higher.

또한 상기 신호처리부(220)는 집적화된 칩의 형태일 수 있으며, 상기 전자장치(200)의 내부기판에 설치된다. In addition, the signal processor 220 may be in the form of an integrated chip, and is installed on an internal substrate of the electronic device 200.

상기 신호 전송라인(230)은 상기 신호입력단자(210)와 신호처리부(220)를 상호 연결하여 신호입력단자(210)를 통해 입력된 데이터가 신호처리부(220)에 입력되어 처리될 수 있도록 하는 것으로, 수신라인(Rx)과 송신라인(Tx)을 포함하는 개념으로 이해될 수 있다.The signal transmission line 230 connects the signal input terminal 210 and the signal processor 220 to each other so that data input through the signal input terminal 210 may be input to the signal processor 220 and processed. It may be understood as a concept including a reception line Rx and a transmission line Tx.

상기 신호 전송라인(230)은 내부기판에 패터닝된 도전체이거나 상기 신호입력단자(210)와 신호처리부(220)를 직접 연결하는 도선일 수 있다. The signal transmission line 230 may be a conductor patterned on an internal substrate or a conductor directly connecting the signal input terminal 210 and the signal processor 220.

본 발명의 일 실시예에 따른 고속신호용 보호소자(100)는, 상기 신호 전송라인(230)에 직렬로 연결된다. 이때 신호 전송라인(230)은 앞서 설명한 바와 같이 수신라인과 송신라인을 포함할 수 있는 것으로, 고속신호용 보호소자(100)는 동일 규격, 동일 소자(또는 복합소자)를 수신라인과 송신라인에 각각 배치한 것일 수 있다.The high-speed signal protection device 100 according to an embodiment of the present invention is connected in series with the signal transmission line 230. At this time, the signal transmission line 230 may include a reception line and a transmission line as described above, the high-speed signal protection device 100 is the same standard, the same device (or composite device) to the receiving line and the transmission line, respectively It may be deployed.

본 발명의 일실시예에 따른 고속신호용 보호소자(100)는 도 2에 도시한 바와 같이 일단이 신호 전송라인(230)에 연결되고 타단이 접지된 방호소자(110)와, 일단이 상기 방호소자(110)의 일단에 연결된 커패시터(120)와, 상기 커패시터(120)의 타단과 상기 신호처리부(220) 사이에 연결된 저항(130)을 포함하는 RC회로일 수 있다.As shown in FIG. 2, the high-speed signal protection device 100 according to the embodiment of the present invention includes a protection device 110 having one end connected to the signal transmission line 230 and the other end grounded, and one end of the protection device. It may be an RC circuit including a capacitor 120 connected to one end of the 110 and a resistor 130 connected between the other end of the capacitor 120 and the signal processor 220.

상기 RC회로에서 커패시터(120)의 정전용량을 낮출수록 ESD 감쇄 성능을 확인할 수 있는 클램프 전압의 값도 낮아지게 되며, ESD 동작전압도 낮출 수 있다.In the RC circuit, as the capacitance of the capacitor 120 is lowered, the value of the clamp voltage for confirming the ESD attenuation performance is lowered, and the ESD operating voltage may be lowered.

그러나 커패시터(120)의 정전용량이 일정한 값 이하가 되면, 컷오프 주파수의 증가에 의해 고속 신호가 정상적으로 전송되지 않을 수 있다.However, when the capacitance of the capacitor 120 is less than a predetermined value, the high-speed signal may not be transmitted normally due to the increase in the cutoff frequency.

상기 커패시터(120)와 상기 저항(130)은 각각 ESD 또는 EOS의 감쇄 효과를 가지는 것으로, 본 발명의 일 실시예에서는 커패시터(120)와 저항(130) 복합소자를 사용하여 감쇄 효과를 높일 수 있다.Each of the capacitor 120 and the resistor 130 has an attenuation effect of ESD or EOS, and in one embodiment of the present invention, the attenuation effect can be increased by using the capacitor 120 and the resistor 130 composite device. .

신호의 손실 없이 ESD 및 EOS를 효과적으로 방호하기 위해서는 본 발명이 하이패스 필터로 구현되어야 하며, 상기 커패시터(120)의 정전용량은 10 내지 1000nF의 범위이고 저항(130)은 2 내지 5Ω의 범위가 되도록 하는 것이 바람직하다.In order to effectively protect ESD and EOS without losing a signal, the present invention should be implemented as a high pass filter, so that the capacitance of the capacitor 120 is in the range of 10 to 1000 nF and the resistor 130 is in the range of 2 to 5 Ω. It is desirable to.

도 3을 참조하면, 직렬 저항(Series Resistance)은 저항값에 무관하게 하이패스 특성을 갖는다. 여기서 하이패스 특성이라 함은 컷오프 주파수 이상에서 감쇄가 감소하는 특징을 뜻한다.Referring to FIG. 3, the series resistance has a high pass characteristic regardless of the resistance value. Here, the high pass characteristic means that the attenuation is reduced above the cutoff frequency.

그러나 저항값이 클수록 4GHz 대역에서도 감쇄비가 크기 때문에 고속신호를 감쇄시킬 수 있다. 따라서 앞서 설명한 바와 같이 저항(130)을 2 내지 5Ω의 저항값을 가지는 것을 사용하는 것이 바람직하다. 2Ω 미만에서는 하이패스 특징이 매우 적게 나타나며, 5Ω를 초과하는 경우에는 감쇄비가 커서 고속데이터의 전송시 감쇄에 따른 데이터 손실이 발생할 확률이 높아지게 된다.However, the larger the resistance value, the higher the attenuation ratio in the 4GHz band, so that the high-speed signal can be attenuated. Therefore, as described above, it is preferable to use the resistor 130 having a resistance value of 2 to 5Ω. The high pass characteristic is very small at less than 2Ω, and the attenuation ratio is large when exceeding 5Ω, thereby increasing the probability of data loss due to attenuation during high-speed data transmission.

또한 도 4를 참조하면, 직렬 커패시턴스(Series Capacitance)는 다양한 전체 주파수 대역에서 밴드패스 필터의 효과를 가지게 되지만, 고속 신호용의 4~6GHz 주변에서는 감쇄율이 낮으며, 6GHz 이상에서는 감쇄율이 높은 특징을 가지는 10 내지 1000nF의 커패시터(120)를 사용한다.Referring to FIG. 4, the series capacitance has the effect of a bandpass filter in various entire frequency bands, but has a low attenuation rate around 4 to 6 GHz for high-speed signals, and a high attenuation rate above 6 GHz. A capacitor 120 of 10 to 1000 nF is used.

위와 같이 커패시터(120)와 저항(130) 복합소자를 사용하는 하이패스필터는 고속신호의 감쇄를 줄이면서 ESD 및 EOS 방호에 효과적인 것을 알 수 있다.As described above, it can be seen that the high pass filter using the capacitor 120 and the resistor 130 is effective in ESD and EOS protection while reducing the attenuation of the high-speed signal.

도 5을 참조하면, 도 2를 참조하여 설명한 본 발명의 일 실시예에 따른 고속신호용 보호소자(100)는 적층형 칩 구조로 구현될 수 있다.Referring to FIG. 5, the high-speed signal protection device 100 according to an embodiment of the present invention described with reference to FIG. 2 may be implemented in a stacked chip structure.

구체적으로, 접지전극(142)이 형성된 제1시트층(141)과, 내부전극(144)이 형성되며 상기 제1시트층(141) 상에 적층된 제2시트층(143)과, 저항체(146)가 형성되며 상기 제2시트층(143) 상에 적층된 제3시트층(145)과, 상기 제3시트층(145)의 상부에 적층된 제4시트층(147)을 포함한다.Specifically, the first sheet layer 141 on which the ground electrode 142 is formed, the second sheet layer 143 formed on the internal electrode 144 and stacked on the first sheet layer 141, and the resistor ( 146 is formed and includes a third sheet layer 145 stacked on the second sheet layer 143 and a fourth sheet layer 147 stacked on the third sheet layer 145.

상기 제1 내지 제4시트층(141,143,145,147)의 측면에는 내부전극(142)에 전기적으로 연결되는 제1외부전극(148)과, 저항체(146)에 전기적으로 연결되는 제2외부전극(149)가 형성되어 있으며, 도면에는 생략되었으나 접지전극(142)에 연결되는 외부전극이 더 포함된다. 접지전극(142)에 연결되는 외부전극은 도면상 상기 제1 내지 제4시트층(141,143,145,147)의 적층구조의 전면 또는 배면에 위치하거나, 전면과 배면에 모두 위치할 수 있다.Side surfaces of the first to fourth sheet layers 141, 143, 145, and 147 may include a first external electrode 148 electrically connected to the internal electrode 142, and a second external electrode 149 electrically connected to the resistor 146. Although not shown in the drawing, an external electrode connected to the ground electrode 142 is further included. The external electrode connected to the ground electrode 142 may be located on the front or rear surface of the stack structure of the first to fourth sheet layers 141, 143, 145, and 147, or both the front and rear surfaces thereof.

상기 저항체(146)는 평면상에서 다수의 절곡부를 가지는 나선형의 구조일 수 있으며, 상기 저항(130)을 이룬다. 저항체(146)의 일단과 전기적으로 연결되는 제2외부전극(149)은 신호처리부(220)에 전기적으로 연결된다.The resistor 146 may have a helical structure having a plurality of bent portions in a plane, and forms the resistor 130. The second external electrode 149 electrically connected to one end of the resistor 146 is electrically connected to the signal processor 220.

상기 내부전극(144)은 상기 커패시터(120)와 방호소자(110)의 접점을 이루며, 내부전극(144)이 전기적으로 연결되는 제1외부전극(148)은 신호입력단자(210)에 전기적으로 연결된다.The internal electrode 144 forms a contact point between the capacitor 120 and the protection device 110, and the first external electrode 148 to which the internal electrode 144 is electrically connected is electrically connected to the signal input terminal 210. Connected.

상기 커패시터(120)는 제3시트층(145)을 사이에 두고 위치하는 저항체(156)와 내부전극(142)의 중첩 영역으로 정의된다. 상기 제3시트층(145)은 소정의 유전율을 가지는 유전체일 수 있다.The capacitor 120 is defined as an overlapping region between the resistor 156 and the internal electrode 142 positioned with the third sheet layer 145 therebetween. The third sheet layer 145 may be a dielectric having a predetermined dielectric constant.

상기 접지전극(142)과 내부전극(142)의 사이에는 방호소자(110)가 위치하며, 이때 방호소자(110)는 공극이거나, 공극의 일부 또는 전부에 채워진 방전물질일 수 있으며, 제2시트층(143)의 재질을 방전물질로 구성하여 형성할 수 있다.The protection device 110 is positioned between the ground electrode 142 and the internal electrode 142, wherein the protection device 110 may be a void or a discharge material filled in part or all of the void, and the second sheet. The material of the layer 143 may be formed of a discharge material.

일례로, 상기 방호소자(110)는 서프레서, 바리스터 등 ESD 또는 EOS의 방호에 적당한 것으로 알려진 전기 소자를 사용할 수 있으며, 이러한 방호소자를 구현하는 알려진 다양한 방법의 적용할 수 있다. For example, the protection device 110 may use an electrical device known to be suitable for the protection of ESD or EOS, such as a suppressor, a varistor, and can be applied to various known methods for implementing such a protection device.

도 5에 도시한 구조는 필요에 따라 본 발명의 기술분야에서 통상의 기술자가 본 발명의 실시예들을 참조하여 용이하게 변경실시할 수 있다.The structure shown in FIG. 5 can be easily modified by those skilled in the art with reference to the embodiments of the present invention as needed.

또한 본 발명에서는 적층형 구조의 복합소자를 도시하고 설명하였으나, 본 발명의 기술적 사상은 방호소자(110), 커패시터(120), 저항(130)을 각각 개별소자로 구현하고, 블록 타입으로 조합한 구조로 구현될 수 있으며, 또한 반도체 제조 기술을 이용하여 구현될 수 있다.In addition, in the present invention, a composite device having a stacked structure is illustrated and described, but the technical idea of the present invention is to implement the protection device 110, the capacitor 120, and the resistor 130 as individual elements and combine them in a block type. It may be implemented as, and may also be implemented using a semiconductor manufacturing technology.

상기 저항(130)의 저항값을 2Ω으로 고정하고, 10nF의 정전용량을 가지는 커패시터(120)와 100nF의 정전용량을 가지는 커패시터(120)를 각각 포함하는 두 시료에 대한 ESD 보호 테스트 결과를 도 6에 도시하였다.The resistance value of the resistor 130 is fixed to 2Ω, and the ESD protection test results of two samples each including a capacitor 120 having a capacitance of 10 nF and a capacitor 120 having a capacitance of 100 nF are shown in FIG. 6. Shown in

테스트는 ESD 2kV부터 0.5kV씩 증가시키면서 이루어졌으며, 각 시료에 대하여 ESD 동작전압과 ESD 감쇄 성능을 나타내는 클램프 전압(Vp)을 측정하고, 이를 방호소자(110)로서 서프레서가 단독으로 사용되는 시료와 비교하였다.The test was performed by increasing the ESD voltage from 2kV to 0.5kV, and for each sample, the clamp voltage (Vp) indicating the ESD operating voltage and the ESD attenuation performance was measured, and this was used as a protection element 110 as a suppressor alone. Compared with.

서프레서만 사용한 시료의 ESD 동작전압은 3.5kV이며, 클램프 전압(Vp)은 86V로 측정되었다.The ESD operating voltage of the sample using only the suppressor was 3.5kV and the clamp voltage (Vp) was measured at 86V.

본 발명과 같이 방호소자(110)인 서프레서와 함께 신호입력단자(210)와 신호처리부(220) 사이에 직렬연결되는 커패시터(120)와 저항(130)을 사용하는 경우에는 ESD 동작전압이 2~2.5kV이며, 클램프 전압(Vp)이 61~70V로 현저하게 낮아지는 것을 확인할 수 있다.In the case of using the capacitor 120 and the resistor 130 connected in series between the signal input terminal 210 and the signal processor 220 together with the suppressor which is the protection element 110 as in the present invention, the ESD operating voltage is 2 It is ˜2.5 kV, and it can be seen that the clamp voltage Vp is significantly lowered to 61 to 70 V.

본 발명의 다른 실시예의 등가회로도를 도시한 도 7를 참조하면, 앞서 설명한 도 2의 등가회로도에서 인덕터(150)를 더 포함하여 구성될 수 있다.Referring to FIG. 7, which shows an equivalent circuit diagram of another embodiment of the present invention, the inductor 150 may be further included in the equivalent circuit diagram of FIG. 2.

상기 인덕터(150)의 일단은 커패시터(120)와 저항(130)의 접점과 접지 사이에 위치하며, RLC 필터를 구성하여 고속신호의 감쇄 없이 ESD 및 EOS를 차단 또는 바이패스시키는 역할을 한다.One end of the inductor 150 is positioned between the contact point of the capacitor 120 and the resistor 130 and the ground, and forms an RLC filter to block or bypass ESD and EOS without attenuation of a high speed signal.

도 7의 RLC 필터는 하이패스 필터이며, 4GHz 이상의 고주파 신호를 감쇄 없이 전송할 수 있다. 이때 인덕터(150)의 역할은 차동 임피던스를 제공하는 것이다. 차동 임피던스의 제공에 의하여 고속신호용 보호소자(100)를 전자장치(200)에 적용할 때, 회로 정합을 위하여 커패시터(120)의 정전용량을 보완할 필요가 없다.The RLC filter of FIG. 7 is a high pass filter and can transmit a high frequency signal of 4 GHz or more without attenuation. At this time, the role of the inductor 150 is to provide a differential impedance. When applying the high-speed signal protection device 100 to the electronic device 200 by providing a differential impedance, it is not necessary to supplement the capacitance of the capacitor 120 for circuit matching.

테스트 결과로서 USB 3.0 방식을 사용하는 전자장치(200)에 고속신호용 보호소자(100)를 적용할 때 40~48μH의 인덕터(150)를 사용하는 것이 바람직하다.As a result of the test, when the high-speed signal protection device 100 is applied to the electronic device 200 using the USB 3.0 method, it is preferable to use the inductor 150 of 40 to 48 μH.

도 8을 참조하면 분로 인덕턴스(Shunt Inductace)는 밴드패스의 형태를 나타내며, 고속신호의 데이터의 바이패스를 방지하면서 EOS를 바이패스시키는 역할을 할 수 있다. 도면에 도시되지는 않았으나 5.6 내지 22μH의 시험결과에서처럼 스커트(Skirt)특성은 인덕턱스의 증가에 따라 향상되나 컷오프 주파수가 낮아지게 된다. 컷오프 주파수와 스커트 특성을 고려하여 앞서 언급한 바와 같이 인덕터(150)의 인덕턴스는 40 내지 48μH인 것이 바람직하다. Referring to FIG. 8, the shunt inductance represents a form of a band pass, and may serve to bypass EOS while preventing the bypass of data of a high speed signal. Although not shown in the drawings, as in the test results of 5.6 to 22 μH, the skirt characteristic is improved with increasing inductance, but the cutoff frequency is lowered. In consideration of the cutoff frequency and the skirt characteristic, as described above, the inductance of the inductor 150 is preferably 40 to 48 μH.

또한, 고속신호용 보호소자(100)는 본 발명의 다른 실시예의 등가회로를 도시한 도 9를 참조하면, 앞서 설명한 도 2의 등가회로도에 바이패스 저항(160)을 더 추가하여 구성할 수 있다.In addition, referring to FIG. 9, which shows an equivalent circuit of another embodiment of the present invention, the high-speed signal protection device 100 may be configured by further adding a bypass resistor 160 to the equivalent circuit diagram of FIG. 2.

상기 바이패스 저항(160)은 커패시터(120)와 저항(130)의 접점과 접지를 연결하는 것으로, 과전류를 접지로 바이패스 시키는 역할을 한다.The bypass resistor 160 connects the contact point of the capacitor 120 and the resistor 130 with the ground, and bypasses the overcurrent to the ground.

상기 바이패스 저항(160)의 저항값을 10, 50, 100, 1000Ω으로 하고, 저항(130)의 저항값을 5, 10, 20, 30Ω으로 가변하면서 ESD 테스트를 수행한 결과를 도 10에 도시하였다.10 shows the results of performing the ESD test while changing the resistance of the bypass resistor 160 to 10, 50, 100, and 1000 Ω, and changing the resistance of the resistor 130 to 5, 10, 20, and 30 Ω. It was.

도 10을 참조하면 바이패스 저항(160)의 값이 증가할수록 클램핑 전압은 증가한다. 예를 들어 저항(130)의 저항값을 10Ω으로 고정한 상태에서, 바이패스 저항(160)의 값을 10, 50, 100, 1000Ω으로 단계적으로 증가시키는 경우 클램핑 전압은 6.63V, 22.59V, 30.81V, 46.0V로 증가하게 된다. Referring to FIG. 10, the clamping voltage increases as the value of the bypass resistor 160 increases. For example, when the resistance value of the resistor 130 is fixed to 10 Ω, and the value of the bypass resistor 160 is gradually increased to 10, 50, 100, and 1000 Ω, the clamping voltages are 6.63 V, 22.59 V, and 30.81 V. , 46.0V.

반대로 저항(130)의 저항값이 증가할수록 클램핑 전압은 낮아지게 된다. 예를 들어 바이패스 저항(160)의 저항값을 10Ω으로 고정한 상태에서 저항(130)의 저항값을 5, 10, 20, 30Ω으로 증가시키는 경우, 클램핑 전압은 7.42V, 6.63V, 6.0V, 4.02V로 낮아지는 것을 확인할 수 있다.On the contrary, as the resistance value of the resistor 130 increases, the clamping voltage becomes lower. For example, when the resistance value of the resistor 130 is increased to 5, 10, 20, 30Ω while the resistance value of the bypass resistor 160 is fixed to 10Ω, the clamping voltages are 7.42V, 6.63V, 6.0V, You can see that it drops to 4.02V.

상기 바이패스 저항(160)을 부가하였을 때에는 고속신호의 감쇄와 클램핑 전압을 고려하여 상기 저항(130)의 값을 변경할 필요가 있으며, 바이패스 저항(160)의 저항값은 바람직하게 900Ω 내지 1kΩ을 사용할 수 있다.When the bypass resistor 160 is added, it is necessary to change the value of the resistor 130 in consideration of the attenuation of the high speed signal and the clamping voltage, and the resistance value of the bypass resistor 160 is preferably 900Ω to 1kΩ. Can be used.

도 11의 그래프에서 확인할 수 있는 바와 같이 분로 저항은 저항값이 100 내지 10000Ω의 범위 모두 1GHz 이상의 주파수 대역에서는 급격한 감쇄를 보인다. 특히 1000Ω을 초과하는 저항값의 시험결과는 4GHz 이상의 범위에서 감쇄율이 높으며, 820Ω이하에서는 만족스러운 스커트를 얻을 수 없다.As can be seen in the graph of FIG. 11, the shunt resistor shows a sudden attenuation in the frequency band of 1 GHz or more in the range of resistance 100 to 10000 Ω. In particular, the test result of resistance value exceeding 1000Ω has a high attenuation rate in the range of 4GHz and above, and satisfactory skirt cannot be obtained below 820Ω.

따라서 바이패스 저항(160)은 900Ω 내지 1kΩ을 사용하는 것이 바람직하다.Therefore, the bypass resistor 160 preferably uses 900 Ω to 1 kΩ.

이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.Although one embodiment of the present invention has been described above, the spirit of the present invention is not limited to the embodiments set forth herein, and those skilled in the art who understand the spirit of the present invention may add components within the scope of the same idea. Other embodiments may be easily proposed by changing, deleting, and the like, but this is also within the scope of the present invention.

100:고속신호용 보호소자 110:방호소자
120:커패시터 120:커패시터
130:저항 141:제1시트층
142:접지전극 143:제2시트층
144:내부전극 145:제3시트층
146:저항체 147:제4시트층
148:제1외부전극 149:제2외부전극
150:인덕터 160:바이패스 저항
200:전자장치 210:신호입력단자
220:신호처리부 230:신호라인100: high-speed signal protection element 110: protection element
120: capacitor 120: capacitor
130: resistance 141: first sheet layer
142: grounding electrode 143: second sheet layer
144: internal electrode 145: third sheet layer
146: resistor 147: fourth sheet layer
148: first external electrode 149: second external electrode
150: inductor 160: bypass resistance
200: electronic device 210: signal input terminal
220: signal processor 230: signal line

Claims (18)

신호 전송라인과 접지를 연결하는 방호소자; 및
상기 신호 전송라인과 직렬연결되어 ESD 및 EOS를 감쇄시키며, 신호 전송라인을 통해 전송되는 신호의 감쇄를 방지하는 하이패스 필터를 포함하고,
상기 하이패스 필터는 상기 신호 전송라인과 직렬 연결되는 커패시터, 및 저항을 포함하며, 상기 커패시터의 커패시턴스는 10 내지 1000nF인 고속신호용 보호소자.A protective element connecting the signal transmission line and the ground; And
A high pass filter connected in series with the signal transmission line to attenuate ESD and EOS and preventing attenuation of a signal transmitted through the signal transmission line,
The high pass filter includes a capacitor connected in series with the signal transmission line, and a resistor, wherein the capacitance of the capacitor is 10 to 1000 nF. 삭제delete 삭제delete 제1항에 있어서,
상기 저항의 저항값은,
2 내지 5Ω인 고속신호용 보호소자.The method of claim 1,
The resistance value of the resistor is,
2 to 5Ω high-speed signal protection element. 제1항에 있어서,
상기 하이패스 필터는,
상기 커패시터와 상기 저항의 접점을 접지에 연결하는 인덕터를 더 포함하는 고속신호용 보호소자.The method of claim 1,
The high pass filter,
And a inductor for connecting the capacitor and the contact of the resistor to ground. 제5항에 있어서,
상기 인덕터의 인덕턴스는,
40 내지 48μH인 고속신호용 보호소자.The method of claim 5,
Inductance of the inductor,
High speed signal protection element of 40 to 48μH. 제1항에 있어서,
상기 하이패스 필터는,
상기 커패시터와 상기 저항의 접점을 접지에 연결하는 바이패스 저항을 더 포함하는 고속신호용 보호소자.The method of claim 1,
The high pass filter,
And a bypass resistor connecting the capacitor and the contact of the resistor to ground. 제7항에 있어서,
상기 바이패스 저항의 저항값은,
900Ω 내지 1kΩ인 고속신호용 보호소자.The method of claim 7, wherein
The resistance value of the bypass resistor is,
Protective element for high speed signal of 900Ω to 1kΩ. 제4항, 제6항 및 제8항 중 어느 한 항에 있어서,
상기 하이패스 필터와 상기 방호소자는,
적층형 단일 칩이거나, 개별 소자가 결합된 블록타입 칩이거나, 반도체칩인, 고속신호용 보호소자.The method according to any one of claims 4, 6 and 8,
The high pass filter and the protective element,
A protective device for a high-speed signal, which is a stacked single chip, a block type chip in which individual elements are combined, or a semiconductor chip. 신호입력단자와 신호처리부를 포함하며,
제1항의 고속신호용 보호소자가 상기 신호입력단자와 신호처리부 사이에 배치되는, 전자장치.It includes a signal input terminal and a signal processor,
An electronic device according to claim 1, wherein the high-speed signal protection element is disposed between the signal input terminal and the signal processor. 삭제delete 삭제delete 제10항에 있어서,
상기 저항의 저항값은,
2 내지 5Ω인 전자장치.The method of claim 10,
The resistance value of the resistor is,
Electronic device of 2 to 5Ω. 제10항에 있어서,
상기 하이패스 필터는,
상기 커패시터와 상기 저항의 접점을 접지에 연결하는 인덕터를 더 포함하는 전자장치.The method of claim 10,
The high pass filter,
And an inductor connecting the capacitor and the contact of the resistor to ground. 제14항에 있어서,
상기 인덕터의 인덕턴스는,
40 내지 48μH인 전자장치.The method of claim 14,
Inductance of the inductor,
Electronic device of 40 to 48μH. 제10항에 있어서,
상기 하이패스 필터는,
상기 커패시터와 상기 저항의 접점을 접지에 연결하는 바이패스 저항을 더 포함하는 전자장치.The method of claim 10,
The high pass filter,
And a bypass resistor connecting the capacitor and the contact of the resistor to ground. 제16항에 있어서,
상기 바이패스 저항의 저항값은,
900Ω 내지 1kΩ인 전자장치.The method of claim 16,
The resistance value of the bypass resistor is,
Electronic device of 900Ω to 1kΩ. 제13항, 제15항 및 제17항 중 어느 한 항에 있어서,
상기 하이패스 필터와 상기 방호소자는,
적층형 단일 칩이거나, 개별 소자가 결합된 블록타입 칩이거나, 반도체칩인, 전자장치.The method according to any one of claims 13, 15 and 17,
The high pass filter and the protective element,
An electronic device, which is a stacked single chip, a block type chip in which individual elements are combined, or a semiconductor chip.

Images