KR102060492B1 - 고성능 및 전기 안정성의 반전도성 금속 산화물 층의 제조 방법, 및 상기 방법에 따라 제조된 층 및 그의 용도 - Google Patents

고성능 및 전기 안정성의 반전도성 금속 산화물 층의 제조 방법, 및 상기 방법에 따라 제조된 층 및 그의 용도 Download PDF

Info

Publication number
KR102060492B1
KR102060492B1 KR1020147011596A KR20147011596A KR102060492B1 KR 102060492 B1 KR102060492 B1 KR 102060492B1 KR 1020147011596 A KR1020147011596 A KR 1020147011596A KR 20147011596 A KR20147011596 A KR 20147011596A KR 102060492 B1 KR102060492 B1 KR 102060492B1
Authority
KR
South Korea
Prior art keywords
metal oxide
oxide layer
metal
layer
liquid phase
Prior art date
Application number
KR1020147011596A
Other languages
English (en)
Other versions
KR20140072148A (ko
Inventor
위르겐 스타이거
두이 퓨 팜
아니타 노이만
알렉세이 메르쿨로프
아르네 호페
Original Assignee
에보니크 오퍼레이션즈 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에보니크 오퍼레이션즈 게엠베하 filed Critical 에보니크 오퍼레이션즈 게엠베하
Publication of KR20140072148A publication Critical patent/KR20140072148A/ko
Application granted granted Critical
Publication of KR102060492B1 publication Critical patent/KR102060492B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1225—Deposition of multilayers of inorganic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1279—Process of deposition of the inorganic material performed under reactive atmosphere, e.g. oxidising or reducing atmospheres
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/14—Decomposition by irradiation, e.g. photolysis, particle radiation or by mixed irradiation sources
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/14—Decomposition by irradiation, e.g. photolysis, particle radiation or by mixed irradiation sources
    • C23C18/143—Radiation by light, e.g. photolysis or pyrolysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Laminated Bodies (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

본 발명은 제1 및 제2 금속 산화물 층 뿐만 아니라 유전체 층을 포함하며, 여기서 제1 금속 산화물 층이 제2 금속 산화물 층과 유전체 층 사이에 배열된 것인 반도체 라미네이트의 제조 방법에 관한 것이다. 제1 및 제2 금속 산화물 층은 제1 및 제2 액체 상으로부터 상응하게 형성된다. 본 발명은 또한 상기 방법에 의해 수득될 수 있는 반도체 라미네이트 및 상기 반도체 라미네이트를 포함하는 전자 부품에 관한 것이다.

Description

고성능 및 전기 안정성의 반전도성 금속 산화물 층의 제조 방법, 및 상기 방법에 따라 제조된 층 및 그의 용도 {METHOD FOR PRODUCING HIGH-PERFORMING AND ELECTRICALLY STABLE SEMI-CONDUCTIVE METAL OXIDE LAYERS, LAYERS PRODUCED ACCORDING TO THE METHOD AND USE THEREOF}
본 발명은 제1 및 제2 금속 산화물 층 및 유전체 층을 포함하고 상기 제1 금속 산화물 층이 제2 금속 산화물 층과 유전체 층 사이에 배열된 반도체 라미네이트의 제조 방법에 관한 것이다. 제1 및 제2 금속 산화물 층은 제1 및 제2 액체 상으로부터 상응하게 형성된다. 본 발명은 또한 상기 방법에 의해 수득 가능한 반도체 라미네이트 및 상기 반도체 라미네이트를 포함하는 전자 부품에 관한 것이다.
반전도성 금속 산화물, 예를 들어 ZnO, In2O3 및 SnO2는 문헌에 잘 공지되어 있다. 이들은 높은 전하 캐리어 이동도 및 이와 동시에 광투과도를 갖는다. 상업적으로 사용 시, 현재 반전도성 금속 산화물은 기체 상으로부터 스퍼터링 또는 기타 침착 방법에 의해 적용되고 있다. JP2007-073704에는 다양한 산화물 층을 스퍼터링을 사용하여 연속적으로 적용하는 산화물 반도체 성분의 형성이 교시되어 있다.
문헌 [Hong et al. (Thin Solid Films (2006) 515: 2717-2721)]에는 각각 스퍼터링 공정을 사용하여 한 가지 유형의 금속 원자를 갖는 개개의 얇은 산화물 층을 반복적으로 연속적으로 적용하는 것이 교시되어 있다. 문헌 [Song et al. (Solid State Communications (2010) 150 : 1991-1994)]에는 금속-유기 화학적 기체 상 침착 (MOCVD)을 사용하여 산화인듐 층 상에 산화아연 층을 적용하는 것이 교시되어 있다. 문헌 [Kumomi et al. (Journal of Display Technology (2009) 5 (12) :531-540)]에는 다양한 원소 X를 갖는 In-X-O 시스템이 논의되어 있다. In-X-O 층은 코-스퍼터링에 의해 적용된다.
이들 방법은 기술적으로 복잡하고 이를 위해 사용되는 장비의 구입에 비용이 많이 들기 때문에 불리하다.
이러한 이유로, 문헌에서는 액체 상 코팅 방법이 점점 더 많이 논의되고 있다. 이들 방법에서는, 예를 들어, 분산액 중 산화물 나노입자, 또는 용매 중 전구체 분자가 액체 상으로서 사용된다. 그러나, 액체 상으로부터 제조된 층은 기체 상으로부터 제조된 층과는 여러 측면에서 상이한데, 왜냐하면 용매를 사용하면 종종 이들 용매 분자의 잔류물이 층 내로 혼입되기 때문이다. 또한, 예를 들어, 전구체 용액의 경우에, 산화물로의 화학적 전환이 항상 균일하지는 않다.
단 한 가지 유형의 금속 원자를 갖는 반전도성 금속 산화물의 경우에 공지된 문제점은, 이들을 제조하는데에 사용된 방법에 상관없이, 대기의 영향과 전기 응력 둘 다와 관련해서의 부적당한 안정성이며, 후자가 특히 상업적으로 중요하다.
이러한 문제점의 해결책은 둘 이상의 상이한 유형의 금속 원자를 갖는 보다 복잡한 금속 산화물을 사용하는 것이다. 따라서, 스퍼터링 또는 증기 침착 기술에서는, 인듐 갈륨 아연 산화물과 같은 시스템을 사용하는 것이 바람직한데, 왜냐하면 이들은 특히 안정하기 때문이다. 이러한 방안은 또한 액체 상 시스템에서 채택되어 왔다.
WO2010/122274 A1에는 알칼리 금속 또는 알칼리 토금속 원자를 층 내로 혼입시킴으로써 용액으로부터 특히 안정한 성분을 형성하는 것이 교시되어 있다.
문헌 [Kim et al. (APPLIED PHYSICS LETTERS (2010) 96: 163506)]에는 Mg 금속 원자를 반도체 층 내로 혼입시키는 것에 의한, 안정한 성분의 액체 상-기반 제조가 교시되어 있다.
US 2006-0088962 A1에는 반도체 성질을 개선하기 위해 용액으로부터 유래된 산화물 유전체를 반도체 성분에 적용하는 것이 교시되어 있다.
그럼에도 불구하고, 공지된 방법에서는, 특히 비교적 낮은 전환 온도에서 최적의 산화물 층 형성을 위해 최적화된 용액 또는 분산액의 경우에는, 단점을 감수하지 않고서는 기타 금속 원자를 직접 첨가할 수는 없다. 단점의 예는 원래 용액과의 화학 반응, 층 형성의 와해 또는 표면 상의 금속 원자들의 불균일한 화학양론비를 포함한다. 이러한 경우에, 전기적 안정성과 관련해서 원하던 이점들은 동시에 단점들, 예를 들어 반도체 층에서의 전하 캐리어 이동도의 감소를 수반한다.
본 발명은 공지된 단점을 극복한다.
<발명의 개요>
본 발명은 제1 금속 산화물 층, 제2 금속 산화물 층 및 유전체 층을 포함하며, 상기 제1 금속 산화물 층이 제2 금속 산화물 층과 유전체 층 사이에 배열된 것인 반도체 라미네이트의 제조 방법으로서, (i) 하나 이상의 금속 산화물 또는 하나 이상의 금속 산화물 전구체를 포함하되, 상기 금속 산화물이 산화인듐, 산화갈륨, 산화아연, 산화주석 또는 그의 혼합물로 이루어진 군으로부터 선택된 것인 제1 액체 상으로부터, 산화인듐, 산화갈륨, 산화아연, 산화주석 또는 그의 혼합물로 이루어진 군으로부터 선택된 하나 이상의 금속 산화물을 포함하며 20 ㎚ 이하의 층 두께를 갖는 제1 금속 산화물 층을 형성하는 것, 및 (ii) 하나 이상의 금속 산화물 또는 하나 이상의 금속 산화물 전구체를 포함하되, 상기 금속 산화물이 산화갈륨, 산화아연, 산화주석, 산화하프늄, 산화규소, 산화알루미늄, 산화티타늄, 알칼리 금속 산화물, 알칼리 토금속 산화물 또는 그의 혼합물로 이루어진 군으로부터 선택된 것인 제2 액체 상으로부터, 산화갈륨, 산화아연, 산화주석, 산화하프늄, 산화규소, 산화알루미늄, 산화티타늄, 알칼리 금속 산화물, 알칼리 토금속 산화물 또는 그의 혼합물로 이루어진 군으로부터 선택된 하나 이상의 금속 산화물을 포함하는 제2 금속 산화물 층을 형성하는 것을 포함하고, 상기 제1 층의 하나 이상의 금속 산화물 및 제2 층의 하나 이상의 금속 산화물이 상이한 것인 방법에 관한 것이다.
방법의 다양한 실시양태에서, 제1 금속 산화물 층은 0.5 내지 20 ㎚의 층 두께를 갖는다.
방법의 일부 실시양태에서, 제2 금속 산화물 층은 적어도 제1 금속 산화물 층의 층 두께를 갖는다.
방법의 추가의 실시양태에서, 제2 금속 산화물 층은 제1 금속 산화물 층 내에 존재하지 않는 하나 이상의 금속 산화물을 포함한다.
방법의 특정 실시양태에서, 제2 금속 산화물 층은 둘 이상의 금속 산화물을 포함한다.
방법의 다양한 실시양태에서, 제1 금속 산화물 층은 둘 이상의 금속 산화물을 포함한다.
방법의 추가의 실시양태에서, 제2 금속 산화물 층은 산화규소를 포함한다.
방법의 일부 실시양태에서, 제1 금속 산화물 층은 본질적으로 산화인듐 (In2O3) 또는 인듐 갈륨 산화물로 이루어지고, 즉 제1 금속 산화물 층은 각각의 경우에 층 내에 존재하는 금속의 질량 비율을 기준으로 산화인듐의 경우에 인듐을 51 중량% 이상으로 포함하고, 인듐 갈륨 산화물의 경우에 금속 인듐 및 갈륨을 함께 51 중량% 이상으로 포함한다.
방법의 특정 실시양태에서, 제2 금속 산화물 층은 본질적으로, 즉 층 내에 존재하는 모든 금속의 질량 비율을 기준으로 51 중량% 이상으로, ZnO, Ga2O3, HfO2, SiO2, 규소 갈륨 산화물 또는 규소 하프늄 산화물로 이루어진다.
방법의 다양한 실시양태에서, 제1 금속 산화물 층을 형성하는 것은 제1 액체 상을 유전체 층에 적용하고, 제1 액체 상의 하나 이상의 금속 산화물 또는 하나 이상의 금속 산화물 전구체를 유전체 층 상에 침착시켜 유전체 층 상에 제1 금속 산화물 층을 형성하는 것을 포함한다. 이러한 실시양태에서, 제2 금속 산화물 층을 형성하는 것은 제2 액체 상을 제1 금속 산화물 층에 적용하고, 제2 액체 상의 하나 이상의 금속 산화물 또는 하나 이상의 금속 산화물 전구체를 제1 금속 산화물 층 상에 침착시켜 제1 금속 산화물 층 상에 제2 금속 산화물 층을 형성하는 것을 포함한다. 방법의 기타 실시양태에서, 제2 금속 산화물 층을 형성하는 것은 제2 액체 상을 기판에 적용하고, 제2 액체 상의 하나 이상의 금속 산화물 또는 하나 이상의 금속 산화물 전구체를 기판 상에 침착시켜 제2 금속 산화물 층을 기판 상에 형성하는 것을 포함한다. 이러한 실시양태에서, 제1 금속 산화물 층을 형성하는 것은 제1 액체 상을 제2 금속 산화물 층에 적용하고, 제1 액체 상의 하나 이상의 금속 산화물 또는 하나 이상의 금속 산화물 전구체를 제2 금속 산화물 층 상에 침착시켜 제2 금속 산화물 층 상에 제1 금속 산화물 층을 형성하고, 유전체 층을 제1 금속 산화물 층에 적용하는 것을 포함한다.
방법의 다양한 실시양태에서, 제1 및/또는 제2 액체 상을 인쇄 공정, 분무 공정, 회전 코팅 공정, 침지 공정 및 슬롯-다이 코팅으로 이루어진 군으로부터 선택되는 공정을 통해 적용한다.
방법의 추가의 실시양태에서, 제1 및/또는 제2 액체 상의 하나 이상의 금속 산화물 전구체는 금속 알콕시드 및/또는 금속 옥소 알콕시드 부류로부터 유래된다.
방법의 다양한 실시양태에서, 제1 및/또는 제2 액체 상은 하나 이상의 유기 용매를 포함한다.
방법의 추가의 실시양태에서, 제1 및/또는 제2 액체 상은 하나 이상의 유기 용매를 포함하고, 상기 유기 용매는 본질적으로 무수성이다. 본질적으로 무수성인 용매는 최대 500 ppm의 물을 함유하는 용매를 의미하는 것으로 이해된다.
방법의 일부 실시양태에서, 제1 및/또는 제2 액체 상은 금속 산화물 입자의 형태의 하나 이상의 금속 산화물을 포함한다.
방법의 여러 실시양태에서, 제1 및/또는 제2 액체 상은 수성 상을 포함한다.
방법의 추가의 실시양태에서, 제1 및/또는 제2 금속 산화물 층을 형성하는 것은 제1 및/또는 제2 액체 상을 열 처리하는 것을 추가로 포함한다.
방법의 일부 실시양태에서, 제1 및/또는 제2 금속 산화물 층을 형성하는 것은 제1 및/또는 제2 액체 상에 전자기 방사선, 특히 UV, IR 및/또는 VIS 방사선을 조사하는 것을 포함한다. 특정 실시양태에서, 예를 들어, 제1 및/또는 제2 액체 상에 UV 방사선을 조사하는 것을 제1 및/또는 제2 액체 상의 열 처리 이전에, 이후에 또는 동안에 수행한다.
방법의 추가의 실시양태에서, 제1 및/또는 제2 금속 산화물 층을 함산소 대기, 특히 공기 중에서 형성한다.
방법의 다양한 실시양태에서, 제1 및/또는 제2 금속 산화물 층을 100 내지 450℃, 바람직하게는 150 내지 350℃의 온도에서 열 처리한다.
방법의 일부 실시양태에서, 제1 금속 산화물 층은 0.5 내지 10 ㎚, 바람직하게는 2 내지 5 ㎚의 층 두께를 갖는다.
추가의 측면에서, 본 발명은 본 발명의 방법에 의해 제조되는 반도체 라미네이트에 관한 것이다.
본 발명은 본 발명의 반도체 라미네이트를 포함하는 전자 부품을 추가로 포함한다.
또한 트랜지스터, 박막 트랜지스터, 다이오드, 태양 전지, 센서, RFID 태그 또는 시각 표시 장치의 TFT 배면 패널인, 본 발명의 반도체 라미네이트를 포함하는 전자 부품도 본 발명의 일부이다.
도 1은, 예를 들어, 선행 기술로부터 공지된 반도체 요소 (10)의 개략적인 구조를 도시한다. 이들 요소는 기판 (20), 게이트 전극 (30), 유전체 층 (40), 활성 반전도성 금속 산화물 층 (50) 및 전극 접촉부 (60)를 포함한다. 반도체 성분들 (10)의 각각의 구성들은 유전체 층 (40) 및 기판 (20)에 대한 반도체 층 (50)의 상대적 배열, 및 전극 접촉부 (60)의 위치에 있어서 상이하다. 성분들은, 그의 구성에 따라, 하기와 같이 a) 하부 게이트-상부 접촉 (BGTC), b) 하부 게이트-하부 접촉 (BGBC), c) 상부 게이트-상부 접촉 (TGTC) 및 상부 게이트-하부 접촉 (TGBC)로 지칭된다.
도 2는, 예를 들어, 본 발명에 따른 반도체 라미네이트를 포함하는 반도체 요소 (10)의 구조를 도시한다. 예시된 네 개의 변형양태 a) 내지 d)는 제2 금속 산화물 층 (40)과 유전체 층 (40) 사이에 배열된 활성 반전도성 제1 금속 산화물 층 (70)을 포함하고, 게이트 전극 (30) 및 기판 (20)에 대한 제1 금속 산화물 층 (70)의 상대적 배열, 및 전극 접촉부 (60)의 위치에 있어서 상이하다.
도 3은 다양한 양의 아연 전구체 (X 축)가 인듐 전구체를 포함하는 액체 상에 첨가되고 액체 상이 열 처리된 후에 수득된 반도체 층의 분석 결과를 도시한다. 그 결과물인 반도체 층은 그의 전하 캐리어 이동도에 대해 분석되었다 (Y 축).
서론에서 기술된 바와 같이, 기체 침착에 의한 반도체 제조 방법은 불편하고 비용이 많이 든다. 따라서 현재의 반도체 연구에서는 적합한 반도체의 제조를 위한 액체 상 방법을 개발하는 것을 목표로 하는데, 왜냐하면 상기 방법은 실행하기에 기술적으로 간편하고 비용이 덜 들기 때문이다. 현재까지, 상기 방법의 사용은, 이들 방법을 사용해서는 부적당한 전기 안정성을 갖는 반도체만을 제조할 수 있다는 사실에 의해 제한되어 있다.
선행 기술에서는, 외래 금속 원자를 반도체 층에 혼입시킴으로써, 액체 상 방법에 의해 제조된 반도체의 부적당한 전기 안정성의 문제점을 해결한다. 예를 들어, 이는 반도체로부터 산소가 빠져나가는 것을 방지하기 위해 제안된 것이다. 이러한 해결책은 일반적으로 성분의 기본 성능에 나쁜 영향을 끼친다는 단점을 갖는다. 보다 특히, 외래 원자를 반도체 층에 혼입시키면 전하 캐리어 이동도가 감소한다.
본 발명의 발명자들은, 본 발명에 이르러, 놀랍게도, 반도체 라미네이트 내제2 금속 산화물 층과 유전체 층 사이에 존재하는 20 ㎚ 이하의 두께를 갖는 특히 ?은 금속 산화물 층이 그의 성능과 관련해서 특별한 이점을 갖는다는 것을 발견하였다.
특정한 이론에 얽매이지는 않지만, 얇은 금속 산화물 층은 제2 금속 산화물 층으로부터의 소량의 금속 원자에 의해 도핑되고, 그 결과로 동일한 전하 캐리어 이동도에 대해 안정성이 뚜렷하게 개선된다고 생각된다.
따라서, 상기 반도체 라미네이트는 외래 원자를 액체 상 내에 혼입시킴으로써 제조한 반도체 층에 필적할만한 전기 안정성을 갖는다. 그러나, 공지된 방법과 대조적으로, 본 발명의 방법에서의 안정성의 증가는 전하 캐리어 이동도의 손실을 초래하지 않으며, 이러한 이유로 본 발명의 반도체 라미네이트는 선행 기술에 비해 전하 캐리어 이동도가 개선된다. 따라서, 특허청구된 방법을 통해 신규한 고성능 반도체 라미네이트가 형성된다.
따라서, 첫 번째 측면에서, 본 발명은 제1 금속 산화물 층, 제2 금속 산화물 층 및 유전체 층을 포함하며, 상기 제1 금속 산화물 층이 제2 금속 산화물 층과 유전체 층 사이에 배열된 것인 반도체 라미네이트의 액체 상 제조 방법으로서,
(i) 하나 이상의 금속 산화물 또는 하나 이상의 금속 산화물 전구체를 포함하되, 상기 금속 산화물이 산화인듐, 산화갈륨, 산화아연, 산화주석 또는 그의 혼합물로 이루어진 군으로부터 선택된 것인 제1 액체 상으로부터, 산화인듐, 산화갈륨, 산화아연, 산화주석 또는 그의 혼합물로 이루어진 군으로부터 선택된 하나 이상의 금속 산화물을 포함하며 20 ㎚ 이하의 층 두께를 갖는 제1 금속 산화물 층을 형성하는 것, 및
(ii) 하나 이상의 금속 산화물 또는 하나 이상의 금속 산화물 전구체를 포함하되, 상기 금속 산화물이 산화갈륨, 산화아연, 산화주석, 산화하프늄, 산화규소, 산화알루미늄, 산화티타늄, 알칼리 금속 산화물, 알칼리 토금속 산화물 또는 그의 혼합물로 이루어진 군으로부터 선택된 것인 제2 액체 상으로부터, 산화갈륨, 산화아연, 산화주석, 산화하프늄, 산화규소, 산화알루미늄, 산화티타늄, 알칼리 금속 산화물, 알칼리 토금속 산화물 또는 그의 혼합물로 이루어진 군으로부터 선택된 하나 이상의 금속 산화물을 포함하는 제2 금속 산화물 층을 형성하는 것
을 포함하며,
상기 제1 층의 하나 이상의 금속 산화물 및 제2 층의 하나 이상의 금속 산화물이 상이한 것인 방법에 관한 것이다.
이는 제1 및 제2 금속 산화물 층이 하나 이상의 금속 산화물에 있어서 상이함을 의미한다. 두 개의 층들이 함유할 수 있는 추가의 금속 산화물은 동일 및/또는 상이할 수 있다.
본 발명에 따른 방법에서, 제1 및 제2 금속 산화물 층을 연속적으로 형성하며, 구체적인 순서는 반도체 요소의 원하는 구성에 따라 달라진다.
다양한 실시양태에서, 알칼리 금속 산화물은 산화리튬, 산화나트륨, 산화칼륨, 산화루비듐 및 산화세슘으로 이루어진 군으로부터 선택된다.
알칼리 토금속 산화물은, 예를 들어, 산화베릴륨, 산화마그네슘, 산화칼슘, 산화스트론튬 및 산화바륨으로 이루어진 군으로부터 선택된다.
본 발명에 따라 제조 가능한 반도체 라미네이트에서, 반전도성 제1 금속 산화물 층은, "경사형 채널 근사(gradual channel approximation)" 모델을 통해 결정된, 1 내지 100 ㎠/Vs의 전하 캐리어 이동도를 갖는다 (게이트-소스 전압 50 V, 드레인-소스 전압 50 V, 채널 폭 1cm 및 채널 길이 20 ㎛에서 측정됨). 이를 위해, 통상적인 MOSFET으로부터 공지된 식이 사용된다. 선형 범위에서, 하기 식이 적용된다:
Figure 112014040979233-pct00001
(1)
여기서, ID는 드레인 전류이고, UDS는 드레인-소스 전압이고, UGS는 게이트-소스 전압이고, Ci는 절연체의 면적-표준화 용량이고, W는 트랜지스터 채널의 폭이고, L은 트랜지스터의 채널 길이이고, μ는 전하 캐리어 이동도이고, UT는 문턱 전압이다.
포화 범위에서, 드레인 전류와 게이트 전압 사이의 이차 의존성이 존재하고, 이는 본 경우에 전하 캐리어 이동도를 결정하는데에 사용된다:
Figure 112014040979233-pct00002
(2)
본 발명의 맥락에서 용어 "금속 산화물 전구체"는 산소 또는 기타 산화제의 존재 또는 부재 하에서 열적으로 또는 전자기 방사선에 의해 금속 산화물로 전환될 수 있는 성분 또는 화합물을 의미하는 것으로 이해된다. 금속 산화물 전구체의 예는 당업자에 의해 상응하는 금속 산화물로 전환될 수 있는 원소 금속, 금속 염, 유기금속 화합물, 예를 들어 금속 알콕시드 및 금속 옥소 알콕시드이다.
본 발명의 맥락에서 용어 "반도체 라미네이트"는 셋 이상의 층인 제1 및 제2 금속 산화물 층 및 유전체 층으로 이루어진 라미네이트에 관한 것이다.
용어 "유전체 층"은 유전 물질로 이루어진 층을 지칭한다. 상기 층은 반도체 라미네이트의 사용 온도에서 절연체로서 작용한다. 본 발명에 따른 방법에서 유전체 층을 형성하는데에 사용되는 유전 물질은 바람직하게는 금속 또는 전이금속 산화물 또는 질화물, 특히 산화규소 또는 질화규소, 산화알루미늄, 산화하프늄, 산화티타늄, 유기 또는 무기 중합체를 포함하거나 이들로 이루어진 물질이다. 유전체 층에 대한 제1 및 제2 금속 산화물층의 배열에 의해, 본 발명의 반도체 라미네이트는 방향성을 갖게 된다.
특정 실시양태에서, 게이트 전극은 유전체 층에 인접하며, 따라서 이것은 제1 금속 산화물 층에 대해 반대쪽에 존재한다. 일부 실시양태에서, 기판은 게이트 전극에 인접한다. 일부 실시양태에서, 기판은 제2 금속 산화물 층에 인접한다. 반도체 라미네이트는 또한 제1 및/또는 제2 금속 산화물 층에 인접한 전극 접촉부를 포함할 수 있다. 소스 및 드레인 전극은 전극 접촉부에 연결될 수 있다. 반도체 요소에 있어서 특허청구된 반도체 라미네이트의 다양한 비제한적인 실시양태는 도 2에 도시되어 있다.
용어 "금속"은 본원에서 금속, 및 또한 반금속 및 전이금속을 의미하는 것으로 이해된다. 따라서, 용어 "금속 산화물"은 금속, 반금속 및 전이금속의 산화물에 관한 것이다.
따라서 본원에서 사용되는 바와 같은 용어 "알칼리 금속" 및/또는 "알칼리 토금속"은 이러한 군에 속하는 모든 금속을 포함하고 개시한다. 이는, 특정 실시양태가 알칼리 금속 및/또는 알칼리 토금속을 포함하는 경우에, 리튬, 나트륨, 칼륨, 루비듐 및/또는 세슘이 알칼리 금속으로서 개시되고, 베릴륨, 마그네슘, 칼슘, 스트론튬 및/또는 바륨이 알칼리 토금속으로서 개시됨을 의미한다.
용어 "금속 산화물 층"은 금속 산화물-, 반금속 산화물- 및/또는 전이금속 산화물-함유 층을 의미하는 것으로 이해된다. 따라서, 제1 금속 산화물 층은, 예를 들어, 산화물 또는 본질적으로 산화물인 형태로 존재하는 인듐, 갈륨, 주석 및/또는 아연 원자 또는 이온을 포함한다. 일부 경우에, 금속 산화물 층은 또한 불완전 전환 또는 불완전 제거에 의해 초래된 부산물을 소정의 비율로 포함할 수 있다. 예를 들어, 금속 산화물 층은 또한 카르벤, 할로겐, 알콕시드 및/또는 옥소 알콕시드 화합물을 포함할 수 있다. 제1 및/또는 제2 금속 산화물 층은 또한 원소 또는 산화물 형태로 존재할 수 있는 추가의 금속도 포함할 수 있다.
본 발명의 맥락에서 표현 "본질적으로"는 그렇게 지칭된 생성물 또는 물질이 60 %, 70 %, 80 %, 90 %, 95 %, 99 %, 99.5 % 또는 99.9 %의 언급된 성분 또는 언급된 화합물로 이루어짐을 의미한다. 대상체가 상세하게 기술된 금속 산화물인 경우에, %라는 기호는 중량%라고 이해되어야 한다. 액체 상 또는 대기가 기술되는 경우에, %라는 기호는 부피%라고 이해되어야 한다.
용어 "기판"은 반도체 라미네이트를 위한 캐리어로서의 기능을 하는 층에 관한 것이다. 기판은 바람직하게는 유리, 규소, 이산화규소, 금속 산화물 또는 전이금속 산화물, 금속, 중합체성 물질, 특히 폴리이미드 (PI), 폴리에틸렌 테레프탈레이트 (PET), 폴리메틸 메타크릴레이트 (PMMA) 또는 폴리카르보네이트로부터 선택된 물질, 및 무기 및 유기 구성성분, 특히 산화규소 및 폴리이미드로부터 형성된 하이브리드 기판을 포함한다.
본 발명의 맥락에서 용어 "액체 상"은 SATP 조건 ("표준 주위 온도 및 압력"; T = 25℃ 및 p = 1013 hPa)에서 액체 형태인 상을 의미하는 것으로 이해된다.
본 발명의 맥락에서 "무수성" 조성물은 500 ppm 미만의 H2O를 포함하는 것이다. 용매의 상응하게 낮은 물 함량을 달성하는 상응하는 건조 단계는 당업자에게 공지되어 있다.
표현 "제1 및/또는 제2 액체 상으로부터 금속 산화물 층을 형성하는 것"은 다양한 단계로 나누어질 수 있다. 첫 번째 단계에서는, 제1 및/또는 제2 액체 상을 사용하여 제1 및/또는 제2 고체 상을 형성할 수 있다. 후속 단계에서는, 본 발명에 따른 제1 및/또는 제2 금속 산화물 층을 형성한다. 특정 실시양태에서, 두 개의 단계들을 동시에 진행한다. 예를 들어, 제1 및/또는 제2 액체 상이 하나 이상의 금속 산화물을 포함하는 경우에, 고체 상을 형성함으로써 금속 산화물 층을 형성한다.
제1 및/또는 제2 액체 상으로부터 제1 및/또는 제2 금속 산화물 층을 형성하는 것은, 일부 실시양태에서, 열 처리 단계를 포함할 수 있다.
제1 및/또는 제2 액체 상의 열 처리는 제1 및/또는 제2 액체 상을 건조시키는 역할을 할 수 있다. 상기 열 처리는 50 내지 450℃에서 수행될 수 있고 제1 및/또는 제2 액체 상으로부터 제1 및/또는 제2 고체 상을 형성하는 역할을 할 수 있다.
따라서, 제1 및/또는 제2 액체 상이 하나 이상의 금속 산화물 또는 하나 이상의 금속 산화물 전구체를 포함하는지 아닌지에 따라, 금속 산화물 층을 직접 형성하거나, 먼저 고체 상을 금속 산화물 전구체로부터 형성할 수 있다. 선택된 조건, 보다 특히 대기, 온도 및 열 처리 지속 시간에 따라, 하나 이상의 금속 산화물 전구체를 포함하는 액체 상을 또한 직접 금속 산화물 층으로 전환시킬 수 있다.
일부 실시양태에서, 열 처리는 먼저 50 내지 350℃에서 열 처리하고, 이어서 100 내지 450℃에서 열 처리하는 것을 포함한다.
일반적으로, 제1 및/또는 제2 금속 산화물 층을 형성하는 것을 수초 내지 수시간의 시간 간격으로 진행할 수 있다. 따라서, 제1 및/또는 제2 금속 산화물 층을 형성하기 위한 열 처리를 수초 내지 수시간의 기간에 걸쳐 진행할 수 있다. 일부 실시양태에서, 열 처리는 1 시간 동안 진행된다. 특정 실시양태에서, 제1 및/또는 제2 액체 상으로부터 제1 및/또는 제2 고체 상을 형성하고, 제1 및/또는 제2 고체 상을 열 처리하여 제1 및/또는 제2 고체 상으로부터 제1 및/또는 제2 금속 산화물 층을 형성한다.
특정한 이론에 얽매이는 것을 원치 않지만, 임의로 전자기 방사선에 의해 촉진되는, 금속 산화물 층의 열 처리는 금속 산화물 층 내에서 원자의 재구성을 초래하여, 상기 층이 반전도성 또는 개선된 반전도성을 갖게 된다고 생각된다. 따라서, 다양한 실시양태에서, 제1 및/또는 제2 액체 상을 제1 및/또는 제2 액체 상의 형성 직전까지는 열 처리하지 않지만, 제1 및/또는 제2 금속 산화물 층의 원하는 반도체 성질이 달성될 때까지 추가로 열 처리한다.
제1 및/또는 제2 금속 산화물 층을 열 처리 및/또는 전자기 방사선을 사용하여 형성할 수 있다. 일부 실시양태에서, 먼저 낮은 온도, 예를 들어 50℃를 사용하여 개시하고, 후속적으로 이러한 온도를 특정한 온도, 예를 들어 150 내지 450℃의 범위의 온도까지 상승시키고, 이 온도에서 정해진 기간 동안 유지하는 온도 프로필을 사용하여 열 처리를 수행할 수 있다. 일부 실시양태에서, 후속적으로 온도를 실온으로 다시 저하시킨다. 냉각을 느리거나 빠르게 수행할 수 있다. 일부 실시양태에서, 제1 또는 제2 액체 상으로부터 제1 및/또는 제2 금속 산화물 층을 형성하는 것은 제1 및/또는 제2 액체 상을 열 처리하는 것을 포함한다. 이로써 제1 및/또는 제2 액체 상이 제1 및/또는 제2 고체 상으로 전환되어, 추가의 열 처리 과정에서 제1 및/또는 제2 금속 산화물 층이 형성된다.
제1 및/또는 제2 액체 상이 금속 산화물 전구체를 포함하는 경우에, 전구체는 열 처리에 의해 상응하는 금속 산화물로 전환될 수 있어서, 제1 및/또는 제2 금속 산화물 층이 형성된다. 방법의 다양한 실시양태에서, 제1 및/또는 제2 금속 산화물 층은 100 내지 450℃, 바람직하게는 150 내지 360℃ 또는 150 내지 350℃의 온도에서 열 처리에 의해 형성된다.
표현 "금속 산화물 층을 형성하는 것"은 또한 제1 및/또는 제2 액체 상에 전자기 방사선을 조사하여 제1 및/또는 제2 금속 산화물 층을 형성하는 실시양태를 포함한다. 다양한 실시양태에서, 제1 및/또는 제2 액체 상에 UV, IR 및/또는 VIS 방사선을 조사하여 제1 및/또는 제2 금속 산화물 층을 형성한다. 추가의 실시양태에서, 제1 및/또는 제2 액체 상을 열 처리하고, 이전에, 이후에 및/또는 그 동안에, 전자기 방사선, 특히 UV, IR 및/또는 VIS 방사선을 조사하여 제1 및/또는 제2 금속 산화물 층을 형성한다. 열 처리와 전자기 방사선 처리의 조합은 제1 및/또는 제2 금속 산화물 층의 형성을 개선할 수 있다. 특정 실시양태에서, UV 방사선은 열 처리 이전에 또는 그 동안에 제1 및/또는 제2 액체 상의 구성성분들을 가교시킨다. 표현 "제1 및/또는 제2 금속 산화물 층을 형성하는 것"은 또한 제1 및/또는 제2 액체 상을 특정한 대기로써 처리하는 것을 포함한다. 일부 경우에, 제1 및/또는 제2 금속 산화물 층을 함산소 대기, 특히 공기 중에서 형성한다. 제1 및/또는 제2 금속 산화물 층의 형성을 위해, 제1 및/또는 제2 액체 상을 함산소 대기, 특히 공기 중에서 열 처리할 수 있다. 방법의 추가의 실시양태에서, 함산소 대기, 특히 공기 중에서 제1 및/또는 제2 액체 상을 사용하여 제1 및/또는 제2 고체 상을 형성하고, 함산소 대기, 특히 공기 중에서 열 처리하여 제1 및/또는 제2 금속 산화물 층을 형성한다. 다양한 실시양태에서, 제1 및/또는 제2 액체 상으로부터 고체 상을 형성하기 위해 먼저 진공을 가하고, 이어서 공기 중에서, 특히 함산소 대기, 예를 들어 공기 중에서 열 처리함으로써 제1 및/또는 제2 금속 산화물 층을 형성한다. 형성은 또한, 먼저 공기 습기의 부재 하에서 및/또는 보호 기체 중에서 수행되고 이어서 함산소 대기, 특히 공기 중에서 수행되는 방법 단계를 포함할 수 있다.
본 발명의 맥락에서 용어 "함산소 대기"는 지구의 대기, 특히 해면에서의 대기 ("공기"), 및 10 부피% 이상의 분자 산소를 포함하는 합성 대기를 포함한다. 다양한 실시양태에서, 합성 대기는 20, 30, 40, 50, 60, 70, 80 또는 90 부피% 이상의 분자 산소를 포함한다. 일부 실시양태에서, 합성 대기는 본질적으로 또는 100 부피%의 분자 산소로 이루어진 대기이다. 일부 실시양태에서, 합성 대기는 수증기가 풍부한 대기이다.
업스트림을 포함하는 제1 및/또는 제2 금속 산화물 층을 형성하고, 이와 동시에 또는 후속적으로 열 처리 및 기체 처리 (H2O, H2 또는 O2 사용), 플라스마 처리 (Ar, N2, O2 또는 H2 플라스마 사용), 레이저 처리 (UV, VIS 또는 IR 범위의 파장 사용) 또는 오존 처리함으로써, 본 발명에 따른 방법에 의해 수득되는 제1 및/또는 제2 금속 산화물 층의 품질을 개선할 수도 있다. 제1 금속 산화물 층은 20 ㎚ 이하, 바람직하게는 0.5 내지 20 ㎚, 보다 바람직하게는 0.5 내지 10 ㎚, 보다 더 바람직하게는 2 내지 5 ㎚의 층 두께를 갖는다. 다양한 실시양태에서, 제1 금속 산화물 층은 0.5 내지 5 ㎚, 1 내지 5 ㎚, 2 내지 6 ㎚, 2 내지 4 ㎚, 0.5 내지 4 ㎚, 1 내지 4 ㎚, 0.5 내지 3 ㎚, 1 내지 3 ㎚, 0.5 내지 6 ㎚ 및 1 내지 6 ㎚로 이루어진 군으로부터 선택되는 층 두께를 갖는다. 일부 실시양태에서, 제1 금속 산화물 층은, 다양한 실시양태에서, 1 내지 20 ㎚, 1 내지 15 ㎚, 1 내지 10 ㎚, 1 내지 9 ㎚, 1 내지 8 ㎚, 1 내지 7 ㎚, 3 내지 6 ㎚, 3 내지 5 ㎚, 2 내지 4 ㎚, 2 내지 3 ㎚ 또는 1 내지 2 ㎚의 층 두께를 갖는다.
당업자라면, 하나 이상의 금속 산화물 또는 하나 이상의 금속 산화물 전구체를 포함하는 액체 상으로부터 원하는 층 두께를 갖는 금속 산화물 층을 형성할 수 있는 선행 기술의 방법을 알 것이다. 예를 들어, 이러한 목적에는 단순한 희석 시리즈만으로도 충분하다. 그 결과의 층 두께는, 예를 들어, 타원계측법 (문헌 [M. Schubert: Infrared Ellipsometry on semiconductor layer structures: Phonons, Plasmons, and Polaritons in: Springer Tracts in Modern Physics 209, Springer-Verlag, Berlin 2004]) 또는 원자간력 현미경 (AFM; 문헌 [G. Binnig, C. F. Quate, C. Gerber: Atomic force microscope. Physical Review Letters. 56, 1986, p. 930-933])에 의해 결정될 수 있다. 이로부터, 당업자가, 본 발명에 따른 방법에서 원하는 금속 산화물 층 두께를 달성하는 것을 허용하는 파라미터, 예를 들어, 부피, 금속 산화물 또는 금속 산화물 전구체 농도, 및 적당한 경우에는, 액체 상 내의 입자 밀도를 결정한다.
일반적으로, 제1 및 제2 금속 산화물 층은 하나 이상의 금속 산화물을 포함하고, 제1 금속 산화물 층의 하나 이상의 금속 산화물은 제2 금속 산화물 층의 하나 이상의 금속 산화물과 상이하다. 특정 실시양태에서, 제1 및/또는 제2 금속 산화물 층은 각각 하나의 금속 산화물로 이루어진다. 다양한 실시양태에서, 제1 및/또는 제2 금속 산화물 층은 각각의 경우에 두 금속 산화물로 이루어질 수 있다. 추가의 실시양태에서, 제1 금속 산화물 층은 본질적으로 하나의 금속 산화물로 이루어지고, 제2 금속 산화물 층은 둘 이상의 금속 산화물을 포함한다. 다양한 실시양태에서, 제1 금속 산화물 층은 둘 이상의 금속 산화물을 포함하고 제2 금속 산화물 층은 하나의 금속 산화물로 이루어진다.
방법의 추가의 실시양태에서, 제2 금속 산화물 층은 제1 금속 산화물 층 내에 존재하지 않는 하나 이상의 금속 산화물을 포함한다. 이는, 각각의 금속 산화물 층이 단 하나의 금속 산화물로 이루어진 경우에, 두 금속 산화물들은 상이함을 의미한다. 제1 금속 산화물 층이 두 금속 산화물로 이루어지고 제2 금속 산화물 층이 하나의 금속 산화물로 이루어진 경우에, 제2 금속 산화물 층의 금속 산화물은 제1 금속 산화물 층의 금속 산화물과 상이하다. 두 금속 산화물 층들 모두가 둘 이상의 금속 산화물로 이루어진 경우에, 제2 금속 산화물 층은 제1 금속 산화물 층 내에 존재하지 않는 하나 이상의 금속 산화물을 갖는다.
방법의 추가의 실시양태에서, 제2 금속 산화물 층은 산화규소를 포함한다. 방법의 일부 실시양태에서, 제1 금속 산화물 층은 본질적으로 산화인듐 (In2O3) 또는 인듐 갈륨 산화물로 이루어진다. 다양한 실시양태에서, 제1 금속 산화물 층은 인듐:갈륨 중량비가 70:30, 80:20, 90:10, 95:5, 99.0:1.0 내지 99.9:0.1인 인듐 갈륨 산화물로 이루어진다. 상기 구성에서, 예를 들어, 제2 금속 산화물 층은 본질적으로 또는 전적으로 산화갈륨 (Ga2O3)으로 이루어질 수 있다.
다양한 실시양태에서, 제1 금속 산화물 층은 순수 산화인듐, 산화갈륨, 산화주석 및/또는 산화아연 층일 수 있고, 즉 임의의 카르벤, 알콕시드, 옥소 알콕시드 또는 할로겐 성분을 무시하고, 본질적으로 산화물 형태로 존재하는 인듐, 갈륨, 주석 및/또는 아연 원자 또는 이온으로 이루어질 수 있다. 일부 실시양태에서, 제1 금속 산화물 층은 그 자체가 원소 또는 산화물 형태일 수 있는 추가의 금속을 소정의 비율로 포함할 수 있다.
방법의 특정 실시양태에서, 제2 금속 산화물 층은 본질적으로 ZnO, Ga2O3, HfO2, SiO2, 규소 갈륨 산화물 또는 규소 하프늄 산화물로 이루어진다.
추가의 실시양태에서, 제1 금속 산화물 층은 산화인듐, 산화갈륨, 산화아연 및/또는 산화주석으로 이루어진다. 특정 실시양태에서, 제1 금속 산화물 층은 순수 산화인듐 (In2O3) 또는 인듐 갈륨 산화물로 이루어진다.
제2 층은, 다양한 실시양태에서, 산화리튬, 산화나트륨, 산화칼륨, 산화루비듐, 산화세슘, 산화베릴륨, 산화마그네슘, 산화칼슘, 산화스트론튬, 산화바륨, 산화갈륨, 산화아연, 산화주석, 산화하프늄, 산화규소, 산화알루미늄 및/또는 산화티타늄을 포함할 수 있다. 방법의 추가의 실시양태에서, 제2 금속 산화물 층은 본질적으로 Li2O, Na2O, K2O, Ru2O, Cs2O, BeO, MgO, CaO, SrO, BaO, Ga2O3, ZnO, SnO2, HfO2, SiO2, Al2O3 또는 TiO2로 이루어진다. 특정 실시양태에서, 제1 금속 산화물 층은 본질적으로 순수 산화인듐 (In2O3)으로 이루어지고, 제2 금속 산화물 층은 본질적으로 Li2O, Na2O, K2O, Ru2O, Cs2O, BeO, MgO, CaO, SrO, BaO, Ga2O3, ZnO, SnO2, HfO2, SiO2, Al2O3 또는 TiO2로 이루어진다.
일부 실시양태에서, 제1 금속 산화물 층은 본질적으로 순수 인듐 갈륨 산화물로 이루어지고, 제2 금속 산화물 층은 본질적으로 Li2O, Na2O, K2O, Ru2O, Cs2O, BeO, MgO, CaO, SrO, BaO, Ga2O3, ZnO, SnO2, HfO2, SiO2, Al2O3 또는 TiO2로 이루어진다.
제1 및 제2 액체 상으로부터 제1 및 제2 금속 산화물 층을 형성하는 순서를, 결과물인 반도체 요소에 대해 어떤 형상을 원하는지에 따라 임의로 선택할 수 있다.
용어 "반도체 요소"는 본 발명의 맥락에서 본 발명의 반도체 라미네이트, 및 또한 기판 및 게이트 전극을 포함하는 라미네이트를 의미하는 것으로 이해된다. 이 경우에, 게이트 전극은 본 발명의 반도체 라미네이트의 유전체 층에 인접한다. 따라서 게이트 전극은 제1 금속 산화물 층으로부터 유전체 층의 반대쪽에 존재한다. 반도체 요소 내의 게이트 전극이 반도체 라미네이트에 대해 기판 쪽을 향하는지 기판과 반대쪽을 향하는지에 따라, 하부 게이트 또는 상부 게이트 구성이라고 지칭된다. 반도체 요소는 또한 제1 및/또는 제2 금속 산화물 층에 인접한 전극 접촉부를 포함할 수 있다. 소스 및 드레인 전극은 전극 접촉부에 연결될 수 있다. 이러한 반도체 요소에 있어서 특허청구된 반도체 라미네이트의 다양한 비제한적 실시양태가 도 2에 도시되어 있다.
따라서, 방법의 여러 실시양태에서, 제1 금속 산화물 층을 형성하는 것은 제1 액체 상을 유전체 층에 적용하고, 제1 액체 상의 하나 이상의 금속 산화물 또는 하나 이상의 금속 산화물 전구체를 유전체 층 상에 침착시켜 유전체 층 상에 제1 금속 산화물 층을 형성하는 것을 포함한다. 이러한 실시양태에서, 제2 금속 산화물 층을 형성하는 것은 제2 액체 상을 제1 금속 산화물 층에 적용하고, 제2 액체 상의 하나 이상의 금속 산화물 또는 하나 이상의 금속 산화물 전구체를 제1 금속 산화물 층 상에 침착시켜 제1 금속 산화물 층 상에 제2 금속 산화물 층을 형성하는 것을 포함한다. 특정 실시양태에서, 유전체 층은 기판 상에 존재한다. 이 경우에, 결과물은 하부 게이트 구성의 반도체 요소이다.
본 발명의 맥락에서 "침착"은 하나 이상의 금속 산화물 또는 하나 이상의 금속 산화물 전구체를 제1 및/또는 제2 액체 상으로부터 고체 상의 형태로 표면 상에 침착시키는 것을 의미하는 것으로 이해된다. 이는, 예를 들어, 흡착, 침전 등을 포함한다. 따라서 용어 "침착"은, 예를 들어, 제1 및/또는 제2 액체 상으로부터 제1 및/또는 제2 고체 상을 형성하기 위한 액체 상의 기화 및 액체 상의 증발을 포함한다. 액체 상은, 예를 들어, 본원에서 기술된 열 처리 및/또는 진공 또는 기체 스트림의 적용, 보다 특히 함산소 대기를 포함하는 스트림 또는 공기 스트림의 적용에 의해 증발될 수 있다. 더욱이, 용어 "침착"은 하나 이상의 금속 산화물 또는 하나 이상의 금속 산화물 전구체를 표면 상에 전기분해적으로 농후화시키는 것을 포함한다. 침착은 또한 본원에서 기술된 열 처리 및/또는 전자기 방사선, 특히 UV, IR 및 VIS 방사선에 의해 수행될 수 있다. 일부 실시양태에서, 제1 및/또는 제2 고체 상은 제1 및/또는 제2 금속 산화물 층이다. 일부 실시양태에서, 제1 및/또는 제2 액체 상으로부터 제1 및/또는 제2 금속 산화물 층을 형성하는 것은 제1 및/또는 제2 고체 상으로부터 제1 및/또는 제2 금속 산화물 층을 형성하는 것을 포함한다.
본 방법의 추가의 실시양태에서, 제2 금속 산화물 층의 형성은 제2 액체 상을 기판 상에 적용하고, 제2 액체 상의 하나 이상의 금속 산화물 또는 하나 이상의 금속 산화물 전구체를 기판 상에 침착시켜 제2 금속 산화물 층을 기판 상에 형성하는 것을 포함한다. 이러한 실시양태에서, 제1 금속 산화물 층의 형성은 제1 액체 상을 제2 금속 산화물 층에 적용하고, 제1 액체 상의 하나 이상의 금속 산화물 또는 하나 이상의 금속 산화물 전구체를 제2 금속 산화물 층 상에 침착시켜 제2 금속 산화물 층 상에 제1 금속 산화물 층을 형성하고, 유전체 층을 제1 금속 산화물 층에 적용하는 것을 포함한다. 특정 실시양태에서, 후속적으로 게이트 전극을 유전체 층 상에 형성한다. 그러면 결과물은 상부 게이트 구성의 반도체 요소이다.
본 발명의 발명자들은 또한 놀랍게도 제2 금속 산화물 층은 단지 제1 금속 산화물 층을 도핑하는데 뿐만 아니라 반도체 요소를 위한 부동화 층으로서도 적합하다는 것을 발견하였다. 예를 들어, 제1 금속 산화물 층 쪽에서 관찰 시 유전체 층이 기판과 마주 보는 반도체 요소 구성의 경우에, 제2 금속 산화물 층은 부동화 층으로서의 역할을 할 수 있어서, 이것이 반도체 요소를 결정짓고 이를 대기 영향으로부터 보호한다.
예를 들어, 방법의 특정 실시양태에서, 제2 금속 산화물 층은 본질적으로 규소 하프늄 산화물로 이루어질 수 있다. 여기서, 예를 들어, 규소:하프늄 중량비는 70:30 내지 99.9:0.1일 수 있다.
방법의 일부 실시양태에서, 표현 "제1 및/또는 제2 액체 상"의 적용은 인쇄 공정, 분무 공정, 회전 코팅 공정, 침지 공정 및 슬롯-다이 공정으로 이루어진 군으로부터 선택되는 공정을 포함한다. 용어 "인쇄 공정"은 플렉소그래픽/그라비어 인쇄, 잉크젯 인쇄, 오프셋 인쇄, 디지털 오프셋 인쇄 및 스크린 인쇄로 이루어지지만 이로만 제한되는 것은 아닌 군으로부터 선택되는 공정을 포함한다. 기체 상으로부터 금속 산화물 층을 침착시키는 것을 기반으로 하는 방법은 본 발명에 포함되지 않는다. 다양한 실시양태에서, 제1 및/또는 제2 액체 상을 적용하는 것은 함산소 대기, 공기의 부재 및/또는 감소된 대기 습기에서 적용하는 것을 포함한다. 추가의 실시양태에서, 제1 및/또는 제2 액체 상을 보호 기체 중에서 적용한다.
방법의 다양한 실시양태에서, 제1 및/또는 제2 액체 상은 하나 이상의 유기 용매를 포함한다. 이 경우에, 제1 및/또는 제2 액체 상은 하나의 용매 또는 다양한 용매들의 혼합물을 포함할 수 있다. 적합한 용매는 비양성자성 및 약양성자성 용매, 특히 비양성자성 비극성 용매의 군으로부터 선택되는 용매로부터 선택된다. 다양한 실시양태에서, 유기 용매는 본질적으로 무수성이다. 유기 용매는 바람직하는 무수성이다. 특정 실시양태에서, 예를 들어 유기금속 화합물의 부류로부터의 금속 산화물 전구체가 사용되는 경우에, 이는 제1 및/또는 제2 액체 상의 적용 및/또는 제1 및/또는 제2 금속 산화물 층의 형성을 용이하게 하거나 개선할 수 있다.
따라서, 적합한 용매는 치환 및/또는 비치환 알칸, 치환 또는 비치환 알켄, 치환 및/또는 비치환 알킨, 치환 및/또는 비치환 방향족류, 지방족 및 방향족 치환기를 갖는 방향족류, 할로겐화 탄화수소, 테트라메틸실란, 에테르, 예를 들어 방향족 에테르 및 치환 에테르, 에스테르 또는 산 무수물, 케톤, 3급 아민, 니트로메탄, DMF (디메틸포름아미드), DMSO (디메틸 술폭시드), 프로필렌 카르보네이트, 알콜, 1급 및 2급 아민 및 포름아미드로 이루어진 군으로부터 선택될 수 있다.
특히 바람직한 용매는 알콜, 및 또한 톨루엔, 에탄올, 1-메톡시-2-프로판올 (PGME), 1-메톡시프로판-2-일 아세테이트 (PGMEA), 크실렌, 아니솔, 메시틸렌, n-헥산, n-헵탄, 트리스(3,6-디옥사헵틸)-아민 (TDA), 2-아미노메틸테트라히드로푸란, 페네톨, 4-메틸아니솔, 3-메틸아니솔, 메틸 벤조에이트, N-메틸-2-피롤리돈 (NMP), 테트랄린, 에틸 벤조에이트 및 디에틸 에테르이다.
매우 특히 바람직한 용매는 이소프로판올, 에탄올, PGME, PGMEA, 테트라히드로푸르푸릴 알콜, tert-부탄올 및 톨루엔, 및 그의 혼합물이다.
바람직한 실시양태에서, 제1 및/또는 제2 액체 상은, DIN 53019 파트 1 및 2에 따라 결정되고 실온에서 측정된 1 mPa·s 내지 10 Pa·s, 특히 1 mPa·s 내지 100 mPa·s의 점도를 갖는다. 상기 점도는 상응하는 액체 상을 인쇄하는데에 특히 적합할 수 있다.
일부 실시양태에서, 제1 및/또는 제2 액체 상의 점도를 사용 전에 결정한다. 따라서 특허청구되는 방법은 제1 및/또는 제2 액체 상의 점도를 원하는 점도로 조절하는 것을 추가로 포함할 수 있다.
원하는 점도의 조절을 위해, 적용 전에 증점제를 제1 및/또는 제2 액체 상에 첨가할 수 있다. 적합한 증점제는 셀룰로스 유도체, 에어로실(AEROSIL)®이라는 상표명으로 입수 가능한 SiO2, 폴리메틸 메타크릴레이트 증점제, 폴리비닐 알콜, 우레탄 증점제 및 폴리아크릴레이트 증점제로 이루어진 군으로부터 선택될 수 있다.
방법의 다양한 실시양태에서, 제1 및/또는 제2 액체 상은 수성 상을 포함한다. 따라서, 제1 및/또는 제2 액체 상은 수성 상 또는 이상 또는 다상 시스템을 포함할 수 있고, 이 경우에 하나의 상은 수성 상이다. 하나 이상의 추가의 상은 본원에서 기술된 바와 같은 유기 용매를 포함할 수 있다. 다양한 실시양태에서, 제1 및/또는 제2 액체 상은 수성 용액, 분산액 또는 유화액이다.
금속 산화물-함유 층의 합성을 위해 적합한 가능한 전구체는 다수의 성분 및 화합물 부류이다. 상기에서 기술된 바와 같이, 금속 산화물 전구체의 군은 원소 금속, 금속 염, 유기금속 화합물, 특히 금속 알콕시드 및 금속 옥소 알콕시드를 포함한다.
본 발명의 맥락에서 용어 "유기금속 화합물"은 하나 이상의 금속 및 하나 이상의 유기 화합물을 포함하고 금속 산화물로 전환될 수 있는 임의의 화합물을 포함한다. 제1 금속 산화물 층의 형성을 위한 유기금속 화합물은 인듐, 갈륨, 아연 및 주석으로 이루어진 군으로부터 선택되는 하나 이상의 금속을 포함한다. 제2 금속 산화물 층의 형성을 위한 유기금속 화합물은 리튬, 나트륨, 칼륨, 루비듐, 세슘, 베릴륨, 마그네슘, 칼슘, 스트론튬, 바륨, 갈륨, 아연, 주석, 하프늄, 규소, 알루미늄 및 티타늄으로 이루어진 군으로부터 선택되는 하나 이상의 금속을 포함한다.
유기금속 화합물의 하나 이상의 유기 화합물은, 전구체가 제1 및/또는 제2 금속 산화물 층을 형성하는 역할을 하는지 아닌지에 상관없이, 수소, 치환 또는 비치환 C1-50 알킬, 치환 또는 비치환 C2-50 알케닐, 치환 또는 비치환 C2-50 알키닐, 치환 또는 비치환 C1-50 알콕시, 치환 또는 비치환 C5-50 아릴, 치환 또는 비치환 C4-50 헤테로아릴, 치환 또는 비치환 C1-50 옥소알콕시, 치환 또는 비치환 C6-50 알킬아릴, 치환 또는 비치환 C6-50 아르알킬, 치환 또는 비치환 C5-50 알킬헤테로아릴, 치환 또는 비치환 C3-50 시클로알킬 및 치환 또는 비치환 C2-50 헤테로시클로알킬로 이루어진 군으로부터의 하나 이상의 라디칼을 포함할 수 있다. 치환의 경우에, 유기금속 화합물의 치환기는 C1-50 알킬, C2-50 알케닐, C2-50 알키닐, C1-50 알콕시, C5-50 아릴, C5-50 헤테로아릴, C1-50 옥소알콕시, C6-50 알킬아릴, C6-50 아르알킬, C4-50 알킬헤테로아릴, C3-50 시클로알킬 및 C2-50 헤테로시클로알킬로 이루어진 군으로부터 선택된다.
일부 실시양태에서, 유기금속 화합물은 F, Cl, Br 및 I로 이루어진 군으로부터 선택되는 하나 이상의 할로겐을 포함한다.
선행 기술에서 적합한 금속 산화물 전구체는 상세하게 기술되어 있고, 따라서 이들은 당업자에게 충분히 잘 공지되어 있다. 예를 들어, WO2010/094583 A1 및 WO2011/020792 A1에는 적합한 금속 산화물 전구체가 개시되어 있다. 이들 문헌의 개시내용은 본원에서 전문이 본 특허 출원의 개시내용에 포함된다. 보다 특히, 상기 두 문헌에는 금속 산화물 층의 제조를 위해 적합한 금속 알콕시드 및 금속 옥소 알콕시드 전구체 및 상기 층의 제조 방법이 개시되어 있다.
금속 알콕시드는 하나 이상의 금속 원자, 화학식 -OR (R은 유기 라디칼임)의 하나 이상의 알콕시 라디칼 및 임의로 하나 이상의 유기 라디칼 -R, 하나 이상의 할로겐 라디칼 및/또는 하나 이상의 -OH 또는 -OROH 라디칼로 이루어진 화합물을 의미하는 것으로 이해된다.
금속 알콕시드에 비해, 금속 옥소 알콕시드는 또한 하나 이상의 추가의 가교 산소 라디칼 (옥소 라디칼), 또는 하나 이상의 금속 원자에 직접 결합된 산소 라디칼을 갖는다.
다양한 실시양태에서, 금속 알콕시드 또는 금속 옥소 알콕시드는 하나 이상의 C1- 내지 C15-알콕시 또는 -옥시알킬알콕시 기, 보다 바람직하게는 하나 이상의 C1- 내지 C10-알콕시 또는 -옥시알킬알콕시 기를 갖는 알콕시드/옥소 알콕시드이다. 가장 바람직하게는, 금속 알콕시드 및 옥소 알콕시드는 화학식 M(OR)x (여기서 R은 C1- 내지 C15-알킬 또는 -알킬옥시알킬 기, 보다 더 바람직하게는 C1- 내지 C10-알킬 또는 -알킬옥시알킬 기임)로 나타내어진다. 이러한 화학식에서, x는 금속 (M)의 산화 상태에 상응하는 정수이다. 일부 실시양태에서, 금속 전구체 내의 금속의 산화 상태는, 금속이 이후에 제1 및/또는 제2 금속 산화물 층 내에 금속 산화물로서 존재할 때의 산화 상태에 상응한다. 금속 알콕시드 M(OCH3)x, M(OCH2CH3)x, M(OCH2CH2OCH3)x, M(OCH(CH3)2)x 또는 M(O(CH3)3)x가 특히 바람직하다. 보다 더 바람직하게는, M(OCH(CH3)2)x (금속 이소프로폭시드)가 사용된다. 상기 금속 산화물 전구체가 제1 금속 산화물 층을 형성하는 역할을 하는 경우에, M은 인듐, 갈륨, 아연 및 주석으로 이루어진 군으로부터 선택된다. 상기 금속 산화물 전구체가 제2 금속 산화물 층을 형성하는데 사용되는 경우에, M은 갈륨, 아연, 주석, 하프늄, 규소, 알루미늄, 티타늄, 알칼리 금속 및 알칼리 토금속으로 이루어진 군으로부터 선택된다.
다양한 실시양태에서, 제1 금속 산화물 층은 적어도 산화인듐을 포함하고, 하나 이상의 인듐 전구체, 특히 인듐 알콕시드 전구체 또는 인듐 옥소 알콕시드 전구체로부터 형성된다. 인듐 알콕시드 또는 인듐 옥소 알콕시드는 바람직하게는 인듐(III) 알콕시드/옥소 알콕시드이다. 더욱 바람직하게는, 인듐(III) 알콕시드/옥소 알콕시드는 하나 이상의 C1- 내지 C15-알콕시 또는 -옥시알킬알콕시 기, 보다 바람직하게는 하나 이상의 C1- 내지 C10-알콕시 또는 -옥시알킬알콕시 기를 갖는 알콕시드/옥소 알콕시드이다. 가장 바람직하게는, 인듐(III) 알콕시드/옥소 알콕시드는 화학식 In(OR)3 (여기서 R은 C1- 내지 C15-알킬 또는 -알킬옥시알킬 기, 보다 더 바람직하게는 C1- 내지 C10-알킬 또는 -알킬옥시알킬 기임)의 알콕시드이다. 이는 보다 바람직하게는 인듐(III) 알콕시드 또는 옥소 알콕시드 In(OCH3)3, In(OCH2CH3)3, In(OCH2CH2OCH3)3, In(OCH(CH3)2)3 또는 In(O(CH3)3)3이다. 보다 더 바람직하게는, In(OCH(CH3)2)3 (인듐 이소프로폭시드)가 사용된다.
인듐 알콕시드/옥소 알콕시드는, 제1 액체 상의 총 질량을 기준으로, 바람직하게는 1 내지 15 중량%, 보다 바람직하게는 2 내지 10 중량%, 가장 바람직하게는 2.5 내지 7.5 중량%의 비율로 존재한다.
순수 산화인듐, 산화갈륨, 산화주석 및/또는 산화아연 층의 제조를 위해, 본 발명에 따른 방법에서는, 인듐, 갈륨, 주석 및/또는 아연 전구체만이, 바람직하게는 옥소 알콕시드 및 알콕시드만이 사용된다.
일부 실시양태에서, 제1 및/또는 제2 액체 상은, 금속 산화물 뿐만 아니라 하전되지 않은 형태의 추가의 금속을 함유하는 금속 산화물 층을 형성하기 위해, 금속 산화물 전구체 뿐만 아니라, 0 산화 상태의 금속도 포함할 수 있다.
본 방법의 일부 실시양태에서, 제1 및/또는 제2 액체 상의 하나 이상의 금속 알콕시드 전구체는 금속 알콕시드 및/또는 금속 옥소 알콕시드 부류로부터 유래된다.
본 발명에 따른 본 방법은, 사용된 유일한 금속 산화물 전구체가 금속 알콕시드 또는 금속 옥소 알콕시드인 제1 및/또는 제2 금속 산화물 층의 제조에 있어서, 특히 우수한 결과를 제공한다.
특정 실시양태에서, 금속 산화물 전구체로서 화학식 MxOy(OR)z[O(R'O)cH]aXb[R"OH]d (여기서 제1 금속 산화물 층의 경우에 M은 In, Ga, Sn 및/또는 Zn이고, 제2 금속 산화물 층의 경우에 M은 Ga, Sn, Zn, Al, Ti, Li, Na, K, Rb, Cs, Be, Mg, Ca, Sr, Ba, Hf 및/또는 Si이고, x는 3 내지 25이고, y는 1 내지 10이고, z는 3 내지 50이고, a는 0 내지 25이고, b는 0 내지 20이고, c는 0 내지 1이고, d는 0 내지 25이고, R, R', R"은 유기 라디칼이고, X는 F, Cl, Br, I임)을 갖는 금속 옥소 알콕시드를 사용할 수 있다. 이러한 종류의 또 다른 실시양태에서, 제1 및/또는 제2 액체 상은 유기 용매, 특히 본질적으로 무수성인, 가장 바람직하게는 무수성인 유기 용매를 포함할 수 있다.
다양한 실시양태에서, 금속 산화물 전구체로서 화학식 MxOy(OR)z (여기서, 제1 금속 산화물 층의 경우에 M은 In, Ga, Sn 및/또는 Zn이고, 제2 금속 산화물 층의 경우에 M은 Ga, Sn, Zn, Al, Ti, Li, Na, K, Rb, Cs, Be, Mg, Ca, Sr, Ba, Hf 및/또는 Si이고, x는 3 내지 20이고, y는 1 내지 8이고, z는 1 내지 25이고, OR은 C1-C15-알콕시, -옥시알킬알콕시, -아릴옥시 또는 -옥시아릴알콕시 기임)을 갖는 금속 옥소 알콕시드를 사용할 수 있고, 화학식 MxOy(OR)z (여기서, 제1 금속 산화물 층의 경우에 M은 In, Ga, Sn 및/또는 Zn이고, 제2 금속 산화물 층의 경우에 M은 Ga, Sn, Zn, Al, Ti, Li, Na, K, Rb, Cs, Be, Mg, Ca, Sr, Ba, Hf 및/또는 Si이고, x는 3 내지 15이고, y는 1 내지 5이고, z는 10 내지 20이고, OR은 -OCH3, -OCH2CH3, -OCH2CH2OCH3, -OCH(CH3)2 또는 -O(CH3)3임)을 갖는 금속 옥소 알콕시드를 사용하는 것이 특히 바람직하다.
추가의 실시양태에서, 금속 산화물 전구체로서 화학식 [In5(μ5-O)(μ3-O iPr)4(μ2-O iPr)4(O iPr)5]을 갖는 금속 옥소 알콕시드를 사용할 수 있다. 이러한 금속 전구체는 특히 제1 금속 산화물 층의 형성을 위해 사용될 수 있다.
일부 실시양태에서, 금속 산화물 전구체로서 화학식 [Sn3O(O iBu)10(iBuOH)2] 및/또는 [Sn6O4(OR)4]을 갖는 금속 옥소 알콕시드를 사용할 수 있다. 이러한 금속 전구체는 제1 및/또는 제2 금속 산화물 층의 형성을 위해 사용될 수 있다.
또한 금속 염은 금속 산화물 층의 제조를 위한 금속 산화물 전구체의 역할을 할 수 있다.
일부 실시양태에서, 제1 액체 상은 인듐, 갈륨, 아연 및 주석으로 이루어진 군으로부터 선택되는 하나 이상의 금속의 할로겐화물, 질산염, 황산염, 인산염, 탄산염, 아세트산염 및 옥살산염으로 이루어진 군으로부터 임의로 선택되는 하나 이상의 금속 염을 포함한다. 추가의 실시양태에서, 제2 액체 상은 갈륨, 아연, 주석, 하프늄, 규소, 알루미늄, 티타늄, 알칼리 금속 및 알칼리 토금속으로 이루어진 군으로부터 선택되는 하나 이상의 금속의 할로겐화물, 질산염, 황산염, 인산염, 탄산염, 아세트산염 및 옥살산염으로 이루어진 군으로부터 임의로 선택되는 하나 이상의 금속 염을 포함한다. 상기 금속 염은, 예를 들어, 수성 상에서 사용될 수 있다. 특정한 금속 염-함유 상은 열 처리 및/또는 전자기 방사선, 특히 UV 방사선에 의해 금속 산화물 층을 형성하는데에 사용될 수 있다.
일부 경우에, 예를 들어 금속 할로겐화물의 경우에, 금속 염은 중간 단계를 통해 금속 산화물로 전환될 수 있다. 예를 들어, 금속 할로겐화물은 먼저 유기금속 화합물로 전환될 수 있고, 이어서 이것은 금속 산화물 층을 형성하기 위해 산화된다. 일부 실시양태에서, 이러한 목적을 위해 제1 및/또는 제2 액체 상은 하나 이상의 금속 염을 포함하고, 상기 제1 및/또는 제2 액체 상은 유기 용매를 포함한다. 이렇게 중간체로서 형성된 유기금속 화합물은 본원에서 기술된 금속 알콕시 및 금속 옥소 알콕시 화합물을 포함한다. 상기 방법은 선행 기술에서 잘 공지되어 있다. 예를 들어, 문헌 [Kim et al. (J. Am. Chem. Soc. (2008) 130: 12580-12581) and supplemental information]에는 인듐 염으로부터 산화인듐을 형성하는 것이 개시되어 있다. 예를 들어, 메톡시에탄올에 용해된 InCl3 및 염기 모노에탄올아민 (MEA)으로 이루어진 전구체 용액을 사용하여 제조한 성분이 기술되어 있다. 용액을 후-코팅한 후에, 400℃에서의 열 처리를 통해 상응하는 산화인듐 층을 형성한다.
일부 실시양태에서, 제1 및/또는 제2 액체 상의 하나 이상의 금속 산화물 전구체는 원소 금속이다. 여기서 원소 금속은 액체 상 내의 나노입자의 형태일 수 있고, 함산소 대기, 예를 들어 공기, 특히 순수 산소로써의 처리에 의해 금속 산화물로 전환될 수 있다. 일부 실시양태에서, 금속 산화물 층의 형성은 열 처리 및/또는 전자기 방사선, 특히 UV, IR 및/또는 VIS 방사선에 의해 촉진된다. 따라서, 일부 실시양태에서, 제1 액체 상은 인듐, 갈륨, 아연 및 주석으로 이루어진 군으로부터 선택되는 원소 금속의 부류로부터의 하나 이상의 금속 산화물 전구체를 포함한다. 일부 실시양태에서, 제2 액체 상은 갈륨, 아연, 주석, 하프늄, 규소, 알루미늄, 티타늄, 알칼리 금속 및 알칼리 토금속으로 이루어진 군으로부터 선택되는 원소 금속의 부류로부터의 하나 이상의 금속 산화물 전구체를 포함한다.
추가의 실시양태에서, 제1 및/또는 제2 금속 산화물 층을 제1 및/또는 제2 액체 상으로부터 형성하며, 이 경우에 제1 및/또는 제2 액체는 유기금속 화합물인 하나 이상의 금속 산화물 전구체를 포함한다. 제1 액체 상의 경우에, 하나 이상의 금속 산화물 화합물의 금속은 인듐, 갈륨, 아연 및/또는 주석으로 이루어진 군으로부터 선택된다. 제2 액체 상의 경우에, 하나 이상의 금속 산화물 화합물의 금속은 갈륨, 아연, 주석, 하프늄, 규소, 알루미늄, 티타늄, 알칼리 금속 및/또는 알칼리 토금속으로 이루어진 군으로부터 선택된다. 특정 실시양태에서, 이렇게 수득된 제1 및/또는 제2 액체 상을 열 처리 및/또는 전자기 방사선에 적용하여 제1 및/또는 제2 액체 상을 형성한다.
제1 및/또는 제2 금속 산화물 층의 형성을 또한 선행 기술에서 잘 공지된 졸-겔 방법을 통해 수행할 수 있다.
JP 06-136162 A (Fujimori Kogyo K.K.)에는 금속 알콕시드 용액, 특히 인듐 이소프로폭시드 용액을 금속 산화물 겔로 전환시키고, 기판에 적용하고, 건조시키고, 열 처리하고, 건조 및 열 처리 단계 이전에, 그 동안에 또는 이후에 용액에 UV 방사선을 조사하는, 용액으로부터 금속 산화물 필름을 기판 상에 제조하는 방법이 기술되어 있다.
JP 09-157855 A (Kansai Shin Gijutsu Kenkyusho K.K.)에는 또한 기판에 적용되고 UV 방사선을 통해 특정한 금속 산화물로 전환되는 금속 산화물 졸 중간체를 통해 금속 알콕시드 용액으로부터 금속 산화물 필름을 제조하는 것이 기술되어 있다. 그 결과물인 금속 산화물은 산화인듐일 수 있다.
CN 1280960 A에는 금속 알콕시드의 혼합물을 용매에 용해시키고, 가수분해시키고, 이어서 기판에 코팅하고, 후속적으로 건조 및 경화시키는, 졸-겔 방법을 통해 용액으로부터 인듐 주석 산화물 층을 제조하는 것이 기술되어 있다.
따라서, 본 발명의 일부 실시양태에서, 제1 및/또는 제2 액체 상은 하나 이상의 금속 알콕시드 및 물, 특히 상당량의 물 또는 본질적으로 물로 이루어진 액체 상을 포함할 수 있다. 졸-겔 방법에서, 제1 및/또는 제2 액체 상을 먼저 가수분해 및 후속 축합을 통해 겔로 전환시키고, 이어서 가열 및/또는 전자기 방사선을 통해 제1 및/또는 제2 금속 산화물 층을 형성한다.
일부 실시양태에서, 금속 산화물 전구체 및 수성 상을 적용 시 단지 서로 접촉시키거나 연속적으로 적용한다. 따라서, 본 발명의 제1 및/또는 제2 상을 먼저 지지체 상에서 제조하고 이와 동시에 적용할 수도 있다. 이는, 특히 졸-겔 방법의 경우에, 특히 얇고 균일한 층을 제조하기 위해, 유리할 수 있다. 이는 금속 산화물 층의 불균일성을 회피할 수 있고, 따라서 금속 산화물 층이 나쁜 층 파라미터를 갖는 것을 방지할 수 있다.
이러한 경우에, 불균일성이란 표면에서 Rms = 5 ㎚ 초과의 조도 (rms 조도 = 제곱평균제곱근 조도; 원자간력 현미경에 의해 측정됨)를 초래하는 개개의 도메인 내의 결정 형성을 의미하는 것으로 이해된다. 이러한 조도는 첫째로 산화인듐-함유 층의 층 성질에 나쁜 영향을 끼치며 (그 결과물은 특히 반도체 적용을 위해서는 너무 낮은 전하 캐리어 이동도임), 둘째로 성분의 제조를 위한 추가의 층의 적용에 나쁜 영향을 끼친다.
방법의 일부 실시양태에서, 제1 및/또는 제2 액체 상은 금속 산화물 입자 유형의 하나 이상의 금속 산화물을 포함한다. 금속 산화물 입자는 통상적으로 나노입자이다. 본원에서 사용되는 바와 같은 "나노입자"는 100 ㎚ 이하, 바람직하게는 1 내지 100 ㎚의 범위의 직경을 갖는 입자를 지칭한다. 본 방법에서의 사용을 위해, 상기 금속 산화물 입자는 통상적으로 인쇄 가능한 분산액 내에 존재한다. 이러한 성질을 개선하기 위해서, 액체 상은 추가로 분산제를 포함할 수 있다. 액체 상은 상기에서 기술된 방법, 즉 열 처리 및/또는 전자기 방사선에 의해 고체 상으로 전환될 수 있고, 따라서 금속 산화물 입자는 침착될 수 있다. 일부 실시양태에서, 인쇄 작업 후에, 금속 산화물 층은 소결 작업에 의해 반도체 층으로 전환된다.
추가의 측면에서, 본 발명은 본 발명의 방법에 의해 제조된 반도체 라미네이트에 관한 것이다.
본 발명은 또한 본 발명의 반도체 라미네이트를 포함하는 전자 부품을 포함한다.
또한 트랜지스터, 박막 트랜지스터, 다이오드, 태양 전지, 센서, RFID 태그 또는 시각 표시 장치의 TFT 배면 패널로 이루어진 군으로부터 선택되는, 본 발명의 반도체 라미네이트를 포함하는 전자 부품도 본 발명의 일부이다.
본 발명의 추가의 측면은 반도체 라미네이트를 제조하기 위한 본 발명에 따른 방법을 포함하는 전자 부품의 제조 방법이다.
또한 전자 부품의 제조에 있어서의 본 발명의 반도체 라미네이트의 용도도 본 발명의 범주에 속한다.
상기 전자 부품은 트랜지스터, 박막 트랜지스터, 다이오드, 태양 전지, 센서, RFID 태그 또는 시각 표시 장치의 TFT 배면 패널로 이루어진 군으로부터 임의로 선택된다.
실시양태
실시예 1: 반도체 라미네이트의 제조
약 15 ㎜의 가장자리 길이 및 약 200 ㎚의 두께의 산화규소 코팅 및 ITO/금의 핑거(finger) 구조를 갖는 도핑된 규소 기판을 사용하였다.
인듐 전구체로 이루어진 배합물 (1-메톡시-2-프로판올 중의 [In5(μ5-O)(μ3-OiPr)4(μ2-OiPr)4(OiPr)5]의 5 중량% 용액)을 스핀-코팅 (2000 rpm; 30 초)을 통해 산화규소 층에 적용하였다.
a. UV 가교 (10 분 동안 UV 처리), 이어서
b. 열 처리 (공기 중에서 350℃에서 1 시간)
를 사용하여, 전구체 층을 1 내지 20 ㎚ 층 두께의 층 두께를 갖는 In2O3 반도체 층 (제1 금속 산화물 층)으로 전환시켰다. 이어서, 유기 용매 중의 금속 산화물 전구체 또는 전구체 혼합물로 이루어진 추가의 배합물을 스핀-코팅을 사용하여 In2O3 반도체에 적용하였다.
c. UV 가교 (10분 동안 UV 처리), 이어서
d. 열 처리 (공기 중에서 350℃에서 1 시간)
를 사용하여, 전구체 층을 제2 금속 산화물 층으로 전환시켰다.
전하 캐리어 이동도 및 온셋 시프트(onset shift)를, 제1 In2O3 금속 산화물 층과 제2 금속 산화물 층 내의 다양한 금속 산화물/금속 산화물 조합의 다양한 조합에 대해 결정하였다. 낮은 온셋 시프트는 반도체의 높은 전기 안정성을 나타낸다.
온셋 시프트를 결정하는데 사용된 응력 파라미터는 UDS = 10 V 및 UGS = -20 V (음의 바이어스 응력 시험)였다. 대기 기체의 영향을 배제하기 위해, 안정성 측정을 불활성 조건 (N2)에서 수행하였다.
결과:
Figure 112014040979233-pct00003
상기 결과는, 제2 금속 산화물 층을 얇은 제1 반전도성 금속 산화물 층 상에 형성하면 전기 응력에 대해 안정화가 달성되면서도 그와 동시에 전하 캐리어 이동도가 감소되지 않음을 보여준다.
실시예 2: 비교 실시예 (금속 원자의 혼입)
비교 실시예를, 여기서는 제2 금속 산화물 층을 제1 금속 산화물 층 상에 형성하지 않는다는 것을 제외하고는 실시예 1에서와 같이 수행하였다. 그 대신에, 다양한 양의 아연 전구체를, 인듐 전구체를 함유하는 제1 액체 상에 첨가하였다. 단 하나의 금속 산화물 층을 갖는 반도체의 전하 캐리어 이동도를 연구하였다. 제1 액체 상 내의 적은 백분율의 아연 전구체라도 이미 전하 캐리어 이동도의 심각한 감소를 초래한다는 것이 발견되었다 (도 3 참조).

Claims (25)

  1. 제1 금속 산화물 층, 제2 금속 산화물 층 및 유전체 층을 포함하며, 상기 제1 금속 산화물 층이 제2 금속 산화물 층과 유전체 층 사이에 배열된 것인 반도체 라미네이트의 제조 방법으로서,
    산화인듐으로 이루어지며 20 ㎚ 이하의 층 두께를 갖는 제1 금속 산화물 층을 제1 액체 상으로부터 형성하는 것, 및
    ZnO, Ga2O3, HfO2, 규소 갈륨 산화물 및 규소 하프늄 산화물로 이루어진 군으로부터 선택된 하나 이상의 금속 산화물로 이루어진 제2 금속 산화물 층을 제2 액체 상으로부터 형성하는 것
    을 포함하며,
    상기 제1 액체 상은 산화인듐인 금속 산화물 또는 금속 산화물 전구체를 포함하고,
    상기 제2 액체 상은 하나 이상의 금속 산화물 또는 하나 이상의 금속 산화물 전구체를 포함하되, 상기 하나 이상의 금속 산화물이 ZnO, Ga2O3, HfO2, 규소 갈륨 산화물 및 규소 하프늄 산화물로 이루어진 군으로부터 선택되고,
    제1 액체 상의 금속 산화물 전구체 및 제2 액체 상의 하나 이상의 금속 산화물 전구체가 금속 알콕시드, 금속 옥소 알콕시드, 또는 금속 알콕시드 및 금속 옥소 알콕시드이며,
    제1, 제2, 또는 제1 및 제2 금속 산화물 층을 형성하는 것이 제1, 제2, 또는 제1 및 제2 액체 상을 열 처리하는 것을 추가로 포함하고, 또한
    제1, 제2, 또는 제1 및 제2 금속 산화물 층을 형성하는 것이, 제1, 제2, 또는 제1 및 제2 액체 상에 전자기 방사선을 조사하는 것을 포함하는 것인 방법.
  2. 제1항에 있어서, 제1 금속 산화물 층이 0.5 내지 20 ㎚의 층 두께를 갖는 것인 방법.
  3. 제1항 또는 제2항에 있어서, 제2 금속 산화물 층이 적어도 제1 금속 산화물 층의 층 두께를 갖는 것인 방법.
  4. 제1항 또는 제2항에 있어서, 제2 금속 산화물 층이 제1 금속 산화물 층 내에 존재하지 않는 하나 이상의 금속 산화물을 포함하는 것인 방법.
  5. 제1항 또는 제2항에 있어서, 제2 금속 산화물 층이 둘 이상의 금속 산화물을 포함하는 것인 방법.
  6. 삭제
  7. 삭제
  8. 제1항 또는 제2항에 있어서,
    제1 금속 산화물 층을 형성하는 것이
    제1 액체 상을 유전체 층에 적용하고,
    제1 액체 상의 금속 산화물 또는 금속 산화물 전구체를 유전체 층 상에 침착시켜 유전체 층 상에 제1 금속 산화물 층을 형성하는 것
    을 포함하고,
    제2 금속 산화물 층을 형성하는 것이
    제2 액체 상을 제1 금속 산화물 층에 적용하고,
    제2 액체 상의 하나 이상의 금속 산화물 또는 하나 이상의 금속 산화물 전구체를 제1 금속 산화물 층 상에 침착시켜 제1 금속 산화물 층 상에 제2 금속 산화물 층을 형성하는 것
    을 포함하는 것인 방법.
  9. 제1항 또는 제2항에 있어서,
    제2 금속 산화물 층을 형성하는 것이
    제2 액체 상을 기판 상에 적용하고,
    제2 액체 상의 하나 이상의 금속 산화물 또는 하나 이상의 금속 산화물 전구체를 기판 상에 침착시켜 제2 금속 산화물 층을 기판 상에 형성하는 것
    을 포함하고,
    제1 금속 산화물 층을 형성하는 것이
    제1 액체 상을 제2 금속 산화물 층에 적용하고,
    제1 액체 상의 금속 산화물 또는 금속 산화물 전구체를 제2 금속 산화물 층 상에 침착시켜 제2 금속 산화물 층 상에 제1 금속 산화물 층을 형성하고,
    유전체 층을 제1 금속 산화물 층에 형성하는 것
    을 포함하는 것인 방법.
  10. 제1항 또는 제2항에 있어서, 제1, 제2, 또는 제1 및 제2 액체 상을 인쇄 공정, 분무 공정, 회전 코팅 공정, 침지 공정 및 슬롯-다이 코팅으로 이루어진 군으로부터 선택되는 공정을 통해 적용하는 것인 방법.
  11. 삭제
  12. 제1항에 있어서, 제1, 제2, 또는 제1 및 제2 액체 상이 하나 이상의 유기 용매를 포함하는 것인 방법.
  13. 제12항에 있어서, 유기 용매가 최대 500 ppm의 물을 함유하는 것인 방법.
  14. 제1항 또는 제2항에 있어서,
    제1 액체 상이 금속 산화물 입자 유형의 금속 산화물을 포함하거나;
    제2 액체 상이 금속 산화물 입자 유형의 하나 이상의 금속 산화물을 포함하하거나; 또는
    제1 액체 상이 금속 산화물 입자 유형의 금속 산화물을 포함하고 제2 액체 상이 금속 산화물 입자 유형의 하나 이상의 금속 산화물을 포함하는 것
    인 방법.
  15. 제1항 또는 제2항에 있어서, 제1, 제2, 또는 제1 및 제2 액체 상이 수성 상을 포함하는 것인 방법.
  16. 제1항 또는 제2항에 있어서, 제1, 제2, 또는 제1 및 제2 금속 산화물 층을 형성하는 것이, 제1, 제2, 또는 제1 및 제2 액체 상의 열 처리 이전에, 이후에 또는 동안에, 제1, 제2, 또는 제1 및 제2 액체 상에 UV, IR, 또는 VIS 방사선을 조사하는 것인 방법.
  17. 제1항 또는 제2항에 있어서, 제1, 제2, 또는 제1 및 제2 금속 산화물 층을 함산소 대기, 또는 공기 중에서 형성하는 것인 방법.
  18. 제1항 또는 제2항에 있어서, 제1, 제2, 또는 제1 및 제2 금속 산화물 층을 100 내지 450℃, 또는 150 내지 350℃의 온도에서 열 처리하는 것인 방법.
  19. 제1항 또는 제2항에 있어서, 제1 금속 산화물 층이 0.5 내지 10 ㎚, 또는 2 내지 5 ㎚의 층 두께를 갖는 것인 방법.
  20. 제1항 또는 제2항에 있어서, 전자 부품을 제조하기 위한 방법.
  21. 제20항에 있어서, 상기 전자 부품이 트랜지스터, 박막 트랜지스터, 다이오드, 태양 전지, 센서, RFID 태그 또는 시각 표시 장치의 TFT 배면 패널인 방법.
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020147011596A 2011-10-07 2012-09-12 고성능 및 전기 안정성의 반전도성 금속 산화물 층의 제조 방법, 및 상기 방법에 따라 제조된 층 및 그의 용도 KR102060492B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011084145A DE102011084145A1 (de) 2011-10-07 2011-10-07 Verfahren zur Herstellung von hochperformanten und elektrisch stabilen, halbleitenden Metalloxidschichten, nach dem Verfahren hergestellte Schichten und deren Verwendung
DE102011084145.8 2011-10-07
PCT/EP2012/067804 WO2013050221A1 (de) 2011-10-07 2012-09-12 Verfahren zur herstellung von hochperformanten und elektrisch stabilen, halbleitenden metalloxidschichten, nach dem verfahren hergestellte schichten und deren verwendung

Publications (2)

Publication Number Publication Date
KR20140072148A KR20140072148A (ko) 2014-06-12
KR102060492B1 true KR102060492B1 (ko) 2020-02-11

Family

ID=46832402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147011596A KR102060492B1 (ko) 2011-10-07 2012-09-12 고성능 및 전기 안정성의 반전도성 금속 산화물 층의 제조 방법, 및 상기 방법에 따라 제조된 층 및 그의 용도

Country Status (10)

Country Link
US (1) US9059299B2 (ko)
EP (1) EP2748857B1 (ko)
JP (1) JP6192646B2 (ko)
KR (1) KR102060492B1 (ko)
CN (1) CN103959478B (ko)
DE (1) DE102011084145A1 (ko)
IN (1) IN2014CN03328A (ko)
RU (1) RU2601210C2 (ko)
TW (1) TWI555088B (ko)
WO (1) WO2013050221A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010031895A1 (de) 2010-07-21 2012-01-26 Evonik Degussa Gmbh Indiumoxoalkoxide für die Herstellung Indiumoxid-haltiger Schichten
DE102012209918A1 (de) 2012-06-13 2013-12-19 Evonik Industries Ag Verfahren zur Herstellung Indiumoxid-haltiger Schichten
DE102013212018A1 (de) 2013-06-25 2015-01-08 Evonik Industries Ag Metalloxid-Prekursoren, sie enthaltende Beschichtungszusammensetzungen, und ihre Verwendung
DE102013109451B9 (de) 2013-08-30 2017-07-13 Osram Oled Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
EP2874187B1 (en) 2013-11-15 2020-01-01 Evonik Operations GmbH Low contact resistance thin film transistor
DE102014202718A1 (de) 2014-02-14 2015-08-20 Evonik Degussa Gmbh Beschichtungszusammensetzung, Verfahren zu ihrer Herstellung und ihre Verwendung
US10892327B2 (en) 2015-09-14 2021-01-12 University College Cork Semi-metal rectifying junction
US9515158B1 (en) 2015-10-20 2016-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with insertion layer and method for manufacturing the same
DE102015121067B4 (de) * 2015-12-03 2018-10-18 Technische Universität Dresden Verfahren zur Reparaturvorbereitung von Faser-Kunststoff-Verbünden
GB2549951B (en) * 2016-05-03 2019-11-20 Metodiev Lavchiev Ventsislav Light emitting structures and systems on the basis of group-IV material(s) for the ultra violet and visible spectral range
KR101914835B1 (ko) * 2016-11-18 2018-11-02 아주대학교산학협력단 금속산화물 이종 접합 구조, 이의 제조방법 및 이를 포함하는 박막트랜지스터
CN108396312B (zh) * 2018-01-19 2020-04-17 东华大学 一种快速制备高平整度金属氧化物薄膜的方法
EP3774641A4 (en) * 2018-04-11 2021-05-12 The Regents of the University of California DEVICES AND METHODS FOR DETECTING / DISTINCTIONING COMPLEMENTARY AND MISMATCHED NUCLEIC ACIDS USING ULTRA-THIN-FILM FIELD TRANSISTORS
WO2020180322A1 (en) 2019-03-06 2020-09-10 Hewlett-Packard Development Company, L.P. Semiconductor materials

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021333A (ja) * 2008-07-10 2010-01-28 Fujifilm Corp 金属酸化物膜とその製造方法、及び半導体装置
JP2010258057A (ja) * 2009-04-22 2010-11-11 Konica Minolta Holdings Inc 金属酸化物半導体、その製造方法、及びそれを用いた薄膜トランジスタ

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06136162A (ja) 1992-10-21 1994-05-17 Fujimori Kogyo Kk 金属酸化物薄膜の形成方法
JPH09157855A (ja) 1995-12-06 1997-06-17 Kansai Shin Gijutsu Kenkyusho:Kk 金属酸化物薄膜の形成方法
CN1101352C (zh) 2000-07-15 2003-02-12 昆明理工大学 铟锡氧化物薄膜溶胶—凝胶制备方法
US7604839B2 (en) * 2000-07-31 2009-10-20 Los Alamos National Security, Llc Polymer-assisted deposition of films
US20060088962A1 (en) 2004-10-22 2006-04-27 Herman Gregory S Method of forming a solution processed transistor having a multilayer dielectric
JP4021435B2 (ja) * 2004-10-25 2007-12-12 ヒタチグローバルストレージテクノロジーズネザーランドビーブイ 垂直磁気記録媒体、その製造方法及び磁気記録再生装置
US7374984B2 (en) * 2004-10-29 2008-05-20 Randy Hoffman Method of forming a thin film component
RU2305346C2 (ru) * 2004-11-29 2007-08-27 Федеральное Государственное Унитарное Предприятие "Научно-исследовательский физико-химический институт им. Л.Я. Карпова" (НИФХИ им. Л.Я. Карпова) Тонкопленочный материал диэлектрика затвора с высокой диэлектрической проницаемостью и способ его получения (варианты)
JP2007073704A (ja) 2005-09-06 2007-03-22 Canon Inc 半導体薄膜
JP2007073074A (ja) * 2006-12-04 2007-03-22 Omron Corp 医療情報処理システムおよび医療情報処理方法、並びに、情報処理装置および情報処理方法
DE102007018431A1 (de) * 2007-04-19 2008-10-30 Evonik Degussa Gmbh Pyrogenes Zinkoxid enthaltender Verbund von Schichten und diesen Verbund aufweisender Feldeffekttransistor
JP5489445B2 (ja) * 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2010050165A (ja) * 2008-08-19 2010-03-04 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
DE102008058040A1 (de) 2008-11-18 2010-05-27 Evonik Degussa Gmbh Formulierungen enthaltend ein Gemisch von ZnO-Cubanen und sie einsetzendes Verfahren zur Herstellung halbleitender ZnO-Schichten
JP2010120270A (ja) * 2008-11-19 2010-06-03 Seiko Epson Corp 液体噴射ヘッド、液体噴射装置、アクチュエータ装置及び液体噴射ヘッドの製造方法
DE102009009338A1 (de) 2009-02-17 2010-08-26 Evonik Degussa Gmbh Indiumalkoxid-haltige Zusammensetzungen, Verfahren zu ihrer Herstellung und ihre Verwendung
DE102009009337A1 (de) 2009-02-17 2010-08-19 Evonik Degussa Gmbh Verfahren zur Herstellung halbleitender Indiumoxid-Schichten, nach dem Verfahren hergestellte Indiumoxid-Schichten und deren Verwendung
WO2010122274A1 (en) 2009-04-24 2010-10-28 Panasonic Corporation Oxide semiconductor
KR20100130850A (ko) * 2009-06-04 2010-12-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
DE102009028801B3 (de) 2009-08-21 2011-04-14 Evonik Degussa Gmbh Verfahren zur Herstellung Indiumoxid-haltiger Schichten, nach dem Verfahren herstellbare Indiumoxid-haltige Schicht und deren Verwendung
DE102009028802B3 (de) 2009-08-21 2011-03-24 Evonik Degussa Gmbh Verfahren zur Herstellung Metalloxid-haltiger Schichten, nach dem Verfahren herstellbare Metalloxid-haltige Schicht und deren Verwendung
JP5503667B2 (ja) * 2009-11-27 2014-05-28 株式会社日立製作所 電界効果トランジスタおよび電界効果トランジスタの製造方法
WO2011073044A1 (de) * 2009-12-18 2011-06-23 Basf Se Metalloxid-feldeffekttransistoren auf mechanisch flexiblem polymersubstrat mit aus lösung prozessierbarem dielektrikum bei niedrigen temperaturen
DE102009054997B3 (de) 2009-12-18 2011-06-01 Evonik Degussa Gmbh Verfahren zur Herstellung von Indiumoxid-haltigen Schichten, nach dem Verfahren hergestellte Indiumoxid-haltige Schichten und ihre Verwendung
KR20110106225A (ko) * 2010-03-22 2011-09-28 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 표시장치
KR101669953B1 (ko) * 2010-03-26 2016-11-09 삼성전자 주식회사 산화물 박막, 산화물 박막의 형성 방법 및 산화물 박막을 포함하는 전자 소자
DE102010031895A1 (de) 2010-07-21 2012-01-26 Evonik Degussa Gmbh Indiumoxoalkoxide für die Herstellung Indiumoxid-haltiger Schichten
DE102010031592A1 (de) 2010-07-21 2012-01-26 Evonik Degussa Gmbh Indiumoxoalkoxide für die Herstellung Indiumoxid-haltiger Schichten
DE102010043668B4 (de) 2010-11-10 2012-06-21 Evonik Degussa Gmbh Verfahren zur Herstellung von Indiumoxid-haltigen Schichten, nach dem Verfahren hergestellte Indiumoxid-haltige Schichten und ihre Verwendung
JP6150038B2 (ja) * 2013-03-13 2017-06-21 セイコーエプソン株式会社 液体噴射ヘッド、液体噴射装置、圧電素子、超音波トランスデューサー及び超音波デバイス

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021333A (ja) * 2008-07-10 2010-01-28 Fujifilm Corp 金属酸化物膜とその製造方法、及び半導体装置
JP2010258057A (ja) * 2009-04-22 2010-11-11 Konica Minolta Holdings Inc 金属酸化物半導体、その製造方法、及びそれを用いた薄膜トランジスタ

Also Published As

Publication number Publication date
TWI555088B (zh) 2016-10-21
RU2014118033A (ru) 2015-11-27
US9059299B2 (en) 2015-06-16
EP2748857B1 (de) 2018-06-13
WO2013050221A1 (de) 2013-04-11
EP2748857A1 (de) 2014-07-02
IN2014CN03328A (ko) 2015-07-03
RU2601210C2 (ru) 2016-10-27
DE102011084145A1 (de) 2013-04-11
CN103959478B (zh) 2016-10-26
KR20140072148A (ko) 2014-06-12
CN103959478A (zh) 2014-07-30
US20150053966A1 (en) 2015-02-26
JP6192646B2 (ja) 2017-09-06
TW201334070A (zh) 2013-08-16
JP2015501529A (ja) 2015-01-15

Similar Documents

Publication Publication Date Title
KR102060492B1 (ko) 고성능 및 전기 안정성의 반전도성 금속 산화물 층의 제조 방법, 및 상기 방법에 따라 제조된 층 및 그의 용도
KR101662862B1 (ko) 인듐 알콕시드를 함유하는 조성물, 그의 제조 방법 및 그의 용도
JP6141362B2 (ja) 半導体の酸化インジウム膜の製造法、該方法に従って製造された酸化インジウム膜及び該膜の使用
KR101719853B1 (ko) 산화인듐 함유 층의 제조 방법, 상기 방법에 의해 제조된 산화인듐 함유 층 및 그의 용도
JP5647900B2 (ja) 溶液処理型高移動度無機薄膜トランジスタ
JP5766191B2 (ja) 金属酸化物含有層の製造方法
JP5769709B2 (ja) 酸化インジウム含有層の製造方法
US10032923B2 (en) Metal oxide thin film, method for manufacturing the same, and solution for metal oxide thin film
KR102032168B1 (ko) 산화 인듐-함유 층 제조 방법
TW201235506A (en) Process for producing indium oxide-containing layers
JP2010147206A (ja) 薄膜トランジスタ、及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant