KR102059324B1 - Formation method of Cu film - Google Patents

Formation method of Cu film Download PDF

Info

Publication number
KR102059324B1
KR102059324B1 KR1020187017507A KR20187017507A KR102059324B1 KR 102059324 B1 KR102059324 B1 KR 102059324B1 KR 1020187017507 A KR1020187017507 A KR 1020187017507A KR 20187017507 A KR20187017507 A KR 20187017507A KR 102059324 B1 KR102059324 B1 KR 102059324B1
Authority
KR
South Korea
Prior art keywords
film
temperature
hydrogen
degas
treatment
Prior art date
Application number
KR1020187017507A
Other languages
Korean (ko)
Other versions
KR20180084963A (en
Inventor
마사미치 하라다
아키라 이가리
유타카 코카제
Original Assignee
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루박 filed Critical 가부시키가이샤 아루박
Publication of KR20180084963A publication Critical patent/KR20180084963A/en
Application granted granted Critical
Publication of KR102059324B1 publication Critical patent/KR102059324B1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Abstract

본 발명의 Cu막의 형성 방법은, 층간 절연막에 형성된 요부 내에 라이너 막을 개재하여 Cu막을 매립하여 형성하는 방법으로, 성막 후의 상기 라이너 막을 열처리하고, 상기 열처리를 실시한 후, 수소를 포함하는 가스의 분위기 하에서, 상기 라이너 막의 표면에 대하여 디가스 처리를 실시하고, 상기 디가스 처리를 실시한 후, 상기 열처리 된 상기 라이너 막 상에 Cu막을 형성하고, 상기 라이너 막은, Co막, Ni막, CoNi막으로부터 선택되는 하나이다.The method for forming a Cu film of the present invention is a method of embedding a Cu film through a liner film in a recess formed in an interlayer insulating film. The Cu film is subjected to a heat treatment of the liner film after film formation, and the heat treatment is performed. And degassing the surface of the liner film, and after the degassing, a Cu film is formed on the heat-treated liner film, and the liner film is selected from a Co film, a Ni film, and a CoNi film. One.

Description

Cu막의 형성 방법Formation method of Cu film

본 발명은, 라이너 막 상에 Cu막을 형성하는 방법에 관한 것이다. 보다 상세하게는, Cu배선 구조에서 라이너 막 상에 Cu막을 형성할 때에 이용되는 방법에 관한 것이다. 본 출원은 2016년 5월 16일에 일본에 출원된 특허출원 제2016－098032호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.The present invention relates to a method of forming a Cu film on a liner film. More specifically, the present invention relates to a method used for forming a Cu film on a liner film in a Cu wiring structure. This application claims priority based on Japanese Patent Application No. 2016-98032 for which it applied to Japan on May 16, 2016, and uses the content here.

반도체 디바이스에서는 Cu를 도전재료로 이용한 Cu배선 구조가 다용(多用)되고 있다. 이러한 Cu배선 구조에서는 층간 절연막(1)에 형성된 요부(凹部)(홀이나 트렌치 등)(1a) 내에, 드라이법이나 웨트법을 이용하여 Cu배선층(4)이 매립하여 형성된다. 층간 절연막(1)과 Cu배선층(4)과의 사이에는, 층간 절연막(1)으로의 Cu의 확산 방지를 목적으로 한 배리어층(Ta계나 Ti계)(2), 배리어층(2) 상에 형성되어 Cu배선층(4)의 기재(下地)가 되는 라이너 막(Co나 Ru)(3)이 설치된다(도15a). 이러한 라이너 막(3)은 PVD법이나 CVD법에 의해 형성된다.BACKGROUND OF THE INVENTION In a semiconductor device, a Cu wiring structure using Cu as a conductive material is widely used. In such a Cu wiring structure, a Cu wiring layer 4 is formed in a recess (hole or trench) 1a formed in the interlayer insulating film 1 by using a dry method or a wet method. Between the interlayer insulating film 1 and the Cu wiring layer 4, on the barrier layer (Ta-based or Ti-based) 2 and the barrier layer 2 for the purpose of preventing diffusion of Cu into the interlayer insulating film 1. A liner film (Co or Ru) 3 is formed to form a base of the Cu wiring layer 4 (FIG. 15A). This liner film 3 is formed by the PVD method or the CVD method.

라이너 막(3)으로서는, 반도체 디바이스의 속도와 기능이 개량됨에 따라, 모폴로지가 양호하고 배리어층(2)에 대한 밀착성이 우수하고, 한편, 라이너 막(3) 자체가 저저항인 부재가 요구되고 있다. 또한, 반도체 디바이스에는 저비용화가 요구되고 있고, 라이너 막(3)의 부재도 마찬가지이다. 이러한 관점에서, 라이너 막(3)으로서는 Co가 유망시 되고 있다(특허문헌 1).As the liner film 3, as the speed and the function of the semiconductor device are improved, a member having a good morphology and excellent adhesion to the barrier layer 2, while a liner film 3 itself has a low resistance is required. have. In addition, the cost reduction is required for the semiconductor device, and the members of the liner film 3 are also the same. From this viewpoint, Co is promising as the liner film 3 (patent document 1).

통상, 라이너 막(3)으로서 기능시키기 위하여, 예를 들면, CVD법에 의해 성막된 후의 Co막에 대해서는, Co막 내로부터 불순물(C, N, O 등)을 날려버리고, Co막의 저저항화를 도모하기 위하여 포스트 어닐 처리가 이루어진다(도15a：특허 문헌 2). 그 후, 냉각된 상태에 있는 Co막 상에, 예를 들면, PVD법에 의해 배선층(4)이 이루어지는 Cu막이 형성된다(도15b). 이어, 리플로우 처리함으로써, Cu막으로 내벽이 덮인 요부(4H)를 매설함과 동시에, 표면 평탄화를 도모할 수 있다. 그러나, 요부(4H)의 개구 지름이 좁아져서, 요부(4H)의 깊이가 깊어짐에 따라, 리플로우 된 Cu에 의해서 요부(4H) 내를 안정하게 충전하는 것이 어려워지는 경향이 있고, 요부(4H) 내에 우발적으로 보이드(공극)(4V)가 발생하는 우려가 있었다(도15c). 도16은 이러한 종래의 제조 플로차트(flow chart)의 일례를 나타내는 도이다.Usually, in order to function as the liner film 3, for example, the Co film after the film formation by the CVD method blows impurities (C, N, O, etc.) from the inside of the Co film to reduce the resistance of the Co film. In order to achieve this, a post annealing treatment is performed (Fig. 15A: Patent Document 2). Then, a Cu film in which the wiring layer 4 is formed by, for example, the PVD method is formed on the Co film in the cooled state (Fig. 15B). Subsequently, by reflowing, the recessed portion 4H whose inner wall is covered with the Cu film can be embedded and the surface can be planarized. However, as the opening diameter of the recessed portion 4H is narrowed and the depth of the recessed portion 4H is deepened, it is difficult to stably fill the recessed portion 4H with reflowed Cu, and the recessed portion 4H There was a possibility that voids (voids) (4V) would be generated accidentally in Fig. 9) (Fig. 15C). Fig. 16 is a diagram showing an example of such a conventional manufacturing flow chart.

Cu배선층(4)에 보이드(4V)가 내재되면, Cu배선층(4)을 흐르는 전류의 저해 요인이 되어 신호 전달이나 전력 공급이 불안정하게 되기 때문에, 보이드(4V)가 존재하지 않는 Cu배선층(4)을 안정하게 형성할 수 있는 제법의 개발이 기대되고 있었다.If the void 4V is inherent in the Cu wiring layer 4, the Cu wiring layer 4 in which the void 4V does not exist is present because the voids 4V are inhibited and signal transmission and power supply become unstable. The development of the manufacturing method that could form) was expected.

국제 공개 제2011/027835호 팜플렛International Publication No. 2011/027835 Brochure 일본국 특허 공개 제2012－023152호 공보Japanese Patent Laid-Open No. 2012-023152

본 발명은 이러한 종래의 실정에 비추어 이루어진 것으로서, 층간 절연막에 형성된 요부 내에 라이너 막을 개재시켜 Cu배선층을 매립하여 형성할 때에, Cu배선층 내의 보이드 발생을 억제하는 것이 가능한, Cu막의 형성 방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of such a conventional situation, and provides a method for forming a Cu film which can suppress the generation of voids in the Cu wiring layer when the Cu wiring layer is embedded by forming a liner film in a recess formed in the interlayer insulating film. The purpose.

상기 과제를 해결하기 위한 본 발명의 일 태양에 관한 Cu막의 형성 방법은, 층간 절연막에 형성된 요부 내에 라이너 막을 개재시켜 Cu막을 매립하여 형성하는 방법으로, 성막 후의 상기 라이너 막을 열처리 하고(포스트 어닐 공정), 상기 열처리를 실시한 후, 수소를 포함하는 가스의 분위기 하에서 상기 라이너 막의 표면에 대해서 디가스(Degas) 처리를 실시하고(개질 공정), 상기 디가스 처리를 실시한 후, 상기 열처리 된 상기 라이너 막 상에 Cu막을 형성하고(성막 공정), 상기 라이너 막은 Co막, Ni막, CoNi막으로부터 선택되는 하나이다.The method for forming a Cu film according to one aspect of the present invention for solving the above problems is a method of embedding a Cu film by interposing a liner film in a recess formed in an interlayer insulating film to heat-treat the liner film after film formation (post annealing step). After the heat treatment is performed, a degas treatment is performed on the surface of the liner film in an atmosphere of hydrogen containing gas (modification step), and after the digas treatment is performed, the heat treatment is performed on the liner film. A Cu film is formed in (film forming step), and the liner film is one selected from a Co film, a Ni film, and a CoNi film.

본 발명의 일 태양에 관한 Cu막의 형성 방법에 있어서는, 상기 디가스 처리는 수소환원에 의해 상기 Co막의 표면이 수소로 종단(終端,hydrogen termination)된 상태로 하여도 좋다.In the method for forming a Cu film according to one aspect of the present invention, the degas treatment may be such that the surface of the Co film is hydrogen terminated by hydrogen reduction.

본 발명의 일 태양에 관한 Cu막의 형성 방법에 있어서는, 상기 디가스 처리의 온도는 상기 열처리의 온도보다 낮아도 좋다.In the Cu film formation method which concerns on one aspect of this invention, the temperature of the said degas process may be lower than the temperature of the said heat processing.

본 발명의 일 태양에 관한 Cu막의 형성 방법에 있어서는, 상기 디가스 처리의 온도는 260℃ 이상 290℃ 이하여도 좋다.In the Cu film formation method which concerns on one aspect of this invention, the temperature of the said degas process may be 260 degreeC or more and 290 degrees C or less.

본 발명의 일 태양에 관한 Cu막의 형성 방법에 있어서는, 상기 열처리를 실시한 후, 상기 Co막을 대기에 노출시키고, 그 후, 상기 디가스 처리를 실시해도 좋다(폭로(暴露) 공정). 즉, 포스트 어닐 공정과 디가스 처리(개질 공정)의 사이에서, 상기 Co막을 대기에 노출시켜도 좋다.In the Cu film formation method which concerns on one aspect of this invention, after performing the said heat processing, the said Co film may be exposed to air | atmosphere, and the said degas process may be performed after that (exposure process). In other words, the Co film may be exposed to the atmosphere between the post annealing process and the degas treatment (modification process).

본 발명의 일 태양에 관한 Cu막의 형성 방법은, 층간 절연막에 형성된 요부 내에 Co막을 개재시켜 Cu막을 매립하여 형성하는 경우에, Co막의 포스트 어닐 공정과 Cu막의 성막 공정과의 사이에서 Co막의 표면에 대해 디가스 처리를 실시하는 개질 공정을 실시한다. 상기 디가스 처리는, 수소를 포함하는 가스의 분위기 하에서 수행된다.The method for forming a Cu film according to an aspect of the present invention is a method for forming a Cu film by embedding a Cu film in a recess formed in an interlayer insulating film. The Cu film is formed on the surface of the Co film between the post annealing step of the Co film and the film forming step of the Cu film. A reforming step of carrying out the degas treatment is performed. The degas treatment is performed under an atmosphere of a gas containing hydrogen.

이 디가스 처리에 의하면, H2 환원에 의해 Co막의 표면으로부터 OH기나 산소가 제거되어 Co막의 표면은 거의 수소로 종단(수소가 흡착)된 상태가 된다. 이와 같이 Co막의 표면을 수소로 종단(수소가 흡착) 시킴으로써, 그 위에 퇴적되는 Cu막의 젖음각θ이 작아진다고 생각할 수 있다. 그 결과, Cu막을 리플로우함으로써, 층간 절연막에 형성된 요부 내에, Co막을 개재시켜 Cu막을 매립하여 형성하는 것이 가능해졌다.According to this degas treatment, OH groups and oxygen are removed from the surface of the Co film by H 2 reduction, and the surface of the Co film is almost terminated with hydrogen (adsorption of hydrogen). By terminating the surface of the Co film with hydrogen in this manner (hydrogen adsorption), it is considered that the wetting angle θ of the Cu film deposited thereon is reduced. As a result, by reflowing the Cu film, the Cu film can be embedded in the recess formed in the interlayer insulating film via the Co film.

그러므로, 본 발명의 일 태양는, 매립 형성시의 과제인 Cu배선층 내의 보이드 발생을 억제하는 것이 가능한 Cu막의 형성 방법 제공에 공헌한다.Therefore, one aspect of the present invention contributes to providing a method for forming a Cu film which can suppress the generation of voids in a Cu wiring layer, which is a problem at the time of embedding formation.

도1a는 본 발명의 일 실시형태에 관한 Cu막 형성 방법의 일례를 나타내는 모식 단면도이다.
도1b는 본 발명의 일 실시형태에 관한 Cu막 형성 방법의 일례를 나타내는 모식 단면도이다.
도1c는 본 발명의 일 실시형태에 관한 Cu막 형성 방법의 일례를 나타내는 모식 단면도이다.
도1d는 본 발명의 일 실시형태에 관한 Cu막 형성 방법의 일례를 나타내는 모식 단면도이다.
도2a는 본 발명의 일 실시형태에 관한 Cu막 형성 방법의 다른 일례를 나타내는 모식 단면도이다.
도2b는 본 발명의 일 실시형태에 관한 Cu막 형성 방법의 다른 일례를 나타내는 모식 단면도이다.
도2c는 본 발명의 일 실시형태에 관한 Cu막 형성 방법의 다른 일례를 나타내는 모식 단면도이다.
도2d는 본 발명의 일 실시형태에 관한 Cu막 형성 방법의 다른 일례를 나타내는 모식 단면도이다.
도3a는 수소(H2) 디가스 효과와 처리 온도와의 관계를 설명하는 도로서, 디가스 처리 전 상태를 나타내는 도이다.
도3b는 수소(H2) 디가스 효과와 처리 온도와의 관계를 설명하는 도로서, 디가스 처리 중 상태를 나타내는 도이다.
도4a는 수소(H2) 디가스 효과와 처리 온도와의 관계를 설명하는 도로서, 저온 처리 후 상태를 나타내는 도이다.
도4b는 수소(H2) 디가스 효과와 처리 온도와의 관계를 설명하는 도로서, 중온 처리 처리 후 상태를 나타내는 도이다.
도4c는 수소(H2) 디가스 효과와 처리 온도와의 관계를 설명하는 도로서, 고온 처리 후 상태를 나타내는 도이다.
도5는 Cu막 표면의 수소 종단(수소 흡착)과 젖음각과의 관계를 설명하는 도이다.
도6은 본 발명의 일 실시형태가 적용되는 Cu배선막 형성 프로세스의 일례를 나타내는 플로차트이다.
도7은 본 발명의 일 실시형태에 관한 제조 장치의 일례를 나타내는 도이다.
도8은 포스트 어닐 온도와 Filling 성공율 및 비저항과의 관계를 나타내는 그래프이다.
도9는 포스트 어닐 온도와 Co막 중의 불순물 농도(O, C, N)와의 관계를 나타내는 그래프이다.
도10은 디가스 조건(분위기 가스)과 Filling 성공율과의 관계를 나타내는 그래프이다.
도11은 디가스 조건(진공 배기, He분위기)과 Filling 성공율과의 관계를 나타내는 그래프이다.
도12는 디가스 조건(H2 분압)과 Filling 성공율과의 관계를 나타내는 그래프이다.
도13은 디가스 조건(온도)과 Filling 성공율과의 관계를 나타내는 그래프이다.
도14는 개선 전후에 있어서의 포스트 어닐 온도와 Filling 성공율 및 비저항과의 관계를 나타내는 그래프이다.
도15a는 종래의 Cu막의 형성 방법의 일례를 나타내는 모식 단면도이다.
도15b는 종래의 Cu막의 형성 방법의 일례를 나타내는 모식 단면도이다.
도15c는 종래의 Cu막의 형성 방법의 일례를 나타내는 모식 단면도이다.
도16는 종래의 제조 플로차트의 일례를 나타내는 도이다.1A is a schematic cross-sectional view showing an example of a Cu film forming method according to an embodiment of the present invention.
1B is a schematic sectional view showing an example of a Cu film forming method according to an embodiment of the present invention.
1C is a schematic cross-sectional view showing an example of a Cu film forming method according to an embodiment of the present invention.
1D is a schematic cross-sectional view showing an example of a Cu film forming method according to an embodiment of the present invention.
2A is a schematic sectional view showing another example of the Cu film forming method according to the embodiment of the present invention.
2B is a schematic sectional view showing another example of the Cu film forming method according to the embodiment of the present invention.
2C is a schematic sectional view showing another example of the Cu film forming method according to the embodiment of the present invention.
2D is a schematic sectional view showing another example of the Cu film forming method according to the embodiment of the present invention.
FIG. 3A is a diagram illustrating a relationship between the hydrogen (H 2 ) digas effect and the treatment temperature, and illustrates a state before the degas treatment. FIG.
FIG. 3B is a diagram illustrating a relationship between the hydrogen (H 2 ) digas effect and the treatment temperature, and illustrates a state during the degas treatment. FIG.
FIG. 4A is a diagram illustrating a relationship between the hydrogen (H 2 ) digas effect and the treatment temperature, showing a state after low temperature treatment. FIG.
FIG. 4B is a diagram illustrating a relationship between the hydrogen (H 2 ) digas effect and the treatment temperature, and illustrates a state after the middle temperature treatment treatment. FIG.
4C is a diagram for explaining the relationship between the hydrogen (H 2 ) digas effect and the treatment temperature, showing a state after the high temperature treatment.
5 is a diagram illustrating a relationship between hydrogen termination (hydrogen adsorption) and the wet angle on the surface of a Cu film.
6 is a flowchart showing an example of a Cu wiring film formation process to which an embodiment of the present invention is applied.
7 is a diagram illustrating an example of a manufacturing apparatus according to an embodiment of the present invention.
8 is a graph showing the relationship between post annealing temperature, filling success rate and specific resistance.
9 is a graph showing the relationship between the post annealing temperature and the impurity concentrations (O, C, N) in the Co film.
Fig. 10 is a graph showing the relationship between the degas condition (atmosphere gas) and the filling success rate.
Fig. 11 is a graph showing the relationship between the degas conditions (vacuum exhaust, He atmosphere) and the filling success rate.
12 is a graph showing the relationship between the degas condition (H 2 partial pressure) and the filling success rate.
Fig. 13 is a graph showing the relationship between the degas condition (temperature) and the filling success rate.
Fig. 14 is a graph showing the relationship between post annealing temperature, filling success rate and specific resistance before and after improvement.
15A is a schematic sectional view showing an example of a conventional method for forming a Cu film.
15B is a schematic sectional view showing an example of a conventional method for forming a Cu film.
15C is a schematic sectional view showing an example of a conventional method for forming a Cu film.
Fig. 16 is a diagram showing an example of a conventional manufacturing flowchart.

이하에서는, 본 발명의 일 실시형태에 관한 Cu막의 형성 방법에 대하여, 도를 기초로 설명한다. 여기서는, 라이너 막이 Co막으로 이루어지는 경우에 대하여 상술한다.Hereinafter, the formation method of the Cu film which concerns on one Embodiment of this invention is demonstrated based on drawing. Here, the case where a liner film consists of a Co film is explained in full detail.

도1a ~ 도1d는, 본 발명의 일 실시형태에 관한 Cu막 형성 방법의 일례를 나타내는 모식 단면도이다. 본 발명의 일 실시형태에 관한 Cu막의 형성 방법은, 도1a ~ 도1d에 나타난 것처럼, 층간 절연막(1)에 형성된 요부(홀이나 트렌치 등)(1a) 내에, Co막(3)을 개재하여 Cu배선층(4)(Cu막)을 매립하여 형성하는 방법으로 호적하게 이용된다. 이하에 상술하는 Cu막의 형성 방법은, 도1a ~ 도1d에 비하여 Cu배선층이 충분히 두꺼운 경우(도2a ~ 도2d)에도 적용 가능하다.1A to 1D are schematic cross-sectional views showing an example of a Cu film forming method according to an embodiment of the present invention. In the method for forming a Cu film according to one embodiment of the present invention, as shown in Figs. 1A to 1D, a Co film 3 is formed in a recess (hole or trench, etc.) 1a formed in the interlayer insulating film 1. It is suitably used by the method of embedding and forming Cu wiring layer 4 (Cu film). The method of forming a Cu film described below can be applied to the case where the Cu wiring layer is sufficiently thick (Figs. 2A to 2D) as compared with Figs. 1A to 1D.

이 방법은, 예를 들면, 도6의 플로차트에 나타내는 Cu배선막 형성 프로세스를 구성하는 부분적인 공정으로서 이용된다. 도6의 플로차트에 나타내는 일련의 공정에 대해서는, 도7에 나타내는 제조 장치와 함께 후술한다.This method is used as a partial process constituting the Cu wiring film forming process shown in the flowchart of FIG. 6, for example. The series of steps shown in the flowchart of FIG. 6 will be described later together with the manufacturing apparatus shown in FIG. 7.

본 발명의 일 실시형태에 관한 Cu막의 형성 방법에서는, 층간 절연막(1)과 Cu배선층(4)과의 사이에는, 층간 절연막(1)으로 Cu의 확산 방지를 목적으로 한 배리어층(Ta나 Ti계)(2), 배리어층(2) 상에 형성되어 Cu배선층(4)의 기재가 되는 라이너 막(Co)(3)이 설치된다.In the Cu film formation method which concerns on one Embodiment of this invention, between the interlayer insulation film 1 and the Cu wiring layer 4, the barrier layer (Ta or Ti) aimed at preventing the diffusion of Cu with the interlayer insulation film 1 is carried out. System) 2 and a liner film (Co) 3 formed on the barrier layer 2 and serving as a base material of the Cu wiring layer 4 are provided.

본 발명의 일 실시형태는, 특히, 성막 후의 Co막(3)에 대하여 열처리 하는 포스트 어닐 공정(S6)과 이 포스트 어닐 공정(S6)을 거친 Co막(3) 상에 Cu배선층(4)을 형성하는 성막 공정(S10)을 포함하고, 포스트 어닐 공정(S6)과 Cu배선층(4)을 형성하는 성막 공정(S10)과의 사이에서, Co막(3)의 표면에 대하여 디가스 처리를 실시하는 개질 공정(S8)을 가진다.In one embodiment of the present invention, a Cu wiring layer 4 is formed on a Co film 3 that has undergone a post annealing step (S6) and a post annealing step (S6). Degas processing is performed to the surface of the Co film 3 between the post-annealing process S6 and the film-forming process S10 which forms the Cu wiring layer 4 including the film-forming process S10 to form. It has a reforming process (S8).

포스트 어닐 공정(S6)은 성막 후의 Co막(3)의 표면 또는 내부로부터 불순물(탄소(C), 질소(N), 산소(O) 등)을 열적으로 Co막(3)의 외부로 날려 버리고, Co막(3)의 저저항화를 도모하는 공정이다. 포스트 어닐 공정(S6)의 대표적인 조건으로는, 프로세스 온도가 260℃ ~ 380℃, 프로세스 가스가 NH3와 H2의 혼합가스, 프로세스 압력이 390Pa, 프로세스 시간이 120sec를 들 수 있다.The post annealing step S6 thermally blows impurities (carbon (C), nitrogen (N), oxygen (O), etc.) from the surface or the inside of the Co film 3 after film formation to the outside of the Co film 3). This is a step of reducing the resistance of the Co film 3. Representative conditions of the post annealing step (S6) include a process temperature of 260 ° C to 380 ° C, a process gas of mixed gas of NH 3 and H 2 , a process pressure of 390 Pa, and a process time of 120 sec.

본 발명의 일 실시형태에서는, 포스트 어닐 공정(S6)을 거친 Co막(3)에 대하여, 개질 공정(S8)의 디가스 처리가 수행된다. 한편, 포스트 어닐 공정(S6)과 개질 공정(S8)과의 사이에서는, 필요에 따라 냉각 공정의 일례로서, 예를 들면, 에어 브레이크(대기 폭로)를 실시해도 좋다. 상세한 사항에 대하여는 후술한다.In one embodiment of the present invention, the degas treatment of the reforming step S8 is performed on the Co film 3 that has undergone the post annealing step S6. On the other hand, between the post annealing process S6 and the reforming process S8, you may implement an air brake (air exposure) as an example of a cooling process as needed. Details will be described later.

이 디가스 처리를 실시함으로써, H2 환원에 의해 Co막의 표면으로부터 OH기나 산소가 제거되고, Co막의 표면은 거의 수소로 종단(수소가 흡착)된 상태가 된다. 그러므로, 본 발명의 일 실시형태에서는, 디가스 처리를 「H2 흡착처리」라고도 부른다.By performing this degas treatment, OH groups and oxygen are removed from the surface of the Co film by H 2 reduction, and the surface of the Co film is almost terminated with hydrogen (adsorbed by hydrogen). Therefore, in one embodiment of the present invention, the degas treatment is also referred to as "H 2 adsorption treatment".

H2 흡착처리의 대표적인 조건으로는, 프로세스 온도가 RT(실온) ~ 300℃, 프로세스 가스가 수소(H)를 포함하는 가스, 프로세스 압력이 10Pa에서 1000Pa, 프로세스 시간이 120sec를 들 수 있다. 여기서, 「수소(H)를 포함하는 가스」란, 수소가스만으로 구성되는 가스로 한정되지 않는다. 여기에 대신하여, 예를 들면, 불활성 가스(예를 들면, He가스)와 수소가스를 포함하는 혼합가스나, 리모트 플라즈마 법 또는 CAT법 등에 의해 생성된 수소 라디칼을 이용해도 좋다.Representative conditions of the H 2 adsorption treatment include a process temperature ranging from RT (room temperature) to 300 ° C., a process gas containing hydrogen (H), a process pressure of 10 Pa to 1000 Pa, and a process time of 120 sec. Here, "gas containing hydrogen (H)" is not limited to the gas comprised only with hydrogen gas. In place of this, for example, a mixed gas containing an inert gas (for example, He gas) and hydrogen gas, or a hydrogen radical generated by a remote plasma method or CAT method or the like may be used.

도1b는 디가스 처리에 의해서, H2 환원에 의해 Co막 표면으로부터 OH기나 산소가 제거되어 Co막의 표면은 거의 수소로 종단(수소가 흡착)된 상태를 나타내고 있다. Co막(3) 표면에 나타낸 「탈색의 ○표」가 흡착된 수소를 나타내고 있다. 이 디가스 처리 전 상태, 처리 중 상태, 처리 후 상태에 대해서는, 도3a, 도3b, 및 도4a ~ 도4c에 각각 상세하게 나타냈다.Fig. 1B shows a state in which OH groups and oxygen are removed from the surface of the Co film by H 2 reduction by digas treatment, and the surface of the Co film is almost terminated with hydrogen (adsorption of hydrogen). Hydrogen adsorbed by the "discolored ○ mark" shown on the surface of the Co film 3 is shown. This degas processing state, the state in process, and the state after process are shown in detail in FIG. 3A, FIG. 3B, and FIG. 4A-4C, respectively.

도3a 및 도3b는 수소(H2) 디가스 효과와 처리 온도와의 관계를 설명하는 도이고, 도3a가 디가스 처리 전 상태를 나타내고, 도3b가 디가스 처리 중 상태를 나타내고 있다. 도4a ~ 도4c는, 수소(H2) 디가스 효과와 처리 온도와의 관계를 설명하는 도이고, 도4a가 저온 처리 후 상태, 도4b가 중온 처리 후 상태, 도4c가 고온 처리 후 상태를 나타내고 있다.3A and 3B are diagrams for explaining the relationship between the hydrogen (H 2 ) digas effect and the treatment temperature, and FIG. 3A shows the state before the degas treatment, and FIG. 3B shows the state during the degas treatment. 4A to 4C are diagrams illustrating the relationship between the hydrogen (H 2 ) degas effect and the treatment temperature, and FIG. 4A is a state after low temperature treatment, FIG. 4B is a state after mid-temperature treatment, and FIG. 4C is a state after high temperature treatment. Indicates.

도3a에 나타내는 바와 같이, 디가스 처리 전 Co막(3)의 표면은, 산소나 OH기에 의해 덮인 상태로 있는 것을 나타내고 있다. 도3b는, 도3a에 나타낸 Co막(3)의 표면에 대하여, 수소(H2)를 포함하는 가스를 이용하여 디가스 처리를 실시하고 있는 가장 중간의 상태를 나타낸다. Co막(3)의 표면을 덮고 있던 산소나 OH기는 수소(H2)에 의해서 물(H2O)이 되어, Co막(3)의 표면으로부터 이탈한다.As shown in FIG. 3A, the surface of the Co film 3 before the degas treatment is shown to be covered with oxygen or an OH group. FIG. 3B shows the most intermediate state where the degas treatment is performed on the surface of the Co film 3 shown in FIG. 3A by using a gas containing hydrogen (H 2 ). Oxygen and OH groups covering the surface of the Co film 3 become water (H 2 O) by hydrogen (H 2 ), and are separated from the surface of the Co film 3.

즉, 상술한 디가스 처리에 의하면, 도4a ~ 도4c에 나타나는 바와 같이, H2 환원에 의해 Co막의 표면으로부터 OH기나 산소가 제거되어, Co막의 표면은 거의 수소로 종단(수소가 흡착)된 상태가 되도록 할 수 있다. 다만, 디가스 처리의 온도 조건에 의해서, 이 디가스 처리의 작용·효과는 변화한다. 이하에서, 디가스 처리의 온도 조건마다 상술한다.That is, according to the above-described degas treatment, as shown in Figs. 4A to 4C, OH groups and oxygen are removed from the surface of the Co film by H 2 reduction, and the surface of the Co film is almost terminated with hydrogen (adsorption of hydrogen). Can be in a state. However, the action and effect of this gas treatment change with the temperature conditions of the gas treatment. In the following, the temperature conditions of the degas treatment are described in detail.

도4a는, 저온 처리(200℃ 이상 260℃ 미만)의 경우를 나타내고 있다. 이 경우에는, 수소(H2) 환원은 생기고 있지만, 수소(H2) 환원이 불충분한 상황에 있다. 이로 인해, Co막의 표면에는, 제거되지 않는 OH기나 산소가 잔존한 상태로 있다.4A illustrates the case of low temperature treatment (200 ° C. or more and less than 260 ° C.). In this case, although hydrogen (H 2 ) reduction occurs, hydrogen (H 2 ) reduction is in an insufficient situation. For this reason, the OH group and oxygen which are not removed remain in the surface of Co film.

도4b는, 중온 처리(260℃ 이상 290℃ 미만)의 경우를 나타내고 있다. 이 경우에는, Co막의 표면에는 OH기나 산소가 대부분 잔존하지 않고, Co막의 표면은 거의 전역에 걸쳐 수소(H2) 환원된 상태가 된다. 이로 인해, 수소 종단의 밀도가 극대를 나타낸다. 4B has shown the case of medium temperature processing (260 degreeC or more and less than 290 degreeC). In this case, most of the OH group and oxygen do not remain on the surface of the Co film, and the surface of the Co film is in a state in which hydrogen (H 2 ) is reduced almost throughout. For this reason, the density of a hydrogen terminal shows the maximum.

도4c는, 고온 처리(320℃ 이상)의 경우를 나타내고 있다. 이 경우에는, Co막의 표면에는 OH기나 산소가 전혀 잔존하지 않는다. Co막의 표면은 수소(H2) 환원 된 상태가 되지만, 수소(H2) 이탈도 시작되어, 수소 종단의 밀도가 감소한다.4C shows a case of high temperature treatment (320 ° C. or higher). In this case, no OH group or oxygen remains on the surface of the Co film. The surface of the Co film is in a hydrogen (H 2 ) reduced state, but hydrogen (H 2 ) detachment also begins, and the density of the hydrogen termination decreases.

도5는, Cu막 표면의 수소 종단(수소 흡착)과 젖음각과의 관계를 설명하는 도이다. 도5에서, 부호 2는 TaN막, 부호 3은 Co막, 부호 4는 리플로우된 Cu이다.5 is a diagram for explaining the relationship between the hydrogen termination (hydrogen adsorption) and the wetting angle on the surface of the Cu film. In Fig. 5, 2 is a TaN film, 3 is a Co film, and 4 is a reflowed Cu.

상술한 중온 처리(260℃ 이상 290℃ 미만)의 경우(도4b)는, Co막 표면이 수소로 종단(수소가 흡착)된다. 이로 인하여, Co막 표면 상에 형성되어 열적으로 용융된 상태로 된 Cu막은 Co막 표면에 대한 젖음각θ가 작아진다고 생각할 수 있다.In the case of the above-mentioned medium temperature treatment (260 degreeC or more and less than 290 degreeC) (FIG. 4B), the Co film surface is terminated with hydrogen (hydrogen adsorb | suck). For this reason, it is thought that the Cu film | membrane formed on the surface of a Co film and thermally melted becomes small in the wet angle (theta) with respect to the surface of a Co film.

이것은, 다음의 Young식에 의해서 표시된다. 여기서, YS는 Co막의 표면장력, YL는 Cu막의 표면장력, YLS는 Cu막과 Co막의 계면의 표면장력이다.This is represented by the following Young equation. Here, Y S is the surface tension of the Co film, Y L is the surface tension of the Cu film, and Y LS is the surface tension of the interface between the Cu film and the Co film.

[수 1][1]

Figure 112018060539657-pct00001
Figure 112018060539657-pct00001

이 식으로부터, 젖음각θ를 작게 하기 위해서는 YL를 작게 하거나, (YS－YLS)를 크게 하는 것임을 알 수 있다. Cu막의 표면장력 YL는 온도에 의해서 정해지고, Co막의 표면 상태와는 무관계하므로, Co 표면의 수소 종단에 의해서 변화는 일어나지 않는다.From this equation, it can be seen that Y L is decreased or (Y S -Y LS ) is increased in order to reduce the wet angle θ. Since the surface tension Y L of the Cu film is determined by the temperature and has no relation to the surface state of the Co film, no change occurs due to the hydrogen termination of the Co surface.

한편, YS, YLS는 함께 Co 표면 상태가 영향을 주는 물리량이므로, Co 표면의 수소 종단의 영향을 받는 것은 용이하게 추측할 수 있다. 따라서, 젖음각θ가 작아지는 것은 (YS－YLS)가 커지고 있기 때문이라고 생각할 수 있다.On the other hand, since Y S and Y LS are physical quantities that the Co surface state affects together, it can be easily estimated to be influenced by the hydrogen termination of the Co surface. Therefore, it can be considered that the wetting angle θ decreases because (Y S -Y LS ) increases.

이와 같이 Co막의 표면이 수소로 종단(수소가 흡착)되는 것에 의해, 그 위에 퇴적되는 Cu막의 젖음각θ가 작아진다고 생각할 수 있다. 그 결과, Cu막을 리플로우함으로써, 층간 절연막에 형성된 요부 4H(도 1c, 도 2c) 내에 Co막을 개재하여 Cu막을 매립하여 형성하는 것이 가능해졌다고 본 발명자들은 생각하고 있다. 도1a ~ 도1d, 도2a ~ 도2d에서, 부호4C는, 리플로우 후에 Cu가 매립된 부위를 나타낸다. 부호4A는, 리플로우 전의 Cu막이다. 도4b는, 리플로우 후의 Cu막이다.As described above, the surface of the Co film is terminated by hydrogen (hydrogen is adsorbed), and it is considered that the wetting angle θ of the Cu film deposited thereon is reduced. As a result, the inventors believe that by reflowing the Cu film, the Cu film can be embedded in the recessed portion 4H (FIGS. 1C and 2C) formed in the interlayer insulating film via the Co film. 1A to 1D and 2A to 2D, reference numeral 4C denotes a portion where Cu is embedded after reflow. Reference numeral 4A denotes a Cu film before reflow. 4B is a Cu film after reflow.

그러므로, 본 발명의 일 실시형태는, 매립 형성시의 과제인, Cu 배선층 내에 서의 보이드의 발생을 억제하는 것이 가능한 Cu막의 형성 방법의 제공에 공헌한다.Therefore, one embodiment of the present invention contributes to the provision of a method for forming a Cu film which can suppress the generation of voids in the Cu wiring layer, which is a problem at the time of embedding formation.

도6은 본 발명이 적용되는 Cu 배선막 형성 프로세스의 일례를 나타내는 플로차트이다. 도7은 본 발명의 일 실시형태에 관한 제조 장치의 일례를 나타내는 도이다. 이 제조 장치는, 도6의 Cu 배선막 형성 프로세스를 실시하는 것이 가능한 구성으로 되어 있다. 6 is a flowchart showing an example of a Cu wiring film forming process to which the present invention is applied. 7 is a diagram illustrating an example of a manufacturing apparatus according to an embodiment of the present invention. This manufacturing apparatus is a structure which can implement the Cu wiring film formation process of FIG.

도6에 나타난 예에서는, 이하의 S1 ~ S13의 공정이 순차로 행해진다. 단, 공정(S7)는 필요에 따라 설치되는 특수한 공정이다.In the example shown in Fig. 6, the following steps S1 to S13 are sequentially performed. However, process S7 is a special process installed as needed.

S1는 주조실(mashing room)(C1)의 내부 공간에 웨이퍼(피처리체)를 도입하는 공정이다.S1 is a process of introducing a wafer (object to be processed) into the internal space of the mashing room C1.

S2는 챔버(C11)에서 웨이퍼를 열처리하여, 디가스(탈기)하는 공정이다.S2 is a process of heat-processing a wafer in chamber C11, and degassing (degassing).

S3는 챔버(C7)에서 다음 공정의 프로세스보다 낮은 온도로 웨이퍼를 냉각시키는 공정이다.S3 is a process of cooling the wafer to a temperature lower than the process of the next process in the chamber C7.

S4는 챔버(C10)에서 웨이퍼 상에 TaN막을 형성하는 공정이다.S4 is a step of forming a TaN film on the wafer in the chamber C10.

S5는 챔버(C8)에서 TaN막 상에 Co막을 형성하는 공정이다.S5 is a step of forming a Co film on the TaN film in the chamber C8.

S6는 챔버(C3)에서 Co막을 포스트 어닐 하는 공정이다.S6 is a step of post annealing the Co film in the chamber C3.

S7는 챔버(C2)에서 Co막을 대기 폭로(에어 브레이크)하는 공정이다.S7 is a process of exposing the Co film to the atmosphere (air brake) in the chamber C2.

S8는 챔버(C11)에서 수소를 포함하는 가스로 H2 흡착처리(디가스)하는 공정이다.S8 is a process of adsorbing H 2 (digas) with a gas containing hydrogen in the chamber C11.

S9는 챔버(C7)에서 다음 공정의 프로세스보다 낮은 온도로 웨이퍼를 냉각시키는 공정이다.S9 is a process of cooling the wafer to a temperature lower than the process of the next process in the chamber C7.

S10는 챔버(C5)에서 Cu막을 성막시키는 공정이다.S10 is a step of forming a Cu film in the chamber C5.

S11는 챔버(C4)에서 Cu를 리플로우하는 공정이다.S11 is a process of reflowing Cu in the chamber C4.

S12는 챔버(C7)에서 웨이퍼 취출에 대비하여 웨이퍼를 냉각시키는 공정이다.S12 is a process of cooling the wafer in preparation for taking out the wafer from the chamber C7.

S13는 취출실(C12)의 내부 공간으로부터 웨이퍼를 장치 외부에 반출하는 공정이다.S13 is a process of carrying out a wafer to the exterior of an apparatus from the internal space of take-out chamber C12.

공정(S1)에 의해 주조실(C1)의 내부로 웨이퍼(피처리체)를 도입하고, 공정 (S2)에서 웨이퍼의 탈기 처리를 실시한다. 그 후, 다음 공정인 공정(S4)의 프로세스에 의해 낮은 온도로 웨이퍼를 냉각시켜 TaN막의 성막에 대비한다.In step S1, the wafer (object to be processed) is introduced into the casting chamber C1, and the wafer is degassed in step S2. Thereafter, the wafer is cooled to a low temperature by the process of Step S4, which is the next step, to prepare for the formation of the TaN film.

공정(S4)에서 실리콘 산화막(SiO2으로 피복된) 웨이퍼를 기재로 이용하여 그 위에 TaN막을 형성하는 경우는, 예를 들면, 이하에서 기술하는 화학 성장 법(Chemical　Vapor　Deposition；CVD법)이나 원자층 퇴적법(Atomic　Layer　Deposition；ALD법)이 호적하게 이용된다.In the case where a TaN film is formed thereon using a silicon oxide film (SiO 2 coated) wafer as a substrate in the step (S4), for example, the chemical vapor deposition (CVD method) or atoms described below, for example, The layer deposition method (ALD method) is used suitably.

TaN막은 CVD법이나 ALD법에 의해, 예를 들면, 원료로서 유기계 원료 PDMAT(Ta(N(CH3)2)5 펜타키스 디메틸아미노 탄탈륨)이나, 할로겐 금속 화합물 TaCl5 등을 이용하여, H2나 NH3 또는 플라즈마화된 H2나 NH3와 열적으로 반응시킨다. 성막 압력：수 Pa ~ 수십 Pa, 성막 온도：350℃에서, TaN막을 1.5nm ~ 3.0nm의 두께로 형성한다.The TaN film CVD method or ALD method, for example, by using an organic material PDMAT (Ta (N (CH 3 ) 2) 5 pentakis-dimethylamino-tantalum), or halogen metal compound TaCl 5, etc. as a starting material, H 2 or it reacted with NH 3 or H 2 or NH 3 plasma and thermal. Film formation pressure: Several Pa-several tens Pa, film-forming temperature: 350 degreeC, A TaN film is formed in the thickness of 1.5 nm-3.0 nm.

여기에서는, 배리어막이 TaN막인 경우에 대하여 상술했지만, 본 발명의 배리어막은 TaN막으로 한정되지 않는다. 본 발명의 배리어막을 구성하는 재료로서는, TaN 외에, 예를 들면, Ti, TiN, Ta, W, WN, 및 실리사이드 등을 들 수 있다.Here, although the case where a barrier film is a TaN film was mentioned above, the barrier film of this invention is not limited to a TaN film. As a material which comprises the barrier film of this invention, Ti, TiN, Ta, W, WN, silicide, etc. other than TaN are mentioned, for example.

공정(S5)에서 TaN막을 기재로 이용하여 그 위에 Co막을 형성하는 경우는, 예를 들면, 이하에서 기술하는 화학 성장법(Chemical　Vapor　Deposition；CVD법)이나 원자층 퇴적법(Atomic　Layer　Deposition；ALD법)이 호적하게 이용된다.In the case of forming a Co film thereon using a TaN film as a substrate in step (S5), for example, a chemical growth method (Chemical Vapor Deposition; CVD method) or an atomic layer deposition method (Atomic Layer Deposition; ALD) will be described below. Law) is used suitably.

배리어막으로서 기능하는 TaN막 상에, 코발트 2-알킬 아미디네이트와 같은 Co와 알킬 아미디네이트기(이 알킬은 에틸, 부틸이다)를 포함하는 유기금속 재료를 환원하여 Co막을 형성하기 위하여 환원 가스가 이용된다. 이러한 환원 가스로서 공지의 환원 가스인 NH3, N2H4, NH(CH3)2, N2H3CH, 및 N2로부터 선택된 적어도 1종의 가스, 또는 H2가스와 상기 환원 가스를 조합한 가스(이 중에서도, 특히 NH3가 바람직하다)가 이용된다. 상기의 환원 가스를 챔버 내에 공급하여 CVD법이나 ALD법을 이용하고, 프로세스 조건(예를 들면, 성막 압력：50 ~ 1000Pa, 기재 온도(성막 온도)：180~400℃, 바람직하게는 180 ~ 300℃, 보다 바람직하게는 200 ~ 300℃, 환원 가스(예를 들면, NH3 등)의 유량：100 ~ 1000 sccm) 하에서, CVD(ALD)-Co막을 형성할 수 있다.On a TaN film functioning as a barrier film, an organometallic material containing Co such as cobalt 2-alkyl amidate and an alkyl amidate group (this alkyl is ethyl or butyl) is reduced to form a Co film. Gas is used. As such reducing gas, at least one gas selected from known reducing gases NH 3 , N 2 H 4 , NH (CH 3 ) 2 , N 2 H 3 CH, and N 2 , or H 2 gas and the reducing gas The combined gas (in particular, NH 3 is particularly preferable) is used. The above-mentioned reducing gas is supplied into the chamber, and the process conditions (for example, film formation pressure: 50 to 1000 Pa, substrate temperature (film formation temperature)): 180 to 400 ° C, preferably 180 to 300, are used by CVD method or ALD method. ℃, more preferably at a flow rate of 200 ~ 300 ℃, a reducing gas (e.g., such as NH 3): under 100 ~ 1000 sccm), it is possible to form a film CVD (ALD) -Co.

이것에 의해, TaN막 상에, CVD-Co막을 1.5nm ~ 3.0nm의 두께로 성장시켰다. 이러한 환원 가스를 이용함으로써, Co의 핵 생성 시간 억제나 Co막의 성장 속도 제어, 표면 모폴로지 개선, 불순물 농도의 억제, 저저항화를 가능하게 하고, 미세 패턴에서의 Co막의 밀착층, 실리사이드층, 캡층에서의 이용이 가능하게 된다. 상술한 코발트 알킬 아미디네이트로 이루어지는 유기 금속 재료로서는, 예를 들면, Co(tBu-Et-Et-amd)2를 들 수 있다.As a result, the CVD-Co film was grown to a thickness of 1.5 nm to 3.0 nm on the TaN film. By using such a reducing gas, it is possible to suppress Co nucleation time, to control the growth rate of the Co film, to improve the surface morphology, to suppress the impurity concentration and to reduce the resistance, and to adhere the Co film in the fine pattern, the silicide layer, and the cap layer. It is possible to use at. As an organometallic material which consists of cobalt alkyl amidate mentioned above, Co (tBu-Et-Et-amd) 2 is mentioned, for example.

Co막의 성막법은 CVD법으로 한정되지 않고, PVD법을 채용해도 좋다. PVD법을 채용하는 경우, 프로세스 조건(성막 온도：실온, 마그네트론 스퍼터, DC파워：1000W, RF바이어스 파워：100W, Ar：5sccm, 압력：0.5Pa 등의 조건) 하에서, PVD-Co막을 형성할 수 있다.The film formation method of the Co film is not limited to the CVD method, and the PVD method may be adopted. When the PVD method is adopted, a PVD-Co film can be formed under process conditions (film formation temperature: room temperature, magnetron sputter, DC power: 1000 W, RF bias power: 100 W, Ar: 5 sccm, pressure: 0.5 Pa, etc.). have.

공정(S6)은 공정(S5)에서 형성한 Co막을 포스트 어닐하는 공정이다. Co막의 포스트 어닐은, 예를 들면, 암모니아 가스와 수소 가스를 포함하는 혼합가스 분위기 중에서, 바꾸어 말하면, 환원 가스 분위기에서 소정의 온도에서 어닐할 수 있다. 이것에 의해 성막된 Co막 중의 탄소나 질소 등의 불순물이 효과적으로 제거되어 Co막 자체를 저저항화할 수 있다. 또한, Co막 표면에서의 탄소의 농도를 낮게 억제할 수 있다. 그러므로, 이러한 Co막 형성 방법을 Cu 배선구조에서의 시드층의 형성에 채용함으로써, Co막으로 이루어지는 시드층과 배리어층과의 밀착성을 향상시킬 수 있다. 또한 Co막으로 이루어지는 시드층과 Cu배선층과도 밀착성도 개선된다. 따라서, Co막 자체의 저저항화와 연동하여 Cu배선의 저저항화를 한층 도모할 수 있다.Step (S6) is a step of post annealing the Co film formed in step (S5). The post annealing of the Co film can be annealed at a predetermined temperature in a reducing gas atmosphere, in other words, in a mixed gas atmosphere containing ammonia gas and hydrogen gas. As a result, impurities such as carbon and nitrogen in the Co film formed are effectively removed, thereby reducing the Co film itself. In addition, the concentration of carbon on the Co film surface can be suppressed low. Therefore, by adopting such a Co film forming method for forming a seed layer in the Cu wiring structure, the adhesion between the seed layer made of the Co film and the barrier layer can be improved. In addition, the adhesion between the seed layer made of the Co film and the Cu wiring layer is also improved. Therefore, the resistance of the Cu wiring can be further reduced in conjunction with the reduction in the resistance of the Co film itself.

포스트 어닐시의 온도는, Co막 성막시의 온도보다 높게 설정하는 것이 바람직하다. 포스트 어닐시의 온도를 Co성막시의 온도보다 높게 함으로써, 단시간에 효과적으로 Co막 중의 불순물을 제거할 수 있다. 포스트 어닐시의 온도는 250℃ ~ 350℃의 범위가 바람직하다. 250℃보다 낮으면 Co막 중의 불순물을 충분히 제거할 수 없기 때문에, 저저항의 Co막을 얻을 수 없다. 또한, 반도체 디바이스의 구조 상, 반도체 디바이스의 배선 형성 공정에서는 350℃보다 높은 온도를 사용할 수 없다.It is preferable to set the temperature at the time of post annealing higher than the temperature at the time of Co film-forming. By making the temperature at the time of post annealing higher than the temperature at the time of Co film formation, impurities in a Co film can be removed effectively in a short time. The temperature at the time of post annealing is preferably in the range of 250 ° C to 350 ° C. If it is lower than 250 ° C, impurities in the Co film cannot be sufficiently removed, so that a Co film with low resistance cannot be obtained. In addition, due to the structure of the semiconductor device, a temperature higher than 350 ° C cannot be used in the wiring forming step of the semiconductor device.

상기 포스트 어닐을 실시하는 공정에서는, 암모니아 가스 및 수소 가스 중 어느 한 쪽만을 포함하는 가스 분위기 중에서 어닐을 실시할 수 있다. 그러나, 암모니아 가스만을 포함하는 경우에는, Co막 중 및 Co막 표면의 질소가 효과적으로 제거되지 않는다. 또한 수소 가스만을 포함하는 경우에는, Co막 중 및 Co막 표면의 탄소가 효과적으로 제거되지 않는다. 이 때문에, 포스트 어닐하는 공정은, 암모니아 가스 및 수소 가스의 양쪽을 포함하는 가스 분위기에서 실시하는 것이 바람직하다. 이 때, 포스트 어닐시의 수소 가스의 분압은 1 ~ 1000Pa가 바람직하고, 100Pa ~ 1000Pa가 보다 바람직하다. 수소 가스의 분압이 이 범위로부터 벗어나면, 불순물을 충분히 제거할 수 없다.In the post annealing step, the annealing can be performed in a gas atmosphere containing only one of ammonia gas and hydrogen gas. However, when only ammonia gas is included, nitrogen in the Co film and on the surface of the Co film is not effectively removed. In the case of containing only hydrogen gas, carbon in the Co film and on the surface of the Co film is not effectively removed. For this reason, it is preferable to perform a post-annealing process in gas atmosphere containing both ammonia gas and hydrogen gas. At this time, 1-1000 Pa is preferable and, as for the partial pressure of hydrogen gas at the time of post annealing, 100 Pa-1000 Pa are more preferable. If the partial pressure of the hydrogen gas is out of this range, impurities cannot be sufficiently removed.

공정(S7)는, 챔버(C2)에서 Co막을 대기 폭로(에어 브레이크)하는 공정이다. 이러한 Co막을 대기 폭로하는 공정이 Co막의 성막 공정과 후술 하는 Cu막의 성막 공정과의 사이에 존재하더라도 Cu배선 구조가 안정하게 성립한다면, 대기 폭로 공정은 양산면에서 매우 유효하다. 예를 들면, 생산 라인을 도중에 일단 정지시키고, 처리하는 물량을 조정하는 것이 가능해진다. 즉, 제조 공정을, 최초의 공정으로부터 Co막의 성막 공정 및 포스트 어닐 공정까지의 공정을 실시하기 전(前) 공정과 Cu막의 성막 공정을 포함하는 후(後) 공정으로 나누어 관리할 수 있다. 또한, 전 공정과 후 공정을 진공 일관(一貫)(in－situ)으로 형성할 필요가 없어지므로, 전 공정이나 후 공정에 특화된 제조 장치의 도입도 가능해져 제조 장치의 소형화나 풋 프린트 삭감 등의 효과도 전망할 수 있다.Step S7 is a step of exposing the Co film to the atmosphere (air brake) in the chamber C2. Even if such a process of exposing the Co film to an air is present between the Co film forming process and the Cu film forming process described later, the air exposing process is very effective in terms of mass production if the Cu wiring structure is stably established. For example, it is possible to stop the production line once in the middle and to adjust the amount of water to be processed. That is, the manufacturing process can be managed by dividing it into a pre-process including a process before the process from the initial process to the Co film-forming process and the post annealing process and the film-forming process of the Cu film. In addition, since there is no need to form a vacuum process in-situ before and after, the introduction of a production apparatus specialized for the pre-process and the post-process is also possible, and the manufacturing apparatus can be reduced in size and footprint. The effect can also be expected.

공정(S8)는 챔버(C11)에서 수소를 포함하는 가스로, H2 흡착처리(디가스) 하는 공정이다. 공정(S8)는 만일 공정(S7)(Co막을 대기 폭로(에어 브레이크)하는 공정)이 존재하더라도, Cu배선 구조가 안정하게 성립되기 위해서 유효하게 기여하는, 본 발명의 가장 특징적인 공정이다. 공정(S8)은, 공정(S7)의 유무에 의존하지 않는다. 공정(S8)의 디가스 처리에 의하면, 도4a ~ 도4c에 나타내는 것처럼, H2 환원에 의해 Co막의 표면으로부터 OH기나 산소가 제거되어 Co막의 표면이 거의 수소로 종단(수소 흡착)된 상태로 할 수 있다.The step S8 is a gas containing hydrogen in the chamber C11, and a step of H 2 adsorption treatment (digas). The step S8 is the most characteristic step of the present invention, which contributes effectively to the Cu wiring structure to be stably established even if the step S7 (step of exposing the Co film to air) is present. The step (S8) does not depend on the presence or absence of the step (S7). According to the degassing process of the step (S8), as shown in Figs. 4A to 4C, OH groups and oxygen are removed from the surface of the Co film by H 2 reduction, and the surface of the Co film is almost terminated with hydrogen (hydrogen adsorption). can do.

이 때, 디가스 처리의 온도 조건으로는, 전술한 것처럼, 중온 처리(260℃ 이상 290℃ 미만)가 바람직하다. 이 온도 범위를 채용하는 경우에는, Co막의 표면에는 OH기나 산소가 거의 잔존하지 않고, Co막의 표면은 거의 전역에 걸쳐 수소(H2) 환원된 상태가 된다. 이 때문에, 수소 종단의 밀도가 극대를 나타낸다. 이와 같이 Co막의 표면이 수소로 종단(수소 흡착)됨으로써, 그 위에 퇴적되는 Cu막의 젖음각θ이 작아지게 되므로, Cu막을 리플로우 함으로써, 층간 절연막에 형성된 요부 내에 Co막을 개재시켜 Cu막을 매립하여 형성하는 것이 가능해진다.At this time, as the temperature condition of the degas treatment, as described above, a medium temperature treatment (260 ° C or more and less than 290 ° C) is preferable. In the case of employing this temperature range, almost no OH group or oxygen remains on the surface of the Co film, and the surface of the Co film is in a reduced state of hydrogen (H 2 ) almost throughout. For this reason, the density of a hydrogen terminal shows the maximum. As the surface of the Co film is terminated by hydrogen (hydrogen adsorption) in this manner, the wetting angle θ of the Cu film deposited thereon becomes small. Thus, by reflowing the Cu film, the Cu film is embedded in the recess formed in the interlayer insulating film by interposing the Cu film. It becomes possible.

또한, 이러한 공정(S8)에서 디가스 처리 및 전술한 공정(S6)에서의 열처리를 챔버 내에서 실시해도 좋다. 이 경우는, 디가스 처리의 온도를 포스트 어닐 공정의 온도보다 낮게 할 필요가 생긴다. 그러므로, 웨이퍼 가열 방법으로서는, 웨이퍼 온도의 승온, 강온이 가능한 적외선 램프나, 복사 등의 전자파에 의한 가열 방식이 적합하다.In addition, you may perform degas processing and heat processing in the above-mentioned process S6 in such a process S8 in a chamber. In this case, it is necessary to make the temperature of the degas treatment lower than the temperature of the post annealing process. Therefore, as the wafer heating method, an infrared lamp capable of raising or lowering the wafer temperature and a heating method by electromagnetic waves such as radiation are suitable.

공정(S9)는 챔버(C7)에서 다음 공정의 프로세스보다 낮은 온도로 웨이퍼를 냉각하는 공정이다. 이것에 의해, 전 공정인 디가스 처리의 온도에 의존하는 것 없이, 다음 공정인 Cu막의 성막이 바람직한 소정 온도에서 실시할 수 있게 된다.Step S9 is a step of cooling the wafer to a temperature lower than that of the next step in the chamber C7. Thereby, it becomes possible to perform the film formation of the Cu film which is a next process at the preferable predetermined temperature, without depending on the temperature of the degas process which is a previous process.

공정(S10)는 챔버(C5)에서 Cu막을 성막 하는 공정이다. Cu막의 성막법으로는, 예를 들면, CVD법이나 PVD법을 들 수 있다. CVD법에서 Cu막을 형성하는 경우, 예를 들면, 성막 온도：200℃, 성막 압력：500 Pa에서 소정의 막 두께로 하면 좋다. PVD법에서 Cu막을 형성하는 경우는, 성막 온도：-20℃, 성막 압력：0.5 Pa에서, 소정의 막 두께가 얻어진다. 여기서, 소정의 막 두께에 관해서, 막 두께의 최소치는 요부를 매립하는데 필요한 막 두께이고, 막 두께의 최대치는, 형성되는 Cu배선 구조의 조건에 따라 결정된다. Cu막의 성막법은 CVD법이나 PVD법으로 한정되지 않고, 필요에 따라 도금법 등을 이용해도 좋다.Step S10 is a step of forming a Cu film in the chamber C5. As a film-forming method of a Cu film, CVD method and PVD method are mentioned, for example. In the case of forming a Cu film by the CVD method, for example, the film thickness may be set at a film forming temperature of 200 ° C. and a film forming pressure of 500 Pa. When forming a Cu film by PVD method, predetermined | prescribed film thickness is obtained at film-forming temperature: -20 degreeC and film-forming pressure: 0.5 Pa. Here, with respect to the predetermined film thickness, the minimum value of the film thickness is a film thickness necessary for embedding recesses, and the maximum value of the film thickness is determined in accordance with the conditions of the Cu wiring structure to be formed. The film forming method of the Cu film is not limited to the CVD method or the PVD method, and a plating method or the like may be used as necessary.

공정(S11)는 챔버(C4)에서 Cu를 리플로우 하는 공정이다. 공정(S8)에서 디가스 처리된 Co막 상에 공정(S10)에서 형성된 Cu막은 본 공정(S11)에서 리플로우 된다. 이로 인해, 요부 내에 공극(보이드)을 발생시키지 않고, 요부 내를 Cu막으로 매립할 수 있다. 전술한 것처럼, 디가스 처리에 의해서 Co막의 표면이 수소로 종단(수소 흡착)된 상태가 됨으로써, 그 위에 퇴적된 Cu막의 젖음각θ이 작아졌다. 그러므로, 그 후, Cu막을 리플로우 함으로써, 층간 절연막에 형성된 요부 내에 Co막을 개재시켜 안정한 Cu막의 매립 형성을 실현할 수 있었다.Step S11 is a step of reflowing Cu in the chamber C4. The Cu film formed in step S10 on the degas-treated Co film in step S8 is reflowed in this step S11. For this reason, the inside of the recess can be filled with a Cu film without generating voids (voids) in the recess. As described above, the surface of the Co film was terminated with hydrogen by hydrogen treatment (hydrogen adsorption), whereby the wet angle θ of the Cu film deposited thereon was reduced. Therefore, after that, by reflowing the Cu film, it was possible to realize stable embedding of the Cu film through the Co film in the recess formed in the interlayer insulating film.

공정(S12)는 챔버(C7)에서 웨이퍼 취출에 대비하여 웨이퍼를 냉각하는 공정이고, 공정(S13)는 취출실(C12)의 내부 공간으로부터 웨이퍼를 장치 외부로 반출하는 공정이다.Step S12 is a step of cooling the wafer in preparation for taking out the wafer in the chamber C7, and step S13 is a step of taking the wafer out of the apparatus from the internal space of the takeout chamber C12.

이러한 일련의 공정을 거침으로써, Cu배선층 내의 보이드 발생을 억제하는 것이 가능한 Cu막의 형성 방법이 제공될 수 있다.By passing through such a series of processes, the formation method of the Cu film which can suppress generation | occurrence | production of the void in a Cu wiring layer can be provided.

도7은 본 발명의 일 실시형태에 관한 제조 장치의 일례를 나타내는 도이고, 상술한 일련의 공정을 실시할 때에 호적하게 이용된다.7 is a diagram showing an example of a manufacturing apparatus according to an embodiment of the present invention, which is suitably used when carrying out the above-described series of steps.

도7의 제조 장치는, 복수의 스퍼터링 모듈 등을 부착한 클러스터 툴이다. 도7에서, C1는 로딩실(반입실), C12는 언로딩실(반출실)이다. 대기압 분위기에 설치된 로봇(31)에 의해서, 피처리체인 기판은 로딩실(C1)과 언로딩실(C12) 중에 반입 혹은 반출된다.7 is a cluster tool to which a plurality of sputtering modules and the like are attached. In Fig. 7, C1 is a loading chamber (loading chamber) and C12 is an unloading chamber (export chamber). By the robot 31 installed in an atmospheric pressure atmosphere, the substrate to be processed is carried in or out of the loading chamber C1 and the unloading chamber C12.

로딩실(C1)과 언로딩실(C12)은, 제1반송실(FX)과 제2반송실(RX)에 접속되어 있다. 반송실(FX, RX)은 각각 기판을 옮기는 로봇(32, 33)을 구비하고 있다. 2개의 반송실(FX, RX)은 중간실(MX)에 의해 연통되어 있다. 제1반송실(FX)에는 6개의 챔버(c1~c3, c10~c12)가 접속되어 있다. 제2반송실(RX)에도, 6개의 챔버(c4~c9)가 접속되어 있다.Loading chamber C1 and unloading chamber C12 are connected to 1st conveyance chamber FX and 2nd conveyance chamber RX. The transfer chambers FX and RX are equipped with the robots 32 and 33 which respectively move a board | substrate. Two conveyance chambers FX and RX communicate with each other by the intermediate chamber MX. Six chambers c1 to c3 and c10 to c12 are connected to the first transport chamber FX. Six chambers c4 to c9 are also connected to the second transport chamber RX.

상술한 제조 방법에서, 예를 들면, 부호c2로 표시된 에어 브레이크실, 부호 c3로 표시된 포스트 어닐실, 부호c4로 표시된 리플로우실, 부호c5로 표시된 PVD-Cu성막실, 부호c7로 표시된 냉각실, 부호c8로 표시된 CVD-Co성막실, 부호c10로 표시된 PVD-TaN 성막실, 및 부호c11로 표시된 디가스실로 이루어지는 구성의 제조 장치를 이용했다. 각 실의 내에서 각종 처리가 수행되는 경우에는, 기판의 상면이 피처리면이 되도록 배치된다.In the above-described manufacturing method, for example, the air brake chamber indicated by the symbol c2, the post annealing chamber indicated by the symbol c3, the reflow chamber indicated by the symbol c4, the PVD-Cu film forming chamber indicated by the symbol c5, the cooling chamber indicated by the symbol c7 , A CVD-Co film formation chamber indicated by c8, a PVD-TaN film deposition chamber indicated by c10, and a gas chamber indicated by c11 were used. When various processes are performed in each chamber, the upper surface of the board | substrate is arrange | positioned so that it may become a to-be-processed surface.

예를 들면, 상술한 제조 방법에서, 공정(S1~S13)를 수행하는 경우에는, c1→c11→c7→c10→c8→c3→(c2)→c11→c7→c5→c4→c7→c12로 순차 실시함으로써, 본 발명의 일 실시형태에 관한 Cu막의 형성 방법이 제공될 수 있다. 여기서, 본 실시 형태는, 각 실의 내에서 수행되는 각종 처리의 일례를 나타내고 있고, 본 발명은, 도7에 나타나는 배치에 한정되지 않는다.For example, in the above-described manufacturing method, when the steps (S1 to S13) are performed, c1 → c11 → c7 → c10 → c8 → c3 → (c2) → c11 → c7 → c5 → c4 → c7 → c12 By performing sequentially, the formation method of the Cu film which concerns on one Embodiment of this invention can be provided. Here, this embodiment shows an example of the various processes performed in each chamber, and this invention is not limited to the arrangement | positioning shown in FIG.

(실험예 1)Experimental Example 1

본 실험예에서는 Co막의 포스트 어닐 온도와 Filling 성공율과의 관계에 대하여 검토했다.In this experimental example, the relationship between the post annealing temperature of the Co film and the filling success rate was examined.

도8은 포스트 어닐 온도와 Filling 성공율 및 비저항과의 관계를 나타내는 그래프이고, 기호◇표는 Filling 성공율을 나타내고, 기호□표는 비저항을 나타내고 있다.8 is a graph showing the relationship between the post annealing temperature, the filling success rate, and the specific resistance. The symbol? Table shows the filling success rate, and the symbol? Shows the specific resistance.

도9는, 포스트 어닐 온도와 Co막 중의 불순물 농도(O, C, N)와의 관계를 나타내는 그래프이고, 기호□표는 산소(O)를 나타내고, 기호△표는 탄소(C)를 나타내고, 기호◇표는 질소(N)를 나타내고 있다.Fig. 9 is a graph showing the relationship between the post annealing temperature and the impurity concentrations (O, C, N) in the Co film, the symbol? Table represents oxygen (O), the symbol? Table represents carbon (C), and the symbol The table indicates nitrogen (N).

도8 및 도9에 의해 이하의 점이 명확해졌다.8 and 9, the following points became clear.

(A1) 포스트 어닐 온도의 상승에 수반하여, Co막의 비저항과 Co막에 포함되는 불순물 농도(O, C, N)가 저하되어 막질이 개선되어 간다.(A1) With the increase in the post annealing temperature, the resistivity of the Co film and the impurity concentrations (O, C, N) contained in the Co film are reduced, and the film quality is improved.

(A2) 이것에 대하여, 포스트 어닐 온도의 상승에 수반하여, Filling 성공율(매입율)이 저하된다.(A2) On the other hand, with a rise of post annealing temperature, a filling success rate (buying rate) falls.

이상의 결과로부터, 포스트 어닐 온도를 올리는 것만으로는 실제의 배선 형성 공정에 적용하는 것이 곤란하다는 것을 알았다.From the above result, it turned out that it is difficult to apply to an actual wiring formation process only by raising post annealing temperature.

(실험예 2)Experimental Example 2

본 실험예에서는, Co막의 디가스 조건을 바꾸고, Filling 성공율에 대하여 검토했다. 이 때, 작위적으로 Co막의 표면을 대기 폭로한 시료를 준비하고, 디가스로 할 때의 분위기에 대하여 조사했다. 그 결과를 도 10에 나타낸다.In the present experimental example, the degas condition of Co film was changed and the filling success rate was examined. At this time, the sample which prepared the surface of the Co film | membrane by air exposure was prepared, and the atmosphere at the time of making it into gas was investigated. The result is shown in FIG.

도10은 디가스로 할 때의 분위기와 Filling 성공율과의 관계를 나타내는 그래프이다.Fig. 10 is a graph showing the relationship between the atmosphere at the time of degas and the filling success rate.

도10의 횡축에서, 「high　Vac」는 디가스 분위기로서 H2 및 He가 공급되지 않는 진공 상태를 나타내고 있다. 「He　1000 sccm, 57 Pa」는 디가스 분위기로서 He가스가 챔버에 공급되어 있는 상태를 나타내고 있다. 「H2/He　500/1000 sccm, 84 Pa」는 디가스 분위기로서 수소 가스와 헬륨 가스의 혼합 가스가 챔버에 공급되어 있는 상태를 나타내고 있다. 단, 도 10에서는, 디가스 처리할 때의 기판 온도는 260℃로 고정했다.In the horizontal axis of Fig. 10, "high Vac" represents a vacuum state in which H 2 and He are not supplied as the degas atmosphere. "He 1000 sccm, 57 Pa" has shown the state in which He gas is supplied to the chamber as a degas atmosphere. "H 2 / He 500/1000 sccm, 84 Pa " is a di-gas atmosphere shows a state in which a mixed gas of hydrogen gas and helium gas is supplied to the chamber. However, in FIG. 10, the substrate temperature at the time of degas processing was fixed at 260 degreeC.

도10에 의해 이하의 점이 명확해졌다.10, the following points became clear.

(B1) Co막을 대기에 폭로하면, Co막의 표면은 산소나 OH기에 의해 덮힌다. 이후, H2 및 He가 공급되어 있지 않은 진공 상태의 경우(high　Vac)는, Filling 성공율이 10 ~ 20%가 되어 매우 낮다.(B1) When the Co film is exposed to the atmosphere, the surface of the Co film is covered with oxygen or an OH group. Subsequently, in the case of a vacuum state in which H 2 and He are not supplied (high Vac), the filling success rate becomes 10 to 20%, which is very low.

(B2) 디가스 분위기를 헬륨 가스 분위기로 함으로써, Filling 성공율이 15 ~ 20%가 되어, 약간 개선되지만 실용적이지는 않다.(B2) By making the digas atmosphere into the helium gas atmosphere, the filling success rate is 15 to 20%, which is slightly improved but not practical.

(B3) 디가스 분위기를 수소 가스와 헬륨 가스의 혼합 가스 분위기로 함으로써, Filling 성공율이 95 ~ 100%가 되어, 안정된 양산 프로세스를 실현할 수 있다.기판(웨이퍼)의 중앙부(「Center」로 표시)뿐만 아니라, 주연부(「Edge」로 표시)에 대해서도 실용적인 결과를 얻을 수 있었다.(B3) By setting the digas atmosphere to a mixed gas atmosphere of hydrogen gas and helium gas, the filling success rate is 95 to 100%, and a stable mass production process can be realized. The center portion of the substrate (wafer) (indicated by "Center") In addition, practical results were obtained for the periphery (denoted as "Edge").

이상의 결과로부터, 디가스 분위기는 수소 가스와 헬륨 가스의 혼합 가스를 포함하는 것이 바람직하다는 것을 알았다. 이러한 디가스 분위기를 채용함으로써, 비록 Co막을 대기 폭로하더라도, 안정된 Filling 성공율을 얻을 수 있다는 것이 확인되었다.From the above result, it turned out that it is preferable that a digas atmosphere contains the mixed gas of hydrogen gas and helium gas. By adopting such a degas atmosphere, it was confirmed that a stable filling success rate can be obtained even if the Co film is exposed to the atmosphere.

(실험예 3)Experimental Example 3

본 실험예에서는, 포스트 어닐 온도를 바꾸고, 디가스 조건(진공 배기, He분위기)과 Filling 성공율과의 관계를 검토했다. 이때, 작위적으로 Co막의 표면을 대기 폭로한 시료를 준비하고, 디가스 조건에 대해 조사하였다. 그 결과를 도11에 나타낸다.In the present experimental example, the post annealing temperature was changed and the relationship between the degas conditions (vacuum exhaust, He atmosphere) and the filling success rate was examined. At this time, the sample which prepared the surface of the Co film | membrane by air exposure was prepared, and it investigated about Digas condition. The results are shown in FIG.

도11은, 디가스 조건(진공 배기, H2/He분위기)과 Filling 성공율과의 관계를 나타내는 그래프이다. 도11에서, 기호◇표와 기호□표는 디가스 조건이 수소 가스와 헬륨 가스의 혼합 가스 분위기인 경우를 나타내고 있다. 기호◇표는 기판(웨이퍼)의 중앙부(「Center」로 표시)의 결과를 나타내고 있고, 기호□표는 주연부(「Edge」로 표시)의 결과를 나타내고 있다. 기호△표는 진공 배기된 상태(H2 및 He가 공급되지 않는 상태)로 디가스 했을 경우(high　Vac)를 나타내고 있다.Fig. 11 is a graph showing the relationship between the degas conditions (vacuum exhaust, H 2 / He atmosphere) and the filling success rate. In Fig. 11, the symbol ◇ table and the symbol? Table show a case where the gas condition is a mixed gas atmosphere of hydrogen gas and helium gas. Symbol ◇ table shows the result of the center part (indicated by "Center") of the board | substrate (wafer), and symbol 표 table shows the result of the peripheral part (indicated by "Edge"). Symbol? Represents the case of degassing (high Vac) in a vacuum evacuated state (a state in which H 2 and He are not supplied).

도11에 의해 이하의 점이 명확해졌다.The following points became clear from FIG.

(C1) H2 및 He가 공급되지 않는 상태에서 디가스 했을 경우에는, 포스트 어닐 온도의 상승에 수반하여, Filling 성공율이 급격하게 감소한다. 320℃에서는 수%, 350℃에서는 0%가 된다.(C1) When degassing in a state where H 2 and He are not supplied, the filling success rate decreases rapidly with the increase of the post annealing temperature. It becomes several% at 320 degreeC, and 0% at 350 degreeC.

(C2) 수소 가스와 헬륨 가스의 혼합 가스 분위기에서 디가스 했을 경우에는, 포스트 어닐 온도가 295℃에서도 90%를 넘는 Filling 성공율을 얻을 수 있다. 그러나, 포스트 어닐 온도가, 300℃을 넘으면, Filling 성공율이 급격하게 감소한다. 320℃에서는 15 ~ 45% 정도, 350℃에서는 0 ~ 20% 정도로 감소한다.(C2) When degassing in a mixed gas atmosphere of hydrogen gas and helium gas, a filling success rate of more than 90% can be obtained even at a post annealing temperature of 295 ° C. However, when the post annealing temperature exceeds 300 ° C, the filling success rate decreases drastically. It decreases by 15 to 45% at 320 ° C and 0 to 20% at 350 ° C.

이상의 결과로부터, 디가스 분위기는, 「수소 가스와 헬륨 가스가 공급되어 있지 않은 상태」보다도 「수소 가스와 헬륨 가스의 혼합 가스 분위기」라고 하는 것이 바람직하다는 것을 알았다. 이러한 디가스 분위기를 채용함으로써, Filling 성공율이 개선되는 것이 확인되었다.From the above result, it turned out that it is preferable that a digas atmosphere is "a mixed gas atmosphere of hydrogen gas and helium gas" rather than "the state in which hydrogen gas and helium gas are not supplied." By adopting such a degas atmosphere, it was confirmed that the filling success rate was improved.

(실험예 4)Experimental Example 4

본 실험예에서는, 디가스 조건(H2 분압)을 바꾸고, Filling 성공율을 검토하였다. 이때, 작위적으로 Co막의 표면을 대기 폭로한 시료를 준비하고, 디가스 조건에 대해 조사하였다. 그 결과를 도12에 나타낸다.In this experimental example, the digas condition (H 2 partial pressure) was changed and the filling success rate was examined. At this time, the sample which prepared the surface of the Co film | membrane by air exposure was prepared, and it investigated about Digas condition. The results are shown in FIG.

도12는 디가스 조건(H2 분압)과 Filling 성공율과의 관계를 나타내는 그래프이다. 도12에서, 기호◇표는 기판(웨이퍼)의 중앙부(「Center」라고 표시)의 결과를 나타내고, 기호□표는 주연부(「Edge」로 표시)의 결과를 나타내고 있다. 단, 디가스 온도는 260℃로, 포스트 어닐 온도는 320℃로 고정했다.12 is a graph showing the relationship between the degas condition (H 2 partial pressure) and the filling success rate. In Fig. 12, the symbol? Table shows the result of the center portion (marked with "Center") of the substrate (wafer), and the symbol? Table shows the result of the peripheral edge (marked with "Edge"). However, the degas temperature was fixed at 260 ° C and the post annealing temperature at 320 ° C.

도12에 의해 이하의 점이 명확해졌다.12, the following points became clear.

(D1) 수소(H2) 분압의 증가에 수반하여, Filling 성공율이 급상승한다. 즉, 리플로우 특성이 현저하게 개선된다.(D1) along with the increase in the hydrogen (H 2) partial pressure, the Filling success rate is rising. That is, the reflow characteristic is remarkably improved.

(D2) 도12의 그래프는 강한(hard) 제약으로 인해 Filling 성공율의 최고치는 80 ~ 90%가 되어 있지만, 한층 더 수소(H2) 분압을 증가시킬 수 있으면, Filling 성공율은 보다 높은 수치가 될 것이라고 생각된다.(D2) The graph of Fig. 12 is due to the strong (hard) constraints peak of Filling success rate is 80 to 90%, but even more of hydrogen (H 2) if increasing the partial pressure, Filling success rate is a higher numerical I think that.

이상의 결과로부터, 디가스 분위기는 「수소 가스와 헬륨 가스의 혼합 가스」라고 하는 것이 바람직하고, 수소(H2) 분압이 높은 경우에 Filling 성공율의 개선 효과를 촉진시키는 것이 확인되었다.From the above results, it was confirmed that de-gas atmosphere which is desirable to as "mixed gas of hydrogen gas and a helium gas", and promote the improvement of the success rate Filling the hydrogen (H 2) partial pressure is high when.

(실험예 5)Experimental Example 5

본 실험예에서는, 디가스 온도를 바꾸어, Filling 성공율을 검토하였다. 이 때, 작위적으로 Co막의 표면을 대기 폭로한 시료를 준비하고, 디가스 조건에 대해 조사하였다. 그 결과를 도13에 나타낸다.In the present experimental example, the filling temperature was changed and the filling success rate was examined. At this time, the sample which prepared the surface of the Co film | membrane by air exposure was prepared, and it investigated about Digas condition. The results are shown in FIG.

도13은, 디가스 조건(온도)과 Filling 성공율과의 관계를 나타내는 그래프이다. 도13에서, 기호◇표는 기판(웨이퍼)의 중앙부(「Center」로 표시)의 결과를, □표는 주연부(「Edge」로 표시)의 결과를 각각 나타내고 있다. 단, 포스트 어닐 온도는 320℃로 고정했다.Fig. 13 is a graph showing the relationship between the degas condition (temperature) and the filling success rate. In Fig. 13, the symbol? Table shows the result of the center part (indicated by "Center") of the substrate (wafer), and the? Table shows the result of the peripheral part (indicated by "Edge"). However, the post annealing temperature was fixed at 320 degreeC.

도13에 의해 이하의 점이 명확해졌다.13, the following points became clear.

(E1) 디가스 온도가 260 ~ 290℃의 범위에서, 80%를 넘는 Filling 성공율을 얻을 수 있다. 특히, 디가스 온도가 290℃인 경우, Filling 성공율이 극대를 나타내고, 기판의 중앙부에서는 100%, 기판의 주연부에서도 90%를 넘었다.(E1) Filling success rate over 80% can be obtained in the range of 260-290 degreeC of gas temperature. Particularly, when the gas temperature was 290 ° C, the filling success rate was maximal, exceeding 100% at the center of the substrate and 90% at the periphery of the substrate.

(E2) 디가스 온도가 260℃ 보다 낮은 경우에는, 온도의 저하에 수반하여 Filling 성공율은 급속히 감소했다. 반면, 디가스 온도가 290℃ 보다 높은 경우에는, 온도의 상승에 수반하여 Filling 성공율이 급속히 감소했다. 특히, 디가스 온도가 320℃에서는 Filling 성공율이 0%가 되었다.(E2) When the gas temperature was lower than 260 ° C, the filling success rate rapidly decreased with the decrease in temperature. On the other hand, when the gas temperature was higher than 290 ° C, the filling success rate rapidly decreased with the increase in temperature. In particular, the filling success rate became 0% at the degas temperature of 320 degreeC.

이상의 결과로부터, 포스트 어닐 온도가 320℃의 경우, 디가스 온도는 260 ~ 290℃의 범위가 바람직한 것으로 확인되었다. 디가스 온도는, 포스트 어닐 온도 보다 낮게 설정할 필요가 있다.From the above result, when the post annealing temperature was 320 degreeC, it was confirmed that the range of 260-290 degreeC of digas temperature is preferable. The gas temperature needs to be set lower than the post annealing temperature.

도14는, 본 발명을 적용하는 전후(개선 전후라고도 부른다)에 있어서의 포스트 어닐 온도와 Filling 성공율 및 비저항과의 관계를 나타내는 그래프이다.Fig. 14 is a graph showing the relationship between post annealing temperature, filling success rate, and specific resistance before and after applying the present invention (also referred to as improvement before and after).

도14에서, 기호◇표와 기호□표는 Filling 성공율이며, 기호◇표는 개선 전의 결과를 나타내고 있고, 기호□표는 개선 후의 결과를 나타내고 있다. 기호△표는 비저항의 결과이다. 단, Cu 막 두께는 20nm로 고정했다.In Fig. 14, the symbol ◇ table and the symbol 표 table indicate the filling success rate, the symbol ◇ table shows the result before improvement, and the symbol 결과 table shows the result after improvement. Symbol △ table is the result of specific resistance. However, the Cu film thickness was fixed at 20 nm.

도14에 의해 이하의 점이 명확해졌다.14, the following points became clear.

(F1) 포스트 어닐 온도의 상승에 수반하여, Co막의 비저항이 저하하는 경향은, 개선 전후에서 변화하지 않는다.(F1) With the increase of the post annealing temperature, the tendency of the specific resistance of Co film to fall does not change before and after improvement.

(F2) 이것에 비하여, Filling 성공율은, 개선 전후로 크게 변화한다. 즉, 개선 전에는, 포스트 어닐 온도의 상승에 수반하여 Filling 성공율이 격감한(기호◇표) 것에 비하여, 개선 후에는, 포스트 어닐 온도의 상승에 영향을 받지 않고, Filling 성공율은 100%를 유지할 수 있다.(F2) Compared with this, the filling success rate changes significantly before and after improvement. In other words, before the improvement, the filling success rate decreases with the increase of the post annealing temperature (symbol ◇ table). After the improvement, the filling success rate can be maintained at 100% without being affected by the increase in the post annealing temperature. .

이상의 결과로부터, 본 발명의 일 실시형태에 의하면, 층간 절연막에 형성된 요부 내에 Co 라이너 막을 개재시켜 Cu배선층을 매립하여 형성하는 경우, Cu배선층 내의 보이드의 발생을 비약적으로 억제하는 것이 가능한, Cu막의 형성 방법의 제공이 가능한 것으로 확인되었다.From the above results, according to one embodiment of the present invention, when the Cu wiring layer is embedded by interposing a Co liner film in the recessed portion formed in the interlayer insulating film, the formation of a Cu film which can suppress the generation of voids in the Cu wiring layer remarkably. It was found that the provision of the method was possible.

한편, Cu 막 두께를 80 nm로 두껍게 하더라도, Cu가 요부의 내부에서 외부로 향해 빨려 올라가는 것(요부 내부로부터 Cu막의 후막 부분으로 향해서 Cu가 끌려가는 현상)이 일어나지 않고, 요부 내로 Cu가 매립될 수 있는 것이 확인되었다. 그러므로, 본 발명의 일 실시형태에 관한 Cu막의 형성 방법은, Cu 막 두께의 넓은 범위에 적용될 수 있다.On the other hand, even if the thickness of the Cu film is increased to 80 nm, Cu is not sucked up from the inside of the recess toward the outside (a phenomenon in which Cu is drawn from the inside of the recess toward the thick film portion of the Cu film), and Cu is buried into the recess. It was confirmed that it could. Therefore, the Cu film formation method which concerns on one Embodiment of this invention can be applied to the wide range of Cu film thickness.

이상, 본 발명의 일 실시형태에 관한 Cu막의 형성 방법에 대해 설명해 왔으나, 본 발명은 이것에 한정되지 않고, 발명의 취지를 벗어나지 않는 범위에서 적절히 변경 가능하다.As mentioned above, although the formation method of the Cu film which concerns on one Embodiment of this invention was demonstrated, this invention is not limited to this, It can change suitably in the range which does not deviate from the meaning of invention.

상술한 각 실험예에서는, 라이너 막이 Co막으로 이루어지는 경우에 대하여 상술했지만, 본 발명의 라이너 막은 Co막으로 한정되지 않는다. 본 발명의 Cu막의 형성 방법은, Co막 이외에, Ni막이나 CoNi막을 이용하는 경우에 대해도 마찬가지의 작용·효과를 얻을 수 있다.In each of the above experimental examples, the case where the liner film is made of a Co film was described above, but the liner film of the present invention is not limited to the Co film. The formation method of the Cu film of this invention can acquire the same effect | action and effect also when using a Ni film or a CoNi film other than a Co film.

또한, H2는 단독으로 사용하더라도 He 이외의 N2나 Ar 등의 불활성 가스와 함께 도입해도 같을 효과를 얻을 수 있다.In addition, H 2 can be obtained an effect alone, even if used may be introduced together with an inert gas such as N 2, Ar or the like other than He.

예를 들면, 미세 가공 패턴에서 Co막이나 Ni막, CoNi막을 밀착층, 실리사이드 막, 캡막으로서 이용할 수 있으므로, 본 발명은 반도체 디바이스 기술 분야에서 이용 가능하다.For example, since a Co film, a Ni film, and a CoNi film can be used as an adhesion layer, a silicide film, and a cap film in a fine processing pattern, the present invention can be used in the technical field of semiconductor devices.

본 발명은, Cu막의 형성 방법은 반도체 디바이스 기술 분야에 넓게 적용 가능하다.The method of forming a Cu film is widely applicable to the semiconductor device technical field.

1　층간 절연막,
2 배리어층,
3 라이너 막,
4 배선층(Cu막),
4A　리플로우 전의 Cu막,
4B　리플로우 후의 Cu막,
4C　리플로우 후에 Cu가 매립된 부위,
4H　요부.1 interlayer insulation film,
2 barrier layers,
3 liner membrane,
4 wiring layer (Cu film),
Cu film before 4A reflow,
Cu film after 4B reflow,
Cu embedded site after 4C reflow,
4H main body.

Claims (5)

층간 절연막에 형성된 요부 내에 라이너 막을 개재시켜 Cu막을 매립하여 형성하는 방법으로,
성막 후의 상기 라이너 막을 열처리하고,
상기 열처리를 실시한 후, 수소를 포함하는 가스의 분위기 하에서 상기 라이너 막의 표면에 대하여 디가스 처리를 실시하고,
상기 디가스 처리를 실시한 후, 상기 열처리 된 상기 라이너 막 상에 Cu막을 형성하고,
상기 라이너 막은, Co막이고,
상기 디가스 처리의 온도는, 상기 열처리의 온도보다 낮은, Cu막의 형성 방법.In a method of embedding a Cu film by interposing a liner film in a recess formed in the interlayer insulating film,
Heat-treat the liner film after film formation,
After the heat treatment, a degas treatment is performed on the surface of the liner film under an atmosphere of a gas containing hydrogen,
After the degas treatment, a Cu film is formed on the heat treated liner film,
The liner film is a Co film,
The temperature of the said degas process is lower than the temperature of the said heat processing, The formation method of a Cu film. 제1항에 있어서,
상기 디가스 처리는, 수소 환원에 의해 상기 Co막의 표면이 수소로 종단된 상태로 되는, Cu막의 형성 방법.The method of claim 1,
The degas treatment is a method of forming a Cu film in which the surface of the Co film is terminated with hydrogen by hydrogen reduction. 층간 절연막에 형성된 요부 내에 라이너 막을 개재시켜 Cu막을 매립하여 형성하는 방법으로,
성막 후의 상기 라이너 막을 열처리하고,
상기 열처리를 실시한 후, 수소를 포함하는 가스의 분위기 하에서 상기 라이너 막의 표면에 대하여 디가스 처리를 실시하고,
상기 디가스 처리를 실시한 후, 상기 열처리 된 상기 라이너 막 상에 Cu막을 형성하고,
상기 라이너 막은, Ni막 또는 CoNi막이고,
상기 디가스 처리의 온도는, 상기 열처리의 온도보다 낮은, Cu막의 형성 방법.In a method of embedding a Cu film by interposing a liner film in a recess formed in the interlayer insulating film,
Heat-treat the liner film after film formation,
After the heat treatment, a degas treatment is performed on the surface of the liner film under an atmosphere of a gas containing hydrogen,
After the degas treatment, a Cu film is formed on the heat treated liner film,
The liner film is a Ni film or a CoNi film,
The temperature of the said degas process is lower than the temperature of the said heat processing, The formation method of a Cu film. 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 디가스 처리의 온도는, 260℃ 이상 290℃ 이하인, Cu막의 형성 방법.The method according to any one of claims 1 to 3,
The temperature of the said degas process is 260 degreeC or more and 290 degrees C or less, The formation method of a Cu film. 제1항에 있어서,
상기 열처리를 실시한 후, 상기 Co막을 대기에 노출시키고, 그 후, 상기 디가스 처리를 실시하는, Cu막의 형성 방법.

The method of claim 1,
After the heat treatment is performed, the Co film is exposed to the atmosphere, and then the degas treatment is performed.

KR1020187017507A 2016-05-16 2017-05-02 Formation method of Cu film KR102059324B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-098032 2016-05-16
JP2016098032 2016-05-16
PCT/JP2017/017264 WO2017199767A1 (en) 2016-05-16 2017-05-02 METHOD FOR FORMING Cu FILM

Publications (2)

Publication Number Publication Date
KR20180084963A KR20180084963A (en) 2018-07-25
KR102059324B1 true KR102059324B1 (en) 2019-12-26

Family

ID=60325082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187017507A KR102059324B1 (en) 2016-05-16 2017-05-02 Formation method of Cu film

Country Status (5)

Country Link
JP (1) JP6470876B2 (en)
KR (1) KR102059324B1 (en)
CN (1) CN108475638B (en)
TW (1) TWI683919B (en)
WO (1) WO2017199767A1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208627A (en) * 1999-01-19 2000-07-28 Hitachi Ltd Production of semiconductor device
JP2012023152A (en) * 2010-07-13 2012-02-02 Ulvac Japan Ltd Co FILM FORMATION METHOD

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258717B1 (en) * 1999-07-30 2001-07-10 International Business Machines Corporation Method to produce high quality metal fill in deep submicron vias and lines
JP4548280B2 (en) * 2005-08-31 2010-09-22 ソニー株式会社 Manufacturing method of semiconductor device
US8916232B2 (en) * 2006-08-30 2014-12-23 Lam Research Corporation Method for barrier interface preparation of copper interconnect
JP5193913B2 (en) * 2009-03-12 2013-05-08 東京エレクトロン株式会社 Method for forming CVD-Ru film and method for manufacturing semiconductor device
TW201124552A (en) 2009-09-02 2011-07-16 Ulvac Inc Method for forming co film
JP6117588B2 (en) * 2012-12-12 2017-04-19 東京エレクトロン株式会社 Method for forming Cu wiring

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208627A (en) * 1999-01-19 2000-07-28 Hitachi Ltd Production of semiconductor device
JP2012023152A (en) * 2010-07-13 2012-02-02 Ulvac Japan Ltd Co FILM FORMATION METHOD

Also Published As

Publication number Publication date
JP6470876B2 (en) 2019-02-13
CN108475638B (en) 2022-11-18
TW201741484A (en) 2017-12-01
TWI683919B (en) 2020-02-01
KR20180084963A (en) 2018-07-25
CN108475638A (en) 2018-08-31
JPWO2017199767A1 (en) 2018-11-22
WO2017199767A1 (en) 2017-11-23

Similar Documents

Publication Publication Date Title
JP6360276B2 (en) Semiconductor device, semiconductor device manufacturing method, and semiconductor manufacturing apparatus
US6107182A (en) Semiconductor device and method of fabricating the same
US11011384B2 (en) Gapfill using reactive anneal
JP2014141739A (en) Film deposition method of manganese metal film, processing system, production method of electronic device and electronic device
KR20120104127A (en) Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
KR100396891B1 (en) Method for forming metal wiring layer
KR101757021B1 (en) Manganese-containing film forming method, processing system, electronic device manufacturing method and electronic device
KR20140041745A (en) Semiconductor device manufacturing method, semiconductor device, semiconductor device manufacturing apparatus, and storage medium
JP2011091242A (en) Method for manufacturing semiconductor device
KR20220111258A (en) Oxygen radical assisted dielectric film densification
CN101689490B (en) Filming method, and treating system
KR102017944B1 (en) Manufacturing method of nickel wiring
WO2021060115A1 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
KR102059324B1 (en) Formation method of Cu film
JP2002329682A (en) Cu THIN FILM MANUFACTURING METHOD
KR20220116263A (en) Doping of Metal Barrier Layers
CN1752282A (en) Annealing technique for eliminating titanium nitride film stress and decreasing film resistance
JP2000331957A (en) FORMATION OF Cu WIRING FILM
JP2015018839A (en) Cu WIRING STRUCTURE FORMATION METHOD
KR100872799B1 (en) Manufacturing method of metal silicide by plasma-enhanced atomic layer deposition for contact application in semiconductor devices
JP4327407B2 (en) Copper wiring film forming method
JPH1064849A (en) Method and apparatus for manufacturing thin film
TW202333223A (en) Tungsten fluoride soak and treatment for tungsten oxide removal
CN117334636A (en) Composite barrier layer
JP2007214593A (en) Copper wiring film forming method and wiring film

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant