KR102055587B1 - Heat-Sink Substrate For High-Power Semiconductor, High-Power Semiconductor Module Comprising The Same, And Manufacturing Process Thereof - Google Patents

Heat-Sink Substrate For High-Power Semiconductor, High-Power Semiconductor Module Comprising The Same, And Manufacturing Process Thereof Download PDF

Info

Publication number
KR102055587B1
KR102055587B1 KR1020190064286A KR20190064286A KR102055587B1 KR 102055587 B1 KR102055587 B1 KR 102055587B1 KR 1020190064286 A KR1020190064286 A KR 1020190064286A KR 20190064286 A KR20190064286 A KR 20190064286A KR 102055587 B1 KR102055587 B1 KR 102055587B1
Authority
KR
South Korea
Prior art keywords
metal layer
insulating
electrode metal
high power
electrode
Prior art date
Application number
KR1020190064286A
Other languages
Korean (ko)
Inventor
이종은
Original Assignee
이종은
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이종은 filed Critical 이종은
Application granted granted Critical
Publication of KR102055587B1 publication Critical patent/KR102055587B1/en
Priority to US17/615,099 priority Critical patent/US11984326B2/en
Priority to CN202080050680.1A priority patent/CN114097077A/en
Priority to EP20815097.9A priority patent/EP3979315A4/en
Priority to PCT/KR2020/007026 priority patent/WO2020242255A1/en
Priority to JP2021571351A priority patent/JP7289374B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Disclosed are a radiation substrate for a high-power semiconductor, a high-power semiconductor module including the same and a manufacturing method thereof. According to the present invention, the radiation substrate for a high-power semiconductor includes: an electrode metal layer including an electrode pattern in which a high-power semiconductor element is embedded through an insulation groove; a metal base forming a radiator spreading and radiating heat emitted from the high-power semiconductor element through thermal conduction; and an insulation layer having an electric insulation property, and placed between the electrode metal layer and the metal base. The insulation groove includes a part cut vertically from the surface of the electrode metal layer. According to the present invention, since a cross-sectional profile which is almost vertical in a stepped part is formed by cutting at least one part of the insulation groove from which the electrode metal electrode has been removed, excellent insulation performance can be provided. According to the present invention, the manufacturing method can include a cutting step of cutting an insulation groove pattern and an etching groove of etching a remaining part of the insulation groove pattern.

Description

고전력 반도체용 방열기판, 이를 포함하는 고전력 반도체 모듈, 및 그 제조 방법 {Heat-Sink Substrate For High-Power Semiconductor, High-Power Semiconductor Module Comprising The Same, And Manufacturing Process Thereof}Heat-Sink Substrate For High-Power Semiconductor, High-Power Semiconductor Module Comprising The Same, And Manufacturing Process Thereof}

본 발명은 반도체 소자 실장용 방열기판, 이를 포함하는 반도체 모듈, 그 제조방법에 관한 것이다. 좀 더 구체적으로, 본 발명은 방열판 기능과 반도체 소자 실장용 회로기판의 기능을 겸한 방열기판에 있어서, 고전력 반도체 소자의 실장에 적합하도록 두꺼운 전극 금속층을 구비한 방열기판의 제조방법 및 그에 따른 구조적 특징에 관한 것이다. The present invention relates to a heat dissipation substrate for mounting a semiconductor device, a semiconductor module including the same, and a manufacturing method thereof. More specifically, the present invention provides a method for manufacturing a heat dissipation substrate having a thick electrode metal layer suitable for mounting a high-power semiconductor device in a heat dissipation substrate having a function of a heat sink and a circuit board for mounting a semiconductor device, and structural features thereof It is about.

최근 전력 산업 분야에서는 태양광 발전이나 풍력 발전 등의 신재생 에너지 분야의 연구 개발 및 전기 전자 기기의 효율 향상과 에너지 절감 문제에 대해서 적극적으로 연구하고 있다 여기에 사용되는 핵심 부품은 파워 디바이스를 활용한 파워 모듈, 즉 전력 반도체 모듈이다.Recently, the power industry is actively researching R & D in new and renewable energy fields such as photovoltaic and wind power generation, and improving the efficiency and energy savings of electrical and electronic devices. It is a power module, that is, a power semiconductor module.

이들 파워계 디바이스에서 사용되는 전류는 수십~수백 암페어(Ampere) 이며, 또한 전압도 수백~수천 볼트(Volt)로 고전력(High-power)이기 때문에 파워 모듈에서 발생하는 열이 많고 그 열에 의한 디바이스의 오동작과 신뢰성에 문제가 발생할 수 있다. 이러한 불량을 방지하기 위해서 전력 반도체 소자에서 발생한 열을 어떻게 신속히 방출시키는가가 큰 문제가 되고 있다. The current used in these power-based devices is tens to hundreds of amperes, and the voltage is hundreds to thousands of volts, which is high-power. Malfunctions and reliability may occur. In order to prevent such a defect, how to quickly release the heat generated in the power semiconductor device has become a big problem.

종래의 전력 반도체용 금속 인쇄회로기판의 제조 방법은 열전도도가 높은 금속 기판과 동박 사이에 절연층을 삽입하고, 고온 고압으로 적층(Hot press) 한 후에 일반적인 인쇄회로기판 제조 공정을 거쳐서 제조한다. 종래 기술로 제조한 금속 인쇄회로기판 (Metal PCB)의 열전도도는 일반적으로 30~50 W/m.K이며 충분한 열 방출을 위해서 커다란 히트싱크를 부착해야 한다. 여기서, 일반적인 인쇄회로기판 제조 공정은 동박으로 이루어진 층에 회로 전극 패턴을 형성하기 위해 에칭 또는 도금 공정을 활용한다. In the conventional method of manufacturing a metal printed circuit board for power semiconductor, an insulating layer is inserted between a metal substrate having a high thermal conductivity and a copper foil, and manufactured by performing a general printed circuit board manufacturing process after hot pressing at a high temperature and high pressure. The thermal conductivity of metal PCBs manufactured in the prior art is generally 30-50 W / m.K and a large heat sink must be attached for sufficient heat dissipation. Here, a general printed circuit board manufacturing process utilizes an etching or plating process to form a circuit electrode pattern on a layer made of copper foil.

그런데 고전력 반도체용 방열기판에 종래의 금속 인쇄회로기판 제조 방법을 적용하기에는 무리가 따른다. 고전력 반도체 실장을 위해 전극 금속층의 두께를 두껍게 할 경우 에칭이나 도금 방식으로는 대응하기 어렵기 때문이다. 실제로 해당 기술분야에서 전극 금속층의 두께가 0.15mm 이상이면 에칭이나 도금 방식으로는 채산성을 유지하기 어렵다고 판단되는 실정이다. 이뿐만 아니라, 전극 패턴의 단면 프로파일이 열화되어 절연파괴가 일어나기 쉽다는 문제점이 있다. However, it is difficult to apply a conventional metal printed circuit board manufacturing method to a heat dissipation substrate for a high power semiconductor. This is because when the thickness of the electrode metal layer is increased for high power semiconductor mounting, it is difficult to cope with etching or plating. In fact, if the thickness of the electrode metal layer is 0.15mm or more in the art, it is determined that it is difficult to maintain profitability by etching or plating. In addition to this, there is a problem in that the cross-sectional profile of the electrode pattern is deteriorated and insulation breakdown is likely to occur.

대한민국 등록특허공보 제10-1336087호 (2013.11.27)Republic of Korea Patent Publication No. 10-1336087 (2013.11.27)

본 발명은 전술한 문제점을 해결하기 위한 것으로, 두께 0.2mm 이상의 두꺼운 전극 금속층을 갖는 고전력 반도체용 방열기판, 이를 포함하는 고전력 반도체 모듈, 및 그 제조방법을 제공하는 데에 그 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and an object thereof is to provide a heat dissipation substrate for a high power semiconductor having a thick electrode metal layer of 0.2 mm or more in thickness, a high power semiconductor module including the same, and a method of manufacturing the same.

본 발명에 따른 고전력 반도체용 방열기판의 제조방법은, 두꺼운 전극 금속층을 효과적으로 패터닝하고, 전극 금속층이 삭제된 절연홈의 단차부에서 수직에 가까운 단면 프로파일을 형성하여 우수한 절연 성능을 제공하는 데에 그 목적이 있다. 또한, 이를 통해 전극 패턴에서 발생하는 저항 발열을 감소시킴으로써 전체적인 발열의 감소는 물론 전력 반도체 모듈의 에너지 효율을 향상시키는 것을 목적으로 한다. The method for manufacturing a heat dissipation substrate for a high power semiconductor according to the present invention is effective in patterning a thick electrode metal layer and forming a cross-sectional profile close to the vertical in the stepped portion of the insulating groove from which the electrode metal layer is removed, thereby providing excellent insulation performance. There is a purpose. In addition, the purpose of this is to reduce the resistance heat generated in the electrode pattern to reduce the overall heat generation as well as to improve the energy efficiency of the power semiconductor module.

본 발명에 따른 고전력 반도체용 방열기판의 제조방법은, 고정 깊이 절삭툴을 이용하여 전극 금속층의 표면으로부터 일정한 깊이로 절삭하여 절연홈 패턴을 형성하는 공정을 포함하여 구성된다. The method for manufacturing a heat dissipation substrate for a high power semiconductor according to the present invention includes a step of forming an insulating groove pattern by cutting to a predetermined depth from the surface of an electrode metal layer using a fixed depth cutting tool.

본 발명에 따른 고전력 반도체용 방열기판은 두께 0.2mm 이상의 전극 금속층을 구비하고, 상기 전극 금속층을 전극 패턴과 전극 패턴을 분할하는 절연홈은, (i)상기 전극 금속층의 두께 이상의 깊이로 한번에 절삭되어 형성되거나, (ii)소정 두께(t)의 잔여부를 남기로 절삭된 상태로 전극 금속층이 절연층과 금속 베이스 또는 세라믹 베이스와 접합된 후에 상기 잔여부를 에칭하여 형성되거나, (iii) 상기 (ii)의 경우에서 에칭 대신 반대편에서 상기 잔여부를 절삭함으로써 형성될 수 있다. The heat dissipation substrate for a high power semiconductor according to the present invention includes an electrode metal layer having a thickness of 0.2 mm or more, and an insulating groove for dividing the electrode pattern and the electrode pattern into the electrode metal layer is (i) cut at a depth greater than or equal to the thickness of the electrode metal layer at one time. Or (ii) etching the remaining portion after the electrode metal layer is bonded to the insulating layer and the metal base or the ceramic base in a state of cutting to leave the remaining portion of the predetermined thickness t, or (iii) the (ii) Can be formed by cutting the residue on the opposite side instead of etching.

본 발명의 한 측면에 따른 고전력 반도체용 방열기판은, 절연홈에 의해 고전력 반도체 소자가 실장되는 전극 패턴이 형성된 전극 금속층; 상기 고전력 반도체 소자로부터 방출된 열을 열전도에 의해 확산 및 발산하는 방열체를 구성하는 금속 베이스; 및 전기적 절연성을 띠고, 상기 전극 금속층과 상기 금속 베이스 사이에 배치된 절연층;을 포함하고, 상기 절연홈은 상기 전극 금속층의 표면으로부터 수직으로 절삭 가공된 부분을 포함한다.According to an aspect of the present invention, there is provided a heat dissipation substrate for a high power semiconductor, including: an electrode metal layer having an electrode pattern on which a high power semiconductor element is mounted by an insulating groove; A metal base constituting a heat sink for diffusing and dissipating heat emitted from the high power semiconductor element by heat conduction; And an insulating layer having electrical insulation and disposed between the electrode metal layer and the metal base, wherein the insulating groove includes a portion which is vertically cut from the surface of the electrode metal layer.

상기 절연홈은 상기 전극 금속층의 바닥면보다 깊고 상기 절연층의 바닥면보다 얕은 깊이로 절삭 가공되어 상기 절연층을 노출시키는 것일 수 있다. The insulating groove may be cut deeper than the bottom surface of the electrode metal layer and shallower than the bottom surface of the insulating layer to expose the insulating layer.

상기 절연홈은 등방성 식각에 의해 형성된 부분을 더 포함할 수 있다.The insulating groove may further include a portion formed by isotropic etching.

상기 고전력 반도체용 방열기판은, 상기 금속 베이스에서 상기 절연층과 접하는 면과 상기 전극 금속층에서 상기 절연층과 접하는 면 중 적어도 어느 한쪽에 단면이 도브테일 형태인 홈과 상기 홈 내부가 상기 절연층과 동일한 소재로 채워진 보강돌기를 더 포함할 수 있다. The heat dissipation substrate for the high power semiconductor may include a groove having a dovetail cross section in at least one of a surface in contact with the insulating layer in the metal base and a surface in contact with the insulating layer in the electrode metal layer, and the inside of the groove may be the same as the insulating layer. It may further include a reinforcement protrusion filled with the material.

본 발명의 한 측면에 따른 고전력 반도체용 방열기판의 제조 방법은, 금속 베이스, 절연층, 및 전극 금속층이 순서대로 적층된 형태로 접합된 다층 방열기판을 형성하는 단계; 및, 고정 깊이 절삭툴을 이용하여 상기 전극 금속층의 표면으로부터 수직으로 상기 전극 금속층의 바닥면보다 깊고 상기 절연층의 바닥면보다 얕아 상기 절연층을 노출시키는 깊이의 절연홈을 절삭 가공함으로써 전극 패턴을 형성하는 단계;를 포함하여 구성될 수 있다. According to an aspect of the present invention, there is provided a method of manufacturing a heat dissipation substrate for a high power semiconductor, comprising: forming a multilayer heat dissipation substrate bonded to a metal base, an insulating layer, and an electrode metal layer sequentially stacked; And forming an electrode pattern by cutting an insulating groove having a depth deeper than a bottom surface of the electrode metal layer and shallower than a bottom surface of the insulating layer to expose the insulating layer vertically from the surface of the electrode metal layer using a fixed depth cutting tool. It can be configured to include.

또한, 본 발명의 한 측면에 따른 고전력 반도체용 방열기판의 제조 방법은, 금속 베이스 상에 형성된 절연층 또는 절연성의 세라믹 베이스 상에 접합되는 전극 금속층이 전극 패턴을 이루도록 절연홈을 형성하는 고전력 반도체용 방열기판의 제조 방법에 있어서, 상기 전극 금속층을 그 일면으로부터 상기 전극 금속층의 두께보다 얕은 소정의 깊이로 절삭하고 잔여부를 남겨 절연홈 패턴을 형성하는 절삭 단계; 및 상기 전극 금속층이 상기 절연층 또는 상기 세라믹 베이스와 접합된 상태에서 상기 절연홈 패턴을 따라 남겨진 상기 잔여부를 에칭하여 상기 전극 패턴을 형성하는 에칭 단계;를 포함하여 구성될 수 있다. In addition, a method for manufacturing a heat dissipation substrate for a high power semiconductor according to an aspect of the present invention is for a high power semiconductor in which an insulating groove is formed such that an insulating layer formed on a metal base or an electrode metal layer bonded on an insulating ceramic base forms an electrode pattern. A method of manufacturing a heat dissipation substrate, the method comprising: cutting the electrode metal layer from a surface thereof to a predetermined depth shallower than the thickness of the electrode metal layer and leaving a residual portion to form an insulating groove pattern; And an etching step of forming the electrode pattern by etching the remaining portion left along the insulating groove pattern while the electrode metal layer is bonded to the insulating layer or the ceramic base.

여기서, 상기 절삭 단계와 상기 에칭 단계의 사이에 상기 절연홈 패턴이 형성된 상기 전극 금속층을 상기 금속 베이스 상에 형성된 절연층 또는 상기 세라믹 베이스 상에 접합하는 접합 단계를 더 포함할 수 있다. Here, the method may further include a bonding step of bonding the electrode metal layer having the insulating groove pattern formed thereon between the cutting step and the etching step on the insulating layer or the ceramic base formed on the metal base.

상기 접합 단계는 상기 절연층을 매개로 상기 전극 금속층과 상기 금속 베이스를 핫프레스 공정을 통해 접합하는 것일 수 있다. The bonding step may be to bond the electrode metal layer and the metal base through a hot press process through the insulating layer.

상기 전극 금속층 또는 상기 금속 베이스에서 상기 절연층과 접하는 면에 상기 접합 단계 이전에 단면이 도브테일 형태인 홈을 형성한 후 진공 핫프레스 공정을 진행하여 상기 절연층과 연결된 보강돌기를 형성할 수도 있다. In the electrode metal layer or the metal base, a groove having a dovetail cross section may be formed on the surface contacting the insulating layer before the joining step, and a reinforcing protrusion connected to the insulating layer may be formed by performing a vacuum hot press process.

한편, 상기 에칭 단계는 상기 잔여부가 상기 전극 금속층에서 이 상기 절연층 또는 상기 세라믹 베이스와 접합되는 면의 반대편에 배치되도록 접합된 상태에서 상기 잔여부를 에칭하도록 구성될 수 있다. On the other hand, the etching step may be configured to etch the residual portion in a bonded state such that the residue is disposed opposite the surface to be bonded to the insulating layer or the ceramic base in the electrode metal layer.

본 발명에 따르면 두께 0.2mm 이상의 두꺼운 전극 금속층을 갖는 고전력 반도체용 방열기판, 이를 포함하는 고전력 반도체 모듈, 및 그 제조방법이 제공된다. According to the present invention, there is provided a heat dissipation substrate for a high power semiconductor having a thick electrode metal layer having a thickness of 0.2 mm or more, a high power semiconductor module including the same, and a manufacturing method thereof.

본 발명에 따른 고전력 반도체용 방열기판의 제조방법은, 채산성을 유지할 수 있는 범위에서 두꺼운 전극 금속층을 효과적으로 패터닝하고, 전극 금속층이 삭제된 절연홈의 단차부에서 수직에 가까운 단면 프로파일을 형성하여 우수한 절연 성능을 제공한다. 이를 통해 전극 패턴에서 발생하는 저항 발열을 감소시킴으로써 전체적인 발열의 감소는 물론 전력 반도체 모듈의 에너지 효율과 수명을 향상시키는 효과가 있다. The manufacturing method of the heat dissipation substrate for high power semiconductors according to the present invention effectively patterning a thick electrode metal layer in a range capable of maintaining profitability, and forming an excellent cross-sectional profile close to the vertical in the stepped portion of the insulating groove from which the electrode metal layer is removed. Performance. As a result, the resistance heat generated in the electrode pattern is reduced, thereby reducing the overall heat generation and improving the energy efficiency and lifespan of the power semiconductor module.

도 1은 본 발명의 한 실시예에 따른 고전력 반도체 모듈을 보인다.
도 2는 본 발명의 한 실시예에 따른 고전력 반도체용 방열기판의 전극 패터닝 공정을 보인다.
도 3은 본 발명의 한 실시예로서 고정 깊이 절삭툴을 이용한 전극 패터닝 공정을 보인다.
도 4는 본 발명의 한 실시예에 따른 고전력 반도체용 방열기판의 제조방법을 보인다.
도 5는 본 발명의 한 실시예에 따른 고전력 반도체용 방열기판의 제조방법을 보인다.
도 6은 본 발명의 한 실시예에 따른 고전력 반도체용 방열기판의 제조방법을 보인다.
도 7은 본 발명의 한 실시예에 따른 고전력 반도체용 방열기판의 제조방법을 보인다.
도 8은 본 발명의 한 실시예에 따른 고전력 반도체용 방열기판의 제조방법을 보인다.
도 9는 본 발명의 한 실시예에 따른 고전력 반도체용 방열기판의 제조방법을 보인다.
도 10은 본 발명의 한 실시예에 따른 고전력 반도체용 방열기판을 보인다.
도 11은 본 발명의 한 실시예에 따른 고전력 반도체용 방열기판을 보인다.1 shows a high power semiconductor module according to one embodiment of the invention.
2 shows an electrode patterning process of a heat dissipation substrate for a high power semiconductor according to one embodiment of the present invention.
Figure 3 shows an electrode patterning process using a fixed depth cutting tool as an embodiment of the present invention.
4 shows a method of manufacturing a heat dissipation substrate for a high power semiconductor according to an embodiment of the present invention.
5 shows a method of manufacturing a heat dissipation substrate for a high power semiconductor according to an embodiment of the present invention.
6 shows a method of manufacturing a heat dissipation substrate for a high power semiconductor according to an embodiment of the present invention.
7 shows a method of manufacturing a heat dissipation substrate for a high power semiconductor according to an embodiment of the present invention.
8 shows a method of manufacturing a heat dissipation substrate for a high power semiconductor according to an embodiment of the present invention.
9 shows a method of manufacturing a heat dissipation substrate for a high power semiconductor according to an embodiment of the present invention.
10 shows a heat dissipation substrate for a high power semiconductor according to an embodiment of the present invention.
11 illustrates a heat dissipation substrate for a high power semiconductor according to an embodiment of the present invention.

이하에서는 도면을 참조하여 본 발명의 다양한 실시예를 설명한다. 실시예를 통해 본 발명의 기술적 사상이 좀 더 명확하게 이해될 수 있을 것이다. 또한, 본 발명은 이하에 설명된 실시예에 한정되는 것이 아니라 본 발명이 속한 기술적 사상의 범위 내에서 다양한 형태로 변형될 수 있다. 한편 동일한 도면 부호는 동일한 특성을 갖는 구성요소임을 나타내는 것으로서, 한 도면에 관한 설명에서 언급된 것과 동일한 도면 부호를 갖는 구성요소에 대한 설명은 다른 도면에 대한 설명에서는 생략될 수 있다.Hereinafter, various embodiments of the present invention will be described with reference to the drawings. Through the embodiments will be understood the technical spirit of the present invention more clearly. In addition, the present invention is not limited to the embodiments described below, but may be modified in various forms within the scope of the technical idea to which the present invention belongs. Meanwhile, the same reference numerals indicate that the components have the same characteristics, and a description of the components having the same reference numerals as those mentioned in the description of one drawing may be omitted in the description of the other drawings.

도 1은 본 발명의 한 실시예에 따른 고전력 반도체 모듈을 보인다.1 shows a high power semiconductor module according to one embodiment of the invention.

(a)에서 발명의 한 실시예에 따른 고전력 반도체 모듈(M)은 고전력 반도체용 방열기판(101)과 전력 반도체 소자(201)를 포함한다. 상기 전력 반도체 소자(201)는 상기 고전력 반도체용 방열기판(101) 상면의 전극 패턴(31) 상에 실장되고, 와이어 본딩(201)을 통해 전기적으로 연결된다.The high power semiconductor module M according to an embodiment of the present invention (a) includes a heat dissipation substrate 101 and a power semiconductor device 201 for a high power semiconductor. The power semiconductor device 201 is mounted on the electrode pattern 31 on the top surface of the heat dissipation substrate 101 for the high power semiconductor, and is electrically connected through a wire bonding 201.

(b)는 상기 (a)에 표시된 I-I' 단면을 보인다. 상기 고전력 반도체용 방열기판(101)은 도면의 아래쪽으로부터 금속 베이스(10)와, 절연층(20), 그리고 전극 금속층(30)으로 구성된다. 상기 금속 베이스(10)는 구리, 알루미늄 등의 열전도성이 우수한 금속으로 이루어지고, 상기 절연층(20)은 전기 절연성의 합성수지, 산화물 또는 질화물을 포함하여 구성될 수 있다. 상기 절연층(20)은 전기 절연성 외에도 열전도성 및 내열성이 우수한 소재로 이루어진 것이 바람직하며, 점착 혹은 접착성을 가져 상기 금속 베이스(10)와 상기 전극 금속층(30)을 접합시키는 역할을 겸할 수도 있다. 전극 금속층(30)은 구리, 구리-망간 합금 등 비저항 낮고, 열전도성 우수한 금속으로 이루어질 수 있다. 전극 패턴(31)은 상기 전극 금속층(30)의 일부분이 바닥까지 삭제되어 상기 절연층(20)을 노출시키는 절연홈(32)에 의해 형성된다. 여기서 상기 전극 금속층(30)의 두께는 0.2mm 이상인 것이 바람직하다.(b) shows the II 'cross section shown in (a). The heat dissipation substrate 101 for the high power semiconductor is composed of a metal base 10, an insulating layer 20, and an electrode metal layer 30 from the lower side of the drawing. The metal base 10 is made of a metal having excellent thermal conductivity such as copper and aluminum, and the insulating layer 20 may include an electrically insulating synthetic resin, an oxide, or a nitride. The insulating layer 20 is preferably made of a material having excellent thermal conductivity and heat resistance in addition to electrical insulation, and may have a role of bonding the metal base 10 and the electrode metal layer 30 to have adhesion or adhesion. . The electrode metal layer 30 may be made of a metal having low resistivity and excellent thermal conductivity such as copper and a copper-manganese alloy. The electrode pattern 31 is formed by an insulating groove 32 exposing a portion of the electrode metal layer 30 to the bottom to expose the insulating layer 20. The thickness of the electrode metal layer 30 is preferably 0.2 mm or more.

도 2는 본 발명의 한 실시예에 따른 고전력 반도체용 방열기판의 전극 패터닝 공정을 보인다. 2 shows an electrode patterning process of a heat dissipation substrate for a high power semiconductor according to an embodiment of the present invention.

(a)는 대량 생산 공정의 예시로서 대면적의 다층 방열기판(B)의 상면을 구성하는 전극 금속층(30)에 각각의 고전력 반도체 모듈에 대응되는 회로 패턴이 어레이 형태로 다수 배치되도록, 고정 깊이 절삭툴(E)로 상기 전극 금속층(30)을 패터닝하는 모습을 보인다. (a) is an example of a mass production process, in which a plurality of circuit patterns corresponding to each high power semiconductor module are arranged in an array form on the electrode metal layer 30 constituting the upper surface of the large-scale multi-layer heat dissipation substrate B, and having a fixed depth. The electrode metal layer 30 is patterned by the cutting tool E. FIG.

(b)는 고정 깊이 절삭툴(E)의 구성을 상세히 보인다(구체적인 구성에 대한 설명은 특허문헌 1 참조). 일정한 깊이(d)를 유지하며 절삭함으로써 절연홈(32)의 패턴을 형성한다. (b) shows the structure of the fixed depth cutting tool E in detail (refer patent document 1 for the description of a specific structure). By cutting while maintaining a constant depth (d) to form a pattern of the insulating groove (32).

도 3은 본 발명의 한 실시예로서 고정 깊이 절삭툴을 이용한 전극 패터닝 공정을 보인다.Figure 3 shows an electrode patterning process using a fixed depth cutting tool as an embodiment of the present invention.

본 도면은 제1 실시예에 따른 고전력 반도체용 방열기판(M0)의 제조방법을 나타낸다. 금속 베이스(10), 절연층(20), 및 전극 금속층(30)이 아래서부터 순서대로 적층된 상태에서 고정 깊이 절삭툴(E)을 이용하여 상기 전극 금속층(30)의 두께보다 깊고, 절연층(20)만을 노출시키는 깊이의 절연홈(32)을 형성한다.This figure shows a method of manufacturing a heat dissipation substrate M0 for high power semiconductor according to the first embodiment. The metal base 10, the insulating layer 20, and the electrode metal layer 30 are stacked deeper than the thickness of the electrode metal layer 30 using the fixed depth cutting tool E while being stacked in order from the bottom, and the insulating layer An insulating groove 32 having a depth exposing only (20) is formed.

도 4는 본 발명의 한 실시예에 따른 고전력 반도체용 방열기판의 제조방법을 보인다. 본 도면은 제2 실시예에 따른 고전력 반도체용 방열기판(M1)의 제조방법을 나타낸다. 4 shows a method of manufacturing a heat dissipation substrate for a high power semiconductor according to an embodiment of the present invention. This figure shows a method for manufacturing a heat dissipation substrate M1 for high power semiconductor according to a second embodiment.

(a) 도 3의 실시예와 같이 금속 베이스(10), 절연층(20), 및 전극 금속층(30)이 아래서부터 순서대로 적층된 다층 방열기판(101)을 형성하고, 전극 금속층(30) 상면에 전극 패턴 형태의 마스크 패턴(41)을 형성한다.(a) As shown in the embodiment of FIG. 3, the multilayer base substrate 101 in which the metal base 10, the insulating layer 20, and the electrode metal layer 30 are stacked in this order is formed, and the electrode metal layer 30 is formed. The mask pattern 41 in the form of an electrode pattern is formed on the upper surface.

(b) 고정 깊이 절삭툴(E)을 이용하여 마스크 패턴(41)이 인쇄되지 않은 부분에 절연홈(32)을 형성한다. 이때, 절연홈(32)의 바닥에 0.05mm 내지 0.1mm인 두께(t)의 잔여부를 남긴다.(b) The insulating groove 32 is formed in the portion where the mask pattern 41 is not printed using the fixed depth cutting tool E. FIG. At this time, the remaining portion of the thickness (t) of 0.05mm to 0.1mm is left at the bottom of the insulating groove (32).

(c) 에칭을 통해 절연홈(32) 바닥의 잔여부를 제거하여, 절연층(20)이 노출되도록 한다. 각 모듈에 대응되도록 다층 방열기판(101)을 절단하면 고전력 반도체용 방열기판(M1)이 완성된다.(c) The remaining portion of the bottom of the insulating groove 32 is removed by etching so that the insulating layer 20 is exposed. When the multilayer heat dissipation substrate 101 is cut to correspond to each module, the heat dissipation substrate M1 for high power semiconductor is completed.

도 5는 본 발명의 한 실시예에 따른 고전력 반도체용 방열기판의 제조방법을 보인다. 본 도면은 제3 실시예에 따른 고전력 반도체용 방열기판(M1)의 제조방법을 나타낸다. 5 shows a method of manufacturing a heat dissipation substrate for a high power semiconductor according to an embodiment of the present invention. This figure shows a method of manufacturing a heat dissipation substrate M1 for high power semiconductor according to a third embodiment.

(a) 전극 금속층(30) 상면에 마스크 패턴(41) 형성된 상태로 고정 깊이 절삭툴(E)을 이용하여 절연홈(32) 패턴을 형성한다. 이때, 절연홈(32)의 바닥에 소정 두께(t)의 잔여부(320)을 남긴다. 여기서 소정의 두께(t)는 도 4의 실시예와 같다. 위와 별도로 금속 베이스(10) 상면에 절연층(20)이 적층된 기판을 준비한다. (a) The insulating groove 32 pattern is formed using the fixed depth cutting tool E while the mask pattern 41 is formed on the upper surface of the electrode metal layer 30. At this time, the remaining portion 320 of the predetermined thickness t is left at the bottom of the insulating groove 32. The predetermined thickness t is the same as that of the embodiment of FIG. 4. Apart from the above, the substrate on which the insulating layer 20 is stacked is prepared on the upper surface of the metal base 10.

(b) 위의 (a)에서 절연홈(32) 패턴이 형성된 전극 금속층(30)을 금속 베이스(10) 상면에 절연층(20)이 적층된 기판상에 접합한다. 접합에는 진공 핫 프레스 공법이 적용될 수 있다. 열전도성이 우수한 접착제를 이용한 접착도 가능하고, 상기 절연층(20)이 접착층으로서의 기능을 가질 수도 있다.(b) In the above (a), the electrode metal layer 30 having the insulating groove 32 pattern formed thereon is bonded to the substrate on which the insulating layer 20 is stacked on the upper surface of the metal base 10. The vacuum hot press method may be applied to the bonding. Adhesion using an adhesive excellent in thermal conductivity is also possible, and the insulating layer 20 may have a function as an adhesive layer.

(c) 에칭을 통해 절연홈(32) 바닥의 잔여부(320)을 제거하여, 절연층(20)이 노출되도록 한다. 각 모듈에 대응되도록 다층 방열기판을 절단하면 고전력 반도체용 방열기판(M1)이 완성된다.(c) The remaining portion 320 of the bottom of the insulating groove 32 is removed by etching so that the insulating layer 20 is exposed. When the multilayer heat dissipation substrate is cut to correspond to each module, the heat dissipation substrate M1 for the high power semiconductor is completed.

도 6은 본 발명의 한 실시예에 따른 고전력 반도체용 방열기판의 제조방법을 보인다. 본 도면은 제4 실시예에 따른 고전력 반도체용 방열기판(M2)의 제조방법을 나타낸다.6 shows a method of manufacturing a heat dissipation substrate for a high power semiconductor according to an embodiment of the present invention. This figure shows a method of manufacturing a heat dissipation substrate M2 for high power semiconductor according to a fourth embodiment.

(a) 상기 도 5의 실시예와 마찬가지로 전극 금속층(30)에 절연홈(32) 패턴을 형성하며 소정 두께(t)의 잔여부(321)을 남긴다. 도 5의 (a)와 다른 점은 마스크 패턴(42)의 반대쪽 면을 고정 깊이 절삭툴(E)로 가공한다는 점이다. 역시 이와 별도로 금속 베이스(10) 상면에 절연층(20)이 적층된 기판을 준비한다. As in the embodiment of FIG. 5, the insulating groove 32 pattern is formed in the electrode metal layer 30, and the remaining portion 321 of the predetermined thickness t is left. A difference from FIG. 5A is that the opposite surface of the mask pattern 42 is processed with the fixed depth cutting tool E. FIG. Separately, a substrate on which the insulating layer 20 is stacked is prepared on the upper surface of the metal base 10.

(b) 금속 베이스(10)와 절연층(20)이 적층된 기판 위에 위의 (a)에서 절연홈(32) 패턴이 형성된 전극 금속층(30)을 접합한다. 이때, 절연홈(32)이 형성된 면이 절연층(20)과 접하도록 하고, 마스크 패턴(42)과 잔여부(321)이 있는 면이 상면을 이루도록 한다. (b) The electrode metal layer 30 having the insulating groove 32 pattern formed thereon is bonded to the substrate on which the metal base 10 and the insulating layer 20 are stacked. In this case, the surface on which the insulating groove 32 is formed is in contact with the insulating layer 20, and the surface having the mask pattern 42 and the remaining portion 321 forms an upper surface.

(c) 마스크 패턴(42)이 형성된 면으로부터 노출된 잔여부(321)을 에칭을 통해 삭제한다. 에칭 대신 상기 고정 깊이 절삭툴(E)을 이용하여 상기 잔여부(320)를 추가로 절삭할 수도 있다. 이 경우, 상기 고정 깊이 절삭툴(E)의 절삭 깊이는 상기 잔여부(321)의 두께(t)보다 깊고, 상기 절연홈(32)의 깊이를 넘지 않도록 한다. 그 결과 절연홈(32)을 통해 절연층(20)이 노출된 구조가 형성된다. 각 모듈에 대응되도록 다층 방열기판을 절단하면 고전력 반도체용 방열기판(M2)이 완성된다.(c) The remaining portion 321 exposed from the surface on which the mask pattern 42 is formed is deleted by etching. Instead of etching, the remaining part 320 may be further cut by using the fixed depth cutting tool E. FIG. In this case, the cutting depth of the fixed depth cutting tool E is deeper than the thickness t of the remaining portion 321 and does not exceed the depth of the insulating groove 32. As a result, a structure in which the insulating layer 20 is exposed through the insulating groove 32 is formed. When the multilayer heat dissipation substrate is cut to correspond to each module, the heat dissipation substrate M2 for the high power semiconductor is completed.

도 7은 본 발명의 한 실시예에 따른 고전력 반도체용 방열기판의 제조방법을 보인다. 본 도면은 제5 실시예에 따른 고전력 반도체용 방열기판(M3)의 제조방법을 나타낸다.7 shows a method of manufacturing a heat dissipation substrate for a high power semiconductor according to an embodiment of the present invention. This figure shows a method of manufacturing a heat dissipation substrate M3 for high power semiconductor according to a fifth embodiment.

(a) 히트 싱크로서 세라믹 베이스(11)가 적용된다. 세라믹 베이스(11) 상에 전극 금속층(30)이 접합된 구조의 다층 방열기판을 구비하고, 전극 금속층(30) 상면에 마스크 패턴(41)을 형성한다. 세라믹 베이스(11)는 질화알루미늄(AlN), 탄화실리콘(SiC) 등의 소재로 이루어질 수 있고, 상기 세라믹 베이스(11)와 전극 금속층(30)의 접합에는 DCB(Direct Copper Bonding), AMB(Active Metal Brazing) 등의 기술이 적용될 수 있다. 이러한 기술을 이용하여 이미 상용화된 제품을 이용할 수도 있다. (a) The ceramic base 11 is applied as a heat sink. A multilayer heat dissipation substrate having a structure in which the electrode metal layer 30 is bonded to the ceramic base 11 is provided, and a mask pattern 41 is formed on the upper surface of the electrode metal layer 30. The ceramic base 11 may be made of a material such as aluminum nitride (AlN), silicon carbide (SiC), or the like, and the bonding of the ceramic base 11 and the electrode metal layer 30 may include direct copper bonding (DCB) and active active material (AMB). Metal Brazing) and the like can be applied. You can also use products already commercialized using these technologies.

고정 깊이 절삭툴(E)을 이용하여 절연홈(32) 패턴을 형성할 때, 소정 깊이(t)의 잔여부(320)을 남긴다. 절삭툴이 전극 금속층(30)을 관통하여 세라믹 베이스(11)와 직접 접촉하지 않도록 마진을 둔 것이다. When the insulating groove 32 pattern is formed using the fixed depth cutting tool E, the remaining portion 320 of the predetermined depth t is left. The cutting tool has a margin so as not to directly contact the ceramic base 11 through the electrode metal layer 30.

(b) 상면으로부터의 에칭을 통해 상기 잔여부(320)을 제거하고 절연홈(32)을 통해 세라믹 베이스(11)가 노출되도록 한다. 각 모듈에 대응되도록 다층 방열기판을 절단하면 고전력 반도체용 방열기판(M3)이 완성된다.(b) The remaining portion 320 is removed by etching from the top surface, and the ceramic base 11 is exposed through the insulating groove 32. When the multilayer heat dissipation substrate is cut to correspond to each module, the heat dissipation substrate M3 for the high power semiconductor is completed.

도 8은 본 발명의 한 실시예에 따른 고전력 반도체용 방열기판의 제조방법을 보인다. 본 도면은 제6 실시예에 따른 고전력 반도체용 방열기판(M3)의 제조방법을 나타낸다.8 shows a method of manufacturing a heat dissipation substrate for a high power semiconductor according to an embodiment of the present invention. This figure shows a manufacturing method of a heat dissipation substrate M3 for high power semiconductor according to a sixth embodiment.

(a) 전술한 도 5의 (a)와 마찬가지로 전극 금속층(30) 상면에 마스크 패턴(41) 형성된 상태로 고정 깊이 절삭툴(E)을 이용하여 절연홈(32) 패턴을 형성하되, 절연홈(32)의 바닥에 소정 두께(t)의 잔여부(320)을 남긴다. 이와 별도로 세라믹 베이스(11)를 준비한다. 세라믹 베이스(11)의 소재에 관해서는 상기 도 7의 실시예에서 설명한 바와 같다. (a) As shown in FIG. 5 (a), the insulating groove 32 pattern is formed using the fixed depth cutting tool E while the mask pattern 41 is formed on the upper surface of the electrode metal layer 30, but the insulating groove is formed. The remaining portion 320 of a predetermined thickness t is left at the bottom of the 32. Separately, the ceramic base 11 is prepared. Materials of the ceramic base 11 are as described in the embodiment of FIG.

(b) 위의 (a)에서 바닥에 잔여부(320)이 남도록 절연홈(32) 패턴이 형성된 전극 금속층(30)을 상기 잔여부(320) 쪽이 세라믹 베이스(11)에 접하도록 하여 서로 접합한다. 접합에는 역시 전술한 DCB 또는 AMB 등의 기술이 적용될 수 있다. (b) In the above (a), the electrode metal layer 30 having the insulating groove 32 pattern formed so that the remaining portion 320 remains on the bottom thereof is brought into contact with the ceramic base 11 so that the remaining portion 320 contacts the ceramic base 11. Bond. The above-described technique may also be applied to the above-described DCB or AMB.

(c) 전술한 도 7의 (b)와 마찬가지로 마스크 패턴(41)이 있는 상면으로부터의 에칭을 통해 잔여부를 제거한다. 각 모듈에 대응되도록 다층 방열기판을 절단하면 고전력 반도체용 방열기판(M3)이 완성된다.(c) As in FIG. 7B, the remaining portion is removed by etching from the upper surface of the mask pattern 41. When the multilayer heat dissipation substrate is cut to correspond to each module, the heat dissipation substrate M3 for the high power semiconductor is completed.

도 9는 본 발명의 한 실시예에 따른 고전력 반도체용 방열기판의 제조방법을 보인다. 본 도면은 제7 실시예에 따른 고전력 반도체용 방열기판(M4)의 제조방법을 나타낸다.9 shows a method of manufacturing a heat dissipation substrate for a high power semiconductor according to an embodiment of the present invention. This figure shows a method for manufacturing a high-power semiconductor heat dissipation substrate M4 according to the seventh embodiment.

(a) 우선 전술한 도 6의 (a)와 마찬가지로 마스크 패턴(42)의 반대쪽 면을 고정 깊이 절삭툴(E)로 가공하여 전극 금속층(30)에 절연홈(32) 패턴을 형성하며 소정 두께(t)의 잔여부(321)을 남긴다. 그와 별도로 세라믹 베이스(11)를 준비한다. (a) First, as in FIG. 6A, the opposite side of the mask pattern 42 is processed with a fixed depth cutting tool E to form an insulating groove 32 pattern in the electrode metal layer 30, and to have a predetermined thickness. The remainder 321 of (t) is left. Separately, the ceramic base 11 is prepared.

(b) 상기 세라믹 베이스(11) 상에 상기 절연홈(32) 쪽이 세라믹 베이스(11)를 향하고, 그 반대쪽인 상면에 상기 마스크 패턴(42)과 잔여부(321)이 위치한 상태로, 상기 세라믹 베이스(11)와 상기 전극 금속층(30)을 접합한다. 접합 기술은 상기 도 8의 실시예에서 설명한 바와 같다. (b) the mask pattern 42 and the remaining portion 321 are positioned on the ceramic base 11 with the insulating groove 32 toward the ceramic base 11 and on the opposite side thereof. The ceramic base 11 and the electrode metal layer 30 are bonded to each other. The bonding technique is as described in the embodiment of FIG. 8 above.

(c) 그런 다음, 에칭을 통해 잔여부(320)를 삭제한다. 에칭 대신 상기 고정 깊이 절삭툴(E)을 이용하여 상기 잔여부(320)를 추가로 절삭할 수도 있다. 이 경우, 상기 고정 깊이 절삭툴(E)의 절삭 깊이는 상기 잔여부(321)의 두께(t)보다 깊고, 상기 절연홈(32)의 깊이를 넘지 않도록 한다. 각 모듈에 대응되도록 다층 방열기판을 절단하면 고전력 반도체용 방열기판(M4)이 완성된다.(c) Then, the residue 320 is deleted by etching. Instead of etching, the remaining part 320 may be further cut by using the fixed depth cutting tool E. FIG. In this case, the cutting depth of the fixed depth cutting tool E is deeper than the thickness t of the remaining portion 321 and does not exceed the depth of the insulating groove 32. When the multilayer heat dissipation board is cut to correspond to each module, the heat dissipation board M4 for high power semiconductor is completed.

도 10은 본 발명의 한 실시예에 따른 고전력 반도체용 방열기판을 보인다.10 shows a heat dissipation substrate for a high power semiconductor according to an embodiment of the present invention.

본 실시예에 따른 고전력 반도체용 방열기판(M5)은 금속 베이스(12)에 히트 싱크 구조물(H)이 일체로 형성된 점에 특징이 있다. 전극 금속층(30) 및 절연층(20)은 전술한 도 3 내지 도 6의 실시예 중 어느 하나와 같은 방법으로 형성될 수 있다. 한편, 상기 금속 베이스(12)를 대신하여 히트 싱크 구조물이 일체로 형성된 세라믹 베이스가 채용될 수도 있다. The heat dissipation substrate M5 for the high power semiconductor according to the present embodiment is characterized in that the heat sink structure H is integrally formed on the metal base 12. The electrode metal layer 30 and the insulating layer 20 may be formed by the same method as any one of the embodiments of FIGS. 3 to 6 described above. Meanwhile, a ceramic base in which a heat sink structure is integrally formed may be used instead of the metal base 12.

한편, 전술한 실시예들에 있어서, 절연홈(32)과 전극 패턴(31)의 경계를 이루는 단차부의 단면 프로파일은 상기 전극 금속층(30)의 표면 측으로부터 상기 절연층(20) 또는 세라믹 베이스(11)가 노출된 면에 이르기까지 상기 두 면에 대하여 수직이거나 거의 수직에 가깝게 형성된다. On the other hand, in the above-described embodiments, the cross-sectional profile of the step portion forming the boundary between the insulating groove 32 and the electrode pattern 31 is from the surface side of the electrode metal layer 30 from the insulating layer 20 or the ceramic base ( 11) is formed perpendicular or almost perpendicular to the two surfaces up to the exposed surface.

도 3, 도 6, 또는 도 9의 실시예에서 에칭 공정 없이 상기 고정 깊이 절삭툴(E)만으로 절연홈(32)이 형성된 경우는 상기 단차부가 실질적으로 수직으로 형성되고, 도 4 내지 도 9의 실시예에서 에칭 공정을 통해 잔여부(320,321)를 삭제하는 경우에도 상기 잔여부의 두께(t)가 0.1mm 미만으로서, 전극 금속층(30)의 극히 일부분에 해당하기 때문에, 등방성인 습식 에칭 공정을 통해 잔여부를 삭제하더라도 상기 단차부와 상기 절연층(20) 또는 세라믹 베이스(11)가 만나는 부분의 곡률반경(R)은 0.1mm 이하로 형성된다. 따라서, 절연홈(32)을 사이에 두고 인접한 두 전극 패턴(31) 사이에 우수한 절연특성을 얻을 수 있다. In the embodiment of FIG. 3, FIG. 6, or FIG. 9, when the insulating groove 32 is formed only by the fixed depth cutting tool E without the etching process, the stepped portion is formed substantially vertically. In the embodiment, even when the remaining portions 320 and 321 are deleted through the etching process, since the thickness t of the remaining portions is less than 0.1 mm and corresponds to only a part of the electrode metal layer 30, the isotropic wet etching process may be performed. The curvature radius R of the portion where the stepped portion and the insulating layer 20 or the ceramic base 11 meet is formed to be 0.1 mm or less even if the residual portion is deleted. Therefore, excellent insulating characteristics can be obtained between two adjacent electrode patterns 31 with the insulating grooves 32 interposed therebetween.

도 11은 본 발명의 한 실시예에 따른 고전력 반도체용 방열기판을 보인다.11 illustrates a heat dissipation substrate for a high power semiconductor according to an embodiment of the present invention.

본 실시예에 따른 고전력 반도체용 방열기판(M6)은 금속 베이스(10)의 절연층(20)과 접하는 면과 전극 금속층(30)의 상기 절연층(20)과 접하는 면 중에서 어느 한쪽 또는 양쪽 모두에 단면이 도브테일 형태인 보강돌기(21,23)가 더 구비할 수 있다. 상기 보강돌기(21,23)는 도시된 바와 같이 단면이 도브테일 형태인 홈이 상기 절연층(20)과 동일한 소재로 채워져 형성될 수 있다. 상기 절연층(20)의 소재로서 전기 절연성 및 열전도성이 우수한 에폭시 수지 등이 적용될 수 있다. The heat dissipation substrate M6 for the high power semiconductor according to the present exemplary embodiment may be one or both of a surface in contact with the insulating layer 20 of the metal base 10 and a surface in contact with the insulating layer 20 of the electrode metal layer 30. Reinforcing protrusions 21 and 23 having a dovetail cross section may be further provided. The reinforcement protrusions 21 and 23 may be formed by filling a groove having a dovetail cross section with the same material as that of the insulating layer 20. As a material of the insulating layer 20, an epoxy resin having excellent electrical insulation and thermal conductivity may be applied.

본 실시예에 따른 고전력 반도체용 방열기판(M6)의 제조 과정에서 상기 금속 베이스(10) 및/또는 상기 전극 금속층(30)에 도브테일 형태의 홈을 가공하고, 상기 금속 베이스(10)와 상기 전극 금속층(30) 사이에 에폭시 수지를 개입시켜 진공 핫 프레스 공정을 통해 이들을 접합함으로써 상기 보강돌기(21,23)를 형성할 수 있다. In the manufacturing process of the heat dissipation substrate M6 for the high power semiconductor according to the present embodiment, a groove having a dovetail shape is formed in the metal base 10 and / or the electrode metal layer 30, and the metal base 10 and the electrode The reinforcement protrusions 21 and 23 may be formed by bonding them through a vacuum hot pressing process through an epoxy resin between the metal layers 30.

이와 같이 형성된 상기 보강돌기(21,23)는 상기 금속 베이스(10)를 이루는 소재와 상기 전극 금속층(30)을 이루는 소재 사이에 선 팽창계수 차이가 있더라도 그로 인해 이들 층과 상기 절연층(20) 사이의 경계면이 박리되는 것을 방지할 수 있다. The reinforcement protrusions 21 and 23 formed as described above may have a difference in coefficient of linear expansion between the material forming the metal base 10 and the material forming the electrode metal layer 30. The interface between them can be prevented from peeling off.

10: 금속 베이스
11: 세라믹 베이스
12: 금속 베이스(히트싱크 구조물 일체형)
20: 절연층
21, 23: 보강돌기
30: 전극 금속층
31: 전극 패턴
32: 절연홈
41, 42: 마스크 패턴
320, 321: 잔여부10: metal base
11: ceramic base
12: metal base (heat sink structure integrated type)
20: insulation layer
21, 23: reinforcement protrusion
30: electrode metal layer
31: electrode pattern
32: insulation groove
41, 42: mask pattern
320, 321: remainder

Claims (10)

절연홈에 의해 고전력 반도체 소자가 실장되는 전극 패턴이 형성된 전극 금속층;
상기 고전력 반도체 소자로부터 방출된 열을 열전도에 의해 확산 및 발산하는 방열체를 구성하는 금속 베이스; 및
전기적 절연성을 띠고, 상기 전극 금속층과 상기 금속 베이스 사이에 배치된 절연층; 및
상기 금속 베이스에서 상기 절연층과 접하는 면과 상기 전극 금속층에서 상기 절연층과 접하는 면 중 적어도 어느 한쪽에 형성된 홈과 상기 홈 내부가 상기 절연층과 동일한 소재로 채워진 보강돌기를 포함하고,
상기 절연홈은 상기 전극 금속층의 표면으로부터 수직으로 절삭 가공된 부분을 포함하는,
고전력 반도체용 방열기판.An electrode metal layer having an electrode pattern on which a high power semiconductor device is mounted by an insulating groove;
A metal base constituting a heat sink for diffusing and dissipating heat emitted from the high power semiconductor element by heat conduction; And
An insulating layer having electrical insulation and disposed between the electrode metal layer and the metal base; And
A groove formed on at least one of a surface in contact with the insulating layer in the metal base and a surface in contact with the insulating layer in the electrode metal layer, and the groove inside includes a reinforcement protrusion filled with the same material as the insulating layer,
The insulating groove includes a portion which is vertically cut from the surface of the electrode metal layer,
Heat dissipation board for high power semiconductors. 제1항에 있어서,
상기 절연홈은 상기 전극 금속층의 바닥면보다 깊고 상기 절연층의 바닥면보다 얕은 깊이로 절삭 가공되어 상기 절연층을 노출시키는,
고전력 반도체용 방열기판.The method of claim 1,
The insulating groove is cut deeper than the bottom surface of the electrode metal layer and shallower than the bottom surface of the insulating layer to expose the insulating layer,
Heat dissipation board for high power semiconductors. 제1항에 있어서,
상기 절연홈은 등방성 식각에 의해 형성된 부분을 더 포함하는,
고전력 반도체용 방열기판.The method of claim 1,
The insulating groove further includes a portion formed by isotropic etching,
Heat radiation board for high power semiconductors. 제1항에 있어서,
상기 홈과 상기 보강돌기는 단면이 도브테일 형태인,
고전력 반도체용 방열기판.The method of claim 1,
The groove and the reinforcement protrusions are dovetail in cross section,
Heat dissipation board for high power semiconductors. 삭제delete 금속 베이스 상에 형성된 절연층 또는 절연성의 세라믹 베이스 상에 접합되는 전극 금속층이 전극 패턴을 이루도록 절연홈을 형성하는 고전력 반도체용 방열기판의 제조 방법에 있어서,
상기 전극 금속층을 그 일면으로부터 상기 전극 금속층의 두께보다 얕은 소정의 깊이로 절삭하고 잔여부를 남겨 절연홈 패턴을 형성하는 절삭 단계; 및
상기 전극 금속층이 상기 절연층 또는 상기 세라믹 베이스와 접합된 상태에서 상기 절연홈 패턴을 따라 남겨진 상기 잔여부를 에칭하여 상기 전극 패턴을 형성하는 에칭 단계;를 포함하고,
상기 에칭 단계는 상기 잔여부가 상기 전극 금속층에서 이 상기 절연층 또는 상기 세라믹 베이스와 접합되는 면의 반대편에 배치되도록 접합된 상태에서 상기 잔여부를 에칭하는,
고전력 반도체용 방열기판의 제조 방법.In the manufacturing method of the heat dissipation substrate for high power semiconductors which forms an insulating groove so that the electrode metal layer joined on the insulating layer formed on the metal base or the insulating ceramic base forms an electrode pattern,
Cutting the electrode metal layer from a surface thereof to a predetermined depth shallower than the thickness of the electrode metal layer and leaving a residual portion to form an insulating groove pattern; And
An etching step of forming the electrode pattern by etching the remaining portion left along the insulating groove pattern while the electrode metal layer is bonded to the insulating layer or the ceramic base.
The etching step etching the remaining portion in a bonded state such that the remaining portion is disposed opposite the surface in the electrode metal layer opposite to the insulating layer or the surface bonded to the ceramic base.
Method for manufacturing a heat dissipation substrate for high power semiconductors. 금속 베이스 상에 형성된 절연층 상에 접합되는 전극 금속층이 전극 패턴을 이루도록 절연홈을 형성하는 고전력 반도체용 방열기판의 제조 방법에 있어서,
상기 전극 금속층을 그 일면으로부터 상기 전극 금속층의 두께보다 얕은 소정의 깊이로 절삭하고 잔여부를 남겨 절연홈 패턴을 형성하는 절삭 단계;
상기 절연홈 패턴이 형성된 상기 전극 금속층을 상기 금속 베이스 상에 형성된 절연층 상에 접합하는 접합 단계; 및
상기 전극 금속층이 상기 절연층과 접합된 상태에서 상기 절연홈 패턴을 따라 남겨진 상기 잔여부를 에칭하여 상기 전극 패턴을 형성하는 에칭 단계; 를 포함하고,
상기 접합 단계는 상기 절연층을 매개로 상기 전극 금속층과 상기 금속 베이스를 핫프레스 공정을 통해 접합하되, 상기 접합 단계 이전에 상기 전극 금속층 또는 상기 금속 베이스에서 상기 절연층과 접하는 면에 홈을 형성한 후 진공 핫프레스 공정을 진행하여 접합과 동시에 상기 절연층과 연결된 보강돌기를 형성하는,
고전력 반도체용 방열기판의 제조 방법.In the manufacturing method of the heat dissipation substrate for high power semiconductors in which an insulating groove is formed so that the electrode metal layer joined on the insulating layer formed on the metal base forms an electrode pattern,
Cutting the electrode metal layer from a surface thereof to a predetermined depth shallower than the thickness of the electrode metal layer and leaving a residual portion to form an insulating groove pattern;
Bonding the electrode metal layer having the insulating groove pattern formed thereon to an insulating layer formed on the metal base; And
An etching step of forming the electrode pattern by etching the remaining portion left along the insulating groove pattern while the electrode metal layer is bonded to the insulating layer; Including,
In the bonding step, the electrode metal layer and the metal base are bonded to each other through a hot press process through the insulating layer, and before the bonding step, grooves are formed in the electrode metal layer or a surface in contact with the insulating layer in the metal base. After the vacuum hot pressing process to form a reinforcement projection connected to the insulating layer at the same time as the bonding,
Method for manufacturing a heat dissipation substrate for high power semiconductors. 제7항에 있어서,
상기 홈 및 상기 보강돌기는 단면이 도브테일 형태인,
고전력 반도체용 방열기판의 제조 방법.The method of claim 7, wherein
The groove and the reinforcement protrusions are dovetail in cross section,
Method for manufacturing a heat dissipation substrate for high power semiconductors. 삭제delete 삭제delete
KR1020190064286A 2018-06-08 2019-05-31 Heat-Sink Substrate For High-Power Semiconductor, High-Power Semiconductor Module Comprising The Same, And Manufacturing Process Thereof KR102055587B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US17/615,099 US11984326B2 (en) 2019-05-31 2020-05-29 Heat dissipating substrate for semiconductor and preparation method thereof
CN202080050680.1A CN114097077A (en) 2019-05-31 2020-05-29 Heat dissipation substrate for semiconductor and method for manufacturing same
EP20815097.9A EP3979315A4 (en) 2019-05-31 2020-05-29 Heat dissipating substrate for semiconductor and preparation method thereof
PCT/KR2020/007026 WO2020242255A1 (en) 2019-05-31 2020-05-29 Heat dissipating substrate for semiconductor and preparation method thereof
JP2021571351A JP7289374B2 (en) 2019-05-31 2020-05-29 Heat dissipation substrate for semiconductor and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180066420 2018-06-08
KR20180066420 2018-06-08

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190160120A Division KR102120785B1 (en) 2018-06-08 2019-12-04 Heat-Sink Substrate For Semiconductor And Manufacturing Process Thereof

Publications (1)

Publication Number Publication Date
KR102055587B1 true KR102055587B1 (en) 2019-12-13

Family

ID=68847251

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190064286A KR102055587B1 (en) 2018-06-08 2019-05-31 Heat-Sink Substrate For High-Power Semiconductor, High-Power Semiconductor Module Comprising The Same, And Manufacturing Process Thereof
KR1020190160120A KR102120785B1 (en) 2018-06-08 2019-12-04 Heat-Sink Substrate For Semiconductor And Manufacturing Process Thereof

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020190160120A KR102120785B1 (en) 2018-06-08 2019-12-04 Heat-Sink Substrate For Semiconductor And Manufacturing Process Thereof

Country Status (1)

Country Link
KR (2) KR102055587B1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190139810A (en) * 2018-06-08 2019-12-18 이종은 Manufacturing Process of Heat-Sink Substrate For Semiconductor
KR20210083613A (en) 2019-12-27 2021-07-07 이종은 Heat-Sink Substrate For Semiconductor Device And Manufacturing Process Thereof
KR20220060943A (en) 2020-11-05 2022-05-12 우리산전 주식회사 Method for manufacturing heat radiation sintered body
KR20220101523A (en) 2021-01-11 2022-07-19 (주) 미래이피 Heat radiating sheet and manufacturing method thereof
CN114980483A (en) * 2022-05-12 2022-08-30 景旺电子科技(龙川)有限公司 Circuit board heat dissipation structure and manufacturing method thereof
KR20230116263A (en) 2022-01-28 2023-08-04 이종은 Substrate For Semiconductor Device Integrated With Heat Dissipating Apparatus
KR20240045029A (en) 2022-09-29 2024-04-05 이종은 Heat Dissipating Substrate For Semiconductor Device Integrated With Insulation Molding Case And Manufacturing Process Of The Same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230153818A (en) * 2022-04-29 2023-11-07 주식회사 아모그린텍 Ceramic board manufacturing method
KR20240032414A (en) * 2022-09-02 2024-03-12 주식회사 아모그린텍 Ceramic board manufacturing method
WO2024101737A1 (en) * 2022-11-10 2024-05-16 주식회사 아모그린텍 Ceramic substrate for power module and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326614A (en) * 1994-05-31 1995-12-12 Sony Corp Forming method of electronic circuit pattern and cutting device used therefor
JP2005116843A (en) * 2003-10-09 2005-04-28 Hitachi Metals Ltd Metallic plate circuit and ceramic circuit board
KR20110032015A (en) * 2009-09-22 2011-03-30 대덕전자 주식회사 Method of fabricating a printed circuit board with improved heat dissipation
KR101336087B1 (en) 2011-09-14 2013-12-03 이종은 Apparatus for processing a plate and method thereof
JP2013243238A (en) * 2012-05-21 2013-12-05 Toyota Central R&D Labs Inc Insulation laminate substrate and power module

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4154303B2 (en) * 2003-09-18 2008-09-24 Ｄｏｗａホールディングス株式会社 Method for manufacturing circuit board material
KR20100060414A (en) * 2008-11-27 2010-06-07 삼성전기주식회사 Apparatus and method for making a printed circuit board
KR102055587B1 (en) * 2018-06-08 2019-12-13 이종은 Heat-Sink Substrate For High-Power Semiconductor, High-Power Semiconductor Module Comprising The Same, And Manufacturing Process Thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326614A (en) * 1994-05-31 1995-12-12 Sony Corp Forming method of electronic circuit pattern and cutting device used therefor
JP2005116843A (en) * 2003-10-09 2005-04-28 Hitachi Metals Ltd Metallic plate circuit and ceramic circuit board
KR20110032015A (en) * 2009-09-22 2011-03-30 대덕전자 주식회사 Method of fabricating a printed circuit board with improved heat dissipation
KR101336087B1 (en) 2011-09-14 2013-12-03 이종은 Apparatus for processing a plate and method thereof
JP2013243238A (en) * 2012-05-21 2013-12-05 Toyota Central R&D Labs Inc Insulation laminate substrate and power module

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190139810A (en) * 2018-06-08 2019-12-18 이종은 Manufacturing Process of Heat-Sink Substrate For Semiconductor
KR102120785B1 (en) * 2018-06-08 2020-06-09 이종은 Heat-Sink Substrate For Semiconductor And Manufacturing Process Thereof
US11984326B2 (en) 2019-05-31 2024-05-14 Imh Inc. Heat dissipating substrate for semiconductor and preparation method thereof
KR20210083613A (en) 2019-12-27 2021-07-07 이종은 Heat-Sink Substrate For Semiconductor Device And Manufacturing Process Thereof
KR102283906B1 (en) * 2019-12-27 2021-07-29 이종은 Heat-Sink Substrate For Semiconductor Device And Manufacturing Process Thereof
KR20220060943A (en) 2020-11-05 2022-05-12 우리산전 주식회사 Method for manufacturing heat radiation sintered body
KR20220101523A (en) 2021-01-11 2022-07-19 (주) 미래이피 Heat radiating sheet and manufacturing method thereof
KR20240019052A (en) 2021-01-11 2024-02-14 (주) 미래이피 Heat radiating sheet and manufacturing method thereof
KR20230116263A (en) 2022-01-28 2023-08-04 이종은 Substrate For Semiconductor Device Integrated With Heat Dissipating Apparatus
CN114980483A (en) * 2022-05-12 2022-08-30 景旺电子科技(龙川)有限公司 Circuit board heat dissipation structure and manufacturing method thereof
KR20240045029A (en) 2022-09-29 2024-04-05 이종은 Heat Dissipating Substrate For Semiconductor Device Integrated With Insulation Molding Case And Manufacturing Process Of The Same

Also Published As

Publication number Publication date
KR20190139810A (en) 2019-12-18
KR102120785B1 (en) 2020-06-09

Similar Documents

Publication Publication Date Title
KR102055587B1 (en) Heat-Sink Substrate For High-Power Semiconductor, High-Power Semiconductor Module Comprising The Same, And Manufacturing Process Thereof
JP7289374B2 (en) Heat dissipation substrate for semiconductor and manufacturing method thereof
US9338877B2 (en) Power electronics assemblies, insulated metal substrate assemblies, and vehicles incorporating the same
CN107078110B (en) IGBT module and manufacturing method thereof
JP5484429B2 (en) Power converter
JP2006237429A (en) Semiconductor device, member for electrode and manufacturing method thereof
KR101400271B1 (en) method for manufacturing light emitting device and the device thereby
JP5151080B2 (en) Insulating substrate, method for manufacturing insulating substrate, power module substrate and power module
US20210143103A1 (en) Power module and method for manufacturing power module
CN108140621B (en) Semiconductor device and method for manufacturing the same
KR101988064B1 (en) Power semiconductor module and method for manufacturing a power semiconductor module
KR101064098B1 (en) Light emitting device package and manufacturing method thereof
WO2006019099A1 (en) Insulation substrate, power module substrate, manufacturing method thereof, and power module using the same
JP2011052240A (en) Method for manufacturing structure provided with thermal-sprayed insulation film
CN110913593A (en) Circuit board preparation method
JP2017139325A (en) Semiconductor module and manufacturing method for semiconductor module
KR101094815B1 (en) Heat radiating printed circuit board and process of the same
JP4992302B2 (en) Power semiconductor module
KR20090070397A (en) Radiant heat circuit board and method for manufacturing of radiant heat circuit board
CN220604678U (en) Power module
JP3669981B2 (en) Method for manufacturing module structure
JP7040176B2 (en) Insulation circuit board and manufacturing method of insulation circuit board
CN116916568A (en) Manufacturing method of circuit board and circuit board
JP5307704B2 (en) Wiring board and method of manufacturing wiring board
KR20240074729A (en) Ceramic substrate for power module and power module comprising the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant