KR102051529B1 - 반도체 장치 및 그 제조방법, 그리고 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템 - Google Patents
반도체 장치 및 그 제조방법, 그리고 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템 Download PDFInfo
- Publication number
- KR102051529B1 KR102051529B1 KR1020130031611A KR20130031611A KR102051529B1 KR 102051529 B1 KR102051529 B1 KR 102051529B1 KR 1020130031611 A KR1020130031611 A KR 1020130031611A KR 20130031611 A KR20130031611 A KR 20130031611A KR 102051529 B1 KR102051529 B1 KR 102051529B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- group
- variable resistance
- abandoned
- amorphous silicon
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 79
- 238000013500 data storage Methods 0.000 title description 15
- 230000004888 barrier function Effects 0.000 claims abstract description 118
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 72
- 239000012535 impurity Substances 0.000 claims abstract description 57
- 238000003860 storage Methods 0.000 claims description 64
- 239000010410 layer Substances 0.000 claims description 59
- 230000008569 process Effects 0.000 claims description 48
- 229910052796 boron Inorganic materials 0.000 claims description 43
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 42
- 239000011229 interlayer Substances 0.000 claims description 34
- 229910052732 germanium Inorganic materials 0.000 claims description 29
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 28
- 238000012545 processing Methods 0.000 claims description 24
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 16
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 16
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 16
- 229910052799 carbon Inorganic materials 0.000 claims description 16
- 229910052733 gallium Inorganic materials 0.000 claims description 16
- 229910052738 indium Inorganic materials 0.000 claims description 16
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 16
- 229910052716 thallium Inorganic materials 0.000 claims description 16
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 14
- 238000004891 communication Methods 0.000 claims description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- 238000004140 cleaning Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 239000012782 phase change material Substances 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 230000003139 buffering effect Effects 0.000 claims description 2
- 238000000605 extraction Methods 0.000 claims description 2
- 239000007789 gas Substances 0.000 description 21
- 239000000463 material Substances 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 230000003746 surface roughness Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000005415 magnetization Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000006227 byproduct Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000306 component Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910000314 transition metal oxide Inorganic materials 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 150000001786 chalcogen compounds Chemical class 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
본 기술은 피처리막에 대한 우수한 선택비를 갖는 배리어막을 구비한 반도체 장치 및 그 제조방법을 제공하기 위한 것으로, 피처리막 상에 형성되어 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함하는 배리어막을 포함한 반도체 장치를 제공한다.
Description
본 발명은 반도체 장치 제조 기술에 관한 것으로, 보다 구체적으로는 정보를 저장할 수 있는 반도체 장치 및 그 제조방법에 관한 것이다.
최근 전자기기의 소형화, 저전력화, 고성능화, 다양화 등에 따라, 컴퓨터, 휴대용 통신기기 등 다양한 전자기기에서 정보를 저장할 수 있는 반도체 장치가 요구되고 있으며, 이에 대한 연구가 진행되고 있다. 이러한 반도체 장치로는 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 이용하여 데이터를 저장하는 반도체 장치 예컨대, RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), FRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), 이-퓨즈(E-fuse) 등이 있다.
본 발명의 실시예는 피처리막에 대한 우수한 선택비를 갖는 배리어막을 구비한 반도체 장치 및 그 제조방법을 제공한다.
본 발명의 실시예에 따른 반도체 장치는 기판상에 형성되어 하부전극, 가변저항막 및 상부전극이 적층된 가변저항소자; 및 상기 가변저항소자 상에 형성되어 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함하는 배리어막을 포함할 수 있다. 또한, 상기 기판에 형성된 스위칭소자; 상기 기판과 상기 가변저항소자 사이에 형성된 제1층간절연막; 상기 제1층간절연막을 관통하여 상기 스위칭소자와 상기 가변저항소자를 연결하는 하부 콘택플러그; 상기 제1층간절연막 상에 형성된 제2층간절연막; 상기 제2층간절연막 상의 도전라인; 및 상기 제2층간절연막 및 상기 배리어막을 관통하여 상기 도전라인과 상기 가변저항소자를 연결하는 상부 콘택플러그를 더 포함할 수 있다.
또한, 본 발명의 실시예에 따른 반도체 장치는 피처리막; 및 상기 피처리막 상에 형성되어 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함하는 배리어막을 포함할 수 있다.
본 발명의 실시예에 따른 반도체 장치 제조방법은 피처리막을 형성하는 단계; 상기 피처리막 상에 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함한 배리어막을 형성하는 단계; 상기 배리어막을 패터닝하는 단계; 및 패터닝된 상기 배리어막을 이용하여 상기 피처리막을 식각하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 마이크로프로세서는 외부로부터 명령을 포함하는 신호를 수신받아 상기 명령의 추출이나 해독, 입력이나 출력의 제어를 수행하는 제어부; 상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 및 상기 연산을 수행하는 데이터의 주소 중 하나 이상을 저장하는 기억부를 포함하고, 상기 기억부는 서로 다른 저항 상태 사이를 스위칭하는 가변저항막을 포함한 피처리막 상에 형성되어 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함한 배리어막을 포함할 수 있다.
본 발명의 실시예에 따른 프로세서는 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부; 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 및 상기 연산을 수행하는 데이터의 주소 중 하나 이상을 저장하는 캐시 메모리부; 및 상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고, 상기 캐시 메모리부는 서로 다른 저항 상태 사이를 스위칭하는 가변저항막을 포함한 피처리막 상에 형성되어 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함한 배리어막을 포함할 수 있다.
본 발명의 실시예에 따른 시스템은 외부로부터 입력된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서; 상기 명령을 해석하기 위한 프로그램, 상기 정보를 저장하기 위한 보조기억장치; 상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및 상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상은 서로 다른 저항 상태 사이를 스위칭하는 가변저항막을 포함한 피처리막 상에 형성되어 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함한 배리어막을 포함할 수 있다.
본 발명의 실시예에 따른 데이터 저장 시스템은 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치; 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러; 상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및 상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 저장 장치 및 상기 임시 저장 장치 중 하나 이상은 서로 다른 저항 상태 사이를 스위칭하는 가변저항막을 포함한 피처리막 상에 형성되어 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함한 배리어막을 포함할 수 있다.
본 발명의 실시예에 따른 메모리 시스템은 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리; 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 메모리 컨트롤러; 상기 저장 장치와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및 상기 저장 장치, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 메모리 및 상기 버퍼 메모리 중 하나 이상은 서로 다른 저항 상태 사이를 스위칭하는 가변저항막을 포함한 피처리막 상에 형성되어 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함한 배리어막을 포함할 수 있다.
상술한 과제의 해결 수단을 바탕으로 하는 본 기술은 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함하는 배리어막을 제공함으로써, 피처리막의 특성 열화를 방지함과 동시에 피처리막에 대한 우수한 선택비를 제공할 수 있다.
도 1a 내지 도 1g는 본 발명의 실시예에 따른 반도체 장치 제조방법을 도시한 공정단면도.
도 2는 본 발명의 일 실시예에 따른 마이크로프로세서의 구성도.
도 3은 본 발명의 일 실시예에 따른 프로세서의 구성도.
도 4는 본 발명의 일 실시예에 따른 시스템의 구성도.
도 5는 본 발명의 일 실시예에 따른 데이터 저장 시스템의 구성도.
도 6은 본 발명의 일 실시예에 따른 메모리 시스템의 구성도.
도 2는 본 발명의 일 실시예에 따른 마이크로프로세서의 구성도.
도 3은 본 발명의 일 실시예에 따른 프로세서의 구성도.
도 4는 본 발명의 일 실시예에 따른 시스템의 구성도.
도 5는 본 발명의 일 실시예에 따른 데이터 저장 시스템의 구성도.
도 6은 본 발명의 일 실시예에 따른 메모리 시스템의 구성도.
이하에서는, 본 발명의 가장 바람직한 실시예가 설명된다. 도면에 있어서, 두께와 간격은 설명의 편의를 위하여 표현된 것이며, 실제 물리적 두께에 비해 과장되어 도시될 수 있다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
후술할 본 발명의 실시예는 피처리막에 대한 우수한 선택비를 갖는 배리어막을 구비한 반도체 장치 및 그 제조방법을 제공한다. 여기서, 피처리막은 식각공정, 연마공정, 세정공정 등 소정의 공정이 적용되는 대상막을 의미하는 것으로, 어느 하나의 물질막으로 이루어진 단일막 또는 서로 다른 복수의 물질막들이 적층된 적층막을 포함할 수 있다. 그리고, 배리어막은 피처리막에 대한 마스크, 연마 정지막, 식각 정지막, 보호막 등으로 작용하는 물질막을 의미하는 것으로, 어느 하나의 물질막으로 이루어진 단일막 또는 서로 다른 복수의 물질막들이 적층된 적층막을 포함할 수 있다.
특히, 후술할 본 발명의 실시예에서 피처리막은 고온 예컨대, 300℃를 초과하는 온도에서 특성이 열화되는 물질막을 포함할 수 있다. 여기서, 300℃를 초과하는 고온 환경에서 열화되는 물질막의 특성은 저항, 결정구조, 응력 등의 물성일 수 있다. 예컨대, 고온 환경에서 특성이 열화되는 물질막은 가변저항막, 금속성막 등을 포함할 수 있다. 금속성막은 금속을 포함하는 도전성 물질막을 의미하며, 금속막, 금속산화막, 금속질화막, 금속산화질화막, 금속실리사이드막 등을 포함할 수 있다. 가변저항막은 외부 자극(예컨대, 전압 또는 전류)에 응답하여 서로 다른 저항 상태 사이를 스위칭하는 특성을 갖는 물질막을 의미하며, 단일막 또는 적층막을 포함할 수 있다. 가변저항막은 상변화물질을 포함할 수 있다. 상변화물질은 칼코겐화합물(chalcogen compound)을 포함할 수 있다. 상변화물질은 외부 자극에 의해 결정상태가 비정질상태(Amorphous state) 또는 결정질상태(Crystal state)로 변화하는 것으로 서로 다른 저항 상태 사이를 스위칭하는 특성을 가질 수 있다. 또한, 가변저항막은 금속산화물을 포함할 수 있다. 금속산화물은 전이금속산화물(Transition Metal Oxide, TMO), 페로브스카이트(Perovskite) 계열의 산화물 등을 포함할 수 있다. 금속산화물은 막내 공공(vacancy)을 포함하고, 외부 자극에 의한 공공의 거동에 따른 도전경로(conductive path)의 생성 및 소멸에 의하여 서로 다른 저항 상태 사이를 스위칭하는 특성을 가질 수 있다. 또한, 가변저항막은 두 자성체막 사이에 터널배리어막(Tunnel Barrier layer)이 개재된 적층막을 포함할 수 있다. 두 자성체막 사이에 터널배리어막이 개재된 적층막을 자기터널접합(Magnetic Tunnel Junction, MTJ)이라 지칭하기도 한다. 두 자성체막 사이에 터널배리어막이 개재된 적층막은 두 자성체막의 자화 방향에 따라 서로 다른 저항 상태 사이를 스위칭하는 특성을 가질 수 있다. 예컨대, 두 자성체막의 자화 방향이 서로 동일한 경우에는 저저항 상태를 가질 수 있고, 두 자성체막의 자화 방향이 서로 다른 경우에는 고저항 상태를 가질 수 있다.
여기서, 가변저항막은 상술한 것들에 한정되는 것이 아니며, 외부 자극에 의해 서로 다른 저항 상태 사이를 스위칭할 수 있는 가변 저항 특성을 만족하는 모든 물질을 적용할 수 있다. 상술한 특성을 갖는 가변저항막은 다양한 분야에 활용이 가능하여 최근 각광받고 있다. 일례로, 데이터를 저장하는 데이터 스토리지(Data Storage)로 가변저항막을 사용할 수 있다.
후술할 본 발명의 실시예에 따른 반도체 장치 및 그 제조방법은 고온 환경에서 특성이 열화되는 물질막을 포함한 피처리막에 대한 우수한 선택비를 제공함과 동시에 저온 예컨대, 300℃ 이하의 온도에서 형성할 수 있는 배리어막을 제공한다. 이를 위해, 본 발명의 실시예에 따른 반도체 장치 및 그 제조방법은 피처리막 상에 형성되어 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함한 배리어막을 제공한다. 이때, 배리어막은 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막 상부 또는/및 하부에 형성된 절연막을 더 포함할 수 있다.
여기서, 배리어막으로 실리콘막을 사용하는 것은 실리콘막이 산화막, 질화막등의 절연막, 금속성막 등 반도체 장치를 구성하는 다양한 물질막들에 대한 선택비가 우수한 것으로 알려진 물질이기 때문이다.
또한, 배리어막으로 작용하는 실리콘막을 비정질 상태로 형성하는 것은 300℃ 이하의 저온에서 배리어막을 형성함과 동시에 양질의 표면 러프니스(surface roughness)를 확보하기 위함이다. 참고로, 실리콘막을 다결정 상태로 형성하기 위해서는 300℃를 초과하는 고온 환경이 필요하고, 다수의 결정립계를 갖는 다결정 실리콘막 대비 결정립계를 갖지 않는 비정질 실리콘막의 표면 러프니스가 보다 우수하다. 즉, 다결정 실리콘막 대비 비정질 실리콘막의 표면이 더 평탄하다.
또한, 배리어막으로 작용하는 비정질 실리콘막에 도핑된 적어도 1종 이상의 불순물은 300℃ 이하의 저온에서 배리어막을 형성함과 동시에 막질(특히, 경도)를 증가시켜 피처리막에 대한 선택비를 증가시키는 역할을 수행한다. 불순물은 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 및 탈륨(Tl)으로 이루어진 제1그룹에서 선택된 어느 하나를 포함할 수 있다. 일례로, 배리어막은 보론이 도핑된 비정질 실리콘막(B doped amorphous Si)일 수 있다. 또한, 불순물은 카본(C), 저마늄(Ge), 주석(Sn) 및 납(Pb)으로 이루어진 제2그룹에서 선택된 어느 하나를 포함할 수도 있다. 일례로, 배리어막은 저마늄이 도핑된 비정질 실리콘막(Ge doped amorphous Si)일 수 있다. 또한, 불순물은 제1그룹에서 선택된 어느 하나 및 제2그룹에서 선택된 어느 하나를 포함할 수도 있다. 일례로, 배리어막은 보론 및 저마늄이 도핑된 비정질 실리콘막(B and Ge doped amorphous Si)일 수 있다.
이하, 가변저항막, 금속성막 등을 포함한 반도체 장치의 제조방법에 본 발명의 피처리막에 대한 우수한 선택비를 갖는 배리어막을 적용한 경우를 예시하여 설명하기로 한다. 여기서, 가변저항막은 데이터(또는 논리정보)를 저장하는 데이터 스토리지(Data Storage)로 사용될 수 있다. 그리고, 설명의 편의를 위해 배리어막이 보론이 도핑된 비정질 실리콘막 또는 보론 및 저마늄이 도핑된 비정질 실리콘막인 경우를 예시하여 설명하기로 한다.
도 1a 내지 도 1g는 본 발명의 실시예에 따른 반도체 장치 제조방법을 도시한 공정단면도이다.
도 1a 도시된 바와 같이, 소정의 구조물 예컨대, 스위칭소자(미도시) 등이 형성된 기판(11)을 제공한다. 여기서, 스위칭소자는 복수의 단위소자 예컨대, 메모리셀을 구비한 반도체 장치에서 특정 단위소자를 선택하기 위한 것으로, 트랜지스터, 다이오드 등일 수 있다. 스위칭소자의 일단은 후술하는 하부 콘택플러그(13)와 전기적으로 연결될 수 있고, 타단은 도시되지 않은 배선 예컨대, 소스라인(Source Line)과 전기적으로 연결될 수 있다.
다음으로, 소정의 구조물이 형성된 기판(11)상에 제1층간절연막(12)을 형성한다. 제1층간절연막(12)은 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나의 단일막 또는 둘 이상의 적층막으로 형성할 수 있다.
다음으로, 제1층간절연층을 관통하여 스위칭소자 일단에 연결되는 하부 콘택플러그(13)를 형성한다. 하부 콘택플러그(13)는 제1층간절연막(12)을 선택적으로 식각하여 콘택홀을 형성하고, 콘택홀 내부에 도전물질을 갭필하는 일련의 공정과정을 통해 형성할 수 있다. 하부 콘택플러그(13)는 금속성막으로 형성할 수 있다.
도 1b에 도시된 바와 같이, 하부 콘택플러그(13)가 형성된 제1층간절연막(12) 상에 제1도전막(14), 가변저항막(15) 및 제2도전막(16)이 순차적으로 적층된 적층막(17A)을 형성한다. 제1도전막(14) 및 제2도전막(16)은 금속성막으로 형성할 수 있고, 가변저항막(15)은 외부 자극에 의해 서로 다른 저항 상태 사이를 스위칭할 수 있는 물질막으로 형성할 수 있다.
다음으로, 적층막(17A) 상에 제1배리어막(18)을 형성한다. 제1배리어막(18) 형성공정시 기형성된 적층막(17A)의 특성이 열적으로 열화되는 것을 방지하기 위해 제1배리어막(18)은 300℃ 이하의 저온에서 형성할 수 있다. 이를 위해, 제1배리어막(18)은 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막으로 형성할 수 있다. 일례로, 제1배리어막(18)은 보론이 도핑된 비정질 실리콘막으로 형성할 수 있다.
보론이 도핑된 비정질 실리콘막은 실리콘 소스가스(예컨대, SiH4) 및 보론 소스가스(예컨대, B2H6)를 반응시켜 형성할 수 있다. 이때, 300℃ 이하의 저온 환경에서 보론이 도핑된 비정질 실리콘막을 형성하기 위해 실리콘 소스가스 및 보론 소스가스의 분압을 증가시키 상태에서 형성공정을 진행할 수 있다. 예컨대, 챔버내 압력을 적어도 10 torr 이상으로 유지한 상태에서 실리콘 소스가스의 분압은 적어도 3 torr 이상, 보론 소스가스의 분압은 적어도 1 torr 이상으로 유지할 수 있다. 또한, 300℃ 이하의 저온 환경에서 보론이 도핑된 비정질 실리콘막을 형성하기 소스가스들의 분압을 증가시킴과 동시에 플라즈마 환경에서 형성공정을 진행할 수도 있다.
참고로, 300℃ 이하의 저온 환경에서는 실리콘 소스가스가 분해되지 않기 때문에 실리콘막의 형성공정이 불가능하나, 챔버내 보론 소스가스를 주입하여 반응온도를 감소시킴과 동시에 실리콘 소스가스 및 보론 소스가스의 분압을 증가시켜 이들의 반응을 활성화시킴으로서, 저온 환경에서 보론이 도핑된 비정질 실리콘막을 형성할 수 있다. 아울러, 저온 환경에서 실리콘막을 형성하기 때문에 비정질 상태의 실리콘막을 형성할 수 있다.
한편, 여기서는 제1배리어막(18)이 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막으로 이루어진 단일막으로 형성하는 경우를 예시하였으나, 추가적인 공정마진 확보를 위해 제1배리어막(18)은 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막 상부 또는/및 하부에 형성된 절연막을 포함한 적층막으로 형성할 수도 있다. 이때, 절연막은 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나의 단일막 또는 둘 이상의 적층막일 수 있다.
도 1c에 도시된 바와 같이, 제1배리어막(18) 상에 감광막패턴(24)을 형성한 후에 감광막패턴(24)을 이용하여 제1배리어막(18)을 패터닝한다.
다음으로, 감광막패턴(24)을 제거한다. 감광막패턴(24)은 산소 플라즈마 공정으로 제거할 수 있다. 이때, 산소 플라즈마 공정을 이용하여 감광막패턴(24)을 제거하는 과정에서 노출된 제1배리어막(18)의 표면이 산화될 수 있다.
다음으로, 제1배리어막(18) 패터닝 및 감광막패턴(24) 제거 이후에 잔류하는 잔류물 및 부산물을 제거하기 위한 세정공정을 진행한다. 세정공정은 불산계 물질을 이용하여 진행할 수 있다. 불산계 물질로는 BOE(Buffered Oxide Etchant) 또는 불산용액을 사용할 수 있다. 세정공정시 감광막패턴(24)을 제거하는 과정에서 제1배리어막(18) 표면에 형성된 산화막도 함께 제거될 수 있다.
참고로, 제1배리어막(18)으로 다결정 실리콘막을 적용하는 경우에도 산소 플라즈마를 이용하여 감광막패턴을 제거할 때 다결정 실리콘막의 표면에 산화막이 형성되고, 세정공정시 이 산화막도 제거된다. 여기서, 다결정 실리콘막의 표면이 산화될 때, 결정립(grain) 표면보다 결정립계(grain boundary) 쪽으로 더 많이 산화되기 때문에 표면 러프니스 열화가 발생하고, 이러한 표면 러프니스 열화는 불산계 물질을 이용한 세정공정시 더욱더 심화되는 단점이 있다. 배리어막으로 사용되는 물질막의 표면 러프니스 열화는 후속 공정에 부정적인 영향을 미치고, 집적도가 증가할수록 부정적인 영향이 심화되는 바, 배리어막의 표면 러프니스 열화를 방지해야만 한다.
이러한 관점에서 본 발명의 실시예는 제1배리어막(18)으로 비정질 실리콘막을 적용하기 때문에 감광막패턴(24)의 제거 및 세정공정시 제1배리어막(18)의 표면 러프니스 열화를 방지할 수 있다는 장점이 있다. 이는, 다결정 실리콘막과 달리 비정질 실리콘막은 결정립 및 결정립계를 갖기 않기 때문에 산소 플라즈마를 이용한 감광막패턴(24) 제거공정시 표면이 산화되더라도 균일하게 산화되기 대문이다.
도 1d에 도시된 바와 같이, 제1배리어막(18)을 이용하여 적층막(17A)을 식각한다. 이로써, 하부전극(14), 가변저항막(15) 및 상부전극(16)이 순차적으로 적층된 가변저항소자(17)를 형성할 수 있다. 식각공정시 제1배리어막(18)은 적층막(17A)에 대한 하드마스크로 작용한다. 식각공정은 건식식각으로 진행할 수 있다.
가변저항소자(17)를 형성하기 위한 식각공정을 진행한 이후에 세정공정을 진행할 수 있다. 실시예에서는 식각공정 이후에도 제1배리어막(18)이 잔류하는 경우를 예시하였으나, 경우에 따라 식각공정 이후 예컨대, 세정공정시 제1배리어막(18)이 제거될 수도 있다.
한편, 도면에 도시하지는 않았지만, 식각공정 이후에 가변저항소자(17)의 측벽에 스페이서를 형성할 수 있다.
도 1e에 도시된 바와 같이, 제1층간절연막(12) 상에 가변저항소자(17) 및 제1배리어막(18)을 덮도록 제2층간절연막(19)을 형성한다. 제2층간절연막(19)은 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나의 단일막 또는 둘 이상의 적층막으로 형성할 수 있다.
다음으로, 제2층간절연막(19) 및 제1배리어막(18)을 선택적으로 식각하여 가변저항소자(17)의 상부전극(16)을 노출시키는 콘택홀(20)을 형성한다. 콘택홀(20) 형성공정시 제1배리어막(18)은 식각 정지막으로 작용한다.
도 1f에 도시된 바와 같이, 콘택홀(20)을 갭필하도록 제2층간절연막(19) 상에 제3도전막(21)을 형성한다. 제3도전막(21)은 금속성막으로 형성할 수 있다.
다음으로, 제3도전막(21) 상에 제2배리어막(22)을 형성한다. 제2배리어막(22) 형성공정시 기형성된 제3도전막(21)을 포함한 구조물이 열적으로 열화되는 것을 방지하기 위해 제2배리어막(22)은 300℃ 이하의 저온에서 형성할 수 있다. 이를 위해, 제2배리어막(22)은 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막으로 형성할 수 있다. 일례로, 제2배리어막(22)은 보론 및 저마늄이 도핑된 비정질 실리콘막으로 형성할 수 있다.
보론 및 저마늄이 도핑된 비정질 실리콘막은 실리콘 소스가스(예컨대, SiH4), 보론 소스가스(예컨대, B2H6) 및 저마늄 소스가스(GeH4)를 반응시켜 형성할 수 있다. 이때, 300℃ 이하의 저온 환경에서 보론 및 저마늄이 도핑된 비정질 실리콘막을 형성하기 위해 실리콘 소스가스, 보론 소스가스 및 저마늄 소스가스의 분압을 증가시키 상태에서 형성공정을 진행할 수 있다. 예컨대, 챔버내 압력을 적어도 10 torr 이상으로 유지한 상태에서 실리콘 소스가스의 분압은 적어도 3 torr 이상, 보론 소스가스의 분압은 적어도 1 torr 이상, 보론 소스가스의 분압은 적어도 0.4 torr 이상으로 유지할 수 있다. 또한, 300℃ 이하의 저온 환경에서 보론 및 저마늄이 도핑된 비정질 실리콘막을 형성하기 소스가스들의 분압을 증가시킴과 동시에 플라즈마 환경에서 형성공정을 진행할 수도 있다.
한편, 여기서는 제2배리어막(22)이 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막으로 이루어진 단일막으로 형성하는 경우를 예시하였으나, 추가적인 공정마진 확보를 위해 제2배리어막(22)은 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막 상부 또는/및 하부에 형성된 절연막을 포함한 적층막으로 형성할 수 있다. 이때, 절연막은 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나의 단일막 또는 둘 이상의 적층막일 수 있다.
다음으로, 제2배리어막(22) 상에 감광막패턴(미도시)을 형성한 이후에 감광막패턴을 이용하여 제2배리어막(22)을 패터닝한다.
다음으로, 감광막패턴을 제거한 후에 잔류물 및 부산물을 제거하기 위한 세정공정을 진행한다. 감광막패턴은 산소 플라즈마 공정으로 제거할 수 있고, 세정공정은 불산계 물질을 이용하여 진행할 수 있다.
도 1g에 도시된 바와 같이, 제2배리어막(22)을 이용하여 제3도전막(21)을 식각하여 도전라인(21A)을 형성함과 동시에 도전라인(21A)과 가변저항소자(17)를 전기적으로 연결하는 상부 콘택플러그(21B)를 형성한다. 이때, 도전라인(21A)은 비트라인(Bit Line)일 수 있다.
참고로, 반도체 장치의 집적도가 증가함에 따라 도전라인(21A) 형성공정 예컨대, 금속배선 형성공정시 금속배선의 저항 차이를 유발할 수 있기 때문에 균일한 패터닝이 중요하다. 이러한 관점에서 비정질 실리콘막을 포함하는 제2배리어막(22)은 우수한 표면 러프니스를 갖기 때문에 도전라인(21A)에 대한 균일한 패터닝이 용이하다는 장점이 있다.
다음으로, 제2층간절연막(19) 상에 도전라인(21A)을 덮도록 제3층간절연막(23)을 형성한다. 제3층간절연막(23)은 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나의 단일막 또는 둘 이상의 적층막으로 형성할 수 있다.
다음으로, 제2배리어막(22)이 노출될 때까지 평탄화공정을 실시한다. 평탄화공정은 화학적기계적연마법(CMP)을 사용하여 진행할 수 있으며, 평탄화공정시 제2배리어막(22)은 연마 정지막으로 작용한다.
이하, 공정된 반도체 제조기술을 이용하여 반도체 장치를 완성할 수 있다.
상술한 공정과정을 통해 형성된 반도체 장치는 스위칭소자(미도시)를 포함하는 기판(11), 기판(11)상에 형성된 제1층간절연막(12), 제1층간절연막(12) 상에 형성되어 하부전극(14), 가변저항막(15), 상부전극(16)이 적층된 가변저항소자(17), 제1층간절연막(12)을 관통하여 스위칭소자와 가변저항소자(17)를 연결하는 하부 콘택플러그(13), 가변저항소자(17) 상에 형성되어 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함하는 제1배리어막(18), 제1층간절연막(12) 상에 형성된 제2층간절연막(19), 제2층간절연막(19) 상에 형성된 도전라인(21A), 제2층간절연막(19) 및 제1배리어막(18)을 관통하여 도전라인(21A)과 가변저항소자(17)를 연결하는 상부 콘택플러그(21B)를 포함할 수 있다.
이처럼, 본 발명의 실시예는 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함한 배리어막을 제공함으로써, 피식각막의 열적 특성 열화를 방지함과 동시에 피식각막에 대한 우수한 선택비를 제공할 수 있다. 아울러, 피식각막 패터닝에 대한 균일도를 향상시킬 수 있다.
도 2는 본 발명의 일 실시예에 따른 마이크로프로세서의 구성도이다.
도 2에 도시된 바와 같이, 마이크로프로세서(Micro Processor Unit, 1000)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행할 수 있으며 기억부(1010), 연산부(1020) 및 제어부(1030)를 포함할 수 있다. 마이크로프로세서(1000)는 중앙 처리 장치(Central Processing Unit, CPU), 그래픽 처리 장치(Graphic Processing Unit, GPU), 디지털 신호 처리 장치(Digital Signal Processor, DSP), 어플리케이션 프로세서(Application Processor, AP) 등 각종 처리장치 일 수 있다.
기억부(1010)는 프로세서 레지스터(Processor register) 또는 레지스터(Register)로 마이크로프로세서(1000) 내에서 데이터를 저장하는 부분으로 데이터 레지스터, 주소 레지스터 및 부동 소수점 레지스터를 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1010)는 연산부(1020)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다.
기억부(1010)는 전술한 반도체 장치의 실시예들 중 하나를 포함할 수 있다. 전술한 실시예에 따른 반도체 장치를 포함한 기억부(1010)는 서로 다른 저항 상태 사이를 스위칭하는 가변저항막을 포함한 피처리막 상에 형성되어 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함한 배리어막을 포함할 수 있다. 여기서, 불순물은 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 및 탈륨(Tl)으로 이루어진 제1그룹에서 선택된 어느 하나를 포함하거나, 또는 카본(C), 저마늄(Ge), 주석(Sn) 및 납(Pb)으로 이루어진 제2그룹에서 선택된 어느 하나를 포함하거나, 또는 제1그룹에서 선택된 어느 하나 및 제2그룹에서 선택된 어느 하나를 포함할 수 있다. 이를 통해, 피처리막의 특성이 열화되는 것을 방지함과 동시에 피처리막에 대한 우수한 선택비를 제공할 수 있어 기억부(1010) 및 기억부(1010)를 구비한 마이크로프로세서(1000)의 안정성 및 성능을 향상시킬 수 있다.
연산부(1020)는 마이크로프로세서(1000)의 내부에서 연산을 수행하는 부분으로 제어부(1030)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산 또는 논리 연산을 수행한다. 연산부(1020)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit, ALU)를 포함할 수 있다.
제어부(1030)는 기억부(1010)나 연산부(1020) 및 마이크로프로세서(1000) 외부 장치로부터의 신호를 수신 받아 명령의 추출이나 해독, 입력이나 출력의 제어 등을 하고, 프로그램으로 나타내어진 처리를 실행한다.
본 실시예에 따른 마이크로프로세서(1000)는 기억부(1010) 이외에 외부 장치로부터 입력되거나 외부 장치로 출력할 데이터를 임시 저장할 수 있는 캐시 메모리부(1040)를 추가로 포함할 수 있으며, 이 경우 버스 인터페이스(1050)를 통해 기억부(1010), 연산부(1020) 및 제어부(1030)와 데이터를 주고 받을 수 있다.
도 3은 본 발명의 일 실시예에 따른 프로세서의 구성도이다.
도 3에 도시된 바와 같이, 프로세서(1100)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행하는 마이크로프로세서 이외의 다양한 기능을 포함하여 성능 향상 및 다기능을 구현할 수 있으며 코어부(1110), 캐시 메모리부(1120) 및 버스 인터페이스(1130)를 포함할 수 있다. 본 실시예의 코어부(1110)는 외부 장치로부터 입력된 데이터를 산술 논리 연산하는 부분으로 기억부(1111), 연산부(1112), 제어부(1113)를 포함할 수 있다. 프로세서(1100)는 멀티 코어 프로세서(Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit, GPU), 어플리케이션 프로세서(Application Processor, AP) 등 각종 시스템 온 칩(System on Chip, SoC)일 수 있다.
기억부(1111)는 프로세서 레지스터(Processor register) 또는 레지스터(Register)로 프로세서(1100) 내에서 데이터를 저장하는 부분으로 데이터 레지스터, 주소 레지스터 및 부동 소수점 레지스터를 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1111)는 연산부(1112)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다. 연산부(1112)는 프로세서(1100)의 내부에서 연산을 수행하는 부분으로 제어부(1113)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산 또는 논리 연산을 수행한다. 연산부(1112)는 하나 이상의 산술 놀리 연산 장치(Arithmetic and Logic Unit, ALU)를 포함할 수 있다. 제어부(1113)는 기억부(1111)나 연산부(1112) 및 프로세서(1100) 외부 장치로부터의 신호를 수신 받아 명령의 추출이나 해독, 입력이나 출력의 제어 등을 하고, 프로그램으로 나타내어진 처리를 실행한다.
캐시 메모리부(1120)는 고속으로 동작하는 코어부(1110)와는 달리 저속의 외부 장치의 데이터 처리 속도 차이를 보완하기 위해 임시로 데이터를 저장하는 부분으로 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123)를 포함할 수 있다. 일반적으로 캐시 메모리부(1120)는 1차, 2차 저장부(1121, 1122)를 포함하며 고용량이 필요할 경우 3차 저장부(1123)를 포함할 수 있으며, 필요시 더 많은 저장부를 포함할 수 있다. 즉 캐시 메모리부(1120)가 포함하는 저장부의 개수는 설계에 따라 달라질 수 있다. 여기서, 1차, 2차, 3차 저장부(1121, 1122, 1123)의 데이터 저장 및 판별하는 처리 속도는 같을 수도 있고 다를 수도 있다. 각 저장부의 처리 속도가 다른 경우, 1차 저장부의 속도가 제일 빠를 수 있다. 캐시 메모리부의 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123) 중 어느 하나 이상의 저장부는 전술한 반도체 장치의 실시예들 중 하나를 포함할 수 있다. 전술한 실시예에 따른 반도체 장치를 포함한 캐시 메모리부(1120)는 서로 다른 저항 상태 사이를 스위칭하는 가변저항막을 포함한 피처리막 상에 형성되어 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함한 배리어막을 포함할 수 있다. 여기서, 불순물은 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 및 탈륨(Tl)으로 이루어진 제1그룹에서 선택된 어느 하나를 포함하거나, 또는 카본(C), 저마늄(Ge), 주석(Sn) 및 납(Pb)으로 이루어진 제2그룹에서 선택된 어느 하나를 포함하거나, 또는 제1그룹에서 선택된 어느 하나 및 제2그룹에서 선택된 어느 하나를 포함할 수 있다. 이를 통해, 피처리막의 특성이 열화되는 것을 방지함과 동시에 피처리막에 대한 우수한 선택비를 제공할 수 있어 캐시 메모리부(1120) 및 캐시 메모리부(1120)를 구비한 프로세서(1100)의 안정성 및 성능을 향상시킬 수 있다. 도 3에는 1차, 2차, 3차 저장부(1121, 1122, 1123)가 모두 캐시 메모리부(1120)의 내부에 구성된 경우를 도시하였으나 캐시 메모리부(1120)의 1차, 2차, 3차 저장부(1121, 1122, 1123)는 모두 코어부(1110)의 외부에 구성될 수 있으며, 코어부(1110)와 외부 장치간의 처리 속도 차이를 보완할 수 있다. 또한, 캐시 메모리부(1120)의 1차 저장부(1121)는 코어부(1110)의 내부에 위치할 수 있으며 2차 저장부(1122) 및 3차 저장부(1123)는 코어부(1110)의 외부에 구성하여 처리 속도 보완을 위한 기능을 좀 더 강화시킬 수 있다.
버스 인터페이스(1130)는 코어부(1110)와 캐시 메모리부(1120)를 연결하여 데이터를 효율적으로 전송할 수 있게 해주는 부분이다.
본 실시예에 따른 프로세서(1100)는 다수의 코어부(1110)를 포함할 수 있으며 다수의 코어부(1110)가 캐시 메모리부(1120)를 공유할 수 있다. 다수의 코어부(1110)와 캐시 메모리부(1120)는 버스 인터페이스(1130)를 통해 연결될 수 있다. 다수의 코어부(1110)는 모두 상술한 코어부의 구성과 동일하게 구성될 수 있다. 다수의 코어부(1110)를 포함할 경우, 캐시 메모리부(1120)의 1차 저장부(1121)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고 2차 저장부(1122)와 3차 저장부(1123)는 하나로 다수의 코어부(1110)의 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다. 여기서, 1차 저장부(1121)의 처리 속도가 2차, 3차 저장부(1122, 1123)의 처리 속도보다 빠를 수 있다.
본 실시예에 따른 프로세서(1100)는 데이터를 저장하는 임베디드(Embedded) 메모리부(1140), 외부 장치와 유선 또는 무선으로 데이터를 송수신 할 수 있는 통신모듈부(1150), 외부 기억 장치를 구동하는 메모리 컨트롤부(1160), 외부 인터페이스 장치에 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하고 출력하는 미디어처리부(1170)를 추가로 포함할 수 있으며, 이 이외에도 다수의 모듈을 포함할 수 있다. 이 경우 추가된 다수의 모듈들은 버스 인터페이스(1130)를 통해 코어부(1110), 캐시 메모리부(1120) 및 상호간 데이터를 주고 받을 수 있다.
여기서 임베디드 메모리부(1140)는 휘발성 메모리뿐만 아니라 비휘발성 메모리를 포함할 수 있다. 휘발성 메모리는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory) 등을 포함할 수 있으며, 비휘발성 메모리는 ROM(Read Only Memory), Nor Flash Memory, NAND Flash Memory, 상변환 메모리(Phase Change Random Access Memory, PRAM), 저항 메모리(Resistive Random Access Memory,RRAM), 스핀 주입 메모리(Spin Transfer Torque Random Access Memory, STTRAM), 자기메모리(Magnetic Random Access Memory, MRAM) 등을 포함할 수 있다.
통신모듈부(1150)는 유선 네트워크와 연결할 수 있는 모듈과 무선 네트워크와 연결할 수 있는 모듈을 모두 포함할 수 있다. 유선 네트워크 모듈은 유선랜(Local Area Network, LAN), 유에스비(Universal Serial Bus, USB), 이더넷(Ethernet), 전력선통신(Power Line Communication, PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은 적외선 통신(Infrared Data Association, IrDA), 코드 분할 다중 접속(Code Division Multiple Access, CDMA), 시분할 다중 접속(Time Division Multiple Access, TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access, FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network, USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution, LTE), 근거리 무선통신(Near Field Communication, NFC), 광대역 무선 인터넷(Wireless Broadband Internet, Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access, HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA, WCDMA), 초광대역 통신(Ultra WideBand, UWB) 등을 포함할 수 있다.
메모리 컨트롤부(1160)는 프로세서(1100)와 서로 다른 통신 규격에 따라 동작하는 외부 저장 장치 사이에 전송되는 데이터를 관리하기 위한 것으로 각종 메모리 컨트롤러, IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), RAID(Redundant Array of Independent Disks), SSD(Solid State Disk), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital, SD), 미니 씨큐어 디지털 카드(mini Secure Digital card, mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity, SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card, SM), 멀티 미디어 카드(Multi Media Card, MMC), 내장 멀티 미디어 카드(Embedded MMC, eMMC), 컴팩트 플래시 카드(Compact Flash, CF) 등을 제어하는 컨트롤러를 포함 할 수 있다.
미디어처리부(1170)는 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하여 영상, 음성 및 기타 형태로 전달되도록 외부 인터페이스 장치로 출력하는 그래픽 처리 장치(Graphics Processing Unit, GPU), 디지털 신호 처리 장치(Digital Signal Processor, DSP), 고선명 오디오(High Definition Audio, HD Audio), 고선명 멀티미디어 인터페이스(High Definition Multimedia Interface, HDMI) 컨트롤러 등을 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 시스템의 구성도이다.
도 4에 도시된 바와 같이, 시스템(1200)은 데이터를 처리하는 장치로 데이터에 대하여 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있으며 프로세서(1210), 주기억 장치(1220), 보조기억 장치(1230), 인터페이스 장치(1240)를 포함할 수 있다. 본 실시예의 시스템은 컴퓨터(Computer), 서버(Server), PDA(Personal Digital Assistant), 휴대용 컴퓨터(Portable Computer), 웹 타블렛(Web Tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 디지털 뮤직 플레이어(Digital Music Player), PMP(Portable Multimedia Player), 카메라(Camera), 위성항법장치(Global Positioning System, GPS), 비디오 카메라(Video Camera), 음성 녹음기(Voice Recorder), 텔레매틱스(Telematics), AV시스템(Audio Visual System), 스마트 텔레비전(Smart Television) 등 프로세스를 사용하여 동작하는 각종 전자 시스템일 수 있다.
프로세서(1210)는 입력된 명령어의 해석과 시스템에 저장된 자료의 연산, 비교 등의 처리를 제어하는 시스템의 핵심적인 구성으로 마이크로프로세서(Micro Processor Unit, MPU), 중앙 처리 장치(Central Processing Unit, CPU), 싱글/멀티 코어 프로세서(Single/Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit, GPU), 어플리케이션 프로세서(Application Processor, AP), 디지털 신호 처리 장치(Digital Signal Processor, DSP) 등으로 구성할 일 수 있다.
주기억장치(1220)는 프로그램이 실행될 때 보조기억장치(1230)로부터 프로그램이나 자료를 이동시켜 실행시킬 수 있는 기억장소로 전원이 끊어져도 기억된 내용이 보존되며 전술한 실시예에 따른 반도체 장치를 포함할 수 있다. 주기억장치(1220)는 서로 다른 저항 상태 사이를 스위칭하는 가변저항막을 포함한 피처리막 상에 형성되어 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함한 배리어막을 포함할 수 있다. 여기서, 불순물은 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 및 탈륨(Tl)으로 이루어진 제1그룹에서 선택된 어느 하나를 포함하거나, 또는 카본(C), 저마늄(Ge), 주석(Sn) 및 납(Pb)으로 이루어진 제2그룹에서 선택된 어느 하나를 포함하거나, 또는 제1그룹에서 선택된 어느 하나 및 제2그룹에서 선택된 어느 하나를 포함할 수 있다. 이를 통해, 피처리막의 특성이 열화되는 것을 방지함과 동시에 피처리막에 대한 우수한 선택비를 제공할 수 있어 주기억장치(1220) 및 주기억장치(1220)를 구비한 시스템(1200)의 안정성 및 성능을 향상시킬 수 있다. 더불어, 주기억장치(1220)는 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory, SRAM), 디램(Dynamic Random Access Memory) 등을 더 포함 할 수 있다. 이와는 다르게, 주기억장치(1220)는 본 발명의 실시예에 따른 반도체 장치를 포함하지 않고 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory, SRAM), 디램(Dynamic Random Access Memory) 등을 포함 할 수 있다.
보조기억장치(1230)는 프로그램 코드나 데이터를 보관하기 위한 기억장치를 말한다. 주기억장치(1220)보다 속도는 느리지만 많은 자료를 보관할 수 있으며 전술한 실시예에 따른 반도체 장치를 포함할 수 있다. 보조기억장치(1230)는 서로 다른 저항 상태 사이를 스위칭하는 가변저항막을 포함한 피처리막 상에 형성되어 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함한 배리어막을 포함할 수 있다. 여기서, 불순물은 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 및 탈륨(Tl)으로 이루어진 제1그룹에서 선택된 어느 하나를 포함하거나, 또는 카본(C), 저마늄(Ge), 주석(Sn) 및 납(Pb)으로 이루어진 제2그룹에서 선택된 어느 하나를 포함하거나, 또는 제1그룹에서 선택된 어느 하나 및 제2그룹에서 선택된 어느 하나를 포함할 수 있다. 이를 통해, 피처리막의 특성이 열화되는 것을 방지함과 동시에 피처리막에 대한 우수한 선택비를 제공할 수 있어 보조기억장치(1230) 및 보조기억장치(1230)를 구비한 시스템(1200)의 안정성 및 성능을 향상시킬 수 있다. 더불어, 보조기억장치(1230)는 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk, SSD), USB메모리(Universal Serial Bus Memory, USB Memory), 씨큐어 디지털 카드(Secure Digital, SD), 미니 씨큐어 디지털 카드(mini Secure Digital card, mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity, SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card, SM), 멀티 미디어 카드(Multi Media Card, MMC), 내장 멀티 미디어 카드(Embedded MMC, eMMC), 컴팩트 플래시 카드(Compact Flash, CF) 등의 데이터 저장 시스템(도 13의 1300 참조)을 더 포함할 수 있다. 이와는 다르게, 보조기억장치(1230)는 전술한 실시예의 반도체 장치를 포함하지 않고 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk, SSD), USB메모리(Universal Serial Bus Memory, USB Memory), 씨큐어 디지털 카드(Secure Digital, SD), 미니 씨큐어 디지털 카드(mini Secure Digital card, mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity, SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card, SM), 멀티 미디어 카드(Multi Media Card, MMC), 내장 멀티 미디어 카드(Embedded MMC, eMMC), 컴팩트 플래시 카드(Compact Flash, CF) 등의 데이터 저장 시스템(도 13의 1300 참조)들을 포함할 수 있다.
인터페이스 장치(1240)는 본 실시예의 시스템과 외부 장치의 명령 및 데이터 등을 교환하기 위한 것일 수 있으며, 키패드(keypad), 키보드(keyboard), 마우스(Mouse), 스피커(Speaker), 마이크(Mike), 표시장치(Display), 각종 휴먼 인터페이스 장치(Human Interface Device, HID)들 및 통신장치일 수 있다. 통신장치는 유선 네트워크와 연결할 수 있는 모듈과 무선 네트워크와 연결할 수 있는 모듈을 모두 포함할 수 있다. 유선 네트워크 모듈은 유선랜(Local Area Network, LAN), 유에스비(Universal Serial Bus, USB), 이더넷(Ethernet), 전력선통신(Power Line Communication, PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은 적외선 통신(Infrared Data Association, IrDA), 코드 분할 다중 접속(Code Division Multiple Access, CDMA), 시분할 다중 접속(Time Division Multiple Access, TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access, FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network, USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution, LTE), 근거리 무선통신(Near Field Communication, NFC), 광대역 무선 인터넷(Wireless Broadband Internet, Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access, HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA, WCDMA), 초광대역 통신(Ultra WideBand, UWB) 등을 포함할 수 있다.
도 5는 본 발명의 일 실시예에 따른 데이터 저장 시스템의 구성도이다.
도 5에 도시된 바와 같이, 데이터 저장 시스템(1300)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 저장 장치(1310), 이를 제어하는 컨트롤러(1320) 및 외부 장치와 연결하는 인터페이스(1330)를 포함할 수 있다. 데이터 저장 시스템(1300)은 하드 디스크(Hard Disk Drive, HDD), 광학 드라이브(Compact Disc Read Only Memory, CDROM), DVD(Digital Versatile Disc), 고상 디스크(Solid State Disk, SSD) 등의 디스크 형태와 USB메모리(Universal Serial Bus Memory, USB Memory), 씨큐어 디지털 카드(Secure Digital, SD), 미니 씨큐어 디지털 카드(mini Secure Digital card, mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity, SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card, SM), 멀티 미디어 카드(Multi Media Card, MMC), 내장 멀티 미디어 카드(Embedded MMC, eMMC), 컴팩트 플래시 카드(Compact Flash, CF) 등의 카드 형태일 수 있다.
컨트롤러(1320)는 저장 장치(1310)와 인터페이스(1330) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 컨트롤러(1320)는 데이터 저장 시스템(1300) 외부에서 인터페이스(1330)를 통해 입력된 명령어들을 연산 및 처리하기 위한 프로세서(1321)를 포함할 수 있다.
인터페이스(1330)는 데이터 저장 시스템(1300)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것으로 데이터 저장 시스템(1300)이 카드인 경우 USB(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital, SD), 미니 씨큐어 디지털 카드(mini Secure Digital card, mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity, SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card, SM), 멀티 미디어 카드(Multi Media Card, MMC), 내장 멀티 미디어 카드(Embedded MMC, eMMC), 컴팩트 플래시 카드(Compact Flash, CF)와 호환되는 인터페이스 일 수 있다. 디스크 형태일 경우 IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus)와 호환되는 인터페이스일 수 있다.
본 실시예의 데이터 저장 시스템(1300)은 외부 장치와의 인터페이스, 컨트롤러, 및 시스템의 다양화, 고성능화에 따라 인터페이스(1330)와 저장 장치(1310)간의 데이터의 전달을 효율적으로 하기 위한 임시 저장 장치(1340)를 포함할 수 있다. 저장 장치(1310) 및 데이터를 임시로 저장하는 임시 저장 장치(1340)는 전술한 실시예에 따른 반도체 장치를 포함할 수 있다. 저장 장치(1310) 또는 임시 저장 장치(1340)는 서로 다른 저항 상태 사이를 스위칭하는 가변저항막을 포함한 피처리막 상에 형성되어 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함한 배리어막을 포함할 수 있다. 여기서, 불순물은 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 및 탈륨(Tl)으로 이루어진 제1그룹에서 선택된 어느 하나를 포함하거나, 또는 카본(C), 저마늄(Ge), 주석(Sn) 및 납(Pb)으로 이루어진 제2그룹에서 선택된 어느 하나를 포함하거나, 또는 제1그룹에서 선택된 어느 하나 및 제2그룹에서 선택된 어느 하나를 포함할 수 있다. 이를 통해, 피처리막의 특성이 열화되는 것을 방지함과 동시에 피처리막에 대한 우수한 선택비를 제공할 수 있어 저장 장치(1310), 임시 저장 장치(1340)는 및 이를 구비한 데이터 저장 시스템(1300)의 안정성 및 성능을 향상시킬 수 있다.
도 6은 본 발명의 일 실시예에 따른 메모리 시스템의 구성도이다.
도 6에 도시된 바와 같이, 메모리 시스템(1400)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 메모리(1410), 이를 제어하는 메모리 컨트롤러(1420) 및 외부 장치와 연결하는 인터페이스(1430)를 포함할 수 있다. 메모리 시스템(1400)은 고상 디스크(Solid State Disk, SSD), USB메모리(Universal Serial Bus Memory, USB Memory), 씨큐어 디지털 카드(Secure Digital, SD), 미니 씨큐어 디지털 카드(mini Secure Digital card, mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity, SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card, SM), 멀티 미디어 카드(Multi Media Card, MMC), 내장 멀티 미디어 카드(Embedded MMC, eMMC), 컴팩트 플래시 카드(Compact Flash, CF) 등의 카드 형태일 수 있다.
데이터를 저장하는 메모리(1410)는 전술한 실시예에 따른 반도체 장치를 포함할 수 있다. 메모리(1410)는 서로 다른 저항 상태 사이를 스위칭하는 가변저항막을 포함한 피처리막 상에 형성되어 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함한 배리어막을 포함할 수 있다. 여기서, 불순물은 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 및 탈륨(Tl)으로 이루어진 제1그룹에서 선택된 어느 하나를 포함하거나, 또는 카본(C), 저마늄(Ge), 주석(Sn) 및 납(Pb)으로 이루어진 제2그룹에서 선택된 어느 하나를 포함하거나, 또는 제1그룹에서 선택된 어느 하나 및 제2그룹에서 선택된 어느 하나를 포함할 수 있다. 이를 통해, 피처리막의 특성이 열화되는 것을 방지함과 동시에 피처리막에 대한 우수한 선택비를 제공할 수 있어 메모리(1410) 및 메모리(1410)를 구비한 메모리 시스템(1400)의 안정성 및 성능을 향상시킬 수 있다. 더불어, 본 실시예의 메모리는 비휘발성인 특성을 가지는 ROM(Read Only Memory), Nor Flash Memory, NAND Flash Memory, 상변환 메모리(Phase Change Random Access Memory, PRAM), 저항 메모리(Resistive Random Access Memory,RRAM), 자기메모리(Magnetic Random Access Memory, MRAM) 등을 더 포함할 수 있다.
메모리 컨트롤러(1420)는 메모리(1410)와 인터페이스(1430) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 메모리 컨트롤러(1420)는 메모리 시스템(1400) 외부에서 인터페이스(1430)를 통해 입력된 명령어들을 연산 및 처리하기 위한 프로세서(1421)를 포함할 수 있다.
인터페이스(1430)는 메모리 시스템(1400)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것으로 USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital, SD), 미니 씨큐어 디지털 카드(mini Secure Digital card, mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity, SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card, SM), 멀티 미디어 카드(Multi Media Card, MMC), 내장 멀티 미디어 카드(Embedded MMC, eMMC), 컴팩트 플래시 카드(Compact Flash, CF)와 호환될 수 있다.
본 실시예의 메모리 시스템(1400)은 외부 장치와의 인터페이스, 메모리 컨트롤러, 및 메모리 시스템의 다양화, 고성능화에 따라 인터페이스(1430)와 메모리(1410)간의 데이터의 입출력을 효율적으로 전달하기 위한 버퍼 메모리(1440)를 포함할 수 있다. 데이터를 임시로 저장하는 버퍼 메모리(1440)는 전술한 실시예에 따른 반도체 장치를 포함할 수 있다. 버퍼 메모리(1440)는 서로 다른 저항 상태 사이를 스위칭하는 가변저항막을 포함한 피처리막 상에 형성되어 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함한 배리어막을 포함할 수 있다. 여기서, 불순물은 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 및 탈륨(Tl)으로 이루어진 제1그룹에서 선택된 어느 하나를 포함하거나, 또는 카본(C), 저마늄(Ge), 주석(Sn) 및 납(Pb)으로 이루어진 제2그룹에서 선택된 어느 하나를 포함하거나, 또는 제1그룹에서 선택된 어느 하나 및 제2그룹에서 선택된 어느 하나를 포함할 수 있다. 이를 통해, 피처리막의 특성이 열화되는 것을 방지함과 동시에 피처리막에 대한 우수한 선택비를 제공할 수 있어 버퍼 메모리(1440) 및 버퍼 메모리(1440)를 구비한 메모리 시스템(1400)의 안정성 및 성능을 향상시킬 수 있다. 더불어, 본 실시예의 버퍼 메모리(1440)는 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 상변환 메모리(Phase Change Random Access Memory, PRAM), 저항 메모리(Resistive Random Access Memory,RRAM), 스핀 주입 메모리(Spin Transfer Torque Random Access Memory, STTRAM), 자기메모리(Magnetic Random Access Memory, MRAM) 등을 더 포함할 수 있다. 이와는 다르게, 버퍼 메모리는 전술한 실시예의 반도체 장치를 포함하지 않고 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 상변환 메모리(Phase Change Random Access Memory, PRAM), 저항 메모리(Resistive Random Access Memory,RRAM), 스핀 주입 메모리(Spin Transfer Torque Random Access Memory, STTRAM), 자기메모리(Magnetic Random Access Memory, MRAM) 등을 포함할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
11 : 기판 12 : 제1층간절연막
13 : 하부 콘택플러그 14 : 제1도전막, 하부전극
15 : 가변저항막 16 : 제2도전막, 상부전극
17 : 가변저항소자 18 : 제1배리어막
19 : 제2층간절연막 20 : 콘택홀
21 : 제3도전막 21A : 도전라인
21B : 상부 콘택플러그 22 : 제2배리어막
23 : 제3층간절연막 24 : 감광막패턴
13 : 하부 콘택플러그 14 : 제1도전막, 하부전극
15 : 가변저항막 16 : 제2도전막, 상부전극
17 : 가변저항소자 18 : 제1배리어막
19 : 제2층간절연막 20 : 콘택홀
21 : 제3도전막 21A : 도전라인
21B : 상부 콘택플러그 22 : 제2배리어막
23 : 제3층간절연막 24 : 감광막패턴
Claims (38)
- 기판상에 형성되어 하부전극, 가변저항막 및 상부전극이 적층되고, 서로 다른 두 저항상태 사이를 스위칭하는 가변저항소자; 및
상기 가변저항소자 상에 형성되어 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함하는 배리어막
을 포함하되,
상기 비정질 실리콘막은 상기 배리어막에 의해 커버된 상기 가변저항소자의 영역을 보호하는 마스크로 작용하는 반도체 장치.
- ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 기판에 형성된 스위칭소자;
상기 기판과 상기 가변저항소자 사이에 형성된 제1층간절연막;
상기 제1층간절연막을 관통하여 상기 스위칭소자와 상기 가변저항소자를 연결하는 하부 콘택플러그;
상기 제1층간절연막 상에 형성된 제2층간절연막;
상기 제2층간절연막 상의 도전라인; 및
상기 제2층간절연막 및 상기 배리어막을 관통하여 상기 도전라인과 상기 가변저항소자를 연결하는 상부 콘택플러그
를 더 포함하는 반도체 장치.
- ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 불순물은 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 및 탈륨(Tl)으로 이루어진 제1그룹에서 선택된 어느 하나를 포함하거나,
또는 카본(C), 저마늄(Ge), 주석(Sn) 및 납(Pb)으로 이루어진 제2그룹에서 선택된 어느 하나를 포함하거나,
또는 상기 제1그룹에서 선택된 어느 하나 및 상기 제2그룹에서 선택된 어느 하나를 포함하는 반도체 장치.
- ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 배리어막은 보론이 도핑된 비정질 실리콘막 또는 보론 및 저마늄이 도핑된 비정질 실리콘막을 포함하는 반도체 장치.
- ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 가변저항막은 두 자성체막 사이에 터널배리어막이 개재된 적층막을 포함하는 반도체 장치.
- ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 가변저항막은 금속산화물을 포함하는 반도체 장치.
- ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 가변저항막은 상변화물질을 포함하는 반도체 장치.
- ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 하부전극 및 상기 상부전극은 금속성막을 포함하는 반도체 장치.
- ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈제1항에 있어서,
상기 배리어막은 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막 상부 또는/및 하부에 형성된 절연막을 더 포함하는 반도체 장치.
- 서로 다른 두 저항 상태 사이를 스위칭하는 가변저항소자를 포함하는 피처리막; 및
상기 피처리막 상에 형성되어 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함하는 배리어막
를 포함하되,
상기 비정질 실리콘막은 상기 배리어막에 의해 커버된 상기 가변저항소자의 영역을 보호하는 마스크로 작용하는 반도체 장치.
- ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈제10항에 있어서,
상기 불순물은 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 및 탈륨(Tl)으로 이루어진 제1그룹에서 선택된 어느 하나를 포함하거나,
또는 카본(C), 저마늄(Ge), 주석(Sn) 및 납(Pb)으로 이루어진 제2그룹에서 선택된 어느 하나를 포함하거나,
또는 상기 제1그룹에서 선택된 어느 하나 및 상기 제2그룹에서 선택된 어느 하나를 포함하는 반도체 장치.
- ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈제10항에 있어서,
상기 배리어막은 보론이 도핑된 비정질 실리콘막 또는 보론 및 저마늄이 도핑된 비정질 실리콘막을 포함하는 반도체 장치.
- ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈제10항에 있어서,
상기 피처리막은 가변저항막 또는/및 금속성막을 포함하는 반도체 장치.
- ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈제13항에 있어서,
상기 가변저항막은 두 자성체막 사이에 터널배리어막이 개재된 적층막을 포함하는 반도체 장치.
- ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈제13항에 있어서,
상기 가변저항막은 금속산화물을 포함하는 반도체 장치.
- ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈제13항에 있어서,
상기 가변저항막은 상변화물질을 포함하는 반도체 장치.
- ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈제10항에 있어서,
상기 배리어막은 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막 상부 또는/및 하부에 형성된 절연막을 더 포함하는 반도체 장치.
- 서로 다른 두 저항 상태 사이를 스위칭하는 가변저항소자를 포함하는 피처리막을 형성하는 단계;
상기 피처리막 상에 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함한 배리어막을 형성하는 단계;
상기 배리어막을 패터닝하는 단계; 및
패터닝된 상기 배리어막을 이용하여 상기 피처리막을 식각하는 단계
를 포함하되,
상기 비정질 실리콘막은 상기 배리어막에 의해 커버된 상기 가변저항소자의 영역을 보호하는 마스크로 작용하는 반도체 장치 제조방법.
- ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈제18항에 있어서,
상기 피처리막은 가변저항막 또는/및 금속성막을 포함하는 반도체 장치 제조방법.
- ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈제19항에 있어서,
상기 가변저항막은 두 자성체막 사이에 터널배리어막이 개재된 적층막을 포함하는 반도체 장치 제조방법.
- ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈제19항에 있어서,
상기 가변저항막은 금속산화물을 포함하는 반도체 장치 제조방법.
- ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈제19항에 있어서,
상기 가변저항막은 상변화물질을 포함하는 반도체 장치 제조방법.
- ◈청구항 23은(는) 설정등록료 납부시 포기되었습니다.◈제18항에 있어서,
상기 배리어막을 형성하는 단계는,
300℃ 이하의 온도에서 진행하는 반도체 장치 제조방법.
- ◈청구항 24은(는) 설정등록료 납부시 포기되었습니다.◈제18항에 있어서,
상기 배리어막을 형성하는 단계에서,
상기 불순물은 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 및 탈륨(Tl)으로 이루어진 제1그룹에서 선택된 어느 하나를 포함하거나,
또는 카본(C), 저마늄(Ge), 주석(Sn) 및 납(Pb)으로 이루어진 제2그룹에서 선택된 어느 하나를 포함하거나,
또는 상기 제1그룹에서 선택된 어느 하나 및 상기 제2그룹에서 선택된 어느 하나를 포함하는 반도체 장치 제조방법.
- ◈청구항 25은(는) 설정등록료 납부시 포기되었습니다.◈제18항에 있어서,
상기 배리어막은 보론이 도핑된 비정질 실리콘막 또는 보론 및 저마늄이 도핑된 비정질 실리콘막을 포함하는 반도체 장치 제조방법.
- ◈청구항 26은(는) 설정등록료 납부시 포기되었습니다.◈제18항에 있어서,
상기 배리어막을 형성하는 단계는,
상기 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막의 상부 또는/및 하부에 절연막을 형성하는 단계를 포함하는 반도체 장치 제조방법.
- ◈청구항 27은(는) 설정등록료 납부시 포기되었습니다.◈제18항에 있어서,
상기 배리어막을 패터닝하는 단계는,
상기 배리어막 상에 감광막패턴을 형성하는 단계;
상기 감광막패턴을 이용하여 배리어막을 식각하는 단계; 및
상기 감광막패턴을 제거하는 단계
를 포함하는 반도체 장치 제조방법.
- ◈청구항 28은(는) 설정등록료 납부시 포기되었습니다.◈제27항에 있어서,
상기 감광막패턴을 제거하는 단계는,
산소 플라즈마 공정을 진행하는 단계; 및
불산계 물질을 이용하여 세정공정을 진행하는 단계
를 포함하는 반도체 장치 제조방법.
- 외부로부터 명령을 포함하는 신호를 수신받아 상기 명령의 추출이나 해독, 입력이나 출력의 제어를 수행하는 제어부;
상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및
상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 및 상기 연산을 수행하는 데이터의 주소 중 하나 이상을 저장하는 기억부를 포함하고,
상기 기억부는 서로 다른 저항 상태 사이를 스위칭하는 가변저항막을 포함한 피처리막 상에 형성되어 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함한 배리어막
을 포함하되,
상기 비정질 실리콘막은 상기 배리어막에 의해 커버된 상기 가변저항막의 영역을 보호하는 마스크로 작용하는 마이크로프로세서.
- ◈청구항 30은(는) 설정등록료 납부시 포기되었습니다.◈제29항에 있어서,
상기 불순물은 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 및 탈륨(Tl)으로 이루어진 제1그룹에서 선택된 어느 하나를 포함하거나,
또는 카본(C), 저마늄(Ge), 주석(Sn) 및 납(Pb)으로 이루어진 제2그룹에서 선택된 어느 하나를 포함하거나,
또는 상기 제1그룹에서 선택된 어느 하나 및 상기 제2그룹에서 선택된 어느 하나를 포함하는 마이크로프로세서.
- 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부;
상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 및 상기 연산을 수행하는 데이터의 주소 중 하나 이상을 저장하는 캐시 메모리부; 및
상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고,
상기 캐시 메모리부는 서로 다른 저항 상태 사이를 스위칭하는 가변저항막을 포함한 피처리막 상에 형성되어 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함한 배리어막
을 포함하되,
상기 비정질 실리콘막은 상기 배리어막에 의해 커버된 상기 가변저항막의 영역을 보호하는 마스크로 작용하는 프로세서.
- ◈청구항 32은(는) 설정등록료 납부시 포기되었습니다.◈제31항에 있어서,
상기 불순물은 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 및 탈륨(Tl)으로 이루어진 제1그룹에서 선택된 어느 하나를 포함하거나,
또는 카본(C), 저마늄(Ge), 주석(Sn) 및 납(Pb)으로 이루어진 제2그룹에서 선택된 어느 하나를 포함하거나,
또는 상기 제1그룹에서 선택된 어느 하나 및 상기 제2그룹에서 선택된 어느 하나를 포함하는 프로세서.
- 외부로부터 입력된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서;
상기 명령을 해석하기 위한 프로그램, 상기 정보를 저장하기 위한 보조기억장치;
상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및
상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고,
상기 보조기억장치 및 상기 주기억장치 중 하나 이상은 서로 다른 저항 상태 사이를 스위칭하는 가변저항막을 포함한 피처리막 상에 형성되어 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함한 배리어막
을 포함하되,
상기 비정질 실리콘막은 상기 배리어막에 의해 커버된 상기 가변저항막의 영역을 보호하는 마스크로 작용하는 시스템.
- ◈청구항 34은(는) 설정등록료 납부시 포기되었습니다.◈제33항에 있어서,
상기 불순물은 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 및 탈륨(Tl)으로 이루어진 제1그룹에서 선택된 어느 하나를 포함하거나,
또는 카본(C), 저마늄(Ge), 주석(Sn) 및 납(Pb)으로 이루어진 제2그룹에서 선택된 어느 하나를 포함하거나,
또는 상기 제1그룹에서 선택된 어느 하나 및 상기 제2그룹에서 선택된 어느 하나를 포함하는 시스템.
- 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치;
외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러;
상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및
상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
상기 저장 장치 및 상기 임시 저장 장치 중 하나 이상은 서로 다른 저항 상태 사이를 스위칭하는 가변저항막을 포함한 피처리막 상에 형성되어 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함한 배리어막
을 포함하되,
상기 비정질 실리콘막은 상기 배리어막에 의해 커버된 상기 가변저항막의 영역을 보호하는 마스크로 작용하는 데이터 저장 시스템.
- ◈청구항 36은(는) 설정등록료 납부시 포기되었습니다.◈제35항에 있어서,
상기 불순물은 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 및 탈륨(Tl)으로 이루어진 제1그룹에서 선택된 어느 하나를 포함하거나,
또는 카본(C), 저마늄(Ge), 주석(Sn) 및 납(Pb)으로 이루어진 제2그룹에서 선택된 어느 하나를 포함하거나,
또는 상기 제1그룹에서 선택된 어느 하나 및 상기 제2그룹에서 선택된 어느 하나를 포함하는 데이터 저장 시스템.
- 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리;
외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러;
상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및
상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
상기 메모리 및 상기 버퍼 메모리 중 하나 이상은 서로 다른 저항 상태 사이를 스위칭하는 가변저항막을 포함한 피처리막 상에 형성되어 적어도 1종 이상의 불순물이 도핑된 비정질 실리콘막을 포함한 배리어막
을 포함하되,
상기 비정질 실리콘막은 상기 배리어막에 의해 커버된 상기 가변저항막의 영역을 보호하는 마스크로 작용하는 메모리 시스템.
- ◈청구항 38은(는) 설정등록료 납부시 포기되었습니다.◈제37항에 있어서,
상기 불순물은 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 및 탈륨(Tl)으로 이루어진 제1그룹에서 선택된 어느 하나를 포함하거나,
또는 카본(C), 저마늄(Ge), 주석(Sn) 및 납(Pb)으로 이루어진 제2그룹에서 선택된 어느 하나를 포함하거나,
또는 상기 제1그룹에서 선택된 어느 하나 및 상기 제2그룹에서 선택된 어느 하나를 포함하는 메모리 시스템.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130031611A KR102051529B1 (ko) | 2013-03-25 | 2013-03-25 | 반도체 장치 및 그 제조방법, 그리고 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템 |
| US14/225,354 US9627616B2 (en) | 2013-03-25 | 2014-03-25 | Electronic device and method for fabricating the same |
| US15/488,378 US9972384B2 (en) | 2013-03-25 | 2017-04-14 | Electronic device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130031611A KR102051529B1 (ko) | 2013-03-25 | 2013-03-25 | 반도체 장치 및 그 제조방법, 그리고 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140116710A KR20140116710A (ko) | 2014-10-06 |
| KR102051529B1 true KR102051529B1 (ko) | 2020-01-08 |
Family
ID=51569430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130031611A KR102051529B1 (ko) | 2013-03-25 | 2013-03-25 | 반도체 장치 및 그 제조방법, 그리고 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US9627616B2 (ko) |
| KR (1) | KR102051529B1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9837605B2 (en) * | 2013-08-16 | 2017-12-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory cell having resistance variable film and method of making the same |
| KR102247017B1 (ko) * | 2014-03-03 | 2021-04-30 | 에스케이하이닉스 주식회사 | 전자 장치 |
| KR20160049299A (ko) * | 2014-10-27 | 2016-05-09 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| US10475998B2 (en) * | 2015-01-30 | 2019-11-12 | Taiwan Semiconductor Manufacturing Co., Ltd | Resistive random access memory structure |
| KR102406722B1 (ko) | 2015-09-25 | 2022-06-09 | 삼성전자주식회사 | 자기 메모리 장치 및 그 제조 방법 |
| KR20180064084A (ko) * | 2016-12-05 | 2018-06-14 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR20190011461A (ko) * | 2017-07-25 | 2019-02-07 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| US11276732B2 (en) * | 2019-09-20 | 2022-03-15 | International Business Machines Corporation | Semiconductor memory devices formed using selective barrier metal removal |
| US11562902B2 (en) * | 2020-07-19 | 2023-01-24 | Applied Materials, Inc. | Hydrogen management in plasma deposited films |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100827653B1 (ko) | 2004-12-06 | 2008-05-07 | 삼성전자주식회사 | 상변화 기억 셀들 및 그 제조방법들 |
| US20100074376A1 (en) | 2008-09-19 | 2010-03-25 | Realtek Semiconductor Corp. | Sphere decoding method applied to multi-input multi-output (mimo) channel |
| US20120091414A1 (en) | 2010-10-14 | 2012-04-19 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| US20120211719A1 (en) | 2011-02-18 | 2012-08-23 | Kabushiki Kaisha Toshiba | Nonvolatile variable resistive device |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6533907B2 (en) * | 2001-01-19 | 2003-03-18 | Symmorphix, Inc. | Method of producing amorphous silicon for hard mask and waveguide applications |
| DE10103524A1 (de) | 2001-01-26 | 2002-08-22 | Infineon Technologies Ag | Verfahren und Halbleiteranordnung zur Ätzung einer Schicht eines Halbleitersubstrats mittels einer siliziumhaltigen Ätzmaske |
| US6482688B2 (en) * | 2001-03-30 | 2002-11-19 | Texas Instruments Incorporated | Utilizing amorphorization of polycrystalline structures to achieve T-shaped MOSFET gate |
| US6566194B1 (en) * | 2001-10-01 | 2003-05-20 | Advanced Micro Devices, Inc. | Salicided gate for virtual ground arrays |
| US7341953B2 (en) * | 2006-04-17 | 2008-03-11 | Lam Research Corporation | Mask profile control for controlling feature profile |
| TWI417647B (zh) * | 2006-06-08 | 2013-12-01 | Asahi Glass Co Ltd | Ｅｕｖ微影術用之反射性空白遮光罩及用於彼之具有功能性薄膜的基板 |
| US20080096357A1 (en) * | 2006-10-20 | 2008-04-24 | Spansion Llc | Method for manufacturing a memory device |
| KR20080060363A (ko) | 2006-12-27 | 2008-07-02 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성 방법 |
| US8344375B2 (en) * | 2007-03-05 | 2013-01-01 | Intermolecular, Inc. | Nonvolatile memory elements with metal deficient resistive switching metal oxides |
| KR20090114149A (ko) * | 2008-04-29 | 2009-11-03 | 주식회사 하이닉스반도체 | 상변화 기억 소자 및 그의 제조방법 |
| CN101621036B (zh) * | 2008-07-02 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | 具有非晶硅mas存储单元结构的半导体器件及其制造方法 |
| KR101603737B1 (ko) * | 2010-05-11 | 2016-03-16 | 삼성전자주식회사 | 기상 세정을 이용한 금속 잔류물 제거 방법, 도전막 패턴의 형성 방법, 반도체 소자의 제조 방법 및 관련 설비 |
| US9252189B2 (en) * | 2011-06-27 | 2016-02-02 | Panasonic Intellectual Property Management Co., Ltd. | Nonvolatile semiconductor memory element, nonvolatile semiconductor memory device, and method for manufacturing nonvolatile semiconductor memory device |
| KR101361690B1 (ko) * | 2011-07-26 | 2014-02-12 | 광주과학기술원 | 스위칭 장치 및 이를 이용하는 가변 저항 메모리 장치 |
| US20130102123A1 (en) * | 2011-10-19 | 2013-04-25 | Nanya Technology Corporation | Method for fabricating single-sided buried strap in a semiconductor device |
| KR20130074246A (ko) * | 2011-12-26 | 2013-07-04 | 에스케이하이닉스 주식회사 | 반도체 장치의 캐패시터 제조방법 |
| JP5636081B2 (ja) * | 2012-09-26 | 2014-12-03 | パナソニック株式会社 | 不揮発性記憶装置およびその製造方法 |
| US8999791B2 (en) * | 2013-05-03 | 2015-04-07 | International Business Machines Corporation | Formation of semiconductor structures with variable gate lengths |
-
2013
- 2013-03-25 KR KR1020130031611A patent/KR102051529B1/ko active IP Right Grant
-
2014
- 2014-03-25 US US14/225,354 patent/US9627616B2/en active Active
-
2017
- 2017-04-14 US US15/488,378 patent/US9972384B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100827653B1 (ko) | 2004-12-06 | 2008-05-07 | 삼성전자주식회사 | 상변화 기억 셀들 및 그 제조방법들 |
| US20100074376A1 (en) | 2008-09-19 | 2010-03-25 | Realtek Semiconductor Corp. | Sphere decoding method applied to multi-input multi-output (mimo) channel |
| US20120091414A1 (en) | 2010-10-14 | 2012-04-19 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| US20120211719A1 (en) | 2011-02-18 | 2012-08-23 | Kabushiki Kaisha Toshiba | Nonvolatile variable resistive device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140116710A (ko) | 2014-10-06 |
| US9972384B2 (en) | 2018-05-15 |
| US9627616B2 (en) | 2017-04-18 |
| US20140287535A1 (en) | 2014-09-25 |
| US20170221557A1 (en) | 2017-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102051529B1 (ko) | 반도체 장치 및 그 제조방법, 그리고 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템 | |
| US9805947B2 (en) | Electronic devices having semiconductor memory units and method for fabricating the same | |
| US10102136B2 (en) | Electronic device and method for fabricating the same | |
| US20140258626A1 (en) | Electronic devices having semiconductor memory unit | |
| KR102029905B1 (ko) | 전자장치 및 그 제조방법 | |
| US9502639B2 (en) | Electronic device for improving characteristic of variable resistance element and method of fabricating the same | |
| US10332933B2 (en) | Electronic device and method for fabricating the same | |
| US9570511B2 (en) | Electronic device having buried gate and method for fabricating the same | |
| KR102019375B1 (ko) | 반도체 장치 및 그 제조방법, 그리고 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템 | |
| US9443581B2 (en) | Electronic device and method for fabricating the same | |
| US9515122B2 (en) | Electronic device and method for fabricating the same | |
| KR102259189B1 (ko) | 전자장치 및 그 제조방법 | |
| US10361360B2 (en) | Electronic device and method for fabricating the same | |
| US10333060B2 (en) | Electronic device and method for fabricating the same | |
| US10095823B2 (en) | Electronic device and method for fabricating the same | |
| US10483374B2 (en) | Electronic device including transistor and method for fabricating the same | |
| US20170345823A1 (en) | Electronic device and method for fabricating the same | |
| KR20160073781A (ko) | 전자 장치 및 그 제조 방법 | |
| KR20190020921A (ko) | 전자 장치 및 그 제조 방법 | |
| KR20150107160A (ko) | 전자 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |