KR102049840B1 - ZVS Double-Ended Active Clamp Forward Converter with Low Magnetizing Offset Current - Google Patents
ZVS Double-Ended Active Clamp Forward Converter with Low Magnetizing Offset Current Download PDFInfo
- Publication number
- KR102049840B1 KR102049840B1 KR1020180026950A KR20180026950A KR102049840B1 KR 102049840 B1 KR102049840 B1 KR 102049840B1 KR 1020180026950 A KR1020180026950 A KR 1020180026950A KR 20180026950 A KR20180026950 A KR 20180026950A KR 102049840 B1 KR102049840 B1 KR 102049840B1
- Authority
- KR
- South Korea
- Prior art keywords
- switch
- output
- voltage
- parallel
- transformer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33561—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having more than one ouput with independent control
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/083—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the ignition at the zero crossing of the voltage or the current
-
- H02M2001/009—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
-
- Y02B70/1491—
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
낮은 자화 전류 오프셋을 갖는 ZVS 액티브 클램프 다중 출력 컨버터가 제시된다. 본 발명에서 제안하는 낮은 자화 전류 오프셋을 갖는 ZVS 액티브 클램프 다중 출력 컨버터는 2차측 회로의 제2 전압을 제어하기 위한 제1 스위치 및 제2 스위치를 포함하는 1차측 회로 및 상기 제1 스위치 및 상기 제2 스위치에 의해 제어되고 변압기와 병렬 연결된 제2 전압 및 2차측 회로의 제3 스위치에 의해 제어되고 변압기와 병렬 연결된 제1 전압을 포함하는 2차측 회로를 포함한다. A ZVS active clamp multiple output converter with a low magnetization current offset is presented. The ZVS active clamp multiple output converter having a low magnetization current offset proposed by the present invention includes a first switch and a first switch for controlling a second voltage of the secondary circuit and the first switch and the first switch. A secondary side circuit comprising a second voltage controlled by a second switch and connected in parallel with the transformer and a first voltage controlled by a third switch of the secondary side circuit and connected in parallel with the transformer.
Description
본 발명은 낮은 자화 전류 오프셋을 갖는 ZVS 액티브 클램프 다중 출력 컨버터 및 그 동작 방법에 관한 것이다. The present invention relates to a ZVS active clamp multiple output converter with a low magnetization current offset and a method of operation thereof.
최근 차량 안전과 자율주행 기술의 발전으로 차량에서 소모하는 전력은 해마다 증가하고 있다. 또한 CO2 배출 규제로 연비 개선을 위한 마일드 하이브리드(Mild hybrid) 차량 개발이 진행 중이다. 커져가는 전력공급을 위해 차량 전기시스템에 대한 관심이 커져가고 있으며 관련 업계에서는 48 V 전기 시스템을 대안으로 제시하고 있다. 이에 기존 12 V 차량 납 배터리와 새로운 48 V 차량용 리튬이온 배터리를 동시에 충전하는 DC/DC 컨버터가 주목 받고 있다. Recently, with the development of vehicle safety and autonomous driving technology, the power consumed by the vehicle is increasing year by year. In addition, the development of mild hybrid vehicles to improve fuel efficiency is underway due to CO2 emission regulations. There is a growing interest in vehicle electrical systems for the growing power supply, and the industry offers an alternative to the 48 V electrical system. Attention is drawn to DC / DC converters that simultaneously charge existing 12 V vehicle lead batteries and the new 48 V automotive lithium-ion batteries.
차량 전력변환 부품인 LDC는 높은 전력 밀도를 요구하고 있으며 관련 전기 제품의 고효율에 대한 연구가 계속 되고 있다. 이러한 이유로 풀-브리지 컨버터(Full-bridgeconverter)에 비해 스위치 개수를 줄일 수 있고, ZVS가 가능하며 출력 인덕터의 크기를 줄일 수 있는 더블-엔디드 ACF 컨버터(Double-ended active clamp forward converter)가 많은 관심을 받고 있다.LDC, a vehicle power conversion component, requires high power density, and research on the high efficiency of related electrical products is continuously conducted. For this reason, there is much interest in double-ended active clamp forward converters that can reduce the number of switches, enable ZVS, and reduce the size of the output inductor compared to full-bridge converters. I am getting it.
기존의 회로는 LDC 출력 전압 14 V 와 새로운 출력전압 48 V 를 모두 얻기 위해 14 V 출력과 48 V 를 직렬로 연결한 컨버터를 많이 사용하였다. 이러한 방식은 다중 출력을 얻기 위한 방법으로 기존 회로를 그대로 이용할 수 있는 장점이 있지만 몇 가지 단점을 가진다. Existing circuits used converters in series with 14V output and 48V in order to obtain both
14 V 출력을 이용해 48 V 출력을 얻기 때문에 1차측 출력 인덕터에는 48 V 부하 전류까지 같이 흐르게 된다. 이로 인해 인덕터의 크기는 커지고 컨버터의 전력밀도가 낮아지게 된다. 또한 2차측 소자의 전류스트레스(Current stress)가 증가하는 단점이 존재한다.Since the 48V output is obtained using the 14V output, the primary output inductor flows up to 48V load current. This increases the size of the inductor and lowers the power density of the converter. In addition, there is a disadvantage that the current stress (Current stress) of the secondary element increases.
또한 48 V 출력전압을 얻기 위해 사용 되는 부스트 스위치(Boost switch)는 하드스위칭(Hard switching)을 하는데 이로 인해 스위칭 손실이 발생한다. 그리고 48 V 출력은 입력전압부터 두 번에 걸쳐 변환되므로 전력변환으로 인한 손실 또한 발생한다. 따라서 컨버터의 전체 효율이 감소하게 된다. In addition, the boost switch used to obtain the 48 V output voltage is hard switching, which causes switching losses. In addition, the 48 V output is converted twice from the input voltage, resulting in power conversion losses. The overall efficiency of the converter is therefore reduced.
이러한 이유로 기존 DC/DC 컨버터의 변압기(Transformer) 2차측 회로를 변경하여 상기 문제점을 해결할 수 있는 회로 구성 방법을 제안한다. For this reason, a circuit configuration method for solving the problem by changing a transformer secondary circuit of a conventional DC / DC converter is proposed.
본 발명이 이루고자 하는 기술적 과제는 기존의 차량용 전력변환장치에서 컨버터를 직렬로 연결한 구조를 많이 채택하고 있어 출력 인덕터에 큰 부하전류가 흐르게 되고 전력 변환을 두 번에 걸쳐 변환되는 단점을 개선하기 위해 전력 손실을 감소시키고 높은 효율을 갖는 낮은 자화 전류 오프셋을 갖는 ZVS 액티브 클램프 다중 출력 컨버터를 제공하는데 있다. The technical problem to be achieved by the present invention is to adopt a structure in which the converter is connected in series in the existing vehicle power converter in order to improve the disadvantage that a large load current flows to the output inductor and the power conversion is converted in two times It is to provide a ZVS active clamp multiple output converter with low magnetization current offset with reduced power loss and high efficiency.
일 측면에 있어서, 본 발명에서 제안하는 낮은 자화 전류 오프셋을 갖는 ZVS 액티브 클램프 다중 출력 컨버터는 2차측 회로의 제2 전압을 제어하기 위한 제1 스위치 및 제2 스위치를 포함하는 1차측 회로 및 상기 제1 스위치 및 상기 제2 스위치에 의해 제어되고 변압기와 병렬 연결된 제2 전압 및 2차측 회로의 제3 스위치에 의해 제어되고 변압기와 병렬 연결된 제1 전압을 포함하는 2차측 회로를 포함한다. In one aspect, the ZVS active clamp multiple output converter having a low magnetization current offset proposed by the present invention includes a first side circuit including a first switch and a second switch for controlling a second voltage of the secondary side circuit. And a secondary voltage circuit comprising a first switch and a second voltage controlled by the second switch and connected in parallel with the transformer and a first voltage controlled by a third switch of the secondary side circuit and connected in parallel with the transformer.
변압기 센터탭(centertap)과 변압기 출력과 연결된 제1 다이오드(D1) 양단에 제2 출력 인덕터 및 제2 출력 커패시터와 병렬로 연결된 제2 부하에 상기 2차측 회로의 제2 전압이 병렬로 연결된다. A second voltage of the secondary circuit is connected in parallel to a second load connected in parallel with the second output inductor and the second output capacitor across the first center diode D1 connected to the transformer centertap and the transformer output.
변압기 출력과 연결된 제3 스위치와 제1 다이오드의 양단에 제2 다이오드가 연결되고, 상기 제2 다이오드에 제1 출력 인덕터 및 제1 출력 커패시터가 병렬로 연결 되어 있고 제1 출력 커패시터에 병렬로 연결된 제1 부하에 상기 2차측 회로의 제1 전압이 병렬로 연결된다. A second diode is connected across the third switch and the first diode connected to the transformer output, and a first output inductor and a first output capacitor are connected in parallel to the second diode and are connected in parallel to the first output capacitor. The first voltage of the secondary side circuit is connected in parallel to the first load.
제1 출력 인덕터 및 제2 출력 인덕터의 부하 부담을 감소시키기 위해 출력 부하가 중첩되지 않는 구조를 갖는다. The output load does not overlap in order to reduce the load burden of the first output inductor and the second output inductor.
제1 스위치, 제2 스위치 및 제3 스위치는 ZVS(zero-voltage switch)로 동작한다. The first switch, the second switch, and the third switch operate as a zero-voltage switch (ZVS).
제1 출력 인덕터 및 제2 출력 인덕터의 전류의 RMS 전류를 감소시키기 위해 제1 전압 및 제2 전압을 변압기의 병렬 회로로 구성하여 제1 출력 인덕터 및 제2 출력 인덕터의 부담을 감소시킨다. In order to reduce the RMS current of the currents of the first output inductor and the second output inductor, the first voltage and the second voltage are configured as parallel circuits of the transformer to reduce the burden on the first output inductor and the second output inductor.
제1 출력 인덕터 및 제2 출력 인덕터의 전류의 감소된 RMS 전류의 효과로 인해 2차측 소자의 전류 스트레스가 감소되어 필요로 하는 소자의 수를 감소시킨다.Due to the effect of the reduced RMS current of the currents of the first and second output inductors, the current stress of the secondary side device is reduced, reducing the number of devices required.
본 발명의 실시예들에 따르면 각 출력을 2차측 변압기의 병렬 회로로 구성하여 14 V와 48 V를 출력하는 새로운 더블-엔디드 액티브 클램프 다중 출력 컨버터(Double-ended active clamp forward converter) 회로를 제안함으로써, 출력 인덕터의 RMS 전류를 감소시키고, 모든 스위치에서 ZVS가 가능하며, 변압기의 DC 옵셋 전류를 감소 시킬 수 있다. 또한, 2차측의 소자 수를 줄일 수 있고, 기존 회로 보다 높은 효율을 얻을 수 있을 뿐만 아니라 높은 전력 밀도와 낮은 가격의 다중 출력 컨버터의 제작이 가능하다. According to the embodiments of the present invention, a new double-ended active clamp forward converter circuit, which outputs 14 V and 48 V by configuring each output as a parallel circuit of a secondary side transformer, is proposed. This reduces the RMS current of the output inductor, allows ZVS on all switches, and reduces the DC offset current of the transformer. In addition, the number of elements on the secondary side can be reduced, higher efficiency can be achieved than conventional circuits, and high power density and low cost multiple output converters can be manufactured.
도 1은 종래기술에 따른 액티브 클램프 다중 출력 컨버터의 회로도이다.
도 2는 종래기술에 따른 액티브 클램프 다중 출력 컨버터의 출력 파형을 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따른 낮은 자화 전류 오프셋을 갖는 ZVS 액티브 클램프 다중 출력 컨버터의 회로도이다.
도 4는 본 발명의 일 실시예에 따른 낮은 자화 전류 오프셋을 갖는 ZVS 액티브 클램프 다중 출력 컨버터의 출력 파형을 나타내는 도면이다. 1 is a circuit diagram of an active clamp multiple output converter according to the prior art.
2 is a view showing the output waveform of the active clamp multiple output converter according to the prior art.
3 is a circuit diagram of a ZVS active clamp multiple output converter with low magnetization current offset in accordance with one embodiment of the present invention.
4 is a diagram illustrating an output waveform of a ZVS active clamp multiple output converter having a low magnetization current offset according to an embodiment of the present invention.
이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 종래기술에 따른 액티브 클램프 다중 출력 컨버터의 회로도이다. 1 is a circuit diagram of an active clamp multiple output converter according to the prior art.
도 1은 14V 및 48V의 두 전압을 출력하는 종래기술에 따른 더블-엔디드 액티브 클램프 다중 출력 컨버터(Double-ended active clamp forward converter)의 회로도이다. 도 1을 참조하면, 1차측 회로(110)의 제1 스위치(S1)과 제2 스위치(S2)를 통해 제1 전압(Vo1)이 제어되고, 제1 전압(Vo1)(=14 V)을 거쳐 높은 출력전압인 2차측 회로(120)의 제2 전압(Vo2)(=48 V)을 생성한다. 이와 같은 방식으로 서로 다른 출력전압 제1 전압(Vo1)(=14 V)과 제2 전압(Vo2)(=48 V)을 만들기 때문에 제1 출력 인덕터(Lo1)에 흐르는 전류는 두 부하(Ro1 및 Ro2)의 전류의 합이 된다. 따라서, 제2 전압(Vo2)의 영향으로 제1 출력 인덕터(Lo1)의 부담이 커지게 된다. 1 is a circuit diagram of a double-ended active clamp forward converter according to the prior art which outputs two voltages of 14V and 48V. Referring to FIG. 1, the first voltage Vo1 is controlled through the first switch S1 and the second switch S2 of the
도 2는 종래기술에 따른 액티브 클램프 다중 출력 컨버터의 출력 파형을 나타내는 도면이다. 2 is a view showing the output waveform of the active clamp multiple output converter according to the prior art.
도 2(a)는 입력전압 360 V, 제1 전압(Vo1) [14 V/1.2 kW], 제2 전압(Vo2) [48 V/600 W] 급의 동작의 예시이다. 2 (a) illustrates an operation of an
도 2(b)는 스위치의 게이트 파형이다. Vg_S1, Vg_S2는 각각 메인 스위치인 제1 스위치(S1)와 보조 스위치인 제2 스위치(S2)의 게이트 파형을 나타내었고, Vg_S3/2 파형은 2차측 회로의 제3 스위치(S3)의 게이트 파형을 1/2의 배율로 낮추어 나타내었다. 1차측 회로의 스위치의 동작은 상호 보완적으로(complementary) 스위칭 하는데, 제1 스위치(S1)가 온(on) 상태이고, 제2 스위치(S2)가 오프(off) 상태인 경우, 2차측회로의 제1 다이오드(D1)를 통해 파워링(Powering) 동작을 한다. 다음으로, 제2 스위치(S2)가 온 상태이고, 제1 스위치(S1)가 오프 상태인 경우 변압기가 리셋되면서 2차측 회로의 제2 다이오드(D2)를 통해 파워링 동작을 한다.2 (b) shows the gate waveform of the switch. Vg_S1 and Vg_S2 represent the gate waveforms of the first switch S1 as the main switch and the second switch S2 as the auxiliary switch, respectively, and the Vg_S3 / 2 waveforms represent the gate waveforms of the third switch S3 of the secondary circuit. It is shown at the magnification of 1/2. The operation of the switches of the primary circuit is complementary to switch. When the first switch S1 is on and the second switch S2 is off, the secondary circuit The powering operation is performed through the first diode D1. Next, when the second switch S2 is in the on state and the first switch S1 is in the off state, the transformer is reset and a powering operation is performed through the second diode D2 of the secondary circuit.
도 2(c)에 나타낸 I(Lr), I(Lm) 파형은 변압기의 누설(leakage) 및 자화(magnetizing) 인덕터의 전류 파형이다. 이를 통해 1차측 회로에 흐르는 전류를 알 수 있다. 여기서, 자화 인덕터 전류 I(Lm)의 DC 옵셋(offset) 전류가 있음을 알 수 있으며 값이 클수록 인덕터에서 발생하는 손실은 커진다. 해당 DC 옵셋 전류 값은 7.44 A(Avg.)로 큰 단점이 있다.The waveforms I (Lr) and I (Lm) shown in FIG. 2 (c) are current waveforms of leakage and magnetizing inductors of the transformer. This shows the current flowing through the primary circuit. Here, it can be seen that there is a DC offset current of the magnetizing inductor current I (Lm), and the larger the value, the greater the loss generated in the inductor. The DC offset current value is 7.44 A (Avg.), Which has a big disadvantage.
도 2(d)에 나타낸 V_S1과 V_S2는 제1 스위치(S1), 제2 스위치(S2)의 드레인-소스(drain-source) 양단의 전압이다. 제1 스위치(S1), 제2 스위치(S2)의 전압 스트레스(Voltage stress)는 입력전압과 클램핑(clamping) 커패시터 전압의 합으로 클램핑된다. 그리고 제1 스위치(S1), 제2 스위치(S2)의 게이트 파형을 통해 제1 스위치(S1)와 제2 스위치(S2)는 ZVS 동작을 하는 것을 확인 할 수 있다. V_S1 and V_S2 shown in FIG. 2 (d) are voltages across the drain-source of the first switch S1 and the second switch S2. Voltage stress of the first switch S1 and the second switch S2 is clamped by the sum of the input voltage and the clamping capacitor voltage. The first switch S1 and the second switch S2 perform a ZVS operation through the gate waveforms of the first switch S1 and the second switch S2.
도 2(e)에 나타낸 V_S3는 2차측 회로의 부스트(boost) 스위치인 제3 스위치(S3)의 드레인-소스 양단의 전압이며, 제3 스위치(S3)는 하드 스위칭(Hard switching)하는 단점이 있다.V_S3 shown in FIG. 2 (e) is a voltage across the drain-source of the third switch S3, which is a boost switch of the secondary circuit, and the third switch S3 has a disadvantage of hard switching. have.
다음으로 도 2(f)에 나타낸 I(Lo1)와 I(Lo2)는 출력 인덕터의 전류 파형이다. 제1 출력 인덕터(Lo1)는 제1 전압(Vo1)(=14 V)의 부하 전류와 제2 전압(Vo2)(=48 V)의 부하 전류를 부담하므로 큰 전류가 흐르게 된다. 이로 인해 RMS 전류가 큰 단점이 있다. 그리고 48 V 출력을 얻기 위해 부스트 동작을 사용함으로써 제2 출력 인덕터(Lo2)의 RMS 전류는 48 V 출력의 RMS 전류보다 큰 값을 가지게 된다. 상기 파형에 표기한 130 A, 44.1 A 는 상기 스펙으로 시뮬레이션 하였을 때 제1 출력 인덕터(Lo1)와 제2 출력 인덕터(Lo2)의 RMS 전류를 의미한다.Next, I (Lo1) and I (Lo2) shown in FIG. 2 (f) are current waveforms of the output inductor. Since the first output inductor Lo1 bears a load current of the first voltage Vo1 (= 14 V) and a load current of the second voltage Vo2 (= 48 V), a large current flows. This has a significant disadvantage of RMS current. In addition, by using a boost operation to obtain a 48 V output, the RMS current of the second output inductor Lo2 has a value greater than the RMS current of the 48 V output. 130 A and 44.1 A denoted in the waveforms refer to RMS currents of the first output inductor Lo1 and the second output inductor Lo2 when simulated according to the specification.
도 2(g)에 나타낸 I(D1)과 I(D2)는 2차측 회로의 제1 다이오드(D1)과 제2 다이오드(D2)의 전류를 나타낸 파형이다. 제1 출력 인덕터(Lo1)의 전류 I(Lo1)의 값이 크기 때문에 결과적으로 다이오드에도 큰 전류 스트레스가 나타나게 된다.I (D1) and I (D2) shown in Fig. 2G are waveforms showing currents of the first diode D1 and the second diode D2 of the secondary circuit. Since the value of the current I (Lo1) of the first output inductor Lo1 is large, a large current stress also appears in the diode as a result.
도 3은 본 발명의 일 실시예에 따른 낮은 자화 전류 오프셋을 갖는 ZVS 액티브 클램프 다중 출력 컨버터의 회로도이다. 3 is a circuit diagram of a ZVS active clamp multiple output converter with a low magnetization current offset in accordance with one embodiment of the present invention.
제안하는 낮은 자화 전류 오프셋을 갖는 ZVS 액티브 클램프 다중 출력 컨버터는 2차측 회로(320)의 제2 전압(Vo2)(=48 V)을 제어하기 위한 제1 스위치(S1) 및 제2 스위치(S2)를 포함하는 1차측 회로(310) 및 상기 제1 스위치(S1) 및 상기 제2 스위치(S2)에 의해 제어되고 변압기와 병렬 연결된 제2 전압(Vo2) 및 2차측 회로(320)의 제3 스위치(S3)에 의해 제어되고 변압기와 병렬 연결된 제1 전압(Vo1)(=14 V)을 포함하는 2차측 회로(320)를 포함한다. The proposed ZVS active clamp multiple output converter with low magnetization current offset has a first switch S1 and a second switch S2 for controlling the second voltage Vo2 (= 48 V) of the
변압기 센터탭(centertap)과 변압기 출력과 연결된 제1 다이오드(D1) 양단에 제2 출력 인덕터(Lo2) 및 제2 출력 커패시터(Co2)와 병렬로 연결된 제2 부하(Ro2)에 상기 2차측 회로(320)의 제2 전압(Vo2)이 병렬로 연결된다. The secondary circuit (2) is connected to a second load (Ro2) connected in parallel with a second output inductor (Lo2) and a second output capacitor (Co2) across a first center diode (D1) connected to a transformer centertap and a transformer output. The second voltage Vo2 of 320 is connected in parallel.
변압기 출력과 연결된 제3 스위치(S3)와 제1 다이오드(D1)의 양단에 제2 다이오드(D2)가 연결되고, 상기 제2 다이오드(D2)에 제1 출력 인덕터(Lo1) 및 제1 출력 커패시터(Co1)가 병렬로 연결 되어 있고 제1 출력 커패시터(Co1)에 병렬로 연결된 제1 부하(Ro1)에 상기 2차측 회로의 제1 전압(Vo1)이 병렬로 연결된다. A second diode D2 is connected to both ends of the third switch S3 and the first diode D1 connected to the transformer output, and a first output inductor Lo1 and a first output capacitor are connected to the second diode D2. A first voltage Vo1 of the secondary circuit is connected in parallel to a first load Ro1 connected in parallel with Co1 and connected in parallel with the first output capacitor Co1.
제1 출력 인덕터(Lo1) 및 제2 출력 인덕터(Lo2)의 부하 부담을 감소시키기 위해 출력 부하가 중첩되지 않는 구조를 갖는다. The output load does not overlap in order to reduce the load of the first output inductor Lo1 and the second output inductor Lo2.
제1 스위치(S1), 제2 스위치(S2) 및 제3 스위치(S3)는 ZVS(zero-voltage switch)로 동작한다. The first switch S1, the second switch S2, and the third switch S3 operate as a zero-voltage switch (ZVS).
제1 출력 인덕터(Lo1) 및 제2 출력 인덕터(Lo2)의 전류의 RMS 전류를 감소시키기 위해 제1 전압(Vo1) 및 제2 전압(Vo2)을 변압기의 병렬 회로로 구성하여 제1 출력 인덕터(Lo1) 및 제2 출력 인덕터(Lo2)의 부담을 감소시킬 수 있다. In order to reduce the RMS current of the currents of the first output inductor Lo1 and the second output inductor Lo2, the first output inductor (Vo1) and the second voltage Vo2 are configured as a parallel circuit of a transformer. The load on Lo1 and the second output inductor Lo2 can be reduced.
제1 출력 인덕터(Lo1) 및 제2 출력 인덕터(Lo2)의 전류의 감소된 RMS 전류의 효과로 인해 2차측 소자의 전류 스트레스가 감소되어 필요로 하는 소자의 수를 감소시킬 수 있다. Due to the effect of the reduced RMS current of the current of the first output inductor Lo1 and the second output inductor Lo2, the current stress of the secondary element may be reduced, thereby reducing the number of elements required.
도 4는 본 발명의 일 실시예에 따른 낮은 자화 전류 오프셋을 갖는 ZVS 액티브 클램프 다중 출력 컨버터의 출력 파형을 나타내는 도면이다. 4 is a diagram illustrating an output waveform of a ZVS active clamp multiple output converter having a low magnetization current offset according to an embodiment of the present invention.
도 4(a)는 입력전압 360 V, 제1 전압(Vo1) [14 V/1.2 kW], 제2 전압(Vo2) [48 V/600 W] 급의 동작의 예시이다.4 (a) illustrates an operation of an
도 4(b)는 스위치의 게이트 파형이다. Vg_S1, Vg_S2는 각각 메인 스위치인 제1 스위치(S1)와 보조 스위치인 제2 스위치(S2)의 게이트 전압 파형을 나타내었고, Vg_S3/2 파형은 2차측 회로의 제3 스위치(S3)의 게이트 전압 파형을 1/2의 배율로 변경한 파형이다.4B is a gate waveform of the switch. Vg_S1 and Vg_S2 show the gate voltage waveforms of the first switch S1 as the main switch and the second switch S2 as the auxiliary switch, respectively, and the Vg_S3 / 2 waveforms show the gate voltages of the third switch S3 of the secondary circuit. The waveform is changed by half the magnification.
도 4(c)에 나타낸 I(Lr), I(Lm) 파형은 변압기의 누설(leakage) 및 자화(magnetizing) 인덕터의 전류 파형이다. 여기서, 자화 인덕터 전류 I(Lm)의 DC 옵셋 전류가 있음을 알 수 있으며 해당 DC 옵셋 전류 값은 2.49 A(Avg.)으로 기존 회로에 비해 줄어든 장점이 있다.The waveforms I (Lr) and I (Lm) shown in Fig. 4C are current waveforms of leakage and magnetizing inductors of the transformer. Here, it can be seen that there is a DC offset current of the magnetizing inductor current I (Lm), and the corresponding DC offset current value is 2.49 A (Avg.), Which has the advantage of being reduced compared to the existing circuit.
도 4(d)에 나타낸 V_S1과 V_S2는 제1 스위치(S1), 제2 스위치(S2)의 드레인-소스(drain-source) 양단의 전압이다. 제1 스위치(S1)와 제2 스위치(S2)의 게이트 전압 파형을 통해 제1 스위치(S1)와 제2 스위치(S2)는 ZVS(zero-voltage switch) 동작을 하는 것을 확인할 수 있다. V_S1 and V_S2 shown in FIG. 4 (d) are voltages across the drain-source of the first switch S1 and the second switch S2. Through the gate voltage waveforms of the first switch S1 and the second switch S2, it can be seen that the first switch S1 and the second switch S2 perform a zero-voltage switch (ZVS) operation.
도 4(e)에 나타낸, 2차측 회로의 제3 스위치(S3)의 드레인-소스 양단의 전압인 V_S3 또한 ZVS 동작을 하며, 상기 제안회로에서는 모든 스위치에서 ZVS 동작을 하는 장점을 볼 수 있다.As shown in FIG. 4E, V_S3, which is the voltage across the drain-source of the third switch S3 of the secondary circuit, also performs ZVS operation. In the proposed circuit, ZVS operation can be seen in all switches.
다음으로 도 4(f)에 나타낸 I(Lo1)와 I(Lo2)는 출력 인덕터의 전류 파형이다. 제안 회로의 경우 제1 출력 인덕터(Lo1)의 전류인 I(Lo1)의 RMS 전류가 크게 줄어듦을 알 수 있는데, 이는 각 출력을 변압기의 병렬 회로로 구성하여 제1 출력 인덕터(Lo1)의 부담이 줄어들었기 때문이다. 따라서 인덕터에서 발생하는 손실을 줄일 수 있다. 그리고 제2 출력 인덕터(Lo2)의 전류 I(Lo2)의 RMS 전류 또한 기존 회로와 비교하여 줄어든 장점이 있어 본 발명의 제안회로를 통해 제1 출력 인덕터(Lo1) 및 제2 출력 인덕터(Lo2)에서 발생하는 손실을 줄일 수 있다. 상기 파형에 표기한 85.3 A, 12.5 A 는 상기 입출력 스펙(기존회로와 동일)으로 시뮬레이션 하였을 때 인덕터 제1 출력 인덕터(Lo1) 및 제2 출력 인덕터(Lo2)의 RMS 전류를 의미한다. Next, I (Lo1) and I (Lo2) shown in FIG. 4 (f) are current waveforms of the output inductor. In the proposed circuit, it can be seen that the RMS current of I (Lo1), which is the current of the first output inductor Lo1, is greatly reduced. This is because each output is configured as a parallel circuit of a transformer, so that the burden of the first output inductor Lo1 is reduced. Because it was reduced. This reduces the losses incurred by the inductor. In addition, the RMS current of the current I (Lo2) of the second output inductor (Lo2) is also reduced compared to the existing circuit, so that the proposed circuit of the present invention in the first output inductor (Lo1) and the second output inductor (Lo2) The loss incurred can be reduced. 85.3 A and 12.5 A denoted in the waveforms refer to RMS currents of the inductor first output inductor Lo1 and the second output inductor Lo2 when simulated by the input / output specification (the same as the existing circuit).
도 4(g)에 나타낸 I(D1)과 I(D2)는 2차측 회로의 제1 다이오드(D1)과 제2 다이오드(D2)의 전류를 나타낸 파형이다. 제안회로에서 낮아진 출력 인덕터 전류의 효과로 제안회로에서 2차측 회로의 소자의 전류 스트레스(CurrentStress)는 감소하게 된다. 따라서, 낮은 레이팅(Rating)의 소자를 선정할 수 있는 장점을 가진다.I (D1) and I (D2) shown in Fig. 4G are waveforms showing currents of the first diode D1 and the second diode D2 of the secondary circuit. Due to the reduced output inductor current in the proposed circuit, the current stress (CurrentStress) of the element of the secondary circuit in the proposed circuit is reduced. Therefore, it is advantageous to select a device having a low rating.
수많은 전자 기술이 차량에 탑재되어 감에 따라 차량의 전력수요가 해마다 커져가고 있다. 이로 인해 자동차 업계에서는 부족한 전력 수요를 해결하기 위해 48 V 차량 전기시스템 설계에 관심이 커져가고 있다. 이러한 이유로 기존 LDC 출력 전압인 14 V와 차세대 차량 전기시스템의 전압 48 V를 동시에 출력하는 DC/DC 컨버터가 주목 받고 있다.As many electronic technologies are installed in vehicles, the electric power demand of the vehicles is increasing year by year. This is driving the automotive industry's interest in designing 48-volt automotive electrical systems to address the scarce power demand. For this reason, DC / DC converters, which simultaneously
기존의 차량용 전력변환장치는 컨버터를 직렬로 연결한 구조를 많이 채택하고 있다. 이러한 방식은 출력 인덕터에 큰 부하전류가 흐르게 되고 전력 변환을 두 번에 걸쳐 변환되는 단점이 존재한다. 이러한 이유로 전력 손실이 증가하여 효율이 낮아지는 문제가 존재한다.Existing vehicle power converters adopt a structure in which converters are connected in series. This method has a disadvantage in that a large load current flows in the output inductor and power conversion is converted twice. For this reason, there is a problem that the power loss is increased and the efficiency is lowered.
이러한 문제를 개선하고자 본 발명에서는 각 출력을 2차측 변압기의 병렬 회로로 구성하여 14 V와 48 V를 출력하는 새로운 더블-엔디드 액티브 클램프 다중 출력 컨버터(Double-ended active clamp forward converter) 회로를 제안한다. 제안 회로는 출력 인덕터의 RMS 전류를 기존에 비해 줄일 수 있는 장점이 있으며, 모든 스위치에서 ZVS가 가능한 장점과 변압기의 DC 옵셋 전류를 낮출 수 있는 장점을 가진다. 또한 2차측의 소자 수를 줄일 수 있는 추가적인 이점이 있다.To solve this problem, the present invention proposes a new double-ended active clamp forward converter circuit that outputs 14 V and 48 V by configuring each output as a parallel circuit of a secondary transformer. . The proposed circuit has the advantage of reducing the RMS current of the output inductor, and has the advantage of enabling ZVS in all switches and lowering the DC offset current of the transformer. There is also an additional advantage of reducing the number of elements on the secondary side.
따라서 본 제안 회로는 기존 회로 보다 높은 효율을 얻을 수 있을 뿐만 아니라 높은 전력 밀도와 낮은 가격의 다중 출력 컨버터 제작이 가능하다. Therefore, the proposed circuit not only achieves higher efficiency than conventional circuits, but also enables the production of high power density and low cost multiple output converters.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.Although the embodiments have been described by the limited embodiments and the drawings as described above, various modifications and variations are possible to those skilled in the art from the above description. For example, the described techniques may be performed in a different order than the described method, and / or components of the described systems, structures, devices, circuits, etc. may be combined or combined in a different form than the described method, or other components. Or even if replaced or substituted by equivalents, an appropriate result can be achieved.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are within the scope of the claims that follow.
Claims (7)
상기 제1 스위치 및 상기 제2 스위치에 의해 제어되고 변압기와 병렬 연결된 제2 전압원 및 2차측 회로의 제3 스위치에 의해 제어되고 변압기와 병렬 연결된 제1 전압원을 포함하는 2차측 회로
를 포함하고,
변압기 센터탭(centertap)과 변압기 출력과 연결된 제1 다이오드(D1) 양단에 제2 출력 인덕터 및 제2 출력 커패시터와 병렬로 연결된 제2 부하에 상기 2차측 회로의 제2 전압원이 병렬로 연결되는
다중 출력 컨버터. A primary side circuit comprising a first switch and a second switch for controlling a second voltage source of the secondary side circuit; And
A second voltage source controlled by the first switch and the second switch and connected in parallel with the transformer and a secondary side circuit comprising a first voltage source controlled in parallel with the transformer and controlled by a third switch of the secondary side circuit.
Including,
A second voltage source of the secondary circuit is connected in parallel to a second load connected in parallel with a second output inductor and a second output capacitor across a first diode D1 connected to a transformer centertap and a transformer output.
Multiple output converter.
변압기 출력과 연결된 제3 스위치와 제1 다이오드의 양단에 제2 다이오드가 연결되고, 상기 제2 다이오드에 제1 출력 인덕터 및 제1 출력 커패시터가 병렬로 연결 되어 있고 제1 출력 커패시터에 병렬로 연결된 제1 부하에 상기 2차측 회로의 제1 전압원이 병렬로 연결되는
다중 출력 컨버터.The method of claim 1,
A second diode is connected across the third switch and the first diode connected to the transformer output, and a first output inductor and a first output capacitor are connected in parallel to the second diode and are connected in parallel to the first output capacitor. The first voltage source of the secondary circuit is connected in parallel to the first load
Multiple output converter.
제1 출력 인덕터 및 제2 출력 인덕터의 부하 부담을 감소시키기 위해 출력 부하가 중첩되지 않는 구조를 갖는
다중 출력 컨버터. The method of claim 1,
In order to reduce the loads of the first output inductor and the second output inductor, the output load does not overlap.
Multiple output converter.
제1 스위치, 제2 스위치 및 제3 스위치는 ZVS(zero-voltage switch)로 동작하는
다중 출력 컨버터. The method of claim 1,
The first switch, the second switch and the third switch operate as a zero-voltage switch (ZVS).
Multiple output converter.
제1 출력 인덕터 및 제2 출력 인덕터의 전류의 RMS 전류를 감소시키기 위해 제1 전압원 및 제2 전압원을 변압기의 병렬 회로로 구성하여 제1 출력 인덕터 및 제2 출력 인덕터의 부담을 감소시키는
다중 출력 컨버터.The method of claim 1,
In order to reduce the RMS current of the current of the first output inductor and the second output inductor, the first voltage source and the second voltage source are configured as parallel circuits of a transformer to reduce the burden of the first output inductor and the second output inductor.
Multiple output converter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180026950A KR102049840B1 (en) | 2018-03-07 | 2018-03-07 | ZVS Double-Ended Active Clamp Forward Converter with Low Magnetizing Offset Current |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180026950A KR102049840B1 (en) | 2018-03-07 | 2018-03-07 | ZVS Double-Ended Active Clamp Forward Converter with Low Magnetizing Offset Current |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190106038A KR20190106038A (en) | 2019-09-18 |
KR102049840B1 true KR102049840B1 (en) | 2019-11-28 |
Family
ID=68070575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180026950A KR102049840B1 (en) | 2018-03-07 | 2018-03-07 | ZVS Double-Ended Active Clamp Forward Converter with Low Magnetizing Offset Current |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102049840B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111682770A (en) * | 2020-06-18 | 2020-09-18 | 中南大学 | Primary side current sampling double closed-loop digital control method of active clamping forward converter |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100067259A1 (en) | 2008-09-17 | 2010-03-18 | Delta Electronics, Inc. | Forward-flyback converter with active-clamp circuit |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100052336A (en) * | 2008-11-10 | 2010-05-19 | 청주대학교 산학협력단 | Dc-dc converter with asymmetrical input voltage |
KR101558662B1 (en) * | 2013-10-10 | 2015-10-08 | 현대자동차주식회사 | Switching power supply device and battery charger including the same |
-
2018
- 2018-03-07 KR KR1020180026950A patent/KR102049840B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100067259A1 (en) | 2008-09-17 | 2010-03-18 | Delta Electronics, Inc. | Forward-flyback converter with active-clamp circuit |
Non-Patent Citations (1)
Title |
---|
김재국 외. "영전압 스위칭 다중 출력 포워드 컨버터". 전력전자학술대회 논문집. 2009. |
Also Published As
Publication number | Publication date |
---|---|
KR20190106038A (en) | 2019-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Nguyen et al. | Isolated boost DC–DC converter with three switches | |
US8472219B2 (en) | Method and systems for converting power | |
US10177671B2 (en) | Modified dual active half bridge DC/DC converter with transformer DC bias | |
KR100983673B1 (en) | Boost DC-DC converter with high efficiency | |
KR102659239B1 (en) | Apparatus incorporating non-isolated charger and dc converter | |
US20180123480A1 (en) | Enhanced flyback converter | |
CN102007677A (en) | Bidirectional dc/dc converter and power conditioner | |
US10243455B2 (en) | Bidirectional DC-DC converter | |
Pavlović et al. | Bidirectional dual active bridge series resonant converter with pulse modulation | |
US7495935B2 (en) | DC/AC power converter and controlling method thereof | |
US10742130B2 (en) | Phase shift bridge converter using clamp circuit connected to the center-tap of the transformer on the secondary side | |
Zhu et al. | Two-stage vs one-stage design for a bidirectional 400V/12V 6kW auxiliary power module in electric vehicles | |
KR102049840B1 (en) | ZVS Double-Ended Active Clamp Forward Converter with Low Magnetizing Offset Current | |
KR101558770B1 (en) | Charging device of vehicle | |
CN217063567U (en) | Secondary boosting high-gain DC-DC converter of fuel cell system | |
TWI501527B (en) | High voltage ratio interleaved converter with soft-switching using single auxiliary switch | |
KR101387829B1 (en) | Dc-dc converter for bidirectional power conversion | |
Itoh et al. | Design and modulation method of Multi-port DC/DC converter for next generation HV sub system | |
KR101779924B1 (en) | Dc-dc converter | |
KR102009911B1 (en) | High Efficiency Multi-output DC Converter | |
CN114678925A (en) | Controller of vehicle-mounted charging and discharging circuit and vehicle-mounted charging and discharging device | |
KR102028480B1 (en) | High Efficiency and Low Cost Multi-Output Converter | |
Alganidi et al. | A novel high gain DC-DC full-bridge converter for low voltage renewable energy applications | |
CN104901544A (en) | Double-input double-output resonant boost converter | |
KR101980010B1 (en) | High efficiency multi-output forward converter with low conduction loss and low magnetizing offset current |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |