KR102047729B1 - Organic Light Emitting Diode Display Device and Method for Manufacturing The Same - Google Patents

Organic Light Emitting Diode Display Device and Method for Manufacturing The Same Download PDF

Info

Publication number
KR102047729B1
KR102047729B1 KR1020130048196A KR20130048196A KR102047729B1 KR 102047729 B1 KR102047729 B1 KR 102047729B1 KR 1020130048196 A KR1020130048196 A KR 1020130048196A KR 20130048196 A KR20130048196 A KR 20130048196A KR 102047729 B1 KR102047729 B1 KR 102047729B1
Authority
KR
South Korea
Prior art keywords
region
layer
insulating layer
conductive
line
Prior art date
Application number
KR1020130048196A
Other languages
Korean (ko)
Other versions
KR20140129647A (en
Inventor
김용철
김세준
이부열
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130048196A priority Critical patent/KR102047729B1/en
Publication of KR20140129647A publication Critical patent/KR20140129647A/en
Application granted granted Critical
Publication of KR102047729B1 publication Critical patent/KR102047729B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/32—Stacked devices having two or more layers, each emitting at different wavelengths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 측면에 따른 유기전계발광표시장치는 제 1 영역, 상기 제 1 영역을 둘러싸는 제 2 영역 및 상기 제 1 영역 및 상기 제 2 영역 사이에서 벤딩된 제 3 영역을 포함하는 기판; 상기 기판 상의 상기 제 3 영역에서 단선되어 상기 제 1 영역 및 상기 제 2 영역에서 분리 형성된 도전 배선; 상기 도전 배선 상에 형성되고, 상기 제 3 영역에서 상기 기판과 접하며 유기물질로 형성된 평탄화층; 상기 평탄화층 상에 형성되고, 상기 분리 형성된 도전 배선을 연결하는 연결 배선; 및 상기 평탄화층 상에 형성된 애노드 전극;을 포함한다.An organic light emitting display device according to an aspect of the present invention includes a substrate including a first region, a second region surrounding the first region, and a third region bent between the first region and the second region; A conductive wire disconnected from the third region on the substrate and separated from the first region and the second region; A planarization layer formed on the conductive wiring and in contact with the substrate in the third region and formed of an organic material; Connecting wirings formed on the planarization layer and connecting the separated conductive wirings; And an anode formed on the planarization layer.

Description

유기전계발광표시장치 및 그 제조방법{Organic Light Emitting Diode Display Device and Method for Manufacturing The Same}Organic Light Emitting Diode Display Device and Method for Manufacturing The Same

본 발명은 유기전계발광표시장치 및 그 제조방법에 관한 것으로서, 보다 구체적으로 벤딩(bending) 가능한 유기전계발광표시장치 및 그 제조방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting display device and a method of manufacturing the same, and more particularly, to an organic light emitting display device capable of bending and a method of manufacturing the same.

화면에 다양한 정보를 표시하는 영상 표시 장치는 정보 통신 시대의 핵심적인 전자 장치로 더 얇고 더 가벼우며 휴대성 및 성능이 향상되는 방향으로 발전하고 있다. 최초의 영상 표시 장치인 음극선관(CRT)의 뒤를 이어 첫 평판 표시 장치인 액정 표시 장치(LCD)가 개발되었고, 현재는 색재현성, 두께, 소비전력, 시야각, 응답속도 등의 면에서 액정 표시 장치를 뛰어넘는 차세대 평판 표시 장치로 유기 전계 발광 표시 장치가 각광을 받고 있다. 유기 전계 발광 표시 장치(Organic Light Emitting Device: OLED)는 전극 사이에 개재된 유기물로 이루어진 발광층을 이용한 자발광 소자로 종이와 같이 박막화가 가능하다는 장점을 갖고 있다.Video display devices that display a variety of information on the screen is a key electronic device in the information and communication era, and is being developed in a direction that is thinner, lighter, and improves portability and performance. After the cathode ray tube (CRT), the first image display device, the first liquid crystal display device (LCD) was developed, and now liquid crystal display devices in terms of color reproducibility, thickness, power consumption, viewing angle, and response speed As the next-generation flat panel display beyond the organic light emitting display has been in the spotlight. Organic Light Emitting Device (OLED) is a self-luminous device using a light emitting layer made of organic material interposed between electrodes, and has an advantage of thinning like a paper.

최근 유기전계발광표시장치는 연성 기판을 사용하여 구부림 또는 벤딩이 가능한 표시장치로 진화하고 있다. 상기와 같은 플렉서블(flexible) 표시장치는 벤딩 가능한 플라스틱(plastic) 물질로 이루어진 기판을 사용하며, 봉지부 또한 페이스실(face seal)과 같은 연성 물질이 쓰인다.Recently, an organic light emitting display device has evolved into a display device that can bend or bend using a flexible substrate. The flexible display device uses a substrate made of a bendable plastic material, and an encapsulation part also uses a flexible material such as a face seal.

상기 연성 기판 상에는 다수의 무기막 및 무기막 사이에 도전층이 개재되어 박막 트랜지스터(Thin Film Transistor: TFT)가 형성된다. 상기 도전층은 전도성이 있는 물질로 이루어지며, 일반적으로 금속이나 금속을 포함하는 산화물 등으로 형성될 수 있다. 상기 무기막은 일반적으로 실리콘 계열의 물질로 형성될 수 있다.On the flexible substrate, a thin film transistor (TFT) is formed by interposing a conductive layer between the plurality of inorganic films and the inorganic film. The conductive layer is made of a conductive material, and generally may be formed of a metal or an oxide containing a metal. The inorganic layer may be generally formed of a silicon-based material.

그러나, 상기 무기막이나 도전층은 상기 연성 기판과는 달리 벤딩 특성 또는, 탄성 특성이 약하며, 기판이 벤딩될 경우 크랙(crack)이 발생하거나 끊어지는 등의 손상이 발생할 수 있다.However, unlike the flexible substrate, the inorganic layer or the conductive layer has a weak bending property or elasticity property, and may cause damage such as cracking or breaking when the substrate is bent.

이렇게 무기막이나 도전층에 손상이 발생할 경우, 유기전계발광표시장치의 구동 신뢰성 및 내구성이 저하되어 양산 시 불량률이 높아지거나 제품 사용 시 수명이 저하될 수 있는 문제점이 발생할 수 있다.
When damage occurs to the inorganic layer or the conductive layer, the driving reliability and durability of the organic light emitting display device may be deteriorated, thereby causing a problem that the defect rate may be increased during mass production or the service life may be reduced.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 손상없이 벤딩 가능한 유기전계발광표시장치를 제공하는 것을 그 기술적 과제로 한다.
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object thereof is to provide an organic light emitting display device that can bend without damage.

상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 유기전계발광표시장치는 제 1 영역, 상기 제 1 영역을 둘러싸는 제 2 영역 및 상기 제 1 영역 및 상기 제 2 영역 사이에서 벤딩된 제 3 영역을 포함하는 기판; 상기 기판 상의 상기 제 3 영역에서 단선되어 상기 제 1 영역 및 상기 제 2 영역에서 분리 형성된 도전 배선; 상기 도전 배선 상에 형성되고, 상기 제 3 영역에서 상기 기판과 접하며 유기물질로 형성된 평탄화층; 상기 평탄화층 상에 형성되고, 상기 분리 형성된 도전 배선을 연결하는 연결 배선; 및 상기 평탄화층 상에 형성된 애노드 전극;을 포함한다.An organic light emitting display device according to an aspect of the present invention for achieving the above object is a first region, a second region surrounding the first region and a third bent between the first region and the second region A substrate comprising a region; A conductive wire disconnected from the third region on the substrate and separated from the first region and the second region; A planarization layer formed on the conductive wiring and in contact with the substrate in the third region and formed of an organic material; Connecting wirings formed on the planarization layer and connecting the separated conductive wirings; And an anode formed on the planarization layer.

상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 유기전계발광표시장치의 제조방법은 제 1 영역, 상기 제 1 영역을 둘러싸는 제 2 영역 및 상기 제 1 영역과 상기 제 2 영역 사이에 위치하는 제 3 영역을 포함하는 기판 상에 도전 물질을 증착하여 도전층을 형성하는 단계; 상기 도전층을 패터닝하여 상기 제 3 영역에서 단선되는 도전 배선을 상기 제 1 영역 및 상기 제 2 영역에 분리 형성하는 단계; 상기 도전 배선 상에 유기물질로 상기 제 3 영역에서 상기 기판과 접하는 평탄화층을 형성하는 단계; 상기 제 3 영역과 인접한 상기 도전 배선이 노출되도록 상기 평탄화층을 패터닝하는 단계; 상기 노출된 도전 배선과 연결되도록 상기 평탄화층 상에 연결 배선을 형성하는 단계; 상기 평탄화층 상에 애노드 전극을 형성하는 단계; 및 상기 기판을 상기 제 3 영역에서 벤딩하는 단계;를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing an organic light emitting display device, including a first region, a second region surrounding the first region, and a region between the first region and the second region. Depositing a conductive material on a substrate including a third region to form a conductive layer; Patterning the conductive layer to form conductive wirings disconnected in the third region in the first region and the second region; Forming a planarization layer on the conductive wiring, wherein the planarization layer is in contact with the substrate in the third region with an organic material; Patterning the planarization layer to expose the conductive wiring adjacent to the third region; Forming a connection line on the planarization layer to be connected to the exposed conductive line; Forming an anode on the planarization layer; And bending the substrate in the third region.

본 발명에 따르면, 벤딩되는 유기전계발광표시장치에서 벤딩되는 영역에 위치하는 무기막을 제거하여, 벤딩에 의해 무기막이 손상되는 것을 방지할 수 있는 효과가 있다.According to the present invention, there is an effect of preventing the inorganic film from being damaged by bending by removing the inorganic film positioned in the bent region in the organic light emitting display device to be bent.

또한, 본 발명에 따르면, 벤딩되는 영역에서 분리 형성되는 도전 배선을 전성 및 연성이 높은 연결 배선으로 연결하여, 벤딩되는 영역에서 도전 배선이 단선되는 것을 방지할 수 있는 효과가 있다.In addition, according to the present invention, the conductive wiring separated from the bending region is connected to the connection wiring having high malleability and ductility, thereby preventing the conductive wiring from being disconnected in the bending region.

또한, 본 발명에 따르면, 무기막이 손상되거나 도전 배선이 단선되는 등의 문제점 없이 유기전계발광표시장치의 비발광 영역을 벤딩함으로써, 구동의 신뢰성 저하 없이 베젤을 효과적으로 줄일 수 있는 효과가 있다.In addition, according to the present invention, by bending the non-emission region of the organic light emitting display without damaging the inorganic film or disconnecting the conductive wiring, the bezel can be effectively reduced without deteriorating the driving reliability.

또한, 본 발명에 따르면, 무기막이 손상되거나 배선이 단선되는 등의 문제점 없이 유기전계발광표시장치의 발광 영역을 벤딩함으로써, 구동의 신뢰성 저하 없이 효과적으로 양면 유기전계발광표시장치를 구현할 수 있는 효과가 있다.
In addition, according to the present invention, by bending the light emitting region of the organic light emitting display without damaging the inorganic film or disconnection of the wiring, the double-sided organic light emitting display can be effectively implemented without deteriorating driving reliability. .

도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치가 벤딩되기 전의 상태를 도시한 단면도;
도 2는 본 발명의 일 실시예에 따른 유기전계발광표시장치가 벤딩된 상태를 도시한 단면도;
도 3은 본 발명의 다른 실시예에 따른 유기전계발광표시장치가 벤딩되기 전의 상태를 도시한 단면도;
도 4는 본 발명의 다른 실시예에 따른 유기전계발광표시장치가 벤딩된 상태를 도시한 단면도; 및
도 5a ~ 5g는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 제조방법을 도시한 단면도.1 is a cross-sectional view showing a state before bending an organic light emitting display device according to an embodiment of the present invention;
2 is a cross-sectional view illustrating a bent state of an organic light emitting display device according to an embodiment of the present invention;
3 is a cross-sectional view illustrating a state before bending an organic light emitting display device according to another embodiment of the present invention;
4 is a cross-sectional view illustrating a bent state of an organic light emitting display device according to another embodiment of the present invention; And
5A to 5G are cross-sectional views illustrating a method of manufacturing an organic light emitting display device according to an embodiment of the present invention.

이하, 첨부되는 도면들을 참고하여 본 발명의 실시예들에 대해 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치가 벤딩되기 전의 상태를 도시한 단면도이다.1 is a cross-sectional view illustrating a state before bending an organic light emitting display device according to an exemplary embodiment of the present invention.

도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 유기전계발광표시장치는, 기판(110), 박막 트랜지스터(Tr), 제 1 절연층(120), 제 2 절연층(130), 제 3 절연층(140), 도전 배선(131), 평탄화층(150), 애노드 전극(160a), 연결 배선(160b) 및 뱅크층(170)을 포함한다.As shown in FIG. 1, an organic light emitting display device according to an embodiment of the present invention includes a substrate 110, a thin film transistor (Tr), a first insulating layer 120, a second insulating layer 130, The third insulating layer 140, the conductive wiring 131, the planarization layer 150, the anode electrode 160a, the connection wiring 160b, and the bank layer 170 are included.

우선, 기판(110)은 유연하게 구부려질 수 있는, 즉 벤딩(bending)될 수 있는 재질로 이루어진다. 기판(110)은 플라스틱(plastic) 기판 또는 SUS(Steel Use Stainless)기판으로, 상기 플라스틱은 폴리에테르술폰(Polyethersulphone; PES), 폴리아크릴레이트(Polyacrylate; PAR), 폴리에테르 이미드(Polyetherimide; PEI), 폴리에틸렌 나프탈레이트(Polyethyelenen Napthalate; PEN), 폴리에틸렌 테레프탈레이드(Polyethyelene Terepthalate; PET), 폴리페닐렌 설파이드(Polyphenylene Sulfide; PPS), 폴리아릴레이트(Polyallylate), 폴리이미드(Polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(Cellulose Acetate Propionate: CAP) 중 어느 하나일 수 있다.First, the substrate 110 is made of a material that can be flexed, that is, bent. The substrate 110 may be a plastic substrate or a stainless use stainless substrate, and the plastic may be polyethersulphone (PES), polyacrylate (PAR), polyetherimide (PEI), or the like. , Polyethyelenen Napthalate (PEN), Polyethyleneye terethalate (PET), Polyphenylene Sulfide (PPS), Polyallylate, Polyimide, Polycarbonate (PC) , Cellulose tri acetate (TAC), cellulose acetate propionate (Cellulose Acetate Propionate (CAP)).

기판(110)은 제 1 영역, 제 2 영역 및 제 3 영역을 포함한다. 제 1 영역은 기판(110)의 중앙부에 위치하고, 제 2 영역은 제 1 영역을 둘러싸는 외곽부에 위치하며, 제 3 영역은 제 1 영역 및 제 2 영역 사이에 위치한다. 제 3 영역은 유기전계발광표시장치가 벤딩되는 영역이다.The substrate 110 includes a first region, a second region, and a third region. The first area is located at the center of the substrate 110, the second area is located at the outer part surrounding the first area, and the third area is located between the first area and the second area. The third region is a region in which the organic light emitting display device is bent.

다음으로, 박막 트랜지스터(Tr)는 기판(110) 상에 형성되며, 반도체층(111), 게이트 전극(121), 소스 전극(132) 및 드레인 전극(133)을 포함한다. 도 1 에는 박막 트랜지스터(Tr)가 탑 게이트(top gate) 타입으로 도시되어 있으나, 이에 국한되지 않고, 바텀 게이트(bottom gate)나 더블 게이트(double gate), 또는 코플라나(coplanar) 구조 등을 포함하는 다양한 타입의 박막 트랜지스터(Tr)가 형성될 수 있다.Next, the thin film transistor Tr is formed on the substrate 110 and includes a semiconductor layer 111, a gate electrode 121, a source electrode 132, and a drain electrode 133. In FIG. 1, the thin film transistor Tr is shown as a top gate type, but is not limited thereto. The thin film transistor Tr may include a bottom gate, a double gate, a coplanar structure, or the like. Various types of thin film transistors Tr may be formed.

도 1에 도시된 박막 트랜지스터(Tr)의 애노드 전극(160a)과 연결되는 박막 트랜지스터(Tr)이며, 이를 보통 구동 박막 트랜지스터로 일컫는다. 도 1에 도시되어 있지는 않으나, 유기전계발광표시장치를 구동하는 보상회로에 포함되는 일반적인 박막 트랜지스터는 구동 방식 및 구동 타이밍에 따라 소스 전극 및 드레인 전극이 바뀔 수 있다.A thin film transistor Tr connected to the anode electrode 160a of the thin film transistor Tr shown in FIG. 1 is commonly referred to as a driving thin film transistor. Although not shown in FIG. 1, in a general thin film transistor included in a compensation circuit for driving an organic light emitting display device, a source electrode and a drain electrode may be changed according to a driving method and a driving timing.

박막 트랜지스터(Tr)는 제 1 절연층(120), 제 2 절연층(130) 및 제 3 절연층(140)을 부분적으로 포함한다. 도 1에 도시된 탑게이트 타입의 박막 트랜지스터(Tr)의 경우에는, 기판(110) 상에 순차적으로 적층되는 반도체층(111)과 게이트 전극(121) 사이에 제 1 절연층(120)이 배치되고, 게이트 전극(121)과 소스 전극(132) 사이 및 게이트 전극(121)과 드레인 전극(133) 사이에 제 2 절연층(130)이 배치된다. 제 3 절연층(140)은 소스 전극(132) 및 드레인 전극(133) 상에 형성되어 박막 트랜지스터(Tr)를 외부로부터 절연시키고 공정 중 화학물질, 수분 및 공기로부터 보호하는 역할을 한다.The thin film transistor Tr partially includes the first insulating layer 120, the second insulating layer 130, and the third insulating layer 140. In the case of the top gate type thin film transistor Tr illustrated in FIG. 1, the first insulating layer 120 is disposed between the semiconductor layer 111 and the gate electrode 121 that are sequentially stacked on the substrate 110. The second insulating layer 130 is disposed between the gate electrode 121 and the source electrode 132 and between the gate electrode 121 and the drain electrode 133. The third insulating layer 140 is formed on the source electrode 132 and the drain electrode 133 to insulate the thin film transistor Tr from the outside and to protect it from chemicals, moisture, and air during the process.

박막 트랜지스터(Tr) 영역에 위치하는 제 1 절연층(120), 제 2 절연층(130) 및 제 3 절연층(140)을 포함하여 제 1 절연층(120), 제 2 절연층(130) 및 제 3 절연층(140)은 기판(110) 상의 제 1 영역 및 제 2 영역에 형성되며, 벤딩되는 영역인 제 3 영역에는 형성되지 않는 것이 본 발명의 특징이다. 제 1 절연층(120), 제 2 절연층(130) 및 제 3 절연층(140)은 일반적으로 전성(malleability) 및 연성(ductility) 특성이 낮은 무기물로 형성되거나, 실리콘(Si)을 포함하는 무기물로 형성되기 때문에, 벤딩되는 제 3 영역에 형성되지 않는다. 이로써, 제 1 절연층(120), 제 2 절연층(130) 및 제 3 절연층(140)은 벤딩 시, 크랙(crack)이 발생하는 등의 손상을 받지 않을 수 있다.The first insulating layer 120 and the second insulating layer 130 including the first insulating layer 120, the second insulating layer 130, and the third insulating layer 140 positioned in the thin film transistor Tr region. The third insulating layer 140 is formed in the first region and the second region on the substrate 110 and is not formed in the third region, which is the bending region. The first insulating layer 120, the second insulating layer 130, and the third insulating layer 140 are generally formed of an inorganic material having low malleability and ductility, or include silicon (Si). Since it is formed of an inorganic material, it is not formed in the third region to be bent. As a result, the first insulating layer 120, the second insulating layer 130, and the third insulating layer 140 may not be damaged, such as cracks, during bending.

그 다음으로, 도전 배선(131)이 기판(110) 상의 제 1 영역 및 제 2 영역에서 분리 형성된다. 즉, 도전 배선(131)은 제 3 영역에서 단선되며 제 1 영역 및 제 2 영역에만 형성된다.Next, the conductive wiring 131 is formed separately in the first region and the second region on the substrate 110. That is, the conductive wiring 131 is disconnected in the third region and is formed only in the first region and the second region.

도전 배선(131)은 서로 교차되어 화소를 정의하는 게이트 라인 및 데이터 라인을 포함하며, 데이터 라인과 인접한 곳에 형성되는 전원 라인을 더 포함할 수 있다. 도전 배선(131)은 제 3 영역에서 단선되는 모든 도전성 배선을 포함할 수 있다.The conductive line 131 may include a gate line and a data line that cross each other to define a pixel, and may further include a power line formed adjacent to the data line. The conductive wires 131 may include all conductive wires disconnected in the third region.

게이트 라인은 게이트 전극(121)과 동일 층 상인 제 1 절연층(120) 상에 형성될 수 있다. 즉, 제 1 절연층(120)은 기판(110) 및 게이트 라인 사이에 배치된다. 데이터 라인 또는 전원 라인은 도 1에 도시된 바와 같이 소스 전극(132) 및 드레인 전극(133)과 동일 층 상인 제 2 절연층(130) 상에 형성될 수 있다. 즉, 제 2 절연층(130)은 게이트 라인 및 데이터 라인 사이에 배치될 수 있다. 또한, 제 3 절연층(140)은 데이터 라인 또는 전원 라인과 평탄화층(150) 사이에 배치될 수 있다.The gate line may be formed on the first insulating layer 120 on the same layer as the gate electrode 121. That is, the first insulating layer 120 is disposed between the substrate 110 and the gate line. As illustrated in FIG. 1, the data line or the power line may be formed on the second insulating layer 130 on the same layer as the source electrode 132 and the drain electrode 133. That is, the second insulating layer 130 may be disposed between the gate line and the data line. In addition, the third insulating layer 140 may be disposed between the data line or the power line and the planarization layer 150.

또한, 게이트 라인은 게이트 전극(121)과 동일한 물질로 형성되며, 데이터 라인 및 전원 라인은 소스 전극(132) 및 드레인 전극(133)과 동일한 물질로 형성될 수 있다. 따라서, 도전 배선(131)은 게이트 전극(121), 소스 전극(132) 및 드레인 전극(133) 중 어느 하나와 동일한 물질로 형성될 수 있다.In addition, the gate line may be formed of the same material as the gate electrode 121, and the data line and the power line may be formed of the same material as the source electrode 132 and the drain electrode 133. Therefore, the conductive wire 131 may be formed of the same material as any one of the gate electrode 121, the source electrode 132, and the drain electrode 133.

도전 배선(131)은 제 3 영역에서 단선되며 제 1 영역 및 제 2 영역에 분리 형성되므로, 유기전계발광표시장치가 제 3 영역에서 벤딩될 때, 손상을 최소화할 수 있다.Since the conductive line 131 is disconnected in the third region and is formed separately in the first region and the second region, damage can be minimized when the organic light emitting display device is bent in the third region.

그 다음으로, 평탄화층(150)은 도전 배선(131) 상에 형성되고, 제 3 영역에서는 기판(110)과 접한다. 더욱 자세하게, 평탄화층(150)은 도전 배선(131) 상에 배치된 제 3 절연층(140) 상에 형성되며, 제 3 영역에는 도전 배선(131), 제 1 절연층(120), 제 2 절연층(130) 및 제 3 절연층(140)이 형성되지 않기 때문에, 평탄화층(150)이 기판(110)판에 접하게 된다.Next, the planarization layer 150 is formed on the conductive wiring 131 and in contact with the substrate 110 in the third region. In more detail, the planarization layer 150 is formed on the third insulating layer 140 disposed on the conductive wiring 131, and the conductive wiring 131, the first insulating layer 120, and the second are formed in the third region. Since the insulating layer 130 and the third insulating layer 140 are not formed, the planarization layer 150 is in contact with the substrate 110 plate.

평탄화층(150)은 유기 절연 물질로 형성되며, 벤딩 시 작용하는 응력, 장력 또는 기타 외력에 의해 손상되는 정도가 적고 연성이 높은 특성이 있다. 따라서, 기판(110)의 제 3 영역에는 벤딩 시 손상이 적은 평탄화층(150)이 기판(110) 상에 형성되어 유기전계발광표시장치의 벤딩을 더욱 수월하게 진행할 수 있다.The planarization layer 150 is formed of an organic insulating material, and is less damaged by stress, tension, or other external force acting upon bending, and has a high ductility. Accordingly, the planarization layer 150 having less damage during bending may be formed on the substrate 110 in the third region of the substrate 110 to facilitate the bending of the organic light emitting display device.

그 다음으로, 평탄화층(150) 상에는 애노드 전극(160a) 및 연결 배선(160b)이 형성된다. 애노드 전극(160a)은 평탄화층(150) 상에 박막 트랜지스터(Tr)와 연결되도록 형성되고, 연결 배선(160b)은 평탄화층(150) 상에 도전 배선(131)과 연결되도록 형성된다. 특히, 연결 배선(160b)은 제 3 영역에서 단선되어 제 1 영역 및 제 2 영역에 분리 형성된 도전 배선(131)을 서로 연결하는 역할을 한다.Next, an anode electrode 160a and a connection wiring 160b are formed on the planarization layer 150. The anode electrode 160a is formed to be connected to the thin film transistor Tr on the planarization layer 150, and the connection line 160b is formed to be connected to the conductive line 131 on the planarization layer 150. In particular, the connection wire 160b is disconnected in the third region and serves to connect the conductive wires 131 separated in the first region and the second region to each other.

애노드 전극(160a)은 인듐(Indium), 주석(Tin), 아연(Zinc), 몰리브덴(Mo) 및 텅스텐(W) 중 어느 하나를 포함하는 전도성 산화물로 형성될 수 있다. 예를 들어, 애노드 전극(160a)은 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO) 및 인듐 주석 아연 산화물(Indium Tin Zink Oxide, ITZO)로 형성될 수 있다.The anode electrode 160a may be formed of a conductive oxide including any one of indium, tin, zinc, molybdenum, and tungsten. For example, the anode electrode 160a may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), and indium tin zinc oxide (ITZO).

연결 배선(160b)은 분리 형성된 도전 배선(131)을 제 3 영역에서 연결할 수 있도록 전성 및 연성이 높은 물질로 형성되는 것이 바람직하다. 따라서, 연결 배선(160b)은 금(Au), 은(Ag), 백금(Pt), 구리(Cu), 알루미늄(Al), 니켈(Ni) 및 아연(Zn) 중 어느 하나를 포함할 수 있다. 또한, 연결 배선(160b)은 제 3 영역에서 벤딩되기 때문에, 단위 길이당 부피가 도전 배선(131)의 단위 길이당 부피보다 더 크게 형성된 후 벤딩될 수 있다. 상기 연결 배선(160b) 의 벤딩 전 단위 길이당 부피는 벤딩 시 늘어나는 길이에 비례할 수 있다.The connection wire 160b may be formed of a material having high malleability and ductility so as to connect the separated conductive wire 131 in the third region. Therefore, the connection wiring 160b may include any one of gold (Au), silver (Ag), platinum (Pt), copper (Cu), aluminum (Al), nickel (Ni), and zinc (Zn). . In addition, since the connection wire 160b is bent in the third region, the connection wire 160b may be bent after the volume per unit length is greater than the volume per unit length of the conductive wire 131. The volume per unit length before the bending of the connection wire 160b may be proportional to the length that is extended during bending.

한편, 애노드 전극(160a)과 연결 배선(160b)은 동일한 물질로 형성될 수 있다. 애노드 전극(160a)이 복수의 층을 포함할 경우, 연결 배선(160b)은 애노드 전극(160a)의 상기 복수의 층 중 어느 하나와 동일한 물질로 형성될 수 있다.Meanwhile, the anode electrode 160a and the connection wire 160b may be formed of the same material. When the anode electrode 160a includes a plurality of layers, the connection wire 160b may be formed of the same material as any one of the plurality of layers of the anode electrode 160a.

예를 들어, 애노드 전극(160a)은 순차적으로 적층되는 불투명층과 투명층을 포함할 수 있다. 불투명층은 금(Au), 은(Ag), 백금(Pt), 구리(Cu), 알루미늄(Al), 니켈(Ni) 및 아연(Zn) 중 어느 하나를 포함하고, 투명층은 인듐(Indium), 주석(Tin), 아연(Zinc), 몰리브덴(Mo) 및 텅스텐(W) 중 어느 하나를 포함하는 전도성 산화물일 수 있다. 이 때, 연결 배선(160b)은 불투명층과 동일한 물질로 형성될 수 있다. 연결 배선(160b)은 투명층과 동일한 물질로 형성되어도 무방하다.For example, the anode electrode 160a may include an opaque layer and a transparent layer that are sequentially stacked. The opaque layer includes any one of gold (Au), silver (Ag), platinum (Pt), copper (Cu), aluminum (Al), nickel (Ni), and zinc (Zn), and the transparent layer is indium. It may be a conductive oxide including any one of tin, zinc, zinc, molybdenum (Mo), and tungsten (W). In this case, the connection line 160b may be formed of the same material as the opaque layer. The connection wire 160b may be formed of the same material as the transparent layer.

연결 배선(160b)은 벤딩에 대비하여 전성 및 연성이 큰 금(Au), 은(Ag), 백금(Pt), 구리(Cu), 알루미늄(Al), 니켈(Ni) 및 아연(Zn) 중 어느 하나를 포함하여 형성되며, 연결 배선(160b)이 상기 물질을 포함하여 형성되는 경우, 평탄화층(150)과의 접착력이 낮아질 수 있다. 접착력을 더욱 높이기 위해 평탄화층(150)과 연결 배선(160b) 사이에 보조 연결 배선(미도시)이 더 형성될 수 있다. 보조 연결 배선은 평탄화층(150) 및 연결 배선(160b)과 접착성이 좋은 티타늄(Ti), 크롬(Cr), 몰리브덴(Mo) 및 탄탈륨(tantalum) 중 어느 하나를 포함할 수 있다.The connection wiring 160b is formed of gold (Au), silver (Ag), platinum (Pt), copper (Cu), aluminum (Al), nickel (Ni), and zinc (Zn), which are more malleable and ductile than bending. If any one is formed and the connection line 160b is formed including the material, the adhesive force with the planarization layer 150 may be lowered. In order to further increase the adhesive force, an auxiliary connection line (not shown) may be further formed between the planarization layer 150 and the connection line 160b. The auxiliary connection wires may include any one of titanium (Ti), chromium (Cr), molybdenum (Mo), and tantalum (tantalum) having good adhesion with the planarization layer 150 and the connection wire 160b.

그 다음으로, 애노드 전극(160a) 및 연결 배선(160b) 상에 뱅크층(170)이 형성될 수 있다. 뱅크층(170)은 애노드 전극(160a)의 가장자리와 중첩되어 발광 영역을 정의한다. 발광 영역의 면적은 뱅크층(170)과 중첩되지 않은 애노드 전극(160a)의 면적과 동일하다. 뱅크층(170) 상에 유기발광층(미도시), 캐소드 전극(미도시), 봉지층(미도시) 및 봉지 기판(미도시) 등을 더 형성하여 유기전계발광표시장치가 완성될 수 있다.Next, a bank layer 170 may be formed on the anode electrode 160a and the connection line 160b. The bank layer 170 overlaps the edge of the anode electrode 160a to define the emission area. The area of the light emitting area is the same as that of the anode electrode 160a that does not overlap the bank layer 170. An organic light emitting display device may be completed by further forming an organic light emitting layer (not shown), a cathode electrode (not shown), an encapsulation layer (not shown), and an encapsulation substrate (not shown) on the bank layer 170.

도 2는 본 발명의 일 실시예에 따른 유기전계발광표시장치가 벤딩된 상태를 도시한 단면도이다.2 is a cross-sectional view illustrating a bent state of the organic light emitting display device according to an exemplary embodiment of the present invention.

도 1에 도시된 유기전계발광표시장치를 제 3 영역을 중심으로 벤딩하는 경우, 도 2와 같은 형태가 된다. 제 3 영역에는 제 1 절연층(120), 제 2 절연층(130) 및 제 3 절연층(140)이 형성되지 않으므로, 벤딩이 더욱 수월해지며, 전성 및 연성이 우수한 연결 배선(160b)이 도 1에 도시된 바와 같이 일직선의 단면 형상에서 도 2와 같이 반원형 형상으로 변형되며, 길이는 더욱 늘어나게 된다.When the organic light emitting display device illustrated in FIG. 1 is bent around the third region, the organic light emitting display device illustrated in FIG. Since the first insulating layer 120, the second insulating layer 130, and the third insulating layer 140 are not formed in the third region, bending is easier, and the connection wiring 160b having excellent malleability and ductility is illustrated. As shown in FIG. 1, the straight cross-sectional shape is deformed to a semi-circular shape as shown in FIG.

예를 들어, 도 1에서 제 3 영역의 길이를 X라고 하고, 기판(110)에서부터 연결 배선(160b)까지의 거리를 Y라고 하며, 연결 배선(160b)은 최종적으로 벤딩이 완료될 때, 반지름을 Y로 하는 원의 반원 형상이 되었다고 한다면, 연결 배선(160b)의 길이는 X에서 πY 만큼 늘어나게 된다. 상기 늘어나는 길이만큼 연결 배선(160b)은 충분한 전성 및 연성을 가져야 하며, 또한, 상기 늘어나는 길이에 대비하여 제 3 영역에 연결 배선(160b)을 형성할 때, 도전 배선(131) 보다 단위 길이당 부피가 더 크도록 형성할 필요가 있다.For example, in FIG. 1, the length of the third region is X, the distance from the substrate 110 to the connection wiring 160b is Y, and the connection wiring 160b has a radius when the bending is finally completed. If a semicircular shape of a circle with Y is obtained, the length of the connection wiring 160b is increased by X to? Y. The connecting wire 160b should have sufficient malleability and ductility by the length of the extension, and when forming the connection wire 160b in the third region in preparation for the length of extension, the volume per unit length is larger than that of the conductive wire 131. It is necessary to form so that.

여기서, 제 3 영역은 표시 영역과 비표시 영역의 경계선이 될 수 있다. 즉, 제 1 영역은 표시 영역이 될 수 있고, 제 2 영역은 비표시 영역이 될 수 있다. 그러나, 이에 국한되지 않고, 제 3 영역 및 제 2 영역도 표시 영역으로 형성하여 벤딩되는 가장자리 영역 및 벤딩되어 기판(110) 배면에 위치하는 영역에서도 화면이 표시될 수 있도록 설계할 수 있다. 단, 벤딩되는 영역인 제 3 영역에서 도전 배선(131)에 해당되는 게이트 라인, 데이터 라인 또는 전원 라인이 상기와 같이 별도의 연결 배선(160b)을 통해 연결되어 화소 영역 내의 구성 요소의 손상을 줄일 수 있도록 해야 한다.The third area may be a boundary line between the display area and the non-display area. In other words, the first area may be a display area and the second area may be a non-display area. However, the present invention is not limited thereto, and the third and second regions may also be formed as display regions so that the screen may be displayed in an edge region that is bent and a region that is bent and positioned on the rear surface of the substrate 110. However, the gate line, the data line, or the power line corresponding to the conductive wiring 131 is connected through the separate connection wiring 160b as described above in the third region, which is the bending region, to reduce the damage of the components in the pixel region. You should be able to.

도 3은 본 발명의 다른 실시예에 따른 유기전계발광표시장치가 벤딩되기 전의 상태를 도시한 단면도이다.3 is a cross-sectional view illustrating a state before bending an organic light emitting display device according to another exemplary embodiment of the present invention.

도 3에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 유기전계발광표시장치는, 제 3 영역에 형성되는 절연 패턴(145)을 더 포함한다.As shown in FIG. 3, the organic light emitting display device according to another exemplary embodiment of the present invention further includes an insulating pattern 145 formed in the third region.

절연 패턴(145)은 제 3 영역에 제 1 절연층(120), 제 2 절연층(130) 및 제 3 절연층(140) 중 적어도 하나가 적층되어 형성된다. 즉, 절연 패턴(145)은 1 절연층(120), 제 2 절연층(130) 및 제 3 절연층(140) 중 적어도 하나를 포함한다. 첫번째 실시예를 나타내는 도 1에서는 제 1 절연층(120), 제 2 절연층(130) 및 제 3 절연층(140)이 제 3 영역에서 모두 패터닝되어 제거되지만, 본 실시예에서는 제 1 절연층(120), 제 2 절연층(130) 및 제 3 절연층(140)이 제 3 영역에서 제 3 영역의 길이 방향을 따라 부분적으로 패터닝되어, 절연 패턴(145)이 형성될 수 있다.The insulating pattern 145 is formed by stacking at least one of the first insulating layer 120, the second insulating layer 130, and the third insulating layer 140 in the third region. That is, the insulating pattern 145 includes at least one of the first insulating layer 120, the second insulating layer 130, and the third insulating layer 140. In FIG. 1 showing the first embodiment, the first insulating layer 120, the second insulating layer 130, and the third insulating layer 140 are all patterned and removed in the third region, but in the present embodiment, the first insulating layer 120, the second insulating layer 130, and the third insulating layer 140 may be partially patterned along the length direction of the third region in the third region, thereby forming an insulating pattern 145.

이 경우, 벤딩 시 첫번째 실시예와 거의 동일한 수준으로 벤딩을 수월하게 할 수 있는 이점이 있으면서, 제 1 절연층(120), 제 2 절연층(130) 및 제 3 절연층(140)이 패터닝되는 영역을 줄여, 다수의 공정 중, 화소 내의 구성 요소의 손상을 줄일 수 있다. 특히 패터닝 공정 도중 식각액에 노출되는 것으로 인해 제 1 절연층(120), 제 2 절연층(130) 및 제 3 절연층(140) 내부로 식각액이 스며들어 도전 배선(131)이 손상되거나 도전 배선(131)의 신뢰성이 저하되는 것을 줄일 수 있다.In this case, the first insulating layer 120, the second insulating layer 130, and the third insulating layer 140 may be patterned while having an advantage of facilitating bending at about the same level as the first embodiment. By reducing the area, it is possible to reduce the damage of the components in the pixel during many processes. In particular, due to exposure to the etchant during the patterning process, the etchant penetrates into the first insulating layer 120, the second insulating layer 130, and the third insulating layer 140, thereby damaging the conductive wiring 131, or The deterioration of the reliability of 131 can be reduced.

도 4는 본 발명의 다른 실시예에 따른 유기전계발광표시장치가 벤딩된 상태를 도시한 단면도이다.4 is a cross-sectional view illustrating a bent state of an organic light emitting display device according to another exemplary embodiment of the present invention.

도 4에 도시된 바와 같이, 도 3에 도시된 유기전계발광표시장치는 제 3 영역에서 벤딩되어 있으며, 특히 절연 패턴(145)이 제 3 영역에 서로 이격되어 형성되어 있는 것을 볼 수 있다. 절연 패턴(145)의 장변방향은 제 3 영역의 길이방향과 동일하기 때문에, 도 3과 같이 유기전계발광표시장치가 벤딩되는 동안에 크랙(crack)이 발생하거나 깨지는 등의 손상을 받을 가능성이 낮다.As shown in FIG. 4, the organic light emitting display device shown in FIG. 3 is bent in the third region, and in particular, the insulating pattern 145 is formed to be spaced apart from each other in the third region. Since the long side direction of the insulating pattern 145 is the same as the longitudinal direction of the third region, as shown in FIG. 3, the likelihood of damage or cracking during cracking of the organic light emitting display device is low.

도 5a ~ 5g는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 제조방법을 도시한 단면도이다.5A through 5G are cross-sectional views illustrating a method of manufacturing an organic light emitting display device according to an embodiment of the present invention.

먼저, 도 5a 에 도시된 바와 같이, 제 1 영역, 상기 제 1 영역을 둘러싸는 제 2 영역 및 상기 제 1 영역과 상기 제 2 영역 사이에 위치하는 제 3 영역을 포함하는 기판(110) 상에 박막 트랜지스터(Tr), 제 1 절연층(120), 제 2 절연층(130), 제 3 절연층(140) 및 도전 배선(131)을 형성한다.First, as shown in FIG. 5A, on a substrate 110 including a first region, a second region surrounding the first region, and a third region located between the first region and the second region. The thin film transistor Tr, the first insulating layer 120, the second insulating layer 130, the third insulating layer 140, and the conductive wiring 131 are formed.

도전 배선(131)은 서로 교차되어 화소를 정의하는 게이트 라인 및 데이터 라인을 포함하며, 상기 데이터 라인과 동일한 방향으로 형성되는 전원 라인을 더 포함한다. 즉, 게이트 라인, 데이터 라인 및 전원 라인은 제 1 절연층(120), 제 2 절연층(130) 및 제 3 절연층(140) 사이에 배치된다. 도전 배선(131)은 제 3 영역에서 단선되며, 제 1 영역 및 제 2 영역에 분리 형성되는 것이 특징이다.The conductive line 131 includes a gate line and a data line crossing each other to define a pixel, and further include a power line formed in the same direction as the data line. That is, the gate line, the data line, and the power line are disposed between the first insulating layer 120, the second insulating layer 130, and the third insulating layer 140. The conductive wire 131 is disconnected in the third region and is formed separately in the first region and the second region.

더 자세히 설명하면, 우선 기판(110) 상에 박막 트랜지스터(Tr)의 반도체층(111)을 형성하고, 제 1 절연층(120)을 기판(110) 전면에 형성한다. 그 후, 제 1 절연층(120) 상에 도전 물질을 증착하여 도전층(미도시)을 형성하고, 상기 도전층을 패터닝하여 박막 트랜지스터(Tr) 영역에 게이트 전극(121)을 형성하고, 제 1 영역 및 제 2 영역에 분리 형성되는 게이트 라인을 형성한다. 즉, 제 1 절연층(120)은 기판(110) 및 게이트 라인 사이에 배치된다.In more detail, first, the semiconductor layer 111 of the thin film transistor Tr is formed on the substrate 110, and the first insulating layer 120 is formed on the entire surface of the substrate 110. Thereafter, a conductive material is deposited on the first insulating layer 120 to form a conductive layer (not shown). The conductive layer is patterned to form a gate electrode 121 in the thin film transistor (Tr) region. A gate line is formed separately in the first region and the second region. That is, the first insulating layer 120 is disposed between the substrate 110 and the gate line.

그 다음, 게이트 전극(121) 및 게이트 라인을 덮도록 기판(110) 전면에 제 2 절연층(130)을 형성한다. 그 후, 제 2 절연층(130) 상에 다시 도전 물질을 증착하여 도전층(미도시)을 형성하고, 상기 도전층을 패터닝하여 소스 전극(132) 및 드레인 전극(133)을 형성함으로써, 박막 트랜지스터(Tr) 형성을 완료한다. 또한, 상기 도전층을 패터닝하여 제 1 영역 및 제 2 영역에 분리 형성되는 데이터 라인 및 전원 라인을 형성한다. 즉, 제 2 절연층(130)은 게이트 라인 및 데이터 라인 사이에 배치된다.Next, a second insulating layer 130 is formed on the entire surface of the substrate 110 to cover the gate electrode 121 and the gate line. Thereafter, a conductive material is further deposited on the second insulating layer 130 to form a conductive layer (not shown), and the conductive layer is patterned to form a source electrode 132 and a drain electrode 133, thereby forming a thin film. The formation of the transistor Tr is completed. In addition, the conductive layer is patterned to form data lines and power lines separately formed in the first region and the second region. That is, the second insulating layer 130 is disposed between the gate line and the data line.

제 3 절연층(140)은 소스 전극(132), 드레인 전극(133), 데이터 라인 및 전원 라인를 덮도록 기판(110) 전면에 형성된다. 추후 제 3 절연층(140) 상에 평탄화층(150)이 형성되며, 이에 따라, 제 3 절연층(140)은 데이터 라인 및 평탄화층(150) 사이에 배치된다.The third insulating layer 140 is formed on the entire surface of the substrate 110 to cover the source electrode 132, the drain electrode 133, the data line, and the power line. Afterwards, the planarization layer 150 is formed on the third insulation layer 140. Accordingly, the third insulation layer 140 is disposed between the data line and the planarization layer 150.

그 다음으로, 도 5b 에 도시된 바와 같이, 제 3 절연층(140) 상에 포토레지스트(PR)를 기판(110) 전면에 도포한다. 포토레지스트(PR)가 도포된 기판(110) 상에 마스크(M)의 오픈 영역을 제 3 영역에 얼라인 시킨 후, 자외선(UV)를 노광시켜, 도 5c에서 보는 바와 같이, 제 3 영역의 포토레지스트(PR)를 제거한 후, 제 3 영역의 제 1 절연층(120), 제 2 절연층(130) 및 제 3 절연층(140)을 패터닝하여 제거한다. 즉, 제 3 영역의 제 1 절연층(120), 제 2 절연층(130) 및 제 3 절연층(140)을 패터닝하여 기판(110)을 제 3 영역에서 노출시킨다. 다른 실시예의 경우에는, 제 1 절연층(120), 제 2 절연층(130) 및 제 3 절연층(140)을 부분적으로 패터닝하여 절연 패턴(미도시)을 제 3 영역에 형성할 수도 있다.Next, as shown in FIG. 5B, photoresist PR is applied on the entire surface of the substrate 110 on the third insulating layer 140. After aligning the open area of the mask M to the third area on the substrate 110 to which the photoresist PR is applied, the ultraviolet light is exposed to UV light, and as shown in FIG. After removing the photoresist PR, the first insulating layer 120, the second insulating layer 130, and the third insulating layer 140 in the third region are patterned and removed. That is, the first insulating layer 120, the second insulating layer 130, and the third insulating layer 140 of the third region are patterned to expose the substrate 110 in the third region. In another exemplary embodiment, an insulating pattern (not shown) may be formed in the third region by partially patterning the first insulating layer 120, the second insulating layer 130, and the third insulating layer 140.

그 다음으로, 도 5d에 도시된 바와 같이, 제 1 절연층(120), 제 2 절연층(130) 및 제 3 절연층(140)이 제 3 영역에서 패터닝된 기판(110) 전면에 평탄화층(150)을 형성한다. 제 1 절연층(120), 제 2 절연층(130) 및 제 3 절연층(140)은 제 3 영역에서 패터닝되어 제거되었기 때문에, 평탄화층(150)은 제 3 영역에서 기판(110)과 접하게 된다. 또한, 평탄화층(150)은 도전 배선(131) 상에 형성되기 때문에, 도전 배선(131)이 위치하는 영역의 굴곡을 평탄화한다.Next, as shown in FIG. 5D, the first insulating layer 120, the second insulating layer 130, and the third insulating layer 140 are planarized on the entire surface of the substrate 110 patterned in the third region. 150 is formed. Since the first insulating layer 120, the second insulating layer 130, and the third insulating layer 140 are patterned and removed in the third region, the planarization layer 150 is in contact with the substrate 110 in the third region. do. In addition, since the planarization layer 150 is formed on the conductive wiring 131, the curvature of the region where the conductive wiring 131 is located is flattened.

그 다음으로, 도 5e 에 도시된 바와 같이, 제 3 영역과 인접한 도전 배선(131)이 노출되도록 평탄화층(150) 및 제 3 절연층(140)을 패터닝한다. 이와 동시에, 애노드 전극(160a)과 연결되는 박막 트랜지스터(Tr)도 노출되도록 평탄화층(150) 및 제 3 절연층(140)을 패터닝한다. 특히, 박막 트랜지스터(Tr)의 드레인 전극(133)이 노출되도록 패터닝한다.Next, as shown in FIG. 5E, the planarization layer 150 and the third insulating layer 140 are patterned to expose the conductive wiring 131 adjacent to the third region. At the same time, the planarization layer 150 and the third insulating layer 140 are patterned to expose the thin film transistor Tr connected to the anode electrode 160a. In particular, the drain electrode 133 of the thin film transistor Tr is patterned to be exposed.

그 후, 노출된 박막 트랜지스터(Tr)와 연결되도록, 애노드 전극(160a)을 형성하고, 또한, 노출된 도전 배선(131)과 연결되도록, 평탄화층(150) 상에 연결 배선(160b)을 형성한다. 즉, 연결 배선(160b)은 제 1 영역 및 제 2 영역에 분리 형성된 도전 배선(131)을 서로 연결시킨다.Thereafter, the anode electrode 160a is formed to be connected to the exposed thin film transistor Tr, and the connection wiring 160b is formed on the planarization layer 150 to be connected to the exposed conductive wiring 131. do. That is, the connection wiring 160b connects the conductive wirings 131 separated in the first region and the second region to each other.

애노드 전극(160a)과 연결 배선(160b)은 박막 트랜지스터(Tr)와 도전 배선(131)이 노출된 후, 동일한 층인 평탄화층(150) 상에 형성되므로, 동시에 형성될 수 있다. 따라서, 애노드 전극(160a)과 연결 배선(160b)은 동일한 물질로 형성될 수 있다.The anode electrode 160a and the connection wiring 160b are formed on the planarization layer 150, which is the same layer after the thin film transistor Tr and the conductive wiring 131 are exposed, and thus may be simultaneously formed. Therefore, the anode electrode 160a and the connection wiring 160b may be formed of the same material.

애노드 전극(160a)은 순차적으로 적층되는 투명층 및 불투명층을 포함할 수 있으며, 불투명층을 먼저 형성하여 패터닝한 후 투명층을 나중에 별도로 패터닝할 수 있다. 불투명층을 먼저 형성하여 패터닝하는 경우, 연결 배선(160b)은 불투명층과 동일한 물질로 동시에 형성되고, 투명층은 애노드 전극(160a)에만 형성될 수 있다. 즉, 연결 배선(160b)은 불투명층만을 포함하고, 투명층은 포함하지 않을 수 있다.The anode electrode 160a may include a transparent layer and an opaque layer that are sequentially stacked. The anode electrode 160a may be formed by patterning the opaque layer first and then patterning the transparent layer separately later. When the opaque layer is first formed and patterned, the connection wiring 160b may be simultaneously formed of the same material as the opaque layer, and the transparent layer may be formed only on the anode electrode 160a. That is, the connection wire 160b may include only the opaque layer and may not include the transparent layer.

또는, 연결 배선(160b)이 투명층 및 불투명층을 모두 포함할 수도 있다. 이런 경우, 불투명층과 투명층을 모두 도포한 후, 한번의 포토리소그래피(photolithography) 공정으로 불투명층과 투명층을 패터닝하여 애노드 전극(160a) 및 연결 배선(160b)을 동시에 형성할 수 있다.Alternatively, the connection wire 160b may include both a transparent layer and an opaque layer. In this case, after coating both the opaque layer and the transparent layer, the opaque layer and the transparent layer may be patterned by one photolithography process to simultaneously form the anode electrode 160a and the connection wiring 160b.

불투명층의 경우, 전성 및 연성이 큰 금(Au), 은(Ag), 백금(Pt), 구리(Cu), 알루미늄(Al), 니켈(Ni) 및 아연(Zn) 중 어느 하나를 포함하여 형성할 수 있다. 투명층의 경우, 애노드 전극(160a)이 정공을 공급할 수 있도록, 인듐(Indium), 주석(Tin), 아연(Zinc), 몰리브덴(Mo) 및 텅스텐(W) 중 어느 하나를 포함하는 전도성 산화물로 형성될 수 있다. 예를 들어, 투명층은 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO) 및 인듐 주석 아연 산화물(Indium Tin Zink Oxide, ITZO)로 형성될 수 있다.In the case of the opaque layer, any one of gold (Au), silver (Ag), platinum (Pt), copper (Cu), aluminum (Al), nickel (Ni) and zinc (Zn) having high malleability and ductility, Can be formed. In the case of the transparent layer, the anode electrode 160a is formed of a conductive oxide including any one of indium, tin, zinc, molybdenum, and tungsten so as to supply holes. Can be. For example, the transparent layer may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), and indium tin zinc oxide (ITZO).

한편, 연결 배선(160b)과 평탄화층(150) 끼리는 접착성이 낮다. 따라서, 벤딩 시, 또는 추후 구동 시, 연결 배선(160b)이 평탄화층(150)으로부터 박리되는 것을 방지하기 위해, 연결 배선(160b)과 평탄화층(150) 사이에 배치되는 보조 연결 배선(미도시)을 평탄화층(150) 상에 형성할 수 있다. 상기 보조 연결 배선은 평탄화층(150) 및 연결 배선(160b)과 접착성이 좋은 티타늄(Ti), 크롬(Cr), 몰리브덴(Mo) 및 탄탈륨(tantalum) 중 어느 하나를 포함할 수 있다.On the other hand, the adhesion between the connection wiring 160b and the planarization layer 150 is low. Therefore, the auxiliary connection wiring (not shown) disposed between the connection wiring 160b and the flattening layer 150 in order to prevent the connection wiring 160b from being peeled from the flattening layer 150 during bending or later driving. ) May be formed on the planarization layer 150. The auxiliary connection wire may include any one of titanium (Ti), chromium (Cr), molybdenum (Mo), and tantalum (tantalum) having good adhesion to the planarization layer 150 and the connection wire 160b.

그 다음으로, 도 5f에 도시된 바와 같이, 애노드 전극(160a) 및 연결 배선(160b) 상에 뱅크층(170)을 형성한다. 뱅크층(170)은 애노드 전극(160a)의 가장자리와 중첩되어 발광 영역을 정의한다. 발광 영역의 면적은 뱅크층(170)과 중첩되지 않은 애노드 전극(160a)의 면적과 동일하다. 뱅크층(170) 상에 유기 발광층(미도시), 캐소드 전극(미도시), 봉지층(미도시) 및 봉지 기판(미도시)등이 더 형성될 수 있다.Next, as shown in FIG. 5F, the bank layer 170 is formed on the anode electrode 160a and the connection wiring 160b. The bank layer 170 overlaps the edge of the anode electrode 160a to define the emission area. The area of the light emitting area is the same as that of the anode electrode 160a that does not overlap the bank layer 170. An organic emission layer (not shown), a cathode electrode (not shown), an encapsulation layer (not shown), and an encapsulation substrate (not shown) may be further formed on the bank layer 170.

그 다음으로, 도 5g에 도시된 바와 같이, 기판(110)을 상기 제 3 영역에서 벤딩한다. 벤딩 후, 벤딩되는 제 2 영역의 기판(110)의 배면은 제 1 영역의 기판(110)의 배면에 직접 접촉하거나 그 가운데 삽입부(미도시) 또는 접착부가 형성되어 벤딩된 기판(110)을 고정시킬 수 있다. 제 2 영역에 형성된 도전 배선(131)은 제 2 영역의 끝단에서 구동회로 기판(미도시)과 연결될 수 있다. 예를 들어 도전 배선(131)이 게이트 라인인 경우, 게이트 구동회로 기판(미도시)과 연결될 수 있으며, 도전 배선(131)이 데이터 라인인 경우, 데이터 구동회로 기판(미도시)과 연결될 수 있다.Next, as shown in FIG. 5G, the substrate 110 is bent in the third region. After bending, the back surface of the substrate 110 in the second region to be bent is in direct contact with the back surface of the substrate 110 in the first region, or an insertion portion (not shown) or an adhesive portion is formed therein to form the bent substrate 110. Can be fixed The conductive wire 131 formed in the second region may be connected to the driving circuit board (not shown) at the end of the second region. For example, when the conductive line 131 is a gate line, the conductive line 131 may be connected to a gate driving circuit board (not shown). When the conductive line 131 is a data line, the conductive line 131 may be connected to a data driving circuit board (not shown). .

본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.Those skilled in the art to which the present invention pertains will understand that the above-described present invention can be implemented in other specific forms without changing the technical spirit or essential features.

그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
Therefore, it is to be understood that the embodiments described above are exemplary in all respects and not restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the scope of the present invention. do.

110: 기판 111: 반도체층
120: 제 1 절연층 121: 게이트 전극
130: 제 2 절연층 131: 도전 배선
132: 소스 전극 133: 드레인 전극
140: 제 3 절연층 150: 평탄화층
160a: 애노드 전극 160b: 연결 배선
170: 뱅크층 Tr: 박막 트랜지스터110 substrate 111 semiconductor layer
120: first insulating layer 121: gate electrode
130: second insulating layer 131: conductive wiring
132: source electrode 133: drain electrode
140: third insulating layer 150: planarization layer
160a: anode electrode 160b: connection wiring
170: bank layer Tr: thin film transistor

Claims (18)

제 1 영역, 상기 제 1 영역을 둘러싸는 제 2 영역 및 상기 제 1 영역 및 상기 제 2 영역 사이에서 벤딩된 제 3 영역을 포함하는 기판;
상기 기판 상의 상기 제 3 영역에서 단선되어 상기 제 1 영역 및 상기 제 2 영역에서 분리 형성된 도전 배선;
상기 도전 배선 상에 형성되고, 상기 제 3 영역에서 상기 기판과 접하며 유기물질로 형성된 평탄화층;
상기 평탄화층 상에 형성되고, 상기 분리 형성된 도전 배선을 연결하는 연결 배선; 및
상기 평탄화층 상에 형성된 애노드 전극;을 포함하며,
상기 연결 배선은 상기 도전 배선 보다 단위 길이당 부피가 더 크고,
상기 연결 배선 및 평탄화층 사이에 형성되는 보조 연결 배선을 더 포함하는 유기전계발광표시장치.
A substrate comprising a first region, a second region surrounding the first region, and a third region bent between the first region and the second region;
A conductive wire disconnected from the third region on the substrate and separated from the first region and the second region;
A planarization layer formed on the conductive wiring and in contact with the substrate in the third region and formed of an organic material;
Connecting wirings formed on the planarization layer and connecting the separated conductive wirings; And
An anode electrode formed on the planarization layer;
The connection wiring is larger in volume per unit length than the conductive wiring,
And an auxiliary connection line formed between the connection line and the planarization layer.
제 1 항에 있어서,
상기 도전 배선은 서로 교차되어 화소를 정의하는 게이트 라인 및 데이터 라인을 포함하는 것을 특징으로 하는 유기전계발광표시장치.
The method of claim 1,
And the conductive line includes a gate line and a data line that cross each other to define a pixel.
제 2 항에 있어서,
상기 도전 배선은 상기 데이터 라인과 인접한 전원 라인을 더 포함하는 것을 특징으로 하는 유기전계발광표시장치.
The method of claim 2,
And the conductive line further includes a power line adjacent to the data line.
제 2 항에 있어서,
상기 유기전계발광표시장치는,
상기 기판과 상기 게이트 라인 사이에 배치되는 제 1 절연층;
상기 게이트 라인과 상기 데이터 라인 사이에 배치되는 제 2 절연층; 및
상기 데이터 라인과 상기 평탄화층 사이에 배치되는 제 3 절연층을 더 포함하고,
상기 제 1 절연층, 상기 제 2 절연층 및 상기 제 3 절연층은 상기 제 1 영역과 상기 제 2 영역에 형성되는 것을 특징으로 하는 유기전계발광표시장치.
The method of claim 2,
The organic light emitting display device,
A first insulating layer disposed between the substrate and the gate line;
A second insulating layer disposed between the gate line and the data line; And
A third insulating layer disposed between the data line and the planarization layer,
The first insulating layer, the second insulating layer and the third insulating layer are formed in the first region and the second region.
제 4 항에 있어서,
상기 유기전계발광표시장치는,
상기 기판 상의 상기 제 3 영역에 상기 제 1 절연층, 상기 제 2 절연층 및 상기 제 3 절연층 중 적어도 하나가 적층된 절연 패턴을 더 포함하는 것을 특징으로 하는 유기전계발광표시장치.
The method of claim 4, wherein
The organic light emitting display device,
And an insulation pattern in which at least one of the first insulation layer, the second insulation layer, and the third insulation layer is stacked in the third region on the substrate.
제 1 항에 있어서,
상기 연결 배선은 상기 애노드 전극과 동일한 물질인 것을 특징으로 하는 유기전계발광표시장치.
The method of claim 1,
And the connection line is made of the same material as the anode electrode.
제 6 항에 있어서,
상기 애노드 전극은 투명층과 불투명층을 포함하고,
상기 연결 배선은 상기 불투명층과 동일한 물질인 것을 특징으로 하는 유기전계발광표시장치.
The method of claim 6,
The anode electrode includes a transparent layer and an opaque layer,
And the connection line is made of the same material as the opaque layer.
제 1 항에 있어서,
상기 연결 배선은 금, 은, 백금, 구리, 알루미늄, 니켈 및 아연 중 어느 하나를 포함하는 것을 특징으로 하는 유기전계발광표시장치.The method of claim 1,
And the connection wiring includes any one of gold, silver, platinum, copper, aluminum, nickel, and zinc. 삭제delete 제 1 항에 있어서,
상기 보조 연결 배선은 티타늄, 크롬, 몰리브덴 및 탄탈륨 중 어느 하나를 포함하는 것을 특징으로 하는 유기전계발광표시장치.
The method of claim 1,
And the auxiliary connection line includes any one of titanium, chromium, molybdenum, and tantalum.
제 1 영역, 상기 제 1 영역을 둘러싸는 제 2 영역 및 상기 제 1 영역과 상기 제 2 영역 사이에 위치하는 제 3 영역을 포함하는 기판 상에 도전 물질을 증착하여 도전층을 형성하는 단계;
상기 도전층을 패터닝하여 상기 제 3 영역에서 단선되는 도전 배선을 상기 제 1 영역 및 상기 제 2 영역에 분리 형성하는 단계;
상기 도전 배선 상에 유기물질로 상기 제 3 영역에서 상기 기판과 접하는 평탄화층을 형성하는 단계;
상기 제 3 영역과 인접한 상기 도전 배선이 노출되도록 상기 평탄화층을 패터닝하는 단계;
상기 노출된 도전 배선과 연결되도록 상기 평탄화층 상에 연결 배선을 형성하는 단계;
상기 평탄화층 상에 애노드 전극을 형성하는 단계; 및
상기 기판을 상기 제 3 영역에서 벤딩하는 단계;를 포함하며,
상기 연결 배선은 상기 도전 배선 보다 단위 길이당 부피가 더 크고,
상기 연결 배선 및 평탄화층 사이에 배치되는 보조 연결 배선을 형성하는 단계를 더 포함하는 유기전계발광표시장치의 제조 방법.
Forming a conductive layer by depositing a conductive material on a substrate including a first region, a second region surrounding the first region, and a third region located between the first region and the second region;
Patterning the conductive layer to form conductive wirings disconnected in the third region in the first region and the second region;
Forming a planarization layer on the conductive interconnection with the substrate in the third region with an organic material;
Patterning the planarization layer to expose the conductive wiring adjacent to the third region;
Forming a connection line on the planarization layer to be connected to the exposed conductive line;
Forming an anode on the planarization layer; And
Bending the substrate in the third region;
The connection wiring has a larger volume per unit length than the conductive wiring,
And forming an auxiliary connection wire disposed between the connection wire and the planarization layer.
제 11 항에 있어서,
상기 도전 배선은 서로 교차되어 화소를 정의하는 게이트 라인 및 데이터 라인을 포함하는 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
The method of claim 11,
The conductive line may include a gate line and a data line crossing each other to define a pixel.
제 12 항에 있어서,
상기 도전 배선은 상기 데이터 라인과 인접한 전원 라인을 더 포함하는 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
The method of claim 12,
And wherein the conductive line further comprises a power line adjacent to the data line.
제 12 항에 있어서,
상기 유기전계발광표시장치의 제조 방법은,
상기 기판과 상기 게이트 라인 사이에 배치되는 제 1 절연층을 형성하는 단계;
상기 게이트 라인과 상기 데이터 라인 사이에 배치되는 제 2 절연층을 형성하는 단계;
상기 데이터 라인과 상기 평탄화층 사이에 배치되는 제 3 절연층을 형성하는 단계; 및
상기 제 1 절연층, 상기 제 2 절연층 및 상기 제 3 절연층을 패터닝하여 상기 제 3 영역에서 상기 기판을 노출시키는 단계;를 더 포함하는 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
The method of claim 12,
The manufacturing method of the organic light emitting display device,
Forming a first insulating layer disposed between the substrate and the gate line;
Forming a second insulating layer disposed between the gate line and the data line;
Forming a third insulating layer disposed between the data line and the planarization layer; And
And patterning the first insulating layer, the second insulating layer, and the third insulating layer to expose the substrate in the third region.
제 14 항에 있어서,
상기 제 1 절연층, 상기 제 2 절연층 및 상기 제 3 절연층을 패터닝하여 상기 제 3 영역에서 상기 기판을 노출시키는 단계에서,
상기 1 절연층, 상기 제 2 절연층 및 상기 제 3 절연층을 부분적으로 패터닝하여 상기 기판 상의 상기 제 3 영역에 절연 패턴을 형성하는 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
The method of claim 14,
Patterning the first insulating layer, the second insulating layer, and the third insulating layer to expose the substrate in the third region;
And partially patterning the first insulating layer, the second insulating layer, and the third insulating layer to form an insulating pattern in the third region on the substrate.
제 11 항에 있어서,
상기 연결 배선 및 상기 애노드 전극은 동시에 형성되는 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
The method of claim 11,
And the connection line and the anode electrode are formed at the same time.
제 16 항에 있어서,
상기 애노드 전극은 투명층과 불투명층을 포함하고,
상기 연결 배선은 상기 불투명층과 동시에 형성되는 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
The method of claim 16,
The anode electrode includes a transparent layer and an opaque layer,
And wherein the connection line is formed simultaneously with the opaque layer.
삭제delete
KR1020130048196A 2013-04-30 2013-04-30 Organic Light Emitting Diode Display Device and Method for Manufacturing The Same KR102047729B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130048196A KR102047729B1 (en) 2013-04-30 2013-04-30 Organic Light Emitting Diode Display Device and Method for Manufacturing The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130048196A KR102047729B1 (en) 2013-04-30 2013-04-30 Organic Light Emitting Diode Display Device and Method for Manufacturing The Same

Publications (2)

Publication Number Publication Date
KR20140129647A KR20140129647A (en) 2014-11-07
KR102047729B1 true KR102047729B1 (en) 2019-11-22

Family

ID=52454868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130048196A KR102047729B1 (en) 2013-04-30 2013-04-30 Organic Light Emitting Diode Display Device and Method for Manufacturing The Same

Country Status (1)

Country Link
KR (1) KR102047729B1 (en)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9356087B1 (en) * 2014-12-10 2016-05-31 Lg Display Co., Ltd. Flexible display device with bridged wire traces
KR102381285B1 (en) * 2015-08-06 2022-03-31 삼성디스플레이 주식회사 Flexible display device and manufacturing method thereof
KR102462423B1 (en) 2015-09-15 2022-11-03 삼성디스플레이 주식회사 Organic luminescence emitting display device and the method of manufacturing the same
KR102399572B1 (en) 2015-09-15 2022-05-19 삼성디스플레이 주식회사 Flexible display device
KR102611499B1 (en) * 2015-12-15 2023-12-06 엘지디스플레이 주식회사 Flexible display device
KR102532721B1 (en) * 2015-12-31 2023-05-12 엘지디스플레이 주식회사 Transparent display device
KR102513997B1 (en) * 2016-02-04 2023-03-24 삼성디스플레이 주식회사 Display device
KR102491878B1 (en) * 2016-03-14 2023-01-27 삼성디스플레이 주식회사 The method of manufacturing display device
US10283574B2 (en) 2016-03-25 2019-05-07 Samsung Display Co., Ltd. Display apparatus with bending area capable of minimizing manufacturing defects
KR102606279B1 (en) * 2016-04-04 2023-11-27 삼성디스플레이 주식회사 Display apparatus
JP6756508B2 (en) 2016-04-04 2020-09-16 株式会社ジャパンディスプレイ Display device
KR102587229B1 (en) 2016-04-22 2023-10-12 삼성디스플레이 주식회사 Display device
KR20180018966A (en) 2016-08-12 2018-02-22 삼성디스플레이 주식회사 Display apparatus
KR102557892B1 (en) * 2016-08-19 2023-07-21 삼성디스플레이 주식회사 Display apparatus
KR20180032731A (en) * 2016-09-22 2018-04-02 삼성디스플레이 주식회사 Display device and manufacturing method thereof
KR102631989B1 (en) * 2016-10-31 2024-01-31 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same
KR102631257B1 (en) 2016-11-18 2024-01-31 삼성디스플레이 주식회사 Display Laser processing apparatus and processing method using the same
KR102379192B1 (en) * 2017-03-10 2022-03-29 삼성디스플레이 주식회사 Display device
KR102373441B1 (en) 2017-03-31 2022-03-14 삼성디스플레이 주식회사 Display apparatus
KR102357392B1 (en) * 2017-04-26 2022-02-03 삼성디스플레이 주식회사 Display apparatus
KR102393377B1 (en) 2017-08-07 2022-05-03 삼성디스플레이 주식회사 Display device
KR102341412B1 (en) 2017-08-29 2021-12-22 삼성디스플레이 주식회사 Display device
KR102392993B1 (en) * 2017-09-28 2022-04-29 엘지디스플레이 주식회사 Organic light emitting display device
WO2019064497A1 (en) * 2017-09-29 2019-04-04 シャープ株式会社 Display device
CN107833906A (en) * 2017-11-08 2018-03-23 武汉天马微电子有限公司 A kind of flexible display apparatus and its manufacture method
KR102416038B1 (en) 2017-11-30 2022-07-04 삼성디스플레이 주식회사 Display device and manufacturing method thereof
KR102559510B1 (en) * 2017-12-15 2023-07-24 엘지디스플레이 주식회사 Display device
KR102461357B1 (en) * 2018-01-05 2022-11-01 삼성디스플레이 주식회사 Display panel and method of manufacturing the same
KR102584517B1 (en) 2018-02-28 2023-10-05 삼성디스플레이 주식회사 Display Device
WO2019187086A1 (en) * 2018-03-30 2019-10-03 シャープ株式会社 Display device
CN109300848B (en) * 2018-08-24 2021-04-02 武汉华星光电半导体显示技术有限公司 Method for manufacturing flexible array substrate and flexible array substrate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120062447A1 (en) * 2010-09-10 2012-03-15 Au Optronics Corporation Flexible display panel

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928654B2 (en) * 2003-08-29 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP4561729B2 (en) * 2006-11-06 2010-10-13 エプソンイメージングデバイス株式会社 Electro-optical device and electronic apparatus
KR101570530B1 (en) * 2008-10-09 2015-11-19 엘지디스플레이 주식회사 Flexible Printed Circuit Board and Organic Light Emitting Display using the same
KR101107176B1 (en) * 2010-02-08 2012-01-25 삼성모바일디스플레이주식회사 Organic light emitting diode display
JP5567362B2 (en) * 2010-02-16 2014-08-06 セイコーインスツル株式会社 Display device and electronic device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120062447A1 (en) * 2010-09-10 2012-03-15 Au Optronics Corporation Flexible display panel

Also Published As

Publication number Publication date
KR20140129647A (en) 2014-11-07

Similar Documents

Publication Publication Date Title
KR102047729B1 (en) Organic Light Emitting Diode Display Device and Method for Manufacturing The Same
US9362533B2 (en) Organic light emitting display device and method for manufacturing the same
CN107565034B (en) Organic light-emitting display device and the method for manufacturing organic light-emitting display device
US10510970B2 (en) Opposite substrate and manufacturing method thereof, organic light-emitting display panel and display device
US11374074B2 (en) Display panel, display apparatus, and method of fabricating the display panel
WO2020200168A1 (en) Amoled display screen, display device and mobile terminal
US8772775B2 (en) Display device and method for manufacturing the same
KR101163576B1 (en) The array substrate for liquid crystal display device using organic semiconductor and Method of fabricating the same
US20170373125A1 (en) Flexible display device and method of manufacturing the same
CN113658990B (en) Display panel, preparation method thereof and display device
US9472579B2 (en) Array substrate with improved pad region
US10504975B2 (en) Organic light-emitting diode display substrate, manufacturing method thereof and display device
KR20110067448A (en) Display device and manufacturing method of the same
US20200321356A1 (en) Array substrate and display device
US20210257433A1 (en) Display device
KR101198219B1 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR101205767B1 (en) Method of fabricating the array substrate for liquid crystal display device using liquid type organic semiconductor material
KR102119572B1 (en) Thin film transistor array substrate and method for fabricating the same
KR20130008315A (en) Transistor substrate for flat panel display device
JP2018054963A (en) Semiconductor device, display divice, and manufacturing method of semiconductor device
US20230282794A1 (en) Display device
KR102046828B1 (en) Organic Light Emitting Display Device and Method for Manufacturing The Same
JP2018156850A (en) Display device
US20210328107A1 (en) Light emitting display device and manufacturing method thereof
US11895905B2 (en) Display substrate, preparation method thereof, and display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant