KR102046138B1

KR102046138B1 - 무선 통신 시스템에서 사용되는 믹서의 iip2 특성 보정 방법과 그 믹서

Info

Publication number: KR102046138B1
Application number: KR1020130014621A
Authority: KR
Inventors: 한정환; 권구덕
Original assignee: 삼성전자주식회사
Priority date: 2013-02-08
Filing date: 2013-02-08
Publication date: 2019-11-18
Also published as: KR20140101215A; US20140226759A1; US9276620B2

Abstract

본 발명의 실시 예에 따른 무선 통신 시스템의 수신기에 포함되는 믹서는 RF(Radio Frequency) 신호와 국부 발진(Local Oscillation : LO) 신호를 입력 받아 기저대역 신호를 출력하는 다수의 트랜지스터들을 포함하는 스위칭부와, 상기 다수의 트랜지스터들 중에서 적어도 하나의 트랜지스터의 바디 전압을 제어하기 위한 전압 제어 신호를 출력하여 상기 적어도 하나의 트랜지스터의 문턱 전압을 제어하는 전압 제어부를 포함한다.

Description

무선 통신 시스템에서 사용되는 믹서의 IIP2 특성 보정 방법과 그 믹서{IIP2 CALIBRATION METHOD OF A MIXER IN A WIERLESS COMMUNICATION SYSTEM AND THE MIXER USING THE SAME}

본 발명은 무선 통신 시스템의 수신기에서 믹서의 IIP2 특성 보정 방법과 그 믹서(mixer)에 대한 것이다.

무선 통신 시스템의 수신기에서 RF(Radio Frequency) 신호를 주파수 하향 변환하는 주파수 하향 변환기(down-converter)는 믹서, 국부 발진기 등을 포함하며 상기 믹서는 스위치를 온/오프 제어하면서 주파수 하향 변환을 수행한다.

도 1은 무선 통신 시스템에서 일반적인 믹서를 포함하는 수신기의 구성을 나타낸 블록도이다.

도 1을 참조하면, 수신기(100)는 송신 신호에 대한 주파수 상향 변환, 필터링 등을 처리하는 송신 체인(110), 송신 신호의 전력을 증폭하는 전력 증폭기(120), 안테나(130), 듀플렉서(duplexer)(140), 그리고 수신 신호에 대한 주파수 하향 변환, 필터링 등을 처리하는 수신 체인(150)를 포함한다.

상기 수신 체인(150)은 수신 신호를 증폭하는 저잡음 증폭기(Low Noise Amplifier : LNA)(151), 상기 주파수 하향 변환을 위해 RF(Radio Frequency) 신호와 국부 발진(Local Oscillation : LO) 신호의 주파수 합성을 수행하는 믹서(153), 상기 국부 발진 신호를 발생시키는 국부 발진기(Local Oscillator)(155), 상기 국부 발진 신호를 버퍼링하는 국부 발진 버퍼(LO buffer)(157) 등을 포함한다.

상기 믹서(153)는 안테나(130)를 통해 수신된 고주파 대역의 RF 신호를 입력 받아 상기 국부 발진 신호와 합성하여 저주파 대역의 기저대역(baseband : BB) 신호를 출력하는 주파수 하향 변환을 수행한다.

여기서 상기 믹서(153)의 이득(gain), 잡음, 선형성(linearity), 그리고 전력 소모 등은 믹서(153)의 성능을 결정하는 중요한 인자들이다. 그리고 고속 패킷 접속(High Speed Packet Access : HSPA) 시스템과 LTE(Long Term Evolution) 시스템 등의 무선 통신 시스템과 같이 송신 체인(110)과 수신 체인(150)이 함께 동작하는 FDD(frequency division duplexer) 시스템 경우, 듀플렉서(duplexer)(140)를 통해 송신 체인(110)으로부터 수신 체인(150)으로 유입되는 송신 방해 전파(TX jammer) 등의 송신 누설신호(TX Leakage)에 의한 혼변조(inter-modulation : IM)의 영향은 상기 믹서(153)의 성능을 결정하는 중요한 인자들 중 하나로 고려된다.

한편 도 1에서 기존 수신기는 상기 송신 방해 전파(TX jammer) 등의 송신 누설신호(TX Leakage)를 제거하기 위해 저잡음 증폭기(151)와 믹서(153) 사이에 표면 탄성파 필터인 SAW 필터(예컨대, off-chip inter-stage SAW filter)(160)를 사용하였다. 그러나 상기 SAW 필터(160)를 사용하는 기존 수신기는 외부 소자가 추가적으로 필요하다는 점에서 바람직하지 않다. 따라서 최근 수신기에서는 SAW 필터(160)를 사용하지 않고, 길버트 셀 믹서(Gilbert cell mixer)와 같은 능동 스위칭 믹서(active switching mixer)에 비해 상대적으로 전력 소모가 적고, 3차 비선형성(3^rd-order nonlinearity) 관점에서 높은 선형성을 갖는 수동 스위칭 믹서(passive switching mixer)가 주로 사용되고 있다. 또한 상기 수동 스위칭 믹서는 직류(DC) 전류가 흐르지 않기 때문에 플리커 노이즈(flicker noise)에 대한 영향이 상대적으로 작다.

그러나 상기 수동 스위칭 믹서 자체의 2차 비선형성(2^nd-order nonlinearity 또는 IIP2(second-order input intercept point) 특성은 상기 능동 스위칭 믹서와 마찬가지로 수신기에서 주파수 하향 변환기의 부정합 인자(mismatch factor) 들에 의해 결정되기 때문에 송신 방해 전파(TX jammer)에 의한 수신 감도 열화 문제가 여전히 존재한다.

상기 IIP2 특성에 대해 설명하면,상기 IIP2 특성은 회로의 선형성을 나타내는 인자이다. 일반적으로 작은 주파수 차이를 갖는 채널 간의 간섭 또는 신호 대역내의 신호들이 상호 간섭하여 수신 신호를 왜곡시킬 수 있으며, 상기 IIP2 특성은 수신 신호의 왜곡을 발생시키는 요인들 중 2차 상호 변조(IM2)에 의한 왜곡 양과, 입력 주파수의 증폭 양과의 관계를 통해 회로의 선형성을 나타내도록 정의된 것이다. 보다 구체적으로 설명하면, 수신기에서 수신 신호의 전력이 계속 증가되면, IM2 왜곡 신호의 전력도 급격한 기울기로 증가되며, 수신 신호와 IM2 왜곡 신호가 교차할 것으로 예상되는 전력 점을 수신기의 입력 단에서 바라본 것을 상기 IIP2라 정의한다. 따라서 무선 통신 시스템에서 높은 선형성을 보장하기 위해서는 상기 IIP2 특성이 높아야 하며, 이는 IM2 왜곡이 최소화됨을 의미한다.

따라서 무선 통신 시스템에서 수신기는 상기 IIP2 특성을 나타내는 파라미터 값이 높은 값을 가지도록 설계되어야 한다.

그리고 믹서에서 상기 IIP2 특성을 결정짓는 상기 IM2의 원인은 크게 다음과 같은 3 가지 성분에 의해 구분될 수 있다. 첫 번째 트랜지스터(transistor)들로 구성된 믹서 자체의 사이즈나 그 사이즈에 따른 문턱 전압(threshold voltage : V_TH) 부정합(mismatch)에 의한 성분, 두 번째 RF 입력과 LO의 입력 간의 서로 다른 누설 신호의 커플링(coupling)에 의한 성분, 그리고 세 번째 LO 신호의 경로 또는 LO AC 커플링(AC-coupling)의 부정합에 의한 성분이다.

따라서 IIP2 특성을 최적화 하기 위해서 믹서의 사이즈를 크게 설계하거나, 믹서의 레이아웃 대칭성(layout symmetry)과 정합(matching)을 개선시키기도 한다. 하지만 일반적으로 SAW 필터를 사용하지 않고, 처리, 전압, 온도(process, voltage, temperature)(PVT) 변화에 대해 안정적인 IIP2 특성을 얻기 위한 다양한 IIP2 특성 보정 방법들이 연구되고 있다.

기존의 IIP2 특성 보정 방법들의 예를 설명하면, 믹서의 출력 부호를 불균형 하게 조절함으로써 IIP2 특성을 최적화 하는 방법이 있다. 그러나 이 방법의 경우, 믹서 부하를 가지는 길버트 타입 능동 믹서(Gilbert-type active mixer)에 주로 적용되며, 또한 조절 가능한 믹서 부하(tunable mixer load)에 사용된 스위치들이 추가적으로 믹서의 플리커 노이즈(NF)나 선형성을 열화 시킬 수 있고, IQ 불균형 문제를 발생시킬 수 있다.

다른 IIP2 특성 보정 방법으로 기저대역 신호 경로에서 불균형 직류(DC) 또는 DC 옵셋 주입(DC offset injection)을 하여 믹서의 부정합을 상쇄시키는 방법이 있다. 그러나 이 방법의 경우, 기저대역 필터 단에서 추가적인 DC 옵셋 문제를 발생시킬 수 있다.

또 다른 IIP2 특성 보정 방법으로 믹서 내 스위치의 게이트 바이어스를 미세하게 조정하여 믹서 자체의 문턱 전압이나 사이즈 부정합을 보정하는 방법이 있다. 이 방법의 경우 상기 플리커 노이즈(NF) 문제나 DC 옵셋 문제는 완화되지만, IIP2 특성이 믹서 내 스위치의 게이트 전압에 민감하기 때문에 그 믹서의 제어에 사용되는 DAC(Digital Analog Converter)의 분해능(resolution) 또한 정밀하게 설계해야 하며, 믹서의 제어에 요구되는 제어 신호의 비트 수 증가로 DAC 구조가 복잡해지며, IIP2 특성 보상 시 지연이 발생된다.

본 발명은 무선 통신 시스템에서 사용되는 믹서의 IIP2 특성을 효율적으로 보정하는 방법과 그 믹서를 제공한다.

본 발명의 실시 예에 따른 무선 통신 시스템의 수신기에 포함되는 믹서는, RF(Radio Frequency) 신호와 국부 발진(Local Oscillation : LO) 신호를 입력 받아 기저대역 신호를 출력하는 다수의 트랜지스터들을 포함하는 스위칭부와, 상기 다수의 트랜지스터들 중에서 적어도 하나의 트랜지스터의 바디 전압을 제어하기 위한 전압 제어 신호를 출력하여 상기 적어도 하나의 트랜지스터의 문턱 전압을 제어하는 전압 제어부를 포함한다.

또한 본 발명의 실시 예에 따른 무선 통신 시스템의 수신기는, 주파수 합성을 위한 믹서와, 상기 믹서의 IIP2 특성을 보정하기 위한 스위칭 제어 신호를 출력하는 제어부를 포함하며, 상기 믹서는, RF(Radio Frequency) 신호와 국부 발진(Local Oscillation : LO) 신호를 입력 받아 기저대역 신호를 출력하는 다수의 트랜지스터들을 포함하는 스위칭부; 및 상기 스위칭 제어 신호에 따라 상기 다수의 트랜지스터들 중에서 적어도 하나의 트랜지스터의 바디 전압을 제어하기 위한 전압 제어 신호를 출력하여 상기 적어도 하나의 트랜지스터의 문턱 전압을 제어하는 전압 제어부를 포함한다.

또한 본 발명의 실시 예에 따른 무선 통신 시스템에서 다수의 트랜지스터들을 포함하는 믹서의 IIP2 특성을 보정하는 방법은, 상기 IIP2 특성을 나타내는 파라미터 값이 정해진 임계 값 보다 낮은 지 여부를 판별하는 과정과, 상기 파라미터 값이 정해진 상기 임계 값 보다 낮아지면, 상기 다수의 트랜지스터들 중에서 적어도 하나의 트랜지스터의 바디 전압을 제어하기 위한 스위칭 제어 신호를 생성하는 과정과, 상기 스위칭 제어 신호에 따라 상기 적어도 하나의 트랜지스터의 바디로 인가되는 전압 제어 신호를 출력하는 과정을 포함한다.

도 1은 무선 통신 시스템에서 일반적인 믹서를 포함하는 수신기의 구성을 나타낸 블록도,
도 2는 본 발명의 실시 예에 따른 믹서의 구조를 나타낸 회로도,
도 3은 본 발명에 적용되는 deep N-well CMOS 공정에 의한 트랜지스터를 설명하기 위한 도면,
도 4는 본 발명의 실시 예에 따라 믹서(200)에서 전압 제어 신호를 출력하는 전압 제어부(230)의 구조를 나타낸 회로도,
도 5는 본 발명의 실시 예에 따른 믹서의 성능 시뮬레이션 결과를 나타낸 그래프.

하기에서 본 발명의 실시 예들을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.

무선 통신 시스템의 수신기에 구비되는 믹서의 IIP2 성능은 수신기 전체의 감도(sensitivity) 및 선형성에 영향을 주기 때문에 보통 55~60 dBm 이상의 높은 IIP2 특성이 요구된다. 그러나 상기 배경 기술에서 기술한 것처럼 다양한 부정합 인자들에 의해 발생되는 IM2 왜곡을 보정하기 위해서는(즉, IIP2 특성을 보정하기 위해서는) 별도의 IIP2 보정 회로와 넓은 영역을 보정하기 위해 믹서의 제어 신호에 다수의 비트들이 요구되며, 이는 결과적으로 믹서의 복잡도를 높이고, IIP2 보정에 시간 지연을 발생시킨다. 따라서 이하 본 발명의 실시 예에서는 IIP2 특성의 보정에 요구되는 시간 줄이면서 수신기의 성능 열화를 최소화할 수 있는 믹서의 IIP2 특성 보상 방법과 그 믹서 구조를 제안한다.

이를 위해 본 발명의 실시 예에서는 MOSFET(Metal Oxide Semiconductor Field-Effect Transistor) 등의 트랜지스터를 이용하는 믹서 구조에서 트랜지스터의 바디 효과(body effect)를 이용하여 IIP2 특성을 효율적으로 보정하는 믹서 구조와 그 보정 방법을 제안한다. 여기서 상기 바디 효과는 잘 알려진 것처럼 MOSFET 등의 트랜지스터에서 바디(body)와 소스(source) 간의 역방향 전압 때문에 트랜지스터의 문턱 전압이 높아지는 현상을 의미한다. 트랜지스터의 바디에 인가되는 전압(이하, "바디 전압")이 변화되면, 상기 트랜지스터의 문턱 전압이 변화되고, 그 문턱 전압의 변화로 인한 부정합으로 인해 IIP2 특성을 보정할 수 있다.

도 2는 본 발명의 실시 예에 따른 믹서의 구조를 나타낸 회로도로서, 이는 본 발명에서 제안하는 IIP2 특성 보정 방법이 적용된 수동(passive) 스위칭 믹서의 구조를 나타낸 것이다.

도 2를 참조하면, 믹서(200)는 RF 신호와 국부 발진(LO) 신호를 각각 입력 받아 기저대역(Baseband) 신호를 출력하는 다수의 트랜지스터들(M1~M4)을 포함하는 스위칭부(210)와, 다수의 트랜지스터들(M1~M4) 중에서 적어도 하나의 트랜지스터의 바디 전압을 제어하기 위한 전압 제어 신호를 출력하여 상기 적어도 하나의 트랜지스터의 문턱 전압을 제어하는 전압 제어부(230)를 포함한다.

상기 전압 제어 신호에 의해 트랜지스터의 바디 전압이 제어되면, 상기 문턱 전압이 변화하여 트랜지스터의 온 구동 시 온 저항(ON-resistance)이 변화되고, 이에 따라 믹서(200)에 인위적인 부정합이 발생된다.

상기 스위칭부(210)는 제1 및 제4 트랜지스터(M1, M4)의 게이트로 제1 위상의 국부 발진 신호(LO_P)가 각각 인가되고, 제1 트랜지스터(M1)의 소스로 제1 위상의 RF 신호(RF_P)가 인가되며, 제4 트랜지스터(M4)의 소스로 제2 위상의 RF 신호(RF_N)가 인가되도록 구성된다. 또한 상기 스위칭부(210)는 제2 및 제3 트랜지스터(M2, M3)의 게이트로 제2 위상의 국부 발진 신호(LO_N)가 각각 인가되고, 제2 트랜지스터(M2)의 소스로 제1 위상의 RF 신호(RF_P)가 인가되며, 제3 트랜지스터(M3)의 소스로 제2 위상의 RF 신호(RF_N)가 인가되도록 구성된다. 상기 제1 위상은 0도, 제2 위상은 180도의 위상이며, 그 역도 가능하다. 즉 상기 제1 위상과 제2 위상은 180도의 위상 차를 갖는다. 그리고 도 2의 믹서(200)에서는 교류 커플링 커패시터(AC-coupling capacitor)(도시되지 않음)를 통해 상기와 같이 180도의 위상 차를 갖는 차분 국부 발진(differential LO) 신호가 해당 트랜지스터의 게이트에 각각 인가되어 주파수 변환을 수행하게 된다.

상기 스위칭부(210)는 제1 트랜지스터(M1)의 드레인과 제3 트랜지스터(M3)의 드레인이 연결되고, 제4 트랜지스터(M4)의 드레인과 제2 트랜지스터(M2)의 드레인이 연결된다. 그리고 본 발명의 실시 예에 따라 상기 제2 및 제3 트랜지스터(M2, M3)의 바디는 접지되고, 제1 및 제4 트랜지스터(M1, M4)의 바디는 각각 전압 제어부(230)의 출력단과 연결된다. 도 2에서 상기 스위칭부(210)의 회로 구성은 일 예를 나타낸 것으로서, 전압 제어부(230)의 출력단과 적어도 하나의 트랜지스터의 바디가 연결되는 다양한 형태의 회로 구성이 가능하다.

도 2의 전압 제어부(230)는 믹서(200)의 동작 중에 IIP2 특성이 좋지 않은 경우, 예를 들어 IIP2 특성을 나타내는 파라미터 값이 미리 정해진 임계 값 보다 낮아진 경우 이를 감지한 도시되지 않은 수신기의 제어부로부터 비트열로 표현되는 스위칭 제어 신호를 수신하고, 그 스위칭 제어 신호를 근거로 IIP2 특성을 나타내는 상기 파라미터 값이 상기 임계 값 보다 높거나 또는 같아지도록(즉, IIP2 특성을 보정하도록) 스위칭부(210)의 적어도 하나의 트랜지스터로 상기 전압 제어 신호를 각각 출력한다.

도 2의 믹서(200)는 예컨대, NMOS를 사용한 경우를 예시하였으나, PMOS 또는 다양한 타입의 MOSFET을 이용하여 믹서(200)를 구현할 수 있다. 즉 본 발명의 실시 예에서 상기 트랜지스터는 NMOS로 제한되는 것은 아니다. 상기한 도 2의 믹서는 이중 균형 믹서(double-balanced mixer) 구조를 이용한 것이다.

따라서 기존의 이중 균형 믹서 구조에서 도 2의 예와 같이 적어도 하나의 트랜지스터(M1, M4)의 바디 전압을 제어하도록 전압 제어부(230)를 적어도 하나의 트랜지스터(M1, M4)에 연결하여 구현될 수 있다. NMOS로 구성된 일반적인 믹서 구조에서 트랜지스터들의 바디는 모두 P 타입 기판(p-substrate (GND))에 연결된다. 그러나 본 발명의 믹서 구조에서는 스위칭부(210)에서 일부 트랜지스터들의 바디가 조절 가능한 전압 노드들(즉 전압 제어부(230))에 연결된다.

따라서 도 2의 믹서 구조를 이용하면, 믹서 스위치(즉 트랜지스터)의 바디 효과를 이용하여 IIP2 특성에 영향을 주는 믹서 스위치의 문턱 전압이나 사이즈 부정합을 보상할 수 있다.

상기한 실시 예와 같이 트랜지스터의 바디 전압을 인위적으로 변화시키면, 트랜지스터 예컨대, NMOS의 문턱 전압(V_TH)에 부정합이 발생된다. 이하 <수학식 1>을 이용하여, 바디 효과에 의한 트랜지스터의 문턱 전압(V_TH)의 변화를 설명한다.

여기서 V_THO 는 바디 효과가 없을 경우, 즉 트랜지스터의 바디로 상기 전압 제어 신호가 인가되지 않을 경우 트랜지스터의 문턱 전압(V_THO )이고, V_SB 는 트랜지스터의 소스와 바디 사이의 전위 차,

는 p형 반도체와 n형 반도체가 접합되었을 시 발생하는 빌트인 전위(built-in potential), 그리고

는 바디 효과 계수로서 일반적으로 0.3~0.4

값을 갖는다.

상기 <수학식 1>과 같이 트랜지스터의 문턱 전압(V_TH)은 바디 효과에 의해 트랜지스터의 소스와 바디 간의 전압(V_SB)이 커지면, 트랜지스터의 문턱 전압(V_TH) 또한 비례하여 커진다. 따라서 트랜지스터가 온(ON) 구동되었을 때 트랜지스터의 전압(V_SB)이 커짐에 따라 온 저항(on-resistance) 또한 커지므로 트랜지스터의 바디 전압을 조절하여 트랜지스터에 인위적인 부정합을 발생시킬 수 있다. 즉 본 발명의 상기한 믹서 구조는 스위칭부(210)를 구성하는 다수의 트랜지스터들 중에서 적어도 하나의 트랜지스터에 바디 전압을 인가하여 인위적인 부정합을 발생시키고, 이를 통해 IIP2 특성을 저하시키는 믹서의 부정합을 상쇄시킨다.

일반적으로 CMOS 공정(NMOS+PMOS) 의 경우, CMOS의 바디가 전체 범위의 P 타입 기판(P-substrate)에 연결되며, 모든 NMOS 트랜지스터 바디가 접지에 연결된다. 그러나 도 3과 같은 RF 특성이 우수한 deep N-well CMOS 공정 또는 Triple-well CMOS 공정의 경우, CMOS에서 각 NMOS 트랜지스터(310)가 독자적인 P-well(311)을 가지기 때문에 각 NMOS 트랜지스터에 서로 다른 바디 전압의 인가가 가능하다. 따라서 도 2의 믹서를 구성하는 트랜지스터들은 예컨대, 상기 deep N-well CMOS 공정 또는 Triple-well CMOS 공정에 의해 구현된 트랜지스터들을 이용할 수 있다.

따라서 도 3의 deep N-well CMOS 공정 또는 Triple-well CMOS 공정에 의해 구현된 트랜지스터들을 이용하면, 믹서(200) 내 적어도 하나의 트랜지스터의 바디에 선택적으로 전압 제어 신호를 인가하여 해당 트랜지스터에 각기 다른 바디 전압을 발생시킬 수 있다. 도 3에서 Deep N-well과 P-well 간의 P-N 접합(junction)이 역 바이어스(reverse-bias) 상태를 유지하지 위해 트랜지스터의 바디로 인가되는 상기 전압 제어 신호(VB)(즉 바디 전압)는 V_B < V_S(source voltage)를 만족해야 한다.

도 4는 본 발명의 실시 예에 따라 믹서(200)에서 전압 제어 신호를 출력하는 전압 제어부(230)의 구조를 나타낸 회로도이다.

도 4의 전압 제어부(230)는 수신기의 제어부(도시되지 않음)로부터 디지털 신호인 제1 및 제2 스위칭 제어 신호(C1, C2)를 입력 받고, 그 제1 및 제2 스위칭 제어 신호(C1, C2)에 따라 아날로그 신호인 전압 제어 신호를 트랜지스터(M1 or M4)의 바디로 출력하는 IIP2 보정 DAC(Digital-to-Analog Converter)로 이해될 수 있다. 도 4의 전압 제어부(230)는 가변 전류 미러기(current mirror)(231), 제1 및 제2 스위치(MUX : 233, 235), 그리고 가변 저항(237)을 포함하여 구현될 수 있다.

IIP2 특성을 나타내는 파라미터 값이 미리 정해진 임계 값 보다 낮아진 경우 수신기의 제어부는 비트열로 표현되는 제1 및 제2 스위칭 제어 신호(C1, C2)를 전압 제어부(230)로 출력한다. 그러면 상기 가변 전류 미러기(231)는 제1 스위칭 제어 신호(C1)에 따라 미러링(mirroring)되는 DC 전류(i_p) 양을 조절한다. 이때 도 2의 제1 또는 제4 트랜지스터(M1 or M4)로 인가되는 바디 전압(즉, 전압 제어 신호)은 V_offset, 즉 가변 전류 미러기(current mirror)(231)의 전류 미러(current mirror)에 의한 전류(ip)와 가변 저항(237)의 저항 값(R)의 곱에 의해 결정된다.(V_offset= i_p *R)

상기 전압 제어 신호(V_offset)는 믹서(200)의 부정합 정도(예컨대, IIP2 특성을 나타내는 파라미터 값)을 검출한 수신기의 제어부로부터 출력되는 제2 스위칭 제어 신호(C2)에 따라 제1 또는 제4 트랜지스터(M1 or M4)로 선택적으로 인가된다. 이를 위해 제1 및 제2 스위치(233, 235)는 각각 제2 스위칭 제어 신호(C2)에 의해 제1 스위치(233)가 온 되면, 그 제2 스위칭 제어 신호(C2)에 의해 제2 스위치(235)는 오프 되고, 역으로 제1 스위치(233)가 오프 되면, 제2 스위치(235)는 온 되도록 구성된다. 여기서 상기 제1 및 제2 스위치(233, 235)는 제 2 스위칭 제어신호(C2) 를 이용한 MUX로 구현될 수 있다.

따라서 본 발명의 실시 예에서 바디 전압(즉, 전압 제어 신호)은 V_offset는 제1 및 제2 스위칭 제어 신호(C1, C2)에 의해 제1 또는 제4 트랜지스터(M1 or M4)로 선택적으로 인가될 수 있다.

상기 구조를 갖는 믹서를 포함하는 수신기에서 IIP2 특성을 보정하는 동작을 설명하면, 수신기의 제어부는 IIP2 특성을 나타내는 파라미터 값이 정해진 임계 값 보다 낮은 지 여부를 모니터링하여 판별한다. 그리고 상기 제어부는 상기 파라미터 값이 정해진 상기 임계 값 보다 낮아지면, 상기 다수의 트랜지스터들 중에서 적어도 하나의 트랜지스터의 바디 전압을 제어하기 위한 스위칭 제어 신호(C1, C2)를 생성한다. 그러면, 믹서의 전압 제어부(230)는 상기 스위칭 제어 신호(C1, C2)에 따라 상기 적어도 하나의 트랜지스터의 바디로 인가되는 전압 제어 신호(V_offset)를 출력하여 그 바디 전압을 제어하고, 이를 통해 IIP2 특성을 보정한다.

이하 상기한 구조를 갖는 본 발명의 믹서의 성능 시뮬레이션 결과를 도 5를 참조하여 설명하기로 한다.

시뮬레이션에서는 도 2 및 도 4의 구조를 갖는 2차 믹서 스위치(quadratic mixer switch)(I 및 Q paths 포함)에서 ±10% 부정합을 가정하고, IIP2 특성 보정 성능을 검증하였다. 본 시뮬레이션에서는 예를 들어 8 비트로 제어되는 전압 제어부(230) 의 기본설정에서 1 LSB (Least Significant Bit)로 제어되는 바디전압이 약 3 mV 임을 가정한다. 상기 1 LSB는 디지털 회로에서 제어되는 최소 단위를 의미한다. 1 LSB 바디 전압과 IIP2 특성 보정 범위는 도 4의 가변 저항(237)을 통해 조정이 가능하다. 시뮬레이션에서는 실제 설계된 수신 체인(RX chain)의 믹서 입력에 two-tone 신호를 인가했을 때, TIA(Trans-Impedance Amplifier) 출력에서 OIM2 (2nd-order output intermodulation)를 측정하여 IIP2 를 도출하였다.

도 5는 예컨대, Q 채널의 8 비트 DAC 코드 값만 변화시켰을 때, 그에 따른 I 채널과 Q 채널의 IIP2 값 변화 량을 나타낸 것이다. 도 5와 같이 Q 채널의 IIP2 는 60 dBm(default setting) 에서 약 80 dBm까지 개선됨을 알 수 있다. 즉 본 발명에 따라 인위적으로 가해진 믹서의 사이즈 부정합(size mismatch)(±10%)은 DAC 코드 = 24 일 때, 상당히 보상되었음을 알 수 있다.

결론적으로 도 5의 시뮬레이션 결과에서도 알 수 있듯이, 트랜지스터의 바디 효과를 이용한 본 발명의 IIP2 특성 보정 방법은, 믹서 스위치 자체의 문턱 전압이나 사이즈 부정합을 효과적으로 보상하여 IIP2 특성을 개선시킴을 알 수 있다. 이와 같은 IIP2 보정 방법은 상기한 실시 예와 같이 수동 믹서뿐만 아니라 능동 믹서에도 적용될 수 있다.

믹서 단의 IIP2 특성은 송신 방해 전파(TX jammer)에 의한 수신감도 열화를 결정짓는 중요한 인자이다. 상기한 본 발명의 IIP2 보정 방법이 적용된 믹서 구조는 다른 파라미터에 대한 추가적인 성능 감쇄 없이 IIP2 특성을 개선시킬 수 있는 유용한 구조이다. 또한 본 발명은 믹서 사이즈나 문턱 전압의 부정합 뿐만 아니라 RF 입력과 LO의 입력 간의 서로 다른 누설(leakage) 신호의 커플링에 의한 성분, 그리고 LO 경로 또는 LO AC 커플링의 부정합에 의한 성분까지도 보정할 수 있다.

또한 본 발명의 바디 전압을 조절하는 본 발명의 믹서 구조는 기존 믹서 구조에서 게이트 전압에 옵셋 전압을 가하는 방식에 비해 민감도가 적은 장점이 있다. 따라서 믹서에서 IIP2 특성 보정에 필요한 DAC의 1 LSB 분해능(resolution )을 게이트 전압을 변화하는 방식에 비해 큰 단위로 설정할 수 있다. 이는 IIP2 특성 보정에 요구되는 제어 신호의 비트 수를 줄임으로써 IIP2 보정 회로에 대한 설계를 간략화 시키고 전체적인 보정 시간을 단축시킨다. 따라서 본 발명에 의하면, 무선 통신 시스템에서 전반적인 테스트 시간을 효과적으로 줄이고, 비용(cost)를 낮추는 효과가 있다.

Claims

무선 통신 시스템의 수신기에 포함되는 믹서에 있어서,
RF(Radio Frequency) 신호와 국부 발진(Local Oscillation : LO) 신호를 입력 받아 기저대역 신호를 출력하는 다수의 트랜지스터들을 포함하는 스위칭부; 및
상기 다수의 트랜지스터들 중에서 적어도 하나의 트랜지스터의 바디에 인가되는 바디 전압을 제어하기 위한 전압 제어 신호를 출력하여 상기 적어도 하나의 트랜지스터의 문턱 전압을 제어하는 전압 제어부를 포함하고,
상기 다수의 트랜지스터들은 상기 전압 제어 신호의 출력 단에 바디가 각각 연결된 제1 트랜지스터 및 제2 트랜지스터를 포함하고,
상기 전압 제어부가 IIP2(second-order input intercept point) 특성을 보정하기 위한 스위칭 제어 신호를 수신한 경우, 상기 전압 제어부는 상기 스위칭 제어 신호에 따라 상기 제1 트랜지스터 및 상기 제2 트랜지스터 중 어느 하나의 바디로 상기 전압 제어 신호를 출력하는 믹서.
제 1 항에 있어서,
상기 다수의 트랜지스터들 중에서 상기 제1 트랜지스터 및 상기 제2 트랜지스터를 제외한 나머지 트랜지스터들의 바디는 접지되는 믹서.
삭제
제 1 항에 있어서,
상기 IIP2 특성을 나타내는 값이 정해진 임계 값 보다 낮은 경우, 상기 전압 제어부는 상기 수신된 스위칭 제어 신호에 따라 상기 제1 트랜지스터 및 상기 제2 트랜지스터 중 어느 하나의 바디로 상기 전압 제어 신호를 출력하는 믹서.
삭제
제 1 항에 있어서,
상기 믹서는 상기 제1 트랜지스터 및 상기 제2 트랜지스터 중 어느 하나의 바디로 상기 전압 제어 신호가 선택적으로 인가되는 이중 균형 믹서(double-balanced mixer) 구조를 갖는 믹서.
무선 통신 시스템의 수신기에 있어서,
주파수 합성을 위한 믹서; 및
상기 믹서의 IIP2(second-order input intercept point) 특성을 보정하기 위한 스위칭 제어 신호를 출력하는 제어부를 포함하며,
상기 믹서는,
RF(Radio Frequency) 신호와 국부 발진(Local Oscillation : LO) 신호를 입력 받아 기저대역 신호를 출력하는 다수의 트랜지스터들을 포함하는 스위칭부; 및
상기 다수의 트랜지스터들 중에서 적어도 하나의 트랜지스터의 바디에 인가되는 바디 전압을 제어하기 위한 전압 제어 신호를 출력하여 상기 적어도 하나의 트랜지스터의 문턱 전압을 제어하는 전압 제어부를 포함하고,
상기 다수의 트랜지스터들은 상기 전압 제어 신호의 출력 단에 바디가 각각 연결된 제1 트랜지스터 및 제2 트랜지스터를 포함하고,
상기 전압 제어부가 IIP2(second-order input intercept point) 특성을 보정하기 위한 상기 스위칭 제어 신호를 상기 제어부로부터 수신한 경우, 상기 전압 제어부는 상기 스위칭 제어 신호에 따라 상기 제1 트랜지스터 및 상기 제2 트랜지스터 중 어느 하나의 바디로 상기 전압 제어 신호를 출력하는 수신기.
제 7 항에 있어서,
상기 다수의 트랜지스터들 중에서 상기 제1 트랜지스터 및 상기 제2 트랜지스터를 제외한 나머지 트랜지스터들의 바디는 접지되는 수신기.
제 7 항에 있어서,
상기 IIP2 특성을 나타내는 값이 정해진 임계 값 보다 낮은 경우, 상기 전압 제어부는 상기 수신된 상기 스위칭 제어 신호에 따라 상기 제1 트랜지스터 및 상기 제2 트랜지스터 중 어느 하나의 바디로 상기 전압 제어 신호를 출력하는 수신기.
삭제
제 7 항에 있어서,
상기 믹서는 상기 제1 트랜지스터 및 상기 제2 트랜지스터 중 어느 하나의 바디로 상기 전압 제어 신호가 선택적으로 인가되는 이중 균형 믹서(double-balanced mixer) 구조를 갖는 수신기.
제 7 항에 있어서,
상기 다수의 트랜지스터들은 deep N-well CMOS 공정 또는 Triple-well CMOS 공정으로 구현된 수신기.
무선 통신 시스템에서 다수의 트랜지스터들을 포함하는 믹서의 IIP2(second-order input intercept point) 특성을 보정하는 방법에 있어서,
상기 IIP2 특성을 나타내는 파라미터 값이 정해진 임계 값 보다 낮은 지 여부를 판별하는 과정;
상기 파라미터 값이 정해진 상기 임계 값 보다 낮아지면, 상기 IIP2 특성을 보정하기 위한 스위칭 제어 신호를 생성하는 과정;
상기 다수의 트랜지스터들 중에서 적어도 하나의 트랜지스터의 바디에 인가되는 바디 전압을 제어하기 위한 전압 제어 신호를 생성하는 과정 - 상기 다수의 트랜지스터들은 상기 전압 제어 신호의 출력 단에 바디가 각각 연결된 제1 트랜지스터 및 제2 트랜지스터를 포함함 - ; 및
상기 스위칭 제어 신호를 수신한 경우, 상기 스위칭 제어 신호에 따라 제1 트랜지스터 및 제2 트랜지스터 중 어느 하나의 바디로 상기 전압 제어 신호를 출력하는 과정을 포함하는 믹서의 IIP2 특성 보정 방법.
제 13 항에 있어서,
상기 다수의 트랜지스터들 중에서 상기 제1 트랜지스터 및 상기 제2 트랜지스터를 제외한 나머지 트랜지스터들의 바디는 접지되는 믹서의 IIP2 특성 보정 방법.
삭제