KR102029831B1 - Facts용 대전력 dc 링크 커패시터 - Google Patents
Facts용 대전력 dc 링크 커패시터 Download PDFInfo
- Publication number
- KR102029831B1 KR102029831B1 KR1020180013367A KR20180013367A KR102029831B1 KR 102029831 B1 KR102029831 B1 KR 102029831B1 KR 1020180013367 A KR1020180013367 A KR 1020180013367A KR 20180013367 A KR20180013367 A KR 20180013367A KR 102029831 B1 KR102029831 B1 KR 102029831B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal plate
- bar
- bus bar
- horizontal
- insulating plate
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 61
- 230000005540 biological transmission Effects 0.000 title claims description 6
- 239000002184 metal Substances 0.000 claims abstract description 169
- 125000006850 spacer group Chemical group 0.000 claims description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 238000012856 packing Methods 0.000 claims description 24
- 229920001971 elastomer Polymers 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 13
- 239000012212 insulator Substances 0.000 claims description 11
- 238000009413 insulation Methods 0.000 claims description 5
- 230000020169 heat generation Effects 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229920002379 silicone rubber Polymers 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/14—Protection against electric or thermal overload
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/10—Housing; Encapsulation
- H01G2/103—Sealings, e.g. for lead-in wires; Covers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Inverter Devices (AREA)
Abstract
본 발명은 FACTS용 대전력 DC 링크 커패시터에 관한 것으로, 다수개의 커패시터 셀이 내측에 배치되는 케이스; 케이스의 상부에 일정한 간격으로 이격되어 배치되는 다수개의 제1인출전극; 제1인출전극과 이격되어 케이스의 상부에 일정한 간격으로 이격되어 배치되는 다수개의 제2인출전극; 케이스의 내측에 배치되어 다수개의 커패시터 셀과 각각 제1편조선으로 연결되며 다수개의 제1인출전극과 연결되어 커패시터 셀과 제1인출전극이 서로 전기적으로 도통되도록 연결하는 제1버스바(bus bar); 및 제1버스바의 상부에 제1버스바와 이격되도록 케이스의 내측에 배치되어 다수개의 커패시터 셀과 각각 제2편조선으로 연결되며 다수개의 제2인출전극과 연결되어 커패시터 셀과 제2인출전극이 서로 전기적으로 도통되도록 연결하는 제2버스바를 포함하며, 제1버스바와 제2버스바는 각각 제1바(bar)형 금속판과, 제1바형 금속판과 이격되어 배치되는 제2바형 금속판과, 제1바형 금속판과 제2바형 금속판 사이의 일측이 배치되는 절연판을 포함하며, 제1바형 금속판과 제2바형 금속판 사이의 타측에는 제1편조선이나 제2편조선이 삽입되어 연결되는 것을 특징으로 한다.
Description
본 발명은 FACTS용 대전력 DC 링크 커패시터에 관한 것으로, 특히 편조선을 버스바에 연결 시 편조선을 버스바가 감싸도록 연결하여 ESR(equivalent series resistance) 특성을 개선시킴으로써 발열을 줄여 허용 고주파 리플(ripple) 특성을 개선시킬 수 있는 FACTS용 대전력 DC 링크 커패시터에 관한 것이다.
FACTS(flexible AC(alternating current) transmission system)는 교류송전선로에 전력용 반도체 스위칭 소자를 이용한 제어기술을 도입하여 계통의 유연성을 증대시킴으로써 교류계통의 단점을 보완하고 특성을 개선시킨 신송전 전력시스템 기술이다. FACTS 설비는 HVDC (high voltage direct current), STATCOM(static synchronous compensator)등이 적용되며, STATCOM은 인버터를 사용하여 송전선로와 병렬로 연결되어 모선 전압(무효전력)의 제어를 통하여 전압보상, 전압안정도 향상, 계통 안정화를 이루는 3상 평형 AC 전력계통에 적용되는 병렬형 FACTS 설비이며, 관련 기술이 한국등록특허공보 제10-0768391호(특허문헌 1)에 공개되어 있다.
한국등록특허공보 제10-0768391호는 출력고조파 영향을 저감시킨 STATCOM 회로에 관한 것으로, Y-Y 변압기, Y-Δ 변압기, 커패시터, 제어기, 감산기, 삼각캐리어신호 발생부, PWM 로직부, 반전기, 단상 PWM 컨버터 및 전원단을 포함하여 구성된다. Y-Y 변압기와 Y-Δ 변압기는 각각 전력계통에 연결되고, 제1 인버터는 Y-Y 변압기에 연결되며, 제2 인버터는 Y-Δ 변압기에 연결된다. 커패시터는 제1 인버터 및 제2 인버터에 연결되며 직류(DC) 링크단으로 사용된다. 제어기는 측정치 전압과 지령치 전압을 출력하며, 감산기는 지령치 전압으로부터 커패시터의 측정전압인 측정치전압을 감산하여 2배수 고조파 진동신호를 출력한다. 삼각캐리어신호 발생부는 삼각캐리어신호를 발생시키며, PWM(pulse width modulation) 로직부는 감산기의 2배수 고조파 진동신호를 PWM 변조하여 출력한다. 반전기는 PWM 로직부의 신호를 반전시키며, 단상 PWM 컨버터는 커패시터에 연결되어 PWM 로직부의 신호에 따라 스위칭 동작을 함으로써 전력 계통 전압이 불평형일 때 커패시터서 발생하는 2배수 고조파 진동을 상쇄시킨다. 전원단은 단상 PWM 컨버터에 연결되어 독립적으로 전원을 공급한다.
한국등록특허공보 제10-0768391호에 공개된 STATCOM에서 직류(DC) 링크단으로 사용되는 커패시터 즉, FACTS용 대전력 DC 링크 커패시터는 전력 계통 전압에 불평형 현상 즉 계통전압에 역상전압(Negative Sequence) 성분이 포함되어 있을 경우에 2배수 고조파 진동(oscillation)을 갖는 전압의 충전과 방전 현상이 일어남에 따라 허용 고주파 리플(ripple) 특성이 큰 제품이 요구되는 문제점이 있다.
본 발명의 목적은 전술한 문제점을 해결하기 위한 것으로, 편조선을 버스바에 연결 시 편조선을 버스바가 감싸도록 연결하여 ESR(equivalent series resistance) 특성을 개선시킴으로써 발열을 줄여 허용 고주파 리플(ripple) 특성을 개선시킬 수 있는 FACTS용 대전력 DC 링크 커패시터를 제공함에 있다.
본 발명의 다른 목적은 편조선을 버스바에 연결 시 편조선을 버스바가 감싸도록 연결하여 ESR 특성을 개선시켜 발열을 줄임으로써 내부 압력의 변화에 따른 부분 방전 특성을 개선시킬 수 있는 FACTS용 대전력 DC 링크 커패시터를 제공함에 있다.
본 발명의 또 다른 목적은 고전류에 따른 에디 커런트(eddy current)를 줄여 전류 손실을 줄일 수 있는 FACTS용 대전력 DC 링크 커패시터를 제공함에 있다.
본 발명의 또 다른 목적은 버스바와 외부단자를 연결 시 실리콘 러버를 이용해 밀봉시켜 연결함으로써 내습성이나 기구적 조립 안정성을 개선킬 수 있는 FACTS용 대전력 DC 링크 커패시터를 제공함에 있다.
본 발명의 FACTS용 대전력 DC 링크 커패시터는 다수개의 커패시터 셀이 내측에 배치되는 케이스; 상기 케이스의 상부에 일정한 간격으로 이격되어 배치되는 다수개의 제1인출전극; 상기 제1인출전극과 이격되어 상기 케이스의 상부에 일정한 간격으로 이격되어 배치되는 다수개의 제2인출전극; 상기 케이스의 내측에 배치되어 다수개의 커패시터 셀과 각각 제1편조선으로 연결되며 상기 다수개의 제1인출전극과 연결되어 커패시터 셀과 제1인출전극이 서로 전기적으로 도통되도록 연결하는 제1버스바(bus bar); 및 상기 제1버스바의 상부에 제1버스바와 이격되도록 상기 케이스의 내측에 배치되어 다수개의 커패시터 셀과 각각 제2편조선으로 연결되며 상기 다수개의 제2인출전극과 연결되어 커패시터 셀과 제2인출전극이 서로 전기적으로 도통되도록 연결하는 제2버스바를 포함하며, 상기 제1버스바와 상기 제2버스바는 각각 제1바(bar)형 금속판과, 상기 제1바형 금속판과 이격되어 배치되는 제2바형 금속판과, 상기 제1바형 금속판과 상기 제2바형 금속판 사이의 일측이 배치되는 절연판을 포함하며, 상기 제1바형 금속판과 상기 제2바형 금속판 사이의 타측에는 상기 제1편조선이나 상기 제2편조선이 삽입되어 연결되는 것을 특징으로 한다.
본 발명의 FACTS용 대전력 DC 링크 커패시터는 편조선을 버스바에 연결 시 편조선을 버스바가 감싸도록 연결하여 ESR 특성을 개선시킴으로써 발열을 줄여 허용 고주파 리플(ripple) 특성을 개선시킬 수 있는 이점이 있으며, 편조선을 버스바에 연결 시 편조선을 버스바가 감싸도록 연결하여 ESR 특성을 개선시켜 발열을 줄임으로써 내부 압력의 변화에 따른 절연수지와 금속 케이스 간부분 방전 특성을 개선시킬 수 있는 이점이 있다.
본 발명의 FACTS용 대전력 DC 링크 커패시터는 또한, 고전류에 따른 에디 커런트(eddy current)를 줄여 전류 손실을 줄일 수 있는 이점이 있으며, 외부단자를 연결 시 실리콘 러버를 이용해 밀봉시켜 연결함으로써 내습성이나 기구적 조립 안정성을 개선시킬 수 있는 이점이 있다.
도 1은 본 발명의 FACTS용 대전력 DC 링크 커패시터의 사시도,
도 2는 도 1에 도시된 FACTS용 대전력 DC 링크 커패시터의 부분 분해 조립 사시도,
도 3은 도 1에 도시된 FACTS용 대전력 DC 링크 커패시터의 A-A선 단면도,
도 4는 도 3에 도시된 'B'부분 확대 사시도,
도 5는 도 3에 도시된 'C'부분 확대 사시도,
도 6은 도 3에 도시된 'D'부분 확대 사시도,
도 7은 도 3에 도시된 'E'부분 확대 사시도,
도 8은 도 3에 도시된 제1버스바의 분해 조립 확대 사시도,
도 9는 도 3에 도시된 제2버스바의 분해 조립 확대 사시도.
도 2는 도 1에 도시된 FACTS용 대전력 DC 링크 커패시터의 부분 분해 조립 사시도,
도 3은 도 1에 도시된 FACTS용 대전력 DC 링크 커패시터의 A-A선 단면도,
도 4는 도 3에 도시된 'B'부분 확대 사시도,
도 5는 도 3에 도시된 'C'부분 확대 사시도,
도 6은 도 3에 도시된 'D'부분 확대 사시도,
도 7은 도 3에 도시된 'E'부분 확대 사시도,
도 8은 도 3에 도시된 제1버스바의 분해 조립 확대 사시도,
도 9는 도 3에 도시된 제2버스바의 분해 조립 확대 사시도.
이하, 본 발명의 FACTS용 대전력 DC 링크 커패시터의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1 내지 도 3에서와 같이 본 발명의 FACTS용 대전력 DC 링크 커패시터는 케이스(110), 다수개의 제1인출전극(120), 다수개의 제2인출전극(130), 제1버스바(bus bar)(140) 및 제2버스바(150)를 포함하여 구성된다.
케이스(110)는 내측에 다수개의 커패시터 셀(10)이 배치되며, 다수개의 제1인출전극(120)은 각각 케이스(110)의 상부에 일정한 간격으로 이격되어 배치된다. 다수개의 제2인출전극(130)은 각각 제1인출전극(120)과 이격되어 케이스(110)의 상부에 일정한 간격으로 이격되어 배치되며, 제1버스바(bus bar)(140)는 케이스(110)의 내측에 배치되어 다수개의 커패시터 셀(10)과 각각 제1편조선(20)으로 연결되며 다수개의 제1인출전극(120)과 연결되어 커패시터 셀(10)과 제1인출전극(120)이 서로 전기적으로 도통되도록 연결하며, 제2버스바(150)는 제1버스바(140)의 상부에 제1버스바(140)와 이격되도록 케이스(110)의 내측에 배치되어 다수개의 커패시터 셀(10)과 각각 제2편조선(30)으로 연결되며 다수개의 제2인출전극(130)과 연결되어 커패시터 셀(10)과 제2인출전극(130)이 서로 전기적으로 도통되도록 연결한다. 이러한 제1버스바(140)와 제2버스바(150)는 각각 제1바(bar)형 금속판(141,151)과, 제1바형 금속판(141,151)과 이격되어 배치되는 제2바형 금속판(142,152)과, 제1바형 금속판(141,151)과 제2바형 금속판(142,152) 사이의 일측이 배치되는 절연판(143,153)을 포함하며, 제1바형 금속판(141,151)과 제2바형 금속판(142,152) 사이의 타측에는 제1편조선(20)이나 제2편조선(30)이 삽입되어 연결된다.
본 발명의 실시예에 따른 FACTS용 대전력 DC 링크 커패시터의 구성을 보다 상세히 설명하면 다음과 같다.
케이스(110)는 도 1 내지 도 3에서와 같이 사각통형 금속 케이스(111), 사각통형 절연 케이스(112) 및 사각형 상부 커버(113)를 포함하여 구성된다.
사각통형 금속 케이스(111)는 금속재질로 형성되어 본 발명의 FACTS용 대전력 DC 링크 커패시터를 전반적으로 지지하며, 일측의 끝단이 개방되도록 형성된다. 사각통형 절연 케이스(112)는 공지된 절연재질로 형성되어 사각통형 금속 케이스(111)의 내측에 배치되고 일측의 끝단이 개방되며 내측에 다수개의 커패시터 셀(10)이 정렬되어 배치된다. 다수개의 커패시터 셀(10)은 각각 원통형으로 형성되어 사각통형 절연 케이스(112)의 내측에 배치되며, 일측에 제1편조선(20)이 연결되며 타측에 제2편조선(30)이 연결된다. 사각형 상부 커버(113)는 사각통형 금속 케이스(111)의 상부에 공지된 용접 등을 이용해 연결되어 사각통형 금속 케이스(111)를 밀봉시킨다. 사각형 상부 커버(113)는 일측에 제1인출전극(120)의 일측이 삽입되어 지지되는 다수개의 제1지지공(113a)이 일정한 간격으로 이격되어 형성되며, 타측에 제2인출전극(130)의 일측이 삽입되어 지지되는 다수개의 제2지지공(113b)이 일정한 간격으로 이격되어 형성된다. 사각형 상부 커버(113)는 또한, 공지된 압력 스위치(114)나 주유구 볼트(115)가 연결되며 공지된 기술이 적용됨으로 설명은 생략한다.
다수개의 제1인출전극(120)과 다수개의 제2인출전극(130)은 각각 도 2 내지 도 4에서와 같이 단자볼트(121,131), 하부 너트(122,132), 스페이서(123,133), 제1실리콘 패킹(packing)(124,134), 애자(125,135), 제2실리콘 패킹(126,136), 제1고무링(127,137), 제2고무링(128,138) 및 상부 너트(129,139)를 포함하여 구성된다.
단자볼트(121,131)는 제1버스바(140)에 형성된 다수개의 제1체결공(140a: 도 8에 도시됨)이나 제2버스바(150: 도 9에 도시됨)에 형성된 다수개의 제2체결공(150a)에 삽입되며 일측에 형성되어 제1버스바(140)나 제2버스바(150)의 타측의 면과 접하여 연결되는 스페이서 지지부재(121a,131a)가 형성된다. 즉, 단자볼트(121,131)는 도 2에서와 같이 스페이서 지지부재(121a,131a)를 중심으로 일측과 타측의 외주면에 각각 나사산(부재번호 미도시함)이 형성되며, 스페이서 지지부재(121a,131a)는 일측이 제1버스바(140)나 제2버스바(150)의 타측의 면과 접하여 연결된다.
하부 너트(122,132)는 각각 단자볼트(121,131)의 일측에 삽입되어 제1버스바(140)나 제2버스바(150)의 일측의 면과 접하여 연결되며, 직선형 너트부재(122a,132a)와 경사형 너트부재(122b,132b)를 포함하여 구성된다. 직선형 너트부재(122a,132a)는 제1버스바(140)나 제2버스바(150)의 일측의 면과 접하도록 연결되며, 경사형 너트부재(122b,132b)는 직선형 너트부재(122a,132a)의 일측의 끝단에서 연장되도록 형성되어 제1체결공(140a)이나 제2체결공(150a)에 삽입된다. 즉, 경사형 너트부재(122b,132b)는 각각 내주면이 경사지게 형성된 제1체결공(140a)이나 제2체결공(150a)에 끼워져 삽입되도록 외주면이 경사지게 형성됨에 의해 제1버스바(140)나 제2버스바(150)에 다수개의 제1인출전극(120)이나 다수개의 제2인출전극(130) 즉, 외부단자를 연결 시 기구적으로 견고하게 지지되도록 연결할 수 있게 된다.
스페이서(123,133)는 각각 스페이서 지지부재(121a,131a)에 삽입되어 고정되며, 실리콘과 같은 절연재질로 형성된다. 예를 들어, 스페이서(123,133)는 도 2에서와 같이 스페이서 지지부재(121a,131a)의 일측이 육각형으로 형성된 경우에 동일한 형상의 홈을 일측의 내주면에 형성함으로써 스페이서 지지부재(121a,131a)에 삽입되어 고정된다. 제1실리콘 패킹(packing)(124,134)은 각각 스페이서 지지부재(121a,131a)의 외주면과 스페이서(123,133)의 내주면과 각각 접하도록 스페이서 지지부재(121a,131a)와 스페이서(123,133)에 각각 삽입된다. 즉, 제1실리콘 패킹(124,134)은 각각 스페이서 지지부재(121a,131a)의 타측에 형성된 원기둥의 외주면을 따라 삽입된 상태에서 스페이서(123,133)의 타측에 형성된 홈의 내주면에 삽입된다.
애자(125,135)는 각각 단자볼트(121,131)에 삽입되어 제1실리콘 패킹(124,134)과 제1버스바(140)나 제2버스바(150)의 일측의 면과 접하도록 배치된다. 제2실리콘 패킹(126,136)은 각각 단자볼트(121,131)에 삽입되어 애자(125,135)의 내주면에 삽입되고, 제1고무링(127,137)은 각각 스페이서(123,133)와 제1실리콘 패킹(124,134) 사이에 삽입되며, 제2고무링(128,138)은 각각 제1실리콘 패킹(124,134)과 애자(125,135) 사이에 삽입되어 배치된다.
상부 너트(129,139)는 각각 단자볼트(121,131)의 타측에 삽입되어 제1고무링(127,137)에 의해 스페이서(123,133)와 제1실리콘 패킹(124,134) 사이의 기밀이 유지되도록 하며, 제2고무링(128,138)에 의해 제1실리콘 패킹(124,134)과 애자(125,135) 사이의 기밀이 유지되도록 한다. 즉, 상부 너트(129,139)는 각각 단자볼트(121,131)에 삽입되어 제2실리콘 패킹(126,136)을 가압함으로써 제1고무링(127,137)에 의해 스페이서(123,133)와 제1실리콘 패킹(124,134) 사이와 제2고무링(128,138)에 의해 제1실리콘 패킹(124,134)과 애자(125,135) 사이의 기밀이 보다 견고하게 유지되도록 하여 내습성이나 기구적 조립 안정성을 개선킬 수 있게 된다. 여기서, 제1고무링(127,137)이나 제2고무링(128,138)은 실리콘 러버로 형성되며, 상부 너트(129,139)와 제2실리콘 패킹(126,136) 사이에는 각각 단자볼트(121,131)에 삽입되는 와셔(129a,139a)가 배치된다. 와셔(129a,139a)의 기능은 공지됨으로 설명을 생략한다.
제1버스바(140)는 도 3, 도 5 및 도 8에서와 같이 제1인출전극(120)이 체결되어 연결되는 다수개의 제1체결공(140a)이 일정한 간격으로 이격되어 형성된다. 여기서, 다수개의 제1체결공(140a)의 각각의 일측의 끝단의 지름(d1)의 크기는 타측의 끝단의 지름(d2)의 크기보다 크도록 형성되어 다수개의 제1체결공(140a)의 각각의 내주면이 경사지게 형성됨에 의해 외주면이 경사지게 형성된 하부 너트(122,132)가 보다 견고하게 지지되어 삽입되도록 한다.
다수개의 제1체결공(140a)이 형성된 제1버스바(140)는 제1바(bar)형 금속판(141), 제2바형 금속판(142), 절연판(143) 및 보조 절연판(144)을 포함하여 구성되며, 이러한 제1바형 금속판(141), 제2바형 금속판(142), 절연판(143) 및 보조 절연판(144)은 각각 도 8에서와 같이 다수개의 제1체결공(140a)이 이격되어 형성되고, 각각은 제1바(bar)형 금속판(141)과 제2바형 금속판(142) 사이에 절연판(143)을 배치하고 보조 절연판(144)을 제2바형 금속판(142)의 상부에 배치시켜 적층한 후 압착되어 제1버스바(140)를 형성한다. 이와 같이 제1버스바(140)는 제1바(bar)형 금속판(141)과 제2바형 금속판(142)으로 구성됨으로써 표면적이 증가되어 발열 발생 시 용이하게 배출할 수 있어 제품의 허용 고주파 리플(ripple) 특성을 개선시킬 수 있다.
제1버스바(140)의 제1바형 금속판(141)은 바형으로 형성되며, 제2바형 금속판(142)은 제1바형 금속판(141)과 이격되어 배치된다. 절연판(143)은 제1바형 금속판(141)과 제2바형 금속판(142) 사이의 일측에 배치되며 일측이나 타측의 면에 환형 금속패턴(140b)이 형성된다. 환형 금속패턴(140b)은 제1체결공(140a)의 중심을 기준으로 제1체결공(140a)과 이격되어 절연판(143)의 일측이나 타측의 면에 형성되어 제1버스바(140)를 통해 제1인출전극(120)으로 흐르는 누설 전류의 손실을 줄인다.
이러한 제1바(bar)형 금속판(141), 제2바형 금속판(142) 및 절연판(143) 중 제1바형 금속판(141)과 제2바형 금속판(142)은 각각 수평 금속판(141a,142a)과 수직 금속판(141b,142b)을 포함하여 구성된다. 수평 금속판(141a,142a)은 각각 사각형 상부 커버(133)와 수평이 되도록 배치되며, 수직 금속판(141b,142b)은 수평 금속판(141a,142a)의 타측의 끝단에서 수평 금속판(141a,142a)과 수직이 되는 방향으로 연장되어 형성된다. 이러한 수직 금속판(141b,142b)은 일측에 절연판(143,153)이 접하며 타측은 다수개의 커패시터 셀(10)의 일측에 연결되는 제1편조선(20)의 일측과 압착되어 연결된다. 즉, 수직 금속판(141b,142b)은 일측에 절연판(143,153)이 형성되며, 타측에 제1편조선(20)이 압착된 후 레이저 용접이나 리벳연결방법을 등을 이용해 연결시킴으로써 ESR 특성을 개선시킬 수 있다. 즉, 제1편조선(20)의 일측을 수직 금속판(141b,142b) 사이에 배치시킨 후 압착시켜 제1편조선(20)과 수직 금속판(141b,142b)을 전기적으로 도통되도록 연결시킴으로써 제1편조선(20)을 제1버스바(140)가 감싸도록 연결시킬 수 있으며, 이로 인해 ESR 특성을 개선시킬 수 있어 발열을 줄여 허용 고주파 리플(ripple) 특성을 개선시킬 수 있고, ESR 특성을 개선시켜 발열을 줄임으로써 내부 압력의 변화에 따른 절연재질로 형성되는 실리콘과 같은 절연재질로 형성되는 스페이서(123,133)와 금속재질로 형성되는 사각형 상부 커버(113) 즉, 절연수지와 금속 케이스간 부분 방전 특성을 개선시킬 수 있게 된다.
절연판(143)은 수평 절연판(143a)과 수직 절연판(143b)을 포함하여 구성된다. 수평 절연판(143a)은 수평 금속판(141a,142a)과 수평이 되도록 배치되며, 수직 절연판(143b)은 수평 절연판(143a)의 타측의 끝단에서 수평 절연판(143a)과 수직이 되는 방향으로 연장되어 수직 금속판(141b,142b)의 일측과 접하도록 형성된다. 즉, 수직 절연판(143b)은 수평 절연판(143a)의 타측의 끝단에서 수평 절연판(143a)과 수직이 되는 방향으로 연장되도록 형성되어 수직 금속판(141b,142b)의 각각의 일측과 접하도록 수직 금속판(141b,142b) 사이에 위치되도록 형성된다.
보조 절연판(144)은 제2바형 금속판(142)의 상부에 배치되도록 형성되어 제1버스바(140)와 제2버스바(150)가 물리적으로 접촉되어 전기적으로 연결되는 것을 방지하며, 수평 보조 절연판(144a)과 수직 보조 절연판(144b)을 포함하여 구성된다. 수평 보조 절연판(144a)은 수평 금속판(142a)의 상부면을 감싸도록 배치되며, 수직 보조 절연판(144b)은 수평 보조 절연판(144a)의 타측의 끝단에서 수평 보조 절연판(144a)과 수직이 되도록 연장되어 형성되어 수직 금속판(142b)의 표면을 감싸도록 형성된다.
전술한 수평 금속판(141a,142a), 수평 절연판(143a) 및 수평 보조 절연판(144a)은 각각 도 8에서와 같이 다수개의 제1체결공(140a)이 이격되어 형성되고 수평 절연판(143a)은 제1체결공(140a)의 중심을 기준으로 제1체결공(140a)과 이격되어 절연판(143)의 일측이나 타측의 면에 환형 금속패턴(140b)이 형성된다. 환형 금속패턴(140b)은 도 8에서와 같이 절연판(143)의 어느 한 면에 형성된 실시예를 도시하고 있으나 절연판(143)의 일측이나 타측의 면에 각각 형성할 수 있으며, 제1인출전극(120)과 수직이 되는 면에 형성됨으로써 고전류에 따른 에디 커런트(eddy current)를 줄여 제1버스바(140)에서 제1인출전극(120)으로 흐르는 전류 손실 및 상호 인덕턴스를 줄일 수 있게 된다.
제2버스바(150)는 도 3, 도 6, 도 7 및 도 9에서와 같이 제2인출전극(130)이 체결되어 연결되는 다수개의 제2체결공(150a)이 일정한 간격으로 이격되어 형성되며 제1인출전극(120)이 접촉되지 않도록 삽입되는 다수개의 관통공(150c)이 제2체결공(150a)과 이격되어 일정한 간격으로 이격되어 형성된다. 여기서, 다수개의 제2체결공(150a)의 각각의 일측의 끝단의 지름(d1)의 크기는 타측의 끝단의 지름(d2)의 크기보다 크도록 형성되어 다수개의 제2체결공(150a)의 각각의 내주면이 경사지게 형성됨에 의해 외주면이 경사지게 형성된 하부 너트(132)가 보다 견고하게 지지되어 삽입되도록 한다. 다수개의 관통공(150c)의 지름의 크기는 다수개의 제1체결공(140a)과 다수개의 제2체결공(150a)의 각각의 일측의 끝단의 지름(d1)의 크기보다 크도록 형성되어 제1인출전극(120)이 제2버스바(150)와 접촉되지 않도록 제2버스바(150)를 관통한 상태에서 사각형 상부 커버(113)에 체결되도록 한다.
전술한 제2버스바(150)는 제1바(bar)형 금속판(151), 제2바형 금속판(152), 절연판(153) 및 보조 절연판(154)을 포함하여 구성되며, 이러한 제1바형 금속판(151), 제2바형 금속판(152), 절연판(153) 및 보조 절연판(154)은 각각 도 9에서와 같이 다수개의 제2체결공(150a)이 이격되어 형성되며, 각각은 제1바(bar)형 금속판(151)과 제2바형 금속판(152) 사이에 절연판(153)을 배치하고 보조 절연판(154)을 제1바형 금속판(151)의 하부에 배치시켜 적층한 후 압착되어 제2버스바(150)를 형성한다. 이와 같이 제2버스바(150)는 제1바형 금속판(151)과 제2바형 금속판(152)으로 구성됨으로써 표면적이 증가되어 발열 발생 시 용이하게 배출할 수 있어 제품의 허용 고주파 리플(ripple) 특성을 개선시킬 수 있다. 절연판(153)은 제1바형 금속판(151)과 제2바형 금속판(152) 사이의 일측에 배치되며 일측이나 타측의 면에 환형 금속패턴(150b)이 형성된다. 환형 금속패턴(150b)은 제2체결공(150a)의 중심을 기준으로 제2체결공(150a)과 이격되어 절연판(153)의 일측이나 타측의 면에 형성되어 제2버스바(150)를 통해 제2인출전극(130)으로 흐르는 전류의 손실을 줄인다. 보조 절연판(154)은 제1바형 금속판(151)의 하부에 배치되어 제1버스바(140)와 제2버스바(150)가 서로 접촉되어 전기적으로 도통되어 연결되는 것을 방지한다. 즉, 환형 금속패턴(140b,150b)은 절연판(143,153)의 일측이나 타측의 표면에 제1인출전극(120)이나 제2인출전극(130)을 감싸도록 형성되어 제1버스바(140)를 통해 제1인출전극(120)으로 흐르는 전류나 제2버스바(150)를 통해 제2인출전극(130)으로 흐르는 전류의 손실을 줄인다.
환형 금속패턴(150b)을 갖는 제2버스바(150)에서 제1바형 금속판(151)과 제2바형 금속판(152)은 각각 수평 금속판(151a,152a), 제1수직 금속판(151b,152b) 및 제2수직 금속판(151c,152c)을 포함하여 구성된다. 수평 금속판(151a,152a)은 각각 사각형 상부 커버(113)와 수평이 되도록 배치되며, 제1수직 금속판(151b,152b)은 각각 수평 금속판(151a,152a)의 일측의 끝단에서 수평 금속판(151a,152a)과 수직이 되는 방향으로 연장되어 형성된다. 제2수직 금속판(151c,152c)은 각각 수평 금속판(151a,152a)의 타측의 끝단에서 수평 금속판(151a,152a)과 수직이 되는 방향으로 연장되어 형성된다. 이러한 제1수직 금속판(151b,152b)과 제2수직 금속판(151c,152c)은 일측 즉, 제1수직 금속판(151b,152b)의 사이와 제2수직 금속판(151c,152c) 사이에 각각 절연판(143,153)이 접하며 타측은 제2편조선(30)의 일측과 압착되어 연결된다. 제1수직 금속판(151b,152b)과 제2수직 금속판(151c,152c)에 제2편조선(30)을 연결하는 방법과 효과는 제1버스바(140)와 동일함으로 설명을 생략한다.
절연판(153)은 수평 절연판(153a), 제1수직 절연판(153b) 및 제2수직 절연판(153c)을 포함하여 구성된다. 수평 절연판(153a)은 수평 금속판(151a,152a)과 수평이 되도록 배치되며, 제1수직 절연판(153b)은 수평 절연판(153a)의 일측의 끝단에서 수평 절연판(153a)과 수직이 되는 방향으로 연장되어 형성된다. 제2수직 절연판(153c)은 수평 절연판(153a)의 타측의 끝단에서 수평 절연판(153a)과 수직이 되는 방향으로 연장되어 형성된다.
보조 절연판(154)은 보조 수평 절연판(154a), 제1보조 수직 절연판(154b) 및 제2보조 수직 절연판(154c)을 포함하여 구성된다. 보조 수평 절연판(143a)은 수평 금속판(151a)과 수평이 되도록 수평 금속판(151a)의 하부를 감싸도록 배치되며, 제1보조 수직 절연판(154b)은 보조 수평 절연판(154a)의 일측의 끝단에서 보조 수평 절연판(154a)과 수직이 되는 방향으로 연장되어 제1수직 금속판(151b)의 표면을 감싸도록 형성된다. 제2보조 수직 절연판(154c)은 보조 수평 절연판(154a)의 타측의 끝단에서 보조 수평 절연판(154a)과 수직이 되는 방향으로 연장되어 제2수직 금속판(151c)의 표면을 감싸도록 형성된다
이러한 수평 금속판(151a,152a), 수평 절연판(153a) 및 보조 수평 절연판(143a)은 각각 도 9에서와 같이 다수개의 제2체결공(150a)이 이격되어 형성되고 수평 절연판(153a)은 제2체결공(150a)의 중심을 기준으로 제2체결공(150a)과 이격되어 절연판(153)의 일측이나 타측의 면에 환형 금속패턴(150b)이 형성된다. 환형 금속패턴(150b)의 실시예나 작용에 따른 효과는 제1버스바(140)에 구비되는 환형 금속패턴(140b)과 동일함으로 설명을 생략하며, 전술한 제1편조선(20)과 제2편조선(30)의 상세한 구성은 공지된 기술이 적용됨으로 설명을 생략한다.
이상에서 설명한 바와 같이 본 발명의 FACTS용 대전력 DC 링크 커패시터는 제1편조선이나 제2편조선을 제1버스바나 제2버스바에 연결 시 제1편조선이나 제2편조선을 제1버스바나 제2버스바가 감싸도록 연결하여 ESR 특성을 개선시킴으로써 발열을 줄여 허용 고주파 리플(ripple) 특성을 개선시킬 수 있으며, 제1편조선이나 제2편조선을 제1버스바나 제2버스바에 연결 시 제1편조선이나 제2편조선을 제1버스바나 제2버스바가 감싸도록 연결하여 ESR 특성을 개선시켜 발열을 줄임으로써 내부 압력의 변화에 따른 부분 방전 특성을 개선시킬 수 있다.
또한, 본 발명의 FACTS용 대전력 DC 링크 커패시터는 제1버스바나 제2버스바에 각각 구비되는 절연판에 환형 금속패턴을 제1인출전극이나 제2인출전극을 감싸도록 형성함으로 고전류에 따른 에디 커런트(eddy current)를 줄여 제1버스바를 통해 제1인출전극으로 흐르는 전류나 제2버스바를 통해 제2인출전극으로 흐르는 전류의 손실을 줄일 수 있다.
본 발명의 FACTS용 대전력 DC 링크 커패시터는 대전력용 커패시터 제조 산업 분야에 적용할 수 있다.
10: 커패시터 셀 110: 케이스
111: 사각통형 금속 케이스 112: 사각통형 절연 케이스
113: 사각형 상부 커버 120: 제1인출전극
130: 제2인출전극 121,131: 단자볼트
122,132: 하부 너트 123,133: 스페이서
124,134: 제1실리콘 패킹 125,135: 애자
126,136: 제2실리콘 패킹 127,137: 제1고무링
128,138: 제2고무링 129,139: 상부 너트
140: 제1버스바 150: 제2버스바
141,151: 제1바형 금속판 142,152: 제2바형 금속판
143,153: 절연판 144,154: 보조 절연판
111: 사각통형 금속 케이스 112: 사각통형 절연 케이스
113: 사각형 상부 커버 120: 제1인출전극
130: 제2인출전극 121,131: 단자볼트
122,132: 하부 너트 123,133: 스페이서
124,134: 제1실리콘 패킹 125,135: 애자
126,136: 제2실리콘 패킹 127,137: 제1고무링
128,138: 제2고무링 129,139: 상부 너트
140: 제1버스바 150: 제2버스바
141,151: 제1바형 금속판 142,152: 제2바형 금속판
143,153: 절연판 144,154: 보조 절연판
Claims (10)
- 다수개의 커패시터 셀이 내측에 배치되는 케이스;
상기 케이스의 상부에 일정한 간격으로 이격되어 배치되는 다수개의 제1인출전극;
상기 제1인출전극과 이격되어 상기 케이스의 상부에 일정한 간격으로 이격되어 배치되는 다수개의 제2인출전극;
상기 케이스의 내측에 배치되어 다수개의 커패시터 셀과 각각 제1편조선으로 연결되며 상기 다수개의 제1인출전극과 연결되어 커패시터 셀과 제1인출전극이 서로 전기적으로 도통되도록 연결하는 제1버스바(bus bar); 및
상기 제1버스바의 상부에 제1버스바와 이격되도록 상기 케이스의 내측에 배치되어 다수개의 커패시터 셀과 각각 제2편조선으로 연결되며 상기 다수개의 제2인출전극과 연결되어 커패시터 셀과 제2인출전극이 서로 전기적으로 도통되도록 연결하는 제2버스바를 포함하며,
상기 제1버스바와 상기 제2버스바는 각각 제1바(bar)형 금속판과, 상기 제1바형 금속판과 이격되어 배치되는 제2바형 금속판과, 상기 제1바형 금속판과 상기 제2바형 금속판 사이의 일측이 배치되는 절연판을 포함하며, 상기 제1바형 금속판과 상기 제2바형 금속판 사이의 타측에는 상기 제1편조선이나 상기 제2편조선이 삽입되어 연결되는 FACTS(flexible AC(alternating current) transmission system)용 대전력 DC 링크 커패시터. - 제1항에 있어서,
상기 케이스는 일측의 끝단이 개방된 사각통형 금속 케이스;
상기 사각통형 금속 케이스의 내측에 배치되고 일측의 끝단이 개방되며 내측에 다수개의 커패시터 셀이 정렬되어 배치되는 사각통형 절연 케이스: 및
상기 사각통형 금속 케이스의 상부에 연결되어 사각통형 금속 케이스를 밀봉시키는 사각형 상부 커버를 포함하며,
상기 다수개의 커패시터 셀은 각각 원통형으로 형성되어 사각통형 절연 케이스의 내측에 배치되며, 일측에 제1편조선이 연결되며 타측에 제2편조선이 연결되는 FACTS용 대전력 DC 링크 커패시터. - 제2항에 있어서,
상기 사각형 상부 커버는 일측에 제1인출전극의 일측이 삽입되어 지지되는 다수개의 제1지지공이 일정한 간격으로 이격되어 형성되며, 타측에 제2인출전극의 일측이 삽입되어 지지되는 다수개의 제2지지공이 일정한 간격으로 이격되어 형성되는 FACTS용 대전력 DC 링크 커패시터. - 제1항에 있어서,
상기 제1버스바와 상기 제2버스바 중 상기 제1버스바는 제1인출전극이 체결되어 연결되는 다수개의 제1체결공이 일정한 간격으로 이격되어 형성되고, 상기 제2버스바는 제2인출전극이 체결되어 연결되는 다수개의 제2체결공이 일정한 간격으로 이격되어 형성되며 상기 제1인출전극이 접촉되지 않도록 삽입되는 다수개의 관통공이 상기 제2체결공과 이격되어 일정한 간격으로 이격되어 형성되며,
상기 다수개의 제1체결공과 상기 다수개의 제2체결공의 각각의 일측의 끝단의 지름의 크기는 타측의 끝단의 지름의 크기보다 크도록 형성되며, 상기 다수개의 관통공의 지름의 크기는 상기 다수개의 제1체결공과 상기 다수개의 제2체결공의 각각의 일측의 끝단의 지름의 크기보다 큰 FACTS용 대전력 DC 링크 커패시터. - 제4항에 있어서,
상기 제1버스바는 제1바(bar)형 금속판과, 상기 제1바형 금속판과 이격되어 배치되는 제2바형 금속판과, 상기 제1바형 금속판과 상기 제2바형 금속판 사이의 일측이 배치되며 일측이나 타측의 면에 환형 금속패턴이 형성되는 절연판을 포함하고, 상기 제1바(bar)형 금속판, 상기 제2바형 금속판 및 상기 절연판은 각각 다수개의 제1체결공이 이격되어 형성되며, 상기 환형 금속패턴은 제1체결공의 중심을 기준으로 제1체결공과 이격되도록 절연판의 일측이나 타측의 면에 형성되어 제1버스바를 통해 제1인출전극으로 흐르는 전류의 손실을 줄이는 FACTS용 대전력 DC 링크 커패시터. - 제5항에 있어서,
상기 제1바(bar)형 금속판, 상기 제2바형 금속판 및 상기 절연판 중 상기 제1바형 금속판과 상기 제2바형 금속판은 각각 사각형 상부 커버와 수평이 되도록 배치되는 수평 금속판과, 상기 수평 금속판의 타측의 끝단에서 수평 금속판과 수직이 되는 방향으로 연장되어 형성되는 수직 금속판을 포함하고, 상기 수직 금속판은 일측에 절연판이 접하며 타측은 제1편조선의 일측과 압착되어 연결되며, 상기 절연판은 상기 수평 금속판과 수평이 되도록 배치되는 수평 절연판과, 상기 수평 절연판의 타측의 끝단에서 수평 절연판과 수직이 되는 방향으로 연장되어 수직 금속판의 일측과 접하도록 형성되는 수직 절연판을 포함하며,
상기 수평 금속판과 상기 수평 절연판은 각각 다수개의 제1체결공이 이격되어 형성되고 상기 수평 절연판은 제1체결공의 중심을 기준으로 제1체결공과 이격되어 절연판의 일측이나 타측의 면에 상기 환형 금속패턴이 형성되는 FACTS용 대전력 DC 링크 커패시터. - 제4항에 있어서,
상기 제2버스바는 제1바(bar)형 금속판과, 상기 제1바형 금속판과 이격되어 배치되는 제2바형 금속판과, 상기 제1바형 금속판과 상기 제2바형 금속판 사이의 일측이 배치되며 일측이나 타측의 면에 환형 금속패턴이 형성되는 절연판을 포함하고, 상기 제1바(bar)형 금속판, 상기 제2바형 금속판 및 상기 절연판은 각각 다수개의 제2체결공이 이격되어 형성되며, 상기 환형 금속패턴은 제2체결공의 중심을 기준으로 제2체결공과 이격되어 절연판의 일측이나 타측의 면에 형성되어 제2버스바를 통해 제2인출전극으로 흐르는 전류의 손실을 줄이는 FACTS용 대전력 DC 링크 커패시터. - 제7항에 있어서,
상기 제1바(bar)형 금속판, 상기 제2바형 금속판 및 상기 절연판 중 상기 제1바형 금속판과 상기 제2바형 금속판은 각각 사각형 상부 커버와 수평이 되도록 배치되는 수평 금속판과, 상기 수평 금속판의 일측의 끝단에서 수평 금속판과 수직이 되는 방향으로 연장되어 형성되는 제1수직 금속판과, 상기 수평 금속판의 타측의 끝단에서 수평 금속판과 수직이 되는 방향으로 연장되어 형성되는 제2수직 금속판을 포함하고, 상기 제1수직 금속판이나 상기 제2수직 금속판은 각각 일측에 절연판이 접하며 타측은 제2편조선의 일측과 압착되어 연결되며, 상기 절연판은 상기 수평 금속판과 수평이 되도록 배치되는 수평 절연판과, 상기 수평 절연판의 일측의 끝단에서 수평 절연판과 수직이 되는 방향으로 연장되어 형성되는 제1수직 절연판과, 상기 수평 절연판의 타측의 끝단에서 수평 절연판과 수직이 되는 방향으로 연장되어 형성되는 제2수직 절연판을 포함하며, 상기 수평 금속판과 상기 수평 절연판은 각각 다수개의 제2체결공이 이격되어 형성되고 상기 수평 절연판은 제2체결공의 중심을 기준으로 제2체결공과 이격되어 절연판의 일측이나 타측의 면에 상기 환형 금속패턴이 형성되는 FACTS용 대전력 DC 링크 커패시터. - 제1항에 있어서,
상기 다수개의 제1인출전극과 상기 다수개의 제2인출전극은 각각
제1버스바에 형성된 다수개의 제1체결공이나 제2버스바에 형성된 다수개의 제2체결공에 삽입되며 일측에 제1버스바나 제2버스바의 타측의 면과 접하여 연결되는 스페이서 지지부재가 형성되는 단자볼트;
상기 단자볼트의 일측에 삽입되어 제1버스바나 제2버스바의 일측의 면과 접하여 연결되는 하부 너트;
상기 스페이서 지지부재에 삽입되어 고정되는 스페이서;
상기 스페이서 지지부재의 외주면과 상기 스페이서의 내주면과 각각 접하도록 스페이서 지지부재와 스페이서에 각각 삽입되는 제1실리콘 패킹(packing);
상기 단자볼트에 삽입되어 상기 제1실리콘 패킹과 제1버스바나 제2버스바의 일측의 면과 접하도록 배치되는 애자;
상기 단자볼트에 삽입되어 상기 애자의 내주면에 삽입되는 제2실리콘 패킹;
상기 스페이서와 상기 제1실리콘 패킹 사이에 삽입되어 배치되는 제1고무링;
상기 제1실리콘 패킹과 상기 애자 사이에 삽입되어 배치되는 제2고무링;
상기 단자볼트가 삽입되는 와셔; 및
상기 단자볼트에 삽입되어 상기 제1고무링에 의해 상기 스페이서와 상기 제1실리콘 패킹 사이의 기밀이 유지되도록 하며, 상기 제2고무링에 의해 상기 제1실리콘 패킹과 상기 애자 사이의 기밀이 유지되도록 하는 상부 너트를 포함하는 FACTS용 대전력 DC 링크 커패시터. - 제9항에 있어서,
상기 하부 너트는 단자볼트의 일측에 삽입되어 제1버스바나 제2버스바의 일측의 면과 접하도록 연결되는 직선형 너트부재; 및
상기 직선형 너트부재의 일측의 끝단에서 연장되도록 형성되어 제1체결공이나 제2체결공에 삽입되는 경사형 너트부재를 포함하는 FACTS용 대전력 DC 링크 커패시터.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180013367A KR102029831B1 (ko) | 2018-02-02 | 2018-02-02 | Facts용 대전력 dc 링크 커패시터 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180013367A KR102029831B1 (ko) | 2018-02-02 | 2018-02-02 | Facts용 대전력 dc 링크 커패시터 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190093928A KR20190093928A (ko) | 2019-08-12 |
KR102029831B1 true KR102029831B1 (ko) | 2019-11-08 |
Family
ID=67624884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180013367A KR102029831B1 (ko) | 2018-02-02 | 2018-02-02 | Facts용 대전력 dc 링크 커패시터 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102029831B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102449674B1 (ko) * | 2021-01-28 | 2022-10-04 | 삼화콘덴서공업 주식회사 | 대전력 커패시터 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100768391B1 (ko) | 2006-09-04 | 2007-10-18 | 한국전력공사 | 출력고조파 영향을 저감시킨 스탯콤 회로 |
KR101685561B1 (ko) * | 2014-09-24 | 2016-12-20 | 삼화전기주식회사 | 전기 이중층 커패시터 |
KR101702398B1 (ko) * | 2015-02-16 | 2017-02-06 | 삼화콘덴서공업주식회사 | 방열 구조를 갖는 dc-링크 커패시터 모듈 |
-
2018
- 2018-02-02 KR KR1020180013367A patent/KR102029831B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20190093928A (ko) | 2019-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101225322B1 (ko) | 전압 소스 컨버터 | |
US7492621B2 (en) | Inverter, method for use thereof and wind power installation employing same | |
KR101183507B1 (ko) | 전압원 컨버터 | |
CN102474101A (zh) | 具有星形中性点电抗器的用于转换电气参数的装置 | |
KR102664034B1 (ko) | 컨버터 밸브 | |
CN105379095A (zh) | 多级变流器 | |
US9013258B2 (en) | Rectifier transformer | |
KR102029831B1 (ko) | Facts용 대전력 dc 링크 커패시터 | |
CN105958319A (zh) | 一种pt柜套管及母线联接装置 | |
Kim et al. | DC fault protection for modular multilevel converter HVDC using asymmetrical unipolar full-bridge submodule | |
JPH02202324A (ja) | 高圧電源装置 | |
WO2016008598A1 (en) | Valve arrangement for hvdc power converter | |
US9705418B2 (en) | Power converter with oil filled reactors | |
WO2010069399A1 (en) | A voltage source converter | |
CN114503228A (zh) | 电容器壳体和具有这种壳体的中间电路电容器 | |
CN107834865B (zh) | 一种高压变频器及*** | |
WO2024069750A1 (ja) | 電力変換システム | |
RU2696248C2 (ru) | Трансформатор тока и распределительное устройство с трансформатором тока | |
JP7500508B2 (ja) | 電力変換装置 | |
CN111856182B (zh) | 电容塔 | |
US20230246562A1 (en) | Cell Comprising a Power Link With a Variable Inductance | |
CN207490770U (zh) | 一种用于限流的九芯片整流器 | |
US20030222745A1 (en) | Combination of transformer and coil | |
MP | Neutral Current Compensation Using Three-Leg Inverter Based DSTATCOM Topologies | |
US3172946A (en) | Isolated phase bus structures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |