KR102028476B1 - 비 휘발성 메모리 - Google Patents

비 휘발성 메모리 Download PDF

Info

Publication number
KR102028476B1
KR102028476B1 KR1020170158391A KR20170158391A KR102028476B1 KR 102028476 B1 KR102028476 B1 KR 102028476B1 KR 1020170158391 A KR1020170158391 A KR 1020170158391A KR 20170158391 A KR20170158391 A KR 20170158391A KR 102028476 B1 KR102028476 B1 KR 102028476B1
Authority
KR
South Korea
Prior art keywords
resistive
crossbar array
column
amplifier
nonvolatile memory
Prior art date
Application number
KR1020170158391A
Other languages
English (en)
Other versions
KR20190060314A (ko
Inventor
여인준
이병근
기상균
김정균
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020170158391A priority Critical patent/KR102028476B1/ko
Publication of KR20190060314A publication Critical patent/KR20190060314A/ko
Application granted granted Critical
Publication of KR102028476B1 publication Critical patent/KR102028476B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명의 일 실시 예에 따른 비 휘발성 메모리의 동작 방법은 오프셋 맵을 작성하는 단계, 제 1 열부터 저항값을 차례로 읽어 결함을 갖는 저항성 메모리 소자의 위치를 판단하는 단계, 상기 판단된 위치에 기초하여, 결함을 갖지 않는 저항성 메모리 소자에 쓰기 동작을 수행하는 단계, 쓰기가 완료된 저항성 메모리 소자 값을 1열부터 차례로 읽는 단계 및 읽은 저항 값의 RMS 에러를 계산하고 이를 검증하는 단계를 포함한다.

Description

비 휘발성 메모리{Non-volatile Memory}
본 발명은 비 휘발성 메모리 크로스바 어레이에 관한 것이다. 구체적으로 본 발명은 일부 멤리스터의 고장에 강인한 비 휘발성 메모리 크로스바 어레이에 관한 것이다.
멤리스터(memristor)로 지칭되는 저항성 메모리 소자는 메모리(memory)와 레지스터(resistor)의 합성어로 이전의 상태를 모두 기억하는 메모리 소자를 말한다. 멤리스터는 전원공급이 끊어졌을 때도 직전에 통과한 전류의 방향과 양을 기억하기 때문에 다시 전원이 공급되면 기존의 상태가 복원되는 특징이 있다.
복수의 멤리스터가 크로스바 어레이 내에 포함될 수 있는데, 크로스바 어레이는 복수의 열 라인이 복수의 행 라인과 접합부(junction)에서 교차하고 멤리스터가 접합부에서 열 라인 및 행 라인이 결합한다.
본 발명에서는 일부 저항성 메모리 소자의 결함에도 불구하고, 전체 비 휘발성 메모리를 폐기하지 않고서도 휘발성 메모리를 동작시킬 수 있는 구성 및 알고리즘을 제안한다.
본 발명의 일 실시 예에 따른 비 휘발성 메모리의 동작 방법은 오프셋 맵을 작성하는 단계, 제 1 열부터 저항값을 차례로 읽어 결함을 갖는 저항성 메모리 소자의 위치를 판단하는 단계, 상기 판단된 위치에 기초하여, 결함을 갖지 않는 저항성 메모리 소자에 쓰기 동작을 수행하는 단계, 쓰기가 완료된 저항성 메모리 소자 값을 1열부터 차례로 읽는 단계 및 읽은 저항 값의 RMS 에러를 계산하고 이를 검증하는 단계를 포함한다.
본 발명의 일 실시 예에 따른 비 휘발성 메모리 소자는 일부의 저항성 메모리 소자에 결함이 발생하더라도, 전체 메모리를 폐기하지 않고 나머지 저항성 메모리 소자만으로 동작이 가능하다.
또한, 본 발명의 일 실시 예에 따른 비 휘발성 메모리 소자는 특정 구간에서 I-V 비 선형성이 나타나는바, 특정 구간에서의 사용이 제한되지 않는다.
도 1은 비 휘발성 메모리 크로스바 어레이를 나타낸다.
도 2는 일반적인 비 휘발성 메모리에서의 문제점을 나타낸다.
도 3은 본 발명의 일 실시 예에 다른 비 휘발성 메모리를 나타는 개략적인 회로도이다.
도 4는 각 상황에 따른 RMS 에러를 나타낸다.
도 5는 본 발명의 일 실시 예에 따른 비 휘발성 메모리를 포함하는 시스템의 읽기/쓰기 동작을 나타내는 흐름도이다.
도 6은 본 발명의 일 실시 에에 따른 비 휘발성 메모리의 또 다른 기술적 효과를 나타내는 도면이다.
이하에서는 도면을 참조하여 본 발명의 구체적인 실시예를 상세하게 설명한다. 그러나 본 발명의 사상은 이하의 실시예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에 포함되는 다른 실시예를 구성요소의 부가, 변경, 삭제, 및 추가 등에 의해서 용이하게 제안할 수 있을 것이나, 이 또한 본 발명 사상의 범위 내에 포함된다고 할 것이다.
첨부 도면은 발명의 사상을 이해하기 쉽게 표현하기 위하여 전체적인 구조를 설명함에 있어서는 미소한 부분은 구체적으로 표현하지 않을 수도 있고, 미소한 부분을 설명함에 있어서는 전체적인 구조는 구체적으로 반영되지 않을 수도 있다. 또한, 설치 위치 등 구체적인 부분이 다르더라도 그 작용이 동일한 경우에는 동일한 명칭을 부여함으로써, 이해의 편의를 높일 수 있도록 한다. 또한, 동일한 구성이 복수 개가 있을 때에는 어느 하나의 구성에 대해서만 설명하고 다른 구성에 대해서는 동일한 설명이 적용되는 것으로 하고 그 설명을 생략한다.
멤리스턴스(memristance)는 전하가 회로를 통해 흐를 때 회로의 구성 요소의 저항이 증가하는 현상을 지칭할 수 있으며, 이와 반대로 회로에서 반대방향으로 전하가 흐를 때 저항이 감소할 수 있다. 인가된 전압을 차단하여 전하의 흐름이 중단되는 경우 중단되기 직전의 마지막 저항 값이 기억되며, 전하의 흐름이 다시 시작되는 경우 해당 회로의 저항 값은 마지막으로 회로가 활성화되었을 때의 마지막 저항 값이 된다.
저항성 메모리 소자는 프로그램 가능한 비 휘발성 메모리를 나타낸다. 저항성 메모리 소자는 비 휘발성 고체 메모리, 프로그림 가능 로직, 신호 처리, 컨트롤 시스템, 패턴 인식 및 기타 애플리케이션을 포함하는 다양한 애플리케이션에 사용될 수 있다. 저항성 메모리 소자는 저항성 랜덤 액세스 메모리를 포함한다. 그리고 저항성 랜덤 액세스 메모리의 일 예로 멤리스터가 있다.
도 1은 비 휘발성 메모리 크로스바 어레이를 나타낸다.
최근 인공 지능 분야의 발달과 함께 머신 러닝(machine learning)이 부각되고 있다. 머신 러닝은 다양한 인공 지능 관련 분야에 필수적인 요소로서, 자율 주행, 기계 번역 등 다양한 분야에 적용되어 우리 삶을 급격하게 변화시키고 있다.
그러나, 이러한 머신 러닝은 매우 큰 통계적 데이터 베이스를 기초로 하여 이루어지는 작업이다. 이에, 머신 러닝에는 매우 큰 트레이닝 데이터가 사용되어 계산량이 많아질 수 밖에 없다. 때문에, 머신 러닝은 낮은 에너지 효율을 보이나, 이를 통해 높은 수준의 정확도를 보여줄 수 있다.
이러한 특징을 갖는 머신 러닝을 수행하기 위한 새로운 하드웨어 또는 알고리즘으로, 상술한 비 휘발성 메모리가 유용한 대안으로 제시되고 있다. 기존에는 저장을 담당하는 메모리와, 데이터 처리를 담당하는 프로세서가 각각 분리되어 있는 하드웨어 구조 및 알고리즘이 일반적이었으나, 비 휘발성 메모리에서는 저장과 처리가 다른 동작이 아닌 하나의 구조에서 동시에 이루어지는 것이 특징이다. 결과적으로 비 휘발성 메모리는 하드웨어에서의 병렬적 동작이 최대화되어 컴퓨팅 속도 및 에너지 효율의 향상을 보여줄 수 있다.
구체적인 실시 예에서, 비 휘발성 메모리는 저항성 크로스바 어레이로서 내적과 관련된 계산을 수행하기 위해 사용될 수 있다. 각각의 내적은 복수의 입력 행렬 값 및 복수의 입력 벡터 값을 포함할 수 있는데 도 1에 도시된 바와 같이, 저항성 크로스바 어레이에서 내적의 계산은 저장 장치를 사용하지 않고도 동시에 수행이 가능함을 확인할 수 있다.
도 1에 도시된 바와 같이, 크로스바 어레이를 구성하는 임의의 열과 행은 접합부를 형성할 수 있으며, 접합부는 저항성 메모리 소자(G)를 포함할 수 있다. 저항성 메모리 소자는 트랜지스터와 직렬로 연결될 수 있으며, 트랜지스터는 전자 신호 또는 전력을 증폭시키거나, 스위칭하는 역할을 할 수 있다.
도 2는 일반적인 비 휘발성 메모리에서의 문제점을 나타낸다.
도 2에 도시된 바와 같이, 일반적으로 비 휘발성 메모리 크로스바 어레이는 복수의 저항성 메모리 소자(R1, R2, R3)를 포함할 수 있으며 이들은 추가적으로 트랜지스터(미도시)와 직렬로 연결된다.
그리고 비 휘발성 메모리 크로스바 어레이는 증폭기 및 컨버터와 연결되는데, 증폭기와 컨버터에서의 출력 값은 각각 아래 수학식 1 및 2롤 통해 계산된다.
Figure 112017117422188-pat00001
Figure 112017117422188-pat00002
도 2에 도시된 바와 같이, 저항성 메모리 소자가 stuck-on-open인 경우, 사전 및 사후 뉴런간의 낮은 연관관계를 나타낸다.
또한, 저항성 메모리 소자가 stuck-on-close인 경우, 행 방향의 강도 정보가 손상되어, 작동 불능 상태임을 나타낸다. 일반적으로 머신 러닝을 위해서는 매우 많은 수의 메모리 소자가 필요한데, 그들 중 어느 하나가 stuck-on-close 결함을 갖는 경우, 동작의 정확도가 감소할 수 밖에 없다.
도 3은 본 발명의 일 실시 예에 다른 비 휘발성 메모리를 나타내는 개략적인 회로도이다.
도 3에 도시된 바와 같이, 비 휘발성 메모리는 저항성 크로스바 어레이(100), 저항 소자(200), 증폭기(300) 및 컨버터(400)을 포함한다.
저항성 크로스바 어레이(100)는 복수의 행라인(110), 열라인(120) 및 저항성 메모리 소자(130)를 포함한다. 행라인(110)과 열라인(120)의 접합부에 저항성 메모리 소자(130)가 배치될 수 있으며, 비 휘발성 메모리가 2개 이상의 내적 계산을 수행하는 경우 상응하는 개수의 저항성 메모리 소자가 턴온되어 내적 계산을 수행할 수 있다.
저항 소자(200)는 저항성 크로스바 어레이(100)와 증폭기(300) 사이에 직렬로 연결되는 소자이다. 구체적으로 저항 소자(200)의 일단은 저항성 크로스바 어레이(100)의 열라인(120)에, 그리고 또 다른 일 단은 증폭기(300)의 일단에 각각 직렬로 연결된다.
저항 소자(200)는 저항성 크로스바 어레이(100)의 저항값에 비해 상대적으로 낮은 저항값을 가진다. 일반적으로 저항성 크로스바 어레이는 복수의 행라인 및 복수의 열라인으로 형성되는 복수의 접합부에 복수의 저항성 메모리 소자를 포함하고 있다. 그리고 저항성 크로스바 어레이는 앞서 설명한 바와 같이, 머신 러닝과 같은 복잡한 연산을 수행하는 바, 매우 많은 수의 저항성 메모리 소자를 포함하고 있다.
또한, 저항성 메모리 소자는 그 수가 많은 만큼 복수의 저항성 메모리 소자 중 일부가 결함을 갖는 경우가 종종 발생하였다.
그러나, 기존의 경우 비 휘발성 메모리 소자에 포함된 다수의 저항성 메모리 소자 중 어느 하나에 결함이 발생하는 경우, 해당 행 라인의 값이 모두 손실되는 바, 비 휘발성 메모리 소자 전체를 폐기해야 하는 불편이 있었다. 비 휘발성 메모리 소자의 경우 증폭기(300)로 수집되는 전류의 합이 연산하고자 하는 내적의 합으로, 일부 저항성 메모리 소자의 결합으로 수집되는 전류의 값이 달라지는 경우, 내적의 합이 달라져 전체 시스템의 정확도를 담보할 수 없게 된다.
따라서, 본 발명에서는 저항성 크로스바 어레이의 일단에 저항 소자(200)을 부착하여 일부 저항성 메모리 소자에 결합이 발생하는 경우에도 전체 비 휘발성 메모리 소자를 폐기하지 않고도 동작의 정확성을 유지할 수 있도록 한다.
증폭기(300)는 저항성 크로스바 어레이의 전류 출력을 사용 가능한 전압으로 증폭한다.
컨버터(400)는 증폭기(300)로부터 출력되는 아날로그 전류 출력을 디지털 전류 출력으로 변환한다.
도 4는 각 상황에 따른 RMS 에러를 나타낸다.
도 4에 도시된 바와 같이, 오프셋이 없는 경우 다시 말해서, 저항성 메모리 소자에 결함이 없는 경우를 기준으로, 오프셋이 있는 경우 에러율이 상대적으로 높은 것을 확인할 수 있다. 반면에, 본 발명의 일 실시 예와 같이 저항 소자를 저항성 크로스바 어레이와 증폭기 사이에 배치하여 오프셋을 보정하는 경우에는 오프셋이 없는 경우와 유사한 에러율을 나타내는 것을 확인할 수 있다.
결론적으로, 저항성 메모리 소자의 일부에서 결함이 발생하는 경우 통상적으로 정확도가 낮아져 전체 메모리 소자를 폐기하여야 하나, 본 발명의 일 실시 예와 같이, 저항 소자를 부가하는 경우 오프셋을 보정하여 정상 동작에 가까운 동작이 가능함을 확인할 수 있다.
도 5는 본 발명의 일 실시 예에 따른 비 휘발성 메모리를 포함하는 시스템의 읽기/쓰기 동작을 나타내는 흐름도이다.
시스템은 오프셋 맵을 만든다(S101). 오프셋 맵은 컨버터에서 출력되는 출력값을 오버샘플링하여 계산하는 방식으로 만들 수 있다. 오프셋 맵은 미스매치 보정에 사용된다.
시스템은 저항성 메모리 어레이의 1열부터 저항값을 읽는다(S103). 시스템은 32번째 열까지 저항값을 읽었는지 여부를 확인하고(S105). 32번째 열까지 저항값을 읽은 경우, 저항성 맵에 결함 위치를 피드백한다(S105).
시스템은 stuck-on-open, stuck-on-close의 저항성 메모리 소자를 제외한 저항성 메모리에 저항성 값을 쓴다(S107).
그리고 시스템은 1열부터 저항값을 읽는다(S109). 시스템은 32번째 열까지 저항값을 읽었는지 여부를 확인하고(S111), 32번째 열까지 저항값을 읽은 경우 계산된 RMS 에러가 0.5 미만인지를 확인한다(S113).
만약 계산된 RMS 에러가 0.5 미만인 경우, 시스템은 동작을 종료하고, 계산된 RMS 에러가 0.5 이상인 경우, 시스템은 S107 단계로 돌아간다.
상술한 방법을 통해, 비 휘발성 메모리에 포함된 결함 소자 위치를 확인하고 이를 제외하여 동작을 수행함으로써, 비 결함 소자만으로 정상적인 동작이 가능할 수 있다. 도 4에서 확인한 바와 같이, 결함 소자를 제외하여 오프셋을 보정한 경우 정확도가 결함이 없는 경우와 거의 동일함을 확인한바, 도 5의 알고리즘에 따라 동작하는 경우 일정 수준의 정확도를 확보할 수 있다.
도 6은 본 발명의 일 실시 에에 따른 비 휘발성 메모리의 또 다른 기술적 효과를 나타내는 도면이다.
도 6에 도시된 바와 같이, 기존의 비 휘발성 메모리의 경우 저항성 메모리 소자만을 포함한다. 이이 반해, 본 발명의 일 실시 예에 따른 비 휘발성 메모리의 경우 상대적으로 작은 값의 저항 소자를 추가로 포함하는바, 전체 저항값이 기존의 비 휘발성 메모리에 비해 상대적으로 낮아짐을 확인할 수 있다.
기존의 비 휘발성 메모리의 경우, 읽기 전압 값이 증가함에 따라 전체 저항값이 선형 감소하여 0.7 에서 1 볼트 사이에서는 비 휘발성 메모리의 사용이 제한되었다. 그러나, 본 발명의 일 실시 예에 따른 비 휘발성 메모리의 경우, 도 6에 도시된 바와 같이, 0.7 에서 1 볼트 사이에서도 저항값이 선형 감소하지 않는 비 선형성을 보이는바, 이러한 전압 구간에서도 비 휘발성 메모리를 사용할 수 있는 기술적 효과가 있음을 도 6의 도면을 통해 확인할 수 있다.
결론적으로 본 발명의 일 실시 예에 따른 비 휘발성 메모리는 기존의 저항성 크로스바 어레이가 갖는 두 가지 문제점인 stuck-on-close defect와 I-V non-linearity를 개선 보완할 수 있다. 본 발명의 일 실시 예에 따른 비 휘발성 메모리는 저항성 크로스바 어레이에 직렬 저항을 추가함으로써, 상술한 기존의 두 가지 문제점을 해결할 수 있다.
전술한 본 발명은, 프로그램이 기록된 매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 매체는, 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 매체의 예로는, HDD(Hard Disk Drive), SSD(Solid State Disk), SDD(Silicon Disk Drive), ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장 장치 등이 있으며, 또한 캐리어 웨이브(예를 들어, 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.

Claims (5)

  1. 복수의 열 라인과 복수의 행 라인과, 상기 열 라인과 행 라인이 교차하는 부분인 접합부에 형성되는 복수개의 저항성 메모리 소자를 포함하는 저항성 크로스바 어레이;
    상기 저항성 크로스바 어레이에서 출력되는 전류 값을 증폭하는 증폭기; 및
    상기 저항성 크로스바 어레이와 증폭기 사이에 마련되는 저항 소자를 포함하고,
    상기 저항 소자는
    상기 저항성 크로스바 어레이의 열 라인의 일 단 및 상기 증폭기의 일 단에 각각 직렬로 연결되는
    비 휘발성 메모리.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 저항 소자는 상기 크로스바 어레이의 저항 값에 비교하여 상대적으로 작은 저항값을 갖는
    비 휘발성 메모리.
  4. 제 1 항에 있어서,
    상기 증폭기의 아날로그 출력을 디지털로 변환하는 컨버터를 더 포함하는
    비 휘발성 메모리.
  5. 비 휘발성 메모리를 포함하는 시스템의 읽기/쓰기 동작 방법에 있어서,
    오프셋 맵을 작성하는 단계;
    제 1 열부터 저항값을 차례로 읽어 결함을 갖는 저항성 메모리 소자의 위치를 판단하는 단계;
    상기 판단된 위치에 기초하여, 결함을 갖지 않는 저항성 메모리 소자에 쓰기 동작을 수행하는 단계;
    쓰기가 완료된 저항성 메모리 소자 값을 1열부터 차례로 읽는 단계; 및
    읽은 저항 값의 RMS 에러를 계산하고 이를 검증하는 단계를 포함하고,
    상기 비 휘발성 메모리는
    복수의 열 라인과 복수의 행 라인과, 상기 열 라인과 행 라인이 교차하는 부분인 접합부에 형성되는 복수개의 저항성 메모리 소자를 포함하는 저항성 크로스바 어레이;
    상기 저항성 크로스바 어레이에서 출력되는 전류 값을 증폭하는 증폭기; 및
    상기 저항성 크로스바 어레이의 열 라인의 일 단 및 상기 증폭기의 일 단에 각각 직렬로 연결되는 저항 소자를 포함하는
    방법.
KR1020170158391A 2017-11-24 2017-11-24 비 휘발성 메모리 KR102028476B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170158391A KR102028476B1 (ko) 2017-11-24 2017-11-24 비 휘발성 메모리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170158391A KR102028476B1 (ko) 2017-11-24 2017-11-24 비 휘발성 메모리

Publications (2)

Publication Number Publication Date
KR20190060314A KR20190060314A (ko) 2019-06-03
KR102028476B1 true KR102028476B1 (ko) 2019-10-04

Family

ID=66849245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170158391A KR102028476B1 (ko) 2017-11-24 2017-11-24 비 휘발성 메모리

Country Status (1)

Country Link
KR (1) KR102028476B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11881260B2 (en) 2021-04-29 2024-01-23 Samsung Electronics Co., Ltd. Neuromorphic computing device and method of designing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220126373A (ko) 2021-03-09 2022-09-16 (주)두나우 컴퍼니 상호작용 기반 반려동물용 장난감

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158119A (ja) * 2002-11-06 2004-06-03 Sharp Corp 不揮発性半導体記憶装置
KR100746289B1 (ko) * 2005-07-11 2007-08-03 삼성전자주식회사 메모리 용량 정보를 갱신하는 비휘발성 메모리 카드 장치및 방법
KR20150020849A (ko) * 2013-08-19 2015-02-27 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 이를 이용하는 반도체 시스템 및 컴퓨터 장치
JP6333477B2 (ja) * 2014-10-23 2018-05-30 ヒューレット パッカード エンタープライズ デベロップメント エル ピーＨｅｗｌｅｔｔ Ｐａｃｋａｒｄ Ｅｎｔｅｒｐｒｉｓｅ Ｄｅｖｅｌｏｐｍｅｎｔ ＬＰ ドット積を求めるためのメムリスティブクロスバーアレイ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11881260B2 (en) 2021-04-29 2024-01-23 Samsung Electronics Co., Ltd. Neuromorphic computing device and method of designing the same

Also Published As

Publication number Publication date
KR20190060314A (ko) 2019-06-03

Similar Documents

Publication Publication Date Title
US20170294237A1 (en) Detect developed bad blocks in non-volatile memory devices
JP4595342B2 (ja) 記憶装置のデータ書き込み、読み出し方法およびデータ記憶システム
US20030023923A1 (en) Error correction coding and decoding in a solid-state storage device
US9881695B2 (en) Short detection and inversion
US10564866B2 (en) Bank-level fault management in a memory system
KR20110081822A (ko) 플래시 메모리에서의 적응형 코딩 방법 및 시스템
US11436482B2 (en) Storing neural net works and weights for neural networks
US10977125B2 (en) Adaptive usage of irregular code schemas based on specific system level triggers and policies
KR102028476B1 (ko) 비 휘발성 메모리
KR102142602B1 (ko) 신규 메모리 디바이스
US20160351259A1 (en) Memristor memory
JP6202576B2 (ja) 不揮発性記憶装置およびその制御方法
JP2018163720A (ja) メモリシステム
JP6405612B2 (ja) 強誘電体メモリ装置及びメモリ書き込み方法
CN111538621B (zh) 针对位线故障的软芯片猎杀恢复
US20100023840A1 (en) Ecc circuit, semiconductor memory device, memory system
JP6957392B2 (ja) メモリシステム
US9911491B2 (en) Determining a resistance state of a cell in a crossbar memory array
US9471417B1 (en) Methods and apparatus for back-annotating errors in a RRAM array
JP2018163707A (ja) 半導体記憶装置及びそのリード制御方法
JP2012133865A (ja) Ｎａｎｄフラッシュメモリの劣化早期検知
US9513982B1 (en) Methods and systems for reducing decoder error floor for an electronic non-volatile computer storage apparatus
US7746692B2 (en) Multiple-level memory with analog read
US7266732B2 (en) MRAM with controller
US20130250708A1 (en) Memory element and method for determining the data state of a memory element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right