KR102025026B1 - Lvds 영상신호를 dp 영상신호로 변환하기 위한 방법 및 시스템 - Google Patents
Lvds 영상신호를 dp 영상신호로 변환하기 위한 방법 및 시스템 Download PDFInfo
- Publication number
- KR102025026B1 KR102025026B1 KR1020187002656A KR20187002656A KR102025026B1 KR 102025026 B1 KR102025026 B1 KR 102025026B1 KR 1020187002656 A KR1020187002656 A KR 1020187002656A KR 20187002656 A KR20187002656 A KR 20187002656A KR 102025026 B1 KR102025026 B1 KR 102025026B1
- Authority
- KR
- South Korea
- Prior art keywords
- lvds
- signal
- conversion
- video signal
- rgb
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000006243 chemical reaction Methods 0.000 claims abstract description 268
- 239000004973 liquid crystal related substance Substances 0.000 claims description 45
- 230000003139 buffering effect Effects 0.000 claims description 38
- 230000009977 dual effect Effects 0.000 claims description 23
- 238000012545 processing Methods 0.000 claims description 21
- 230000005540 biological transmission Effects 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 15
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 230000003111 delayed effect Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 abstract description 5
- 238000012360 testing method Methods 0.000 description 18
- 238000012937 correction Methods 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000003044 adaptive effect Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006978 adaptation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012163 sequencing technique Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
- H04N21/4382—Demodulation or channel decoding, e.g. QPSK demodulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/8707—Regeneration of colour television signals using a demodulator and a remodulator, e.g. for standard conversion
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Television Systems (AREA)
Abstract
본 발명은 LVDS 영상신호를 DP 영상신호로 변환하는 방법에 관한 것으로, 상기 방법은, LVDS 영상신호를 수신 및 복조하여 LVDS 병렬로 복조된 데이터 및 LVDS 픽셀 클록을 생성하는 단계; LVDS 영상 디코딩 제어 신호에 따라 상기 LVDS 병렬로 복조된 데이터를 영상 디코딩을 수행하여 LVDS 영상 소스 데이터 및 LVDS 영상 소스 동기 신호를 생성하는 단계; 상기 LVDS 영상 소스 데이터와 상기 LVDS 영상 소스 동기 신호를 LVDS 영상 변환 제어 신호에 따라 RGB 영상신호로 변환하고, 상기 LVDS 픽셀 클록에 대응하는 주파수 곱셈 동작을 수행하여 대응하는 RGB 영상 픽셀 클록을 생성하는 단계; 및 DP 영상 변환 시작 명령이 수신된 후에 상기 RGB 영상신호를 DP 영상신호로 변환하는 단계;를 포함한다. 본 발명은 LVDS 영상신호의 품질 및 이미지 데이터의 유효성을 검출할 수 있으며, 높은 신뢰성을 갖고, 잘못된 판단을 배제하며, 간단한 작동, 높은 검출 효율 및 저렴한 비용을 특징으로 한다.
Description
본 발명은 DP 영상신호 생성에 관한 것으로, 특히 액정 모듈의 디스플레이 및 테스트 분야에 속하는 LVDS 영상신호를 DP 영상신호로 변환하는 방법 및 시스템에 관한 것이다.
액정 디스플레이 모듈(이하, 액정 모듈이라 함)은 액정 디스플레이 장치가 정상적으로 표시할 수 있는 핵심 구성 요소이며, 액정 디스플레이, 백 라이트 구성 요소, 디스플레이 처리 칩 및 회로로 구성된다. 액정 모듈은 정밀 구조, 복잡한 제조 공정 및 까다로운 제조 공정을 갖는다. 생산 수율 확보를 위해서는 특수한 액정 모듈 테스트 장치를 통해 다양한 테스트 영상신호를 생산할 필요가 있으며, 테스트 영상신호가 디스플레이용 액정 모듈에 입력됨으로써 엄격하고 종합적인 디스플레이 효과를 시험한다. 현재, TV 및 디스플레이 제품에 사용되는 일반 액정 모듈의 디스플레이 인터페이스 및 내부 디스플레이 처리 회로는 LVDS(Low-Voltage Differential Signaling) 신호를 사용하여 동작하지만, 기존의 액정 모듈 테스트 장치는 모듈을 테스트하기 위해 LVDS 영상신호를 출력하고, 일반 액정 모듈은 생산 시간이 길고 놀라운 출력 레벨을 갖기 때문에 모듈 테스트 장치도 널리 사용되고 있다.
그러나 사람들이 액정 디스플레이 모듈에 더 높은 선명도와 보다 사실적인 디스플레이 효과를 계속 추구하고 대역폭 전송 요구가 현저하게 증가함에 따라 이러한 대역폭을 지원하는 데 사용되는 LVDS 라인의 수가 크게 증가하여, TV 제조업체는 높은 생산 비용 그리고 복잡성을 부담하게 되었고, 이렇게 하여 통상의 액정 모듈은 점차적으로 이러한 요건을 충족시킬 수 없다. 따라서 고해상도와 초고밀도의 새로운 액정 모듈이 사람들의 요구를 충족시키기 위해 존재하며, 이 액정 모듈은 보다 빠른 전송 속도, 더 긴 전송 거리, 더 나은 EMI 호환성, 더 나은 가격을 갖춘 DP 신호 인터페이스(DisplayPort 디스플레이 인터페이스)를 사용하고, 이렇게 하여 DP 인터페이스를 가진 액정 모듈은 트렌트가 되었다.
그러나, DP 액정 모듈의 테스트 장치는 동일한 DP 테스트 신호를 출력할 필요가 있지만, 기존의 통상의 액정 모듈 테스트 장치는 이 기능을 갖고 있지 않고, 그리고 통상의 액정 모듈은 연속적으로 제조되고, 테스트 장치는 교체주기에 들어가지 않고 계속 사용된다. 모듈 제조사도 DP 액정 모듈을 생산하고 있지만, 투자를 보호하고 생산 비용을 줄이기 위해 기존 장비를 제거하지 않고 DP 모듈용 고가의 전용 테스트 장치를 다시 구매하지는 않다. 단시간에 대량의 DP 액정 모듈을 저비용으로 제조하고, 수율을 확보하기 위해, 기존의 공통 모듈 테스트 장치를 대규모로 재이용하는 것이 가능하다.
따라서 LVDS 영상신호를 DP 영상신호로 변환할 수 있는 변환 장치를 개발하는 것이 필요하고, 일반 액정 모듈 테스트 장치는 변환 장치를 통해 DP 모듈을 테스트 할 수 있고, 동시에 변환 장치는 신뢰할 수 있고, 통합되고, 효율적일 뿐만 아니라 저렴하고 조작하기 쉽다.
본 발명은 전술 한 종래 기술의 결점을 극복하고 LVDS 영상신호를 DP 영상신호로 변환하는 방법 및 시스템을 제공하는 것에 관한 것이다. 본 발명은 LVDS 영상신호의 품질 및 이미지 데이터의 유효성을 검출할 수 있고, 높은 신뢰성을 갖고, 오판을 줄이며, 간단한 조작, 높은 검출 효율 및 낮은 비용을 갖는 것을 특징으로 한다.
본 발명의 목적을 달성하기 위한 하나의 기술적 해결 방법은, LVDS 영상신호를 DP 영상신호로 변환하는 방법으로서, 상기 방법은, 단일 LINK 모드, 이중 LINK 모드 및 사중 LINK 모드 중 하나로 LVDS 영상신호를 전송시키고 RGB 영상신호로 변환하는 단계; DP 변환 구성 명령 및 DP 변환 시작 명령에 따라 DP 변환을 위한 구성 및 변환을 제어하는 단계를 포함한다.
또한, 본 발명은 LVDS 영상신호를 DP 영상신호로 변환하는 시스템을 제공하고, 상기 시스템은, LVDS 영상신호를 RGB 영상신호로 변환하는 LVDS 영상신호 변환 유닛; DP 변환 구성 명령 및 DP 변환 시작 명령에 따라 DP 변환을 위한 구성 및 변환을 제어하기 위한 DP 영상신호 변환 유닛을 포함한다.
또한, 본 발명은 LVDS 영상신호를 DP 영상신호로 변환하는 방법을 제공하고, 그 방법은, LVDS 영상신호를 RGB 영상신호로 변환하는 단계; 상기 RGB 영상신호에 대해 버퍼링 및 주파수 곱셈 처리를 수행한 후 처리된 신호를 출력하는 단계; DP 변환 구성 명령 및 DP 변환 시작 명령에 따라 상기 출력된 주파수 곱셈 신호에 대한 DP 변환을 위한 구성 및 변환을 수행하여 DP 영상신호를 얻는 단계;를 포함한다.
또한, 본 발명은 LVDS 영상신호를 DP 영상신호로 변환하는 시스템을 제공하고, 그 시스템은, LVDS 영상신호를 RGB 영상신호로 변환하는 LVDS 영상신호 변환 유닛; 상기 RGB 영상신호에 대해 버퍼링 및 주파수 곱셈 처리를 수행한 후 처리된 신호를 출력하는 버퍼링 및 주파수 곱셈 유닛; DP 변환 구성 명령 및 DP 변환 시작 명령에 따라 상기 출력된 주파수 곱셈 신호에 대한 DP 변환을 위한 구성 및 변환을 수행하여 DP 영상신호를 얻는 DP 영상신호 변환 유닛;을 포함한다.
본 발명은 다음과 같은 장점을 갖는다.
(1) 본 발명은 영상 소스로부터 생성된 1레인(Lane), 2레인 및 4레인의 DP 영상신호를 검출할 수 있다. 설정 후에, 본 발명은 상이한 DP 전송 특성들, 및 컬러 스케일, 전송 모드, 영상신호의 코딩 방식과 같은 상이한 특성들에 잘 적응될 수 있다.
(2) 본 발명은 영상 소스로부터 생성된 DP 영상신호의 전기적 특성을 검출할 수 있고, DP 전기 파라미터 표준을 입력함으로써 본 발명에서 비교 후의 검출 결과를 얻을 수 있고, 그 검출 결과를 디스플레이에 출력할 수 있다.
(3) 본 발명은 영상 소스로부터 생성된 DP 영상신호의 이미지 데이터를 검출하고, 각 프레임의 이미지 데이터를 미리 저장(pre-cache)한 다음, 원래의 영상 이미지와 비교하여 각 픽셀이 정확하게 출력되는지를 결정할 수 있다. 각 프레임 이미지가 감지될 수 있다.
(4) 본 발명은 높은 DP 영상 해상도를 검출할 수 있으며, 높은 집적도, 신뢰성 있는 작업, 강한 간섭 방지 능력을 가지고, 또한 간단한 조작, 경제적 및 실용성의 장점을 갖는다. 본 발명은 DP 액정 모듈의 검출 신뢰성 및 효율을 향상시킬 수 있고, 장치 비용 및 제조 비용을 감소시킬 수 있을 뿐만 아니라 관련 디스플레이 장치의 대중성을 더욱 향상시킬 수 있다.
(5) 본 발명은 FPGA (Field Programmable Gate Array) 칩, DDR(Double Date Rate) 메모리 칩, A/D(Analog/Digital) 변환 칩을 사용하여 모든 기능을 실현할 수 있다. 이들 장치는 안정적이고 구현하기 쉬운 공통 칩이며, 또한 싸고, 복잡한 설계, 불량한 안정성, 다양한 특수 칩의 사용으로 인한 높은 설계 비용과 같은 문제를 피한다.
(6) 본 발명의 각 채널의 데이터 전송 속도는 5.4Gbps로 두 배가 되고 총 대역폭은 최대 21.6Gbps이므로, 디스플레이 해상도(최대 3840x2160@60hz), 색 깊이, 재생 빈도 및 멀티-디스플레이 능력이 크게 향상된다.
(7) 본 발명은 다중 스트림을 지원하며, 단지 데이터 라인만을 사용하여 다수의 독립적이고 압축되지 않은 영상 및 오디오 스트림을 전송할 수 있다.
(8) 본 발명은 양방향 데이터 전송을 지원하며, 표준 DP 데이터 라인에서 USB2.0 또는 이더넷 데이터를 전송할 수 있다.
(9) 본 발명은 데이지 체인 링크(daisy chain link)를 지원하고, DP 입력 디스플레이 장치가 입력 데이터를 복사 한 다음 또 다른 DP를 통해 다른 디스플레이 장치로 출력하도록 허용한다.
도 1은 본 발명의 실시예에 따른 LVDS 영상신호를 DP 영상신호로 변환하는 장치의 블록도이다.
도 2는 도 1의 LVDS 영상신호 수신 유닛 및 LVDS 영상신호 디코딩 유닛의 회로 블록도이다.
도 3은 도 1의 RGB 영상신호 변환 유닛, DP 영상신호 변환 유닛 및 영상 변환 구성 유닛의 회로 블록도이다.
도 4는 본 발명의 일 실시예에 따른 LVDS 영상신호를 DP 영상신호로 변환하는 방법의 흐름도이다.
도 5는 본 발명의 다른 실시예에 따른 LVDS 영상신호를 DP1.2 영상신호로 변환하는 시스템의 블록도이다.
도 2는 도 1의 LVDS 영상신호 수신 유닛 및 LVDS 영상신호 디코딩 유닛의 회로 블록도이다.
도 3은 도 1의 RGB 영상신호 변환 유닛, DP 영상신호 변환 유닛 및 영상 변환 구성 유닛의 회로 블록도이다.
도 4는 본 발명의 일 실시예에 따른 LVDS 영상신호를 DP 영상신호로 변환하는 방법의 흐름도이다.
도 5는 본 발명의 다른 실시예에 따른 LVDS 영상신호를 DP1.2 영상신호로 변환하는 시스템의 블록도이다.
본 발명은 이제 첨부된 도면 및 특정 예를 참조하여 더 상세히 설명할 것이다.
<실시예 1>
도 1 내지 도 3을 참조하면, 본 실시 예의 LVDS 영상신호를 DP 영상신호로 변환하는 시스템은, LVDS 영상신호를 RGB 영상신호로 변환하는 LVDS 영상신호 변환 유닛, DP 영상신호 변환 유닛(4) 및 영상 변환 구성 유닛(5)을 포함한다. LVDS 영상신호 변환 유닛은, LVDS 영상신호 수신 유닛(1), LVDS 영상신호 디코딩 유닛(2), 및; RGB 영상신호 변환 유닛(3)을 포함한다.
LVDS 영상신호를 DP 영상신호로 변환하는 시스템의 동작 과정이 도 4에 도시되어있고, 그리고 다음과 같은 특정 단계를 포함한다.
S100에서, LVDS 영상신호 수신 유닛(1)은 LVDS 영상신호를 수신하고, 수신된 LVDS 영상신호를 복조하여 LVDS 병렬로 복조된 데이터 및 LVDS 픽셀 클록을 생성한다. 본 실시예의 LVDS 영상신호 수신 유닛(1)은 LVDS 영상신호 인터페이스(1-1), LVDS 영상신호 종단 블록(1-2), LVDS 클록 신호 복조 블록(1-3), LVDS 데이터 신호 복조 블록(1-4) 및 LVDS 복조 동적 보정 블록(1-5)을 포함한다. LVDS 영상신호 종단 블록(1-2)은 LVDS 영상신호 인터페이스(1-1)에 연결되고, LVDS 클록 신호 복조 블럭(1-3) 및 LVDS 데이터 신호 복조 블럭(1-4)은 각각 LVDS 영상신호 종단 블럭(1-2)에 연결되고, LVDS 복조 동적 보정 블럭(1-5)은 LVDS 클록 신호 복조 블록(1-3) 및 LVDS 데이터 신호 복조 블록(1-4)에 각각 연결된다. 각 블록에 관한 자세한 설명은 다음과 같다.
LVDS 영상신호 인터페이스(1-1)는 LVDS 영상신호를 수신하고, LVDS 영상신호는 1개의 LINK, 2개의 LINK 및 4개의 LINK 상의 LVDS 영상신호들을 포함한다. 1개의 LINK 상의 LVDS 영상신호는 LINK 1이 모든 영상 픽셀을 전송함을 의미한다; 2개의 LINK 상의 LVDS 영상신호는 홀수 영상 픽셀과 짝수 영상 픽셀을 각각 전송하는 LINK 1과 LINK 2의 두 링크를 의미한다. 4개의 LINK 상의 LVDS 영상신호는 영상 픽셀의 순서에 따라 영상 픽셀들을 순차적으로 LINK 1, LINK 2, LINK 3, LINK 4에 전송하는 4개의 링크를 의미한다. 본 실시예의 DP 영상신호는 1 Lane 유형, 2 Lane 유형 및 4 Lane 유형의 DP 디스플레이 모듈을 포함한다. 변환할 DP 영상신호가 4 LANE 단일 전체-화면 유형의 DP 디스플레이 모듈로 출력될 때, LVDS 영상신호는 단일 LINK 모드, 이중 LINK 모드 및 사중 LINK 모드 중 하나에서 전송된다; 변환될 DP 영상신호가 8 LANE 좌측 및 우측 분할-화면 유형 또는 8 LANE 홀수 및 짝수 분할-화면 유형의 DP 액정 디스플레이 모듈로 출력될 때, LVDS 영상신호는 사중 LINK 모드에서만 전송된다. 각 링크에 대한 LVDS 영상신호는 LVDS 수신 클록 및 LVDS 데이터를 포함한다. LVDS 데이터는 LVDS 데이터 버스를 통해 전송된다. LVDS 데이터 버스는 여러 신호 라인을 포함하며, 각 신호 라인은 직렬 코드 신호를 전달한다. LVDS 영상신호 인터페이스(1-1)는 LVDS 전송 라인 인터페이스에 연결되어 LVDS 영상신호를 입력한다. 인터페이스는 2개의 입력 커넥터, 즉 산업용 표준 혼 커넥터 및 작은 고밀도 상업 커넥터를 포함하여 본 실시 예가 산업 및 상업 환경에 적용될 수 있도록 한다. 하나의 커넥터에 LVDS 신호 입력이 있으면, 인터페이스는 대응하는 커넥터의 신호를 자동으로 출력할 수 있고, 두 커넥터에 모두 신호 입력이 있으면, 인터페이스는 기본적으로 소형 고밀도 상용 커넥터의 신호를 출력한다.
LVDS 영상신호 종단 블록(1-2)은 LVDS 영상신호 인터페이스(1-1)에 의해 수신된 LVDS 영상신호에 대해 종단 동작을 수행한 후, LVDS 수신 클록 및 LVDS 데이터를 각각 LVDS 클록 신호 복조 블록(1-3) 그리고 LVDS 데이터 신호 복조 블록(1-4)으로 전송한다. 종단 동작은 LVDS 종단 저항 매칭, LVDS 신호 레벨 매칭, LVDS 신호 균등화와 디-엠퍼시스(de-emphasizing), 신호 버퍼링과 재구성을 포함하여, 수신된 LVDS 신호의 품질을 보장하면서 장거리 전송으로 인한 신호 왜곡 및 감쇠를 보상하고, 전송 간섭을 줄인다. 종단 처리는, LVDS 신호를 수신하기 전에 ESD(Electro Static Discharge) 보호 공정을 수행하여 순간적인 강한 방전에 의한 충격파를 제거한 후, 공통 모드 노이즈 필터링 처리를 수행하여 전송선 잡음을 억제하고 전자기 간섭에 대한 내성을 향상시키는 것을 포함한다. 신호를 수신하는 동안, 신호 전송에 의해 야기되는 왜곡을 제거하기 위해 종단 임피던스 정합 처리가 수행되고, 신호의 추가적인 간섭이 더 제거된다. 신호는 전송 손실로 인한 신호 감쇠를 제거하기 위해 균등화 및 디-엠퍼시스 처리(de-emphasizing process)된다. 그런 다음 신호가 버퍼링되고 증폭된 다음 기준 레벨로 판단되어 고품질의 LVDS 영상신호가 재생산된다.
LVDS 클록 신호 복조 블록(1-3)은 각 LINK에 수신된 LVDS 수신 클록을 복조하여 복조 클록 및 복조 인에이블 신호를 생성한다. 복조 처리는 LVDS 수신 클록을 고속 IO 버퍼를 통해 PLL(phase locked loop, 위상 고정 루프)에 입력하여 LVDS 수신 클록의 주파수를 LVDS 데이터 신호 주파수에 곱셈하고, 고속 클록 변환 처리를 수행하여 LVDS 데이터와 동일한 주파수를 갖는 LVDS 복조 클록, 및 LVDS 픽셀 클록, 및 LVDS 수신 클록과 동일한 주파수를 갖는 LVDS 복조 스트로브 신호를 생성하고, 매우 낮은 지연 및 지터, 강력한 구동 능력을 갖도록 신호 및 데이터를 고속 클록 네트워크에 출력하여 LVDS 데이터에서 안정적이고 신뢰할 수 있는 복조 수행을 보장한다. LVDS 수신 클록에 PLL이 곱해지면, LVDS 복조 동적 보정 블록(1-5)으로부터의 클록은 보정 신호를 디-지터링(de-jitters)하고 또한, PLL에 입력되어 동작에 대해 안티-지터 제어(anti-jitter control)를 수행하여 입력 지터의 영향을 받지 않는 안정된 주파수 곱셈 신호를 생성하며, 복조 동작이 방해받지 않고 오류가 없음을 보장한다.
LVDS 데이터 신호 복조 블록(1-4)은 각 LINK의 복조 클록 및 복조 인에이블 신호에 의해 해당 LINK의 LVDS 데이터를 병렬 데이터로 복조하고, LVDS 수신 클록은 LVDS 픽셀 클록으로 동시에 복조된다. 상기 처리는 LVDS 직렬 데이터 버스 상의 데이터의 각 비트를 각각 독립적으로 복조한다. LVDS 데이터 신호의 각 비트는 저-지연, 저-지터 고속 신호 네트워크로 버퍼링 된 다음 데이터 비트의 절반 주기만큼 지연되므로 데이터 값은 LVDS 복조 클록에 의해 각 LVDS 데이터 비트의 중앙에서 정확하게 샘플링될 수 있고, 복조 스트로브 신호에 따라 직렬화된 데이터로 주기적으로 절단되고, 그런 다음 LVDS 영상 소스 픽셀 클록을 사용하여 직렬-병렬 변환 작업을 처리하여 트리거 버퍼에 의해 출력되는 이 비트 LVDS 신호의 병렬로 복조된 데이터를 획득하여 신호가 안정적이고 신뢰성 있도록 보장한다. 각 LVDS 신호 라인은 동기식으로 병렬로 복조되며, 모든 신호 라인이 서로 간섭하지 않고 데이터가 어떻게 될지 상관없이 복조 오류가 발생한다.
LVDS 복조 클록에 의해 LVDS 데이터의 비트 값을 샘플링할 때, LVDS 복조 동적 보정 블록(1-5)으로부터 데이터는 보정 신호를 디-지터링(de-jitters)하고 동시에 입력 지터의 영향을 받지 않는 안정되고 신뢰성 있는 복조 데이터를 생성하기 위해 동작에 대해 안티-지터 제어(anti-jitter control)를 수행한다.
데이터 입력의 위상 지연 처리는 항상 LVDS 복조 동적 보정 블록(1-5)의 LVDS 데이터 스트림 위상 보정 신호에 의해 제어된다. 복조 클록과 LVDS 데이터의 위상이 어긋나면, 위상 보정 신호는 반 사이클 지연된 데이터에 기초한 위상 편차와 반대인 지연 조정되어, 데이터 중앙은 항상 복조 클록의 샘플링 에지와 정렬되어 데이터가 올바르게 샘플링되도록 보장한다.
복조 스트로브 신호는, 직렬 데이터를 절단하면서, 바이트 정렬 복조에 사용되는 LVDS 복조 동적 보정 블록(1-5)의 비트 시프트 보정 신호에 의해 제어되어, 분할 병렬 데이터의 시작 비트가 다음 직렬 비트로 이동한다.
LVDS 복조 동적 보정 블록(1-5)은 복조 처리 동안 실시간으로 LVDS 수신 클록 및 LVDS 데이터의 직렬화된 신호에 대해 각각 동적 보정을 수행한다.
S200, LVDS 영상신호 디코딩 유닛(2)은 LVDS 영상 디코딩 제어 신호에 따라 LVDS 병렬로 복조된 데이터를 영상 디코딩하여 LVDS 영상 소스 데이터 및 LVDS 영상 소스 동기 신호를 생성한다. 본 실시 예의 LVDS 영상신호 디코딩 유닛(2)은 LVDS 영상 동기 및 버퍼링 블록(2-1), LVDS 영상신호 시퀀싱 블록(2-2), LVDS 영상 동기 신호 디코딩 블록(2-3) 및 LVDS 영상 데이터 디코딩 블록(2-4)을 포함한다. 각 블록에 관한 자세한 설명은 다음과 같다.
LVDS 영상 동기 및 버퍼링 블록(2-1)은 글로벌 클록 경로를 통해 LINK 1의 LVDS 픽셀 클록을 LVDS 영상 소스 픽셀 클록으로 변환하고, 각 LVDS 병렬로 복조된 데이터는 각 LINK의 입력 LVDS 픽셀 클록을 사용하여 캐싱을 위한 DC-FIFO (First Input First Output)에 기록되고, LVDS 영상 소스 픽셀 클록을 사용하여 하나씩 읽혀지며, 따라서 동기화 데이터를 만들어 전송 중 신호 간의 지연의 불일치로 인해 발생하는 읽기 오류를 방지한다. 모든 LINK에는 그들 간의 최대 지연을 상쇄하기 위해 캐시되는 충분한 데이터가 있도록 캐시 깊이는 가능한 크다.
LVDS 홀수 및 짝수 픽셀 반전-제어 신호를 수신할 때, LVDS 영상신호 시퀀싱 블록(2-2)은 두 링크의 LINK 1 및 LINK 2에서 데이터를 교환하고, LVDS 영상신호 순차-제어 신호를 수신하면, LINK 1, LINK 2, LINK 3, LINK 4 순으로 4개의 링크를 정렬한다.
LVDS 영상 동기 신호 디코딩 유닛(2-3)은 영상 변환 구성 유닛(5)으로부터 수신된 LVDS 영상 디코딩 제어 신호에 따라 동기적으로 판독된 각 LINK의 LVDS 병렬로 복조된 데이터를 LVDS 영상 소스 동기 신호로 디코딩한다; LVDS 영상 디코딩 제어 신호의 VESA 및 JEIDA 전송 코딩 표준에 따라 LVDS 영상 소스 픽셀 클록을 사용하여 순차 논리 동작 모드에서 순서가 정렬된 후 LINK 1을 디코딩하여 LVDS 영상 소스 동기 신호를 복구하고, 그 다음 그 신호를 출력하고, 동기 신호는 영상 수평 행 동기 신호(Hsync), 영상 수직 필드 동기 신호(Vsync), 영상 데이터 유효 신호(DE)를 포함한다.
LVDS 영상 데이터 디코딩 블록(2-4)은 영상 변환 구성 유닛(5)으로부터 수신된 LVDS 영상 디코딩 제어 신호에 따라 동기적으로 판독되는 각 LINK의 LVDS 병렬로 복조된 데이터를 디코딩하고, 각 LINK의 LVDS 영상 소스 데이터 신호는 디코딩된다.
S300, RGB 영상신호 변환 유닛(3)은 LVDS 영상 변환 제어 신호에 따라 LVDS 영상 소스 데이터 및 LVDS 영상 소스 동기 신호를 RGB 영상신호로 변환하고, 변환이 완료된 후 DP 영상 변환 시작 신호를 영상 변환 구성 유닛(5)으로 전송한다. 본 실시 예의 RGB 영상신호 변환 유닛(3)은 RGB 영상신호 적응 제어 블록(3-1), RGB 영상 클록 적응 구성 블록(3-2), RGB 영상 클록 생성 블록(3-3), RGB 영상 클록 출력 수정 블록(3-4), 단일 링크 모드 RGB 영상 변환 블록(3-5), 이중 링크 모드 RGB 영상 변환 블록(3-6), 사중 링크 모드 RGB 영상 변환 블록(3-7), 좌측 및 우측 분할-화면 모드 RGB 영상 변환 블록(3-8), 홀수 및 짝수 분할-화면 모드 RGB 영상 변환 블록(3-9) 그리고 RGB 영상신호 출력 블록(3-10)을 포함한다. 각 블록의 상세한 설명은 다음과 같다.
RGB 영상신호 적응 제어 블록(3-1)은 LVDS 영상 변환 제어 신호에 따라 단일 LINK 모드, 이중 LINK 모드 및 사중 LINK 모드 중 어느 하나에서, 매칭된 RGB 영상 클록 구성 신호를 생성하고, RGB 영상 클록 구성 신호를 LVDS 영상 소스 픽셀 클록과 함께 RGB 영상 클록 적응 구성 블록(3-2)으로 전송하고; 상기 LVDS 영상 변환 제어 신호에 따라 RGB 변환 블록 선택 신호를 생성하고, RGB 변환 블록 선택 신호를 LVDS 영상 소스 데이터 신호 및 각 링크의 LVDS 영상 소스 동기 신호 및 RGB 영상 클록과 함께 단일 링크 모드 RGB 영상 변환 블록(3-5), 이중 링크 모드 RGB 영상 변환 블록(3-6), 사중 링크 모드 RGB 영상 변환 블록(3-7), 좌측 및 우측 분할-화면 모드 RGB 영상 변환 블록(3-8), 홀수 및 짝수 분할-화면 모드 RGB 영상 변환 블록(3-9)으로 전송하고, LVDS 영상 동기 신호를 검출하여 수평 해상도 값을 계산하고, 수평 해상도 값을 단일 링크 모드 RGB 영상 변환 블록(3-5)으로 전송한다.
RGB 영상 클록 적응 구성 블록(3-2)은 단일 LINK 모드, 이중 LINK 모드 및 사중 LINK 모드 중 임의의 하나의 생성된 RGB 영상 클록 구성 신호에 따라 로컬 클록 신호에 의한 단일 LINK 모드, 이중 LINK 모드 및 사중 LINK 모드 중 임의의 하나의 대응하는 구성 파라미터 및 구성 인에이블 신호를 생성하여, 클록 생성 블록에 대한 동적 재구성 동작을 수행한다. RGB 영상 클록 생성 블록(3-3)은 구성 클록 및 인에이블 신호에 따라 RGB 영상 클록을 생성하고, RGB 영상 클록을 RGB 영상신호 적응 제어 블록(3-1) 및 RGB 영상 클록 출력 수정 블록(3-4)으로 전송한다. PLL은 LVDS 픽셀 클록에 해당 주파수 곱셈 처리가 수행되게 하면서, 동적 재구성 타이밍에 따라 PLL 구성 파라미터를 사용하여 재구성된다. 단일 LINK 모드로 구성된 경우, LVDS 영상 소스 픽셀 클록은 동일한 주파수의 RGB 영상 픽셀 클록(이하, RGB 클록이라 함)으로 변환된다; 이중 LINK 모드로 구성된 경우, LVDS 영상 소스 픽셀 클록은 2배 주파수의 RGB 영상 픽셀 클록으로 변환된다; 사중 LINK 모드로 구성된 경우, LVDS 영상 소스 픽셀 클록은 4배 주파수의 RGB 영상 픽셀 클록으로 변환된다(이때 4개의 LINK 각각은 전체 화면의 1/4 이미지를 전송한다). 사중 LINK 모드에서 RGB 영상신호가 좌측 및 우측 분할-화면 모드 또는 홀수 및 짝수 분할-화면 모드에 따라 변환될 때, LVDS 영상 소스 픽셀 클록은 그것의 2배 주파수의 RGB 영상 픽셀 클록으로 변환된다. 그런 다음 결과적인 주파수 곱셈 신호는 LVDS 픽셀 클록과 정확히 동일한 위상을 갖도록 위상이 조정되고(LVDS 데이터가 변환 처리의 후속 순차 논리 연산 중에 정확하고 신뢰성 있게 샘플링될 수 있음을 보장), 지터 처리(jitter process)를 거친 후 RGB 영상 클록을 생성하기 위해 안정적인 비-워블링(non-wobbling) 글로벌 클록 경로에 진입한다.
RGB 영상 소스 데이터 신호는 RGB 영상 클록과 동기화되기 때문에, RGB 영상 클록 출력 수정 블록(3-4)은 입력 RGB 영상 클록의 위상을 반 클록 사이클만큼 지연시키고, 위상 지연 후의 RGB 영상 클록은 RGB 출력 클록 신호로서 동작하고, 유효 에지를 활성화하는 것은 RGB 영상 소스 데이터의 중심에 있을 수 있으며, 따라서 후속 변환 동작에서 클록에 의해 RGB 데이터가 정확하게 샘플링될 수 있고, 그런 다음, 신호는 디-지터 처리(de-jitter process)를 거치고 고속 영상 버퍼링 컴포넌트를 통해 RGB 영상신호 출력 블록(3-10)으로 출력되어 출력 클록이 더 높은 안정성 및 더 양호한 신호 품질을 갖도록 보장한다.
LVDS 영상 소스 동기 신호 및 데이터는 RGB 클록을 사용하여 RGB 영상 동기 신호 및 데이터로 변환된다; DP 액정 표시 모듈이 4 LANE 전체-화면 유형인 경우, 단일 LINK 모드, 이중 LINK 모드 및 사중 LINK 모드의 LVDS 영상 변환은 LINK 변환 모드 제어 신호에 따라 개별적으로 수행된다; DP 디스플레이 블록이 8 LANE 분할-화면 유형인 경우, 좌측 및 우측 분할 화면 모드 그리고 홀수 및 짝수 분할-화면 모드의 영상 변환이 변환 제어 신호에 따라 개별적으로 수행된다.
단일 링크 모드 RGB 영상 변환 블록(3-5)은 단일 링크 상의 LVDS 영상 소스 동기 신호 및 LVDS 영상 소스 데이터를 RGB 영상신호로 변환하고, RGB 영상신호를 RGB 영상신호 출력 블록(3-10)으로 전송한다.
이중 링크 모드 RGB 영상 변환 블록(3-6)은 이중 LINK 상의 LVDS 영상 소스 동기 신호 및 LVDS 영상 소스 데이터를 RGB 영상신호로 변환하고 RGB 영상신호를 RGB 영상신호 출력 블록(3-10)로 전송한다.
사중 링크 모드 RGB 영상 변환 블록(3-7)은 사중 LINK 상의 LVDS 영상 소스 동기 신호 및 LVDS 영상 소스 데이터를 RGB 영상신호로 변환하고 RGB 영상신호를 RGB 영상신호 출력 블록(3-10)으로 전송한다;
좌측 및 우측 분할-화면 모드 RGB 영상 변환 블록(3-8)은 사중 LINK 상의 LVDS 영상 소스 동기 신호 및 LVDS 영상 소스 데이터를 좌측 절반 화면 RGB 영상신호 및 우측 절반 화면 RGB 영상신호로 변환하고, RGB 영상신호를 RGB 영상신호 출력 블록(3-10)으로 전송한다. 좌측 및 우측 분할-화면 모드를 수행하기 위한 영상 변환 처리는 다음과 같다. 좌측 및 우측 분할-화면 모드 RGB 영상 변환 블록(3-8)은 "LINK 1, LINK 2, LINK 3, LINK 4"의 형태로 병렬 데이터를 형성하는 4개의 LINK들에 대해 LVDS 데이터를 생성하고, 입력 LVDS 동기 신호에 따라 제1 완성 영상 라인이 언제 시작되는지를 결정하고, 얻어진 라인 해상도 값에 따라 LVDS 클록을 이용하여 LINK 병렬 데이터의 앞쪽과 뒤쪽 절반을 샘플링하고, 각각의 캐쉬 데이터가 이중 주파수 RGB 영상 클록을 사용하여 동시에 판독되는 동안 상기 샘플링된 데이터를 캐싱을 위한 좌측 및 우측 절반 화면 DC-FIFO에 각각 기록하고, 좌측 절반 화면 RGB 데이터, 우측 절반 화면 RGB 데이터 및 동기 신호로 분리하며, 그리고 좌측 절반 화면 RGB 영상신호 및 우측 절반 화면 RGB 영상신호를 형성한다; 데이터 판독 및 기록 동작의 처리량이 동기 신호의 판독 및 기록 동작의 처리량과 동일하기 때문에, 변환 동작은 연속적으로 그리고 안정적으로 수행될 수 있다.
홀수 및 짝수 분할-화면 모드 RGB 영상 변환 블록(3-9)은 4개의 LINK들 상의 LVDS 영상 소스 동기 신호 및 LVDS 영상 소스 데이터를 홀수 픽셀 RGB 영상신호와 짝수 픽셀 RGB 영상신호로 변환하고, RGB 영상신호들은 RGB 영상신호 출력 블록(3-10)으로 전송된다; 홀수 및 짝수 분할-화면 모드를 수행하기 위한 영상 변환 처리는 다음과 같다: 홀수 및 짝수 분할-화면 모드 RGB 영상 변환 블록(3-9)은 4개의 LINK의 LVDS 데이터 중에서 2개의 홀수 픽셀 LINK 및 2개의 짝수 픽셀 LINK를 먼저 검출한 다음, LVDS 동기 신호, 두 개의 홀수 및 두 개의 짝수 LINK 데이터를 병렬 데이터로 구성하고, 그 병렬 데이터는, 홀수 픽셀 및 짝수 픽셀 RGB 영상 데이터, 그리고 홀수 픽셀 RGB 영상신호 및 짝수 픽셀 RGB 영상신호를 형성하는 RGB 동기화 신호를 생성하기 위해 상기 이중 LINK 모드 변환 방법에 따라 처리된다.
RGB 영상신호 출력 블록(3-10)은 RGB 변환 블록 선택 신호에 따라 대응하는 RGB 영상신호를 선택하고 그 RGB 영상신호를 RGB 출력 클록과 함께 DP 영상신호 변환 유닛(4)으로 전송한다. 동기 모드 제어가 생성되면, 영상 동기 신호는 역방향으로 동작한다; RGB 출력 클록의 유효 에지와 RGB 데이터의 샘플링 중심 사이의 위상이 비교되고, 출력 클록 및 데이터는 신호 지연 성분에 의해 미세 지연 처리를 거쳐 그 사이의 위상차를 제거함으로써 출력 클록이 항상 데이터의 샘플링 중심에 있도록 보장한다.
S400, 영상 변환 구성 유닛(5)이 DP 영상 변환 시작 명령를 수신한 후, DP 영상신호 변환 유닛(4)은 RGB 영상신호를 DP 영상신호로 변환하고 DP 영상신호를 DP 디스플레이 모듈로 전송한다. 본 실시예의 DP 영상신호 변환 유닛(4)은 DP 레지스터 블록(4-1), 좌측 DP 영상신호 변환 블록(4-2), 우측 DP 영상신호 변환 블록(4-3) 및 DP 액정 디스플레이 모듈 커넥터(4-4)를 포함하고, 각 블록에 관한 자세한 설명은 다음과 같다.
DP 레지스터 블록(4-1)은 기록된 DP 레지스터 명령에 따라 좌측 DP 영상신호 변환 블록(4-2) 및 우측 DP 영상신호 변환 블록(4-3)을 제어하고 DP 변환을 위한 구성 및 동작을 동시에 수행한다. 상기 DP 레지스터 명령은 DP 변환 구성 명령과 DP 변환 시작 명령을 포함한다.
좌측 DP 영상신호 변환 블록(4-2)은 RGB 영상신호를 수신하고, RGB 영상신호를 좌측 채널 DP 영상신호로 변환하는 구성 및 변환 동작을 수행하고, 변환된 좌측 채널 DP 영상신호를 DP 액정 디스플레이 모듈 커넥터(4-4)로 전송하고, DP 변환 구성 명령이 DP 레지스터 구성 블록(4-1)으로부터 수신되면, 대응하는 구성 및 변환 동작이 완료되고, DP 레지스터 블록(4-1)이 DP 디스플레이 모듈 초기화 명령을 수신하면, DP 디스플레이 모듈 초기화 명령은 DP 액정 디스플레이 모듈 커넥터(4-4)를 통해 DP 디스플레이 모듈로 전송된다; DP 변환 시작 명령이 DP 레지스터 블록(4-1)으로부터 수신되면, 변환 동작이 개시된다.
우측 DP 영상신호 변환 유닛(4-3)은 RGB 영상신호를 수신하고, RGB 영상신호를 우측 채널 DP 영상신호로 변환하는 구성 및 변환 동작을 수행하고, 변환된 우측 채널 DP 영상신호를 DP 액정 디스플레이 모듈 커넥터(4-4)로 전송하고, DP 변환 구성 명령이 DP 레지스터 블록(4-1)으로부터 수신되면, 대응하는 구성 및 변환 동작이 완료되고, DP 레지스터 블록(4-1)이 DP 디스플레이 모듈 초기화 명령을 수신하면, DP 디스플레이 모듈 초기화 명령은 DP 액정 디스플레이 모듈 커넥터(4-4)를 통해 DP 디스플레이 모듈로 전송된다; DP 변환 시작 명령이 DP 레지스터 블록(4-1)으로부터 수신되면, 변환 동작이 개시된다.
변환 블록 선택 신호가 단일, 이중 또는 사중 LINK 모드인 경우, 그 RGB 데이터 및 동기 신호(전체 화면 신호)는 DP 영상신호 변환 유닛(4)에 출력되는 2개의 경로에 복사되고; 좌측 및 우측 분할-화면 변환 모드가 선택되면, 좌측 DP 영상신호 변환 블록(4-2) 및 우측 DP 영상신호 변환 블록(4-3)에 좌측 절반, 및 우측 절반 화면 데이터 및 동기화 신호에 따라 좌측 절반 화면 RGB 영상신호와 우측 절반 화면 RGB 영상신호가 각각 출력된다; 홀수 및 짝수 분할-화면 변환 모드가 선택되면, DP 영상신호 변환 유닛(4)에 홀수 픽셀 병렬 데이터, 짝수 픽셀 병렬 데이터 및 동기 신호에 따라 RGB 홀수 분할-화면 영상신호 및 RGB 짝수 분할-화면 영상신호가 각각 출력된다.
DP 액정 디스플레이 모듈 커넥터(4-4)는 좌측 채널 DP 영상신호 및 우측 채널 DP 영상신호를 동시에 수신하고, DP 디스플레이 모듈(6)에 연결되어 좌측 채널 DP 영상신호 및 우측 채널 DP 영상신호를 DP 디스플레이 모듈로 전송한다.
영상 변환 구성 유닛(5)은 수신될 LVDS 영상신호의 특성에 따라 LVDS 영상신호 디코딩 파라미터를 설정하고, LVDS 영상 디코딩 제어 신호를 생성하고, LVDS 영상 디코딩 제어 신호를 LVDS 영상신호 디코딩 유닛(2)으로 전송하고; LVDS 영상 변환 파라미터를 설정하고, LVDS 영상 변환 제어 신호를 생성하고, LVDS 영상 변환 제어 신호를 RGB 영상신호 변환 유닛(3)으로 전송하고; DP 영상 변환 구성 파라미터를 판독하고 DP 변환 구성 명령 및 DP 디스플레이 모듈 초기화 명령을 DP 영상신호 변환 유닛(4)에 발행하고; RGB 영상신호 변환 유닛(3)으로부터 DP 영상 변환 시작 명령을 수신한 후에 DP 영상 변환 시작 명령을 발행하고, DP 영상신호 변환 유닛(4)에 DP 영상 변환 시작 명령을 송신한다. 본 실시예의 영상 변환 구성 유닛(5)은 수동 DIP 스위치(5-1), JTAG 인터페이스(5-2) 및 DP 영상 변환 구성 블록(5-3)을 포함한다. 각 블록에 관한 자세한 설명은 다음과 같다.
수동 DIP 스위치(5-1)는 LVDS 영상신호 디코딩 파라미터 및 LVDS 영상 변환 파라미터를 설정한다; JTAG 인터페이스(5-2)는 DP 영상 변환 구성 파라미터를 수신한다; DP 영상 변환 구성 블록(5-3)은 LVDS 영상신호 디코딩 파라미터를 LVDS 영상 디코딩 제어 신호로 변환하여 LVDS 영상 디코딩 제어 신호를 LVDS 영상신호 디코딩 유닛(2)으로 전송하고, LVDS 영상 변환 파라미터를 LVDS 영상 변환 제어 신호로 변환하여 LVDS 영상 변환 제어 신호를 RGB 영상신호 변환 유닛(3)으로 전송하고, DP 영상 변환 구성 파라미터를 독출하여 DP 변환 구성 명령 및 DP 디스플레이 모듈 초기화 명령을 DP 영상신호 변환 유닛(4)에 발행하고, RGB 영상신호 변환 유닛(3)이 DP 영상 변환 시작 신호를 수신한 후 DP 영상 변환 시작 명령을 생성하여 DP 영상 변환 시작 명령을 DP 영상신호 변환 유닛(4)으로 전송한다.
전원을 켜기 전에 DIP 스위치(5-1)는 LVDS 영상 디코딩 및 변환 구성을 위해 설정되며, 전원이 켜진 후 DP 영상 변환 구성 블록(5-3)은 DIP 상태에 따라 LVDS 영상 디코딩 제어 신호 및 LVDS 영상 변환 제어 신호를 생성하고, 그런 다음 DP 영상 변환 구성 파라미터가 JTAG 인터페이스(5-2)로부터 판독되고, 레지스터 명령의 형태로 하나씩 DP 영상신호 변환 유닛(4)에 기입된다. DP 변환 구성 명령이 먼저 쓰여진다. DP 영상신호 변환 유닛(4)이 구성을 완료하고 적절히 동작하기 시작한 것을 확인한 후, DP 디스플레이 모듈 초기화 명령이 기록된다. 각 명령이 기록된 후, 레지스터의 상태 값이 읽혀 명령이 실행을 완료하는지 확인하고, 그런 다음 DP 영상 변환 제어 신호를 수신하면, DP 변환 시작 명령이 레지스터에 기록되어 DP 영상 변환 동작을 개시할 수 있다.
본 실시 예의 기능 블록들 각각은 FPGA에 의해 구현될 수 있고, DP 영상 변환 구성 블록(5-3)은 또한 종래의 MCU에 의해 구현될 수 있다. DP 영상신호 변환 유닛(4)은 또한 DP 신호의 변환을 달성하기 위해 2개의 전용 DP 브리지 칩을 사용함으로써 구현될 수 있다.
<실시예 2>
본 실시예는 제1 실시예에 기초하여 버퍼링 및 주파수 곱셈 유닛(6)을 추가하고, LVDS 영상신호를 DP1.2 영상신호로 변환하는 것을 일 실시 예로서 설명한다.
도 2 및 도 5를 참고하면, 본 실시예의 LVDS 영상신호를 DP1.2 영상신호로 변환하는 시스템은 LVDS 영상신호 변환 유닛, 버퍼링 및 주파수 곱셈 유닛, 및 DP1.2 영상신호 변환 유닛을 포함한다.
LVDS 영상신호 변환 유닛는 LVDS 영상신호를 RGB 영상신호로 변환하는 데 사용된다. 이 실시예에서 LVDS 영상신호를 RGB 영상신호로 변환하는 처리는 중국 특허 "LVDS 영상신호를 4 LANE DP 영상신호로 변환하는 방법 및 시스템"(공개 번호 CN104966477A)의 처리와 동일할 수 있다. 즉, RGB 영상신호는 LVDS 영상신호 수신 유닛(1), LVDS 영상신호 디코딩 유닛(2), RGB 영상신호 변환 유닛(3) 및 영상 변환 구성 유닛(5)에 의해 획득되고, 변환 처리는 종래 기술이며 여기에 설명되어 있지 않다.
중국 공개 특허 공보 CN104966477A와 비교하여, 본 실시예의 LVDS 영상신호를 DP1.2 영상신호로 변환하는 시스템은 획득된 RGB 영상신호에 대해 버퍼링 및 주파수 곱셈 처리를 수행하고 처리된 신호를 출력하는 버퍼링 및 주파수 곱셈 유닛(6)을 더 포함한다. 버퍼링 및 주파수 곱셈 유닛(6)은 좌측 채널 RGB 영상신호 버퍼링 및 주파수 곱셈 유닛(6-1), 우측 채널 RGB 영상신호 버퍼링 및 주파수 곱셈 유닛(6-2) 및 RGB 영상신호 동기화 유닛(6-3)을 포함한다. 좌측 채널 RGB 영상신호 버퍼링 및 주파수 곱셈 유닛(6-1)의 입력은 RGB 영상신호 출력 블록(3-10)에 연결되고, 좌측 채널 RGB 영상신호 버퍼링 및 주파수 곱셈 유닛(6-1)의 출력은 좌측 DP1.2 영상신호 변환 블록(4-2)에 연결된다; 우측 채널의 RGB 영상신호 버퍼링 및 주파수 곱셈 유닛(6-2)의 입력은 RGB 영상신호 출력 블록(3-10)에 연결되고, 우측 채널 RGB 영상신호 버퍼링 및 주파수 곱셈 유닛(6-2)의 출력은 우측 DP1.2 영상신호 변환 블록(4-3)에 연결된다; 좌측 DP1.2 영상신호 변환 블록(4-2)과 우측 DP1.2 영상신호 변환 블록(4-3)은 DP1.2 디스플레이 모듈 커넥터에 각각 연결되고, 좌측 DP1.2 영상신호 변환 블록(4-2) 및 우측 DP1.2 영상신호 변환 블록(4-3)은 각각 DP1.2 레지스터 블록(4-1)에 연결된다.
위 시스템에서 LVDS 영상신호를 DP1.2 영상신호로 변환하는 과정은 다음과 같다.
1. LVDS 영상신호를 RGB 영상신호로 변환하는 것은 종래 기술이며 여기서 설명하지 않는다.
2, 획득된 RGB 영상신호에 대해 버퍼링 및 주파수 곱셈 처리를 수행한 후 처리된 신호를 출력하는 것, 즉, 좌측 채널 RGB 영상신호 버퍼링 및 주파수 곱셈 유닛(6-1)은 출력된 좌측 채널 RGB 영상신호에 대해 데이터 버퍼링 및 데이터 주파수 곱셈 프로세스를 수행하여 좌측 채널 데이터 및 클록 주파수를 개선한다;
우측 채널 RGB 영상신호 버퍼링 및 주파수 곱셈 유닛(6-2)은 출력된 우측 채널의 RGB 영상신호에 대해 데이터 버퍼링 및 데이터 주파수 곱셈 처리를 수행하여 우측 채널 데이터 및 클록 주파수를 개선한다;
RGB 영상신호 동기화 유닛(6-3)은 획득된 좌측 채널 데이터를 획득된 우측 채널 데이터와 동기화하여 RGB 데이터 신호의 두 경로가 동시에 출력될 수 있도록 한다.
그 출력된 주파수 곱셈 신호는 DP1.2 영상신호를 얻기 위한 DP1.2 변환 구성 명령과 DP1.2 변환 시작 명령에 따라 DP1.2 변환을 위한 구성 및 변환을 수행한다. 즉, DP1.2 레지스터 블록(4-1)은 기록된 DP1.2 레지스터 명령에 따라 DP1.2 변환을 위한 구성 및 작동을 제어한다;
좌측 DP1.2 신호 변환 블록(4-2)은 좌측 채널 RGB 영상신호 버퍼링 및 주파수 곱셈 유닛(6-1)에 의해 동기화된 후 좌측 채널 RGB 영상신호를 수신하고, 동기화된 좌측 채널 RGB 영상신호를 좌측 채널 DP1.2 영상신호로 변환하는 구성 및 변환 동작을 수행한다;
우측 DP1.2 신호 변환 블록(4-3)은 우측 채널 RGB 영상신호 버퍼링 및 주파수 곱셈 유닛(6-2)에 의해 동기화된 후 우측 채널 RGB 영상신호를 수신하고, 동기화된 우측 채널 RGB 영상신호를 우측 채널 DP1.2 영상신호로 변환하는 구성 및 변환 동작을 수행한다;
DP1.2 디스플레이 모듈 커넥터(4-4)는 획득된 왼쪽 채널 DP1.2 영상신호와 우측 채널 DP1.2 영상신호를 동시에 수신하고, 좌측 채널 DP1.2 영상신호 및 우측 채널 DP1.2 영상신호를 DP 디스플레이 모듈로 전송하기 위해 DP 디스플레이 모듈에 연결된다.
본 발명은 액정 모듈의 디스플레이 및 테스트 분야를 포함하지만, 이에 한정되는 것은 아니다. OLED 디스플레이 모듈 및 플라즈마 디스플레이 모듈과 같은 평판 디스플레이 모듈의 신호 인터페이스는 보편적인 특성을 갖기 때문에, 본 발명은 또한 OLED 디스플레이 모듈 및 플라즈마 디스플레이 모듈과 같은 평판 디스플레이 모듈의 디스플레이 및 테스트 분야에 적용될 수 있다. 또한, 평판 디스플레이 모듈의 신호 인터페이스 표준이 자주 업데이트되고 업그레이드되기 때문에, 본 발명은 기존의 DP 1.0 / DP 1.1 / DP1.2 / DP 1.3 인터페이스 표준 신호 변환을 포함 하나 이에 한정되지 않고, DP 인터페이스 표준 신호와 유사한 효과를 갖는 영상 전자 표준 협회 및 다른 유형의 이미지 인터페이스 표준 신호에 의해 연속적으로 출시되는 새로운 DP 인터페이스 표준 신호와 호환될 수 있다.
본 발명은 상술 한 실시 예에 한정되지 않으며, 본 발명의 기술 원리 및 체계에 따라 또는 본 발명의 교시에 따라 당업자에 의해 만들어진 몇몇 개선, 변경, 수정, 변형 및 대체는 본 발명의 범주 내에서 고려된다.
1- LVDS 영상신호 수신 유닛; 1-1- LVDS 영상신호 인터페이스; 1-2- LVDS 영상신호 종단 블록, 1-3- LVDS 클록 신호 복조 블록, 1-4- LVDS 데이터 신호 복조 블록, 1-5- LVDS 복조 동적 보정 블록;
2- LVDS 영상신호 디코딩 유닛; 2-1- LVDS 영상 동기 및 버퍼링 블록; 2-2- LVDS 영상신호 시퀀싱 블록; 2-3- LVDS 영상 동기 신호 디코딩 블록; 2-4- LVDS 영상 데이터 디코딩 블록;
3- RGB 영상신호 변환 유닛; 3-1- RGB 영상신호 적응 제어 블록; 3-2- RGB 영상 클록 적응 구성 블록; 3-3- RGB 영상 클록 생성 블록; 3-4- RGB 영상 클록 출력 수정 블록; 3-5- 단일 링크 모드 RGB 영상 변환 블록; 3-6- 이중 링크 모드 RGB 영상 변환 블록; 3-7- 사중 링크 모드 RGB 영상 변환 블록; 3-8- 좌측 및 우측 분할-화면 모드 RGB 영상 변환 블록; 3-9- 홀수 및 짝수 분할화면 모드 RGB 영상 변환 블록; 3-10- RGB 영상신호 출력 블록;
4- DP 영상신호 변환 유닛; 4-1- DP 레지스터 블록; 4-2- 좌측 DP 영상신호 변환 블록; 4-3- 우측 DP 영상신호 변환 블록; 4-4- DP 액정 디스플레이 모듈 커넥터;
5- 영상 변환 구성 유닛; 5-1- 수동 DIP 스위치; 5-2- JTAG 인터페이스; 5-3- DP 영상 변환 구성 블록;
6- 버퍼링 및 주파수 곱셈 유닛; 6-1- 좌측 채널 RGB 영상신호 버퍼링 및 주파수 곱셈 유닛; 6-2- 우측 채널 RGB 영상신호 버퍼링 및 주파수 곱셈 유닛; 6-3- RGB 영상신호 동기화 유닛.
2- LVDS 영상신호 디코딩 유닛; 2-1- LVDS 영상 동기 및 버퍼링 블록; 2-2- LVDS 영상신호 시퀀싱 블록; 2-3- LVDS 영상 동기 신호 디코딩 블록; 2-4- LVDS 영상 데이터 디코딩 블록;
3- RGB 영상신호 변환 유닛; 3-1- RGB 영상신호 적응 제어 블록; 3-2- RGB 영상 클록 적응 구성 블록; 3-3- RGB 영상 클록 생성 블록; 3-4- RGB 영상 클록 출력 수정 블록; 3-5- 단일 링크 모드 RGB 영상 변환 블록; 3-6- 이중 링크 모드 RGB 영상 변환 블록; 3-7- 사중 링크 모드 RGB 영상 변환 블록; 3-8- 좌측 및 우측 분할-화면 모드 RGB 영상 변환 블록; 3-9- 홀수 및 짝수 분할화면 모드 RGB 영상 변환 블록; 3-10- RGB 영상신호 출력 블록;
4- DP 영상신호 변환 유닛; 4-1- DP 레지스터 블록; 4-2- 좌측 DP 영상신호 변환 블록; 4-3- 우측 DP 영상신호 변환 블록; 4-4- DP 액정 디스플레이 모듈 커넥터;
5- 영상 변환 구성 유닛; 5-1- 수동 DIP 스위치; 5-2- JTAG 인터페이스; 5-3- DP 영상 변환 구성 블록;
6- 버퍼링 및 주파수 곱셈 유닛; 6-1- 좌측 채널 RGB 영상신호 버퍼링 및 주파수 곱셈 유닛; 6-2- 우측 채널 RGB 영상신호 버퍼링 및 주파수 곱셈 유닛; 6-3- RGB 영상신호 동기화 유닛.
Claims (14)
- LVDS 영상신호를 DP 영상신호로 변환하는 방법에 있어서,
제 1 단계; LVDS 영상신호를 수신하고 LVDS 병렬로 복조된 데이터 및 LVDS 픽셀 클록을 생성하기 위해 상기 수신된 LVDS 영상신호를 복조하는 단계;
제 2 단계; LVDS 영상 디코딩 제어 신호 및 LVDS 픽셀 클록에 따라 상기 LVDS 병렬로 복조된 데이터에 대해 영상 디코딩을 수행하여 LVDS 영상 소스 데이터 및 LVDS 영상 소스 동기 신호를 생성하는 단계;
제 3 단계; 상기 LVDS 영상 소스 데이터 및 상기 LVDS 영상 소스 동기 신호를 LVDS 영상 변환 제어 신호에 따라 RGB 영상신호로 변환하는 단계; 및
제 4 단계; DP 변환 구성 명령 및 DP 변환 시작 명령에 따라 상기 RGB 영상신호에 대해 DP 변환 구성 및 DP 변환 동작을 수행하여 DP 영상신호를 획득하는 단계;를 포함하고,
상기 DP 영상신호의 출력 대상은, 1 LANE, 및/또는 2 LANE, 및/또는 4 LANE, 및/또는 8 LANE 유형의 DP 액정 디스플레이 모듈을 포함하고;
상기 DP 액정 디스플레이 모듈이, 4 LANE 전체-화면 유형인 경우, LINK 변환 모드 제어 신호에 따라 LVDS 단일 LINK 모드, 또는 이중 LINK 모드 또는 사중 LINK 모드의 영상 변환이 수행되고, 상기 LVDS 영상신호는 단일 LINK 모드, 또는 이중 LINK 모드 또는 사중 LINK 모드의 해당 유형으로 전송되며;
상기 DP 액정 디스플레이 모듈이, 8 LANE 분할-화면 유형인 경우, LINK 변환 모드 제어 신호에 따라 좌우 분할-화면 모드 그리고, 홀수 및 짝수 분할-화면 모드의 영상 변환이 수행되며, 상기 LVDS 영상신호는 사중 LINK 모드의 유형으로 전송되는, 방법. - 제 1 항에 있어서,
상기 제 1 단계는,
LVDS 수신 클록 및 LVDS 데이터를 포함하는 상기 LVDS 영상신호를 수신하는 단계;
상기 수신된 LVDS 영상신호에 종단 작업을 수행하고, 상기 LVDS 수신 클록 및 상기 LVDS 데이터를 출력하는 단계;
복조 클록 및 복조 인에이블 신호를 생성하기 위해 각 LINK 마다 상기 LVDS 수신 클록을 복조하는 단계; 및
각 LINK의 상기 복조 클록 및 상기 복조 인에이블 신호에 의해 해당 LINK의 상기 LVDS 데이터를 상기 LVDS 병렬로 복조된 데이터로 복조하고, 동시에 상기 LVDS 수신 클록을 상기 LVDS 픽셀 클록으로 복조하는 단계;를 포함하는 방법. - 제 1 항에 있어서,
상기 제 2 단계는,
글로벌 클록 경로를 통해 상기 LVDS 픽셀 클록을 LVDS 영상 소스 픽셀 클록으로 변환하고, 동기 데이터로 만들기 위해 상기 LVDS 영상 소스 픽셀 클록을 사용하여 하나씩 판독하기 전에 각 LINK의 상기 LVDS 픽셀 클록을 사용하여 각 LINK 마다 상기 LVDS 병렬로 복조된 데이터를 캐싱용 DC-FIFO에 동시에 기록하는 단계;
LVDS 홀수-짝수 픽셀 역-제어 신호를 수신하면 두 링크의 LINK1 및 LINK2의 데이터를 교환하고, LVDS 영상신호 순차-제어 신호를 수신하면, LINK1, LINK2, LINK3, LINK4의 순서로 네 개의 링크를 정렬하는 단계;
동시에 판독되는 각 LINK의 상기 LVDS 병렬로 복조된 데이터를 상기 수신된 LVDS 영상 디코딩 제어 신호에 따라 상기 LVDS 영상 소스 동기 신호로 디코딩하는 단계; 및
동시에 판독되는 각 LINK의 상기 LVDS 병렬로 복조된 데이터를 상기 수신된 LVDS 영상 디코딩 제어 신호에 따라 각 LINK의 LVDS 영상 소스 데이터 신호로 디코딩하는 단계;를 포함하는 방법. - 제 3 항에 있어서,
상기 제 3 단계는,
상기 LVDS 영상 변환 제어 신호에 따라, 매칭된 RGB 영상 클록 구성 신호를 생성하는 단계;
상기 RGB 영상 클록 구성 신호에 따라 로컬 클록 신호에 의해 대응하는 구성 파라미터 및 구성 인에이블 신호를 생성하는 단계;
상기 구성 파라미터 및 상기 구성 인에이블 신호에 따라 RGB 영상 클록을 생성하고, 상기 LVDS 픽셀 클록에 대응하는 주파수 곱셈 동작을 수행하는 단계;
단일 LINK 모드로 구성될 때 LVDS 영상 소스 픽셀 클록을 동일한 주파수를 갖는 RGB 영상 픽셀 클록으로 변환하는 단계; 또는
이중 LINK 모드로 구성될 때 LVDS 영상 소스 픽셀 클록을 2배 주파수를 갖는 RGB 영상 픽셀 클록으로 변환하는 단계; 또는
사중 LINK 모드로 구성될 때 LVDS 영상 소스 픽셀 클록을 4배 주파수를 갖는 RGB 영상 픽셀 클록으로 변환하는 단계;
반 클록 사이클만큼 지연된 위상을 갖는 입력 RGB 영상 클록을 RGB 출력 클록 신호로 사용하는 단계;
1개 LINK 상의 상기 LVDS 영상 소스 동기 신호 및 상기 LVDS 영상 소스 데이터를 RGB 영상신호 출력으로 변환하는 단계; 또는
2개 LINK 상의 상기 LVDS 영상 소스 동기 신호 및 상기 LVDS 영상 소스 데이터를 RGB 영상신호 출력으로 변환하는 단계; 또는
4개 LINK 상의 상기 LVDS 영상 소스 동기 신호 및 상기 LVDS 영상 소스 데이터를 RGB 영상신호 출력으로 변환하는 단계; 또는
4개 LINK 상의 상기 LVDS 영상 소스 동기 신호 및 상기 LVDS 영상 소스 데이터를 좌측 절반 화면 RGB 영상신호 및 우측 절반 화면 RGB 영상신호 출력으로 변환하는 단계; 또는
4개의 링크 상의 상기 LVDS 영상 소스 동기 신호 및 상기 LVDS 영상 소스 데이터를 RGB 영상신호 출력으로 전송하는 홀수 픽셀 RGB 영상신호 및 짝수 픽셀 RGB 영상신호로 변환하는 단계;
RGB 변환 블록 선택 신호에 따라 대응하는 RGB 영상신호를 선택하고, 상기 RGB 출력 클록 출력과 함께 상기 선택된 RGB 영상신호에 대해 DP 영상신호 변환을 수행하는 단계;를 포함하는 방법. - 제 1 항에 있어서,
상기 DP 변환 구성 명령 및 상기 DP 변환 시작 명령은, 기록된 DP 레지스터 명령에 따라 발행되고
상기 제 4 단계는,
좌측 채널 RGB 주파수 곱셈 신호를 수신하고, 상기 DP 변환 구성 명령 및 상기 DP 변환 시작 명령에 따라 상기 좌측 채널 RGB 주파수 곱셈 신호에 대해 DP 변환 구성 및 DP 변환 동작을 수행하여 좌측 채널 DP 영상신호를 얻는 단계; 및
우측 채널 RGB 주파수 곱셈 신호를 수신하고, 상기 DP 변환 구성 명령 및 상기 DP 변환 시작 명령에 따라 상기 우측 채널 RGB 주파수 곱셈 신호에 대해 DP 변환 구성 및 DP 변환 동작을 수행하여 우측 채널 DP 영상신호를 얻는 단계;를 포함하는 방법. - LVDS 영상신호를 DP 영상신호로 변환하는 시스템에 있어서,
LVDS 영상신호 변환 유닛; 및 프로그램 가능 논리 장치에 제공되는 DP 영상신호 변환 유닛;을 포함하고,
상기 LVDS 영상신호 변환 유닛은, LVDS 영상신호를 RGB 영상신호로 변환하고,
상기 DP 영상신호 변환 유닛은, DP 영상신호를 얻기 위한 DP 변환 구성 명령 및 DP 변환 시작 명령에 따라 RGB 영상신호에 대해 DP 변환 구성 및 DP 변환 동작을 수행하고,
상기 DP 영상신호의 출력 대상은, 1 LANE, 및/또는 2 LANE, 및/또는 4 LANE, 및/또는 8 LANE 유형의 DP 액정 디스플레이 모듈을 포함하고;
상기 DP 액정 디스플레이 모듈이, 4 LANE 전체-화면 유형인 경우, LINK 변환 모드 제어 신호에 따라 LVDS 단일 LINK 모드, 또는 이중 LINK 모드 또는 사중 LINK 모드의 영상 변환이 수행되고, 상기 LVDS 영상신호는 단일 LINK 모드, 또는 이중 LINK 모드 또는 사중 LINK 모드의 해당 유형으로 전송되며;
상기 DP 액정 디스플레이 모듈이, 8 LANE 분할-화면 유형인 경우, LINK 변환 모드 제어 신호에 따라 좌우 분할-화면 모드 그리고, 홀수 및 짝수 분할-화면 모드의 영상 변환이 수행되며, 상기 LVDS 영상신호는 사중 LINK 모드의 유형으로 전송되는, 것을 특징으로 하는 시스템. - 제 6항에 있어서,
상기 LVDS 영상신호 변환 유닛은,
상기 LVDS 영상신호를 수신하고 상기 수신된 LVDS 영상신호를 복조하여 LVDS 병렬로 복조된 데이터 및 LVDS 픽셀 클록을 생성하는 LVDS 영상신호 수신 유닛;
상기 LVDS 영상 디코딩 제어 신호 및 상기 LVDS 픽셀 클록에 따라 상기 LVDS 병렬로 복조된 데이터를 영상 디코딩하여 LVDS 영상 소스 데이터 및 LVDS 영상 소스 동기 신호를 생성하는 LVDS 영상신호 디코딩 유닛; 및
LVDS 영상 변환 제어 신호에 따라 상기 LVDS 영상 소스 데이터 및 상기 LVDS 영상 소스 동기 신호를 RGB 영상신호로 변환하는 RGB 영상신호 변환 유닛;를 포함하는 시스템. - 제 6 항 또는 제 7 항에 있어서,
상기 DP 영상신호 변환 유닛은,
기록된 DP 레지스터 명령에 따라 DP 변환 구성 명령 및 DP 변환 시작 명령을 발행하는 DP 레지스터 블록;
좌측 채널 RGB 주파수 곱셈 신호를 수신하고, DP 변환 구성 명령 및 DP 변환 시작 명령에 따라 상기 좌측 채널 RGB 주파수 곱셈 신호에 대해 DP 변환 구성 및 DP 변환 동작을 수행하여 좌측 채널 DP 영상신호를 얻는 좌측 DP 신호 변환 블록;
우측 채널 RGB 주파수 곱셈 신호를 수신하고, DP 변환 구성 명령 및 DP 변환 시작 명령에 따라 상기 우측 채널 RGB 주파수 곱셈 신호에 대해 DP 변환 구성 및 DP 변환 동작을 수행하여 우측 채널 DP 영상신호를 얻는 우측 DP 신호 변환 블록; 및
좌측 채널 DP 영상신호 및 우측 채널 DP 영상신호를 동시에 수신하고, DP 디스플레이 모듈에 연결되어 상기 좌측 채널 DP 영상신호 및 상기 우측 채널 DP 영상신호를 상기 DP 디스플레이 모듈에 전송하는 DP 디스플레이 모듈 커넥터;를 포함하는 시스템. - LVDS 영상신호를 DP 영상신호로 변환하는 방법에 있어서,
단계 S1: LVDS 영상신호를 RGB 영상신호로 변환하는 단계;
단계 S2: 상기 RGB 영상신호에 대해 데이터 버퍼링 및 데이터 주파수 곱셈 처리를 순차적으로 수행하여 RGB 주파수 곱셈 신호를 얻는 단계;
단계 S3: DP 변환 구성 명령 및 DP 변환 시작 명령에 따라 RGB 주파수 곱셈 신호에 대해 DP 변환 구성 및 DP 변환 동작을 수행하여 DP 영상신호를 얻는 단계;를 포함하고,
상기 DP 영상신호의 출력 대상은, 1 LANE, 및/또는 2 LANE, 및/또는 4 LANE, 및/또는 8 LANE 유형의 DP 액정 디스플레이 모듈을 포함하고;
상기 DP 액정 디스플레이 모듈이, 4 LANE 전체-화면 유형인 경우, LINK 변환 모드 제어 신호에 따라 LVDS 단일 LINK 모드, 또는 이중 LINK 모드 또는 사중 LINK 모드의 영상 변환이 수행되고, 상기 LVDS 영상신호는 단일 LINK 모드, 또는 이중 LINK 모드 또는 사중 LINK 모드의 해당 유형으로 전송되며;
상기 DP 액정 디스플레이 모듈이, 8 LANE 분할-화면 유형인 경우, LINK 변환 모드 제어 신호에 따라 좌우 분할-화면 모드 그리고, 홀수 및 짝수 분할-화면 모드의 영상 변환이 수행되며, 상기 LVDS 영상신호는 사중 LINK 모드의 유형으로 전송되는 방법. - 제 9 항에 있어서,
상기 RGB 영상신호는, 좌측 채널 RGB 영상신호 및 우측 채널 RGB 영상신호를 포함하고,
상기 단계 S2는,
단계 S21: 좌측 채널의 데이터 전송률 및 클록 주파수를 향상시키기 위해 상기 좌측 채널 RGB 영상신호에 대해 데이터 버퍼링 및 데이터 주파수 곱셈 처리를 순차적으로 수행하는 단계; 및 우측 채널의 데이터 전송률 및 클록 주파수를 향상시키기 위해 상기 우측 채널 RGB 영상신호에 대해 데이터 버퍼링 및 데이터 주파수 곱셈 처리를 동시에 그리고 순차적으로 수행하는 단계;
단계 S22: 좌측 채널 데이터 및 우측 채널 데이터에 대해 동기화 처리를 수행하여 동시에 전송되는 좌측 채널 RGB 주파수 곱셈 신호 및 우측 채널 RGB 주파수 곱셈 신호를 획득하는 단계;를 포함하는 방법. - 제 10 항에 있어서,
상기 DP 변환 구성 명령 및 상기 DP 변환 시작 명령은, 기록된 DP 레지스터 명령에 따라 발행되고,
상기 단계 S3은,
좌측 채널 RGB 주파수 곱셈 신호를 수신하고, DP 변환 구성 명령 및 DP 변환 시작 명령에 따라 좌측 채널 RGB 주파수 곱셈 신호에 대하여 DP 변환 구성 및 DP 변환 동작을 수행하여 좌측 채널 DP 영상신호를 얻는 단계; 및 동시에
우측 채널 RGB 주파수 곱셈 신호를 수신하고, DP 변환 구성 명령 및 DP 변환 시작 명령에 따라 우측 채널 RGB 주파수 곱셈 신호에 대하여 DP 변환 구성 및 DP 변환 동작을 수행하여 우측 채널 DP 영상신호를 얻는 단계;를 포함하는 방법. - LVDS 영상신호를 DP 영상신호로 변환하는 시스템에 있어서,
LVDS 영상신호 변환 유닛; 버퍼링 및 주파수 곱셈 유닛; 및 프로그램 가능 논리 장치에 제공되는 DP 영상신호 변환 유닛;을 포함하고,
상기 LVDS 영상신호 변환 유닛은, LVDS 영상신호를 RGB 영상신호로 변환하고,
상기 버퍼링 및 주파수 곱셈 유닛은, RGB 영상신호에 대해 데이터 버퍼링 및 데이터 주파수 곱셈 처리를 순차적으로 수행하여 RGB 주파수 곱셈 신호를 얻고,
상기 DP 영상신호 변환 유닛은, DP 변환 구성 명령 및 DP 변환 시작 명령에 따라 RGB 주파수 곱셈 신호에 대해 DP 변환 구성 및 DP 변환 동작을 수행하여 DP 영상신호를 얻으며,
상기 DP 영상신호의 출력 대상은, 1 LANE, 및/또는 2 LANE, 및/또는 4 LANE, 및/또는 8 LANE 유형의 DP 액정 디스플레이 모듈을 포함하고;
상기 DP 액정 디스플레이 모듈이, 4 LANE 전체-화면 유형인 경우, LINK 변환 모드 제어 신호에 따라 LVDS 단일 LINK 모드, 또는 이중 LINK 모드 또는 사중 LINK 모드의 영상 변환이 수행되고, 상기 LVDS 영상신호는 단일 LINK 모드, 또는 이중 LINK 모드 또는 사중 LINK 모드의 해당 유형으로 전송되며;
상기 DP 액정 디스플레이 모듈이, 8 LANE 분할-화면 유형인 경우, LINK 변환 모드 제어 신호에 따라 좌우 분할-화면 모드 그리고, 홀수 및 짝수 분할-화면 모드의 영상 변환이 수행되며, 상기 LVDS 영상신호는 사중 LINK 모드의 유형으로 전송되는 시스템. - 제 12 항에 있어서,
상기 RGB 영상신호는, 좌측 채널 RGB 영상신호 및 우측 채널 RGB 영상신호를 포함하고,
상기 버퍼링 및 주파수 곱셈 유닛은,
좌측 채널의 데이터 전송률 및 클록 주파수를 향상시키기 위해 상기 좌측 채널 RGB 영상신호에 대해 데이터 버퍼링 및 데이터 주파수 곱셈 처리를 순차적으로 수행하는 좌측 채널 RGB 영상신호 버퍼링 및 주파수 곱셈 유닛;
우측 채널의 데이터 전송률 및 클록 주파수를 향상시키기 위해 상기 우측 채널 RGB 영상신호에 대해 데이터 버퍼링 및 데이터 주파수 곱셈 처리를 순차적으로 수행하는 우측 채널 RGB 영상신호 버퍼링 및 주파수 곱셈 유닛;
좌측 채널 데이터 및 우측 채널 데이터에 대해 동기화 처리를 수행하여 동시에 전송되는 좌측 채널 RGB 주파수 곱셈 신호 및 우측 채널 RGB 주파수 곱셈 신호를 획득하는 RGB 영상신호 동기화 유닛;을 포함하는 시스템. - 제 12 항에 있어서,
상기 DP 영상신호 변환 유닛은,
기록된 DP 레지스터 명령에 따라 상기 DP 변환 구성 명령 및 상기 DP 변환 시작 명령을 발행하는 DP 레지스터 블록;
좌측 채널 RGB 주파수 곱셈 신호를 수신하고, DP 변환 구성 명령 및 DP 변환 시작 명령에 따라 좌측 채널 RGB 주파수 곱셈 신호에 대해 DP 변환 구성 및 DP 변환 동작을 수행하여 좌측 채널 DP 영상신호를 얻는 좌측 DP 신호 변환 블록;
우측 채널 RGB 주파수 곱셈 신호를 수신하고, DP 변환 구성 명령 및 DP 변환 시작 명령에 따라 우측 채널 RGB 주파수 곱셈 신호에 대해 DP 변환 구성 및 DP 변환 동작을 수행하여 우측 채널 DP 영상신호를 얻는 우측 DP 신호 변환 블록;
좌측 채널 DP 영상신호 및 우측 채널 DP 영상신호를 동시에 수신하고, DP 디스플레이 모듈에 연결되어 좌측 채널 DP 영상신호 및 우측 채널 DP 영상신호를 DP 디스플레이 모듈에 전송하는 DP 디스플레이 모듈 커넥터;를 포함하는 시스템.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510365974.4A CN105049773A (zh) | 2015-06-29 | 2015-06-29 | Lvds视频信号转换为dp视频信号的方法及*** |
| CN201510365974.4 | 2015-06-29 | ||
| CN201510777335.9 | 2015-11-13 | ||
| CN201510777335.9A CN105516632B (zh) | 2015-11-13 | 2015-11-13 | Lvds视频信号转换为dp1.2视频信号的方法及*** |
| PCT/CN2016/087208 WO2017000849A1 (zh) | 2015-06-29 | 2016-06-27 | Lvds视频信号转换为dp视频信号的方法及*** |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180021174A KR20180021174A (ko) | 2018-02-28 |
| KR102025026B1 true KR102025026B1 (ko) | 2019-09-24 |
Family
ID=57607823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187002656A KR102025026B1 (ko) | 2015-06-29 | 2016-06-27 | Lvds 영상신호를 dp 영상신호로 변환하기 위한 방법 및 시스템 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6574493B2 (ko) |
| KR (1) | KR102025026B1 (ko) |
| WO (1) | WO2017000849A1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112004044B (zh) * | 2020-09-02 | 2022-04-01 | 深圳市研盛芯控电子技术有限公司 | 一种数字模拟信号转换集成电路 |
| CN113573000A (zh) * | 2021-07-27 | 2021-10-29 | 武汉帆茂电子科技有限公司 | 一种基于FPGA的Displayport HBR3信号转换装置 |
| CN113590519A (zh) * | 2021-08-09 | 2021-11-02 | 深圳驰越科技有限公司 | 基于Type-C接口的数据传输通道的切换装置及方法 |
| CN114268794B (zh) * | 2021-11-25 | 2024-05-03 | 兰州空间技术物理研究所 | 一种俄制非标显示*** |
| CN114245201A (zh) * | 2021-11-25 | 2022-03-25 | 湖南翰博薇微电子科技有限公司 | 视频扩屏显示方法、装置、***、计算机设备及存储介质 |
| CN115002383B (zh) * | 2022-08-05 | 2022-10-28 | 广东欧谱曼迪科技有限公司 | 一种sdi视频信号处理***、方法以及信号隔离*** |
| WO2024106254A1 (ja) * | 2022-11-14 | 2024-05-23 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置、コントローラ及びシステム |
| CN115882869B (zh) * | 2022-12-09 | 2024-01-30 | 中国科学院长春光学精密机械与物理研究所 | 基于信号时间特征的Camera-Link解码方法 |
| CN115946632B (zh) * | 2023-01-10 | 2023-08-18 | 润芯微科技(江苏)有限公司 | 一种多屏显示的中控娱乐***及显示方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN204348298U (zh) * | 2015-01-09 | 2015-05-20 | 苏州工业园区海的机电科技有限公司 | 一种将lvds视频信号转换为edp视频信号的装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101420572B (zh) * | 2007-10-24 | 2011-08-31 | 康佳集团股份有限公司 | 一种dp接口功能的实现方法与电视机 |
| JP5107205B2 (ja) * | 2008-10-22 | 2012-12-26 | レノボ・シンガポール・プライベート・リミテッド | ディスプレイ接続用のアダプタおよびディスプレイ接続システム |
| US8514955B2 (en) * | 2009-03-24 | 2013-08-20 | Megachips Corporation | Communication system, data transmitter, and data receiver capable of detecting incorrect receipt of data |
| CN102446477B (zh) * | 2011-12-30 | 2013-11-20 | 武汉精测电子技术股份有限公司 | 一种带有dp接口的液晶模组测试装置及测试方法 |
| CN103475841B (zh) * | 2013-09-25 | 2016-08-17 | 武汉精立电子技术有限公司 | Lvds视频信号转换为8lane左右分屏mipi视频信号方法 |
| CN104575342B (zh) * | 2014-12-30 | 2017-09-22 | 武汉精测电子技术股份有限公司 | 一体式液晶模组测试装置 |
| CN104575345B (zh) * | 2015-01-15 | 2017-02-01 | 武汉精测电子技术股份有限公司 | Oled模组测试***和测试方法 |
| CN105516632B (zh) * | 2015-11-13 | 2019-04-30 | 武汉精测电子集团股份有限公司 | Lvds视频信号转换为dp1.2视频信号的方法及*** |
| CN105049773A (zh) * | 2015-06-29 | 2015-11-11 | 武汉精测电子技术股份有限公司 | Lvds视频信号转换为dp视频信号的方法及*** |
-
2016
- 2016-06-27 KR KR1020187002656A patent/KR102025026B1/ko active IP Right Grant
- 2016-06-27 JP JP2017561954A patent/JP6574493B2/ja active Active
- 2016-06-27 WO PCT/CN2016/087208 patent/WO2017000849A1/zh active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN204348298U (zh) * | 2015-01-09 | 2015-05-20 | 苏州工业园区海的机电科技有限公司 | 一种将lvds视频信号转换为edp视频信号的装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6574493B2 (ja) | 2019-09-11 |
| WO2017000849A1 (zh) | 2017-01-05 |
| JP2018523363A (ja) | 2018-08-16 |
| KR20180021174A (ko) | 2018-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102025026B1 (ko) | Lvds 영상신호를 dp 영상신호로 변환하기 위한 방법 및 시스템 | |
| CN103475842B (zh) | Lvds视频信号转换为mipi视频信号方法 | |
| CN103475841B (zh) | Lvds视频信号转换为8lane左右分屏mipi视频信号方法 | |
| US8726062B2 (en) | Data recovery architecture (CDR) for low-voltage differential signaling (LVDS) video transceiver applications | |
| CN103491336B (zh) | 单link的lvds视频信号转换为mipi视频信号方法 | |
| CN104954723A (zh) | Lvds视频信号转换为1lane dp视频信号的方法及*** | |
| CN203574772U (zh) | 单link的lvds视频信号转换为mipi视频信号装置 | |
| CN103475840A (zh) | 四link的lvds视频信号转换为mipi视频信号方法 | |
| CN110581963B (zh) | 一种v-by-one信号转换方法、装置及电子设备 | |
| CN103475843B (zh) | 双link的lvds视频信号转换为mipi视频信号方法 | |
| CN105472288A (zh) | 一种v-by-one视频信号单路转多路的装置及方法 | |
| CN104967808A (zh) | Lvds视频信号转换为2lane dp视频信号的方法及*** | |
| US9842080B2 (en) | Bidirectional communication method and bidirectional communication apparatus using the same | |
| CN105049773A (zh) | Lvds视频信号转换为dp视频信号的方法及*** | |
| CN105491318A (zh) | 一种dp视频信号单路转多路的装置及方法 | |
| CN203504677U (zh) | Lvds视频信号转换为mipi视频信号装置 | |
| CN105025291A (zh) | 一种ttl视频信号的生成方法及生成装置 | |
| CN203574773U (zh) | Lvds视频信号转换为8lane左右分屏mipi视频信号装置 | |
| CN203691524U (zh) | 双linklvds视频信号转换mipi视频信号装置 | |
| CN104935859A (zh) | LVDS视频信号转换为适用于32LaneV-BY-ONE视频信号的方法及*** | |
| CN104853133A (zh) | LVDS视频信号转换为适用于8LaneV-BY-ONE视频信号的方法及*** | |
| CN204652546U (zh) | 用于将lvds转换为v-by-one视频信号的*** | |
| CN105472287A (zh) | 一种单路hdmi视频信号单路转多路的装置及方法 | |
| CN104966477A (zh) | Lvds视频信号转换为4lane dp视频信号的方法及*** | |
| CN104902210A (zh) | LVDS视频信号转换为适用于16LaneV-BY-ONE视频信号的方法及*** |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |