KR102023103B1 - Flexible Display and Method of Manufacturing Thin Film Transistor Based on Low Temperature Solution Process - Google Patents

Flexible Display and Method of Manufacturing Thin Film Transistor Based on Low Temperature Solution Process Download PDF

Info

Publication number
KR102023103B1
KR102023103B1 KR1020180025970A KR20180025970A KR102023103B1 KR 102023103 B1 KR102023103 B1 KR 102023103B1 KR 1020180025970 A KR1020180025970 A KR 1020180025970A KR 20180025970 A KR20180025970 A KR 20180025970A KR 102023103 B1 KR102023103 B1 KR 102023103B1
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
flexible
insulating layer
thin film
Prior art date
Application number
KR1020180025970A
Other languages
Korean (ko)
Other versions
KR20190105428A (en
Inventor
하태준
강병철
Original Assignee
광운대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광운대학교 산학협력단 filed Critical 광운대학교 산학협력단
Priority to KR1020180025970A priority Critical patent/KR102023103B1/en
Publication of KR20190105428A publication Critical patent/KR20190105428A/en
Application granted granted Critical
Publication of KR102023103B1 publication Critical patent/KR102023103B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L51/0097—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 실시예들은 저온 용액 공정 기반으로 박막 트랜지스터를 제작하는 방법, 기능화된 절연층에 전도층을 증착시킨 박막 트랜지스터 어레이, 이를 이용한 플렉서블 디스플레이 및 웨어러블 전자 장치를 제공한다.The embodiments provide a method of fabricating a thin film transistor based on a low temperature solution process, a thin film transistor array in which a conductive layer is deposited on a functionalized insulating layer, and a flexible display and a wearable electronic device using the same.

Description

플렉서블 디스플레이 및 저온 용액 공정에 기반한 박막 트랜지스터의 제조 방법 {Flexible Display and Method of Manufacturing Thin Film Transistor Based on Low Temperature Solution Process}Flexible display and method of manufacturing thin film transistor based on low temperature solution process

본 실시예가 속하는 기술 분야는 용액 공정에 기반한 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 이용한 플렉서블 디스플레이에 관한 것이다.The technical field of the present embodiment relates to a method of manufacturing a thin film transistor based on a solution process and to a flexible display using the thin film transistor.

이 부분에 기술된 내용은 단순히 본 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.The contents described in this section merely provide background information on the present embodiment and do not constitute a prior art.

플렉서블 디스플레이(Flexible Display)는 평면 디스플레이와 달리 접거나 휠 수 있는 등 형태를 변형시킬 수 디스플레이를 의미한다. 플렉서블 디스플레이는 휜 상태에서 내부가 깨지지 않고, 시야각의 왜곡을 개선하고, 설치 공간 또는 착용 물체에 적합한 형태로 변형이 가능하다. Flexible display refers to a display that can be deformed, such as being able to be folded or bent, unlike a flat display. The flexible display can be transformed into a shape suitable for an installation space or a wearable object without improving the distortion of the viewing angle without breaking the inside in the 휜 state.

플렉서블 디스플레이 내의 화소들은 매트릭스 형태로 배열되며, 박막 트랜지스터(Thin Film Transistor, TFT) 백플레인(Backplane)으로 지칭되는 TFT 어레이로부터 전기적 활성화가 이루어지면 빛(Luminescence)을 조절함으로써 구동이 된다. TFT 어레이는 각각의 독립적인 화소로 흐르는 전압 또는 전류를 제어하기 위한 일련의 소자(Switching TFT, Driving TFT)들로 기능한다.The pixels in the flexible display are arranged in a matrix form and are driven by adjusting the luminescence when electrical activation is made from a TFT array called a thin film transistor (TFT) backplane. The TFT array functions as a series of devices (Switching TFT, Driving TFT) for controlling the voltage or current flowing to each independent pixel.

기존의 유연 TFT 어레이는 기판 위에 버퍼층을 증착하고 버퍼층 위에 유기 절연막을 증착하는 공정을 이용하여 제작된다. 기판 위에 버퍼층을 증착하여 표면 거칠기, 물질 간 접착력(Adhesion)을 증가시켜 트랜지스터를 제작하였다. 하지만 버퍼층의 주요 물질로 SiN4, SiO2, Al2O3 등이 사용되며 이러한 물질은 진공 장비가 필요하기 때문에, 용액 공정을 이용하여 TFT 어레이를 제작하는 데 걸림돌로 작용하는 문제점이 있다.Conventional flexible TFT arrays are fabricated using a process of depositing a buffer layer on a substrate and an organic insulating film on the buffer layer. The transistor was fabricated by increasing the surface roughness and the adhesion between materials by depositing a buffer layer on the substrate. However, SiN 4 , SiO 2 , Al 2 O 3, etc. are used as the main material of the buffer layer, and since these materials require vacuum equipment, there is a problem in that they act as an obstacle in manufacturing a TFT array using a solution process.

본 발명의 실시예들은 유연 TFT 어레이의 유기 절연층을 용액 공정을 이용하여 버퍼층없이 유연 기판에 바로 증착하고, 유기 절연층을 작용기를 갖는 물질로 표면 처리하여 유기 절연층과 박막 전도층을 결합시킴으로써, TFT 어레이에 인장력을 가하더라도 TFT 어레이의 전달 특성을 유지하는 데 발명의 주된 목적이 있다.Embodiments of the present invention by depositing the organic insulating layer of the flexible TFT array directly on the flexible substrate without a buffer layer using a solution process, by treating the organic insulating layer with a material having a functional group to combine the organic insulating layer and the thin film conductive layer Therefore, the main purpose of the invention is to maintain the transfer characteristics of the TFT array even when a tensile force is applied to the TFT array.

본 발명의 실시예들은 유연 TFT 어레이를 플렉서블 디스플레이에 적용함으로써, 인장된 상태에서도 플렉서블 디스플레이의 화소를 안정적으로 제어하는 데 발명의 다른 목적이 있다.Embodiments of the present invention have another object of the present invention to stably control the pixels of the flexible display even in a stretched state by applying the flexible TFT array to the flexible display.

본 발명의 명시되지 않은 또 다른 목적들은 하기의 상세한 설명 및 그 효과로부터 용이하게 추론할 수 있는 범위 내에서 추가적으로 고려될 수 있다.Still other objects of the present invention may be further considered without departing from the following detailed description and effects thereof.

본 실시예의 일 측면에 의하면 희생 기판에 유연 용액을 증착하고 열처리하여 유연층을 형성하는 단계, 상기 유연층에 게이트 전극을 증착하는 단계, 상기 유연층 및 상기 게이트 전극 중에서 적어도 하나에 절연 용액을 증착하고 열처리하여 절연층을 형성하는 단계, 상기 절연층에 상기 전도 용액을 도포하여 전도층을 형성하는 단계, 및 상기 절연층 및 상기 전도층 중에서 적어도 하나에 소스 전극 및 드레인 전극을 증착하는 단계를 포함하는 저온 용액 공정에 기반한 박막 트랜지스터의 제조 방법을 제공한다.According to an aspect of the present embodiment, the step of depositing a flexible solution on a sacrificial substrate and heat treatment to form a flexible layer, depositing a gate electrode on the flexible layer, depositing an insulating solution on at least one of the flexible layer and the gate electrode And heat treating to form an insulating layer, applying the conductive solution to the insulating layer to form a conductive layer, and depositing a source electrode and a drain electrode on at least one of the insulating layer and the conductive layer. It provides a method for manufacturing a thin film transistor based on a low temperature solution process.

본 실시예의 다른 측면에 의하면, 전자 이동 통로를 형성하는 전도층, 상기 전도층에 연결되어 전자를 공급하는 소스(Source) 전극, 상기 전도층에 연결되어 상기 전자를 받는 드레인(Drain) 전극, 상기 전도층에 상기 전자가 흐르거나 흐르지 않게 조절하는 게이트(Gate) 전극, 상기 전도층과 상기 게이트 전극을 분리하며, 상기 전도층이 결합되도록 기능화된 절연층, 및 상기 절연층, 상기 게이트 전극, 상기 전도층, 상기 소스 전극, 및 상기 드레인 전극 중에서 적어도 하나에 연결된 유연층을 포함하는 박막 트랜지스터를 제공한다.According to another aspect of the present embodiment, a conductive layer forming an electron transfer passage, a source electrode connected to the conductive layer to supply electrons, a drain electrode connected to the conductive layer to receive the electrons, A gate electrode which controls the electrons to flow or not flow in the conductive layer, an insulating layer separating the conductive layer and the gate electrode, and functionalized to couple the conductive layer, and the insulating layer, the gate electrode, the Provided is a thin film transistor including a flexible layer connected to at least one of a conductive layer, the source electrode, and the drain electrode.

본 실시예의 또 다른 측면에 의하면, 유연층, 및 상기 유연층에 배열된 복수의 트랜지스터를 포함하며, 상기 복수의 트랜지스터 중에서 적어도 하나의 트랜지스터는, 전자 이동 통로를 형성하는 전도층, 상기 전도층에 연결되어 전자를 공급하는 소스(Source) 전극, 상기 전도층에 연결되어 상기 전자를 받는 드레인(Drain) 전극, 상기 전도층에 상기 전자가 흐르거나 흐르지 않게 조절하는 게이트(Gate) 전극, 및 상기 전도층과 상기 게이트 전극을 분리하며, 상기 전도층이 결합되도록 기능화된 절연층을 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이를 제공한다.According to still another aspect of the present embodiment, a flexible layer includes a plurality of transistors arranged in the flexible layer, and at least one of the plurality of transistors includes a conductive layer forming an electron transfer path and the conductive layer. A source electrode connected to supply electrons, a drain electrode connected to the conductive layer to receive the electrons, a gate electrode controlling the electrons to flow or not to flow in the conductive layer, and the conduction A thin film transistor array comprising a dielectric layer separated from a layer and the gate electrode, the functional layer being coupled to the conductive layer.

본 실시예의 또 다른 측면에 의하면, 복수의 트랜지스터를 갖는 트랜지스터 어레이와 유연층을 포함하는 백플레인, 및 상기 트랜지스터 어레이에서 변화한 전기 신호에 따라 시각 정보를 표시하는 화소를 갖는 표시부를 포함하며, 상기 복수의 트랜지스터 중에서 적어도 하나의 트랜지스터는, 전자 이동 통로를 형성하는 전도층, 상기 전도층에 연결되어 전자를 공급하는 소스(Source) 전극, 상기 전도층에 연결되어 상기 전자를 받는 드레인(Drain) 전극, 상기 전도층에 상기 전자가 흐르거나 흐르지 않게 조절하는 게이트(Gate) 전극, 및 상기 전도층과 상기 게이트 전극을 분리하며, 상기 전도층이 결합되도록 기능화된 절연층을 포함하는 것을 특징으로 하는 플렉서블 디스플레이를 제공한다.According to yet another aspect of the present embodiment, a display unit includes a transistor array having a plurality of transistors, a backplane including a flexible layer, and a pixel configured to display visual information according to an electrical signal changed in the transistor array. At least one of the transistors of the at least one transistor, a conductive layer forming an electron transfer path, a source electrode connected to the conductive layer to supply electrons, a drain electrode connected to the conductive layer to receive the electrons, Flexible display, characterized in that it comprises a gate electrode for controlling the electrons flowing or not flowing in the conductive layer, and an insulating layer separating the conductive layer and the gate electrode, the functional layer is coupled to the conductive layer. To provide.

본 실시예의 또 다른 측면에 의하면, 적어도 하나의 전기 신호를 발생시키는 전자 회로, 및 상기 전자 회로에 연결되어 상기 전자 회로를 제어하는 트랜지스터를 갖는 구동 회로를 포함하며, 상기 트랜지스터는, 전자 이동 통로를 형성하는 전도층, 상기 전도층에 연결되어 전자를 공급하는 소스(Source) 전극, 상기 전도층에 연결되어 상기 전자를 받는 드레인(Drain) 전극, 상기 전도층에 상기 전자가 흐르거나 흐르지 않게 조절하는 게이트(Gate) 전극, 상기 전도층과 상기 게이트 전극을 분리하며, 상기 전도층이 결합되도록 기능화된 절연층, 및 상기 절연층, 상기 게이트 전극, 상기 전도층, 상기 소스 전극, 및 상기 드레인 전극 중에서 적어도 하나에 연결된 유연층을 포함하는 것을 특징으로 하는 전자 장치를 제공한다.According to yet another aspect of the present embodiment, an electronic circuit for generating at least one electrical signal, and a driving circuit having a transistor connected to the electronic circuit to control the electronic circuit, the transistor comprises: A conductive layer to be formed, a source electrode connected to the conductive layer to supply electrons, a drain electrode connected to the conductive layer to receive the electrons, and controlling the electrons to flow or not to flow in the conductive layer A gate electrode, an insulating layer separating the conductive layer and the gate electrode, and functionalized to couple the conductive layer, and among the insulating layer, the gate electrode, the conductive layer, the source electrode, and the drain electrode. It provides an electronic device comprising a flexible layer connected to at least one.

이상에서 설명한 바와 같이 본 발명의 실시예들에 의하면, 저온 용액 공정 기반으로 트랜지스터 어레이를 제작함으로써, 고가의 장비없이 트랜지스터를 저비용으로 대량 생산할 수 있고, 대면적 증착 및 균일한 박막 형성이 가능한 효과가 있다.As described above, according to the embodiments of the present invention, by fabricating a transistor array based on a low temperature solution process, it is possible to mass-produce a transistor at low cost without expensive equipment, and to effect large area deposition and uniform thin film formation. have.

본 발명의 실시예들에 의하면, 작용기를 갖는 물질에 의해 표면 처리된 절연층에 전도층을 증착시킴으로써, 절연층과 전도층의 결합도를 향상시키고, 외부에서 힘(예컨대, 40%의 스트레인(Strain))을 가하더라도 트랜지스터 어레이의 전달 특성을 유지할 수 있는 효과가 있다.According to embodiments of the present invention, by depositing a conductive layer on an insulating layer surface-treated with a material having a functional group, the bonding between the insulating layer and the conductive layer is improved, and the external force (for example, a strain of 40%) Strain)) can maintain the transfer characteristics of the transistor array.

본 발명의 실시예들에 의하면, 유연 박막 트랜지스터 어레이를 플렉서블 디스플레이 또는 웨어러블 전자 장치에 적용함으로써, 인장된 상태에서도 플렉서블 디스플레이 또는 웨어러블 전자 장치를 안정적으로 제어할 수 있는 효과가 있다.According to the embodiments of the present invention, by applying the flexible thin film transistor array to the flexible display or the wearable electronic device, the flexible display or the wearable electronic device can be stably controlled even in the tensioned state.

여기에서 명시적으로 언급되지 않은 효과라 하더라도, 본 발명의 기술적 특징에 의해 기대되는 이하의 명세서에서 기재된 효과 및 그 잠정적인 효과는 본 발명의 명세서에 기재된 것과 같이 취급된다.Even if the effects are not explicitly mentioned herein, the effects described in the following specification and the tentative effects expected by the technical features of the present invention are treated as described in the specification of the present invention.

도 1 및 도 2는 본 발명의 실시예들에 따른 박막 트랜지스터의 제조 방법을 예시한 도면이다.
도 3a 내지 도 3g는 본 발명의 다른 실시예들에 따른 박막 트랜지스터를 예시한 도면이다.
도 4a 및 도 4b는 본 발명의 실시예들에 따른 박막 트랜지스터의 절연층의 분자식 및 AFM 이미지를 예시한 도면이다.
도 5는 본 발명의 실시예들에 따른 박막 트랜지스터의 전도층의 AFM 이미지를 예시한 도면이다.
도 6은 본 발명의 다른 실시예에 따른 박막 트랜지스터 어레이를 예시한 도면이다.
도 7 및 도 8는 본 발명의 다른 실시예들에 따른 플렉서블 디스플레이를 예시한 도면이다.
도 9는 본 발명의 다른 실시예에 따른 웨어러블 전자 장치를 예시한 도면이다.
도 10은 본 발명의 일 실시예에 따른 박막 트랜지스터의 전달 특성 및 게이트 누설전류를 예시한 그래프이다.
도 11은 본 발명의 일 실시예에 따른 박막 트랜지스터의 출력 특성을 예시한 그래프이다.
도 12a는 본 발명의 일 실시예에 따른 박막 트랜지스터 어레이에 대한 전계효과 이동도를 예시한 그래프이다.
도 12b는 본 발명의 일 실시예에 따른 박막 트랜지스터 어레이에 대한 문턱 전압을 예시한 그래프이다.
도 13은 본 발명의 다른 실시예에 따른 박막 트랜지스터 어레이를 피부에 부착한 도면이다.
도 14a 내지 도 14c는 본 발명의 다른 실시예에 따른 박막 트랜지스터 어레이에 인장력을 가한 실험결과를 예시한 도면이다.1 and 2 illustrate a method of manufacturing a thin film transistor according to embodiments of the present invention.
3A to 3G illustrate thin film transistors according to other embodiments of the present invention.
4A and 4B illustrate molecular formulas and AFM images of an insulating layer of a thin film transistor according to embodiments of the present invention.
5 is a diagram illustrating an AFM image of a conductive layer of a thin film transistor according to embodiments of the present invention.
6 is a diagram illustrating a thin film transistor array according to another exemplary embodiment of the present invention.
7 and 8 illustrate a flexible display according to other embodiments of the present invention.
9 is a diagram illustrating a wearable electronic device according to another embodiment of the present invention.
10 is a graph illustrating a transfer characteristic and a gate leakage current of a thin film transistor according to an exemplary embodiment of the present invention.
11 is a graph illustrating output characteristics of a thin film transistor according to an exemplary embodiment of the present invention.
12A is a graph illustrating field effect mobility for a thin film transistor array according to an embodiment of the present invention.
12B is a graph illustrating a threshold voltage for a thin film transistor array according to an embodiment of the present invention.
FIG. 13 is a view illustrating a thin film transistor array attached on a skin according to another exemplary embodiment of the present invention. FIG.
14A to 14C illustrate experimental results of applying a tensile force to a thin film transistor array according to another exemplary embodiment of the present invention.

이하, 본 발명을 설명함에 있어서 관련된 공지기능에 대하여 이 분야의 기술자에게 자명한 사항으로서 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하고, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다.Hereinafter, in the following description of the present invention, if it is determined that the subject matter of the present invention may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted and some embodiments of the present invention will be omitted. It will be described in detail with reference to the exemplary drawings.

본 명세서에 기재된 실시예들은 박막 트랜지스터, 플렉서블 디스플레이, 자동차용 디스플레이, 디지털 사이니지(Digital Signage), 웨어러블 스마트 기기 등의 분야에 적용이 가능하다.Embodiments described herein are applicable to fields such as thin film transistors, flexible displays, automotive displays, digital signage, wearable smart devices, and the like.

이하에서는 도 1 및 도 2를 참조하여, 박막 트랜지스터의 제조 방법을 설명하기로 한다.Hereinafter, a method of manufacturing a thin film transistor will be described with reference to FIGS. 1 and 2.

박막 트랜지스터의 제조 방법은 저온 용액 공정을 이용하여 박막 트랜지스터를 제작한다. 제조 방법은 유연층을 형성하는 단계(S110), 게이트 전극을 증착하는 단계(S120), 전도층을 형성하는 단계(S130), 전도층을 형성하는 단계(S140), 및 소스 전극 및 드레인 전극을 증착하는 단계(S150)를 포함한다. The manufacturing method of a thin film transistor manufactures a thin film transistor using a low temperature solution process. The manufacturing method includes forming a flexible layer (S110), depositing a gate electrode (S120), forming a conductive layer (S130), forming a conductive layer (S140), and a source electrode and a drain electrode. Deposition step (S150).

유연층을 형성하는 단계(S110)는 희생 기판 위에 유연 용액을 증착하고 열처리하여 유연층을 형성한다. In the forming of the flexible layer (S110), the flexible solution is deposited and heat treated on the sacrificial substrate to form the flexible layer.

박막 트랜지스터의 제조 방법은 희생 기판을 초음파 세척하고 자외선 처리하여 희생 기판을 친수화하는 단계(S210)를 추가로 포함할 수 있다. 절연 박막 코팅을 위하여 희생 기판을 친수화하는 단계(S210)는 아세톤, 메탄올, 이소프로필알콜(IPA) 용액 등으로 10분간 클리닝 한 뒤. UV Ozone 처리를 하여 표면의 -OH기 생성을 통한 친수성 표면을 생성한다. 기판에 붙어 있는 유기 오염물은 화학적으로 C-H, -C=C-, -C-O, -C-Cl 등의 여러 가지 화학 결합을 하고 있다. 이러한 화학 결합은 자신의 결합 에너지보다 강한 에너지 충격을 받으면 CO2, H2O 등으로 분해되거나 -OH, -CHO, -COOH와 같이 친수성기로 전환된다.The manufacturing method of the thin film transistor may further include a step (S210) of making the sacrificial substrate hydrophilic by ultrasonic cleaning and ultraviolet treatment of the sacrificial substrate. Hydrophilizing the sacrificial substrate for coating the insulating thin film (S210) after cleaning for 10 minutes with acetone, methanol, isopropyl alcohol (IPA) solution and the like. UV ozone treatment produces a hydrophilic surface by -OH groups. Organic contaminants attached to the substrate are chemically bound to various chemical bonds such as C-H, -C = C-, -C-O, and -C-Cl. These chemical bonds are decomposed into CO 2, H 2 O, or the like when converted into hydrophilic groups such as —OH, —CHO, and —COOH when subjected to an energy impact stronger than their binding energy.

유연층을 형성하는 단계(S220)는 희생 기판 위에 유연 용액을 코팅한다. 코팅은 스핀 코팅(spin-coating), 딥 코팅(dip-coating), 드롭 캐스팅(drop-casting), 스크린 프린팅(screen printing), 바 프린팅(bar printing), 롤투롤(roll-to-roll), 롤투플레이트(roll-to-plate), 잉크젯 프린팅(ink-jet printing), 마이크로접촉 프린팅 (micro-contact printing) 등 다양한 방법으로 증착이 가능하다. 유연 용액을 2000 내지 4000 rpm, 40 내지 60 sec에서 코팅할 수 있다. 유연 용액을 100℃ 내지 300℃의 온도 범위에서 1시간 이상으로 열처리하여 유연층을 형성할 수 있다. 예컨대, 2 μm의 두께를 갖는 PI 기판을 형성할 수 있다. 유연 용액 또는 유연층은 폴리이미드(Polyimide, PI), 폴리디메틸실록산(Polydimethylsiloxane, PDMS), 에코플렉스(Ecoflex), 폴리에틸렌테레프탈레이트(Polyethyleneterephthalate, PET), 폴리스티렌(Polystyrene, PS), 폴리카보네이트(Polycarbonate, PC), 폴리비스페놀 A(Polybisphenol A), 폴리에틸렌(Polyethylene), 또는 이들의 조합을 포함할 수 있다.Forming the flexible layer (S220) is to coat the flexible solution on the sacrificial substrate. Coatings can be spin-coated, dip-coating, drop-casting, screen printing, bar printing, roll-to-roll, Deposition is possible by a variety of methods such as roll-to-plate, ink-jet printing, micro-contact printing. The flexing solution can be coated at 2000-4000 rpm, 40-60 sec. The flexible solution may be heat-treated at a temperature range of 100 ° C. to 300 ° C. for at least 1 hour to form a flexible layer. For example, a PI substrate with a thickness of 2 μm can be formed. The flexible solution or flexible layer is polyimide (PI), polydimethylsiloxane (PDMS), Ecoflex, polyethylene terephthalate (PET), polystyrene (PS), polycarbonate (Polycarbonate, PC), Polybisphenol A, Polyethylene, or combinations thereof.

박막 트랜지스터의 제조 방법은 박막 트랜지스터를 제작한 후에 희생 기판과 유연층을 분리하는 단계(S280)를 추가로 포함할 수 있다. 희생 기판은 용액을 증착하기 위한 일회용 기판으로 유연층이 형성되면 제거된다. 희생 기판과 유연층을 분리하는 단계(S280)는 습식 전사법(wet transfer method)을 통하여 박막 트랜지스터를 희생 기판에서 분리할 수 있다. 희생 기판은 유리, 실리콘, 그 외 각종 강성 기판으로 구현될 수 있다.The manufacturing method of the thin film transistor may further include separating the sacrificial substrate and the flexible layer after manufacturing the thin film transistor (S280). The sacrificial substrate is a disposable substrate for depositing the solution and is removed when the flexible layer is formed. In the separating of the sacrificial substrate and the flexible layer (S280), the thin film transistor may be separated from the sacrificial substrate through a wet transfer method. The sacrificial substrate may be implemented with glass, silicon, and various other rigid substrates.

기존의 유연기판을 생성하는 공정에서는 트랜지스터의 성능을 향상시키는 버퍼층을 유연기판 위에 추가하나 본 실시예에 따른 제조 방법은 용액 공정을 이용하여 버퍼층없이 유연기판 위에 절연층을 형성한다.In the process of generating a conventional flexible substrate, a buffer layer for improving transistor performance is added to the flexible substrate, but the manufacturing method according to the present embodiment forms an insulating layer on the flexible substrate without the buffer layer using a solution process.

게이트 전극을 증착하는 단계(S230)는 전도성 물질을 증착한다. 예컨대, E-beam 증착(evaporation)을 이용하여 50 nm의 Au 증착을 통해 게이트 전극을 형성할 수 있다. 전극은 금속, 유기물질 등의 전도성 물질로 구현될 수 있다.Depositing the gate electrode (S230) deposits a conductive material. For example, the gate electrode may be formed by Au deposition of 50 nm using E-beam evaporation. The electrode may be made of a conductive material such as a metal or an organic material.

절연층을 형성하는 단계(S240)는 유연층 및 게이트 전극 중에서 적어도 하나에 절연 용액을 증착하고 열처리하여 절연층을 형성한다. 절연 용액을 5000 내지 6000 rpm, 40 내지 60 sec에서 기판에 코팅할 수 있다. 코팅은 스핀 코팅(spin-coating), 딥 코팅(dip-coating), 드롭 캐스팅(drop-casting), 스크린 프린팅(screen printing), 바 프린팅(bar printing), 롤투롤(roll-to-roll), 롤투플레이트(roll-to-plate), 잉크젯 프린팅(ink-jet printing), 마이크로접촉 프린팅 (micro-contact printing) 등 다양한 방법으로 증착이 가능하다. 전도층을 부착하기 위한 절연 용액을 유연층에 코팅하고 80℃ 내지 150℃의 온도 범위에서 1 내지 2 시간 동안 열처리하여 절연층을 형성한다. 온도 또는 시간 중에서 어느 하나라도 이하이면 막 형성이 안되고, 온도 또는 시간 중에서 어느 하나라도 이상이면 다량의 핀홀이 발생한다. 절연 용액 또는 절연층은 폴리메틸메타크릴레이트(Polymethylmethacrylate, PMMA) 등을 포함할 수 있다.In the forming of the insulating layer (S240), an insulating solution is deposited on at least one of the flexible layer and the gate electrode and heat treated to form an insulating layer. The insulation solution may be coated on the substrate at 5000-6000 rpm, 40-60 sec. Coatings can be spin-coated, dip-coating, drop-casting, screen printing, bar printing, roll-to-roll, Deposition is possible by a variety of methods such as roll-to-plate, ink-jet printing, micro-contact printing. The insulating solution for attaching the conductive layer is coated on the flexible layer and heat-treated for 1 to 2 hours at a temperature range of 80 ° C to 150 ° C to form an insulating layer. If any one of temperature or time is below, a film will not be formed, and if any one of temperature or time is above, a large amount of pinhole will generate | occur | produce. The insulation solution or insulation layer may include polymethylmethacrylate (PMMA).

절연층을 형성하는 단계(S240)는 작용기를 갖는 물질을 이용하여 절연층을 표면 처리하여 절연층을 기능화하는 단계(S240)를 추가로 포함할 수 있다. 절연층을 기능화하는 단계(S250)는 작용기를 갖는 물질을 포함하는 용액에 절연층을 침지하여 연결층을 형성한다. 저온 용액 공정 기반의 균일한 불규칙 네트워크(random network) 형태의 탄소 나노튜브를 증착하기 위해서 전처리 공정을 통해 친수성화된 기판에 아민기(-NH2)를 갖는 APTES(3-(aminopropyl)triethoxysilane)로 표면처리를 하여 기판에 흡착량과 균일성을 향상시킨다. 연결층은 폴리리신(Poly-L-Lysine), APTES(3-Aminopropyltriethoxysilane), 또는 이들의 조합을 포함할 수 있다.Forming the insulating layer (S240) may further include a step (S240) to functionalize the insulating layer by surface-treating the insulating layer using a material having a functional group. Functionalizing the insulating layer (S250) to form a connection layer by immersing the insulating layer in a solution containing a material having a functional group. In order to deposit carbon nanotubes in the form of a uniform random network based on a low temperature solution process, APTES (3- (aminopropyl) triethoxysilane) having an amine group (-NH 2 ) on a hydrophilized substrate was subjected to a pretreatment process. Surface treatment improves the adsorption amount and uniformity on the substrate. The connection layer may include poly-L-Lysine, 3-Aminopropyltriethoxysilane (APTES), or a combination thereof.

전도층을 형성하는 단계(S260)는 절연층, 기능화된 절연층, 또는 연결층에 전도 용액을 도포하여 전도층을 형성한다. 전도 용액을 도포하는 과정은 스핀 코팅(spin-coating), 딥 코팅(dip-coating), 드롭 캐스팅(drop-casting), 스크린 프린팅(screen printing), 바 프린팅(bar printing), 롤투롤(roll-to-roll), 롤투플레이트(roll-to-plate), 잉크젯 프린팅(ink-jet printing), 마이크로접촉 프린팅 (micro-contact printing) 등 다양한 방법으로 증착이 가능하다. 전도성 물질이 포함된 용액을 스프레이 공정을 통하여 도포하고, 일정 시간 동안 대기한다. 예컨대, 30분 내지 3시간 동안 대기한다. 작용기(아민기)에 의한 물리적/화학적 결합을 견고하게 한다. 전도 용액 또는 전도층은 탄소나노튜브(Carbon Nano Tube, CNT), 그래핀(Graphene), 산화 환원 그래핀(Reduced Graphene Oxide, RGO), 또는 이들의 조합으로 된 고분자 물질일 수 있다.In the forming of the conductive layer (S260), the conductive layer is applied to the insulating layer, the functionalized insulating layer, or the connection layer to form the conductive layer. The process of applying the conductive solution is spin-coating, dip-coating, drop-casting, screen printing, bar printing, roll-to-roll Deposition is possible by various methods such as to-roll, roll-to-plate, ink-jet printing, and micro-contact printing. The solution containing the conductive material is applied through a spray process, and waits for a predetermined time. For example, wait for 30 minutes to 3 hours. Strengthen physical / chemical bonds by functional groups (amine groups). The conductive solution or conductive layer may be a carbon nanotube (CNT), graphene (Graphene), reduced graphene (Reduced Graphene Oxide, RGO), or a polymer material made of a combination thereof.

전도층을 형성하는 단계(S260)는 정제된 여과수를 이용하여 린싱(Rinsing)하거나 건조공기를 이용하여 블로잉(Blowing)하여 세정하는 단계(S270)를 추가로 포함할 수 있다. 여과수(DI water)는 마이크로 필터(Micro filter)를 통해 불순물을 거르고 역삼투막(RO Membrane) 필터를 거쳐 최종적으로 이온교환수지(Resin)을 통과시킨다. 세정하는 단계(S270)는 전도층 박막을 형성하여 트랜지스터의 동작에 영향을 준다. 린싱(Rinsing)하거나 블로잉(Blowing)하는 단계(S270)를 수행하지 않으면, 트랜지스터에서 OFF 전류가 상승하여 트랜지스터의 동작에 악영향을 줄 수 있다.Forming the conductive layer (S260) may further include a step (S270) of rinsing (rinsing) using purified filtered water or blowing by blowing (dry) using dry air (S270). DI water filters impurities through a micro filter and finally passes an ion exchange resin through a RO membrane membrane filter. In operation S270, the conductive layer thin film is formed to affect the operation of the transistor. If the step (S270) of rinsing or blowing is not performed, the OFF current may increase in the transistor, which may adversely affect the operation of the transistor.

소스 전극 및 드레인 전극을 증착하는 단계(S280)는 절연층 및 전도층 중에서 적어도 하나에 소스 전극 및 드레인 전극을 이격시켜 증착한다. 예컨대, E-beam 증착(evaporation)을 이용하여 50 nm의 Au 증착을 통해 소스 전극 및 드레인 전극을 형성할 수 있다. 전극은 금속, 유기물질 등의 전도성 물질로 구현될 수 있다.In the deposition of the source electrode and the drain electrode (S280), the source electrode and the drain electrode are deposited on at least one of the insulating layer and the conductive layer. For example, the source electrode and the drain electrode may be formed through 50 nm Au deposition using E-beam evaporation. The electrode may be made of a conductive material such as a metal or an organic material.

이하에서는 도 3a 내지 도 3g를 참조하여, 박막 트랜지스터를 설명하기로 한다. 도 3a는 하부 게이트 방식의 박막 트랜지스터이고, 도 3b는 연결층을 갖는 박막 트랜지스터이고, 도 3c는 보호층을 갖는 박막 트랜지스터이고, 도 3d는 상부 게이트 방식의 박막 트랜지스터이고, 도 3e는 절연층과 연결된 소스/드레인 전극을 갖는 박막 트랜지스터이고, 도 3f는 전도층의 일면에 형성된 전극들을 갖는 박막 트랜지스터이고, 도 3g는 박막 트랜지스터의 재료를 예시한 도면이다. 도 3a 내지 도 3g에서 각 층 또는 전극이 사각형으로 표시되어 있으나, 곡선, 경사면, 코너 등을 포함할 수 있다. 도 3a 내지 도 3g의 박막 트랜지스터 간에 중복되는 설명은 생략하기로 한다. Hereinafter, a thin film transistor will be described with reference to FIGS. 3A to 3G. FIG. 3A is a bottom gate thin film transistor, FIG. 3B is a thin film transistor having a connection layer, FIG. 3C is a thin film transistor having a protective layer, FIG. 3D is a top gate thin film transistor, and FIG. 3E is an insulating layer. 3F is a thin film transistor having electrodes formed on one surface of a conductive layer, and FIG. 3G is a diagram illustrating a material of the thin film transistor. In FIGS. 3A to 3G, each layer or electrode is represented by a rectangle, but may include a curved line, an inclined plane, a corner, and the like. The overlapping description between the thin film transistors of FIGS. 3A to 3G will be omitted.

도 3a를 참조하면, 하부 게이트 방식의 박막 트랜지스터는 전도층(310a), 소스 전극(320a), 드레인 전극(330a), 게이트 전극(340a), 절연층(350a), 및 유연층(360a)을 포함한다. Referring to FIG. 3A, the lower gate thin film transistor includes a conductive layer 310a, a source electrode 320a, a drain electrode 330a, a gate electrode 340a, an insulating layer 350a, and a flexible layer 360a. Include.

전도층(310a)은 전자 이동 통로를 형성한다. 전도층(310a)은 탄소나노튜브(Carbon Nano Tube, CNT), 그래핀(Graphene), 산화 환원 그래핀(Reduced Graphene Oxide, RGO), 또는 이들의 조합으로 된 고분자 물질일 수 있다. The conductive layer 310a forms an electron transport passage. The conductive layer 310a may be a polymer material made of carbon nanotubes (CNTs), graphene, graphene oxide, reduced graphene oxide (RGO), or a combination thereof.

소스 전극(320a)은 전도층(310a)에 연결되어 전자를 공급한다. 드레인 전극(330a)은 전도층에 연결되어 전자를 받는다. 게이트 전극(340a)은 전도층에 전자가 흐르거나 흐르지 않게 조절한다. 전극은 금속, 유기물질 등의 전도성 물질로 구현될 수 있다.The source electrode 320a is connected to the conductive layer 310a to supply electrons. The drain electrode 330a is connected to the conductive layer to receive electrons. The gate electrode 340a controls whether or not electrons flow in the conductive layer. The electrode may be made of a conductive material such as a metal or an organic material.

절연층(350a)은 전도층(310a)과 게이트 전극(340a)을 분리하며, 전도층이 결합되도록 기능화된다. 절연층(350a)은 폴리메틸메타크릴레이트(Polymethylmethacrylate, PMMA)을 포함할 수 있다. 절연층(350a)은 작용기를 갖는 물질에 의해 표면 처리되어 있다. 작용기를 갖는 물질은 아민기를 갖는 폴리리신(Poly-L-Lysine), APTES(3-Aminopropyltriethoxysilane), 또는 이들의 조합을 포함할 수 있다.The insulating layer 350a separates the conductive layer 310a and the gate electrode 340a and is functionalized to couple the conductive layer. The insulating layer 350a may include polymethylmethacrylate (PMMA). The insulating layer 350a is surface treated with a material having a functional group. The material having a functional group may include polylysine (Poly-L-Lysine) having an amine group, 3-Aminopropyltriethoxysilane (APTES), or a combination thereof.

유연층(360a)은 절연층(350a), 게이트 전극(340a), 전도층(310a), 소스 전극(320a), 및 드레인 전극(330a) 중에서 적어도 하나에 연결된다. The flexible layer 360a is connected to at least one of the insulating layer 350a, the gate electrode 340a, the conductive layer 310a, the source electrode 320a, and the drain electrode 330a.

도 3b를 참조하면, 박막 트랜지스터는 전도층(310b), 소스 전극(320b), 드레인 전극(330b), 게이트 전극(340b), 절연층(350b), 연결층(355b), 및 유연층(360b)을 포함한다. 도 3b에 도시된 박막 트랜지스터에서 절연층(350b) 및 전도층(310b)은 작용기를 갖는 물질을 포함하는 연결층(355b)에 의해 연결된다. 연결층(355b)은 아민기를 갖는 폴리리신(Poly-L-Lysine), APTES(3-Aminopropyltriethoxysilane), 또는 이들의 조합을 포함할 수 있다.Referring to FIG. 3B, the thin film transistor may include a conductive layer 310b, a source electrode 320b, a drain electrode 330b, a gate electrode 340b, an insulating layer 350b, a connection layer 355b, and a flexible layer 360b. ). In the thin film transistor illustrated in FIG. 3B, the insulating layer 350b and the conductive layer 310b are connected by a connection layer 355b including a material having a functional group. The connection layer 355b may include poly-L-Lysine having an amine group, 3-Aminopropyltriethoxysilane (APTES), or a combination thereof.

도 3c를 참조하면, 박막 트랜지스터는 전도층(310c), 소스 전극(320c), 드레인 전극(330c), 게이트 전극(340c), 절연층(350c), 유연층(360c), 및 보호층(370c)을 포함한다. 보호층(370c)은 스크래치나 수분침투로 발생하는 손상을 방지한다.Referring to FIG. 3C, the thin film transistor includes a conductive layer 310c, a source electrode 320c, a drain electrode 330c, a gate electrode 340c, an insulating layer 350c, a flexible layer 360c, and a protective layer 370c. ). The protective layer 370c prevents damage caused by scratches or moisture penetration.

도 3d를 참조하면, 상부 게이트 방식의 박막 트랜지스터는 전도층(310d), 소스 전극(320d), 드레인 전극(330d), 게이트 전극(340d), 절연층(350d), 및 유연층(360d)을 포함한다. 유연층(360d) 위에 소스 전극(320d)과 드레인 전극(330d)이 형성되고, 전도층(310d)이 소스 전극(320d)과 드레인 전극(330d)에 연결되고, 작용기를 갖는 물질로 기능화된 절연층(350d)이 전도층(310d)과 게이트 전극(340d)을 분리한다.Referring to FIG. 3D, the upper gate thin film transistor includes a conductive layer 310d, a source electrode 320d, a drain electrode 330d, a gate electrode 340d, an insulating layer 350d, and a flexible layer 360d. Include. A source electrode 320d and a drain electrode 330d are formed on the flexible layer 360d, and the conductive layer 310d is connected to the source electrode 320d and the drain electrode 330d, and functionalized with a material having a functional group. The layer 350d separates the conductive layer 310d and the gate electrode 340d.

도 3e는 절연층과 연결된 소스/드레인 전극을 갖는 박막 트랜지스터를 예시한 것이다. 도 3e를 참조하면, 박막 트랜지스터는 전도층(310e), 소스 전극(320e), 드레인 전극(330e), 게이트 전극(340e), 절연층(350e), 및 유연층(360e)을 포함한다. 전도층(310e)이 소스 전극(320e)과 드레인 전극(330e)에 연결되고, 소스 전극(320e)과 드레인 전극(330e)이 작용기를 갖는 물질로 기능화된 절연층(350d)과 연결된다.3E illustrates a thin film transistor having a source / drain electrode connected with an insulating layer. Referring to FIG. 3E, the thin film transistor includes a conductive layer 310e, a source electrode 320e, a drain electrode 330e, a gate electrode 340e, an insulating layer 350e, and a flexible layer 360e. The conductive layer 310e is connected to the source electrode 320e and the drain electrode 330e, and the source electrode 320e and the drain electrode 330e are connected to the insulating layer 350d functionalized with a material having a functional group.

도 3f는 전도층의 일면에 형성된 전극들을 갖는 박막 트랜지스터를 예시한 것이다. 도 3f를 참조하면, 박막 트랜지스터는 전도층(310f), 소스 전극(320f), 드레인 전극(330f), 게이트 전극(340f), 제1 절연층(350f), 제2 절연층(357f), 및 유연층(360f)을 포함한다. 전도층(310f)이 소스 전극(320f), 드레인 전극(330f), 및 작용기를 갖는 물질로 기능화된 제1 절연층(350f)에 연결된다. 제2 절연층(357f)은 소스 전극(320f) 또는 드레인 전극(330f)을 게이트 전극(340f)과 분리한다.3F illustrates a thin film transistor having electrodes formed on one surface of a conductive layer. Referring to FIG. 3F, the thin film transistor may include a conductive layer 310f, a source electrode 320f, a drain electrode 330f, a gate electrode 340f, a first insulating layer 350f, a second insulating layer 357f, and The flexible layer 360f is included. The conductive layer 310f is connected to the source electrode 320f, the drain electrode 330f, and the first insulating layer 350f functionalized with a material having a functional group. The second insulating layer 357f separates the source electrode 320f or the drain electrode 330f from the gate electrode 340f.

도 3g는 박막 트랜지스터의 재료를 예시한 도면이다.3G is a diagram illustrating a material of a thin film transistor.

유연층은 폴리이미드(Polyimide, PI), 폴리디메틸실록산(Polydimethylsiloxane, PDMS), 에코플렉스(Ecoflex), 폴리에틸렌테레프탈레이트(Polyethyleneterephthalate, PET), 폴리스티렌(Polystyrene, PS), 폴리카보네이트(Polycarbonate, PC), 폴리비스페놀 A(Polybisphenol A), 폴리에틸렌(Polyethylene), 또는 이들의 조합을 포함할 수 있다.The flexible layer is polyimide (PI), polydimethylsiloxane (PDMS), Ecoflex, polyethylene terephthalate (PET), polystyrene (PS), polycarbonate (PC), Polybisphenol A, polyethylene, or a combination thereof.

게이트 전극, 소스 전극, 또는 드레인 전극은 금속, 유기물질 등의 전도성 물질로 구현될 수 있고, 각각의 전극은 동일하거나 상이한 물질로 구현될 수 있다.The gate electrode, the source electrode, or the drain electrode may be formed of a conductive material such as a metal or an organic material, and each electrode may be formed of the same or different material.

절연층은 폴리메틸메타크릴레이트(Polymethylmethacrylate, PMMA)을 포함할 수 있다. 절연층은 작용기를 갖는 물질에 의해 기능화되고, 작용기를 갖는 물질은 아민기를 갖는 폴리리신(Poly-L-Lysine), APTES(3-Aminopropyltriethoxysilane), 또는 이들의 조합을 포함할 수 있다. 작용기를 갖는 물질은 연결층을 형성할 수 있다.The insulating layer may include polymethylmethacrylate (PMMA). The insulating layer is functionalized by a material having a functional group, and the material having a functional group may include poly-L-Lysine having an amine group, 3-Aminopropyltriethoxysilane (APTES), or a combination thereof. The material having functional groups can form a connecting layer.

전도층은 탄소나노튜브(Carbon Nano Tube,CNT), 그래핀(Graphene), 산화 환원 그래핀(Reduced Graphene Oxide, RGO), 또는 이들의 조합으로 된 고분자 물질일 수 있다. The conductive layer may be a carbon nanotube (CNT), graphene (Graphene), reduced graphene (Reduced Graphene Oxide, RGO), or a polymer material made of a combination thereof.

도 4a 및 도 4b는 박막 트랜지스터의 절연층의 분자식 및 AFM 이미지를 예시한 도면이다. SWCNT-TFT를 위한 저 유전율(Low-k) PMMA 유전막 사용은 강한 쌍극자-쌍극자 상호 작용을 유도할 수 있는 고 유전율 (High-k) 유전막에서의 전하 이동에 비해 전하 이동을 향상시킨다. PMMA 박막층의 AFM(Atomic Force Microscope)의 이미지를 참조하면, 핀홀(Pinhole)은 전혀 보이지 않고, 표면 거칠기는 0.24 수준으로 매우 낮다. 이러한 고른 표면은 증착된 SWCNT 박막 전도층의 고른 증착을 유도해 뛰어난 성능을 지닌 TFT 어레이를 제작할 수 있게 한다. 4A and 4B illustrate molecular formulas and AFM images of insulating layers of thin film transistors. The use of low-k PMMA dielectric films for SWCNT-TFTs improves charge transfer over charge transfer in high-k dielectric films that can lead to strong dipole-dipole interactions. Referring to the image of AFM (Atomic Force Microscope) of the PMMA thin film layer, no pinholes are seen and the surface roughness is very low at 0.24 level. This even surface induces even deposition of the deposited SWCNT thin film conductive layer, enabling the fabrication of TFT arrays with superior performance.

도 5는 박막 트랜지스터의 전도층의 AFM 이미지를 예시한 도면이다. 도 5는 기능화된 PMMA 표면에 증착된 SWCNT의 랜덤 네트워크 박막을 보여주며 PMMA 박막 전체에 SWCNT가 증착되어 있음을 보여준다. SWCNT의 대전된 계면활성제(Surfactant)와 대전된 아민기 간에 유도된 쿨롱 힘에 의해 SWCNT의 랜덤 네트워크의 분산은 최적화될 수 있다.5 illustrates an AFM image of a conductive layer of a thin film transistor. 5 shows a random network thin film of SWCNT deposited on a functionalized PMMA surface and shows that SWCNT is deposited throughout the PMMA thin film. The dispersion of the random network of SWCNTs can be optimized by the Coulomb force induced between the charged Surfactant of the SWCNTs and the charged amine groups.

이하에서는 도 6 내지 도 9를 참조하여, 박막 트랜지스터가 적용된 박막 트랜지스터 어레이, 플렉서블 디스플레이, 및 웨어러블 전자 장치를 설명하기로 한다.Hereinafter, a thin film transistor array, a flexible display, and a wearable electronic device to which a thin film transistor is applied will be described with reference to FIGS. 6 to 9.

도 6에서는 박막 트랜지스터 어레이가 도시되어 있다. 박막 트랜지스터 어레이는 유연층(610) 및 유연층에 배열된 복수의 트랜지스터(601 ~ 605)를 포함한다. 도 6에 도시된 복수의 트랜지스터의 개수는 예시일 뿐이며 이에 한정되는 것은 아니고 구현되는 설계에 따라 적합한 수치가 사용될 수 있다. 6 shows a thin film transistor array. The thin film transistor array includes a flexible layer 610 and a plurality of transistors 601 to 605 arranged in the flexible layer. The number of the plurality of transistors shown in FIG. 6 is only an example and is not limited thereto. Suitable values may be used according to a design implemented.

복수의 트랜지스터 중에서 적어도 하나의 트랜지스터는 전자 이동 통로를 형성하는 전도층, 전도층에 연결되어 전자를 공급하는 소스 전극, 전도층에 연결되어 전자를 받는 드레인 전극, 전도층에 전자가 흐르거나 흐르지 않게 조절하는 게이트 전극, 및 전도층과 게이트 전극을 분리하며 전도층이 결합되도록 기능화된 절연층을 포함한다. 박막 트랜지스터 어레이에 대하여 실시예에 따른 박막 트랜지스터와 중복되는 설명은 생략하기로 한다.At least one of the plurality of transistors includes a conductive layer forming an electron movement path, a source electrode connected to the conductive layer to supply electrons, a drain electrode connected to the conductive layer to receive the electrons, and no electrons flowing or not flowing in the conductive layer. A gate electrode to control and an insulating layer that separates the conductive layer and the gate electrode and is functionalized to couple the conductive layer. Duplicate description of the thin film transistor array and the thin film transistor according to the embodiment will be omitted.

도 7 및 도 8에서는 플렉서블 디스플레이가 도시되어 있다. 플렉서블 디스플레이(700)는 복수의 트랜지스터를 갖는 트랜지스터 어레이와 유연층을 포함하는 백플레인(710), 및 트랜지스터 어레이에서 변화한 전기 신호에 따라 시각 정보를 표시하는 화소를 갖는 표시부(720)를 포함한다. 플렉서블 디스플레이에 대하여 실시예에 따른 박막 트랜지스터와 중복되는 설명은 생략하기로 한다. 플렉서블 디스플레이(700)는 도 7에서 예시적으로 도시한 다양한 구성요소들 중에서 일부 구성요소를 생략하거나 다른 구성요소를 추가로 포함할 수 있다. 7 and 8 illustrate a flexible display. The flexible display 700 includes a transistor array having a plurality of transistors, a backplane 710 including a flexible layer, and a display unit 720 having pixels for displaying visual information according to an electrical signal changed in the transistor array. The description of the flexible display that overlaps with the thin film transistor according to the embodiment will be omitted. The flexible display 700 may omit some components from among the various components illustrated in FIG. 7 or further include other components.

도 8을 참조하면, 디스플레이(800)는 타이밍 제어기(820), 데이터 드라이버(830), 게이트 드라이버(840), 및 화소 회로(850)를 포함할 수 있다. 화소 회로(850)는 백플레인(710) 및 표시부(720)를 포함할 수 있다.Referring to FIG. 8, the display 800 may include a timing controller 820, a data driver 830, a gate driver 840, and a pixel circuit 850. The pixel circuit 850 may include a backplane 710 and a display unit 720.

타이밍 제어기(820)는 수평 동기화 신호, 수직 동기화 신호, 데이터 인에이블 신호, 클럭 신호 및 이미지 데이터를 수신한다. 수직 동기화 신호는 일 프레임의 이미지가 표시되는데 요구되는 시간을 지시한다. 수평 동기화 신호는 이미지의 일 수평 라인, 즉 일 화소 라인을 표시하는데 요구되는 시간을 지시한다. 따라서, 수평 동기화 신호는 일 화소 라인에 포함되는 화소의 숫자와 동일한 숫자의 펄스들을 포함한다. 데이터 인에이블 신호는 유효한 이미지 데이터가 위치하는 구간을 지시한다.The timing controller 820 receives a horizontal synchronization signal, a vertical synchronization signal, a data enable signal, a clock signal, and image data. The vertical synchronization signal indicates the time required for displaying one frame of image. The horizontal synchronization signal indicates the time required to display one horizontal line of the image, that is, one pixel line. Accordingly, the horizontal synchronization signal includes the same number of pulses as the number of pixels included in one pixel line. The data enable signal indicates a section in which valid image data is located.

타이밍 제어기(820)는 게이트 제어 신호(Gate Control Signal)를 게이트 드라이버(840)에 제공하고, 데이터 제어 신호(Data Control Signal)를 데이터 드라이버(830)에 제공한다.The timing controller 820 provides a gate control signal to the gate driver 840, and provides a data control signal to the data driver 830.

데이터 드라이버(830)는 타이밍 제어기(820)로부터 디지털 이미지 데이터를 수신한다. 데이터 드라이버(830)는 데이터 제어 신호에 응답하여 데이터 전압을 생성한다. 데이터 드라이버(830)는 디스플레이(800)의 데이터 라인으로 데이터 전압을 게이트 드라이버(840)로부터의 게이트 제어 신호와 동기화하여 공급할 수 있다.The data driver 830 receives digital image data from the timing controller 820. The data driver 830 generates a data voltage in response to the data control signal. The data driver 830 may supply a data voltage to the data line of the display 800 in synchronization with the gate control signal from the gate driver 840.

게이트 드라이버(840)는 타이밍 제어기(820)로부터의 게이트 제어 신호 입력에 응답하여 화소 회로에서 박막 트랜지스터 어레이의 온/오프를 제어한다. 게이트 드라이버(840)는 데이터 드라이버(830)로부터 인가되는 데이터 전압이 적합한 화소 회로로 제공되도록 한다.The gate driver 840 controls on / off of the thin film transistor array in the pixel circuit in response to the gate control signal input from the timing controller 820. Gate driver 840 ensures that the data voltage applied from data driver 830 is provided to a suitable pixel circuit.

표시부(720) 또는 화소 회로(850)는 OLED(Organic Light Emitting Diode), E-Paper, LCD(Liquid Crystal Display), LED(Light Emitting Diode), 또는 이들의 조합으로 구현될 수 있다. 화소 회로(850)를 구현하는 박막 트랜지스터 어레이, 커패시터들의 구성은 디스플레이 컴포넌트의 타입뿐만 아니라 화소를 활성화하는 구동 방법에 따라 다양하게 구현될 수 있다.The display unit 720 or the pixel circuit 850 may be implemented as an organic light emitting diode (OLED), an e-paper, a liquid crystal display (LCD), a light emitting diode (LED), or a combination thereof. The configuration of the thin film transistor array and the capacitors implementing the pixel circuit 850 may be implemented in various ways depending on the type of display component as well as the driving method for activating the pixel.

도 9에서는 웨어러블 전자 장치가 도시되어 있다. 전자 장치는 대상체에 착용 가능한 장치일 수 있다. 전자 장치(900)는 적어도 하나의 전기 신호를 발생시키는 전자 회로(920) 및 전자 회로(920)에 연결되어 전자 회로(920)를 제어하는 트랜지스터를 갖는 구동 회로(910)를 포함한다. 전자 장치(900)에 대하여 실시예에 따른 박막 트랜지스터와 중복되는 설명은 생략하기로 한다.9 illustrates a wearable electronic device. The electronic device may be a device wearable on the object. The electronic device 900 includes an electronic circuit 920 for generating at least one electrical signal and a driving circuit 910 having a transistor connected to the electronic circuit 920 and controlling the electronic circuit 920. Descriptions overlapping with the thin film transistor according to the exemplary embodiment of the electronic device 900 will be omitted.

전자 장치에 포함된 구성요소들이 도 9에서는 분리되어 도시되어 있으나, 복수의 구성요소들은 상호 결합되어 적어도 하나의 모듈로 구현될 수 있다. 구성요소들은 장치 내부의 소프트웨어적인 모듈 또는 하드웨어적인 모듈을 연결하는 통신 경로에 연결되어 상호 간에 유기적으로 동작한다. 이러한 구성요소들은 하나 이상의 통신 버스 또는 신호선을 이용하여 통신한다.Although components included in the electronic device are separately illustrated in FIG. 9, the plurality of components may be combined with each other to be implemented as at least one module. The components are connected to the communication path connecting the software module or the hardware module inside the device and operate organically with each other. These components communicate using one or more communication buses or signal lines.

전자 장치는 하드웨어, 펌웨어, 소프트웨어 또는 이들의 조합에 의해 로직회로 내에서 구현될 수 있고, 범용 또는 특정 목적 컴퓨터를 이용하여 구현될 수도 있다. 장치는 고정배선형(Hardwired) 기기, 필드 프로그램 가능한 게이트 어레이(Field Programmable Gate Array, FPGA), 주문형 반도체(Application Specific Integrated Circuit, ASIC) 등을 이용하여 구현될 수 있다. 또한, 장치는 하나 이상의 프로세서 및 컨트롤러를 포함한 시스템온칩(System on Chip, SoC)으로 구현될 수 있다.The electronic device may be implemented in a logic circuit by hardware, firmware, software, or a combination thereof, or may be implemented using a general purpose or special purpose computer. The device may be implemented using a hardwired device, a field programmable gate array (FPGA), an application specific integrated circuit (ASIC), or the like. In addition, the device may be implemented as a System on Chip (SoC) including one or more processors and controllers.

전자 장치는 하드웨어적 요소가 마련된 컴퓨팅 디바이스에 소프트웨어, 하드웨어, 또는 이들의 조합하는 형태로 탑재될 수 있다. 컴퓨팅 디바이스는 각종 기기 또는 유무선 통신망과 통신을 수행하기 위한 통신 모뎀 등의 통신장치, 프로그램을 실행하기 위한 데이터를 저장하는 메모리, 프로그램을 실행하여 연산 및 명령하기 위한 마이크로프로세서 등을 전부 또는 일부 포함한 다양한 장치를 의미할 수 있다.The electronic device may be mounted in a computing device provided with hardware elements in the form of software, hardware, or a combination thereof. The computing device includes various or all communication devices such as a communication modem for performing communication with various devices or wired and wireless communication networks, a memory for storing data for executing a program, a microprocessor for executing and operating a program, and the like. It can mean a device.

이하에서는 도 10 내지 도 14c를 참조하여, 실시예들에 대한 실험결과를 설명하기로 한다. Hereinafter, with reference to FIGS. 10 to 14c, the experimental results for the embodiments will be described.

도 10은 박막 트랜지스터의 전달 특성 및 게이트 누설전류를 예시한 그래프이다. 최적화 공정 과정을 이용한 실시예에 따른 유연 박막 트랜지스터의 전계효과 이동도는 1.5 cm2/(V·s) 이며 문턱 전압의 경우 약 0 V 의 값을 가진다. 10 is a graph illustrating transfer characteristics and gate leakage current of a thin film transistor. The field effect mobility of the flexible thin film transistor according to the embodiment using the optimization process is 1.5 cm 2 / (V · s) and the threshold voltage has a value of about 0 V.

S.S. 분석 방법에 관한 수학식 1을 적용하여 Ntrap(density of the trap states)을 계산한 결과, 유연 박막 트랜지스터의 유기 절연층이 가진 Ntrap은 약 5.85x1011cm-2eV-1의 값을 가지는데 이 수치는 기존의 SiO2 절연층에 비해 10배 감소된 값을 보인다.N trap (density of the trap states) was calculated by applying Equation 1 on the SS analysis method. As a result, N trap of the organic insulating layer of the flexible thin film transistor is about 5.85x10 11 cm -2 eV -1 . This figure is 10 times lower than the conventional SiO 2 insulating layer.

Figure 112018022222340-pat00001
Figure 112018022222340-pat00001

수학식 1에서 k는 볼츠만 상수이고, T는 온도이고, Ci는 단위 면적당 캐패시턴스이다.In Equation 1, k is Boltzmann's constant, T is temperature, and C i is capacitance per unit area.

도 11은 실시예에 따른 박막 트랜지스터의 출력 특성을 예시한 그래프이다. 기존의 박막 트랜지스터의 출력 특성과 동일한 출력 특성을 보여 준다. 11 is a graph illustrating output characteristics of a thin film transistor according to an exemplary embodiment. The same output characteristics as those of the conventional thin film transistors are shown.

도 12a 및 도 12b는 각기 다른 배치(Batch)에서 추출한 SWCNT 용액을 이용하여 제작된 35개의 SWCNT-TFT에 대한 전계효과 이동도 및 문턱 전압의 통계적 그래프이다. 용액 공정을 수행할 때 용액에 따른 특성의 변화폭이 커서 소자 간 신뢰도가 낮은 문제가 있다. 그러나 본 실시예에서 제시한 박막 트랜지스터는 최적화 공정을 통하여 전계효과 이동도와 문턱 전압이 각각 1.36 ± 0.48cm2/(V·s)와 -4 ± 1.3V를 가지므로, 소자 간 편차가 작음을 쉽게 알 수 있다.12A and 12B are statistical graphs of field effect mobility and threshold voltages for 35 SWCNT-TFTs prepared using SWCNT solutions extracted from different batches. When the solution process is performed, there is a problem in that reliability between devices is low due to a large variation in characteristics depending on the solution. However, the thin film transistor presented in this embodiment has a field effect mobility and a threshold voltage of 1.36 ± 0.48 cm 2 / (V · s) and -4 ± 1.3 V, respectively, through an optimization process, so that the variation between devices is small. Able to know.

도 13은 박막 트랜지스터 어레이를 피부에 부착한 도면이다. 피부에 부착 가능할 정도로 유연함을 쉽게 알 수 있다.13 is a view showing a thin film transistor array attached to the skin. It is easy to see that it is flexible enough to adhere to the skin.

도 14a는 수치화된 인장력을 가하기 위해 사용된 측정기기의 실제 사진이고, 도 14b는 인장력을 가하기 전의 단일 TFT의 전달 특성과 20%의 인장력을 TFT 어레이에 가한 후 단일 TFT의 전달 특성을 비교한 그래프이고, 도 14c는 인장력에 따른 표준화(Normalization)된 이동도와 문턱 전압을 나타낸 그래프이다. FIG. 14A is a real photograph of a measuring device used to apply a quantified tensile force, and FIG. 14B is a graph comparing transfer characteristics of a single TFT before applying a tensile force and 20% tensile force to a TFT array. 14C is a graph showing normalized mobility and threshold voltage according to tensile force.

20%의 인장력을 가했음에도 전달 특성의 변화가 보이지 않으므로, 본 유연 TFT 어레이가 실제 유연 소자에 적용할 수 있음을 알 수 있다. 인장력이 최대 50%가 가해졌음에도 이동도와 문턱전압의 변화가 거의 없어 실제 50%의 인장력이 적용되는 유연 전자 소자라 하더라도 본 실시예의 TFT 어레이를 사용할 수 있음을 알 수 있다.Since 20% of the tensile force is applied, no change in the transfer characteristics is observed, and it can be seen that the present flexible TFT array can be applied to the actual flexible element. Even though the maximum 50% of the tensile force is applied, there is almost no change in mobility and threshold voltage, so that the TFT array of the present embodiment can be used even in the flexible electronic device to which the tensile force of 50% is actually applied.

도 1 및 도 2에서는 각각의 과정을 순차적으로 실행하는 것으로 기재하고 있으나 이는 예시적으로 설명한 것에 불과하고, 이 분야의 기술자라면 본 발명의 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 도 1 및 도 2에 기재된 순서를 변경하여 실행하거나 또는 하나 이상의 과정을 병렬적으로 실행하거나 다른 과정을 추가하는 것으로 다양하게 수정 및 변형하여 적용 가능할 것이다.1 and 2 are described as sequentially executing each process, but this is merely an example, and those skilled in the art will not be departed from the essential features of the embodiments of the present invention in FIGS. 1 and 2. Various modifications and variations may be applicable to changing the order described, or to executing one or more processes in parallel or adding other processes.

본 실시예들은 본 실시예의 기술 사상을 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The present embodiments are for describing the technical idea of the present embodiment, and the scope of the technical idea of the present embodiment is not limited by these embodiments. The scope of protection of the present embodiment should be interpreted by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present embodiment.

310a: 전도층 320a: 소스 전극
330a: 드레인 전극 340a: 게이트 전극
350a: 절연층 355b: 연결층
357f: 제2 절연층 601: 박막 트랜지스터
700: 플렉서블 디스플레이 710: 백플레인
720: 표시부 900: 전자 장치
910: 구동 회로 920: 전자 회로310a: conductive layer 320a: source electrode
330a: drain electrode 340a: gate electrode
350a: insulation layer 355b: connection layer
357f: second insulating layer 601: thin film transistor
700: flexible display 710: backplane
720: display unit 900: electronic device
910: driving circuit 920: electronic circuit

Claims (27)

희생 기판에 유연 용액을 증착하고 열처리하여 유연층을 형성하는 단계;
상기 유연층에 게이트 전극을 증착하는 단계;
상기 유연층 및 상기 게이트 전극 중에서 적어도 하나에 절연 용액을 증착하고 열처리하여 절연층을 형성하는 단계;
상기 절연층에 전도 용액을 도포하여 전도층을 형성하는 단계; 및
상기 절연층 및 상기 전도층 중에서 적어도 하나에 소스 전극 및 드레인 전극을 증착하는 단계
를 포함하며,
상기 절연 용액은 폴리메틸메타크릴레이트(Polymethylmethacrylate, PMMA)를 포함하고,
상기 전도층을 부착하기 위해 진공 장비를 사용하지 않고 상기 PMMA를 포함하는 절연 용액을 상기 유연층에 코팅하고 80℃ 내지 150℃의 온도 범위에서 열처리하여 핀홀이 없는 절연층을 형성하고,
아민기를 갖는 물질을 포함하는 기능 용액을 이용하여 상기 핀홀이 없는 절연층을 표면 처리하여 상기 핀홀이 없는 절연층을 기능화하는 것을 특징으로 하는 저온 용액 공정에 기반한 박막 트랜지스터의 제조 방법.Depositing a flexible solution on the sacrificial substrate and heat treatment to form a flexible layer;
Depositing a gate electrode on the flexible layer;
Depositing and heat-treating an insulating solution on at least one of the flexible layer and the gate electrode to form an insulating layer;
Applying a conductive solution to the insulating layer to form a conductive layer; And
Depositing a source electrode and a drain electrode on at least one of the insulating layer and the conductive layer;
Including;
The insulation solution includes polymethylmethacrylate (PMMA),
Coating the flexible layer with the PMMA without using vacuum equipment to attach the conductive layer to the flexible layer and heat-treated at a temperature ranging from 80 ° C. to 150 ° C. to form an insulating layer free of pinholes,
A method of manufacturing a thin film transistor based on a low temperature solution process, wherein the pinhole-free insulating layer is functionalized by using a functional solution containing a material having an amine group to surface-treat the pinhole-free insulating layer. 제1항에 있어서,
상기 희생 기판을 초음파 세척하고 자외선 처리하여 상기 희생 기판을 친수화하는 단계를 추가로 포함하는 저온 용액 공정에 기반한 박막 트랜지스터의 제조 방법.The method of claim 1,
And ultrasonically cleaning the sacrificial substrate and performing ultraviolet treatment to hydrophilize the sacrificial substrate. 제1항에 있어서,
상기 유연층을 형성하는 단계는,
상기 희생 기판 위에 상기 유연 용액을 코팅하고, 100℃ 내지 300℃의 온도 범위에서 열처리하는 것을 특징으로 하는 저온 용액 공정에 기반한 박막 트랜지스터의 제조 방법.The method of claim 1,
Forming the flexible layer,
Coating the flexible solution on the sacrificial substrate, and a heat treatment in a temperature range of 100 ℃ to 300 ℃ a manufacturing method of a thin film transistor based on a low temperature solution process. 삭제delete 삭제delete 제1항에 있어서,
상기 절연층을 형성하는 단계는,
작용기를 갖는 물질을 포함하는 용액에 상기 절연층을 침지하여 연결층을 형성하는 것을 특징으로 하는 저온 용액 공정에 기반한 박막 트랜지스터의 제조 방법.The method of claim 1,
Forming the insulating layer,
A method for manufacturing a thin film transistor based on a low temperature solution process, wherein the insulating layer is immersed in a solution containing a material having a functional group to form a connection layer. 제6항에 있어서,
상기 유연층은 폴리이미드(Polyimide, PI), 폴리디메틸실록산(Polydimethylsiloxane, PDMS), 에코플렉스(Ecoflex), 폴리에틸렌테레프탈레이트(Polyethyleneterephthalate, PET), 폴리스티렌(Polystyrene, PS), 폴리카보네이트(Polycarbonate, PC), 폴리비스페놀 A(Polybisphenol A), 및 폴리에틸렌(Polyethylene) 중에서 적어도 하나 선택된 물질을 포함하는 유연 용액에 의해 형성되고,
상기 연결층은 아민기를 갖는 폴리리신(Poly-L-Lysine), 또는 APTES(3-Aminopropyltriethoxysilane)을 포함하는 것을 특징으로 하는 저온 용액 공정에 기반한 박막 트랜지스터의 제조 방법.The method of claim 6,
The flexible layer may be made of polyimide (PI), polydimethylsiloxane (PDMS), Ecoflex, polyethylene terephthalate (PET), polystyrene (PS), polycarbonate (PC) , A polybisphenol A, and a flexible solution containing at least one material selected from polyethylene,
The connection layer is a method for manufacturing a thin film transistor based on a low temperature solution process, characterized in that the poly- lysine (Poly-L-Lysine) having an amine group, or APTES (3-Aminopropyltriethoxysilane). 제1항에 있어서,
상기 전도층은 탄소나노튜브(Carbon Nano Tube, CNT), 그래핀(Graphene), 및 산화 환원 그래핀(Reduced Graphene Oxide, RGO) 중에서 적어도 하나 선택된 고분자 물질을 포함하는 것을 특징으로 하는 저온 용액 공정에 기반한 박막 트랜지스터의 제조 방법.The method of claim 1,
The conductive layer is a low temperature solution process characterized in that it comprises at least one polymer material selected from carbon nanotubes (CNT), graphene (Graphene), and reduced graphene oxide (Reduced Graphene Oxide, RGO) Method for manufacturing a thin film transistor based on. 제1항에 있어서,
상기 전도층을 형성하는 단계는,
정제된 여과수를 이용하여 린싱(Rinsing)하거나 건조공기를 이용하여 블로잉(Blowing)하는 단계를 추가로 포함하는 것을 특징으로 하는 저온 용액 공정에 기반한 박막 트랜지스터의 제조 방법.The method of claim 1,
Forming the conductive layer,
A method of manufacturing a thin film transistor based on a low temperature solution process, further comprising the step of rinsing using purified filtered water or blowing using dry air. 제1항에 있어서,
상기 희생 기판과 상기 유연층을 분리하는 단계를 추가로 포함하는 저온 용액 공정에 기반한 박막 트랜지스터의 제조 방법.The method of claim 1,
The method of claim 1, further comprising separating the sacrificial substrate and the flexible layer. 박막 트랜지스터에 있어서,
전하 이동 통로를 형성하는 전도층;
상기 전도층에 연결되어 전하를 공급하는 소스(Source) 전극;
상기 전도층에 연결되어 상기 전하를 받는 드레인(Drain) 전극;
상기 전도층에 상기 전하가 흐르거나 흐르지 않게 조절하는 게이트(Gate) 전극;
상기 전도층과 상기 게이트 전극을 분리하며, 상기 전도층이 결합되도록 기능화된 절연층; 및
상기 절연층, 상기 게이트 전극, 상기 전도층, 상기 소스 전극, 및 상기 드레인 전극 중에서 적어도 하나에 연결된 유연층을 포함하며,
상기 유연층은 폴리이미드(Polyimide, PI), 폴리디메틸실록산(Polydimethylsiloxane, PDMS), 에코플렉스(Ecoflex), 폴리에틸렌테레프탈레이트(Polyethyleneterephthalate, PET), 폴리스티렌(Polystyrene, PS), 폴리카보네이트(Polycarbonate, PC), 폴리비스페놀 A(Polybisphenol A), 및 폴리에틸렌(Polyethylene) 중에서 적어도 하나 선택된 물질을 포함하는 유연 용액에 의해 형성되고,
상기 절연층은 폴리메틸메타크릴레이트(Polymethylmethacrylate, PMMA)를 포함하는 절연 용액이 코팅된 후 80℃ 내지 150℃의 온도 범위에서 열처리하여 핀홀이 없이 형성되고,
상기 절연층은 아민기를 갖는 폴리리신(Poly-L-Lysine) 또는 APTES(3-Aminopropyltriethoxysilane)을 포함하는 기능 용액에 의해 상기 절연층의 표면이 기능화되고,
상기 전도층은 탄소나노튜브(Carbon Nano Tube, CNT), 그래핀(Graphene), 및 산화 환원 그래핀(Reduced Graphene Oxide, RGO) 중에서 적어도 하나 선택된 고분자 물질을 포함하는 전도 용액에 의해 형성되고, 상기 전도층은 정제된 여과수 또는 건조공기에 의해 세정되며,
상기 유연층, 상기 기능화된 절연층, 상기 전도층 모두가 유연한 성질을 갖고, 상기 박막 트랜지스터에 인장력을 20% 인가하더라도 상기 박막 트랜지스터의 전달 특성을 유지하고, 상기 인장력을 50% 인가하더라도 인장력에 따른 표준화(Normalization)된 이동도와 문턱 전압의 변화가 기 설정된 범위를 만족하여 상기 박막 트랜지스터가 정상 동작하는 것을 특징으로 하는 박막 트랜지스터.In a thin film transistor,
A conductive layer forming a charge transfer path;
A source electrode connected to the conductive layer to supply a charge;
A drain electrode connected to the conductive layer to receive the charge;
A gate electrode configured to control whether or not the charge flows in the conductive layer;
An insulating layer separating the conductive layer and the gate electrode and functionalized to couple the conductive layer; And
A flexible layer connected to at least one of the insulating layer, the gate electrode, the conductive layer, the source electrode, and the drain electrode,
The flexible layer may be made of polyimide (PI), polydimethylsiloxane (PDMS), Ecoflex, polyethylene terephthalate (PET), polystyrene (PS), polycarbonate (PC) , A polybisphenol A, and a flexible solution containing at least one material selected from polyethylene,
The insulating layer is formed without a pinhole by heat treatment at a temperature range of 80 ℃ to 150 ℃ after the coating of an insulating solution containing polymethyl methacrylate (Polymethylmethacrylate, PMMA),
The surface of the insulating layer is functionalized by a functional solution containing poly-L-Lysine or 3-Aminopropyltriethoxysilane (APTES) having an amine group,
The conductive layer is formed by a conductive solution containing at least one polymer material selected from carbon nanotubes (CNT), graphene, and reduced graphene oxide (RGO). The conductive layer is washed with purified filtered water or dry air
The flexible layer, the functionalized insulating layer, and the conductive layer all have flexible properties, and maintain the transfer characteristics of the thin film transistor even when 20% of tensile force is applied to the thin film transistor, and according to the tensile force even when 50% of the tensile force is applied. And the thin film transistor is normally operated because a change in normalized mobility and a threshold voltage satisfies a preset range. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 유연층; 및
상기 유연층에 배열된 복수의 트랜지스터를 포함하며,
상기 복수의 트랜지스터 중에서 적어도 하나의 트랜지스터는,
전하 이동 통로를 형성하는 전도층;
상기 전도층에 연결되어 전하를 공급하는 소스(Source) 전극;
상기 전도층에 연결되어 상기 전하를 받는 드레인(Drain) 전극;
상기 전도층에 상기 전하가 흐르거나 흐르지 않게 조절하는 게이트(Gate) 전극; 및
상기 전도층과 상기 게이트 전극을 분리하며, 상기 전도층이 결합되도록 기능화된 절연층을 포함하며,
상기 유연층은 폴리이미드(Polyimide, PI), 폴리디메틸실록산(Polydimethylsiloxane, PDMS), 에코플렉스(Ecoflex), 폴리에틸렌테레프탈레이트(Polyethyleneterephthalate, PET), 폴리스티렌(Polystyrene, PS), 폴리카보네이트(Polycarbonate, PC), 폴리비스페놀 A(Polybisphenol A), 및 폴리에틸렌(Polyethylene) 중에서 적어도 하나 선택된 물질을 포함하는 유연 용액에 의해 형성되고,
상기 절연층은 폴리메틸메타크릴레이트(Polymethylmethacrylate, PMMA)를 포함하는 절연 용액이 코팅된 후 80℃ 내지 150℃의 온도 범위에서 열처리하여 핀홀이 없이 형성되고,
상기 절연층은 아민기를 갖는 폴리리신(Poly-L-Lysine) 또는 APTES(3-Aminopropyltriethoxysilane)을 포함하는 기능 용액에 의해 상기 절연층의 표면이 기능화되고,
상기 전도층은 탄소나노튜브(Carbon Nano Tube, CNT), 그래핀(Graphene), 및 산화 환원 그래핀(Reduced Graphene Oxide, RGO) 중에서 적어도 하나 선택된 고분자 물질을 포함하는 전도 용액에 의해 형성되고, 상기 전도층은 정제된 여과수 또는 건조공기에 의해 세정되며,
상기 유연층, 상기 기능화된 절연층, 상기 전도층 모두가 유연한 성질을 갖고, 상기 트랜지스터에 인장력을 20% 인가하더라도 상기 트랜지스터의 전달 특성을 유지하고, 상기 인장력을 50% 인가하더라도 인장력에 따른 표준화(Normalization)된 이동도와 문턱 전압의 변화가 기 설정된 범위를 만족하여 상기 트랜지스터가 정상 동작하는 것을 특징으로 하는 박막 트랜지스터 어레이.Flexible layer; And
A plurality of transistors arranged in the flexible layer,
At least one transistor of the plurality of transistors,
A conductive layer forming a charge transfer path;
A source electrode connected to the conductive layer to supply a charge;
A drain electrode connected to the conductive layer to receive the charge;
A gate electrode configured to control whether or not the charge flows in the conductive layer; And
An insulating layer separating the conductive layer and the gate electrode and functionalized to couple the conductive layer,
The flexible layer may be made of polyimide (PI), polydimethylsiloxane (PDMS), Ecoflex, polyethylene terephthalate (PET), polystyrene (PS), polycarbonate (PC) , A polybisphenol A, and a flexible solution containing at least one material selected from polyethylene,
The insulating layer is formed without a pinhole by heat treatment at a temperature range of 80 ℃ to 150 ℃ after the coating of an insulating solution containing polymethyl methacrylate (Polymethylmethacrylate, PMMA),
The surface of the insulating layer is functionalized by a functional solution containing poly-L-Lysine or 3-Aminopropyltriethoxysilane (APTES) having an amine group,
The conductive layer is formed by a conductive solution containing at least one polymer material selected from carbon nanotubes (CNT), graphene, and reduced graphene oxide (RGO). The conductive layer is washed with purified filtered water or dry air
The flexible layer, the functionalized insulating layer, and the conductive layer all have flexible properties, and maintain the transfer characteristics of the transistor even when a tensile force of 20% is applied to the transistor, and standardization according to the tensile force even if the tensile force is 50% ( And the transistor operates normally because a change in normalized mobility and a threshold voltage satisfies a preset range. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 복수의 트랜지스터를 갖는 트랜지스터 어레이와 유연층을 포함하는 백플레인; 및
상기 복수의 트랜지스터를 갖는 트랜지스터 어레이와 유연층을 포함하는 백플레인; 및
상기 트랜지스터 어레이에서 변화한 전기 신호에 따라 시각 정보를 표시하는 화소를 갖는 표시부를 포함하며,
상기 복수의 트랜지스터 중에서 적어도 하나의 트랜지스터는,
전하 이동 통로를 형성하는 전도층;
상기 전도층에 연결되어 전하를 공급하는 소스(Source) 전극;
상기 전도층에 연결되어 상기 전하를 받는 드레인(Drain) 전극;
상기 전도층에 상기 전하가 흐르거나 흐르지 않게 조절하는 게이트(Gate) 전극; 및
상기 전도층과 상기 게이트 전극을 분리하며, 상기 전도층이 결합되도록 기능화된 절연층을 포함하며,
상기 유연층은 폴리이미드(Polyimide, PI), 폴리디메틸실록산(Polydimethylsiloxane, PDMS), 에코플렉스(Ecoflex), 폴리에틸렌테레프탈레이트(Polyethyleneterephthalate, PET), 폴리스티렌(Polystyrene, PS), 폴리카보네이트(Polycarbonate, PC), 폴리비스페놀 A(Polybisphenol A), 및 폴리에틸렌(Polyethylene) 중에서 적어도 하나 선택된 물질을 포함하는 유연 용액에 의해 형성되고,
상기 절연층은 폴리메틸메타크릴레이트(Polymethylmethacrylate, PMMA)를 포함하는 절연 용액이 코팅된 후 80℃ 내지 150℃의 온도 범위에서 열처리하여 핀홀이 없이 형성되고,
상기 절연층은 아민기를 갖는 폴리리신(Poly-L-Lysine) 또는 APTES(3-Aminopropyltriethoxysilane)을 포함하는 기능 용액에 의해 상기 절연층의 표면이 기능화되고,
상기 전도층은 탄소나노튜브(Carbon Nano Tube, CNT), 그래핀(Graphene), 및 산화 환원 그래핀(Reduced Graphene Oxide, RGO) 중에서 적어도 하나 선택된 고분자 물질을 포함하는 전도 용액에 의해 형성되고, 상기 전도층은 정제된 여과수 또는 건조공기에 의해 세정되며,
상기 유연층, 상기 기능화된 절연층, 상기 전도층 모두가 유연한 성질을 갖고, 상기 트랜지스터에 인장력을 20% 인가하더라도 상기 트랜지스터의 전달 특성을 유지하고, 상기 인장력을 50% 인가하더라도 인장력에 따른 표준화(Normalization)된 이동도와 문턱 전압의 변화가 기 설정된 범위를 만족하여 상기 트랜지스터가 정상 동작하는 것을 특징으로 하는 플렉서블 디스플레이.A backplane comprising a transistor array and a flexible layer having a plurality of transistors; And
A backplane comprising a transistor array and a flexible layer having the plurality of transistors; And
A display unit having pixels for displaying visual information according to an electric signal changed in the transistor array;
At least one transistor of the plurality of transistors,
A conductive layer forming a charge transfer path;
A source electrode connected to the conductive layer to supply a charge;
A drain electrode connected to the conductive layer to receive the charge;
A gate electrode configured to control whether or not the charge flows in the conductive layer; And
An insulating layer separating the conductive layer and the gate electrode and functionalized to couple the conductive layer,
The flexible layer may be made of polyimide (PI), polydimethylsiloxane (PDMS), Ecoflex, polyethylene terephthalate (PET), polystyrene (PS), polycarbonate (PC) , A polybisphenol A, and a flexible solution containing at least one material selected from polyethylene,
The insulating layer is formed without a pinhole by heat treatment at a temperature range of 80 ℃ to 150 ℃ after the coating of an insulating solution containing polymethyl methacrylate (Polymethylmethacrylate, PMMA),
The surface of the insulating layer is functionalized by a functional solution containing poly-L-Lysine or 3-Aminopropyltriethoxysilane (APTES) having an amine group,
The conductive layer is formed by a conductive solution containing at least one polymer material selected from carbon nanotubes (CNT), graphene, and reduced graphene oxide (RGO). The conductive layer is washed with purified filtered water or dry air
The flexible layer, the functionalized insulating layer, and the conductive layer all have flexible properties, and maintain the transfer characteristics of the transistor even when a tensile force of 20% is applied to the transistor, and standardization according to the tensile force even if the tensile force is 50% ( Flexible operation, characterized in that the transistor operates normally because the change in the normalized mobility and the threshold voltage satisfies a preset range. 제23항에 있어서,
상기 표시부는 OLED(Organic Light Emitting Diode), E-Paper, LCD(Liquid Crystal Display), LED(Light Emitting Diode), 또는 이들의 조합으로 구현되는 것을 특징으로 하는 플렉서블 디스플레이.The method of claim 23, wherein
The display unit may be implemented as an organic light emitting diode (OLED), an e-paper, a liquid crystal display (LCD), a light emitting diode (LED), or a combination thereof. 제23항에 있어서,
상기 플렉서블 디스플레이는 대상체에 착용 가능한 디스플레이인 것을 특징으로 하는 플렉서블 디스플레이.The method of claim 23, wherein
The flexible display is a display that can be worn on an object. 적어도 하나의 전기 신호를 발생시키는 전자 회로; 및
상기 전자 회로에 연결되어 상기 전자 회로를 제어하는 트랜지스터를 갖는 구동 회로를 포함하며,
상기 트랜지스터는,
전하 이동 통로를 형성하는 전도층;
상기 전도층에 연결되어 전하를 공급하는 소스(Source) 전극;
상기 전도층에 연결되어 상기 전하를 받는 드레인(Drain) 전극;
상기 전도층에 상기 전하가 흐르거나 흐르지 않게 조절하는 게이트(Gate) 전극;
상기 전도층과 상기 게이트 전극을 분리하며, 상기 전도층이 결합되도록 기능화된 절연층; 및
상기 절연층, 상기 게이트 전극, 상기 전도층, 상기 소스 전극, 및 상기 드레인 전극 중에서 적어도 하나에 연결된 유연층을 포함하며,
상기 유연층은 폴리이미드(Polyimide, PI), 폴리디메틸실록산(Polydimethylsiloxane, PDMS), 에코플렉스(Ecoflex), 폴리에틸렌테레프탈레이트(Polyethyleneterephthalate, PET), 폴리스티렌(Polystyrene, PS), 폴리카보네이트(Polycarbonate, PC), 폴리비스페놀 A(Polybisphenol A), 및 폴리에틸렌(Polyethylene) 중에서 적어도 하나 선택된 물질을 포함하는 유연 용액에 의해 형성되고,
상기 절연층은 폴리메틸메타크릴레이트(Polymethylmethacrylate, PMMA)를 포함하는 절연 용액이 코팅된 후 80℃ 내지 150℃의 온도 범위에서 열처리하여 핀홀이 없이 형성되고,
상기 절연층은 아민기를 갖는 폴리리신(Poly-L-Lysine) 또는 APTES(3-Aminopropyltriethoxysilane)을 포함하는 기능 용액에 의해 상기 절연층의 표면이 기능화되고,
상기 전도층은 탄소나노튜브(Carbon Nano Tube, CNT), 그래핀(Graphene), 및 산화 환원 그래핀(Reduced Graphene Oxide, RGO) 중에서 적어도 하나 선택된 고분자 물질을 포함하는 전도 용액에 의해 형성되고, 상기 전도층은 정제된 여과수 또는 건조공기에 의해 세정되며,
상기 유연층, 상기 기능화된 절연층, 상기 전도층 모두가 유연한 성질을 갖고, 상기 트랜지스터에 인장력을 20% 인가하더라도 상기 트랜지스터의 전달 특성을 유지하고, 상기 인장력을 50% 인가하더라도 인장력에 따른 표준화(Normalization)된 이동도와 문턱 전압의 변화가 기 설정된 범위를 만족하여 상기 트랜지스터가 정상 동작하는 것을 특징으로 하는 전자 장치. An electronic circuit for generating at least one electrical signal; And
A drive circuit having a transistor connected to said electronic circuit and controlling said electronic circuit,
The transistor,
A conductive layer forming a charge transfer path;
A source electrode connected to the conductive layer to supply a charge;
A drain electrode connected to the conductive layer to receive the charge;
A gate electrode configured to control whether or not the charge flows in the conductive layer;
An insulating layer separating the conductive layer and the gate electrode and functionalized to couple the conductive layer; And
A flexible layer connected to at least one of the insulating layer, the gate electrode, the conductive layer, the source electrode, and the drain electrode,
The flexible layer may be made of polyimide (PI), polydimethylsiloxane (PDMS), Ecoflex, polyethylene terephthalate (PET), polystyrene (PS), polycarbonate (PC) , A polybisphenol A, and a flexible solution containing at least one material selected from polyethylene,
The insulating layer is formed without a pinhole by heat treatment at a temperature range of 80 ℃ to 150 ℃ after the coating of an insulating solution containing polymethyl methacrylate (Polymethylmethacrylate, PMMA),
The surface of the insulating layer is functionalized by a functional solution containing poly-L-Lysine or 3-Aminopropyltriethoxysilane (APTES) having an amine group,
The conductive layer is formed by a conductive solution containing at least one polymer material selected from carbon nanotubes (CNT), graphene, and reduced graphene oxide (RGO). The conductive layer is washed with purified filtered water or dry air
The flexible layer, the functionalized insulating layer, and the conductive layer all have flexible properties, and maintain the transfer characteristics of the transistor even when a tensile force of 20% is applied to the transistor, and standardization according to the tensile force even if the tensile force is 50% ( And the transistor operates normally because a change in a normalized mobility and a threshold voltage satisfies a preset range. 제26항에 있어서,
상기 전자 장치는 대상체에 착용 가능한 장치인 것을 특징으로 하는 전자 장치.
The method of claim 26,
The electronic device is a device that can be worn on an object.
KR1020180025970A 2018-03-05 2018-03-05 Flexible Display and Method of Manufacturing Thin Film Transistor Based on Low Temperature Solution Process KR102023103B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180025970A KR102023103B1 (en) 2018-03-05 2018-03-05 Flexible Display and Method of Manufacturing Thin Film Transistor Based on Low Temperature Solution Process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180025970A KR102023103B1 (en) 2018-03-05 2018-03-05 Flexible Display and Method of Manufacturing Thin Film Transistor Based on Low Temperature Solution Process

Publications (2)

Publication Number Publication Date
KR20190105428A KR20190105428A (en) 2019-09-17
KR102023103B1 true KR102023103B1 (en) 2019-11-04

Family

ID=68070183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180025970A KR102023103B1 (en) 2018-03-05 2018-03-05 Flexible Display and Method of Manufacturing Thin Film Transistor Based on Low Temperature Solution Process

Country Status (1)

Country Link
KR (1) KR102023103B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102317980B1 (en) 2020-04-27 2021-10-28 한국생산기술연구원 Substrate tray for re-dissolution of films and their high concentration extraction
KR20230049489A (en) * 2021-10-06 2023-04-13 엘지이노텍 주식회사 Circuit board and package substrate having the same
KR20230049490A (en) * 2021-10-06 2023-04-13 엘지이노텍 주식회사 Circuit board and package substrate having the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053607A (en) * 2006-08-28 2008-03-06 Osaka Univ Manufacturing method of field effect transistor using carbon nanotube dispersion polymer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100345925B1 (en) * 2001-03-12 2002-07-27 신한기연주식회사 method of improving and cleaning surface of materials with ultraviolet irradiation
KR100982956B1 (en) * 2008-05-22 2010-09-17 고려대학교 산학협력단 flexible and transparent Thin film Transistor
KR101045783B1 (en) * 2008-11-05 2011-07-04 국민대학교산학협력단 A method of manufacturing an organic thin film transistor including a multilayer thin film and an organic thin film transistor
KR101487443B1 (en) * 2013-06-21 2015-01-29 (주) 파루 Transistor for reforming dielectric film surface and the product method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053607A (en) * 2006-08-28 2008-03-06 Osaka Univ Manufacturing method of field effect transistor using carbon nanotube dispersion polymer

Also Published As

Publication number Publication date
KR20190105428A (en) 2019-09-17

Similar Documents

Publication Publication Date Title
KR102023103B1 (en) Flexible Display and Method of Manufacturing Thin Film Transistor Based on Low Temperature Solution Process
Son et al. A nonvolatile memory device made of a ferroelectric polymer gate nanodot and a single-walled carbon nanotube
Maynor et al. Direct-writing of polymer nanostructures: Poly (thiophene) nanowires on semiconducting and insulating surfaces
Braun et al. DNA-templated assembly and electrode attachment of a conducting silver wire
Fukuda et al. Profile control of inkjet printed silver electrodes and their application to organic transistors
Seol et al. Design strategy for a piezoelectric nanogenerator with a well-ordered nanoshell array
US8030139B2 (en) Thin film transistor and method of producing thin film transistor
Lee et al. Ordered arrays of ZnO nanorods grown on periodically polarity-inverted surfaces
JP2006147843A (en) Method of manufacturing field effect transistor and field effect transistor manufactured thereby
TW201505961A (en) Carbon nanotube composite, semiconductor device and sensor using the same
Thuau et al. Piezoelectric polymer gated OFET: Cutting-edge electro-mechanical transducer for organic MEMS-based sensors
Kim et al. Transparent flexible nanoline field-effect transistor array with high integration in a large area
Pei et al. pJ-level energy-consuming, low-voltage ferroelectric organic field-effect transistor memories
JP2006135109A (en) Electronic device and its manufacturing method, and electronic apparatus
WO2017183534A1 (en) Semiconductor element, method for manufacturing same, wireless communication device, and sensor
Yang et al. Effect of adding a polymer and varying device size on the resistive switching characteristics of perovskite nanocubes heterojunction
KR101182522B1 (en) fabrication method of nano pattern and fabrication method for TFT and LCD using the same
US9146463B2 (en) Photo-patternable multifunctional polymer nanocomposite
Zhang et al. Assembly of highly aligned DNA strands onto Si chips
Chung et al. high performance organic nonvolatile flash memory transistors with high-resolution reduced graphene oxide patterns as a floating gate
Sattari-Esfahlan et al. Flexible graphene-channel memory devices: A review
TW201205913A (en) Organic semiconductor film and method for manufacturing the same, and stamp for contact printing
Tsoukalas From silicon to organic nanoparticle memory devices
KR20090038326A (en) Fabricating method of flexible transparent electrode
WO2006025391A1 (en) Molecular device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant