KR102022310B1

KR102022310B1 - Micro LED Chips Integrated Active Element and Method for Manufacturing Thereof

Info

Publication number: KR102022310B1
Application number: KR1020180039330A
Authority: KR
Inventors: 김영우; 김진모; 김정현; 문성재; 고명진
Original assignee: 한국광기술원
Priority date: 2018-04-04
Filing date: 2018-04-04
Publication date: 2019-09-18

Abstract

Disclosed are an active element integrated type micro LED chip and a manufacturing method thereof. According to an aspect of the present invention, the manufacturing method of a micro LED package comprises: a first deposition process of depositing a micro LED on a temporary substrate; a second deposition process of depositing a thin film transistor (TFT) on the temporary substrate having the micro LED deposited thereon; a separation process of separating the micro LED from the temporary substrate; a generation process of generating a micro LED package by dicing the micro LED and the TFT to include each one of the micro LED and the TFT; and a moving process of moving each of the micro LED packages generated in the generation process to a corresponding substrate, respectively.

Description

능동소자 집적형 미세 LED 칩 및 이에 대한 제조방법{Micro LED Chips Integrated Active Element and Method for Manufacturing Thereof}Micro LED Chips Integrated Active Element and Method for Manufacturing Thereof

본 발명은 능동소자 집적형 미세 크기의 LED 칩 및 이에 대한 제조방법에 관한 것이다.The present invention relates to an LED chip having an active element integrated fine size and a manufacturing method thereof.

이 부분에 기술된 내용은 단순히 본 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.The contents described in this section merely provide background information on the present embodiment and do not constitute a prior art.

최근 부각되는 디스플레이 기술로서, 마이크로 LED가 있다. 미세 크기의 RGB LED를 이용하여 제작되는 디스플레이 패널로서, 작으면서도 반응속도와 밝기가 높고 저전력을 소모하기 때문에 많은 각광을 받고 있다.One of the emerging display technologies is micro LEDs. As a display panel manufactured by using a small size RGB LED, it has received much attention because of its small size, high response speed, high brightness, and low power consumption.

이러한 마이크로 LED를 생산하는 방법에 있어서 종래에는 COB(Chip on Board) 방식이 이용되었다. COB 방식은 각각의 미세 RGB LED를 TFT 또는 PCB 등의 제어기판에 직접 배치하고 와이어 본딩을 수행하는 방식이다. 상대적으로 간편한 생산방식으로 인해 시간과 비용적인 측면에 있어 우수한 특성이 있어 많이 사용되고 있다.In the method of producing such a micro LED, a conventional COB (Chip on Board) method has been used. The COB method is a method in which each fine RGB LED is directly disposed on a control board such as a TFT or a PCB and wire bonding is performed. Due to its relatively simple production method, it is widely used because of its excellent characteristics in terms of time and cost.

종래에는 하나의 제어장치(TFT 등)가 제어 기판에 배치된 RGB LED를 제어했다. 문제는 LED 크기가 작아지며, 제어 기판 상에 배치되는 LED의 개수가 많아지는 것에 있다. 수 많은 미세 크기의 LED가 제어 기판 상에 배치되기 때문에, 제어장치가 각각을 일일이 제어하기에는 오랜 시간이 소모되는 문제가 있었다.Conventionally, one controller (TFT etc.) controlled the RGB LED arrange | positioned on a control board. The problem is that the LED size becomes smaller, and the number of LEDs disposed on the control board increases. Since a large number of fine sized LEDs are disposed on the control board, there is a problem that the control device takes a long time to control each one individually.

이에 따라, 제어 기판에 배치되는 미세 LED 각각을 구동하기 위한 화소 구동형 드라이버가 내장된 미세 LED에 관한 수요가 늘어나고 있다.Accordingly, there is an increasing demand for fine LEDs incorporating pixel-driven drivers for driving each of the fine LEDs disposed on the control board.

본 발명의 일 실시예는, 미세 크기 LED 내 구동 드라이버가 포함된 미세 LED 패키지 및 그를 제조하는 방법을 제공하는 데 일 목적이 있다.One embodiment of the present invention is to provide a fine LED package and a method of manufacturing the same, including a drive driver in the fine size LED.

본 발명의 일 측면에 의하면, 미세 LED 패키지의 제조 방법에 있어서, 미세 LED를 임시 기판 상에 증착하는 제1 증착공정과 상기 미세 LED가 증착된 임시 기판 상에 TFT를 증착하는 제2 공정과 상기 미세 LED를 상기 임시 기판상에서 분리하는 분리공정과 상기 미세 LED와 상기 TFT가 각각 하나씩 포함되도록 다이싱하여 미세 LED 패키지를 생성하는 생성과정 및 상기 생성과정에서 생성된 각 미세 LED 패키지를 각각 상대 기판으로 이동시키는 이동과정을 포함하는 것을 특징으로 하는 미세 LED 패키지 제조 방법을 제공한다.According to an aspect of the present invention, in the method of manufacturing a fine LED package, the first deposition step of depositing a fine LED on a temporary substrate and the second step of depositing a TFT on the temporary substrate on which the fine LED is deposited and the A separation process of separating the fine LEDs on the temporary substrate, and a process of generating a fine LED package by dicing the fine LED and the TFT to include one by one, and each fine LED package generated in the generation process as a counterpart substrate It provides a fine LED package manufacturing method comprising a moving process to move.

본 발명의 일 측면에 의하면, 상기 제2 공정은 상기 미세 LED가 증착된 임시 기판 상에 금속을 증착하는 제2 증착공정과 상기 미세 LED와 상기 금속 사이에 게이트 옥사이드를 증착하는 제3 증착공정과 제1 절연막을 증착하고, 상기 제1 절연막 내 상기 금속과 연결되는 제1 비아(Via) 전극을 생성하는 제1 생성공정과 상기 제1 절연막 상에 게이트 전극을 증착하고, 상기 제1 절연막 및 상기 게이트 전극 상에 제2 절연막을 증착하는 제4 증착공정 및 상기 제2 절연막 내 상기 제1 비아 전극과 연결되는 제2 비아 전극 및 상기 제2 비아 전극 상에 소스 및 드레인 전극을 각각 생성하는 제2 생성공정을 포함하는 것을 특징으로 한다.According to an aspect of the present invention, the second process includes a second deposition process of depositing a metal on a temporary substrate on which the fine LED is deposited, and a third deposition process of depositing a gate oxide between the fine LED and the metal; Depositing a first insulating film, generating a first via electrode connected to the metal in the first insulating film, and depositing a gate electrode on the first insulating film, and depositing a gate electrode on the first insulating film. A fourth deposition process for depositing a second insulating film on a gate electrode, and a second via electrode connected to the first via electrode in the second insulating film, and a second generating source and drain electrode on the second via electrode, respectively. It characterized in that it comprises a production process.

본 발명의 일 측면에 의하면, 상기 제2 생성공정은 더미(Dummy) 전극도 추가적으로 생성하는 것을 특징으로 한다.According to an aspect of the present invention, the second generation process is characterized in that it further generates a dummy electrode.

본 발명의 일 측면에 의하면, 상기 더미 전극은 상기 소스 및 드레인 전극 각각과 대칭되는 위치에 생성되는 것을 특징으로 한다.According to an aspect of the invention, the dummy electrode is characterized in that it is generated in a position symmetrical with each of the source and drain electrodes.

본 발명의 일 측면에 의하면, 상기 제4 증착공정은 상기 게이트 전극을 상기 게이트 옥사이드 상에 배치되는 위치에 증착하는 것을 특징으로 한다.According to an aspect of the present invention, the fourth deposition process is characterized in that for depositing the gate electrode on a position disposed on the gate oxide.

본 발명의 일 측면에 의하면, 상기 게이트 전극은 ㄱ자 형상을 갖는 것을 특징으로 한다.According to an aspect of the invention, the gate electrode is characterized in that it has a L-shape.

본 발명의 일 측면에 의하면, 미세 LED 및 상기 미세 LED 상에 증착된 TFT를 포함하되, 상기 TFT는 상기 미세 LED 상에 증착된 금속과 상기 미세 LED와 상기 금속 사이에 증착된 게이트 옥사이드와 상기 미세 LED, 상기 금속 및 상기 게이트 옥사이드 상에 증착된 제1 절연막, 여기서, 상기 제1 절연막은 내부에 상기 금속과 연결되는 제1 비아(Via) 전극을 포함하며, 상기 제1 절연막 상에 증착된 게이트 전극과 상기 제1 절연막 및 상기 게이트 전극 상에 증착된 제2 절연막, 여기서, 상기 제2 절연막은 내부에 상기 금속과 연결되는 제2 비아(Via) 전극을 포함하며, 상기 제2 비아 전극 상에 생성된 소스 및 드레인 전극을 포함하는 것을 특징으로 하는 미세 LED 패키지를 제공한다.According to an aspect of the present invention, a micro LED and a TFT deposited on the micro LED, wherein the TFT is a metal deposited on the micro LED and the gate oxide deposited between the micro LED and the metal and the micro A first insulating film deposited on the LED, the metal and the gate oxide, wherein the first insulating film includes a first via electrode connected to the metal therein and a gate deposited on the first insulating film An electrode, a second insulating film deposited on the first insulating film and the gate electrode, wherein the second insulating film includes a second via electrode connected to the metal therein and is disposed on the second via electrode It provides a fine LED package comprising a generated source and drain electrode.

본 발명의 일 측면에 의하면, 상기 TFT는 더미 전극을 더 포함하는 것을 특징으로 한다.According to an aspect of the present invention, the TFT further comprises a dummy electrode.

본 발명의 일 측면에 의하면, 상기 게이트 전극은 상기 게이트 옥사이드 상에 배치되는 위치에 증착되는 것을 특징으로 한다.According to one aspect of the invention, the gate electrode is characterized in that deposited on the position disposed on the gate oxide.

이상에서 설명한 바와 같이, 본 발명의 일 측면에 따르면, 미세 크기 LED 내 구동 드라이버가 포함된 미세 LED 패키지를 제조함으로써, 미세 LED를 신속하고 용이하게 제어할 수 있는 장점이 있다.As described above, according to an aspect of the present invention, by manufacturing a fine LED package including a drive driver in the fine size LED, there is an advantage that can control the fine LED quickly and easily.

도 1은 본 발명의 일 실시예에 따른 미세 LED 패키지를 도시한 도면이다.
도 2 내지 6은 본 발명의 일 실시예에 따른 미세 LED가 제작되는 공정을 도시한 도면이다.
도 7 내지 16은 본 발명의 일 실시예에 따른 미세 LED 상에 TFT가 제작되는 공정을 도시한 도면이다.
도 17은 본 발명의 일 실시예에 따라 제작된 미세 LED 패키지가 제작되어 전사되는 공정을 도시한 도면이다.
도 18은 본 발명의 일 실시예에 따라 미세 LED 패키지를 제조하는 방법을 도시한 순서도이다.1 is a view showing a fine LED package according to an embodiment of the present invention.
2 to 6 is a view showing a process for producing a fine LED according to an embodiment of the present invention.
7 to 16 illustrate a process of manufacturing a TFT on a fine LED according to an embodiment of the present invention.
17 is a view illustrating a process of fabricating and transferring a fine LED package manufactured according to an embodiment of the present invention.
18 is a flowchart illustrating a method of manufacturing a fine LED package according to an embodiment of the present invention.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.As the inventive concept allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all changes, equivalents, and substitutes included in the spirit and scope of the present invention. In describing the drawings, similar reference numerals are used for similar elements.

제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.Terms such as first, second, A, and B may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component. The term and / or includes a combination of a plurality of related items or any item of a plurality of related items.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에서, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.When a component is referred to as being "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that other components may be present in between. Should be. On the other hand, when a component is said to be "directly connected" or "directly connected" to another component, it should be understood that there is no other component in between.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서 "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. It is to be understood that the term "comprises" or "having" in the present application does not exclude in advance the possibility of the presence or addition of features, numbers, steps, operations, components, parts or combinations thereof described in the specification. .

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해서 일반적으로 이해되는 것과 동일한 의미를 가지고 있다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art.

일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.

도 1은 본 발명의 일 실시예에 따른 미세 LED 패키지를 도시한 도면이다.1 is a view showing a fine LED package according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 미세 LED 패키지(100)는 미세 LED(110)와 TFT(120)를 포함한다.Referring to FIG. 1, the micro LED package 100 according to an embodiment of the present invention includes a micro LED 110 and a TFT 120.

미세 LED(110)는 컬러 필터 없이 스스로 발광한다. 미세 LED(110)는 색을 생성하기 위한 컬러 필터없이 스스로 출력하고자 하는 색의 광을 생성하여 출력하는 초소형 LED를 의미한다. 미세 LED(110)는 대표적으로 마이크로(Micro) LED가 있다.The fine LED 110 emits light without a color filter. The fine LED 110 refers to an ultra-small LED that generates and outputs light of a color to be output by itself without a color filter for generating color. The fine LED 110 typically has a micro LED.

TFT(120)는 미세 LED(110)의 상단에 증착되어, 미세 LED(110) 각각을 제어한다. 미세 LED 패키지(100) 내에서 TFT(120)는 각 미세 LED(110)(예를 들어, 미세 R LED, 미세 G LED 또는 미세 B LED 중 어느 하나일 수 있음)의 상단에 증착되어 각 미세 LED(110)의 동작을 제어한다. 각 미세 LED 패키지(100) 내에 미세 LED(110)를 제어하기 위한 TFT(120)가 각각 증착됨에 따라, 미세 LED 패키지(100)는 보다 용이하게 각 미세 LED(110)를 제어할 수 있고, 보다 신속하게 각 미세 LED(110)를 제어할 수 있다.The TFT 120 is deposited on top of the fine LEDs 110 to control each of the fine LEDs 110. In the fine LED package 100, the TFT 120 is deposited on top of each fine LED 110 (which may be any of fine R LED, fine G LED or fine B LED, for example). Control the operation of (110). As the TFTs 120 for controlling the fine LEDs 110 are deposited in each fine LED package 100, the fine LED package 100 can more easily control each fine LED 110, and more. Each fine LED 110 can be controlled quickly.

미세 LED 패키지(100)가 제작되어 상대 기판(130), 특히, 솔더(Solder, 135) 상으로 전사된다.The fine LED package 100 is fabricated and transferred onto the counter substrate 130, in particular the solder 135.

상대기판(130)은 표면에 솔더(135)를 포함한다.The counter substrate 130 includes a solder 135 on the surface.

솔더(135)는 납땜 등을 하는 데 사용되는 합금으로서, 미세 LED 패키지(100)의 전극과 연결되어 전원을 공급할 수 있도록 하는 전극의 역할을 한다. 이와 동시에, 솔더(135)는 필름 또는 임시 시트의 접착력보다 높은 접착력을 가질 수 있다. 미세 LED 패키지(510)가 솔더(135)로 접근하거나 접촉하는 경우, 미세 LED 패키지(510)가 성장된 필름 또는 임시 시트로부터 분리되어 솔더(135)로 전사될 수 있도록 한다. The solder 135 is an alloy used for soldering and the like, and serves as an electrode that is connected to the electrodes of the micro LED package 100 to supply power. At the same time, the solder 135 may have a higher adhesive force than that of the film or the temporary sheet. When the micro LED package 510 approaches or contacts the solder 135, the micro LED package 510 may be separated from the grown film or the temporary sheet and transferred to the solder 135.

솔더(135)는 상대기판(130) 상에 미세 LED 패키지(510)가 전사될 위치마다 배치된다. 통상적으로 복수 개의 미세 LED 패키지(100)가 일정 간격마다 상대 기판(130)에 전사되므로, 이에 대응되는 솔더(135) 역시 일정 간격마다 상대 기판(130) 상에 배치된다. 또한, 솔더(135)는 미세 LED 패키지(100) 내에 포함된 각 TFT(120)의 전극과 연결될 개수만큼 배치된다.The solder 135 is disposed at each position where the micro LED package 510 is transferred on the counter substrate 130. Typically, since the plurality of fine LED packages 100 are transferred to the counter substrate 130 at regular intervals, the solder 135 corresponding thereto is also disposed on the counter substrate 130 at regular intervals. In addition, the solder 135 is disposed as many as to be connected to the electrodes of each TFT 120 included in the fine LED package 100.

도 2 내지 7은 본 발명의 일 실시예에 따른 미세 LED가 제작되는 공정을 도시한 도면이다.2 to 7 is a view showing a process for producing a fine LED according to an embodiment of the present invention.

도 2를 참조하면, 임시기판(230) 상에 발광을 위한 발광층(210, 220)을 성장시키는 발광층 성장공정이 수행된다. 여기서, 발광층(210, 220)은 질화 갈륨(GaN)으로 구현될 수 있으나, 반드시 이에 한정되는 것은 아니고, 미세 LED가 발광하고자 하는 색상 또는 제작되는 미세 LED의 크기에 따라 다양한 재질로 구현될 수 있다.Referring to FIG. 2, a light emitting layer growth process of growing light emitting layers 210 and 220 for emitting light on the temporary substrate 230 is performed. Here, the light emitting layers 210 and 220 may be implemented with gallium nitride (GaN), but are not necessarily limited thereto, and may be implemented with various materials according to the color of the fine LED to emit light or the size of the manufactured fine LED. .

도 3을 참조하면, 제1 발광층(210)과 제2 발광층(220)의 일부분을 식각하는 발광층 식각 공정이 수행된다. 생성되는 각 미세 LED를 전기적으로 절연시켜 용이하게 구분하고 다이싱할 수 있도록, 일정 간격마다 제2 발광층(220)의 일부분이 식각된다. Referring to FIG. 3, a light emitting layer etching process of etching a portion of the first light emitting layer 210 and the second light emitting layer 220 is performed. A portion of the second light emitting layer 220 is etched at regular intervals so as to electrically insulate each of the generated fine LEDs so that they can be easily distinguished and diced.

N 전극이 배치될 수 있도록, 제1 발광층(210)의 일부분이 식각된다. 제2 발광층(220)과 연결되는 N 전극이 배치될 수 있도록, 제1 발광층(210)의 일부분이 식각된다. A portion of the first light emitting layer 210 is etched so that the N electrode can be disposed. A portion of the first light emitting layer 210 is etched so that the N electrode connected to the second light emitting layer 220 may be disposed.

도 4를 참조하면, 제1 발광층(210)의 상단에 반사막(410)을 증착하는 반사막(410) 증착공정이 수행된다.반사막(410)은 제1 발광층의 상단에 증착되어 P 전극의 역할을 수행하는 동시에, 제1 발광층(210)에서 방사되는 빛을 반사시켜 빛이 일정방향(상단)으로 방사되도록 한다.Referring to FIG. 4, a process of depositing a reflective film 410 is performed to deposit a reflective film 410 on top of the first light emitting layer 210. The reflective film 410 is deposited on top of the first light emitting layer to serve as a P electrode. At the same time, the light emitted from the first light emitting layer 210 is reflected to emit light in a predetermined direction (upper).

반사막(410)은 Ni/Ag로 구현될 수 있으나, 이에 한정되는 것은 아니고 전술한 효과를 가져올 수 있는 재료는 어떠한 것으로 대체될 수 있다.The reflective film 410 may be implemented with Ni / Ag, but is not limited thereto, and any material capable of producing the above-described effects may be replaced with any material.

도 5를 참조하면, 제1 발광층(210)의 식각된 부분으로 N 전극(510)을 배치하는 전극 배치공정이 수행된다. 이에 따라, 전원이 각 전극(410, 510)을 거쳐 각 발광층(210, 220)에 인가될 수 있다. Referring to FIG. 5, an electrode arrangement process of arranging the N electrode 510 as an etched portion of the first emission layer 210 is performed. Accordingly, power may be applied to each of the light emitting layers 210 and 220 via the electrodes 410 and 510.

N 전극(510)은 Cr/Au로 구현될 수 있으나, 이에 한정되는 것은 아니다.The N electrode 510 may be implemented as Cr / Au, but is not limited thereto.

도 6(a)을 참조하면, 외부 및 상부에 증착될 구성과 분리하기 위해 절연막(610)을 증착하는 절연막 증착공정이 수행된다. 기 성장되거나 증착된 구성(발광층, 전극)을 외부로부터 보호하고, 상부에 증착될 다른 구성과 분리하기 위해, 기 성장되거나 증착된 구성의 상부에 절연막(610)이 증착된다.Referring to FIG. 6A, an insulating film deposition process for depositing an insulating film 610 is performed to separate the components to be deposited on the outside and the top. An insulating film 610 is deposited on top of the previously grown or deposited configuration to protect the previously grown or deposited composition (light emitting layer, electrode) from the outside and to separate it from other components to be deposited thereon.

도 6(b)를 참조하면, 증착된 절연막 상으로 이후 TFT(120)가 증착될 수 있도록, 표면을 평탄화하는 연마 공정이 수행된다. 연마 공정은 일 예로, CMP(Chemical Mechanical Polishing)이 수행될 수 있으나, 이에 한정되는 것은 아니다.Referring to FIG. 6B, a polishing process for planarizing a surface is performed so that the TFT 120 can be subsequently deposited on the deposited insulating film. The polishing process may be, for example, chemical mechanical polishing (CMP), but is not limited thereto.

도 7 내지 16은 본 발명의 일 실시예에 따른 미세 LED 상에 TFT가 제작되는 공정을 도시한 도면이다.7 to 16 illustrate a process of manufacturing a TFT on a fine LED according to an embodiment of the present invention.

도 7을 참조하면, 절연막(610) 상으로 반사막(410) 및 N 전극(510)의 상단에 각각 금속(710, 720)이 증착되고, 제2 발광층(220)의 일부분이 식각되어 생긴 여백(740) 부분에 금속(730)이 증착되는 금속 증착공정이 수행된다.Referring to FIG. 7, metals 710 and 720 are deposited on upper surfaces of the reflective layer 410 and the N electrode 510 on the insulating layer 610, and a portion of the second emission layer 220 is etched. A metal deposition process in which the metal 730 is deposited on the portion 740 is performed.

제1 금속(710)은 반사막(410) 상에 증착되어, 반사막(410) 또는 반사막(410)과 연결된 발광층(210, 220)이 추후 공정이 진행되어 증착된 전극과 연결될 수 있도록 한다.The first metal 710 is deposited on the reflective film 410, so that the reflective film 410 or the light emitting layers 210 and 220 connected to the reflective film 410 may be connected to the deposited electrode by a later process.

제2 금속(720)은 N 전극(510) 상에 증착되어, N 전극(510)이 다른 구성과 연결될 수 있도록 한다.The second metal 720 is deposited on the N electrode 510 to allow the N electrode 510 to be connected with another configuration.

제3 금속(730)은 여백(740) 상에 증착되어, TFT의 소스(Source) 단자로서의 역할을 수행할 수 있도록 배치된다. The third metal 730 is deposited on the margin 740 and disposed so as to function as a source terminal of the TFT.

도 8을 참조하면, 제2 금속(720) 및 제3 금속(730) 사이로 게이트 옥사이드(Gate Oxide, 810)가 증착되는 게이트 옥사이드 증착공정이 수행된다.Referring to FIG. 8, a gate oxide deposition process is performed in which a gate oxide 810 is deposited between the second metal 720 and the third metal 730.

게이트 옥사이드(810)가 N 전극(510)과 연결된 제2 금속(720) 및 소스 단자로서의 역할을 수행하는 제3 금속(730)의 사이로 증착된다. A gate oxide 810 is deposited between the second metal 720 connected to the N electrode 510 and the third metal 730 serving as a source terminal.

도 9를 참조하면, 각 금속(710, 720, 730) 및 게이트 옥사이드(810) 상으로 제1 절연막(910)이 증착되는 제1 절연막 증착 공정이 수행된다. 각 금속(710, 720, 730) 및 게이트 옥사이드(810)가 이후 증착될 각 구성과 분리될 수 있도록, 각 금속(710, 720, 730) 및 게이트 옥사이드(810) 상으로 제1 절연막(910)이 증착된다.Referring to FIG. 9, a first insulating film deposition process in which the first insulating film 910 is deposited on the metals 710, 720, and 730 and the gate oxide 810 is performed. The first insulating film 910 onto each metal 710, 720, 730 and gate oxide 810 so that each metal 710, 720, 730 and gate oxide 810 can be separated from each component to be subsequently deposited. Is deposited.

도 10을 참조하면, 제1 절연막(910)을 관통하여 제1 금속(710) 및 제3 금속(730)과 연결되는 비아 전극(1010, 1020)을 형성하는 비아 전극 형성공정이 수행된다. 제1 금속(710) 및 제3 금속(730) 각각이 최종적으로 형성될 수직형 LED(VLED) 단자에 해당하는 전극 및 소스 전극에 연결될 수 있도록, 제1 절연막(910)을 관통하여 제1 금속(710) 및 제3 금속(730)과 연결되는 비아 전극(1010, 1020)이 형성된다.Referring to FIG. 10, a via electrode forming process of forming the via electrodes 1010 and 1020 connected to the first metal 710 and the third metal 730 through the first insulating layer 910 is performed. Each of the first metal 710 and the third metal 730 penetrates through the first insulating layer 910 so as to be connected to an electrode and a source electrode corresponding to a vertical LED (VLED) terminal to be finally formed. Via electrodes 1010 and 1020 connected to the 710 and the third metal 730 are formed.

도 11을 참조하면, 제1 절연막(910) 상으로 게이트부(1110)이 증착되는 게이트 증착공정이 수행된다. 게이트부(1110)은 게이트 옥사이드(810)와 일부 면적이 중첩되는 위치의 제1 절연막(910) 상에 증착된다. 이에 따라, 게이트부(1110)에 전원이 인가되는 경우, 게이트 옥사이드(810)의 하단(소스와 수직형 LED 간)으로 채널이 형성될 수 있도록 한다.Referring to FIG. 11, a gate deposition process in which the gate portion 1110 is deposited on the first insulating layer 910 is performed. The gate portion 1110 is deposited on the first insulating layer 910 at a position where the gate oxide 810 and a partial area overlap. Accordingly, when power is applied to the gate portion 1110, a channel may be formed at the lower end (between the source and the vertical LED) of the gate oxide 810.

게이트부(1110)은 'ㄱ'자 형상을 갖는다. 게이트부(1110)은 소스 전극 및 N 전극(510)과 수직방향으로 중첩되지 않아야 하면서도, 게이트 옥사이드(810)와 일부 면적이 중첩되어야 한다. 이러한 요구를 모두 만족하고자, 게이트부(1110)은 'ㄱ'자 형상을 갖는다. 게이트부(1110)이 'ㄱ'자 형상을 가짐에 따라, 소스 전극 및 N 전극(510)과 수직방향으로 중첩되지 않으면서도 게이트 옥사이드(810)와 일부 면적으로 중첩될 수 있다. The gate portion 1110 has a '-' shape. The gate portion 1110 should not overlap with the source electrode and the N electrode 510 in a vertical direction, but must partially overlap with the gate oxide 810. In order to satisfy all of these requirements, the gate portion 1110 has a '-' shape. As the gate portion 1110 has a '-' shape, the gate portion 1110 may overlap a portion of the gate oxide 810 without overlapping the source electrode and the N electrode 510 in a vertical direction.

게이트부(1110)은 N 전극(510) 및 발광부(210, 220)와 수직 방향으로의 중첩이 최소화되는 위치 상에 증착된다. 게이트 전극이 LED와 수직방향으로 중첩이 되는 경우, 게이트 전극와 LED 사이에 의도하지 않은 기생 캐패시터가 존재하는 것과 같은 현상이 발생한다. 이와 같은 현상은 신호의 흐름을 지연시킴으로써, TFT 또는 LED의 동작에 영향을 미치기 때문에 발생되지 않아야 바람직하다. 따라서 게이트부(1110)은 N 전극(510) 및 발광부(210, 220)와 수직 방향으로 중첩되지 않거나 중첩되더라도 최소화할 수 있는 위치에 증착된다. 바람직하게, 게이트부(1110)은 여백(740) 부분의 상단에 증착될 수 있다.The gate portion 1110 is deposited on the position where the overlapping of the N electrode 510 and the light emitting portions 210 and 220 in the vertical direction is minimized. When the gate electrode overlaps the LED in the vertical direction, a phenomenon such as an unintended parasitic capacitor exists between the gate electrode and the LED occurs. Such a phenomenon should not be generated because it delays the signal flow and affects the operation of the TFT or LED. Therefore, the gate portion 1110 is deposited at a position that can be minimized even if not overlapped or overlapped with the N electrode 510 and the light emitting portions 210 and 220 in the vertical direction. Preferably, the gate portion 1110 may be deposited on top of the margin 740.

도 12를 참조하면, 게이트부(1110) 및 제1 절연막(910) 상에 제2 절연막(1210)을 증착하는 제2 절연막 증착 공정이 수행된다. 게이트부(1110) 및 제1 절연막(910)을 이후 증착될 전극과 분리될 수 있도록, 게이트부(1110) 및 제1 절연막(910) 상으로 제2 절연막(1210)이 증착된다.Referring to FIG. 12, a second insulating film deposition process for depositing a second insulating film 1210 on the gate portion 1110 and the first insulating film 910 is performed. The second insulating layer 1210 is deposited on the gate portion 1110 and the first insulating layer 910 so that the gate portion 1110 and the first insulating layer 910 can be separated from the electrode to be subsequently deposited.

도 13을 참조하면, 제2 절연막(1210)을 관통하여 기 형성된 비아 전극(1010, 1020)과 연결되는 비아 전극(1310, 1320)을 형성하는 비아 전극 형성공정이 수행된다. 제1 금속(710) 및 제3 금속(730) 각각이 최종적으로 형성될 수직형 LED(VLED) 단자에 해당하는 전극 및 소스 전극에 연결될 수 있도록, 제2 절연막(1210)을 관통하여 기 형성된 비아 전극(1010, 1020)과 연결되는 비아 전극(1310, 1320)이 형성된다.Referring to FIG. 13, a via electrode forming process of forming the via electrodes 1310 and 1320 connected to the previously formed via electrodes 1010 and 1020 through the second insulating layer 1210 is performed. Vias previously formed through the second insulating layer 1210 so that each of the first metal 710 and the third metal 730 may be connected to an electrode and a source electrode corresponding to a vertical LED (VLED) terminal to be finally formed. Via electrodes 1310 and 1320 connected to the electrodes 1010 and 1020 are formed.

도 14를 참조하면, 제2 절연막(1210) 상에 각 금속(710, 730) 및 게이트부(1110)과 연결될 전극이 형성되는 전극 형성공정이 수행된다. Referring to FIG. 14, an electrode forming process in which electrodes to be connected to the metals 710 and 730 and the gate portion 1110 are formed on the second insulating layer 1210 is performed.

수직형 LED 전극(1410)은 비아 전극(1010, 1310)을 거쳐 반사막(410) 및 발광층(210, 220)과 연결되어, 반사막(410) 및 발광층(210, 220)으로 전원을 공급할 수 있도록 한다. 수직형 LED 전극(1410)은 제2 절연막(1210) 상에서 모서리 부분에 배치된다.The vertical LED electrode 1410 is connected to the reflective film 410 and the light emitting layers 210 and 220 via the via electrodes 1010 and 1310 to supply power to the reflective film 410 and the light emitting layers 210 and 220. . The vertical LED electrode 1410 is disposed at a corner portion on the second insulating layer 1210.

소스 전극(1420)은 비아 전극(1020, 1320)을 거쳐, 제3 금속(730)으로 전원을 공급하거나 접지 단자로서의 역할을 할 수 있도록 한다. 소스 전극(1420)은 제2 절연막(1210) 상에서 수직형 LED 전극(1410)이 배치된 모서리 부분과 상이한 모서리 부분에 배치된다.The source electrode 1420 passes through the via electrodes 1020 and 1320 to supply power to the third metal 730 or to serve as a ground terminal. The source electrode 1420 is disposed at a corner portion different from the corner portion at which the vertical LED electrode 1410 is disposed on the second insulating layer 1210.

게이트 전극(1430)은 게이트부(1110)와 연결되어, 게이트부(1110)로 전원을 공급할 수 있도록 한다. 게이트 전극(1430)은 제2 절연막(1210) 상에서 수직형 LED 전극(1410) 및 소스 전극(1420)이 배치된 모서리 부분과 상이한 모서리 부분에 배치된다.The gate electrode 1430 is connected to the gate part 1110 to supply power to the gate part 1110. The gate electrode 1430 is disposed at a corner portion different from the corner portion at which the vertical LED electrode 1410 and the source electrode 1420 are disposed on the second insulating layer 1210.

더미 전극(1440)은 제2 절연막(1210) 상에서 수직형 LED 전극(1410), 소스 전극(1420) 및 게이트 전극(1430)이 배치된 모서리 부분과 상이한 (나머지) 모서리 부분에 배치된다. 각 전극(1410, 1420, 1430)이 제2 절연막(1210) 상의 모서리부에 배치됨에 따라, 미세 LED 패키지 생성공정, 미세 LED 패키지 전사 공정 등이 수행되는 도중에 미세 LED 패키지가 일측으로 치우치게 되는 문제가 발생할 소지가 존재한다. 이러한 문제를 방지하기 위해, 더미 전극(1440)은 제2 절연막(1210) 상의 나머지 모서리 부분에 배치됨으로써 균형을 맞춘다.The dummy electrode 1440 is disposed on the second insulating layer 1210 at a corner portion different from the corner portion where the vertical LED electrode 1410, the source electrode 1420, and the gate electrode 1430 are disposed. As the electrodes 1410, 1420, and 1430 are disposed at the corners of the second insulating layer 1210, a problem that the fine LED package is biased to one side during the fine LED package generation process or the fine LED package transfer process is performed. There is a potential to occur. In order to prevent this problem, the dummy electrode 1440 is balanced by being disposed at the remaining corners of the second insulating layer 1210.

도 15를 참조하면, 전극 형성공정이 완료된 후, 미세 LED(110)를 임시기판(230)으로부터 분리하는 임시기판 분리공정이 수행된다. TFT(120)가 미세 LED(110) 상에 모두 제조되었기 때문에, 미세 LED(110)로부터 임시기판(230)이 분리된다. Referring to FIG. 15, after the electrode forming process is completed, a temporary substrate separating process of separating the fine LED 110 from the temporary substrate 230 is performed. Since the TFTs 120 are all manufactured on the fine LEDs 110, the temporary substrate 230 is separated from the fine LEDs 110.

도 15(b)는 미세 LED 패키지(100)으 각 구성을 투과하여 도시한 평면도이다. 전술한 바와 같이, 게이트 옥사이드(810)는 N 전극(510)과 연결된 제2 금속(720) 및 제3 금속(730)과 연결된 소스 전극(1420)의 사이로 증착된다.15 (b) is a plan view illustrating the fine LED package 100 passing through each component. As described above, the gate oxide 810 is deposited between the second metal 720 connected to the N electrode 510 and the source electrode 1420 connected to the third metal 730.

게이트부(1110)는 'ㄱ'자 형상을 가지며, 제2 금속(720) 및 소스 전극(1420)과는 수직방향으로 중첩됨 없이, 게이트 전극(1430)과 연결된다. The gate portion 1110 has a '-' shape and is connected to the gate electrode 1430 without overlapping the second metal 720 and the source electrode 1420 in a vertical direction.

도 16을 참조하면, 임시 기판(230)이 분리된 후, 미세 LED(110)를 패시베이션(Passivation)하는 패시베이션 공정이 수행된다. 분리 공정이 수행된 후, 임시 기판(230)에 증착되어 있던 미세 LED(110)의 일 면이 외부로 드러나게 된다. 이에 따라, 물리적, 화학적 변형이나 손상이 미세 LED(110)에 발생할 수 있어, 이를 방지하기 위해 임시 기판(230)이 분리된 미세 LED(110)의 일면에 패시베이션 공정이 수행된다. 패시베이션 공정에서는 미세 LED(110)를 보호하기 위해 굴절률이 낮고 고경도를 갖는 코팅 박막(1610)이 미세 LED(110) 상에 증착된다. 증착되는 코팅 박막(1610)은 굴절률로서 1.4 내지 1.6의 값을 가질 수 있다. Referring to FIG. 16, after the temporary substrate 230 is separated, a passivation process of passivating the fine LEDs 110 is performed. After the separation process is performed, one surface of the fine LED 110 deposited on the temporary substrate 230 is exposed to the outside. Accordingly, physical and chemical deformation or damage may occur in the fine LED 110, so that the passivation process is performed on one surface of the fine LED 110 from which the temporary substrate 230 is separated. In the passivation process, a coating thin film 1610 having a low refractive index and high hardness is deposited on the fine LEDs 110 to protect the fine LEDs 110. The deposited coating thin film 1610 may have a value of 1.4 to 1.6 as a refractive index.

도 17은 본 발명의 일 실시예에 따라 제작된 미세 LED 패키지가 제작되어 전사되는 공정을 도시한 도면이다.17 is a view illustrating a process of fabricating and transferring a fine LED package manufactured according to an embodiment of the present invention.

도 17(a)를 참조하면, 임시기판 분리공정이 완료된 후, 각 미세 LED 패키지들(100a, 100b, 100c)로 분리하기 위한 다이싱공정이 수행된다. 임시기판 분리공정이 완료된 경우, 완성된 미세 LED 패키지들이 각 미세 LED 패키지로 분리된다. 미세 LED(110)와 TFT(120)가 각 미세 LED 패키지 내에 각각 하나씩 포함되도록, 임시기판 분리공정이 완료된 복수의 미세 LED 패키지들이 다이싱된다. 전술한 바와 같이, 미세 LED(110)와 TFT(120)는 일정 간격을 가지며 식각된 후, 증착되어 생성된다. 이에 따라, 각 미세 LED 패키지(100a, 100b, 100c)들이 제작된다.Referring to FIG. 17A, after the temporary substrate separation process is completed, a dicing process for separating the fine LED packages 100a, 100b, and 100c is performed. When the temporary substrate separation process is completed, the completed fine LED packages are separated into each fine LED package. The plurality of fine LED packages having a temporary substrate separation process are diced so that the fine LEDs 110 and the TFTs 120 are each included in each fine LED package. As described above, the fine LEDs 110 and the TFTs 120 are etched at regular intervals, and then are deposited and generated. Accordingly, each fine LED package 100a, 100b, 100c is manufactured.

도 17(b)을 참조하면, 각 미세 LED 패키지들(100a, 100b, 100c)이 상대 기판(130)으로 전사되는 전사 공정이 수행된다. 레이저 전사를 이용하여, 각 미세 LED 패키지들(100a, 100b, 100c)은 상대 기판(130)의 정해진 위치로 전사된다. 특히, 상대 기판(130) 상의 솔더(135) 상으로 전사된다.Referring to FIG. 17B, a transfer process in which each of the fine LED packages 100a, 100b, and 100c is transferred to the counter substrate 130 is performed. Using laser transfer, each of the fine LED packages 100a, 100b, 100c is transferred to a predetermined position of the counter substrate 130. In particular, it is transferred onto the solder 135 on the counter substrate 130.

도 18은 본 발명의 일 실시예에 따라 미세 LED 패키지를 제조하는 방법을 도시한 순서도이다.18 is a flowchart illustrating a method of manufacturing a fine LED package according to an embodiment of the present invention.

미세 LED가 증착된 임시 기판 상에 금속을 증착하는 금속 증착공정이 수행된다(S1810). 미세 LED(110) 내 절연막(610) 상으로 미세 LED(110) 내 반사막(410) 및 미세 LED(110) 내 N 전극(510)의 상단에 각각 금속(710, 720)이 증착되고, 제2 발광층(220)의 일부분이 식각되어 생긴 여백(740) 부분에 금속(730)이 증착된다.A metal deposition process of depositing a metal on a temporary substrate on which fine LEDs are deposited is performed (S1810). Metals 710 and 720 are deposited on top of the reflective film 410 in the fine LED 110 and the N electrode 510 in the fine LED 110 onto the insulating layer 610 in the fine LED 110, respectively. A metal 730 is deposited on a portion of the margin 740 formed by etching a portion of the light emitting layer 220.

미세 LED의 N 전극과 증착된 금속 간에 게이트 옥사이드를 증착하는 게이트 옥사이드 증착공정이 수행된다(S1820).A gate oxide deposition process for depositing a gate oxide between the N electrode of the fine LED and the deposited metal is performed (S1820).

제1 절연막을 증착하고, 절연막 내 메탈과 연결되는 비아 전극을 형성하는 비아 전극 형성공정이 수행된다(S1830).제1 절연막(910)을 관통하여 제1 금속(710) 및 제3 금속(730)과 연결되는 비아 전극(1010, 1020)이 형성된다.A via electrode forming process for depositing a first insulating film and forming a via electrode connected to a metal in the insulating film is performed (S1830). The first metal 710 and the third metal 730 penetrate through the first insulating film 910. ) And via electrodes 1010 and 1020 are formed.

제1 절연막 상에 게이트부를 증착하고, 제2 절연막을 재 증착하는 증착공정이 수행된다(S1840).A deposition process of depositing a gate part on the first insulating film and re-depositing the second insulating film is performed (S1840).

제2 절연막 내 각 금속과 연결되는 비아 전극을 생성하고, 각 전극 및 더미 전극을 생성하는 전극 형성공정이 수행된다(S1850). 제2 절연막(1210)을 관통하여 기 형성된 비아 전극(1010, 1020)과 연결되는 비아 전극(1310, 1320)이 형성되고, 각 비아 전극과 연결되는 수직형 LED 전극(1410) 및 소스 전극(1420)이 형성되고, 게이트부와 연결되는 게이트 전극(1430)이 형성되며, 균형을 맞추기 위한 더미 전극이 형성된다. An electrode forming process of generating a via electrode connected to each metal in the second insulating layer and generating each electrode and a dummy electrode is performed (S1850). Via electrodes 1310 and 1320 are formed to penetrate the second insulating layer 1210 and are connected to the via electrodes 1010 and 1020 previously formed, and the vertical LED electrode 1410 and the source electrode 1420 connected to each via electrode are formed. ) Is formed, a gate electrode 1430 connected to the gate part is formed, and a dummy electrode for balancing is formed.

미세 LED가 증착된 임시 기판을 제거하고, 미세 LED와 TFT가 각각 하나씩 포함되도록 다이싱을 하여 각 미세 LED 패키지를 분리한 후, 상대 기판으로 전사하는 다이싱 공정 및 전사 공정이 수행된다(S1860).After removing the temporary substrate on which the fine LED is deposited, dicing the fine LED and the TFT to include one by one, and then separating each fine LED package, a dicing process and a transfer process of transferring to the counter substrate are performed (S1860). .

도 17에서는 각각의 과정을 순차적으로 실행하는 것으로 기재하고 있으나, 이는 본 발명의 일 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것이다. 다시 말해, 본 발명의 일 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 일 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 각각의 도면에 기재된 과정의 순서를 변경하여 실행하거나 과정 중 하나 이상의 과정을 병렬적으로 실행하는 것으로 다양하게 수정 및 변형하여 적용 가능할 것이므로, 도 17은 시계열적인 순서로 한정되는 것은 아니다.In FIG. 17, each process is described as being sequentially executed, but this is merely illustrative of the technical idea of the exemplary embodiment of the present invention. In other words, a person of ordinary skill in the art to which an embodiment of the present invention belongs may change the order of the processes described in each drawing or execute one or more of the processes without departing from the essential characteristics of the embodiment of the present invention. 17 is not limited to the time series since the processes may be applied in various ways.

한편, 도 17에 도시된 과정들은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 즉, 컴퓨터가 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 플로피 디스크, 하드디스크 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등) 및 캐리어 웨이브(예를 들면, 인터넷을 통한 전송)와 같은 저장매체를 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.Meanwhile, the processes illustrated in FIG. 17 may be embodied as computer readable codes on a computer readable recording medium. The computer-readable recording medium includes all kinds of recording devices in which data that can be read by a computer system is stored. That is, the computer-readable recording medium may be a magnetic storage medium (for example, ROM, floppy disk, hard disk, etc.), an optical reading medium (for example, CD-ROM, DVD, etc.) and a carrier wave (for example, the Internet Storage medium). The computer readable recording medium can also be distributed over network coupled computer systems so that the computer readable code is stored and executed in a distributed fashion.

이상의 설명은 본 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 실시예들은 본 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely illustrative of the technical idea of the present embodiment, and those skilled in the art to which the present embodiment belongs may make various modifications and changes without departing from the essential characteristics of the present embodiment. Therefore, the present embodiments are not intended to limit the technical idea of the present embodiment but to describe the present invention, and the scope of the technical idea of the present embodiment is not limited by these embodiments. The scope of protection of the present embodiment should be interpreted by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present embodiment.

100: 미세 LED 패키지
110: 미세 LED
120: TFT
130: 상대 기판
135: 솔더
210, 220: 발광층
230: 임시 기판
410: 반사막
510: N 전극
610: 절연막
710, 720, 730: 금속
740: 여백
810: 게이트 옥사이드
910: 제1 절연층
1010, 1020, 1310, 1320: 비아 전극
1110: 게이트부
1210: 제2 절연층
1410: 수직형 LED 전극
1420: 소스 전극
1430: 게이트 전극
1440: 더미 전극
1610: 코팅 박막100: Fine LED Package
110: fine LED
120: TFT
130: counter substrate
135: solder
210, 220: light emitting layer
230: temporary substrate
410: reflecting film
510: N electrode
610: an insulating film
710, 720, 730: metal
740: margin
810: gate oxide
910: first insulating layer
1010, 1020, 1310, 1320: via electrode
1110: gate portion
1210: second insulating layer
1410: vertical LED electrode
1420: source electrode
1430: gate electrode
1440: dummy electrode
1610: coated thin film

Claims

미세 LED 패키지의 제조 방법에 있어서,
미세 LED를 임시 기판 상에 증착하는 제1 증착공정;
상기 미세 LED가 증착된 임시 기판 상에 TFT를 증착하는 제2 공정;
상기 미세 LED를 상기 임시 기판상에서 분리하는 분리공정;
상기 미세 LED와 상기 TFT가 각각 하나씩 포함되도록 다이싱하여 미세 LED 패키지를 생성하는 생성과정; 및
상기 생성과정에서 생성된 각 미세 LED 패키지를 각각 상대 기판으로 이동시키는 이동과정을 포함하며,
상기 제2 공정은,
상기 미세 LED가 증착된 임시 기판 상에 금속을 증착하는 제2 증착공정;
상기 미세 LED와 상기 금속 사이에 게이트 옥사이드를 증착하는 제3 증착공정;
제1 절연막을 증착하고, 상기 제1 절연막 내 상기 금속과 연결되는 제1 비아(Via) 전극을 생성하는 제1 생성공정;
상기 제1 절연막 상에 게이트 전극을 증착하고, 상기 제1 절연막 및 상기 게이트 전극 상에 제2 절연막을 증착하는 제4 증착공정; 및
상기 제2 절연막 내 상기 제1 비아 전극과 연결되는 제2 비아 전극 및 상기 제2 비아 전극 상에 소스 및 드레인 전극을 각각 생성하는 제2 생성공정을 포함하는 것을 특징으로 하는 미세 LED 패키지 제조 방법.In the manufacturing method of the fine LED package,
A first deposition process of depositing a fine LED on a temporary substrate;
Depositing a TFT on a temporary substrate on which the fine LED is deposited;
A separation process of separating the fine LED on the temporary substrate;
Generating a fine LED package by dicing the fine LED and the TFT to include one by one; And
And moving each of the minute LED packages generated in the generation process to the counter substrate, respectively.
The second step,
A second deposition process of depositing a metal on a temporary substrate on which the fine LED is deposited;
A third deposition process of depositing a gate oxide between the fine LED and the metal;
A first generation process of depositing a first insulating film and generating a first via electrode connected to the metal in the first insulating film;
Depositing a gate electrode on the first insulating film, and depositing a second insulating film on the first insulating film and the gate electrode; And
And generating a second via electrode connected to the first via electrode in the second insulating layer, and a second generation step of generating a source and a drain electrode on the second via electrode, respectively.

삭제delete

제1항에 있어서,
상기 제2 생성공정은,
더미(Dummy) 전극도 추가적으로 생성하는 것을 특징으로 하는 미세 LED 패키지 제조 방법.The method of claim 1,
The second generation step,
The method of manufacturing a fine LED package, characterized in that it further generates a dummy electrode.

제3항에 있어서,
상기 더미 전극은,
상기 소스 및 드레인 전극 각각과 대칭되는 위치에 생성되는 것을 특징으로 하는 미세 LED 패키지 제조 방법.The method of claim 3,
The dummy electrode,
The method of manufacturing a fine LED package, characterized in that generated in a position symmetrical with each of the source and drain electrodes.

제1항에 있어서,
상기 제4 증착공정은,
상기 게이트 전극을 상기 게이트 옥사이드 상에 배치되는 위치에 증착하는 것을 특징으로 하는 미세 LED 패키지 제조 방법.The method of claim 1,
The fourth deposition process,
And depositing the gate electrode at a position disposed on the gate oxide.

제5항에 있어서,
상기 게이트 전극은,
ㄱ자 형상을 갖는 것을 특징으로 하는 미세 LED 패키지 제조 방법.The method of claim 5,
The gate electrode,
Fine LED package manufacturing method characterized in that it has a L-shape.

미세 LED; 및
상기 미세 LED 상에 증착된 TFT
를 포함하되,
상기 TFT는
상기 미세 LED 상에 증착된 금속;
상기 미세 LED와 상기 금속 사이에 증착된 게이트 옥사이드;
상기 미세 LED, 상기 금속 및 상기 게이트 옥사이드 상에 증착된 제1 절연막, 여기서, 상기 제1 절연막은 내부에 상기 금속과 연결되는 제1 비아(Via) 전극을 포함함;
상기 제1 절연막 상에 증착된 게이트 전극;
상기 제1 절연막 및 상기 게이트 전극 상에 증착된 제2 절연막, 여기서, 상기 제2 절연막은 내부에 상기 금속과 연결되는 제2 비아(Via) 전극을 포함함;
상기 제2 비아 전극 상에 생성된 소스·드레인 전극; 및
더미전극을 포함하는 것을 특징으로 하는 미세 LED 패키지.Fine LEDs; And
TFT deposited on the fine LED
Including,
The TFT
A metal deposited on the fine LED;
A gate oxide deposited between the micro LED and the metal;
A first insulating film deposited on the fine LED, the metal and the gate oxide, wherein the first insulating film includes a first via electrode connected to the metal therein;
A gate electrode deposited on the first insulating film;
A second insulating film deposited on the first insulating film and the gate electrode, wherein the second insulating film includes a second via electrode connected to the metal therein;
A source / drain electrode formed on the second via electrode; And
A fine LED package comprising a dummy electrode.

삭제delete

제7항에 있어서,
상기 더미 전극은,
상기 소스 및 드레인 전극 각각과 대칭되는 위치에 생성되는 것을 특징으로 하는 미세 LED 패키지.The method of claim 7, wherein
The dummy electrode,
The micro LED package is generated in a position symmetrical with each of the source and drain electrodes.

제7항에 있어서,
상기 게이트 전극은,
상기 게이트 옥사이드 상에 배치되는 위치에 증착되는 것을 특징으로 하는 미세 LED 패키지.The method of claim 7, wherein
The gate electrode,
The micro-LED package is deposited on a position disposed on the gate oxide.

제7항에 있어서,
상기 게이트 전극은,
ㄱ자 형상을 갖는 것을 특징으로 하는 미세 LED 패키지.The method of claim 7, wherein
The gate electrode,
Fine LED package, characterized in that it has a L-shape.