KR102011315B1 - 어레이 기판, 제조 방법, 및 대응하는 디스플레이 패널과 전자 디바이스 - Google Patents

어레이 기판, 제조 방법, 및 대응하는 디스플레이 패널과 전자 디바이스 Download PDF

Info

Publication number
KR102011315B1
KR102011315B1 KR1020177000764A KR20177000764A KR102011315B1 KR 102011315 B1 KR102011315 B1 KR 102011315B1 KR 1020177000764 A KR1020177000764 A KR 1020177000764A KR 20177000764 A KR20177000764 A KR 20177000764A KR 102011315 B1 KR102011315 B1 KR 102011315B1
Authority
KR
South Korea
Prior art keywords
pad layer
layer
data line
active
gate line
Prior art date
Application number
KR1020177000764A
Other languages
English (en)
Other versions
KR20170057225A (ko
Inventor
진강 하오
둥쿤 우
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드, 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20170057225A publication Critical patent/KR20170057225A/ko
Application granted granted Critical
Publication of KR102011315B1 publication Critical patent/KR102011315B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

어레이 기판(200), 어레이 기판(200)의 제조 방법, 및 어레이 기판(200)을 갖는 디스플레이 패널과 전자 디바이스가 제공된다. 이러한 어레이 기판(200)은 베이스 기판(201), 베이스 기판(201) 상에 제공되는 게이트 라인(202), 절연 층(204), 데이터 라인(208), 및 제1 액티브 패드 층(216)을 포함하고; 절연 층(204)은 게이트 라인(202) 상에 제공되고, 데이터 라인(208)은 절연 층(204)을 사이에 두고 게이트 라인(202) 상에 배열되고 게이트 라인(202)과 교차하여 배열되며, 제1 액티브 패드 층(216)은 절연 층(204)을 사이에 두고 게이트 라인(202) 상에 배열되고 게이트 라인(202)과 중첩되어 배열되며, 제1 액티브 패드 층(216)은 게이트 라인(202)과 데이터 라인(208)이 서로 중첩되는 영역 외부에 배열된다.

Description

어레이 기판, 제조 방법, 및 대응하는 디스플레이 패널과 전자 디바이스{ARRAY SUBSTRATE, FABRICATION METHOD, AND CORRESPONDING DISPLAY PANEL AND ELECTRONIC DEVICE}
본 개시내용의 실시예들은 어레이 기판, 제조 방법, 및 대응하는 디스플레이 패널과 전자 디바이스에 관한 것이다.
어레이 기판의 구조체는 베이스 기판 및 베이스 기판 상에 제공되는 게이트 라인, 절연 층 및 데이터 라인을 포함한다. 게이트 라인은 게이트 전극 구동 회로로부터의 주사 신호를 제공하는 한편, 데이터 라인은 데이터 드라이브로부터의 데이터 신호를 제공한다. 어레이 기판을 제조하는 공정 동안, 베이스 기판과 어레이 디바이스가 서로 마찰되거나 진공 벽에서 동작할 때, 베이스 기판의 표면에 전하들이 축적되어, 정전기를 형성한다. 전하들이 어느 정도 축적될 때, 방전, 즉 ESD(Electro Static Discharge)가 발생한다. ESD는 베이스 기판에 이미 형성된 필름 층을 손상시켜, 상이한 필름 층들 사이의 단락을 초래하게 되어, 결함을 야기한다. ESD에 의해 야기되는 단락은 제조된 디스플레이 패널에 생성되는 분할 화면 및 전체 화면 스트라이프들(stripes)을 초래할 것이며, 이는 어레이 기판의 제조 공정에서의 통상적 결함들 중 하나이다.
본 개시내용의 적어도 하나의 실시예는, 게이트 라인과 데이터 라인 사이의 정전기 방전으로 인한 단락의 발생의 확률을 감소시키기 위한, 어레이 기판, 이러한 어레이 기판의 제조 방법, 및 이러한 어레이 기판을 갖는 디스플레이 패널과 전자 디바이스를 제공한다.
본 개시내용의 적어도 하나의 실시예는 베이스 기판과, 베이스 기판 상에 제공되는 게이트 라인, 절연 층, 데이터 라인, 및 제1 액티브 패드 층을 포함하는 어레이 기판을 제공하는데, 절연 층은 게이트 라인 상에 제공되고, 데이터 라인은 절연 층을 사이에 두고 게이트 라인 상에 배열되고 게이트 라인과 교차하여 배열되며, 제1 액티브 패드 층은 절연 층을 사이에 두고 게이트 라인 상에 배열되고 게이트 라인과 중첩되어 배열되며, 제1 액티브 패드 층은 게이트 라인과 데이터 라인이 서로 중첩되는 영역 외부에 배열된다.
예를 들어, 제1 액티브 패드 층은 불규칙한 형상을 가질 수 있다.
예를 들어, 제1 액티브 패드 층은 팁 구조체(tip structure)를 가질 수 있다.
예를 들어, 게이트 라인 중 제1 액티브 패드 층과 중첩되는 부분의 에지는 팁 구조체를 형성할 수 있다.
예를 들어, 어레이 기판은 데이터 라인 패드 층을 더 포함할 수 있고, 이러한 데이터 라인 패드 층은 제1 액티브 패드 층 상에 제공되고 제1 액티브 패드 층과 중첩된다.
예를 들어, 데이터 라인 패드 층은 데이터 라인으로부터 전기적으로 절연될 수 있다.
예를 들어, 데이터 라인 패드 층은 톱니형 에지(serrate edge)를 가질 수 있다.
예를 들어, 어레이 기판은 제2 액티브 패드 층을 더 포함할 수 있고, 이러한 제2 액티브 패드 층은 절연 층 상에 제공되며, 게이트 라인과 데이터 라인이 서로 중첩되는 영역에 위치된다.
예를 들어, 어레이 기판은 적어도 하나의 제1 액티브 패드 층들을 더 포함할 수 있다.
본 개시내용의 적어도 하나의 실시예는 어레이 기판의 제조 방법을 제공하는데, 이러한 어레이 기판은 베이스 기판과, 베이스 기판 상에 제공되는 게이트 라인, 절연 층, 데이터 라인, 및 액티브 패드 층을 포함하고, 이러한 제조 방법은, 게이트 라인 상에 절연 층을 제공하는 단계, 절연 층을 사이에 두고 게이트 라인 상에 게이트 라인과 교차하여 데이터 라인을 배열하는 단계, 절연 층을 사이에 두고 게이트 라인과 중첩하여 게이트 라인 상에 액티브 패드 층을 배열하는 단계, 및 게이트 라인과 데이터 라인이 서로 중첩되는 영역 외부에 액티브 패드 층을 배열하는 단계를 포함한다.
본 개시내용의 적어도 하나의 실시예는 위에 설명된 어레이 기판을 갖는 디스플레이 패널을 제공한다.
본 개시내용의 적어도 하나의 실시예는 위에 설명된 어레이 기판을 갖는 전자 디바이스를 제공한다.
본 개시내용의 실시예들의 기술적 해결책을 명확하게 보여주기 위해, 이러한 실시예들의 도면들이 이하에서 간략하게 설명될 것이다; 설명되는 도면들은 본 개시의 일부 실시예들 관련되는 것일 뿐이고 따라서 본 개시내용을 제한하는 것은 아니라는 점이 명백하다.
도 1a는 어레이 기판의 서브 픽셀 유닛의 상면 개략도이다.
도 1b는 도 1a에서의 라인 AA를 따른 단면 개략도이다.
도 1c는 액티브 패드 층 상에 소스-드레인 금속 층 박막을 형성하는 상면 개략도이다.
도 1d는 도 1c에서의 라인 BB를 따른 단면 개략도이다.
도 2a는 본 개시내용의 실시예에 의해 제공되는 어레이 기판의 상면 개략도이다.
도 2b는 도 2a의 어레이 기판의 라인 C1-C2를 따른 단면 개략도이다.
도 2c는 도 2a의 어레이 기판의 라인 C3-C4를 따른 단면 개략도이다.
도 3a는 본 개시내용의 실시예에 의해 제공되는 어레이 기판의 상면 개략도이다.
도 3b는 도 3a에서의 라인 DD를 따른 단면 개략도이다.
도 3c는 본 개시내용의 실시예에 의해 제공되는 제2 액티브 패드 층을 포함하지 않는 어레이 기판의 상면 개략도이다.
도 3d는 본 개시내용의 실시예에 의해 제공되는 어레이 기판에서의 제1 액티브 패드 층 및 게이트 라인의 부분 확대 개략도이다.
도 4a 및 도 4b는 각각 본 개시내용의 실시예에 의해 제공되는 어레이 기판에서의 톱니형 에지가 제공되는 게이트 라인의 상면 개략도들이다.
도 5a는 본 개시내용의 실시예에 의해 제공되는 데이터 라인 패드 층을 포함하는 어레이 기판의 상면 개략도이다.
도 5b는 본 개시내용의 실시예에 의해 제공되는 도 5a에서의 라인 EE를 따른 단면 개략도이다.
도 6은 본 개시내용의 실시예에 의해 제공되는 복수의 제1 액티브 패드 층을 갖는 어레이 기판의 상면 개략도이다.
도 7a 내지 도 7e는 본 개시내용의 실시예에 의해 제공되는 제조 방법을 사용하여 어레이 기판을 제조하는 각각의 단계들의 개략도들이다.
도 8은 본 개시내용의 실시예에 의해 제공되는 디스플레이 패널의 단면 개략도이다.
본 개시내용의 실시예들의 목적들, 기술적 상세사항들 및 이점들을 명백하게 하기 위해, 실시예의 기술적 해결책들이 본 개시내용의 실시예들에 관련된 도면들과 관련하여 명백하고 충분하게 이해될 수 있는 방식으로 설명될 것이다. 설명되는 실시예들은 본 개시내용의 실시예들의 전부가 아니라 단지 일부라는 점이 명백하다. 본 명세서에 설명되는 실시예들에 기초하여, 관련분야에 숙련된 자들은 본 개시내용의 범위 내에 있는 다른 실시예(들)를 창의적인 작업 없이도 획득할 수 있다.
액정 디스플레이 패널에 사용되는 어레이 기판을 예로 들어, 도 1a에 도시되는 바와 같이, 어레이 기판은 복수의 게이트 라인들(102) 및 복수의 데이터 라인들(108)을 일반적으로 포함하고; 이러한 게이트 라인들(102)과 데이터 라인들(108)은 서로 교차하여 행렬로 배열되는 서브 픽셀 유닛을 정의하며(도 1a에서는 하나의 서브 픽셀 유닛만이 구체적으로 도시됨); 각각의 서브 픽셀 유닛은 스위칭 엘리먼트로서 사용되는 박막 트랜지스터(110) 및 액정의 배열을 제어하는데 사용되는 픽셀 전극(109)을 포함한다. 예를 들어, 필요에 따라서, IPS 타입 또는 ADS 타입의 액정 디스플레이 패널의 어레이 기판에서, 각각의 서브 픽셀 유닛은 픽셀 전극과 협력하여 액정 분자들을 구동하기 위한 전계를 형성하는 공통 전극을 더 포함할 수 있다. 예를 들어, 각각의 서브 픽셀 유닛에서, 박막 트랜지스터(110)의 게이트 전극(112)은 대응하는 게이트 라인(102)과 전기적으로 접속되고(예를 들어, 일체형으로 형성됨), 소스 전극(118)은 대응하는 데이터 라인(108)과 전기적으로 접속되며(예를 들어, 일체형으로 형성됨), 드레인 전극(119)은 대응하는 픽셀 전극(109)과 전기적으로 접속된다(예를 들어, 일체형으로 형성됨).
도 1b는 도 1a에서의 라인 AA를 따른 단면 개략도이다. 도 1b에 도시되는 바와 같이, 예를 들어, 어레이 기판에서의 박막 트랜지스터(110)는 게이트 전극(112), 게이트 전극(112) 상에 제공되는 게이트 절연 층(114), 게이트 절연 층(114) 상에 제공되는 액티브 층(116), 및 각각 액티브 층(116) 상에 제공되고 이와 전기적으로 접속되는 소스 전극(118)과 드레인 전극(119)을 포함하고; 픽셀 전극(109)은, 예를 들어, 패시베이션 층(107)에서의 비아 홀(1091)을 통해 드레인 전극(119)과 전기적으로 접속될 수 있다.
도 1b에 도시되는 어레이 기판은, 예를 들어, 다음과 같이 설명되는 단계들 S01 내지 S04를 포함할 수 있다.
단계 S01: 베이스 기판(101) 상에 게이트 금속 층 박막을 형성하고, 게이트 전극(112) 및 게이트 라인(102)을 포함하는 게이트 금속 층을 단일 패터닝 공정에 의해 제조함.
단계 S02: 게이트 금속 층 상에 게이트 절연 층(114)을 형성함.
단계 S03: 게이트 절연 층(114) 상에 액티브 층 박막을 형성하고, 액티브 층(116)을 단일 패터닝 공정에 의해 형성함.
단계 S04: 액티브 층(116) 상에 소스-드레인 금속 층 박막을 형성하고, 소스 전극(118), 드레인 전극(119), 및 데이터 라인(108)을 포함하는 소스-드레인 금속 층을 단일 패터닝 공정에 의해 형성함.
단계 S05: 패시베이션 층(107) 및 패시베이션 층(107) 내에 위치되는 비아 홀(1091)을 단일 패터닝 공정에 의해 소스-드레인 금속 층 상에 형성함.
단계 S06: 픽셀 전극(109)을 단일 패터닝 공정에 의해 패시베이션 층(107) 상에 형성함- 픽셀 전극(109)은 패시베이션 층(107)에서의 비아 홀(1091)을 통해 드레인 전극(119)과 전기적으로 접속됨 -.
연구중, 본 출원의 발명자들은 이하의 문제점들을 발견하였다. 현재, 디스플레이 패널의 배선들은 게이트 금속 층에서의 게이트 라인(102)과 소스-드레인 금속 층에서의 데이터 라인(108)을 포함하며, 배선들 중 2개의 층들은 이들 둘 사이에서는 단락이 발생하지 않도록 상이한 신호들을 송신한다. 그러나, 4회의 패터닝 공정(4회의 패터닝 공정에서, 위에 설명된 바와 같은 단계 S03 및 단계 S04는 동일한 패터닝 공정으로 병합됨) 중 나머지 기술들에 의해 영향을 받아, 단계 S03에서, 도 1b에 도시되는 바와 같이, 액티브 층(116)이 형성되는 동안, 데이터 라인(108)(액티브 층 박막의 나머지 부분) 아래에 액티브 패드 층(126)이 형성되고, 이러한 액티브 패드 층(126)은 게이트 라인과 데이터 라인은 서로 교차하는 부분을 포함한다. 도 1c 및 도 1d에 도시되는 바와 같이, 액티브 층(126) 상에 소스-드레인 금속 층 박막(108')이 형성되고, 제조 공정 동안 정전기가 축적될 수 있는데; 그 이유는 이러한 정전 전하들이 전체 베이스 기판(101) 상에서 소스-드레인 금속 층 박막(108')을 따라 랜덤하게 이동할 수 있기 때문이며, 액티브 패드 층(126)의 에지가 절연 층(114)을 접촉하는 부분에 팁이 존재하면, 이러한 팁에서 전하들이 축적되는 경향이 있고, 이는 게이트 라인(102)과 데이터 라인(108)이 서로 교차하는 부분에서의 정전기 방전의 현상에 이르기 쉬우므로, 게이트 라인(102)과 데이터 라인(108)은 서로 도전될 수 있고, 단락을 초래한다.
본 개시내용의 실시예들은, 게이트 라인과 중첩되는 부분을 가지며, 게이트 라인과 데이터 라인이 서로 중첩되는 영역 외부에 위치되는 제1 액티브 패드 층을 제공하는 것에 의해, 게이트 라인과 데이터 라인 사이의 정전기 방전의 발생의 확률을 감소시킬 수 있어, ESD에 기인하는 게이트 라인과 데이터 라인 사이의 단락의 발생의 확률을 감소시킨다.
도 2a 내지 도 3d는 본 개시내용의 적어도 하나의 실시예에 의해 제공되는 어레이 기판(200)을 도시한다. 여기서, 도 2a는 본 개시내용의 실시예에 의해 제공되는 어레이 기판의 상면 개략도이고, 도 2b는 도 2a의 어레이 기판의 라인 C1-C2를 따른 단면 개략도이며; 도 2c는 도 2a의 어레이 기판(200)의 라인 C3-C4를 따른 단면 개략도이다. 도 3a에 도시되는 바와 같이, 어레이 기판(200)은 베이스 기판(201), 베이스 기판(201) 상에 제공되는 게이트 라인(202), 게이트 라인(202)에 제공되는 절연 층(204), 절연 층(204)을 사이에 두고 게이트 라인(202) 상에 배열되고 게이트 라인(202)과 교차하여 배열되는 데이터 라인(208), 및 절연 층(204)을 사이에 두고 게이트 라인(202) 상에 배열되고 게이트 라인(202)과 중첩되어 배열되는 제1 액티브 패드 층(216)을 포함하고, 제1 액티브 패드 층(216)은 게이트 라인(202)과 데이터 라인(208)이 서로 중첩되는 영역 외부에 배열된다.
본 개시내용에서, 도 3b에 도시되는 바와 같이, 제1 액티브 패드 층(216)과 게이트 라인(202)이 서로 중첩된다는 것은, 베이스 기판이 위치되는 평면 상의, 2개 구조체들의 직교 투영들이 중첩되는 부분을 갖는다는 것을 지칭한다.
예를 들어, 일 실시예에서는, 제1 액티브 패드 층(216)에 추가하여, 어레이 기판(200)이 제2 액티브 패드 층(226)을 더 포함할 수 있다. 베이스 기판이 위치되는 평면에 수직인 방향으로, 제2 액티브 패드 층(226)은 절연 층(204)과 데이터 라인(208) 사이에 제공되며, 게이트 라인(202)과 데이터 라인(208)이 서로 중첩되는 영역 내에 위치되다. 도 1c에 도시되는 경우에 비해, 본 개시내용의 실시예에 의해 제공되는 이러한 어레이 기판은 2가지 타입의 액티브 패드 층들, 즉, 각각, 본 개시내용의 실시예에서 제공되는 제1 액티브 패드 층(216)과, 예를 들어, 4회의 패터닝 공정의 나머지 기술들에 기인하여 남는 제2 액티브 패드 층(226)을 포함할 수 있다. 소스 전극, 드레인 전극 및 데이터 라인을 준비하는 공정에서는, 이전 공정에서 축적된 정전기가 소스 전극, 드레인 전극 및 데이터 라인을 형성하는데 사용되는 소스-드레인 금속 층 박막을 따라서 랜덤하게 이동시킬 수 있어서, 소스 전극, 드레인 전극 및 데이터 라인이 패터닝 공정에 의해 형성되기 전에, 이러한 2가지 타입의 액티브 패드 층들 상에 정전기가 축적될 확률들은 동일하다. 따라서, 제1 액티브 패드 층(216)은 제2 액티브 패드 층(226) 상의 ESD의 발생의 확률을 공유한다. 즉, 제1 액티브 패드 층(216)을 제공하는 것에 의하면, 게이트 라인(202)과 데이터 라인(208) 사이에서 제2 액티브 패드 층(226) 상의 ESD의 발생의 확률이 감소되어, ESD의 발생에 기인하는 게이트 라인(202)과 데이터 라인(208) 사이의 단락의 발생의 확률이 감소될 수 있다.
예를 들어, 도 3c에 도시되는 바와 같이, 어레이 기판(200)은 제2 액티브 패드 층(226)은 아니고 제1 액티브 패드 층(216)만을 또한 포함할 수 있다. 이러한 경우에, 제1 액티브 패드 층(216)과 전기적으로 접속되는 소스-드레인 금속 층 박막이 제1 액티브 패드 층(216) 상에 형성되고, 소스 전극, 드레인 전극 및 데이터 라인이 패터닝 공정에 의해 형성되기 전에, 제1 액티브 패드 층(216)은 어레이 기판에 대한 정전기 방전을 위한 채널을 제공할 수 있어, 어레이 기판 상의 정전기 축적을 감소시킨다.
예시적으로, 어레이 기판(200)은 박막 트랜지스터(210)를 더 포함할 수 있으며, 이는 액티브 층(206), 드레인 전극(219), 및 소스 전극(218)을 포함한다. 또한, 예를 들어, 베이스 기판(201)이 위치되는 평면에 수직인 방향으로, 액티브 층(206)과 드레인 전극(219) 사이에 절연 층이 존재하지 않는다, 즉, 액티브 층(206)과 드레인 전극(219)은 비아 홀 또는 임의의 다른 도전성 부재를 통해 전기적으로 접속되지 않는다. 따라서, 소스 전극, 드레인 전극 및 데이터 라인이 형성되기 전에, 소스-드레인 금속 층 박막은 제1 액티브 패드 층에 직접 접촉되어서, 제1 액티브 패드 층 상에 정전기가 축적되기가 보다 쉬울 수 있어, 게이트 라인과 데이터 라인 사이의 ESD의 발생의 확률을 감소시킨다. 본 개시내용의 실시예들은 이를 포함하지만 이에 제한되는 것은 아니다. 예를 들어, 액티브 층 및 제1 액티브 패드 층이 형성된 후에 그리고 소스-드레인 금속 층 박막이 형성하기 전에, 액티브 층 및 제1 액티브 패드 층 상에 다른 절연 층이 형성되면, 제1 액티브 패드 층의 표면을 노출시키 위해서는 절연층이 제1 액티브 패드 층에 대응하는 위치에 비아 홀을 제공하기만 하면 된다(소스-드레인 금속 층 박막이 형성될 때 제1 액티브 패드 층과 전기적으로 접속됨).
예시적으로, 제1 액티브 패드 층(216)의 평면 형상(즉, 위치되는 평면 상의 그 형상)은 원형, 타원형, 또는 다각형(예를 들어, 삼각형 , 사변형) 등과 같은 임의의 형상일 수 있다.
예시적으로, 제1 액티브 패드 층(216)의 평면 형상은 불규칙한 형상을 가질 수 있다. 예를 들어, 제1 액티브 패드 층(216)은 톱니형 에지를 가질 수 있다. 강한 전계의 작용 하에서, 전계 강도는 오브젝트의 표면 중 곡률이 큰 부분(날카롭고 작은 오브젝트의 상단과 같음)에서 급등하고(surge), 방전이 발생하기 더 쉬워서, 제1 액티브 패드 층(216)의 평면 형상은 불규칙한 형상으로 설정되는데, 이는 제1 액티브 패드 층(216) 상에 ESD가 발생할 확률을 더욱 증가시킬 수 있다, 즉, 제2 액티브 패드 층(226) 상에 ESD가 발생할 확률을 더욱 감소시킬 수 있다.
예시적으로, 도 3d에 도시되는 바와 같이, 제1 액티브 패드 층(216)은 팁 구조체(216a)를 가질 수 있다. 정전기 방전이 팁에서 통상적으로 발생하므로, 제1 액티브 패드 층(216)이 팁 구조체(216a)를 갖게 하는 것에 의하면, 정전기가 제1 액티브 패드 층(216) 상에 축적되도록 모아질 수 있어, 제1 액티브 패드 층(216) 상에 ESD가 발생할 확률을 증가시킬 수 있다.
예시적으로, 팁 구조체(216a)는 제1 액티브 패드 층(216)이 위치되는 평면을 따르는 방향으로 연장될 수 있다. 예를 들어, 게이트 라인(202)이 위치되는 평면상의 팁 구조체(216a)의 상단의 직교 투영은 게이트 라인(202) 외부에 위치될 수 있다. 예를 들어, 팁 구조체(216a)의 상단(제1 액티브 패드 층(216)의 중앙으로부터 멀리 떨어져 있는 끝)으로부터 게이트 라인(202)의 에지(2021)(에지(2021)는 팁 구조체(216a)가 위치되는 측 상에 위치됨)까지의 거리 d는 3㎛ 이하일 수 있고, 이러한 방식으로, 이는 정전기를 팁 구조체로부터 게이트 라인으로 방전되도록 더욱 지향시키는데 유리하다. 예를 들어, 팁 구조체(216a)의 상단의 각도는 90도 미만으로 설정될 수 있는데, 이는 정전기를 팁 구조체로부터 게이트 라인으로 방전되도록 더욱 지향시키데 유리하다.
예시적으로, 도 4a 및 도 4b에 도시되는 바와 같이, 게이트 라인(202) 중 게이트 라인(202)과 제1 액티브 패드 층(216)이 서로 중첩되는 부분(도 4b에서의 파선 박스로 도시됨)의 적어도 하나의 에지(예를 들어, 본 도면에서는 2개의 에지들로 도시됨)가 팁 구조체(202a)를 갖도록 또한 형성될 수 있다. 즉, 게이트 라인(202)의 적어도 하나의 에지(예를 들어, 2개의 대향 에지들(2021 및 2022))는 게이트 라인(202)과 제1 액티브 패드 층(216)이 서로 중첩되는 위치에서의 팁 구조체(202a)를 갖는다. 이러한 팁 구조체(202a)는 위에 설명된 바와 같이 제1 액티브 패드 층의 팁 구조체(216a)를 참조하여 설정될 수 있는데, 여기서 반복되지는 않을 것이다.
위에 설명된 예들에서, 게이트 라인(202)과 제1 액티브 패드 층(216)이 서로 중첩되는 제1 액티브 패드 층(216)의 에지들 및 게이트 라인(202)의 부분 중 적어도 하나를 팁 구조체를 갖도록 설정하는 것에 의해, 게이트 라인과 데이터 라인 사이의 제2 액티브 패드 층(226) 상에 ESD가 발생할 확률이 더욱 감소될 수 있다.
예시적으로, 다른 실시예에서, 도 5a 및 도 5b를 참조하면, 어레이 기판(200)은 데이터 라인 패드 층(408)을 더 포함할 수 있는데, 이는 제1 액티브 패드 층(216) 상에 제공되고 제1 액티브 패드 층(216)과 중첩된다. 이것은 후속 단계들에서 정전기 방전을 위한 채널을 제공하는데 유리하다. 예를 들어, 소스 전극, 드레인 전극 및 데이터 라인이 형성된 후, 소스 전극, 드레인 전극 및 데이터 라인 상에 픽셀 전극 박막이 형성되어 픽셀 전극을 형성하고, 픽셀 전극 박막이 형성된 후에 그리고 픽셀 전극이 형성되기 전에, 픽셀 전극 박막이 데이터 라인 패드 층과 전기적으로 접속되면, 데이터 라인 패드 층은 정전기를 픽셀 전극 박막 상에 모을 수 있어, 게이트 라인과 데이터 라인 사이에서 ESD가 발생할 확률을 더욱 감소시킨다. 물론, 본 개시내용의 실시예들은 이를 포함하지만 이에 제한되는 것은 아니다.
데이터 라인 패드 층(408)과 데이터 라인(208)은 동일 층 상에 형성된다, 즉, 소스-드레인 금속 층 박막을 사용하여 형성된다. 데이터 라인 패드 층(408)은 Cu, Mo, Al, Cu 합금, Mo 합금, 및 Al 합금과 같은 금속 재료로 이루어진다.
예시적으로, 데이터 라인 패드 층(408)은 데이터 라인(208)으로부터 전기적으로 절연된다. 이러한 방식으로, 제1 액티브 패드 층(216)을 통해 게이트 라인(202)과 데이터 라인 패드 층(408) 사이에 단락 현상이 발생하더라도, 서브 픽셀 유닛의 정상 동작은 영향을 받지 않을 것이다. 따라서, 이것은 제1 액티브 패드 층(216)에서 ESD가 발생할 확률을 더욱 증가시킬 수 있다. 즉, 게이트 라인(202)과 데이터 라인(208) 사이의 제2 액티브 패드 층(226) 상에 ESD가 발생할 확률은 더욱 감소될 수 있다. 또한, 데이터 라인 패드 층(408)은, 예를 들어, 수평 방향으로 픽셀 유닛의 어느 부분과도 전기적으로 접속되지 않는다.
본 개시내용의 실시예에 의해 제공되는 어레이 기판은, 예를 들어, 단일 패터닝 공정에 의해 동시에 형성되는 액티브 층, 소스 전극, 드레인 전극 및 데이터 라인을 가질 수 있고(예를 들어, 어레이 기판은 4회의 패터닝 공정에 의해 제조됨), 이러한 경우에, 데이터 라인 패드 층과 제1 액티브 패드 층은 동일한 패터닝 공정에 의해 형성되고, 따라서, 이들 2개의 직교 투영들은 베이스 기판이 위치되는 평면 상에 실질적으로 일치하게 된다, 즉, 이들 2개의 에지들이 실질적으로 정렬된다.
물론, 본 개시내용의 실시예는 각각 상이한 패터닝 공정들에 의해 형성되는 소스 전극, 드레인 전극 및 데이터 라인을 포함하는 액티브 층 및 소스-드레인 금속 층을 갖는 어레이 기판에 또한 사용될 수 있다. 이러한 경우에, 데이터 라인 패드 층과 제1 액티브 패드 층은 상이한 패터닝 공정들에 의해 형성되어, 베이스 기판이 위치되는 평면 상의 이들 2개의 직교 투영들이 일치하지 않을 수 있어, 예를 들어, 하나의 투영이 다른 것의 투영에 들어가거나, 또는 이들 2개가 서로 부분적으로 중첩한다.
예를 들어, 데이터 라인 패드 층(408)의 평면 형상은, 예를 들어, 원형, 타원형, 또는 다각형(예를 들어, 삼각형, 사각형) 등과 같은 임의의 형상일 수 있다.
예를 들어, 데이터 라인 패드 층(408)은 톱니형 에지를 갖도록 설정될 수 있는데, 이는 팁 구조체로부터 데이터 라인 패드 층(408)으로 방전되도록 정전기를 더욱 지향시키는데 유리하다.
예시적으로, 다른 실시예에서는, 제1 액티브 패드 층(216)에 추가하여, 어레이 기판이 적어도 하나의 다른 제1 액티브 패드 층을 더 포함할 수 있다. 다른 제1 액티브 패드 층을 설정하는 것, 즉, 복수의 제1 액티브 패드 층들을 설정하는 것에 의해, 게이트 라인과 데이터 라인 사이의 제2 액티브 패드 층 상에 ESD가 발생할 확률이 더욱 감소될 수 있다. 예를 들어, 도 6에 도시되는 바와 같이, 어레이 기판(200)은 2개의 제1 액티브 패드 층들(216)을 포함한다. 이러한 경우에, ESD는 제1 액티브 패드 층들 양자 모두 상에 발생할 수 있고, 따라서, 게이트 라인과 데이터 라인 사이의 제2 액티브 패드 층 상에 ESD가 발생할 확률이 더욱 감소될 수 있다. 관련분야에 숙련된 자들에 의하면 본 개시내용의 실시예에서 제1 액티브 패드 층들의 수는 도 5a 및 도 5b에 도시되는 바와 같이 2개로 제한되는 것은 아니라 복수의 제1 패드 층들이 포함될 수 있다는 점이 이해될 것이다.
위에 설명된 어레이 기판은 게이트 라인과 데이터 라인 사이의 제2 액티브 패드 층 상에 ESD가 발생할 확률을 감소시킬 수 있어, ESD에 기인하는 게이트 라인과 데이터 라인 사이의 단락의 발생의 확률을 감소시킬 수 있다.
본 개시내용의 실시예에 의해 제공되는 어레이 기판에서, 데이터 라인 및 제2 액티브 패드 층은 동일한 패터닝 공정에 의해 형성될 수 있다; 예를 들어, 어레이 기판은 4회의 패터닝 공정에 의해 형성될 수 있다. 이러한 경우에, 데이터 라인 및 제2 액티브 패드 층의 직교 투영들은 베이스 기판이 위치되는 평면 상에서 실질적으로 일치한다, 즉, 이들 2개의 에지들이 실질적으로 정렬된다.
물론, 본 개시내용의 실시예는 각각 상이한 패터닝 공정들에 의해 형성되는 소스 전극, 드레인 전극 및 데이터 라인을 포함하는 액티브 층 및 소스-드레인 금속 층을 갖는 어레이 기판에 또한 사용될 수 있다(예를 들어, 어레이 기판은 5회 이상의 패터닝 공정에 의해 제조됨). 이러한 경우에, 박막 트랜지스터의 액티브 층과 소스/드레인 전극들은 상이한 패터닝 공정들에 의해 형성되고, 따라서, 그 아래에 위치되는 데이터 라인 및 제2 액티브 패드 층 또한 서로 다른 패터닝 공정들에 형성되어, 베이스 기판이 위치되는 평면 상의 2개의 직교 투영들은 일치하지 않을 수 있다.
물론, 본 개시내용의 실시예에 의해 제공되는 어레이 기판은 픽셀 전극(209)을 더 포함할 수 있고, 이러한 어레이 기판에서의 박막 트랜지스터는, 도 2에 도시되는 바와 같이, 소스 전극(218)을 더 포함할 수 있다.
본 개시내용의 실시예는 어레이 기판의 제조 방법을 또한 제공하는데, 이러한 어레이 기판은 베이스 기판과, 베이스 기판 상에 제공되는 게이트 라인, 절연 층, 데이터 라인, 및 제1 액티브 패드 층을 포함하고, 이러한 제조 방법은, 게이트 라인 상에 절연 층을 제공하는 단계, 이러한 절연 층을 사이에 두고 게이트 라인 상에 게이트 라인과 교차하여 데이터 라인을 배열하는 단계, 절연 층을 사이에 두고 게이트 라인과 중첩하여 게이트 라인 상에 제1 액티브 패드 층을 배열하는 단계, 및 게이트 라인과 데이터 라인이 서로 중첩되는 영역 외부에 제1 액티브 패드 층을 배열하는 단계를 포함한다.
예시적으로, 다른 실시예에서, 이러한 제조 방법은 데이터 라인 패드 층을 형성하는 단계를 더 포함할 수 있는데, 이는 제1 액티브 패드 층 상에 제공되고 제1 액티브 패드 층과 중첩된다. 예를 들어, 데이터 라인 패드 층은 데이터 라인으로부터 전기적으로 절연되도록 형성될 수 있다. 예를 들어, 데이터 라인 패드 층의 형상은 삼각형, 사각형, 또는 다각형일 수 있다. 예를 들어, 데이터 라인 패드 층은 톱니형 에지를 갖도록 형성될 수 있다.
예시적으로, 어레이 기판의 제조 방법에서, 데이터 라인 및 제1 액티브 패드 층은 상이한 패터닝 프로세스들에 의해 형성될 수 있으며, 이러한 경우에, 본 방법은 다음과 같은 단계들 S21 및 S23을 포함할 수 있다.
단계 S21: 도 7a에 도시되는 바와 같이, 1회차 패터닝 공정에 의해 베이스 기판(201) 상에 게이트 라인(202)을 포함하는 게이트 금속 층을 형성함.
예를 들어, 스퍼터링 공정에 의해 베이스 기판(201)(예를 들어, 유리 기판, 플라스틱 기판 또는 석영 기판) 상에 게이트 금속 층 박막이 형성되고; 다음으로, 마스크를 이용한 1회의 노광, 현상 및 습식 에칭 프로세스에 의해 게이트 라인이 형성된다. 예를 들어, 게이트 금속 층은 Cr, Mo, Al 및 Cu와 같은 적어도 하나 이상의 금속들의 합금으로 이루어질 수 있다.
본 단계에서, 게이트 금속 층에 게이트 전극(212)이 더욱 형성될 수 있다.
단계 S22: 도 7b에 도시되는 바와 같이, 게이트 라인(202) 상에 액티브 층 박막(206')을 형성하고; 그 후, 도 7c에 도시되는 바와 같이, 2회차 패터닝 공정에 의해 액티브 층(206) 및 제1 액티브 패드 층(216)을 형성함.
단계 S23: 도 7d에 도시되는 바와 같이, 액티브 층(206) 및 제1 액티브 패드 층(216) 상에 소스-드레인 금속 층 박막(208')을 형성하고; 그 후, 도 7e에 도시되는 바와 같이, 3회차 패터닝 공정에 의해 소스 전극(218), 드레인 전극(219) 및 데이터 라인(도시되지 않음)을 형성함.
예를 들어, 본 단계에서, 데이터 라인 패드 층(408)이 더 형성될 수 있다.
예시적으로, 제1 액티브 패드 층의 패턴은 불규칙한 형상을 가질 수 있다. 예를 들어, 그레이-톤 반투명 마스크에 대응하는 제1 액티브 패드 층의 일부는 불규칙한 형상을 가질 수 있어, 제1 액티브 패드 층은 불규칙한 형상을 갖도록 형성될 수 있다.
예시적으로, 제1 액티브 패드 층은 팁 구조체를 갖도록 형성될 수 있다. 예를 들어, 팁 구조체의 각도는 90도 미만으로 형성될 수 있다. 또한, 예를 들어, 팁 구조체의 상단으로부터 게이트 라인의 에지(팁 구조체가 위치되는 측에 위치되는 에지)까지의 거리는 3㎛ 이하일 수 있다.
또한, 1회차의 패터닝 공정에서, 게이트 라인 중 게이트 라인과 상기 제1 액티브 패드 층이 서로 중첩되는 부분의 에지는 팁 구조체를 갖도록 형성될 수 있다. 즉, 게이트 라인의 에지의 일부는 팁 구조체를 가질 수 있다.
예시적으로, 이러한 제조 방법은 적어도 하나의 다른 제1 액티브 패드 층을 형성하는 단계, 즉 복수의 제1 액티브 패드 층을 형성하는 단계를 더 포함할 수 있다.
물론, 본 개시내용의 적어도 하나의 실시예에 의해 제공되는 제조 방법은, 게이트 라인과 데이터 라인을 서로 절연시키는 절연 층을 형성하는 단계를 더 포함할 수 있고, 이러한 절연 층은, 예를 들어, 동일한 패터닝 공정에 의해 게이트 라인과 함께 형성되거나, 또는 동일한 패터닝 공정에 의해 데이터 라인 및 제1 액티브 패드 층과 함께 형성될 수 있거나, 이러한 절연 층은 게이트 라인을 형성하기 위한 1회차의 패터닝 공정 이후에 그리고 2회차의 패터닝 공정 이후에 형성될 수 있다. 본 개시내용의 실시예에서, 위에 설명된 절연 층은 일반적으로 게이트 절연 층이다. 이것이 본 개시내용의 실시예에 의해 제한되는 것은 아니다.
위에 설명된 제조 방법에 의하면, 제조 공정 동안 게이트 라인과 데이터 라인 사이에서 ESD의 발생의 확률이 감소되어서, ESD에 기인하는 게이트 라인과 데이터 라인 사이의 단락의 발생의 확률 감소된다.
또한, 액정 디스플레이 패널에 사용되는 어레이 기판에 대해, 예를 들어, 본 개시내용의 실시예에 의해 제공되는 제조 방법은 픽셀 전극을 형성하기 위한 패터닝 공정을 더 포함할 수 있다. 예를 들어, 데이터 라인을 형성하기 위한 패터닝 공정 이후에 그리고 픽셀 전극을 형성하기 위한 패터닝 공정 이전에, 패시베이션 층을 형성하기 위한 공정 및 패시베이션 층을 위한 패터닝 공정이 또한 포함될 수 있다.
본 개시내용의 적어도 하나의 실시예는 위에 설명된 어레이 기판을 포함하는 디스플레이 패널을 제공한다. 위에 설명된 어레이 기판을 사용하는 것에 의해, 본 개시내용의 실시예에 의해 제공되는 디스플레이 패널은 ESD에 의해 야기되는 게이트 라인과 데이터 라인 사이의 단락을 감소시킬 수 있고, 그로 인해 분할 화면 및 전체 화면 스트라이프들의 발생의 확률을 감소시키고, 디스플레이 패널의 수율을 향상시킬 수 있다.
예를 들어, 도 8에 도시되는 바와 같이, 본 개시내용의 실시예에 따른 디스플레이 패널은 어레이 기판(200)과 대향 기판(300)을 포함할 수 있고, 이러한 어레이 기판(200)과 대향 기판(300)은 밀봉재(350)에 의해 액정 박스를 형성하도록 서로 대향되고, 이러한 액정 박스는 액정 재료(400)로 채워진다. 대향 기판(300)은, 예를 들어, 컬러 필터 기판이다. 어레이 기판(200)의 각각의 픽셀 유닛의 픽셀 전극은 전계를 인가하여 액정 재료의 회전의 정도를 제어하여 디스플레이 동작을 수행하는데 사용된다.
본 개시내용의 적어도 하나의 실시예는 위에 설명된 디스플레이 패널을 포함하는 전자 디바이스를 제공한다. 예를 들어, 이러한 전자 디바이스는 액정 패널, 전자 종이(E-paper), OLED 패널, 이동 전화, 태블릿 퍼스널 컴퓨터, 텔레비전, 모니터, 랩톱, 디지털 포토 프레임, 네비게이터, 시계 및 디스플레이 기능을 갖는 임의의 다른 제품 또는 컴포넌트를 포함할 수 있다.
전술한 실시예들은 단지 본 개시내용의 예시적인 실시예들이고, 본 개시내용의 범위를 정의하려는 의도는 아니며, 본 개시내용의 범위는 첨부되는 청구항들에 의해 결정된다.
본 출원은 2015년 9월 28일자로 출원된 중국 특허 출원 제201510627008.5호의 우선권을 주장하며, 그 개시내용은 본 출원의 일부로서 그 전부가 참조로 본 명세서에 포함된다.

Claims (20)

  1. 베이스 기판과, 상기 베이스 기판 상에 제공되는 게이트 라인, 절연 층, 데이터 라인, 제1 액티브 패드 층 및 액티브 층을 포함하는 어레이 기판으로서,
    상기 절연 층은 상기 게이트 라인 상에 제공되고, 상기 데이터 라인은 상기 절연 층을 사이에 두고 상기 게이트 라인 상에 배열되고 픽셀 유닛을 정의하도록 상기 게이트 라인과 교차하여 배열되고, 상기 제1 액티브 패드 층은 상기 절연 층을 사이에 두고 상기 게이트 라인 상에 배열되고 상기 게이트 라인과 중첩되어 배열되고, 상기 액티브 층은 상기 게이트 라인으로부터 이격된 상기 절연 층의 일 측 상에 배치되고, 상기 액티브 층은 상기 제1 액티브 패드 층으로부터 분리되며, 상기 제1 액티브 패드 층은 상기 게이트 라인과 상기 데이터 라인이 서로 중첩되는 영역 외부에 배열되고,
    상기 픽셀 유닛은 픽셀 전극을 포함하고, 상기 어레이 기판은 데이터 라인 패드 층을 더 포함하고, 상기 데이터 라인 패드 층은 상기 데이터 라인과 동일한 층에 위치하며, 상기 제1 액티브 패드 층 상에 제공되고 상기 제1 액티브 패드 층과 중첩되고, 상기 데이터 라인 패드층은 상기 데이터 라인 및 상기 픽셀 전극으로부터 전기적으로 절연되는 어레이 기판.
  2. 제1항에 있어서,
    상기 제1 액티브 패드 층은 불규칙한 형상을 갖는 어레이 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 액티브 패드 층은 팁 구조체(tip structure)를 갖는 어레이 기판.
  4. 제1항 또는 제2항에 있어서,
    상기 게이트 라인 중 상기 제1 액티브 패드 층과 중첩되는 부분의 에지는 팁 구조체를 갖는 어레이 기판.
  5. 삭제
  6. 제1항 또는 제2항에 있어서,
    상기 데이터 라인 패드 층은 상기 데이터 라인으로부터 전기적으로 절연되는 어레이 기판.
  7. 제1항 또는 제2항에 있어서,
    상기 데이터 라인 패드 층은 톱니형 에지(serrate edge)를 갖는 어레이 기판.
  8. 제1항 또는 제2항에 있어서,
    제2 액티브 패드 층을 더 포함하고,
    상기 제2 액티브 패드 층은 상기 절연 층과 상기 데이터 라인 사이에 제공되고, 상기 게이트 라인과 데이터 라인이 서로 중첩되는 영역에 위치되며, 상기 제1 액티브 패드 층은 상기 게이트 라인의 연장 방향을 따라 상기 제2 액티브 패드 층으로부터 분리되는, 어레이 기판.
  9. 제1항 또는 제2항에 있어서,
    적어도 하나의 다른 제1 액티브 패드 층을 더 포함하는 어레이 기판.
  10. 베이스 기판과, 상기 베이스 기판 상에 제공되는 게이트 라인, 절연 층, 데이터 라인, 제1 액티브 패드 층, 및 액티브 층을 포함하는 어레이 기판의 제조 방법으로서,
    상기 베이스 기판 상에 상기 게이트 라인을 형성하는 단계,
    상기 게이트 라인 상에 절연 층을 형성하는 단계,
    상기 절연 층을 사이에 두고 상기 게이트 라인 상에 상기 게이트 라인과 교차하여 픽셀 유닛을 정의하도록 상기 데이터 라인을 배열하는 단계 - 상기 픽셀 유닛은 픽셀 전극을 포함함 - ,
    상기 절연 층을 사이에 두고 상기 게이트 라인 상에 상기 제1 액티브 패드 층 및 상기 액티브 층을 배열하는 단계
    를 포함하며, 상기 제1 액티브 패드 층은 상기 게이트 라인과 중첩되고 상기 액티브 층으로부터 분리되며, 상기 게이트 라인과 상기 데이터 라인이 서로 중첩되는 영역 외부에 배열되고,
    상기 제조 방법은 데이터 라인 패드 층을 형성하는 단계를 더 포함하고, 상기 데이터 라인 패드 층은 상기 데이터 라인과 동일한 층에 형성되며, 상기 제1 액티브 패드 층 상에 제공되고 상기 제1 액티브 패드 층과 중첩되고, 상기 데이터 라인 패드층은 상기 데이터 라인 및 상기 픽셀 전극으로부터 전기적으로 절연되는 어레이 기판의 제조 방법.
  11. 제10항에 있어서,
    상기 제1 액티브 패드 층은 불규칙한 형상을 갖도록 형성되는 어레이 기판의 제조 방법.
  12. 제10항 또는 제11항에 있어서,
    상기 제1 액티브 패드 층은 팁 구조체를 갖도록 형성되는 어레이 기판의 제조 방법.
  13. 제10항 또는 제11항에 있어서,
    상기 게이트 라인 중 상기 제1 액티브 패드 층과 중첩되는 부분의 에지는 팁 구조체를 갖도록 형성되는 어레이 기판의 제조 방법.
  14. 삭제
  15. 제10항 또는 제11항에 있어서,
    상기 데이터 라인 패드 층은 상기 데이터 라인으로부터 전기적으로 절연되도록 형성되는 어레이 기판의 제조 방법.
  16. 제10항 또는 제11항에 있어서,
    상기 데이터 라인 패드 층은 톱니형 에지를 갖도록 형성되는 어레이 기판의 제조 방법.
  17. 제10항 또는 제11항에 있어서,
    제2 액티브 패드 층을 형성하는 단계를 더 포함하고,
    상기 제2 액티브 패드 층은 상기 절연 층과 상기 데이터 라인 사이에 제공되고, 상기 게이트 라인과 상기 데이터 라인이 서로 중첩되는 영역에 위치되며, 상기 제1 액티브 패드 층은 상기 게이트 라인의 연장 방향을 따라 상기 제2 액티브 패드 층으로부터 분리되는, 어레이 기판의 제조 방법.
  18. 제10항 또는 제11항에 있어서,
    적어도 하나의 다른 제1 액티브 패드 층을 형성하는 단계를 더 포함하는 어레이 기판의 제조 방법.
  19. 디스플레이 패널로서,
    제1항 또는 제2항에 따른 어레이 기판을 포함하는 디스플레이 패널.
  20. 전자 디바이스로서,
    제19항에 따른 디스플레이 패널을 포함하는 전자 디바이스.
KR1020177000764A 2015-09-28 2016-01-26 어레이 기판, 제조 방법, 및 대응하는 디스플레이 패널과 전자 디바이스 KR102011315B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201510627008.5 2015-09-28
CN201510627008.5A CN105093762B (zh) 2015-09-28 2015-09-28 阵列基板、制造方法以及相应的显示面板和电子装置
PCT/CN2016/072168 WO2017054381A1 (zh) 2015-09-28 2016-01-26 阵列基板、制造方法以及相应的显示面板和电子装置

Publications (2)

Publication Number Publication Date
KR20170057225A KR20170057225A (ko) 2017-05-24
KR102011315B1 true KR102011315B1 (ko) 2019-08-16

Family

ID=54574524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177000764A KR102011315B1 (ko) 2015-09-28 2016-01-26 어레이 기판, 제조 방법, 및 대응하는 디스플레이 패널과 전자 디바이스

Country Status (6)

Country Link
US (1) US10598995B2 (ko)
EP (1) EP3358401B1 (ko)
JP (1) JP6762236B2 (ko)
KR (1) KR102011315B1 (ko)
CN (1) CN105093762B (ko)
WO (1) WO2017054381A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105093762B (zh) * 2015-09-28 2019-01-11 京东方科技集团股份有限公司 阵列基板、制造方法以及相应的显示面板和电子装置
CN110854135B (zh) * 2019-10-29 2023-09-26 武汉华星光电技术有限公司 一种阵列基板、显示面板及阵列基板的制造方法
CN112034656B (zh) * 2020-09-11 2022-08-26 合肥鑫晟光电科技有限公司 阵列基板和显示装置
CN113611699A (zh) * 2021-07-20 2021-11-05 深圳市华星光电半导体显示技术有限公司 显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
CN103500741A (zh) * 2013-10-15 2014-01-08 深圳市华星光电技术有限公司 阵列基板的防静电结构
CN103809341A (zh) * 2014-02-17 2014-05-21 北京京东方光电科技有限公司 阵列基板和显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000098425A (ja) * 1998-09-22 2000-04-07 Hitachi Ltd アクティブマトリクス基板およびこの基板を用いた液晶表示装置
CN1195321C (zh) * 2000-10-24 2005-03-30 友达光电股份有限公司 薄膜晶体管平面显示器
TWI220313B (en) * 2003-07-30 2004-08-11 Au Optronics Corp Electrostatic discharge circuit
TWI229440B (en) * 2003-10-09 2005-03-11 Au Optronics Corp Electrostatic discharge protection structure
JP2005316002A (ja) * 2004-04-27 2005-11-10 Sony Corp 表示装置
JP2008053517A (ja) 2006-08-25 2008-03-06 Sharp Corp アレイ基板の製造方法及びアレイ基板
US7760313B2 (en) * 2006-10-02 2010-07-20 Tpo Displays Corp. System for displaying images including wiring structure for driving display panel
KR100788589B1 (ko) * 2007-01-19 2007-12-26 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
JP5306784B2 (ja) * 2008-11-18 2013-10-02 株式会社ジャパンディスプレイ 表示装置
CN102238959B (zh) 2009-01-16 2013-03-06 九芝堂股份有限公司 包含卡介菌多糖和卡介菌核酸的组合物及其在制备药剂中的应用
TWI393972B (zh) * 2009-03-27 2013-04-21 Chunghwa Picture Tubes Ltd 主動元件陣列基板及液晶顯示面板
CN101655759B (zh) * 2009-09-22 2012-07-04 友达光电股份有限公司 触控显示面板
JP5662114B2 (ja) * 2010-11-17 2015-01-28 株式会社ジャパンディスプレイ 表示装置
CN102338959A (zh) 2011-09-20 2012-02-01 深圳市华星光电技术有限公司 阵列基板、液晶显示装置及阵列基板的制造和修复方法
JP6004560B2 (ja) * 2011-10-06 2016-10-12 株式会社ジャパンディスプレイ 表示装置
JP5997958B2 (ja) * 2012-07-23 2016-09-28 株式会社ジャパンディスプレイ 表示装置及びアレイ基板
CN104317089B (zh) * 2014-10-27 2017-02-01 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN204925573U (zh) * 2015-09-28 2015-12-30 京东方科技集团股份有限公司 阵列基板以及相应的显示面板和电子装置
CN105093762B (zh) * 2015-09-28 2019-01-11 京东方科技集团股份有限公司 阵列基板、制造方法以及相应的显示面板和电子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
CN103500741A (zh) * 2013-10-15 2014-01-08 深圳市华星光电技术有限公司 阵列基板的防静电结构
CN103809341A (zh) * 2014-02-17 2014-05-21 北京京东方光电科技有限公司 阵列基板和显示装置

Also Published As

Publication number Publication date
CN105093762A (zh) 2015-11-25
EP3358401A4 (en) 2019-06-12
US20170269444A1 (en) 2017-09-21
JP2018531403A (ja) 2018-10-25
KR20170057225A (ko) 2017-05-24
JP6762236B2 (ja) 2020-09-30
CN105093762B (zh) 2019-01-11
US10598995B2 (en) 2020-03-24
EP3358401B1 (en) 2022-03-02
WO2017054381A1 (zh) 2017-04-06
EP3358401A1 (en) 2018-08-08

Similar Documents

Publication Publication Date Title
US20220121051A1 (en) Display device
US10304682B2 (en) Array substrate, fabricating method thereof, and display device
US9836174B2 (en) Array substrate, display and electronic device
US9960196B2 (en) Array substrate, display panel, display device and mask plate
US10139685B2 (en) Array substrate, manufacturing method thereof and display device
KR102007833B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
EP3088951B1 (en) Array substrate, preparation method thereof, motherboard comprising array substrate and display apparatus
CN209946604U (zh) 一种阵列基板、显示面板及显示装置
KR102011315B1 (ko) 어레이 기판, 제조 방법, 및 대응하는 디스플레이 패널과 전자 디바이스
US9472582B2 (en) Thin film transistor array panel and manufacturing method thereof
JP2007334003A (ja) 液晶表示装置及びその製造方法
US9627416B2 (en) Array substrate and method for manufacturing the same, display device
CN107065287B (zh) 一种显示面板和显示装置
WO2017118112A1 (zh) 阵列基板和显示装置
CN105629591A (zh) 一种阵列基板、其制备方法及液晶显示面板
US20190094639A1 (en) Array substrate, manufacturing method thereof and display device
US10133136B2 (en) Array substrate and display device
US10497722B2 (en) Array substrate and manufacturing method thereof, and liquid crystal display device
US10185187B2 (en) Display device and manufacturing method thereof
CN109270754B (zh) 阵列基板和显示装置
US10126610B2 (en) Array substrate, manufacturing method thereof and display device
KR101878188B1 (ko) 스페이서 및 범프 패턴을 포함하는 액정 표시 장치 및 그의 제조 방법
US10180610B2 (en) Thin film transistor array substrate and manufacturing method thereof, and display device
CN105633097B (zh) 一种阵列基板、显示面板和显示装置
US9947693B2 (en) Array substrate, method for manufacturing the same, and display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
X701 Decision to grant (after re-examination)